JP2009230475A - 不揮発性半導体記憶部を含む記憶システム - Google Patents
不揮発性半導体記憶部を含む記憶システム Download PDFInfo
- Publication number
- JP2009230475A JP2009230475A JP2008075204A JP2008075204A JP2009230475A JP 2009230475 A JP2009230475 A JP 2009230475A JP 2008075204 A JP2008075204 A JP 2008075204A JP 2008075204 A JP2008075204 A JP 2008075204A JP 2009230475 A JP2009230475 A JP 2009230475A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- refresh
- storage unit
- errors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
【課題】決められた時間内にリフレッシュを行うことで、定期的にデータの誤りを復元するだけでなく、アプリケーションプログラム実行中に致命的な不良が起こらないように、緊急リフレッシュを行うことができる。
【解決手段】不揮発性半導体記憶部を含む記憶システムは、データの再書込み可能な不揮発性メモリセル群からなる記憶領域を有する情報記憶部と、情報記憶部の記憶領域から読出されるデータのエラーを検出し、エラーを訂正して出力する誤り検出訂正回路と、検出されたデータのエラーを計数する誤り個数カウンタと、情報記憶部からのデータ読出しを計数する読出回数カウンタと、読出されるデータの誤り個数に応じて、データを訂正し、再書込みを行い、更に、データの誤り個数カウンタの計数値と読出回数カウンタの計数値をリセットするリフレッシュ制御手段とを備える。
【選択図】図1
【解決手段】不揮発性半導体記憶部を含む記憶システムは、データの再書込み可能な不揮発性メモリセル群からなる記憶領域を有する情報記憶部と、情報記憶部の記憶領域から読出されるデータのエラーを検出し、エラーを訂正して出力する誤り検出訂正回路と、検出されたデータのエラーを計数する誤り個数カウンタと、情報記憶部からのデータ読出しを計数する読出回数カウンタと、読出されるデータの誤り個数に応じて、データを訂正し、再書込みを行い、更に、データの誤り個数カウンタの計数値と読出回数カウンタの計数値をリセットするリフレッシュ制御手段とを備える。
【選択図】図1
Description
本発明は、電気的に書替え可能な不揮発性半導体記憶部を含む記憶システムの改良に関し、特に、記憶データのリフレッシュ機能を備えることによって、保持するデータの信頼性を向上した不揮発性半導体記憶部を含む記憶システムに関する。
電気的に書替え可能な不揮発性の半導体記憶装置として、高集積化が可能なNAND型EEPROM(Electricaly Erasable PROM)が知られている。従来の不揮発性半導体記憶装置では、記憶データの高信頼性を図るために誤り検出訂正回路(ECCと略す)が備えられており、メモリから読み出されたデータはECCによって誤りの訂正が行われる。
次に、NAND型EEPROMの構成について説明する。データの書込み及び読出しは、ワード線を共通するメモリセル毎に行われる。この単位はページと呼ばれている。データの消去は、ドレイン側とソース側の2つの選択ゲートの間にある全ワード線を共有するメモリセルトランジスタ毎に行われる。この単位は、ブロック単位と呼ばれている。
図8では、特定のアドレスのメモリセルのデータを読出し続けたときの、全メモリが保持するデータ中の誤りビットが出現する状態を、読出し回数対誤りビットの発生数のグラフで概略的に表している。この図から、誤り訂正が可能なエラー数が少ない状態であるうちに、これらのデータの読出しが行われるならば、ECCによって、元の正しいデータに復元することが可能であることが判る。しかしながら、特定のアドレスばかりがアクセスされると、ECCによる誤りが不可能となってしまう、ということも判る。
従来の不揮発性半導体記憶装置では、メモリから読み出されたデータ(上記のページ単位)は、ECCによって誤りの訂正が行われているものの、同じブロックで読み出されていないページのメモリセルのデータには、誤りが蓄積されていき、やがてECCによる訂正が不可能になってしまうという問題が生じる。
そこで、特許文献1に記載された不揮発性半導体記憶部を含む記憶システムでは、ECC補正が有効な時点で不揮発性半導体記憶部に書込まれている全データあるいは部分的なデータの書替え(リフレッシュ)を行うので、読み出されなかったデータを保持するメモリセルに、他のデータの読出しによる誤りが発生していたときにでも、正しいデータに修正されて再記録される。
しかしながら、特許文献1に記載された不揮発性半導体記憶部を含む記憶システムでは、リフレッシュを行うタイミングについて、リフレッシュ条件が満たされれば、すぐリフレッシュを行う方式と、定期的に一括してリフレッシュを行う方式が記載されている。
この不揮発性半導体記憶部を含む記憶システムの対象が、アミューズメント関連のロールプレイゲーム等のアプリケーションプログラムである場合、前者のリフレッシュ方式では、不定期に、不揮発性半導体記憶部を含む記憶システムに対してウエイトが入ってしまうことになり、スムーズなゲームの進行を妨げる原因になる。
また、後者のリフレッシュ方式では、一括してリフレッシュを行うため、ウエイト時間が長時間となる。業務用アプリケーションプログラムの場合、営業時間前にこの作業を行うが、時間内に終了しない場合もあり、その結果、営業開始の遅れとなって、顧客のやる気を削ぎ、顧客満足度を低下させる要因になる。
このように、両方のリフレッシュ方式とも、一定時間動作をし続けるアプリケーションプログラムにとっては、致命的な不良となる可能性が大いにある。
そこで、本願発明は、決められた時間内にリフレッシュを行うことで、定期的にデータの誤りを復元するだけでなく、アプリケーションプログラム実行中に、どうしてもデータを修復しなければならない場合には、最小限の緊急リフレッシュで対応する不揮発性半導体記憶部を含む記憶システムを提供することを目的とする。
本発明の不揮発性半導体記憶部を含む記憶システムは、データの再書込み可能な不揮発性メモリセル群からなる記憶領域を有する情報記憶部と、情報記憶部の記憶領域から読出されるデータのエラーを検出し、エラーを訂正して出力する誤り検出訂正回路と、検出されたデータのエラーを計数する誤り個数カウンタと、情報記憶部からのデータ読出しを計数する読出回数カウンタと、読出されるデータの誤り個数に応じて、データを訂正し、再書込みを行い、更に、データの誤り個数カウンタによる計数値と読出回数カウンタによる計数値をリセットするリフレッシュ制御手段とを備えた不揮発性半導体記憶部を含む記憶システムであって、リフレッシュ制御手段は、情報記憶部のデータが実行される前に、誤り個数カウンタによるエラーの計数値がエラー基準値であるデータを、誤り検出訂正回路にて訂正する第1のモードと、情報記憶部のデータが実行されている状態であっても、誤り個数カウンタによるエラーの計数値がエラー復元限界値に達するデータを、エラー復元限界値を超える前に、誤り検出訂正回路にて訂正する第2のモードとを有することを特徴とする。
本願発明によれば、定期的にデータの誤りを復元するリフレッシュを行うことで、不揮発性半導体記憶部を含む記憶システムに記憶されたアプリケーションプログラムを事前にデータの誤り復元を行うことができるという効果を奏する。
また、本願発明によれば、不揮発性半導体記憶部を含む記憶システムに記憶されたアプリケーションプログラムが実行中に、データの誤り復元を実行できるので、アプリケーションプログラムにとって致命的な不良を回避することができるという効果を奏する。
また、本願発明によれば、不揮発性半導体記憶部を含む記憶システムに記憶されたアプリケーションプログラムが実行中に、データの誤り復元を実行できるので、アプリケーションプログラムにとって致命的な不良を回避することができるという効果を奏する。
本発明を実施するための最良の形態について図面を用いて説明する。図1は、本発明の一実施例を示すブロック図である。
図1に示すように、本発明の実施の形態における不揮発性半導体記憶部を含む記憶システム20は、メモリ本体1とメモリ本体1を制御するコントローラ10を含んで構成される。メモリ本体1は、制御回路2、メモリセルアレイ3、データ入出力4、コマンド入力バッファ5、および、アドレス入力バッファ6を含んで構成される。また、コントローラ10は、中央処理装置(Central Processing Unit 以下、CPUと略す)11、ECC12、バッファメモリ13、および、タイマー14を含んで構成される。
制御回路2は、アドレス入力バッファ6から対象ブロックのアドレスを受け取り、コマンド入力バッファ5から各種コマンドを受け取り、メモリセルアレイ3やデータ入出力バッファ4にデータを読み込み、書き込みを行う。
メモリセルアレイ3は、NAND型EEPROMであり、上述した構成を有する。データ入出力バッファ4は、入出力データを一時保持するバッファである。コマンド入力バッファ5は、メモリに対して与えられるコマンドを一時保持するバッファである。アドレス入力バッファ6は、アドレス信号を一時保持するバッファである。
CPU11は、ホスト側CPUの命令を受けて、データ処理のためにEEPROMを制御する機能を備えている。ECC12は、読出データのエラーチェック及びエラー訂正を行う。バッファメモリ13は、CPU11のメインメモリと不揮発性メモリ間に設けられるバッファメモリである。
図2〜図7は、本発明の一実施例である不揮発性記憶部を含む記憶システムの動作について説明したフローチャート図である。
図2は、本発明の一実施例である不揮発性記憶部を含む記憶システムの動作を示すメイン・フローチャート図である。
図2に示すように、電源が入ると、CPU11は、メモリセルアレイ3からリフレッシュテーブルバックアップを読み込んで、バッファメモリ13のリフレッシュテーブルへ保存する(ステップS201)。なお、リフレッシュテーブルの更新について、後に説明を行う。
次に、CPU11は、不図示のホスト側CPUからのリフレッシュコマンドがあるか否かを判断する(ステップS202)。リフレッシュコマンドがある場合は、ステップS203に進み、リフレッシュコマンド処理を行う。なお、リフレッシュコマンド処理は、図3のリフレッシュコマンド処理のフローチャートにて説明する。また、リフレッシュコマンドがない場合は、ステップS204に進む。
ステップS204では、CPU11が、不図示のホスト側CPUからのリードコマンドがあるか否かを判断する(ステップS204)。ここから、不揮発性記憶部にあるデータ、例えば、アミューズメント関連のアプリケーションプログラムが実行される。リードコマンドがある場合は、ステップS205に進み、リードコマンド処理を行う。なお、リードコマンド処理は、図5のリードコマンド処理のフローチャートにて説明する。また、リードコマンドがない場合は、ステップS206に進む。
ステップS206では、CPU11が不図示のホスト側CPUから電源断の命令を受けているか否かを判断する。電源断の命令を受けている場合は、電源を落として終了する。電源断の命令を受けていない場合は、ステップS202へ戻り、これまでのフローを実行する。
図3は、本発明の一実施例である不揮発性記憶部を含む記憶システムのリフレッシュコマンド処理のフローチャート図である。
図3に示すように、CPU11は、バッファメモリ13のリフレッシュテーブルを読み込んで、リフレッシュを行う対象ブロックを特定し、CPU11内の不図示のレジスタに、リフレッシュ対象ブロック数を記憶する。ここで、リフレッシュを行う優先順位も決定する(ステップS301)。優先順位は、リフレッシュコマンド処理フラグがセットされたものを最優先とし、次に優先するのは、読み出し回数がある閾値を超えたものとする。ここで示したリフレッシュコマンド処理フラグについてであるが、後述する即時リフレッシュ処理のフローチャート図(図6)にて説明を行う。また、これらのリフレッシュ対象ブロック数は、リフレッシュ許容ブロック数以内である。なお、リフレッシュ許容ブロック数は、本システムの稼動前に、リフレッシュが許される時間の範囲から算出された固定値が設定される。
次に、CPU11は、リフレッシュテーブルにおいて、リフレッシュ対象ブロックが有るかを判断する(ステップS302)。リフレッシュ対象ブロックが有れば、ステップS303へ進み、ブロック単位のリフレッシュ処理を行う。なお、ブロック単位のリフレッシュ処理については、図4のブロック単位リフレッシュ処理のフローチャートにて説明する。ステップS303の処理を行った後は、CPU11は、不図示のレジスタに記憶されたリフレッシュ対象ブロック数から1減らす。また、リフレッシュテーブルにおいて、リフレッシュ対象ブロックがない、または、リフレッシュ時間がない場合は、リフレッシュコマンド処理を終了する。
図4は、本発明の一実施例である不揮発性記憶部を含む記憶システムのブロック単位リフレッシュ処理のフローチャート図である。
図4に示すように、CPU11は、アドレス入力バッファ6に、リフレッシュ対象ブロックのアドレスを書込む(ステップS401)。次に、CPU11は、コマンド入力バッファ5に、リードコマンドを書込む(ステップS402)。ここで、メモリ本体1の制御回路2は、アドレス入力バッファ6からリフレッシュ対象ブロックのアドレスを受け取る。そして、制御回路2は、コマンド入力バッファ5から、リードコマンドを受け取った後に、メモリセルアレイ3から、データを読み込んで、データ入出力バッファ4に転送する。
次に、CPU11は、ECC12を介して、データ入出力バッファ4からデータを読み込む。読み込んだデータは、ECC12によって誤りの無いデータに修正される。そして、修正されたデータは、バッファメモリ13に保存される(ステップS403)。
CPU11は、アドレス入力バッファ6に、リフレッシュ対象ブロックのアドレスを書込んだ後、コマンド入力バッファ5に消去コマンドを書き込む(ステップS404)。ここで、制御回路2は、アドレス指定されたブロックの消去を実行する。
CPU11は、アドレス入力バッファ6に、リフレッシュ対象ブロックのアドレスを書き込み、コマンド入力バッファ5にライトコマンドを書込んだ後、データ入手力バッファ4へバッファメモリ13内に保存した誤りの無いデータを転送する(ステップS405)。ここで、制御回路2は、コマンド入力バッファ6から、ライトコマンドを受け取った後、データ入出力バッファ4に書込まれたデータをメモリセルアレイ3に書込む。
CPU11は、バッファメモリ13内のリフレッシュテーブルにおいて、リフレッシュ対象ブロックに対する読み出し回数、誤り個数、および、リフレッシュコマンド対象フラグをそれぞれクリアする(ステップS406)。これにて、ブロック単位リフレッシュ処理を終了する。
図5は、本発明の一実施例である不揮発性記憶部を含む記憶システムのリードコマンド処理のフローチャート図である。
図5に示すように、CPU11は、バッファメモリ13のリフレッシュテーブルから、リード対象ブロックの読み出し回数をCPU11の不図示のレジスタに読み込み、保存する(ステップS501)。
CPU11は、アドレス入力バッファ6に、リード対象ブロックのアドレスを書込む(ステップS502)。ここで、制御回路2は、アドレス入力バッファ6からリード対象ブロックのアドレスを受け取る。
CPU11は、コマンド入力バッファ5に、リードコマンドを書込む(ステップS503)。ここで、制御回路2は、コマンド入力バッファ5から、リードコマンドを受け取った後、メモリセルアレイ3から、データを読み込んで、データ入出力バッファ4へ転送する。
CPU11は、ECC12を介して、データ入出力バッファ4からデータを読み込む。読み込んだデータは、ECC12によって、誤りの無いデータに修正される(ステップS504)。
CPU11は、ECC12から誤り個数を読み込んで、バッファメモリ13内のリフレッシュテーブルにあるリード対象ブロックに対する誤り個数データ部にその個数を保存する(ステップS505)。
CPU11は、バッファメモリ13内のリフレッシュテーブルにあるリード対象ブロックに対する読み出し回数データ部に、ステップS501の読み出し回数に1増加させた値を保存する(ステップS506)。
CPU11は、バッファメモリ13内のリフレッシュテーブルにある誤り個数データ部で、誤り個数が閾値を超えているか否かを判断する(ステップS507)ここでの閾値は、エラー復元が行える限界値(エラー復元限界値)のひとつ手前の数値であり、この値を超えて本システムが稼動を続けると、その対象ブロックは、ECCで訂正ができない状態になってしまう。
誤り個数が閾値を超えている場合は、ステップS508へ進み、即時リフレッシュ処理を行う。なお、即時リフレッシュ処理については、図6の即時リフレッシュ処理のフローチャートにて説明する。また、誤り個数が閾値を超えていない場合は、リードコマンド処理を終了する。
図6は、本発明の一実施例である不揮発性記憶部を含む記憶システムの即時リフレッシュ処理のフローチャート図である。
図6に示すように、CPU11は、バッファメモリ13から、リフレッシュテーブルを読み込む(ステップS601)。そして、ステップS602に進み、ブロック単位リフレッシュ処理を行う(ステップS602)。
CPU11は、即時リフレッシュの対象になったブロックに該当するアドレス以外で、誤り個数が一定範囲に入っているブロックに対して、リフレッシュコマンド対象フラグをリフレッシュテーブルにセットする(ステップS603)。そして、即時リフレッシュ処理を終了する。ここで、リフレッシュコマンド対象フラグをセットする際の判断基準として用いられる一定範囲の誤り個数が、エラー基準値に相当する。エラー基準値は、誤り個数がエラー復元限界値より少ない値であり、即時リフレッシュ処理をする必要はないが、定期的なリフレッシュ処理を行うための判断基準値である。
図7は、本発明の一実施例である不揮発性記憶部を含む記憶システムのリフレッシュテーブルバックアップ更新のフローチャート図である。
図7に示すように、電源が入ると、CPU11は、タイマー14において予め設定された値に基づいて、メモリセルアレイ3のリフレッシュテーブルバックアップの更新を行うための割り込みを発生させる(ステップS701)。
CPU11は、アドレス入力バッファ6にリフレッシュテーブルバックアップのアドレスを書き込み、コマンド入力バッファ5にライトコマンドを書込んだ後、データ入出力バッファ4に、バッファメモリ13のリフレッシュテーブルのデータを転送する(ステップS702)。ここで、制御回路2は、コマンド入力バッファ5からライトコマンドを受け取った後、データ入出力バッファ4に書込まれたデータをメモリセルアレイ3に書込む。これによって、バッファメモリ13リフレッシュテーブルのデータが、メモリセルアレイ3のリフレッシュテーブルバックアップに上書きされ、データの更新が完了する。
1 メモリ本体
2 制御回路
3 メモリセルアレイ
4 データ入出力バッファ
5 コマンド入力バッファ
6 アドレス入力バッファ
10 コントローラ
11 CPU
12 ECC
13 バッファメモリ
14 タイマー
2 制御回路
3 メモリセルアレイ
4 データ入出力バッファ
5 コマンド入力バッファ
6 アドレス入力バッファ
10 コントローラ
11 CPU
12 ECC
13 バッファメモリ
14 タイマー
Claims (1)
- データの再書込み可能な不揮発性メモリセル群からなる記憶領域を有する情報記憶部と、
前記情報記憶部の記憶領域から読出されるデータのエラーを検出し、エラーを訂正して出力する誤り検出訂正回路と、
検出されたデータのエラーを計数する誤り個数カウンタと、
前記情報記憶部からのデータ読出しを計数する読出回数カウンタと、
前記読出されるデータの誤り個数に応じて、前記データを訂正し、再書込みを行い、更に、前記データの前記誤り個数カウンタによる計数値と前記読出回数カウンタによる計数値をリセットするリフレッシュ制御手段と、
を備えた不揮発性半導体記憶部を含む記憶システムであって、
前記リフレッシュ制御手段は、前記情報記憶部のデータが実行される前に、前記誤り個数カウンタによるエラーの計数値がエラー基準値であるデータを、前記誤り検出訂正回路にて訂正する第1のモードと、
前記情報記憶部のデータが実行されている状態であっても、前記誤り個数カウンタによるエラーの計数値がエラー復元限界値に達するデータを、前記エラー復元限界値を超える前に、前記誤り検出訂正回路にて訂正する第2のモードと、
を有することを特徴とする不揮発性半導体記憶部を含む記憶システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008075204A JP2009230475A (ja) | 2008-03-24 | 2008-03-24 | 不揮発性半導体記憶部を含む記憶システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008075204A JP2009230475A (ja) | 2008-03-24 | 2008-03-24 | 不揮発性半導体記憶部を含む記憶システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009230475A true JP2009230475A (ja) | 2009-10-08 |
Family
ID=41245781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008075204A Pending JP2009230475A (ja) | 2008-03-24 | 2008-03-24 | 不揮発性半導体記憶部を含む記憶システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009230475A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012198878A (ja) * | 2011-03-21 | 2012-10-18 | Denso Corp | 半導体不揮発性メモリ装置のリフレッシュ操作開始方法およびシステム |
JP2013003723A (ja) * | 2011-06-14 | 2013-01-07 | Nec Corp | 電子装置、フラッシュメモリ交換管理システム、方法およびプログラム |
US9524208B2 (en) | 2013-12-24 | 2016-12-20 | Samsung Electronics Co., Ltd. | Memory controller operating method and memory controller |
CN110666676A (zh) * | 2018-07-03 | 2020-01-10 | 凯斯科技股份有限公司 | 基板研磨*** |
US11314452B2 (en) | 2019-06-17 | 2022-04-26 | Samsung Electronics Co., Ltd. | Storage device supporting multi-streaming and method of controlling operation of nonvolatile memory device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06110793A (ja) * | 1992-09-30 | 1994-04-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH08279295A (ja) * | 1995-04-05 | 1996-10-22 | Toshiba Corp | 不揮発性半導体記憶部を含む記憶システム |
JP2003248631A (ja) * | 2002-02-26 | 2003-09-05 | Nec Microsystems Ltd | メモリ制御回路及びメモリ制御方法 |
JP2006221334A (ja) * | 2005-02-09 | 2006-08-24 | Tdk Corp | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
JP2008181380A (ja) * | 2007-01-25 | 2008-08-07 | Toshiba Corp | メモリシステムおよびその制御方法 |
JP2009223876A (ja) * | 2007-12-27 | 2009-10-01 | Hagiwara Sys-Com:Kk | メモリの管理方法 |
-
2008
- 2008-03-24 JP JP2008075204A patent/JP2009230475A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06110793A (ja) * | 1992-09-30 | 1994-04-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH08279295A (ja) * | 1995-04-05 | 1996-10-22 | Toshiba Corp | 不揮発性半導体記憶部を含む記憶システム |
JP2003248631A (ja) * | 2002-02-26 | 2003-09-05 | Nec Microsystems Ltd | メモリ制御回路及びメモリ制御方法 |
JP2006221334A (ja) * | 2005-02-09 | 2006-08-24 | Tdk Corp | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
JP2008181380A (ja) * | 2007-01-25 | 2008-08-07 | Toshiba Corp | メモリシステムおよびその制御方法 |
JP2009223876A (ja) * | 2007-12-27 | 2009-10-01 | Hagiwara Sys-Com:Kk | メモリの管理方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012198878A (ja) * | 2011-03-21 | 2012-10-18 | Denso Corp | 半導体不揮発性メモリ装置のリフレッシュ操作開始方法およびシステム |
JP2013003723A (ja) * | 2011-06-14 | 2013-01-07 | Nec Corp | 電子装置、フラッシュメモリ交換管理システム、方法およびプログラム |
US9524208B2 (en) | 2013-12-24 | 2016-12-20 | Samsung Electronics Co., Ltd. | Memory controller operating method and memory controller |
CN110666676A (zh) * | 2018-07-03 | 2020-01-10 | 凯斯科技股份有限公司 | 基板研磨*** |
US11314452B2 (en) | 2019-06-17 | 2022-04-26 | Samsung Electronics Co., Ltd. | Storage device supporting multi-streaming and method of controlling operation of nonvolatile memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10061512B2 (en) | Data storage device and data writing method thereof | |
US8914702B2 (en) | Bit error repair method and information processing apparatus | |
JP3176019B2 (ja) | 不揮発性半導体記憶部を含む記憶システム | |
JP5283845B2 (ja) | ビットエラーの予防方法、情報処理装置 | |
US6868007B2 (en) | Semiconductor memory system with a data copying function and a data copy method for the same | |
US20100199020A1 (en) | Non-volatile memory subsystem and a memory controller therefor | |
US20090193058A1 (en) | System and method for providing copyback data integrity in a non-volatile memory system | |
US10241678B2 (en) | Data storage device and data writing method capable of avoiding repeated write operation of a TLC block when interrupted | |
US8856614B2 (en) | Semiconductor memory device detecting error | |
JP2012137994A (ja) | メモリシステムおよびその制御方法 | |
CN101751348A (zh) | 存储器控制器和操作电可变非易失性存储装置的方法 | |
TW201535399A (zh) | 半導體記憶裝置及nand型快閃記憶體的程式化方法 | |
JP2009230475A (ja) | 不揮発性半導体記憶部を含む記憶システム | |
US9116830B2 (en) | Method to extend data retention for flash based storage in a real time device processed on generic semiconductor technology | |
JP2010067098A (ja) | 情報処理装置、情報処理方法および情報処理プログラム | |
JP5883284B2 (ja) | 半導体メモリ制御装置及び制御方法 | |
JP4956230B2 (ja) | メモリコントローラ | |
JP4661369B2 (ja) | メモリコントローラ | |
CN113434086B (zh) | 数据存储方法、装置、非易失性存储器件和存储器 | |
JP2002244932A (ja) | 制御装置 | |
JP6423282B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
JPH0528788A (ja) | 不揮発性メモリ装置 | |
CN115269256A (zh) | 闪存的数据刷新方法及相关装置 | |
JP7291640B2 (ja) | 半導体記憶装置及び半導体記憶装置のリフレッシュ方法 | |
JP4304167B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110218 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130312 |