JP5883284B2 - 半導体メモリ制御装置及び制御方法 - Google Patents
半導体メモリ制御装置及び制御方法 Download PDFInfo
- Publication number
- JP5883284B2 JP5883284B2 JP2011272152A JP2011272152A JP5883284B2 JP 5883284 B2 JP5883284 B2 JP 5883284B2 JP 2011272152 A JP2011272152 A JP 2011272152A JP 2011272152 A JP2011272152 A JP 2011272152A JP 5883284 B2 JP5883284 B2 JP 5883284B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- block
- semiconductor memory
- read
- monitoring target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
2 メモリ制御部
3 フラッシュメモリ
4 RAM
Claims (4)
- 書込指令又は読出指令に応じて半導体メモリに対してデータの書込又は読出制御を施す半導体メモリ制御装置であって、
前記読出指令に応答して前記半導体メモリから読み出されたデータに対して、誤り検出処理を施して誤りビット数を示す誤りビット数情報を生成する誤り検出手段と、
前記誤りビット数情報を記憶する第1レジスタ、及び前記半導体メモリ内のブロック各々の内で誤り監視対象とするブロックを監視対象ブロックとして指定する監視対象ブロック情報が記憶されている第2レジスタを含み、前記第1レジスタに記憶されている前記誤りビット数情報に基づき、前記半導体メモリに含まれるブロック各々のうちで誤り監視対象とするブロックを選出し、当該選出したブロックを前記監視対象ブロックとして前記第2レジスタに書き込む半導体メモリ制御部と、
前記読出指令に応答して、前記第2レジスタに記憶されている前記監視対象ブロック情報にて指定されている前記監視対象ブロックに対して誤り検出処理を施す誤り監視手段と、を含み、
前記半導体メモリは、各ブロック毎にそのブロックに対して実施されたイレース処理の延べ回数を示すイレース回数及び読出回数を保持するイレース回数テーブル領域を有し、
前記監視対象ブロックは、乱数によって指定された第1のブロック、又は前回の前記半導体メモリからの読み出し時に前記誤り検出手段によって第1誤り閾値を超える誤りビット数の誤りが検出されたデータが記憶されている第2のブロックであり、
前記半導体メモリ制御部は、前記イレース処理の延べ回数の増加に伴って低下する読出の限度回数を示す前記第1のブロックについての読出回数閾値を、前記イレース回数テーブル領域に保持されている前記第1のブロックに対応した前記イレース回数に基づいて求め、前記第1のブロックに対する前回の前記半導体メモリからの読み出しによって前記第1誤り閾値を超える誤りビット数の誤りが検出されず且つ前記第1のブロックに対する前記読出回数が前記読出回数閾値を超えた場合にだけ前記第1のブロックを前記監視対象ブロックとして前記第2レジスタに記憶せしめる一方、前回の前記半導体メモリからの読み出しによって前記第1誤り閾値を超える誤りビット数の誤りが検出された場合には前記第2のブロックを前記監視対象ブロックとして前記第2レジスタに記憶せしめることを特徴とする半導体メモリ制御装置。 - 前記半導体メモリ制御部は、前記誤り監視手段によって前記第2のブロック内の全ページに対して前記誤り検出処理が終了した場合に前記第1のブロックが前記監視対象ブロックとして選出されるように設定変更することを特徴とする請求項1記載の半導体メモリ制御装置。
- 前記第1レジスタに記憶されている前記誤りビット数が前記第1誤り閾値より大きい第2誤り閾値を超えている場合に前記データに誤り訂正処理を施したものを前記半導体メモリに上書きするリフレッシュ手段を更に備えたことを特徴とする請求項1又は2に記載の半導体メモリ制御装置。
- 書込指令又は読出指令に応じて、各ブロック毎にそのブロックに対して実施されたイレース処理の延べ回数を示すイレース回数及び読出回数を保持するイレース回数テーブル領域を有する半導体メモリに対してデータの書込又は読出制御を施す半導体メモリの制御方法であって、
誤り検出手段が、前記読出指令に応答して前記半導体メモリから読み出されたデータに対して誤り検出処理を施して誤りビット数を示す誤りビット数情報を得るステップと、
半導体メモリ制御部が、前記誤りビット数情報に基づき、前記半導体メモリ内のブロック各々のうちで、乱数によって指定した第1のブロック、又は前回の前記半導体メモリからの読み出し時に前記誤り検出手段によって第1誤り閾値を超える誤りビット数の誤りが検出されたデータが記憶されている第2のブロックを監視対象ブロックとして指定する監視対象ブロック情報を生成するステップと、
誤り監視手段が、前記読出指令に応答して、前記監視対象ブロック情報にて指定された前記監視対象ブロックに対して誤り検出処理を施すステップと、
リフレッシュ手段が、前記誤りビット数が前記第1誤り閾値より大きい第2誤り閾値を超えている場合に前記データに誤り訂正処理を施したものを前記半導体メモリに上書きするステップと、を有し、
前記監視対象ブロック情報を生成するステップでは、前記イレース処理の延べ回数の増加に伴って低下する読出の限度回数を示す前記第1のブロックについての読出回数閾値を、前記イレース回数テーブル領域に保持されている前記第1のブロックに対応した前記イレース回数に基づいて求め、前記第1のブロックに対する前回の前記半導体メモリからの読み出しによって前記第1誤り閾値を超える誤りビット数の誤りが検出されず且つ前記第1のブロックに対する前記読出回数が前記読出回数閾値を超えた場合にだけ前記第1のブロックを前記監視対象ブロックとして指定する一方、前回の前記半導体メモリからの読み出しによって前記第1誤り閾値を超える誤りビット数の誤りが検出された場合には前記第2のブロックを前記監視対象ブロックとして指定することを特徴とする半導体メモリの制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011272152A JP5883284B2 (ja) | 2011-12-13 | 2011-12-13 | 半導体メモリ制御装置及び制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011272152A JP5883284B2 (ja) | 2011-12-13 | 2011-12-13 | 半導体メモリ制御装置及び制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013125303A JP2013125303A (ja) | 2013-06-24 |
JP5883284B2 true JP5883284B2 (ja) | 2016-03-09 |
Family
ID=48776526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011272152A Active JP5883284B2 (ja) | 2011-12-13 | 2011-12-13 | 半導体メモリ制御装置及び制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5883284B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6448254B2 (ja) * | 2014-08-19 | 2019-01-09 | ラピスセミコンダクタ株式会社 | メモリ制御装置及びメモリ制御方法 |
JP2016118815A (ja) | 2014-12-18 | 2016-06-30 | パナソニックIpマネジメント株式会社 | 不揮発性メモリ装置 |
DE102015215401B4 (de) | 2015-08-12 | 2020-10-01 | Infineon Technologies Ag | Speichervorrichtung und Verfahren zum Korrigieren einer gespeicherten Bitfolge |
JP6076524B1 (ja) * | 2016-02-26 | 2017-02-08 | 株式会社Pfu | メモリ制御装置、制御方法及び制御プログラム |
JP6717059B2 (ja) * | 2016-06-06 | 2020-07-01 | オムロン株式会社 | 制御システム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8504897B2 (en) * | 2007-06-21 | 2013-08-06 | Megachips Corporation | Memory controller |
JP5602984B2 (ja) * | 2007-06-21 | 2014-10-08 | 株式会社メガチップス | メモリコントローラ |
JP5073402B2 (ja) * | 2007-07-31 | 2012-11-14 | パナソニック株式会社 | メモリーコントローラ、及びこれを用いた不揮発性記憶装置並びに不揮発性記憶システム |
JP4489127B2 (ja) * | 2008-02-29 | 2010-06-23 | 株式会社東芝 | 半導体記憶装置 |
-
2011
- 2011-12-13 JP JP2011272152A patent/JP5883284B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013125303A (ja) | 2013-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5283845B2 (ja) | ビットエラーの予防方法、情報処理装置 | |
US9449684B2 (en) | Storage control device, storage device, information processing system, and storage control method | |
JP5567263B2 (ja) | メモリの管理方法 | |
US20100199020A1 (en) | Non-volatile memory subsystem and a memory controller therefor | |
US9804921B2 (en) | Nonvolatile memory apparatus and control method of nonvolatile memory apparatus | |
US20080215954A1 (en) | Bit error repair method and information processing apparatus | |
JP5883284B2 (ja) | 半導体メモリ制御装置及び制御方法 | |
US10241678B2 (en) | Data storage device and data writing method capable of avoiding repeated write operation of a TLC block when interrupted | |
JP5521087B2 (ja) | メモリコントローラ | |
JP2009042911A (ja) | メモリアクセスシステム | |
US8848448B2 (en) | Semiconductor memory device and operating method thereof | |
US20150220394A1 (en) | Memory system and method of controlling memory system | |
JP2019192316A (ja) | 不揮発性記憶装置、メモリ制御装置、及びメモリ制御方法 | |
JP2016018473A (ja) | 半導体記憶装置、メモリコントローラ、及びメモリコントローラの制御方法 | |
JP2007310916A (ja) | メモリカード | |
JP2007094921A (ja) | メモリカードとその制御方法 | |
JP4661369B2 (ja) | メモリコントローラ | |
JP2009230475A (ja) | 不揮発性半導体記憶部を含む記憶システム | |
KR20180076605A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
KR20080114208A (ko) | 에러 정정 기능을 갖는 불휘발성 메모리 장치의 카피투프로그램방법 | |
JP6423282B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
JP2010015477A (ja) | フラッシュメモリ制御装置及びフラッシュメモリ制御方法 | |
JP6448254B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
JP6267497B2 (ja) | 半導体メモリの制御装置及び不安定メモリ領域の検出方法 | |
JP7291640B2 (ja) | 半導体記憶装置及び半導体記憶装置のリフレッシュ方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150709 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150811 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151022 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20151029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5883284 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |