JP3176019B2 - 不揮発性半導体記憶部を含む記憶システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電気的に書替え可能な
不揮発性半導体記憶装置の改良に関し、特に、記憶デー
タのリフレッシュ機能を備えることによって保持するデ
ータの信頼性を向上した不揮発性半導体記憶装置に関す
る。

【０００２】

【従来の技術】電気的に書替可能な不揮発性の半導体記
憶装置として、例えば、図１５及び図１６に示すよう
な、高集積化が可能なＮＡＮＤ型ＥＥＰＲＯＭ(Electri
cally Erasable ＰＲＯＭ) が知られている。図１５
（ａ）は、ＥＥＰＲＯＭの一列分のメモリセルのパター
ンを示しており、図１５（ｂ）は、その電気的な等価回
路を示している。同図において、ＳＧ1 及びＳＧ2 は選
択線、ＣＧ1 〜ＣＧ8 はコントロールゲート線、ＢＬは
ビット線、Ｓ1 及びＳ2 は選択用トランジスタ、Ｍ1〜
Ｍ8 はメモリセルである。また、図１６（ａ）及び図１
６（ｂ）は、夫々図１５（ａ）に示されている、Ａ−
Ａ’方向、Ｂ−Ｂ’方向に沿った半導体装置の断面図を
概略的に示している。両図において、２１１は半導体基
板、２１２は素子分離の絶縁膜、２１３はチャネル部の
絶縁膜（トンネル酸化膜）、２１４はフローティングゲ
ート、２１５はゲート間絶縁間膜、２１６はコントロー
ルゲート、２１７は絶縁膜、２１８は金属ビット線（Ｂ
Ｌ）、２１９はソース・ドレイン領域を形成するの高濃
度不純物領域、である。ＮＡＮＤ型ＥＥＰＲＯＭは、図
１５及び図１６に示されるように、複数のメモリセルＭ
１〜Ｍ８をそれらのソース、ドレイン２１９を隣接する
もの同士で共有するようにして互いに直列に接続し、こ
れを一単位としてビット線ＢＬに接続するものである。

【０００３】各メモリセルＭは、通常、電荷蓄積層と制
御ゲート２１６が積層された、ＦＥＴＭＯＳ構造を有す
る。メモリセルアレイは、Ｐ型またはＮ型の基板２１１
に形成されたＰ型ウエル内に集積形成される。ＮＡＮＤ
セルのドレイン側は選択ゲートを介してビット線に接続
され、ソース側はやはり選択ゲートを介してソース線
（基準電位配線）に接続される。メモリセルの制御ゲー
トは、行方向に連続的に接続されてワード線となる。こ
のような、メモリセル列が複数列設けられて、図１７に
示すような、ＥＥＰＲＯＭの実際のメモリセルアレイが
形成される。

【０００４】次に、ＮＡＮＤ型ＥＥＰＲＯＭの動作につ
いて説明する。データの書込み及び読出しは、図１７に
示されるように、ワード線（ＣＧi ）を共有するメモリ
セル毎に行われる。この単位はページと呼ばれている。
データの消去は、ドレイン側とソース側の２つの選択ゲ
ート（例えば、ＳＧi1，ＳＧi2）の間にある全ワード線
（例えば、ＣＧi01 〜ＣＧi16 ）を共有するメモリセル
トランジスタ毎に行われる。この単位はブロックと呼ば
れる。

【０００５】データの書込みは、選択されたメモリセル
トランジスタの制御ゲートに２０Ｖ程度の高電圧を印加
し、選択ブロックの非選択メモリセルトランジスタの制
御ゲートと選択ブロックのドレイン側選択ゲートに１０
Ｖ程度の中間電圧を印加する。また、選択ブロックのソ
ース側選択ゲートと非選択ブロックの選択ゲートに０Ｖ
を印加し、ビット線ＢＬには書込みデータに応じて０Ｖ
または８Ｖ程度の中間電圧を夫々印加することによって
行われる。ビット線ＢＬに印加された電圧は、選択され
たメモリセルトランジスタのチャネルまで伝達され、０
Ｖが印加されたときはチャネルから浮遊ゲートに電子注
入が生じ、選択されたメモリセルトランジスタの閾値電
圧は正方向にシフトする。８Ｖが印加されたときは電子
注入が起こらず、メモリセルトランジスタの閾値電圧は
変化しない。

【０００６】データの消去は、選択されたブロックの全
制御ゲートに０Ｖを、Ｐ型基板またはＮ型基板及びＰ型
ウエルと全選択ゲートと非選択ブロックの全制御ゲート
に２０Ｖ程度の高電圧を夫々印加することによって行わ
れる。ビット線及びソース線はフローティング状態にさ
れる。これにより、選択されたブロックのすべてのメモ
リセルトランジスタで浮遊ゲートの電子がチャネルに放
出され、閾値電圧は負方向にシフトする。一方、非選択
ブロックのメモリセルトランジスタの閾値電圧の変動は
生じない。

【０００７】読出しは、選択されたメモリセルトランジ
スタの制御ゲートに０Ｖを、それ以外のメモリセルトラ
ンジスタの制御ゲート及び選択ゲートに電源電圧を夫々
印加して選択されたメモリセルトランジスタ以外のトラ
ンジスタを導通させ、選択されたメモリセルトランジス
タで電流が流れるか否かを検出することによって行われ
る。

【０００８】従来の不揮発性半導体記憶装置では、記録
データの高信頼性を図るために誤り検出訂正回路（ＥＣ
Ｃ）が備えられており、メモリから読み出されたデータ
はＥＣＣによって誤りの訂正が行われている。

【０００９】

【発明が解決しようとする課題】しかしながら、上述し
た動作説明から明らかであるように、ＮＡＮＤ型ＥＥＰ
ＲＯＭでは、読出し動作時に非選択メモリセルトランジ
スタは転送ゲートとして使用されるため、これら読み出
されない、非選択メモリセルトランジスタのゲート及び
電荷蓄積層間と、電荷蓄積層及びチャネル間とに印加さ
れる電界によって、電荷蓄積層に蓄えられた信号電荷が
ゲートまたはチャネル間に抜けてしまったり、反対に電
荷蓄積層に電荷が注入されたりして、メモリセルトラン
ジスタが保持している信号データの反転（閾値の遷移）
が起こり得る。

【００１０】図２は、特定のアドレスのメモリセルのデ
ータを読出し続けたときの、全メモリが保持するデータ
中に誤りビットが出現する状態を、読出回数対誤りビッ
トの発生数のグラフで概略的に表している。この図か
ら、誤り訂正が可能なエラー数が少ない状態であるうち
に、これらのデータの読出しが行われるならば、ＥＣＣ
によって元の正しいデータに復元することが可能である
ことが判る。しかしながら、特定のアドレスばかりがア
クセスされていると、メモリセルの同一ブロック内でデ
ータ反転が重なっていき、ついには、ＥＣＣによる誤り
訂正が不可能となってしまう、ということも判る。

【００１１】よって、本発明は、従来の不揮発性半導体
記憶装置における、メモリから読み出されたデータはＥ
ＣＣによって誤りの訂正が行われているものの、読出さ
れないメモリセルのデータには誤りが蓄積されていき、
やがてＥＣＣによる訂正が不可能になってしまうとい
う、不具合を解消することを目的とする。

【００１２】

【課題を解決するための手段】上記目的を達成するため
本発明の不揮発性半導体記憶部を含む記憶システムは、
データの再書込み可能な不揮発性メモリセル群からなる
１つ若しくは複数の記憶領域を有する情報記憶部と、上
記情報記憶部から読出されるデータのエラーを検出し、
読出データのエラーを訂正して出力する誤り検出訂正回
路と、上記情報記憶部からのデータの読出しを計数する
読出回数カウンタと、上記情報記憶部が保持するデータ
の再書込みを行うリフレッシュ制御手段と、を備え、上
記リフレッシュ制御手段は、上記データの読出しの計数
値が読出基準値を超えると、上記情報記憶部から上記計
数の対象となった読出データを含む記憶領域に属する全
データを読出し、読出したデータを上記誤り検出訂正回
路を経由して上記記憶領域に再度書込む、ことを特徴と
する。

【００１３】また、本発明の不揮発性半導体記憶部を含
む記憶システムは、データの再書込み可能な不揮発性メ
モリセル群からなる１つ若しくは複数の記憶領域を有す
る情報記憶部と、上記情報記憶部から読出されるデータ
のエラーを検出し、読出データのエラーを訂正して出力
する誤り検出訂正回路と、検出されたデータのエラーを
計数する誤り個数カウンタと、上記情報記憶部が保持す
るデータの再書込みを行うリフレッシュ制御手段と、を
備え、上記リフレッシュ制御手段は、上記データのエラ
ーの計数値がエラー基準値を超えると、上記情報記憶部
から上記エラー訂正の対象となった読出データを含む記
憶領域に属する全データを読出し、読出したデータを上
記誤り検出訂正回路を経由して上記記憶領域に再度書込
む、ことを特徴とする。

【００１４】また、本発明の不揮発性半導体記憶部を含
む記憶システムは、再書込み可能な不揮発性メモリセル
群からなる１つ若しくは複数の記憶領域を有する情報記
憶部と、上記情報記憶部から読出されるデータのエラー
を検出し、読出データのエラーを訂正して出力する誤り
検出訂正回路と、検出されたデータのエラーを計数する
誤り個数カウンタと、上記情報記憶部からのデータの読
出しを計数する読出回数カウンタと、上記情報記憶部が
保持するデータの再書込みを行うリフレッシュ制御手段
と、を備え、上記リフレッシュ制御手段は、上記データ
の読出の計数値が読出基準値を超えかつ上記データのエ
ラーの計数値がエラー基準値を超えると、上記情報記憶
部から各計数の対象となった読出データを含む記憶領域
に属する全データを読出し、読出したデータを上記誤り
検出訂正回路を経由して上記記憶領域に再度書込む、こ
とを特徴とする。

【００１５】また、本発明の不揮発性半導体記憶部を含
む記憶システムは、データの再書込み可能な不揮発性メ
モリセル群からなる１つ若しくは複数の記憶領域を有す
る情報記憶部と、上記情報記憶部からのデータの読出し
を計数する読出回数カウンタと、データを一時記憶する
バッファメモリと、上記情報記憶部が保持するデータの
再書込みを行うリフレッシュ制御手段と、を備え、上記
リフレッシュ制御手段は、上記データの読出しの計数値
が読出基準値を超えると、上記情報記憶部から上記計数
の対象となった読出データを含む記憶領域に属する全デ
ータを上記バッファメモリに読出し、読出したデータを
全データが読出された上記記憶領域若しくはこの記憶領
域以外の別の記憶領域に再度書込む、ことを特徴とす
る。

【００１６】

【作用】本発明によれば、ＥＣＣ補正が有効な時点で不
揮発性半導体装置に書込まれている全データあるいは部
分的なデータの書替え（リフレッシュ）を行うので、読
出されなかったデータを保持するメモリセルに、他のデ
ータの読出しストレスによる誤りが発生していたときに
でも、誤りの数はＥＣＣ訂正可能な誤り数以下であるた
め、正しいデータに修正されて再記録される。

【００１７】また、他の本発明によれば、ＥＣＣ補正を
必要としないエラー発生率の極めて少ない時点で、不揮
発性半導体装置に書込まれているデータのリフレッシュ
を行う。

【００１８】この結果、ＥＣＣの誤り訂正能力を越えて
発生する誤りの頻度を、実使用上問題とならない程度に
まで減らすことが可能となる。

【００１９】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。図１は、本発明の第１の実施例を示すブロ
ック図である。同図において、１は、例えば、ＮＡＮＤ
型ＥＥＰＲＯＭからなるメモリセルアレイ、２は指定さ
れるワード線を駆動するワード線駆動回路、３は与えら
れたアドレス信号に対応するワード線の駆動をワード線
駆動回路２に指令するロウデコーダ、４は指示されたビ
ット線を駆動する制御回路、５は与えられるアドレス信
号に対応するビット線の駆動を指令するカラムデコー
ダ、６はアドレス信号を一時保持するアドレスバッフ
ァ、７は入出力データを一時保持するデータ入出力バッ
ファ、８はメモリに与えられるコマンドを一時保持する
コマンド入出力バッファである。これ等の構成要素１〜
８によって、情報記憶部である不揮発性半導体記憶装置
の本体部分１０が構成される。

【００２０】更に、１１は読出データのエラーチェック
及びエラー訂正を行うＥＣＣ（誤り検出訂正回路）であ
る。ＥＣＣ１１には、例えば、リード・ソロモン（Reed
-Solomon）符号を用いたエラー訂正方式を用いることが
出来る。勿論、パリティチェックを含む他の種々のエラ
ー訂正方式のものを使用することが可能である。ＥＣＣ
１１は、エラー訂正によって元のデータに復元するため
の付加ビットや情報をデータに追加してメモリセルアレ
イに記憶させる機能を有し、更に、エラー訂正を実行す
るか否か等を判断するために、エラー数を計数する誤り
個数カウンタを備えている。１２はＣＰＵのメインメモ
リやＩＣメモリカード内でＣＰＵと不揮発性メモリ間に
設けられるバッファメモリ、１３はメモリセルアレイ１
からの読出回数を計数する読出回数カウンタ、１６はデ
ータ処理のためにＥＥＰＲＯＭを制御する機能を備える
コンピュータシステムのＣＰＵ、１４はＥＣＣ１１及び
ＣＰＵ１６相互間のデータを伝送するデータ線（データ
バス）、１５はコマンド入出力バッファ８及びＣＰＵ１
６間の制御信号を転送する制御線、１７はＣＰＵ１６か
らアドレスバッファ６にアドレス信号を伝送するアドレ
ス線、１８はＥＣＣ１１、バッファメモリ１２及び読出
回数カウンタ１３相互間を接続する信号線である。

【００２１】なお、ＥＣＣ１１及びＣＰＵ１６相互間の
データ伝送は、図１に点線で示すように、バッファメモ
リ１２を介して行うようにすることが出来る。また、デ
ータ線１４は、ＥＣＣ１１、バッファメモリ１２、その
他の機能部分及びＣＰＵ１６相互間を接続する共通デー
タバスにより構成することが可能である。

【００２２】ＣＰＵ１６は、コンピュータシステムにお
いてデータ処理を行うＣＰＵを用いることが出来るが、
データの記憶装置への書込み、読出しを制御するため
に、専用化したＣＰＵ（制御装置）とすることも可能で
ある。ＣＰＵ１６は、リフレッシュ制御手段を構成す
る。

【００２３】次に、記憶システムの動作について説明す
る。ＣＰＵ１６は、通常、不揮発性メモリの本体部分１
０に対して以下に述べる３つのモードの動作をする。

【００２４】データの書込みは、ＣＰＵ１６から、デー
タ線１４及びＥＣＣ１１を介してデータ入出力バッファ
７に書込むべきデータが供給される。また、ＣＰＵ１６
から、書込みコマンドが制御線１５を介してコマンド入
出力バッファ８に、書込アドレスがアドレス線１７を介
してアドレスバッファ６に、夫々供給される。この結
果、メモリセルアレイ１内の指定アドレスに対応するメ
モリセルに対してデータの書込みが行われる。

【００２５】データの消去は、ＣＰＵ１６から消去コマ
ンドが制御線１５を介してコマンド入出力バッファ８に
供給され、また、アドレス信号がアドレス線１７を介し
てアドレスバッファ６に供給されることによって行わ
れ、アドレス指定されたメモリセルアレイ１内の該当す
るメモリセルのデータがクリアされる。

【００２６】データの読出は、ＣＰＵ１６から読出コマ
ンドが制御線１５を介してコマンド入出力バッファに供
給され、読出アドレスがアドレス線１７を介してアドレ
スバッファ６に与えられることによって行われる。メモ
リセルアレイ１内の該当するアドレスのメモリセルから
読出されたデータは、ビット線制御回路４、データ入出
力バッファ７及びＥＣＣ１１を経てデータ線１４に出力
され、ＣＰＵ１６に取込まれる。

【００２７】次に、リードストレスによる保持データの
誤り（設定されたトランジスタの閾値変化）の防止及び
エラー修正を行う、リフレッシュ動作について説明す
る。

【００２８】リフレッシュ動作に用いられる読出回数カ
ウンタ１３は、メモリセルアレイ１からの読出し回数を
カウントする図示しないカウンタと、カウント値と図示
しないレジスタに設定された比較基準値とを比較する図
示しないコンパレータと、からなり、読出しのカウント
値が予め設定されたリフレッシュの基準値に等しいか若
しくは該基準値を超えるときに、リフレッシュ動作を起
動させる信号を出力する。読出の計数の仕方には、種々
の態様がある。例えば、上記のように、メモリ本体１０
への読出命令が単純に積算される場合、メモリ本体１０
への読出命令と指定アドレスを考慮して、メモリセルア
レイ１内の各ブロック毎にアクセスを分けて、各ブロッ
ク毎に読出しのアクセス数を計数する場合、メモリセル
アレイ内の１つ若しくは複数のブロックであるクラスタ
毎に読出しを計数する場合、メモリセルアレイ１内の各
セル毎に読出しを計数する場合、これ等の読出回数の計
数態様を適宜に組合せる場合等である。要求される精
度、コスト等の見地から適当なものが選択される。第１
の実施例では、メモリ本体１０への読出アクセスが積算
され、総読出回数（あるいは読出指令回数）がモニタさ
れる。

【００２９】コンピュータシステムの使用終了時の読出
回数カウンタ１３内の読出カウント値は、例えば、図示
しない電源遮断のルーチンを実行するときに、退避すべ
きパラメータデータと共にメモリセルアレイ１の所定位
置に記憶される。そして、次回のコンピュータシステム
の起動時に、読出されてＥＣＣ１１を介して読出回数カ
ウンタ１３に入力され、前回のリフレッシュからこれま
での総読出回数が、今回のカウンタの初期値として設定
される。ＣＰＵ１６によってメモリセルアレイ１から読
出しが行われる度に読出回数カウンタ１３の値は１ずつ
増えていく。総読出し回数が基準値に等しくなると、読
出回数カウンタ１３はリフレッシュ指令を出力する。こ
のリフレッシュ指令は、メモリ本体１０のコマンド入出
力バッファ８に供給される。メモリ本体１０は、リフレ
ッシュ指令に応答してリフレッシュ動作を行う。このリ
フレッシュ動作中は、外部からのデータの書込み及び外
部への読出しは出来ない。そこで、メモリ本体１０は他
のコマンドを受け付けないことを示すビジー信号をコマ
ンド入出力バッファ８から制御信号線１５を介してＣＰ
Ｕ１６に供給する。リフレッシュ動作では、メモリに書
込まれているデータを読出し、エラー訂正を行って再度
メモリに書込む。この処理によって、ＥＥＰＲＯＭのセ
ルトランジスタ各々の閾値を再設定する。

【００３０】まず、読出指令と一連のアドレスを順番に
メモリ本体１０に与える読出モードにより、リフレッシ
ュの対象となった全メモリセルのデータは、メモリセル
アレイ１から、データ入出力バッファ７、ＥＣＣ１１を
介してバッファメモリ１２に順次に読み込まれる。ＥＣ
Ｃ１１を通過する際にデータのエラー訂正が行われる。
その後、メモリセルアレイ１の全メモリセルの保持デー
タは消去され、リセットされる。次に、書込み指令と一
連のアドレスを順番にメモリ本体１０に与える書込みモ
ードを行う。バッファメモリ１２に保持された全データ
はＥＣＣ１１及びデータ入出力バッファ７を介してメモ
リセルアレイ１に再書込みされる。上記リフレッシュ動
作においては、ＥＣＣ１１によってエラー訂正されるた
め、エラービットが少なければ、誤りのないデータが復
元されてメモリセルアレイ１に再書込みされる。全デー
タの書込みが終了すると、リフレッシュ動作が終了した
ことを示すレディー信号がコマンド入出力バッファ８か
ら出力され、ＣＰＵ１６と読出回数カウンタ１３に入力
される。この信号により読出回数カウンタ１３の計数値
はリセットされ、総読出し回数は０にされる。

【００３１】なお、コンピュータシステムあるいは記憶
システムの終了時直前には、前述したように、メモリセ
ル１に記憶されている前回の総読出し回数は、今回の読
出回数カウンタ１３の総読出し回数に書替え（更新）ら
れる。

【００３２】図３は、本発明の第２の実施例を説明する
ブロック図である。同図において図１と対応する部分に
は同一符号を付している。

【００３３】この実施例が図１に示される第１の実施例
と相違する点は、メモリ本体１０内に読出回数カウンタ
１３を備え、更に、バッファメモリ１２に相当する記憶
領域をメモリセルアレイ１内の一部の領域に確保するこ
とにより、外部のバッファメモリ１２を不要にしてい
る。このような、メモリ本体１０を複数設ける構成であ
れば、いわゆるメモリインタリーブを採用する構成等に
容易に対応することが出来る。

【００３４】なお、ＥＣＣ１１と複数のメモリ本体１０
とをバス接続の他、マルチプレクサを介して接続するこ
とが出来る。また、各メモリ本体１０毎にＥＣＣ１１及
びＣＰＵ１６を設ける構成とすることも可能である。

【００３５】本発明の第３の実施例であるメモリセルア
レイのクラスタ毎にリフレッシュを行う場合のリフレッ
シュ・アルゴリズムについて、図４に示すフローチャー
トを参照して説明する。この例では、各クラスタ毎に読
出し回数が不揮発性メモリに記録される。クラスタはメ
モリセルアレイのリフレッシュを行う単位であり、例え
ば、メモリセルアレイ１内における１つ若しくは複数の
ブロックまたはチップが該当する。

【００３６】まず、半導体記憶装置に電源が投入され、
図示しないパワーオンリセット回路が動作すると、図４
（ａ）に示されるように、その出力によって不揮発性メ
モリ１に保持されている第１番目から第ｎ番目のまでの
各クラスタについてのｎ個の総読出し回数の読出しが行
われる（Ｓ２）。第ｉ番目のクラスタの総読出し回数Ｙ
ｉは、前回のリフレッシュからこれまでの総読出し回数
を表しており、例えば、第ｉ番目のクラスタ内の特定領
域に格納されている。読み出された各クラスタの総読出
し回数Ｙ１〜Ｙｎは、総読出し回数をカウントするカウ
ンタ１３の複数の計数用レジスタに夫々プリセットされ
る（Ｓ４）。

【００３７】次に、図４（ｂ）に示すように、不揮発性
記憶装置からのデータの読出がモニタされる。クラスタ
ｉへのデータの読出しを行う度に（Ｓ１２）、カウンタ
１３によってクラスタｉの総読出しカウント数Ｙｉを１
だけ増やし（Ｓ１４）、総読出し回数Ｙｉが予め設定さ
れた最大読出し回数Ｙｃになったかどうかを判定する
（Ｓ１６）。

【００３８】総読出し回数Ｙｉが基準値Ｙｃに等しいか
これを超えると、リフレッシュ動作が行われる（Ｓ１
６）。リフレッシュ時には、記憶装置へのアクセス不可
を示すビジー信号（フラグ）が設定され、ＣＰＵ１６に
出力される。その後、メモリセルアレイ１内のクラスタ
ｉに属するブロック毎に、１ページ目から順番にＥＣＣ
に導入され、誤りがあったときには訂正済みのデータ
を、また誤りがないときにはそのままのデータを、クラ
スタと同じサイズのバッファメモリに順次に書込む（Ｓ
１８）。ｉ番目のクラスタの全データがバッファメモリ
に書込まれたら、クラスタｉ中の全ブロックは強制的に
消去され（Ｓ２０）、訂正済みのデータが再度同クラス
タに書込まれる（Ｓ２２）。総読出し回数Ｙｉは「０」
に書替えられ、ｉ番目のクラスタに対応する読出回数カ
ウンタはリセットされる（Ｓ２４）。最後に、レディー
信号（フラグ）が設定されて、ビジー信号はリセットさ
れ、リフレッシュ動作が終了する（Ｓ２４）。

【００３９】なお、ステップＳ１８において、ブロック
内のデータをＥＣＣによる訂正を行わずに、バッファメ
モリに順次書込むようにすることが出来る。基準値Ｙｃ
をエラー発生の確立の小さい値に設定すれば、単に、リ
フレッシュを繰返すことになり、より簡便な回路構成で
保持データのレベル遷移が防止される。また、ステップ
Ｓ２２において、データの書込みを行う際に、別の空い
ているクラスタあるいはブロックに記憶場所を変えて書
込むことが出来る。この場合には、例えば、コンピュー
タシステムのオペレーティングシステムによって、ある
いはメモリ本体のハードウェアに用意されたアドレス変
更機能により、ブロックアドレスの修正を行うなう。

【００４０】コンピュータシステムの装置電源を落とす
操作が行われて、パワーオフリセットコマンドが入力さ
れ、あるいはプログラム終了の操作が行われると、図４
（ｃ）に示すように、シャットダウンルーチンが実行さ
れる。不揮発性メモリ１に書込まれているメモリの各ク
ラスタについての総読出し回数Ｙ１〜Ｙｎはカウンタの
現在値に夫々更新され、保持される（Ｓ６）。

【００４１】本発明の実施例におけるリフレッシュ動作
を開始する基準となる基準読出回数Ｙｃの設定方法につ
いて図２を参照して説明する。特定アドレスのメモリデ
ータを読出し続けたときに、初めて１ビット誤る読出し
回数Ｘの期待値は、ＥＥＰＲＯＭの場合、約１０万回で
あるので、リフレッシュの基準読出し回数Ｙｃを、例え
ば、その十分の一の１万回に設定する。これにより、１
ページ中の１ビット誤りについて訂正能力を持つＥＣＣ
を用いても、ＥＣＣの誤り訂正能力を超えて発生する誤
り、即ち、２ビット以上の誤りの頻度を、実使用上問題
とならない程度に減らすことができる。勿論、ＥＣＣの
エラービット訂正能力をより高いものを用いることによ
って、リフレッシュ基準値を大きく設定することが可能
である。

【００４２】逆に、基準読出し回数Ｙｃをエラー発生の
確率の十分に低い値に設定すれば、ＥＣＣを持たないシ
ステムであっても、エラーの発生する前にリフレッシュ
を行ってビットの誤り発生を未然に防止することが可能
となる。

【００４３】図５は、本発明の第４の実施例の構成を示
すブロック図である。同図において、図１と対応する部
分には同一符号を付し、かかる部分の説明は省略する。

【００４４】基準読出回数Ｙｃが、特定アドレスのメモ
リデータを読出し続けたときに、初めて１ビット誤る読
出し回数の期待値に比べ十分小さく設定されている場合
には、総読出し回数Ｙｉが予め設定された基準値Ｙｃに
等しくなるたびにリフレッシュ動作を実行する必要は少
ない。これは、総読出し回数Ｙｉ内に誤る確率が十分に
低い、また、読出されたデータがＥＣＣによってエラー
訂正されるからである。その反面、リフレッシュには一
定の時間を要するため、コンピュータシステムの作業内
容によってはプロセスの実行待ちを減らしたい場合があ
る。

【００４５】そこで、この実施例では、総読出し回数Ｙ
ｉが基準値Ｙｃに等しくなったときに、更に、第ｉ番ク
ラスタ中のデータに誤りがあるとき、あるいは誤り個数
Ｅｉが予め設定された誤り許容値Ｅｃを越えたときに、
リフレッシュ動作を行うようにしている。総読出し回数
Ｙｉが基準値Ｙｃに等しくなると、読出回数カウンタ１
３はメモリ本体１０に対して第ｉ番クラスタの全データ
を読み出すよう信号を出す。これらのデータは順次、Ｅ
ＣＣ１１を介してバッファメモリ１２に読み込まれる。
全データが出力されると同時にシンドローム計算は終了
する。この結果は、誤り個数比較器１０１に入力され、
予め設定された誤り個数許容値と比較される。誤り個数
が基準値より小さければ、読出回数カウンタ１３をリセ
ットするのみにして、データに対するリフレッシュ動作
は行われない。誤り個数が基準値に等しいかまたはそれ
より大きければ、リフレッシュが実行される。すなわ
ち、読出回数カウンタ１３をリセットするとともに、第
ｉ番クラスタの全メモリセルの内容はバッファメモリ１
２内に退避される。該クラスタ内の全メモリセルのデー
タはリセットされた後、ＥＣＣ１１によってエラー訂正
されたデータがメモリセルアレイ１に再書込みされる。

【００４６】このようにして、クラスタｉの総読出し回
数Ｙｉが基準値Ｙｃに等しいかこれを超えた場合でも、
第ｉ番クラスタ中のデータ誤り個数Ｅｉが予め設定され
た誤り許容値Ｅｃより小さいときにはＥＣＣによって元
のデータが復元可能であり、データに対するリフレッシ
ュ動作は行われないので、データ消去及び再書込みが省
略できる。

【００４７】図６は、上記第４の実施例に関わる不揮発
性半導体記憶装置のリフレッシュ・アルゴリズムを示す
フローチャートである。

【００４８】図４（ａ）に示されるように、電源が投入
されると、自動的に全クラスタの前回のリフレッシュか
らこれまでの総読出し回数Ｙｉが読出され（Ｓ２）、総
読出し回数をカウントするカウンタにプリセットされる
（Ｓ４）。その後、ＣＰＵ１６は不揮発性半導体記憶装
置１０からのデータの読出をモニタする。データの読出
しが行われると（Ｓ１２）、カウンタによって総読出し
カウント数Ｙｉを１ずつ増やし（Ｓ１４）、総読出し回
数Ｙｉが予め設定された基準読出し回数Ｙｃになったか
どうかを判定する（Ｓ１６）。総読出し回数Ｙｉが基準
値Ｙｃに等しくなると、全データが読み出され、ＥＣＣ
１１を介してバッファメモリ１２に記憶される（Ｓ１
８）。これらのデータ中の誤りがＥＣＣ１１によって判
定され、ＥＣＣ１１内の誤り個数カウンタによって個数
Ｅｉが計数される。誤り個数Ｅｉは誤り個数比較器１０
１に予め設定されている許容値Ｅｃと比較される（Ｓ１
９）。なお、後述の実施例図８（ａ）において説明する
ように、許容値Ｅｃを適宜変更することが出来る。誤り
個数Ｅｉが許容値Ｅｃを越えているときは、ｉ番目のク
ラスタ中の全ブロックは消去され（Ｓ２０）、エラー訂
正済みのデータが再度同クラスタに書込まれ、データの
リフレッシュが行われる（Ｓ２２）。その後、クラスタ
ｉについての総読出し回数Ｙｉは「０」に書替えられ、
リセットされる（Ｓ２４）。一方、誤り個数が許容値を
越えていなかった場合には（Ｓ１９）、データの消去及
び再書込み（Ｓ２０，Ｓ２２）は行われず、総読出し回
数Ｙｉは０に書替えられリセットされる（Ｓ２４）。

【００４９】このような、モニタルーチン（Ｓ１２〜Ｓ
２４）が繰返し、実行されることによって、クラスタｉ
〜ｎの書込みデータがリフレッシュされる。

【００５０】装置の電源を落とす操作やプログラム終了
の操作が行われると、図４（ｃ）に示されるシャットダ
ウンルーチンが実行される。ＣＰＵ１３は不揮発メモリ
内の各クラスタの総読出し回数Ｙｉを夫々のクラスタに
ついてのカウンタの現在値に更新し、データを保持させ
る（Ｓ６）。

【００５１】図７は、本発明の第５の実施例の構成を示
すブロック図であり、特に、メモリセルアレイ１、その
中の１つ又は複数のデータ用ブロックからなる複数のク
ラスタ１０２ａ〜１０２ｃ（実施例では、説明の便宜上
３つであるが、任意数設けられる）、センスアンプ兼ラ
ッチ回路付きビット線制御回路１０３、ＥＣＣ１１、読
出回数カウンタ１３、誤り個数比較器１０１を取り出し
て示している。

【００５２】このうち、メモリセルアレイ１は、複数の
クラスタ１０２ａ〜１０２ｃに加えて、一時記憶用ブロ
ック１０２ｄ及び読出回数誤り個数格納用ブロック１０
２ｅを備えている。また、読出回数カウンタ１３は、ク
ラスタ１０２ａ〜１０２ｃの数に対応した数の複数のカ
ウンタＲ１〜Ｒ３を持つ。加算演算を別途の部分（例え
ば、ＣＰＵ１６やＥＣＣ１１の演算部）で行う場合に
は、カウンタＲ１〜Ｒ３は加算値を保持するレジスタで
あり得る。誤り個数比較器１０１も、クラスタ１０２ａ
〜１０２ｃの数に対応した数の複数の誤り比較器Ｃ１〜
Ｃ３を持つ。

【００５３】この実施例では、これまでの複数のクラス
タの各々についての、総読出し回数Ｙｉと、前回書込み
または消去した際に生じた誤り個数Ｅｉとが、クラスタ
アドレスｉに対応付けられて回数誤り個数格納用ブロッ
ク１０２ｅ内に全クラスタ分格納されており、それ等の
データが回数誤り個数格納用ブロック１０２ｅから読み
出さる。また、複数のクラスタ１０２ａ〜１０２ｃ内に
各クラスタの総読出し回数Ｙｉと誤り個数Ｅｉとを格納
し、各クラスタ内からそのクラスタｉについての総読出
し回数Ｙｉと誤り個数Ｅｉとを読出すようにすることが
出来る。

【００５４】これ等の総読出し回数Ｙｉと誤り個数Ｅｉ
のデータは、ＥＣＣ１１を介して夫々読出回数カウンタ
１３と誤り個数比較器１０１に入力される。読出された
総読出し回数Ｙｉは読出回数カウンタＲ１〜Ｒ３のうち
読出したクラスタｉに対応するものにプリセットされ
る。また、読出された誤り個数Ｅｉは、誤り個数比較器
Ｃ１〜Ｃ３のうち読出したクラスタｉに対応するものに
比較基準値Ｅｃｉとしてセットされる。なお、予め一定
値を比較基準値Ｅｃとして読出回数誤り個数格納用ブロ
ック１０２ｅに記憶しておき、これを誤り個数比較器１
０１にセットすることが出来る。この場合には、誤り個
数比較器をクラスタ数と同数設ける必要はなく、１つで
済む。

【００５５】読出回数カウンタ１３の各クラスタのカウ
ント値は各クラスタについて読出しが行われる度に、ま
た、誤り個数比較器１０１の比較基準値Ｅｃは書込み、
または、消去後の誤り個数チェックが行われる度に夫々
更新される。このようにすることによって、読出ストレ
スによるデータの誤りが発生したかどうかを、誤り個数
Ｅｉと比較基準値Ｅｃｉとを比較することによって判定
できる。総読出し回数Ｙｉが基準値Ｙｃに等しくなり、
更に、第ｉ番目のクラスタ中のデータに誤り個数Ｅｉが
誤り許容値Ｅｃｉを越えたときに、リフレッシュ動作を
行うようになされている。

【００５６】対象のクラスタを、例えば、クラスタ１０
２ｂとすると、クラスタ１０２ｂ内のデータは１ページ
毎にセンスアンプ兼ラッチ回路付きビット線制御回路１
０３に読み出され、ＥＣＣ１１を介して誤り訂正され
る。更に、訂正されたデータは一時記憶用クラスタ１０
２ｄに１ページずつ書込まれる。このようにして、クラ
スタ１０２ｂ内の全データはエラー訂正されて一時記憶
用クラスタ１０２ｄに格納される。その後、クラスタ１
０２ｂは消去され、一時記憶用クラスタ１０２ｄのデー
タがクラスタ１０２ｂにコピーされる。更に、その後、
一時記憶用クラスタ１０２ｄは消去される。ここで、一
時記憶用クラスタ１０２ｄとしては、リフレッシュのた
めの専用ブロックとして固定されていてもよいし、ある
いは空いたクラスタを活用することにしてもよい。ただ
し、後者の場合には、データの移動に伴ったブロックア
ドレスの変更が必要になる。更に、最後の一時記憶用ク
ラスタ１０２ｄの消去は直ちに実行する必要はなく、時
間節約のためＣＰＵ１６の空き時間に行ってもよい。

【００５７】図８及び図９は、上記実施例に関わる不揮
発性半導体記憶装置のリフレッシュ・アルゴリズムを示
すフローチャートである。

【００５８】装置に電源が投入され、あるいはオペレー
ティングシステムやアプリケーションプログラム等によ
って初期化ルーチンの実行が指令されると、図８（ａ）
に示される初期化ルーチンが実行される。

【００５９】不揮発性メモリの全クラスタ１〜ｎについ
て、前回のリフレッシュからこれまでの総読出し回数Ｙ
ｉと前回書込みまたは消去した際に生じた誤り個数Ｅｉ
が読み出される（Ｓ３）。前述したように、読出し回数
誤り個数格納用ブロック１０２ｅにクラスタｉについて
の総読出し回数Ｙｉ及び誤り個数Ｅｉを予め記録してお
くことが出来る。また、各クラスタについてのデータ用
ブロック１０２ａ〜１０２ｃ内に、各クラスタの総読出
し回数Ｙｉ及び誤り個数Ｅｉを予め記憶しておくことも
できる。読出された各クラスタについての総読出し回数
Ｙｉは、総読出し回数をカウントするカウンタ１３のク
ラスタ毎のカウンタにプリセットされる。読出された各
クラスタの誤り個数Ｅｉは、クラスタｉに対応する誤り
個数比較器にエラー基準値Ｅｃｉとしてセットされる
（Ｓ５）。前回の誤り個数Ｅｉを今回のエラー基準値と
することによって、前回に比べて今回のエラーが増加し
たことを判別することが出来る。

【００６０】その後、図９に示される読出回数モニタル
ーチンが実行される。ＣＰＵ１６は、データの読出しが
行われる度に、カウンタによって総読出しカウント数を
１増やし（Ｓ３４）、総読出し回数Ｙｉが予め設定され
た最大読出し回数Ｙｃになったかどうかを判定する（Ｓ
３６）。総読出し回数Ｙｉが基準値Ｙｃに等しくなる
と、ｉ番目のクラスタの全データが読み出され（Ｓ３
８）、ＥＣＣ１１によって誤りが訂正されて（Ｓ４
０）、一時記憶用クラスタに格納される（Ｓ４２）。こ
れらのデータの誤り個数Ｅｉは許容値Ｅｃに比較される
（Ｓ４４）。誤り個数Ｅｉが許容値Ｅｃを越えていた
ら、クラスタ中の全ブロックは消去され（Ｓ４６）、一
時記憶用クラスタに格納されている訂正済みのデータが
第ｉ番目のクラスタにコピーされる（Ｓ４８）。その
後、一時記憶用クラスタ内のデータは消去される（Ｓ５
０）。総読出し回数Ｙｉは「０」に書替えられ、リセッ
トされる（Ｓ５２）。

【００６１】一方、誤り個数が許容値を越えていなかっ
た場合には（Ｓ４４）、データの消去及び再書込みは行
われず、総読出し回数Ｙｉは「０」に書替えられ、リセ
ットされる（Ｓ５２）。

【００６２】書込みまたは消去後には（Ｓ３２）、書込
みまたは消去されたデータをＥＣＣ１１を介して読出
し、誤り個数のチェックが行われる（Ｓ６２）。誤り個
数比較器１０１にセットされている誤り個数の基準値が
更新される（Ｓ６４）。

【００６３】このような処理（Ｓ３２〜Ｓ６４）がクラ
スタ１〜ｎについて繰返し、行われる。装置の電源を落
す操作やプログラム終了の指令が発令されると、図８
（ｂ）に示されるシャットダウンルーチンが実行され
る。ＣＰＵ１６は、電源が落ち切る前に、不揮発性メモ
リ内に記憶されている、各クラスタについての総読出し
回数Ｙｉ及び誤り個数Ｅｉを、データ用クラスタ１０２
ａ〜１０２ｃ内あるいは読出回数誤り個数格納用ブロッ
ク１０２ｅ内に記録し、総読出し回数Ｙｉを現在のカウ
ンタ１３の値に、誤り個数Ｅｉを誤り個数比較器の被比
較数として現在保持されている値に夫々更新する（Ｓ
７）。

【００６４】前述したように、誤り個数Ｅｉがエラー基
準値Ｅｃｉとしてセットされる場合（Ｓ５）には、誤り
個数Ｅｉは、ＥＣＣのエラー訂正能力（例えば、３ビッ
ト）を超えないようにする。

【００６５】図１０は、本発明の第６の実施例を示すブ
ロック図である。同図において図１と対応する部分には
同一符号を付し、かかる部分の説明は省略する。また、
図１１は、この実施例のリフレッシュ・アルゴリズムを
示すフローチャートである。

【００６６】本実施例では、電源を投入する度にリフレ
ッシュを行うことにより、読出回数カウンタ１３を不要
とし、これに伴う操作、例えば、電源を落とす前に総読
出し回数Ｙｉ等を予め書替える（保存する）操作等をな
くすことができる。また、メモリ本体１０にパリティチ
ェッカ２００を備えることによって、メモリ本体の外部
にデータを出力することなく、書込みデータや読出デー
タの誤りの有無を確認することができる。更に、データ
書替え時に誤りの有無をチェックして誤りが生じた場合
にデータ再書込み先を空きクラスタとしているため、書
替え時の誤りを可及的に減らすことが可能となる。

【００６７】まず、電源が投入されると図１１に示され
るプログラムが自動的に起動する。これは、ＩＰＬ（イ
ニシャルプログラムローダ）やオペレーティングシステ
ムの機能によって実現可能である。１値番目のクラスタ
から、例えば、ページ単位で順にデータを読出し（Ｓ７
２）、パリティチェッカ２００によって読出したデータ
の誤りの有無が確認される（Ｓ７４）。誤りが発生した
と判断されると（Ｓ７６）、データの読出しは中止され
る。エラーデータが属するクラスタｉ内の全データは、
メモリ本体１０の外部に備えられたＥＣＣ１１に読出さ
れ、エラー訂正が実行された後、バッファメモリ１２に
格納される（Ｓ７８）。なお、メモリ本体１０は図３に
示すように複数備えることが出来る。

【００６８】その後、そのクラスタｉ内の全ブロックの
データは消去され（Ｓ８０）、訂正されたデータがバッ
ファメモリ１２から転送されて再書込みされる（Ｓ８
２）。クラスタｉからこの再書込みデータを読出し、パ
リティチェッカ２００によって読出したデータの誤りの
有無が確認される（Ｓ８４）。誤りがあった場合には
（Ｓ８６）、アドレスをメモリ本体１０の空きクラスタ
や予備用のクラスタに変更して（Ｓ８８）再度データを
書込む（Ｓ８２）。ここで、再書込みされるデータはバ
ッファメモリ１２から得られる。この操作は、再書込み
データに誤りがないことが確認されるまで続けられる
（Ｓ８２〜Ｓ８６）。もし、メモリに再書込みを行う空
きがない場合には、Ｓ８８において、メモリエラーを表
すコードをＣＰＵ１６に出力し、必要により、ＣＰＵ１
６に割込処理を行わせて、エラー対策とする。このよう
にして、クラスタ１からクラスタｎまで、全メモリデー
タのリフレッシュが終了した後（Ｓ９０〜Ｓ９２）、初
めて、ＣＰＵ１６はメモリ本体１０にアクセスできるよ
うになる。

【００６９】この実施例で開示した、エラーチェックを
行ったクラスタとは別のクラスタにデータの書込みを行
う技術ＳＡ（ステップＳ７８〜Ｓ８８）は、障害の生じ
たデータブロックの使用をやめ、不具合のないデータブ
ロックを使用するという、重要な技術であり、先述した
実施例、例えば、図４（ｂ）、図６、図９に示される実
施例に組込むことが出来る。なお、上記アルゴリズムで
は、電源投入を契機としているが、これを電源遮断の指
令を受けたときに実行するように出来る。

【００７０】図１２に示される実施例は、記憶場所を別
の場所に変更する技術ＳＡのルーチンへの適用例を示す
ものであり、電源源投入から電源オフまでの動作中にお
いて、総読出回数Ｙｉが設定基準Ｙｃになったとき、リ
フレッシュ動作を開始する。また、エラー検出をＥＣＣ
１１に替えてメモリ本体のパリティチェッカ２００によ
り行っている。

【００７１】メモリにアクセスがなされ、クラスタｉか
ら読出しが行われると（Ｓ１０４）、クラスタｉについ
ての総読出し回数Ｙｉは読出回数カウンタ１３によっ
て、１ずつ増えていく（Ｓ１０６）。総読出し回数Ｙｉ
が基準値Ｙｃを超えない場合には、ルーチンから退出
し、基準値Ｙｃを超えると（Ｓ１０８）、クラスタｉの
データに対してパリティチェックが行われ（Ｓ１１
０）、エラーが発生したかどうかを判別する（Ｓ１１
２）。エラーが発生すると、第ｉ番目のクラスタを対象
にリフレッシュ動作が実行される（Ｓ１１４）。ここで
は、図１１に示されるＳＡと同様に、クラスタｉにおい
て再書込みエラーが生ずると、別の空きクラスタに書込
みが行われる。再書込みが終了すると、データのリフレ
ッシュに対応して新たに新たに読出数を計数するべく、
読出回数カウンタ１３がリセットされる（Ｓ１１６）。

【００７２】図１３は、電源投入時あるいは電源遮断時
における不揮発性半導体メモリの他のリフレッシュの例
を示している。まず、電源の投入あるいは遮断が指令さ
れると、図１３に示されるプログラムが自動的に起動す
る。これは、ＩＰＬ（イニシャルプログラムローダ）や
オペレーティングシステムの機能によって実現可能であ
る。１番目のクラスタから、例えば、ページ単位で順に
データを読出し（Ｓ１２２）、ＥＣＣ１１によって読出
したデータの誤りの有無が検出され、クラスタｉにおい
て誤り数ＥｉがＥＣＣの誤り個数カウンタによって計数
される（Ｓ１２４）。誤りの数Ｅｉがエラー基準数Ｅｃ
を超えると、（Ｓ１２６）、ステップＳ２０、Ｓ２２と
同様に、クラスタＩのリフレッシュを行う。クラスタｉ
内の全データは、メモリ本体１０の外部に備えられたＥ
ＣＣ１１に読出され、エラー訂正が実行された後、バッ
ファメモリ１２に格納される。クラスタｉの全データは
消去され、エラー訂正されたデータがバッファメモリ１
２から、クラスタｉに再書込される（Ｓ１２８）。な
お、前述した図１１のＳＡに示す、クラスタｉとは別の
空きクラスタに書込む技術を適用できる。

【００７３】ステップＳ１２８終了後、あるいはエラー
数Ｅｉが基準に満たない場合（Ｓ１２６）、クラスタが
最終アドレスかどうか、判別する（Ｓ１３０）。最終ア
ドレスでない場合は、次のクラスタをアドレスして（Ｓ
１３２）、エラー検出、リフレッシュ（ステップＳ１２
４〜Ｓ１２８）を繰返す。

【００７４】なお、ステップＳ１２６において、「Ｙｉ
＝Ｙｃ？」とし、図１２のステップＳ１１６のように読
出回数カウンタリセットを適宜に挿入することによっ
て、電源投入時あるいは電源遮断時に、図４（ｂ）に示
すような読出数に基づくリフレッシュを行うことが出来
る。

【００７５】図１４は、電源投入時あるいは電源遮断時
における不揮発性半導体メモリの更に他のリフレッシュ
の例を示している。まず、電源の投入あるいは遮断が指
令されると、図１４に示されるプログラムが自動的に起
動する。これは、ＩＰＬ（イニシャルプログラムロー
ダ）やオペレーティングシステムの機能によって実現可
能である。

【００７６】まず、電源が投入されると、自動的に全ク
ラスタの前回のリフレッシュからこれまでの総読出し回
数Ｙｉが読出され、総読出し回数をカウントするカウン
タにプリセットされる。１番目のクラスタが指定され
（Ｓ１４２）、所定場所に記憶されている読出回数Ｙ1
が基準値Ｙｃを超えるかどうかが比較される（Ｓ１４
４）。超えない場合には、最終のクラスタかどうかが判
別され（Ｓそ１５６）、最終のクラスタでない場合、次
のクラスタが指定される（Ｓ１５８）。

【００７７】ｉ番目のクラスタの読出回数Ｙｉが基準値
Ｙｃを超えると（Ｓ１４８）、クラスタｉの全データが
読み出され、ＥＣＣ１１を介してバッファメモリ１２に
記憶される（Ｓ１４６）。これらのデータ中の誤りがＥ
ＣＣ１１によって判定され、ＥＣＣ１１内の誤り個数カ
ウンタによってエラー個数Ｅｉが計数される。誤り個数
Ｅｉは誤り個数比較器１０１に予め設定されている許容
値Ｅｃと比較される（Ｓ１４８）。前述したように、許
容値Ｅｃを固定値にあるいは前回のＥｉ等に適宜変更す
ることが出来る。誤り個数Ｅｉが許容値Ｅｃを越えてい
るときは、ｉ番目のクラスタ中の全ブロックは消去され
（Ｓ１５０）、エラー訂正済みのデータが再度同クラス
タに書込まれ、データのリフレッシュが行われる（Ｓ１
５２）。その後、クラスタｉについての総読出し回数Ｙ
ｉは「０」に書替えられ、読出回数カウンタはリセット
される（Ｓ１５４）。一方、誤り個数が許容値を越えて
いなかった場合には（Ｓ１４８）、データの消去及び再
書込み（Ｓ１５０，Ｓ１５２）は行われず、総読出し回
数Ｙｉは０に書替えられリセットされる（Ｓ１５４）。

【００７８】このような、ルーチン（Ｓ１４４〜Ｓ１５
８）が繰返し、実行されることによって、クラスタ１〜
ｎの書込みデータがリフレッシュされる。

【００７９】このようにして、電源投入直後あるいは電
源遮断直前に不揮発性メモリ本体の全てのデータの誤り
チェックが行われ、誤り個数が許容値を超えたクラスタ
の全データが読出されて、リフレッシュされる。

【００８０】上述した各実施例における特徴部分や要素
を更に組合わせて別のリフレッシュのルーチンを形成す
ることが出来る。図示された、メモリ本体１０と、ＥＣ
Ｃ１１〜ＣＰＵ１６とを同一チップ上に形成することが
可能である。例えば、不揮発性メモリを内蔵する１チッ
プマイクロコンピュータとして形成することが可能であ
る。

【００８１】また、メモリ本体１０とＥＣＣ１１〜ＣＰ
Ｕ１６とを別々のチップ上に形成し、マルチチップモジ
ュールによって１つのパッケージに収めることが可能で
ある。勿論、メモリ本体１０と、ＥＣＣ１１〜ＣＰＵ１
６とを配線基板上にモジュール化して構成することが出
来る。

【００８２】また、実施例では、電源の投入を契機にし
て読出回数モニタルーチン等のリフレッシュサブルーチ
ンを実行したが、これに限られるものではない。例え
ば、電源の遮断の指令を受けた場合や、コンピュータシ
ステムのオペレーティングシステムからの指令によっ
て、あるいはアプリケーションプログラムからのサブル
ーチンコール（あるいは関数呼出し）によって適宜に不
揮発性メモリのリフレッシュを実行することが可能であ
る。

【００８３】このように、本発明の実施例によれば以下
のような効果を得ることが出来る。

【００８４】第１に、電源を落としても前回までの総読
出し回数をカウントすることができるので、最大読出し
回数になったら正しいデータに書替えることができる。

【００８５】第２に、不揮発性メモリ本体内に一時記憶
専用のメモリ領域、あるいは空きメモリ領域、あるいは
バッファメモリに訂正データを一時記憶できるため、も
とのデータを消去して再書込みを行える。

【００８６】第３に、誤り個数比較器を用いることによ
って、リフレッシュ動作に誤り個数の条件、即ち誤り個
数が設定された許容値以上かどうかという条件を加えら
れるため、誤り個数が基準値より少ない場合に不必要と
なるリフレッシュ動作が行われないようにできる。

【００８７】第４に、最大読出し回数をはじめて１ビッ
ト誤る読出し回数の期待値以下に設定することによっ
て、読出しストレスによる誤りが発生していても、誤り
の個数がＥＣＣ訂正可能な誤り数以下であるうちに正し
いデータにリフレッシュできる。この結果、誤り訂正能
力を越えて発生する誤りの頻度を、実使用上問題となら
ない程度に減らすことができる。

【００８８】第５に、総読出し回数や誤り個数を専用の
クラスタに記憶するようにすることによって、これらの
数の更新を一度のアクセスによって行い得る。

【００８９】第６に、誤り個数の基準値をデータ書替え
の際に生じた誤り個数に等しくすることによって、誤り
個数を読出しによる誤りの数と書替えによる誤りの数に
分けることができるため、読出しによる誤りが発生した
ときにリフレッシュできる。

【００９０】第７に、リフレッシュ時に誤りが許容数以
下となるまでクラスタアドレスを空きクラスタに変えて
いくことによって、書込みに失敗したクラスタの消去を
空き時間に行えるようになり、また、リフレッシュの条
件となる誤り個数比較のための基準値を固定できるため
誤り個数基準値の読出しや更新の必要をなくせる。

【００９１】第８に、電源投入時または遮断時に必ずリ
フレッシュ動作を行うようにすることによって、読出し
回数をメモリ本体内に格納する必要をなくすことができ
る。

【００９２】

【発明の効果】以上述べたように本発明によれば、従来
保持データのリフレッシュは行われていない、書替え可
能な不揮発性メモリにおいて、メモリセルトランジスタ
の閾値変化による保持データの状態遷移によってエラー
が生じる前に再書込（リフレッシュ）し、あるいはエラ
ー訂正可能なエラーの発生範囲内で、保持データを正し
いデータに復元した後再書込みを行うので、読出回数に
影響されないで、正しいデータを保持し続けることが可
能な不揮発性半導体メモリシステムが得られる。

【図面の簡単な説明】

【図１】本発明の実施例を示すブロック図である。

【図２】読出回数と誤りビットの発生数との関係を説明
するグラフである。

【図３】本発明の他の実施例を示すブロック図である。

【図４】図４（ａ）は、実施例における初期化ルーチン
を説明するフローチャートである。図４（ｂ）は、実施
例のリフレッシュ動作を説明するフローチャートであ
る。図４（ｃ）は、実施例におけるシャットダウンルー
チンを説明するフローチャートである。

【図５】本発明の他の実施例を示すブロック図である。

【図６】実施例のリフレッシュ動作を説明するフローチ
ャートである。

【図７】本発明の他の実施例を示すブロック図である。

【図８】図８（ａ）は、図７に示す実施例における初期
化ルーチンを説明するフローチャートである。図８
（ｂ）は、図７に示す実施例におけるシャットダウンル
ーチンを説明するフローチャートである。

【図９】図９は、図７に示す実施例のリフレッシュ動作
を説明するフローチャートである。

【図１０】本発明の他の実施例を示すブロック図であ
る。

【図１１】図１０に示す実施例の電源投入後のリフレッ
シュ動作を説明するフローチャートである。

【図１２】図１０に示す実施例の読出回数に基づくリフ
レッシュ動作を説明するフローチャートである。

【図１３】図１０に示す実施例の電源投入後の他のリフ
レッシュ動作を説明するフローチャートである。

【図１４】電源投入後の更に他の実施例を説明するフロ
ーチャートである。

【図１５】従来の不揮発性半導体メモリの構成を説明す
る説明図である。

【図１６】従来の不揮発性半導体メモリの構成を説明す
る断面図である。

【図１７】従来の不揮発性半導体メモリのメモリセルア
レイ構成を説明する説明図である。

【符号の説明】

１ メモリセルアレイ ２ ワード線駆動回路 ３ ロウデコーダ ４ ビット線制御回路 ５ カラムデコーダ ６ アドレスバッファ ７ データ入出力バッファ ８ コマンド入出力バッファ １０ メモリ本体 １１ エラー検出訂正（ＥＣＣ）回路 １２ バッファメモリ １３ 読出回数カウンタ １４ データ線 １５ 制御線 １６ ＣＰＵ １７ アドレス線

───────────────────────────────────────────────────── フロントページの続き (72)発明者 百 冨 正 樹 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝 多摩川工場内 (56)参考文献 特開 昭54−90936（ＪＰ，Ａ) 特開 平２−257498（ＪＰ，Ａ) 特開 平５−47191（ＪＰ，Ａ) 特開 平６−332806（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11C 16/00 - 16/34

Claims (15)

(57)【特許請求の範囲】
1. 【請求項１】データの再書込み可能な不揮発性メモリセ
   ル群からなる１つ若しくは複数の記憶領域を有する情報
   記憶部と、 前記情報記憶部から読出されるデータのエラーを検出
   し、読出データのエラーを訂正して出力する誤り検出訂
   正回路と、 前記情報記憶部からのデータの読出しを計数する読出回
   数カウンタと、 前記情報記憶部が保持するデータの再書込みを行うリフ
   レッシュ制御手段と、を備え、 前記リフレッシュ制御手段は、前記データの読出しの計
   数値が読出基準値を超えると、前記情報記憶部から前記
   計数の対象となった読出データを含む記憶領域に属する
   全データを読出し、読出したデータを前記誤り検出訂正
   回路を経由して前記記憶領域に再度書込む、 ことを特徴とする不揮発性半導体記憶部を含む記憶シス
   テム。
2. 【請求項２】データの再書込み可能な不揮発性メモリセ
   ル群からなる１つ若しくは複数の記憶領域を有する情報
   記憶部と、 前記情報記憶部から読出されるデータのエラーを検出
   し、読出データのエラーを訂正して出力する誤り検出訂
   正回路と、 検出されたデータのエラーを計数する誤り個数カウンタ
   と、 前記情報記憶部が保持するデータの再書込みを行うリフ
   レッシュ制御手段と、を備え、 前記リフレッシュ制御手段は、前記データのエラーの計
   数値がエラー基準値を超えると、前記情報記憶部から前
   記エラー訂正の対象となった読出データを含む記憶領域
   に属する全データを読出し、読出したデータを前記誤り
   検出訂正回路を経由して前記記憶領域に再度書込む、 ことを特徴とする不揮発性半導体記憶部を含む記憶シス
   テム。
3. 【請求項３】データの再書込み可能な不揮発性メモリセ
   ル群からなる１つ若しくは複数の記憶領域を有する情報
   記憶部と、 前記情報記憶部から読出されるデータのエラーを検出
   し、読出データのエラーを訂正して出力する誤り検出訂
   正回路と、 検出されたデータのエラーを計数する誤り個数カウンタ
   と、 前記情報記憶部からのデータの読出しを計数する読出回
   数カウンタと、 前記情報記憶部が保持するデータの再書込みを行うリフ
   レッシュ制御手段と、を備え、 前記リフレッシュ制御手段は、前記データの読出の計数
   値が読出基準値を超えかつ前記データのエラーの計数値
   がエラー基準値を超えると、前記情報記憶部から各計数
   の対象となった読出データを含む記憶領域に属する全デ
   ータを読出し、読出したデータを前記誤り検出訂正回路
   を経由して前記記憶領域に再度書込む、 ことを特徴とする不揮発性半導体記憶部を含む記憶シス
   テム。
4. 【請求項４】データの再書込み可能な不揮発性メモリセ
   ル群からなる１つ若しくは複数の記憶領域を有する情報
   記憶部と、 前記情報記憶部から読出されるデータのエラーを検出
   し、読出データのエラーを訂正して出力する誤り検出訂
   正回路と、 前記情報記憶部からのデータの読出しを計数する読出回
   数カウンタと、 データを一時記憶するバッファメモリと、 前記情報記憶部が保持するデータの再書込みを行うリフ
   レッシュ制御手段と、を備え、 前記リフレッシュ制御手段は、前記データの読出しの計
   数値が読出基準値を超えると、前記情報記憶部から前記
   計数の対象となった読出データを含む記憶領域に属する
   全データを前記バッファメモリに読出し、読出したデー
   タを前記誤り検出訂正回路を経由して前記記憶領域に再
   度書込む、 ことを特徴とする不揮発性半導体記憶部を含む記憶シス
   テム。
5. 【請求項５】データの再書込み可能な不揮発性メモリセ
   ル群からなる１つ若しくは複数の記憶領域を有する情報
   記憶部と、 前記情報記憶部から読出されるデータのエラーを検出
   し、読出データのエラーを訂正して出力する誤り検出訂
   正回路と、 検出されたデータのエラーを計数する誤り個数カウンタ
   と、 データを一時記憶するバッファメモリと、 前記情報記憶部が保持するデータの再書込みを行うリフ
   レッシュ制御手段と、を備え、 前記リフレッシュ制御手段は、前記データのエラーの計
   数値がエラー基準値を超えると、前記情報記憶部から前
   記エラー訂正の対象となった読出データを含む記憶領域
   に属する全データを前記バッファメモリに読出し、読出
   したデータを前記誤り検出訂正回路を経由して前記記憶
   領域に再度書込む、 ことを特徴とする不揮発性半導体記憶部を含む記憶シス
   テム。
6. 【請求項６】データの再書込み可能な不揮発性メモリセ
   ル群からなる１つ若しくは複数の記憶領域を有する情報
   記憶部と、 前記情報記憶部から読出されるデータのエラーを検出
   し、読出データのエラーを訂正して出力する誤り検出訂
   正回路と、 検出されたデータのエラーを計数する誤り個数カウンタ
   と、 前記情報記憶部からのデータの読出しを計数する読出回
   数カウンタと、 データを一時記憶するバッファメモリと、 前記情報記憶部が保持するデータの再書込みを行うリフ
   レッシュ制御手段と、を備え、 前記リフレッシュ制御手段は、前記データの読出の計数
   値が読出基準値を超えかつ前記データのエラーの計数値
   がエラー基準値を超えると、前記情報記憶部から各計数
   の対象となった読出データを含む記憶領域に属する全デ
   ータを前記バッファメモリに読出し、読出したデータを
   前記誤り検出訂正回路を経由して前記記憶領域に再度書
   込む、 ことを特徴とする不揮発性半導体記憶部を含む記憶シス
   テム。
7. 【請求項７】データの再書込み可能な不揮発性メモリセ
   ル群からなる１つ若しくは複数の記憶領域を有する情報
   記憶部と、 前記情報記憶部からのデータの読出しを計数する読出回
   数カウンタと、 データを一時記憶するバッファメモリと、 前記情報記憶部が保持するデータの再書込みを行うリフ
   レッシュ制御手段と、を備え、 前記リフレッシュ制御手段は、前記データの読出しの計
   数値が読出基準値を超えると、前記情報記憶部から前記
   計数の対象となった読出データを含む記憶領域に属する
   全データを前記バッファメモリに読出し、読出したデー
   タを全データが読出された前記記憶領域若しくはこの記
   憶領域以外の別の記憶領域に再度書込む、 ことを特徴とする不揮発性半導体記憶部を含む記憶シス
   テム。
8. 【請求項８】前記リフレッシュ制御手段は、記憶システ
   ムへの電源投入若しくは電源遮断の際に、前記情報記憶
   部が保持するデータの再書込みを行う、 ことを特徴とする請求項１乃至７のいずれかに記載の不
   揮発性半導体記憶部を含む記憶システム。
9. 【請求項９】前記リフレッシュ制御手段は、前記情報記
   憶部から各計数の対象となった読出データを含む記憶領
   域に属する全データを読出し、読出したデータを、前記
   誤り検出訂正回路を経由して、全データが読出された前
   記記憶領域以外の別の記憶領域であるリフレッシュ用に
   特定された記憶領域若しくは空き記憶領域に書込む、 ことを特徴とする請求項１乃至６のいずれか、又は請求
   項８に記載の不揮発性半導体記憶部を含む記憶システ
   ム。
10. 【請求項１０】前記読出回数カウンタが、前記メモリセ
    ル群からなる記憶領域の１つ毎若しくは所定数毎に、該
    記憶領域の区分に対応するようにして１つ若しくは所定
    数設けられ、 前記リフレッシュ制御手段は、前記記憶領域の１つ毎若
    しくは所定数毎に区分された記憶領域に属する全データ
    をデータの再書込み単位とする、 ことを特徴とする請求項１、３、４、６、７及び８のい
    ずれかに記載の不揮発性半導体記憶装置。
11. 【請求項１１】前記誤り個数カウンタの出力をエラー基
    準値と比較する比較器が、前記メモリセル群からなる記
    憶領域の１つ毎若しくは所定数毎に、該記憶領域の区分
    に対応するようにして１つ若しくは所定数設けられ、 前記リフレッシュ制御手段は、前記記憶領域の１つ毎若
    しくは所定数毎に区分された記憶領域に属する全データ
    をデータの再書込み単位とする、 ことを特徴とする請求項２、３、５及び６のいずれかに
    記載の不揮発性半導体記憶装置。
12. 【請求項１２】前記リフレッシュ制御手段は、前記情報
    記憶部が保持するデータの再書込みを行う契機を監視す
    る制御プログラムを立ち上げる際に、前回のデータのエ
    ラー計数値を今回のエラー比較の基準値として設定す
    る、 ことを特徴とする請求項２、３、５、６及び１１のいず
    れかに記載の不揮発性半導体記憶装置。
13. 【請求項１３】前記読出回数カウンタ若しくは前記誤り
    個数カウンタの各計数値は、前記情報記憶部の計数の対
    象となったデータを保持する記憶領域内若しくは該計数
    値を保持するために用意された記憶領域内に保存され
    る、 ことを特徴とする請求項１０又は１１に記載の不揮発性
    半導体記憶部を含む記憶システム。
14. 【請求項１４】前記リフレッシュ制御手段は、データの
    再書込みを行った記憶領域において読出データの誤り検
    出を再度行い、この記憶領域において再度エラーが検出
    されたときには、この記憶領域内の全データを他の記憶
    領域に移す、 ことを特徴とする請求項９に記載の不揮発性半導体記憶
    部を含む記憶システム。
15. 【請求項１５】前記読出基準値は、前記不揮発性メモリ
    セル群の読出回数対誤りビット数の分布特性に基づいて
    定められる、 ことを特徴とする請求項１、３、４、６及び７のいずれ
    かに記載の不揮発性半導体記憶部を含む記憶システム。