JP2009229716A - 集積回路装置、電子機器、および階調特性データの設定方法 - Google Patents
集積回路装置、電子機器、および階調特性データの設定方法 Download PDFInfo
- Publication number
- JP2009229716A JP2009229716A JP2008073891A JP2008073891A JP2009229716A JP 2009229716 A JP2009229716 A JP 2009229716A JP 2008073891 A JP2008073891 A JP 2008073891A JP 2008073891 A JP2008073891 A JP 2008073891A JP 2009229716 A JP2009229716 A JP 2009229716A
- Authority
- JP
- Japan
- Prior art keywords
- characteristic data
- gradation characteristic
- gradation
- given
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0232—Special driving of display border areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/08—Arrangements within a display terminal for setting, manually or automatically, display parameters of the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3216—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using a passive matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【課題】 小型化可能な集積回路装置等を提供する。
【解決手段】 集積回路装置(10)は、データを保持可能な制御レジスタ(40)と、処理部(130)からの指示を認識し、前記制御レジスタ(40)へのデータの書き込みを制御する内部制御回路(547)と、を含む。前記内部制御回路(547)は、電源投入時またはシステムリセット時に、メモリ(134)から読み出された前記複数の階調特性データの中の1つの階調特性データを初期設定用の階調特性データとして前記制御レジスタ(40)に書き込む。前記内部制御回路(547)は、所与の階調特性データの要求時に、前記所与の階調特性データが前記初期設定用の階調特性データと一致しない場合、前記メモリ(134)から読み出された前記複数の階調特性データの中の前記所与の階調特性データを書き換え用の階調特性データとして前記制御レジスタ(40)に書き込む。
【選択図】 図2
【解決手段】 集積回路装置(10)は、データを保持可能な制御レジスタ(40)と、処理部(130)からの指示を認識し、前記制御レジスタ(40)へのデータの書き込みを制御する内部制御回路(547)と、を含む。前記内部制御回路(547)は、電源投入時またはシステムリセット時に、メモリ(134)から読み出された前記複数の階調特性データの中の1つの階調特性データを初期設定用の階調特性データとして前記制御レジスタ(40)に書き込む。前記内部制御回路(547)は、所与の階調特性データの要求時に、前記所与の階調特性データが前記初期設定用の階調特性データと一致しない場合、前記メモリ(134)から読み出された前記複数の階調特性データの中の前記所与の階調特性データを書き換え用の階調特性データとして前記制御レジスタ(40)に書き込む。
【選択図】 図2
Description
本発明は、集積回路装置、電子機器、および階調特性データの設定方法等に関する。
幾つかの電子機器(たとえば、電気光学装置)は、階調特性データレジスタ(たとえば、ガンマ補正データレジスタ、制御レジスタ、制御回路内のレジスタ)を含むことができる(たとえば、特許文献1、特許文献2、特許文献3)。
特開2006−243231号公報(図8)
特開2003−263134号公報(図2)
特開2007−241222号公報(図7)
たとえば、電気光学装置(たとえば、液晶装置、EL(Electro Luminescence)装置、投光装置、LED装置、プラズマ装置)が、複数の階調特性データを記憶するメモリ(たとえば、特許文献1のEEPROM120)を含む場合、電気光学装置は、メモリに記憶される複数の階調特性データのすべてを保持する階調特性データレジスタ(たとえば、特許文献1の第1〜第Jのガンマ補正データレジスタ220−1〜220−J)を含む必要があった。電気光学装置または階調特性データレジスタが初期化されるとき、複数の階調特性データのすべてが、メモリから階調特性データレジスタに複製されていた。
以下に、本発明に従う複数の態様を例示する。以下に例示される複数の態様は、本発明を容易に理解するために用いられている。したがって、当業者は、本発明が、以下に例示される複数の態様によって不当に限定されないことを留意すべきである。
本発明の第1の態様は、電子機器であって、
複数の走査線と複数のデータ線とを有する電気光学パネルと、
前記電気光学パネルを制御する集積回路装置と、
前記電気光学パネルに適合する複数の階調特性データを記憶する第1のメモリであって、前記集積回路装置の外部に配置される第1のメモリと、
前記集積回路装置および前記第1のメモリを制御する処理部と、
を含み、
前記集積回路装置は、
前記複数の走査線を駆動する走査ドライバと、
前記複数のデータ線を駆動するデータドライバと、
複数の階調データを記憶する第2のメモリと、
複数の階調信号を生成する階調信号生成回路と、
前記走査ドライバ、前記データドライバ、前記第2のメモリおよび前記階調信号生成回路を制御するロジック回路と、
を有し、
前記ロジック回路は、電源投入時またはシステムリセット時に、前記第1のメモリから読み出された前記複数の階調特性データの中の1つの階調特性データを初期設定用の階調特性データとして取り込み、
前記ロジック回路は、所与の階調特性データの要求時に、前記ロジック回路に取り込まれている前記初期設定用の階調特性データと前記所与の階調特性データが一致するか否かを判定し、前記所与の階調特性データが前記初期設定用の階調特性データと一致しない場合、前記第1のメモリから読み出された前記複数の階調特性データの中の前記所与の階調特性データを書き換え用の階調特性データとして取り込み、前記初期設定用の階調特性データを前記書き換え用の階調特性データに置き換え、
前記階調信号生成回路は、前記ロジック回路に実際に取り込まれている階調特性データに基づき前記複数の階調信号を生成し、
前記データドライバは、前記複数の階調信号の中の1つの階調信号で前記複数のデータ線の中の1つのデータ線を駆動し、前記第2のメモリに記憶される複数の階調データの中の1つの階調データは、前記1つの階調信号および前記1つのデータ線に対応する、電子機器に関係する。
複数の走査線と複数のデータ線とを有する電気光学パネルと、
前記電気光学パネルを制御する集積回路装置と、
前記電気光学パネルに適合する複数の階調特性データを記憶する第1のメモリであって、前記集積回路装置の外部に配置される第1のメモリと、
前記集積回路装置および前記第1のメモリを制御する処理部と、
を含み、
前記集積回路装置は、
前記複数の走査線を駆動する走査ドライバと、
前記複数のデータ線を駆動するデータドライバと、
複数の階調データを記憶する第2のメモリと、
複数の階調信号を生成する階調信号生成回路と、
前記走査ドライバ、前記データドライバ、前記第2のメモリおよび前記階調信号生成回路を制御するロジック回路と、
を有し、
前記ロジック回路は、電源投入時またはシステムリセット時に、前記第1のメモリから読み出された前記複数の階調特性データの中の1つの階調特性データを初期設定用の階調特性データとして取り込み、
前記ロジック回路は、所与の階調特性データの要求時に、前記ロジック回路に取り込まれている前記初期設定用の階調特性データと前記所与の階調特性データが一致するか否かを判定し、前記所与の階調特性データが前記初期設定用の階調特性データと一致しない場合、前記第1のメモリから読み出された前記複数の階調特性データの中の前記所与の階調特性データを書き換え用の階調特性データとして取り込み、前記初期設定用の階調特性データを前記書き換え用の階調特性データに置き換え、
前記階調信号生成回路は、前記ロジック回路に実際に取り込まれている階調特性データに基づき前記複数の階調信号を生成し、
前記データドライバは、前記複数の階調信号の中の1つの階調信号で前記複数のデータ線の中の1つのデータ線を駆動し、前記第2のメモリに記憶される複数の階調データの中の1つの階調データは、前記1つの階調信号および前記1つのデータ線に対応する、電子機器に関係する。
ロジック回路は、第1のメモリに記憶される複数の階調特性データの中の1つの階調特性データを保持すればよい。したがって、本発明の第1の態様によれば、小型な電子機器を提供することが可能となる。
本発明の第1の態様では、前記第1のメモリは、複数の制御パラメータを記憶してもよく、前記複数の制御パラメータの中の1つの制御パラメータは、前記複数の階調特性データに階調制御パラメータとして対応し、
前記ロジック回路は、前記電源投入時または前記システムリセット時に、前記第1のメモリから読み出された前記複数の制御パラメータの中から前記階調制御パラメータを除かれた前記複数の制御パラメータの残部を取り込み、前記階調制御パラメータについては、前記第1のメモリから読み出された前記複数の階調特性データの中の1つの階調特性データを初期設定用の階調特性データとして取り込んでもよく、
前記ロジック回路は、所与のリフレッシュの要求時に、前記第1のメモリから読み出された前記複数の制御パラメータの中から前記階調制御パラメータを除かれた前記複数の制御パラメータの残部を取り込み、前記階調制御パラメータについては、前記第1のメモリから読み出された前記複数の階調特性データの中の1つの階調特性データをリフレッシュ用の階調特性データとして取り込んでもよく、前記リフレッシュ用の階調特性データは、前記ロジック回路に実際に取り込まれている階調特性データに対応する。
前記ロジック回路は、前記電源投入時または前記システムリセット時に、前記第1のメモリから読み出された前記複数の制御パラメータの中から前記階調制御パラメータを除かれた前記複数の制御パラメータの残部を取り込み、前記階調制御パラメータについては、前記第1のメモリから読み出された前記複数の階調特性データの中の1つの階調特性データを初期設定用の階調特性データとして取り込んでもよく、
前記ロジック回路は、所与のリフレッシュの要求時に、前記第1のメモリから読み出された前記複数の制御パラメータの中から前記階調制御パラメータを除かれた前記複数の制御パラメータの残部を取り込み、前記階調制御パラメータについては、前記第1のメモリから読み出された前記複数の階調特性データの中の1つの階調特性データをリフレッシュ用の階調特性データとして取り込んでもよく、前記リフレッシュ用の階調特性データは、前記ロジック回路に実際に取り込まれている階調特性データに対応する。
本発明の第2の態様は、集積回路装置であって、
データを保持可能な制御レジスタと、
処理部からの指示を認識し、前記制御レジスタへのデータの書き込みを制御する内部制御回路と、
を含み、
前記内部制御回路は、電源投入時またはシステムリセット時に、メモリから読み出された前記複数の階調特性データの中の1つの階調特性データを初期設定用の階調特性データとして前記制御レジスタに書き込み、
前記内部制御回路は、所与の階調特性データの要求時に、前記制御レジスタに書き込まれている前記初期設定用の階調特性データと前記所与の階調特性データが一致するか否かを判定し、前記所与の階調特性データが前記初期設定用の階調特性データと一致しない場合、前記メモリから読み出された前記複数の階調特性データの中の前記所与の階調特性データを書き換え用の階調特性データとして前記制御レジスタに書き込み、前記初期設定用の階調特性データを前記書き換え用の階調特性データに置き換える、集積回路装置に関係する。
データを保持可能な制御レジスタと、
処理部からの指示を認識し、前記制御レジスタへのデータの書き込みを制御する内部制御回路と、
を含み、
前記内部制御回路は、電源投入時またはシステムリセット時に、メモリから読み出された前記複数の階調特性データの中の1つの階調特性データを初期設定用の階調特性データとして前記制御レジスタに書き込み、
前記内部制御回路は、所与の階調特性データの要求時に、前記制御レジスタに書き込まれている前記初期設定用の階調特性データと前記所与の階調特性データが一致するか否かを判定し、前記所与の階調特性データが前記初期設定用の階調特性データと一致しない場合、前記メモリから読み出された前記複数の階調特性データの中の前記所与の階調特性データを書き換え用の階調特性データとして前記制御レジスタに書き込み、前記初期設定用の階調特性データを前記書き換え用の階調特性データに置き換える、集積回路装置に関係する。
制御レジスタは、メモリに記憶される複数の階調特性データの中の1つの階調特性データを保持すればよい。したがって、本発明の第2の態様によれば、小型な集積回路装置を提供することが可能となる。
本発明の第2の態様では、前記内部制御回路は、前記所与の階調特性データが前記初期設定用の階調特性データと一致する場合、前記所与の階調特性データを書き換え用の階調特性データとして前記制御レジスタに書き込まなくてもよい。
本発明の第2の態様では、前記内部制御回路は、第2の所与の階調特性データの要求時に、前記制御レジスタに実際に書き込まれている階調特性データと前記第2の所与の階調特性データが一致するか否かを判定してもよく、前記第2の所与の階調特性データが前記実際に書き込まれている階調特性データと一致しない場合、前記メモリから読み出された前記複数の階調特性データの中の前記第2の所与の階調特性データを前記書き換え用の階調特性データとして前記制御レジスタに書き込み、前記実際に書き込まれていた階調特性データを前記書き換え用の階調特性データに置き換えてもよい。
本発明の第2の態様では、前記メモリは、複数の制御パラメータを記憶してもよく、前記複数の制御パラメータの中の1つの制御パラメータは、前記複数の階調特性データに階調制御パラメータとして対応し、
前記内部制御回路は、前記電源投入時または前記システムリセット時に、前記メモリから読み出された前記複数の制御パラメータの中から前記階調制御パラメータを除かれた前記複数の制御パラメータの残部を前記制御レジスタに書き込み、前記階調制御パラメータについては、前記メモリから読み出された前記複数の階調特性データの中の1つの階調特性データを初期設定用の階調特性データとして前記制御レジスタに書き込んでもよく、
前記内部制御回路は、所与のリフレッシュの要求時に、前記メモリから読み出された前記複数の制御パラメータの中から前記階調制御パラメータを除かれた前記複数の制御パラメータの残部を前記制御レジスタに書き込み、前記階調制御パラメータについては、前記メモリから読み出された前記複数の階調特性データの中の1つの階調特性データをリフレッシュ用の階調特性データとして前記制御レジスタに書き込んでもよく、前記リフレッシュ用の階調特性データは、前記制御レジスタに実際に書き込まれている階調特性データに対応する。
前記内部制御回路は、前記電源投入時または前記システムリセット時に、前記メモリから読み出された前記複数の制御パラメータの中から前記階調制御パラメータを除かれた前記複数の制御パラメータの残部を前記制御レジスタに書き込み、前記階調制御パラメータについては、前記メモリから読み出された前記複数の階調特性データの中の1つの階調特性データを初期設定用の階調特性データとして前記制御レジスタに書き込んでもよく、
前記内部制御回路は、所与のリフレッシュの要求時に、前記メモリから読み出された前記複数の制御パラメータの中から前記階調制御パラメータを除かれた前記複数の制御パラメータの残部を前記制御レジスタに書き込み、前記階調制御パラメータについては、前記メモリから読み出された前記複数の階調特性データの中の1つの階調特性データをリフレッシュ用の階調特性データとして前記制御レジスタに書き込んでもよく、前記リフレッシュ用の階調特性データは、前記制御レジスタに実際に書き込まれている階調特性データに対応する。
本発明の第2の態様では、前記集積回路装置は、前記制御レジスタに実際に書き込まれている階調特性データに基づいて電気光学パネルを駆動してもよく、
前記内部制御回路は、前記所与の階調特性データの要求時に、前記電気光学パネルの非表示期間で、前記所与の階調特性データの書き込みを開始してもよい。
前記内部制御回路は、前記所与の階調特性データの要求時に、前記電気光学パネルの非表示期間で、前記所与の階調特性データの書き込みを開始してもよい。
本発明の第2の態様では、前記集積回路装置は、前記制御レジスタに実際に書き込まれている階調特性データに基づいて電気光学パネルを駆動してもよく、
前記内部制御回路は、前記所与のリフレッシュの要求時に、前記電気光学パネルの非表示期間で、前記複数の制御パラメータの書き込みを開始してもよい。
前記内部制御回路は、前記所与のリフレッシュの要求時に、前記電気光学パネルの非表示期間で、前記複数の制御パラメータの書き込みを開始してもよい。
本発明の第2の態様では、前記所与の階調特性データの要求が記所与のリフレッシュの要求と競合する場合、前記内部制御回路は、記所与のリフレッシュの要求に対して前記所与の階調特性データの要求を優先させ、前記電気光学パネルの前記非表示期間で、前記所与の階調特性データの書き込みを開始してもよい。
本発明の第2の態様では、集積回路装置は、
前記処理部からの指示を保持可能なコマンドレジスタを
さらに含んでもよく、
前記内部制御回路は、前記所与の階調特性データの要求時に、前記所与の階調特性データの要求が入力したことを前記コマンドレジスタ中の対応する第1の領域に記憶してもよく、
前記内部制御回路は、前記所与のリフレッシュの要求時に、前記所与のリフレッシュの要求が入力したことを前記コマンドレジスタ中の対応する第2の領域に記憶してもよく、
前記内部制御回路は、前記第1および第2の領域の記憶内容に応じて、前記所与の階調特性データの要求が記所与のリフレッシュタの要求と競合することを認識してもよい。
前記処理部からの指示を保持可能なコマンドレジスタを
さらに含んでもよく、
前記内部制御回路は、前記所与の階調特性データの要求時に、前記所与の階調特性データの要求が入力したことを前記コマンドレジスタ中の対応する第1の領域に記憶してもよく、
前記内部制御回路は、前記所与のリフレッシュの要求時に、前記所与のリフレッシュの要求が入力したことを前記コマンドレジスタ中の対応する第2の領域に記憶してもよく、
前記内部制御回路は、前記第1および第2の領域の記憶内容に応じて、前記所与の階調特性データの要求が記所与のリフレッシュタの要求と競合することを認識してもよい。
本発明の第2の態様では、前記メモリに記憶される複数の階調特性データの各々は、複数の色成分を有してもよい。
本発明の第3の態様は、階調特性データの設定方法であって、
第1のモードで、メモリに記憶される複数の階調特性データの中から選択された第1の1つの階調特性データを制御レジスタに書き込み、
第2のモードで、前記メモリに記憶される複数の階調特性データの中から選択された第2の1つの階調特性データを前記制御レジスタに書き込んで、前記第1の1つの階調特性データを前記第2の1つの階調特性データに書き換える階調特性データの設定方法に関係する。
第1のモードで、メモリに記憶される複数の階調特性データの中から選択された第1の1つの階調特性データを制御レジスタに書き込み、
第2のモードで、前記メモリに記憶される複数の階調特性データの中から選択された第2の1つの階調特性データを前記制御レジスタに書き込んで、前記第1の1つの階調特性データを前記第2の1つの階調特性データに書き換える階調特性データの設定方法に関係する。
当業者は、上述した本発明に従う各態様が、本発明の精神を逸脱することなく、変形され得ることを容易に理解できるであろう。たとえば、本発明に従うある態様を構成する少なくとも1つの要素は、本発明に従う他の態様に加えることができる。代替的に、本発明に従うある態様を構成する少なくとも1つの要素は、本発明に従う他の態様を構成する少なくとも1つの要素に組み替えることができる。
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
1.集積回路装置、電気光学装置
図1に本実施形態の集積回路装置が表示ドライバである場合の詳細な回路構成例を示す。本実施形態の電子機器が電気光学装置である場合、電気光学装置は、たとえば、図1に示される集積回路装置10(表示ドライバ)と電気光学パネル512とを含む。電気光学パネル512は、集積回路装置10により駆動される。集積回路装置10は、図1に示される複数の回路の一部を省略してもよい。また、集積回路装置10は、図1に示されない回路を含んでもよい。
図1に本実施形態の集積回路装置が表示ドライバである場合の詳細な回路構成例を示す。本実施形態の電子機器が電気光学装置である場合、電気光学装置は、たとえば、図1に示される集積回路装置10(表示ドライバ)と電気光学パネル512とを含む。電気光学パネル512は、集積回路装置10により駆動される。集積回路装置10は、図1に示される複数の回路の一部を省略してもよい。また、集積回路装置10は、図1に示されない回路を含んでもよい。
図1において、電気光学パネル512は、複数のデータ線(ソース線)と、複数の走査線(ゲート線)と、データ線及び走査線により特定される複数の画素を有する。そして各画素領域における電気光学素子(狭義には、液晶素子)の光学特性を変化させることで、表示動作を実現する。この電気光学パネル512は、TFT(Thin Film Transistor)、TFD(Thin Film Diode)などのスイッチング素子を用いたアクティブマトリクス方式のパネルにより構成できる。なお、電気光学パネル512は、アクティブマトリクス方式以外のパネルであってもよいし、液晶パネル以外のパネル(有機ELパネル等)であってもよい。
メモリ520(RAM)は、画像データを記憶する。メモリセルアレイ522は、複数のメモリセルを含み、少なくとも1フレーム(1画面)分の画像データ(表示データ)を記憶する。このメモリ520は、ローアドレスデコーダ524(MPU/LCDローアドレスデコーダ)、カラムアドレスデコーダ526(MPUカラムアドレスデコーダ)、ライト/リード回路528(MPUライト/リード回路)を含む。
ロジック回路540は、階調特性(γ特性)データや電源調整データを保持する。また、ロジック回路540は、表示タイミングやデータ処理タイミングを制御するための表示制御信号を生成する。このロジック回路540は、例えばゲートアレイ(G/A)などの自動配置配線により形成できる。制御回路542は、階調電圧生成回路110(広義には、階調信号生成回路)に対して、階調特性(γ特性)を調整するための階調調整データ(γ補正データ)を出力したり、電源回路590に対して、電源電圧を調整するための電源調整データを出力する。また、制御回路542は、各種制御信号を生成したり、装置全体の制御を行う。メモリ制御回路543は、集積回路装置10に接続される外部のメモリ(たとえば、EEPROM)に対してアクセス制御を行う。たとえば、メモリ制御回路543は、外部のメモリからロジック回路540側への階調特性(γ特性)データの読み出しを制御する。表示タイミング制御回路544は、表示タイミングの制御信号を生成し、メモリ520から電気光学パネル512側への画像データの読み出しを制御する。ホスト(MPU)インターフェース回路546は、ホストから信号を受け取り、ホストへ信号を送り出すインターフェースを実現する。ホストとホスト(MPU)インターフェース回路546との間の信号には、反転チップセレクト信号XCS、コマンド/データの識別信号AO、反転リード信号XRD、反転ライト信号XWR、反転リセット信号XRES、8ビットのデータ(コマンド)D7〜D0が含まれる。RGBインターフェース回路548は、ドットクロックによりRGBデータをメモリ520に書き込むRGBインターフェースを実現する。
データドライバ550は、電気光学パネル512のデータ線を駆動するためのデータ信号を生成する回路である。具体的にはデータドライバ550は、メモリ520から画像データである階調データを受け、階調電圧生成回路610から複数(例えば64段階)の階調電圧(基準電圧)(広義には、階調信号)を受ける。そして、これらの複数の階調電圧の中から、階調データに対応する電圧を選択して、データ信号(データ電圧)として電気光学パネル512の各データ線に出力する。
走査ドライバ570は、電気光学パネル512の走査線を駆動するための走査信号を生成する回路である。具体的には、内蔵するシフトレジスタにおいて信号(イネーブル入出力信号)を順次シフトし、このシフトされた信号をレベル変換した信号を、走査信号(走査電圧)として電気光学パネル512の各走査線に出力する。なお走査ドライバ570に、走査アドレス生成回路やアドレスデコーダを含ませ、走査アドレス生成回路が走査アドレスを生成して出力し、アドレスデコーダが走査アドレスのデコード処理を行うことで、走査信号を生成してもよい。
電源回路590は、各種の電源電圧を生成する回路であり、階調電圧生成回路(γ補正回路)610は、階調電圧を生成する回路である。
2.ロジック回路、MPU、EEPROM
図2に図1のロジック回路540の詳細な構成例を示す。図2において、集積回路装置10には、ホスト(狭義にはMPU、広義には処理部)130及び外部のメモリ(狭義にはEEPROM、不揮発性メモリ)134が接続される。集積回路装置10、MPU130、EEPROM134の一部又は全部を、電気光学パネル512(たとえば、ガラス基板)上に形成してもよい。図2において、図1のメモリ520、データドライバ550、走査ドライバ570、電源回路590及び階調電圧回路610は、省略されている。
ここで、MPU(Micro Processor Unit)130は、データドライバ550、走査ドライバ570、電源回路590、階調電圧生成回路610、EEPROM134の制御等を行う。なお、MPU130(処理部)は、汎用プロセッサ(CPU)により実現してもよいし、ASICであるコントローラ回路により実現してもよい。また、MPU130の機能を、電子機器(電気光学装置、携帯電話、ページャ、時計、液晶テレビ、カーナビゲーション装置、電卓、ワードプロセッサ、プロジェクタ又はPOS端末等)が有する外部のMPU(処理部)により実現してもよい。
ロジック回路540は、データドライバ550及び走査ドライバ570に対しては、動作モードの設定や垂直同期信号や水平同期信号の供給を行う。また、電源回路590に対しては、電源設定についての指示を行う。また、階調電圧生成回路610に対しては、階調設定についての指示を行う。また、EEPROM134に対しては、EEPROM134に記憶されるデータへのアクセス指示などを行う。
図2に図1のロジック回路540の詳細な構成例を示す。図2において、集積回路装置10には、ホスト(狭義にはMPU、広義には処理部)130及び外部のメモリ(狭義にはEEPROM、不揮発性メモリ)134が接続される。集積回路装置10、MPU130、EEPROM134の一部又は全部を、電気光学パネル512(たとえば、ガラス基板)上に形成してもよい。図2において、図1のメモリ520、データドライバ550、走査ドライバ570、電源回路590及び階調電圧回路610は、省略されている。
ここで、MPU(Micro Processor Unit)130は、データドライバ550、走査ドライバ570、電源回路590、階調電圧生成回路610、EEPROM134の制御等を行う。なお、MPU130(処理部)は、汎用プロセッサ(CPU)により実現してもよいし、ASICであるコントローラ回路により実現してもよい。また、MPU130の機能を、電子機器(電気光学装置、携帯電話、ページャ、時計、液晶テレビ、カーナビゲーション装置、電卓、ワードプロセッサ、プロジェクタ又はPOS端末等)が有する外部のMPU(処理部)により実現してもよい。
ロジック回路540は、データドライバ550及び走査ドライバ570に対しては、動作モードの設定や垂直同期信号や水平同期信号の供給を行う。また、電源回路590に対しては、電源設定についての指示を行う。また、階調電圧生成回路610に対しては、階調設定についての指示を行う。また、EEPROM134に対しては、EEPROM134に記憶されるデータへのアクセス指示などを行う。
EEPROM134は、電気光学装置を動作させるための種々の情報を記憶する。
より具体的には、EEPROM134は、表示特性制御パラメータ(コントラスト調整パラメータ、表示制御パラメータ、階調制御パラメータ等)を記憶する。階調制御パラメータは、階調特性データと呼ぶこともできる。EEPROM134に記憶される階調特性データ(階調制御パラメータ)の数は、複数である。
携帯電話などの電子機器に用いられる液晶装置(電気光学装置)では、複数の階調特性データを有することが望ましい。たとえば、電子機器が静止画を表示する場合、電子機器は、EEPROM134に記憶される複数の階調特性データの中から静止画用の階調特性データを選択することができる。また、電子機器が動画を再生する場合、電子機器は、EEPROM134に記憶される複数の階調特性データの中から動画用の階調特性データを選択することができる。また、電子機器がカメラ画像を表示する場合、電子機器は、EEPROM134に記憶される複数の階調特性データの中からカメラ画像用の階調特性データを選択することができる。したがって、EEPROM134は、複数の階調特性データGCSET−1〜GCSET−Jを記憶する。
より具体的には、EEPROM134は、表示特性制御パラメータ(コントラスト調整パラメータ、表示制御パラメータ、階調制御パラメータ等)を記憶する。階調制御パラメータは、階調特性データと呼ぶこともできる。EEPROM134に記憶される階調特性データ(階調制御パラメータ)の数は、複数である。
携帯電話などの電子機器に用いられる液晶装置(電気光学装置)では、複数の階調特性データを有することが望ましい。たとえば、電子機器が静止画を表示する場合、電子機器は、EEPROM134に記憶される複数の階調特性データの中から静止画用の階調特性データを選択することができる。また、電子機器が動画を再生する場合、電子機器は、EEPROM134に記憶される複数の階調特性データの中から動画用の階調特性データを選択することができる。また、電子機器がカメラ画像を表示する場合、電子機器は、EEPROM134に記憶される複数の階調特性データの中からカメラ画像用の階調特性データを選択することができる。したがって、EEPROM134は、複数の階調特性データGCSET−1〜GCSET−Jを記憶する。
そして、この記憶された表示特性制御パラメータは、例えば、電源投入時や、システムリセット時や、リフレッシュの要求時に読み出される。階調制御パラメータについては、読み出された複数の階調特性データではなく、1つの階調特性データのみが、電源投入時や、システムリセット時に制御回路542(制御レジスタ30、階調特性データレジスタ40)に格納される。また、階調制御パラメータについては、複数の階調特性データの中から選択された1つの階調特性データが、書き換え要求時に読み出される。そして、読み出された表示特性制御パラメータは、書き換え要求時に制御レジスタ30(階調特性データレジスタ40)に格納される。
EEPROM134は、表示特性制御パラメータ以外の制御パラメータ(電源制御パラメータ(たとえば、電源調整データ)、リフレッシュ期間情報、製造情報等)も記憶する。表示特性制御パラメータ以外の制御パラメータも、例えば、電源投入時や、システムリセット時や、リフレッシュの要求時に読み出され、制御レジスタ30に格納される。
なお、制御レジスタ30(階調特性データレジスタ40)は、Dフリップフロップなどの保持回路で実現してもよいし、RAMなどのメモリにより実現してもよい。
なお、制御レジスタ30(階調特性データレジスタ40)は、Dフリップフロップなどの保持回路で実現してもよいし、RAMなどのメモリにより実現してもよい。
3.1.イニシャライズ
MPU130は、電源投入を認識すると、たとえば、反転リセット信号XRESで電源投入をMPUインターフェース回路546に伝え、内部制御回路547は、反転リセット信号XRESで電源投入を認識する。反転リセット信号XRESは、電源投入時にLowを示し、通常時にHighを示す。MPU130は、システムリセット(ソフトウェアリセット)を認識しても、反転リセット信号XRESでシステムリセットをロジック回路540(MPUインターフェース回路546、内部制御回路547)に伝える。MPU130は、システムリセット(ソフトウェアリセット)を認識する場合、コマンド/データの識別信号AO、反転ライト信号XWR、8ビットのコマンドD7〜D0でシステムリセットをロジック回路540(MPUインターフェース回路546、コマンドデコーダ514、コマンドレジスタ515、内部制御回路547)に伝えることもできる。
MPU130は、電源投入を認識すると、たとえば、反転リセット信号XRESで電源投入をMPUインターフェース回路546に伝え、内部制御回路547は、反転リセット信号XRESで電源投入を認識する。反転リセット信号XRESは、電源投入時にLowを示し、通常時にHighを示す。MPU130は、システムリセット(ソフトウェアリセット)を認識しても、反転リセット信号XRESでシステムリセットをロジック回路540(MPUインターフェース回路546、内部制御回路547)に伝える。MPU130は、システムリセット(ソフトウェアリセット)を認識する場合、コマンド/データの識別信号AO、反転ライト信号XWR、8ビットのコマンドD7〜D0でシステムリセットをロジック回路540(MPUインターフェース回路546、コマンドデコーダ514、コマンドレジスタ515、内部制御回路547)に伝えることもできる。
図3に、イニシャライズ処理の動作例を説明するための図を示す。図3において、反転リセット信号XRESは、反転リセット信号XRESが変化する様子を示し、EEPROM134は、EEPROM134からデータを読み出す様子を示し、制御レジスタ30は、制御レジスタ30にデータを書き込む様子を示す。
内部制御回路547は、電源投入時またはシステムリセット時に、EEPROM134に記憶されている制御パラメータを制御レジスタ30に書き込んで、制御レジスタ30のイニシャライズ処理を行う。具体的には、内部制御回路547は、電源投入時またはシステムリセット時に、EEPROM134の先頭アドレス値から最終アドレス値まで、EEPROM134に記憶される制御パラメータのすべてを、外部メモリ制御回路543を介して読み出す。図3の例において、EEPROM134は、階調制御パラメータとして、4つの階調特性データGCSET−0、GCSET−1、GCSET−2、GCSET−3を記憶し、4つの階調特性データGCSET−0、GCSET−1、GCSET−2、GCSET−3が、読み出される。
内部制御回路547は、電源投入時またはシステムリセット時に、EEPROM134から読み出した階調制御パラメータ以外の制御パラメータの各々を、制御レジスタ30中の対応する領域(制御レジスタ30中の対応するアドレス値)にレジスタ書き込み回路20を介して書き込む。読み出した階調制御パラメータについては、1つの階調特性データ(たとえば、階調特性データGCSET−0)だけが、制御レジスタ30中の対応する領域(階調特性データレジスタ40)にレジスタ書き込み回路20を介して書き込まれる。図3の例において、制御レジスタ30には、1つの階調特性データ(初期設定用の1つの階調特性データ)だけが書き込まれることを示す。
内部制御回路547は、電源投入時またはシステムリセット時に、EEPROM134に記憶されている制御パラメータを制御レジスタ30に書き込んで、制御レジスタ30のイニシャライズ処理を行う。具体的には、内部制御回路547は、電源投入時またはシステムリセット時に、EEPROM134の先頭アドレス値から最終アドレス値まで、EEPROM134に記憶される制御パラメータのすべてを、外部メモリ制御回路543を介して読み出す。図3の例において、EEPROM134は、階調制御パラメータとして、4つの階調特性データGCSET−0、GCSET−1、GCSET−2、GCSET−3を記憶し、4つの階調特性データGCSET−0、GCSET−1、GCSET−2、GCSET−3が、読み出される。
内部制御回路547は、電源投入時またはシステムリセット時に、EEPROM134から読み出した階調制御パラメータ以外の制御パラメータの各々を、制御レジスタ30中の対応する領域(制御レジスタ30中の対応するアドレス値)にレジスタ書き込み回路20を介して書き込む。読み出した階調制御パラメータについては、1つの階調特性データ(たとえば、階調特性データGCSET−0)だけが、制御レジスタ30中の対応する領域(階調特性データレジスタ40)にレジスタ書き込み回路20を介して書き込まれる。図3の例において、制御レジスタ30には、1つの階調特性データ(初期設定用の1つの階調特性データ)だけが書き込まれることを示す。
ところで、特許文献1(特開2006−243231号公報)の図8に開示される第1〜第Jのガンマ補正データレジスタ220−1〜220−Jは、特許文献1の図4に開示されるEEPROM120に記憶される第1〜第Jのガンマ補正データのすべてを保持する。これとは対照的に、本実施形態の制御レジスタ30(階調特性データレジスタ40)は、EEPROM134に記憶される複数の階調特性データの中の1つの階調特性データを保持すればよい。したがって、制御レジスタ30の保持容量は、小さくすることができる。言い換えれば、制御レジスタ30は、小型化することができる。
3.2.リライト
MPU130は、所与の階調特性データの要求を認識すると、たとえば、コマンド/データの識別信号AO、反転ライト信号XWR、8ビットのコマンド/データD7〜D0で、所与の階調特性データの要求をロジック回路540(MPUインターフェース回路546、コマンドデコーダ514、コマンドレジスタ515、内部制御回路547)に伝える。コマンド/データの識別信号AOは、MPU130からロジック回路540へのデータがコマンドである時にLowを示し、MPU130からロジック回路540へのデータがコマンドのパラメータである時にHighを示す。8ビットのコマンド/データD7〜D0は、コマンド/データの識別信号AOに応じて、コマンドまたはパラメータを示す。反転ライト信号XWRは、8ビットのコマンド/データD7〜D0がロジック回路540でデコードされる時にLowを示す。
MPU130は、所与の階調特性データの要求を認識すると、たとえば、コマンド/データの識別信号AO、反転ライト信号XWR、8ビットのコマンド/データD7〜D0で、所与の階調特性データの要求をロジック回路540(MPUインターフェース回路546、コマンドデコーダ514、コマンドレジスタ515、内部制御回路547)に伝える。コマンド/データの識別信号AOは、MPU130からロジック回路540へのデータがコマンドである時にLowを示し、MPU130からロジック回路540へのデータがコマンドのパラメータである時にHighを示す。8ビットのコマンド/データD7〜D0は、コマンド/データの識別信号AOに応じて、コマンドまたはパラメータを示す。反転ライト信号XWRは、8ビットのコマンド/データD7〜D0がロジック回路540でデコードされる時にLowを示す。
図4に、リライト処理の動作例を説明するための図を示す。図4において、コマンド/データの識別信号AOは、コマンド/データの識別信号AOが変化する様子を示し、反転ライト信号XWRは、反転ライト信号XWRが変化する様子を示し、データ/コマンドD7〜D0は、データ/コマンドD7〜D0が変化する様子を示し、コマンドレジスタ515(FLG_GAMSET)は、コマンドレジスタ515中の対応する領域FLG_GAMSETのデータが書き換えられる様子を示し、コマンドレジスタ515(REG_GAMSEL)は、コマンドレジスタ515中の対応する領域REG_GAMSELのデータが書き換えられる様子を示し、EEPROM134は、EEPROM134からデータを読み出す様子を示し、制御レジスタ30は、制御レジスタ30にデータを書き込む様子を示す。
内部制御回路547は、所与の階調特性データの要求時に、制御レジスタ30(階調特性データレジスタ40)に書き込まれた階調特性データと所与の階調特性データが一致するか否かを判定する。所与の階調特性データが書き込まれた階調特性データに一致しない場合、内部制御回路547は、EEPROM134に記憶されている所与の階調特性データを制御レジスタ30(階調特性データレジスタ40)に書き込んで、制御レジスタ30のリライト処理を行う。
内部制御回路547は、所与の階調特性データの要求時に、制御レジスタ30(階調特性データレジスタ40)に書き込まれた階調特性データと所与の階調特性データが一致するか否かを判定する。所与の階調特性データが書き込まれた階調特性データに一致しない場合、内部制御回路547は、EEPROM134に記憶されている所与の階調特性データを制御レジスタ30(階調特性データレジスタ40)に書き込んで、制御レジスタ30のリライト処理を行う。
具体的には、リライト処理は、たとえば、以下に示すように実施する。
コマンド/データの識別信号AOおよび反転ライト信号XWRの双方がLowを示す場合に、コマンドデコーダ514は、8ビットのコマンド/データD7〜D0(たとえば、上位の6ビットのコマンド/データD7〜D2)をデコードして、コマンドが階調特性データの設定(GAMSET)であることを認識する。コマンドレジスタ515は、デコード結果に応じて、対応する領域(FLG_GAMSET)に、そのコマンド(階調特性データの設定(GAMSET))が入力したことを記憶する。コマンドレジスタ515中の対応する領域(FLG_GAMSET)にそのコマンド(階調特性データの設定(GAMSET))が入力されたことを記憶する場合、コマンドレジスタ515中の対応する領域(FLG_GAMSET)は、Highを示す信号を内部制御回路547に出力する。このようにして、内部制御回路547は、コマンド(階調特性データの設定(GAMSET))を認識する。同時に、内部制御回路547は、制御レジスタ30(階調特性データレジスタ40)に書き込まれた階調特性データを、コマンドレジスタ515中の対応する領域(REG_GAMSEL)を介して認識する。なお、コマンドレジスタ515の対応する領域(REG_GAMSEL)は、電源投入時またはシステムリセット時に、初期設定用の1つの階調特性データ(たとえば、GCSET−0)を示す。
コマンド/データの識別信号AOおよび反転ライト信号XWRの双方がLowを示す場合に、コマンドデコーダ514は、8ビットのコマンド/データD7〜D0(たとえば、上位の6ビットのコマンド/データD7〜D2)をデコードして、コマンドが階調特性データの設定(GAMSET)であることを認識する。コマンドレジスタ515は、デコード結果に応じて、対応する領域(FLG_GAMSET)に、そのコマンド(階調特性データの設定(GAMSET))が入力したことを記憶する。コマンドレジスタ515中の対応する領域(FLG_GAMSET)にそのコマンド(階調特性データの設定(GAMSET))が入力されたことを記憶する場合、コマンドレジスタ515中の対応する領域(FLG_GAMSET)は、Highを示す信号を内部制御回路547に出力する。このようにして、内部制御回路547は、コマンド(階調特性データの設定(GAMSET))を認識する。同時に、内部制御回路547は、制御レジスタ30(階調特性データレジスタ40)に書き込まれた階調特性データを、コマンドレジスタ515中の対応する領域(REG_GAMSEL)を介して認識する。なお、コマンドレジスタ515の対応する領域(REG_GAMSEL)は、電源投入時またはシステムリセット時に、初期設定用の1つの階調特性データ(たとえば、GCSET−0)を示す。
次に、コマンド/データの識別信号AOがHighを示し且つ反転ライト信号XWRがLowを示す場合に、コマンドデコーダ514は、8ビットのコマンド/データD7〜D0(たとえば、下位の2ビットのコマンド/データD1〜D0)をデコードして、コマンドのパラメータが所望の階調特性データ(たとえば、GCSET−1)であることを認識する。コマンドデコーダ514は、デコード結果を内部制御回路547に伝える。内部制御回路547は、制御レジスタ30(階調特性データレジスタ40)に書き込まれた階調特性データ(たとえば、GCSET−0(リフレッシュ時))とデコード結果(たとえば、GCSET−1(リライト時))が一致するか否かを判定する。デコード結果(たとえば、GCSET−1)が制御レジスタ30に書き込まれた階調特性データ(たとえば、GCSET−0)と一致しない場合、内部制御回路547は、所与の階調特性データの要求を認識する。内部制御回路547は、所与の階調特性データの要求時に、許可信号をコマンドレジスタ515に伝える。コマンドレジスタ515は、デコード結果および判定結果(許可信号)に応じて、対応する領域(REG_GAMSEL)に、そのコマンドのパラメータ(所望の階調特性データ(たとえば、GCSET−1))を記憶する。たとえば、コマンドレジスタ515中の対応する領域(REG_GAMSEL)は、初期設定用の1つの階調特性データ(たとえば、GCSET−0)の代わりに、所望の階調特性データ(たとえば、GCSET−1)を示す。
内部制御回路547は、所与の階調特性データの要求時に、EEPROM134に記憶されている所与の階調特性データ(たとえば、GCSET−1)を外部メモリ制御回路543を介して読み出す。図4の例において、EEPROM134は、階調制御パラメータとして、4つの階調特性データGCSET−0、GCSET−1、GCSET−2、GCSET−3を記憶し、所与の1つの階調特性データ(たとえば、階調特性データGCSET−1)だけが、読み出される。
内部制御回路547は、所与の階調特性データの要求時に、EEPROM134から読み出した所与の1つの階調特性データを制御レジスタ30中の対応する領域(階調特性データレジスタ40)にレジスタ書き込み回路20を介して書き込む。図4の例において、制御レジスタ30には、1つの階調特性データ(所望の1つの階調特性データ)だけが書き込まれることを示す。
内部制御回路547は、EEPROM134に記憶されている所与の階調特性データ(たとえば、GCSET−1)の読み出しおよび制御レジスタ30への所与の階調特性データ(たとえば、GCSET−1)の書き込みが終了すると、コマンド(階調特性データの設定(GAMSET))終了結果をコマンドレジスタ515に伝える。コマンドレジスタ515は、コマンド終了結果に応じて、対応する領域(FLG_GAMSET)に、そのコマンド(階調特性データの設定(GAMSET))が入力したことの記憶を消去する。
内部制御回路547は、所与の階調特性データの要求時に、EEPROM134から読み出した所与の1つの階調特性データを制御レジスタ30中の対応する領域(階調特性データレジスタ40)にレジスタ書き込み回路20を介して書き込む。図4の例において、制御レジスタ30には、1つの階調特性データ(所望の1つの階調特性データ)だけが書き込まれることを示す。
内部制御回路547は、EEPROM134に記憶されている所与の階調特性データ(たとえば、GCSET−1)の読み出しおよび制御レジスタ30への所与の階調特性データ(たとえば、GCSET−1)の書き込みが終了すると、コマンド(階調特性データの設定(GAMSET))終了結果をコマンドレジスタ515に伝える。コマンドレジスタ515は、コマンド終了結果に応じて、対応する領域(FLG_GAMSET)に、そのコマンド(階調特性データの設定(GAMSET))が入力したことの記憶を消去する。
図5に、リライト処理のもう1つの動作例を説明するための図を示す。
MPU130からのコマンド/データの内容(所与の階調特性データ)が、制御レジスタ30によって実際に保持される1つの階調特性データを表す場合、内部制御回路547は、リライト処理を行わない。すなわち、内部制御回路547は、所与の階調特性データの要求時に、制御レジスタ30(階調特性データレジスタ40)に書き込まれた階調特性データと所与の階調特性データが一致する場合、EEPROM134に記憶されている所与の階調特性データの読み出しを行わない。コマンドレジスタ515は、デコード結果および判定結果(許可信号なし)に応じて、対応する領域(FLG_GAMSET)に、そのコマンド(階調特性データの設定(GAMSET))が入力したことの記憶を消去する。コマンドレジスタ515中の対応する領域(FLG_GAMSET)にそのコマンド(階調特性データの設定(GAMSET))が入力されたことを記憶しない場合、コマンドレジスタ515中の対応する領域(FLG_GAMSET)は、Lowを示す信号を内部制御回路547に出力する。このように、内部制御回路547は、MPU130からのコマンド/データ(リライト要求)を無視することができる。この場合、内部制御回路547は、無駄なリライト処理を行わない。
MPU130からのコマンド/データの内容(所与の階調特性データ)が、制御レジスタ30によって実際に保持される1つの階調特性データを表す場合、内部制御回路547は、リライト処理を行わない。すなわち、内部制御回路547は、所与の階調特性データの要求時に、制御レジスタ30(階調特性データレジスタ40)に書き込まれた階調特性データと所与の階調特性データが一致する場合、EEPROM134に記憶されている所与の階調特性データの読み出しを行わない。コマンドレジスタ515は、デコード結果および判定結果(許可信号なし)に応じて、対応する領域(FLG_GAMSET)に、そのコマンド(階調特性データの設定(GAMSET))が入力したことの記憶を消去する。コマンドレジスタ515中の対応する領域(FLG_GAMSET)にそのコマンド(階調特性データの設定(GAMSET))が入力されたことを記憶しない場合、コマンドレジスタ515中の対応する領域(FLG_GAMSET)は、Lowを示す信号を内部制御回路547に出力する。このように、内部制御回路547は、MPU130からのコマンド/データ(リライト要求)を無視することができる。この場合、内部制御回路547は、無駄なリライト処理を行わない。
3.3.リフレッシュ
内部制御回路547は、イニシャライズ処理において、EEPROM134から読み出された制御パラメータを制御レジスタ30に書き込む。制御パラメータは、リフレッシュ期間情報および表示特性制御パラメータを含み、表示特性制御パラメータは、階調制御パラメータ(階調特性データ)を含む。また、内部制御回路547は、リライト処理において、EEPROM134から読み出された階調制御パラメータ(階調特性データ)を制御レジスタ30(階調特性データレジスタ40)に書き込む。たとえば、携帯電話などの電子機器では、その使用状況により、静電気(ESD)などの種々の外部要因が発生する。そして、制御レジスタ30に設定された制御パラメータが、この外部要因が原因となって変更されてしまうと、たとえば、最適な表示特性を維持できなくなる可能性がある。
そこで、内部制御回路547は、所与のリフレッシュの要求時に、EEPROM134に記憶されている制御パラメータを制御レジスタ30に書き込んで、制御レジスタ30のリフレッシュ処理を行う。所与のリフレッシュの要求は、制御レジスタ30に書き込まれたリフレッシュ期間情報に基づく要求とMPU130からのコマンドに基づく要求とを含む。
内部制御回路547は、イニシャライズ処理において、EEPROM134から読み出された制御パラメータを制御レジスタ30に書き込む。制御パラメータは、リフレッシュ期間情報および表示特性制御パラメータを含み、表示特性制御パラメータは、階調制御パラメータ(階調特性データ)を含む。また、内部制御回路547は、リライト処理において、EEPROM134から読み出された階調制御パラメータ(階調特性データ)を制御レジスタ30(階調特性データレジスタ40)に書き込む。たとえば、携帯電話などの電子機器では、その使用状況により、静電気(ESD)などの種々の外部要因が発生する。そして、制御レジスタ30に設定された制御パラメータが、この外部要因が原因となって変更されてしまうと、たとえば、最適な表示特性を維持できなくなる可能性がある。
そこで、内部制御回路547は、所与のリフレッシュの要求時に、EEPROM134に記憶されている制御パラメータを制御レジスタ30に書き込んで、制御レジスタ30のリフレッシュ処理を行う。所与のリフレッシュの要求は、制御レジスタ30に書き込まれたリフレッシュ期間情報に基づく要求とMPU130からのコマンドに基づく要求とを含む。
図6に、所与のリフレッシュの要求の例を説明するための図を示す。図6(A)は、制御レジスタ30に書き込まれたリフレッシュ期間情報に基づく要求を示し、図6(B)は、MPU130からのコマンドに基づく要求を示す。
制御レジスタ30は、リフレッシュ期間として、例えば、リフレッシュなし、64、128、192、256フレームなどを記憶する。内部制御回路547は、フレッシュ期間情報(リフレッシュなしを除く)に基づき、自動リフレッシュ設定情報をコマンドレジスタ515に伝える。図6(A)に示されるように、コマンドレジスタ515は、自動リフレッシュ設定情報に応じて、対応する領域(FLG_AUTOREFSET)に、リフレッシュの要求(AUTOREDSET)が入力したことを記憶する。
MPU130は、リフレッシュ要求(コマンドリフレッシュ)を認識する場合、コマンド/データの識別信号AO、反転ライト信号XWR、8ビットのコマンドD7〜D0でリフレッシュ要求をロジック回路540(MPUインターフェース回路546、コマンドデコーダ514、コマンドレジスタ515、内部制御回路547)に伝える。コマンドデコーダ514は、8ビットのコマンド/データD7〜D0(たとえば、上位の6ビットのコマンド/データD7〜D2)をデコードして、コマンドがリフレッシュの要求(COMREFSET)であることを認識する。図6(B)に示されるように、コマンドレジスタ515は、デコード結果に応じて、対応する領域(FLG_COMREFSET)に、そのコマンド(コマンドがリフレッシュの要求(COMREFSET))が入力したことを記憶する。
制御レジスタ30は、リフレッシュ期間として、例えば、リフレッシュなし、64、128、192、256フレームなどを記憶する。内部制御回路547は、フレッシュ期間情報(リフレッシュなしを除く)に基づき、自動リフレッシュ設定情報をコマンドレジスタ515に伝える。図6(A)に示されるように、コマンドレジスタ515は、自動リフレッシュ設定情報に応じて、対応する領域(FLG_AUTOREFSET)に、リフレッシュの要求(AUTOREDSET)が入力したことを記憶する。
MPU130は、リフレッシュ要求(コマンドリフレッシュ)を認識する場合、コマンド/データの識別信号AO、反転ライト信号XWR、8ビットのコマンドD7〜D0でリフレッシュ要求をロジック回路540(MPUインターフェース回路546、コマンドデコーダ514、コマンドレジスタ515、内部制御回路547)に伝える。コマンドデコーダ514は、8ビットのコマンド/データD7〜D0(たとえば、上位の6ビットのコマンド/データD7〜D2)をデコードして、コマンドがリフレッシュの要求(COMREFSET)であることを認識する。図6(B)に示されるように、コマンドレジスタ515は、デコード結果に応じて、対応する領域(FLG_COMREFSET)に、そのコマンド(コマンドがリフレッシュの要求(COMREFSET))が入力したことを記憶する。
図7に、所与のリフレッシュの要求の例を説明するためのもう1つの図を示す。
内部制御回路547は、コマンドレジスタ515を介して、リフレッシュの要求(AUTOREDSETまたはCOMREFSET)を認識する。内部制御回路547は、リフレッシュの要求を認識すると、EEPROM134の先頭アドレス値から最終アドレス値まで、EEPROM134に記憶される制御パラメータのすべてを、外部メモリ制御回路543を介して読み出す。図7の例において、EEPROM134は、階調制御パラメータとして、4つの階調特性データGCSET−0、GCSET−1、GCSET−2、GCSET−3を記憶し、4つの階調特性データGCSET−0、GCSET−1、GCSET−2、GCSET−3が、読み出される。
内部制御回路547は、所与のリフレッシュの要求時に、EEPROM134から読み出した階調制御パラメータ以外の制御パラメータの各々を、制御レジスタ30中の対応する領域(制御レジスタ30中の対応するアドレス値)にレジスタ書き込み回路20を介して書き込む。読み出した階調制御パラメータについては、1つの階調特性データ(たとえば、階調特性データGCSET−1)だけが、制御レジスタ30中の対応する領域(階調特性データレジスタ40)にレジスタ書き込み回路20を介して書き込まれる。図7の例において、制御レジスタ30には、1つの階調特性データだけが書き込まれることを示す。
内部制御回路547は、コマンドレジスタ515を介して、リフレッシュの要求(AUTOREDSETまたはCOMREFSET)を認識する。内部制御回路547は、リフレッシュの要求を認識すると、EEPROM134の先頭アドレス値から最終アドレス値まで、EEPROM134に記憶される制御パラメータのすべてを、外部メモリ制御回路543を介して読み出す。図7の例において、EEPROM134は、階調制御パラメータとして、4つの階調特性データGCSET−0、GCSET−1、GCSET−2、GCSET−3を記憶し、4つの階調特性データGCSET−0、GCSET−1、GCSET−2、GCSET−3が、読み出される。
内部制御回路547は、所与のリフレッシュの要求時に、EEPROM134から読み出した階調制御パラメータ以外の制御パラメータの各々を、制御レジスタ30中の対応する領域(制御レジスタ30中の対応するアドレス値)にレジスタ書き込み回路20を介して書き込む。読み出した階調制御パラメータについては、1つの階調特性データ(たとえば、階調特性データGCSET−1)だけが、制御レジスタ30中の対応する領域(階調特性データレジスタ40)にレジスタ書き込み回路20を介して書き込まれる。図7の例において、制御レジスタ30には、1つの階調特性データだけが書き込まれることを示す。
1つの階調特性データ(たとえば、階調特性データGCSET−1)は、コマンドレジスタ515中の対応する領域(REG_GAMSEL)に基づく。たとえば、電源投入後またはシステムリセット後のリライト処理によって、コマンドレジスタ515中の対応する領域(REG_GAMSEL)が書き換え用の1つの階調特性データ(たとえば、GCSET−1)を示し続けている場合、内部制御回路547は、所与のリフレッシュの要求時に、書き換え用の1つの階調特性データ(たとえば、GCSET−1)だけを制御レジスタ30中の対応する領域(階調特性データレジスタ40)に書き込む。代替的に、イニシャライズ処理によって、コマンドレジスタ515中の対応する領域(REG_GAMSEL)が初期設定用の1つの階調特性データ(たとえば、GCSET−0)を示し続けている場合、内部制御回路547は、所与のリフレッシュの要求時に、初期設定用の1つの階調特性データ(たとえば、GCSET−0)だけを制御レジスタ30中の対応する領域(階調特性データレジスタ40)に書き込む。
図8に、所与のリフレッシュの要求の例を説明するための他の図を示す。
内部制御回路547は、所与のリフレッシュの要求時に、EEPROM134に記憶されている制御パラメータであって階調制御パラメータ以外の制御パラメータだけを、制御レジスタ30に書き込んで、制御レジスタ30のリフレッシュ処理を行ってもよい。読み出した階調制御パラメータについては、制御レジスタ30中の対応する領域(階調特性データレジスタ40)への書き込みを省略してもよい。言い換えれば、階調制御パラメータについては、リライト処理で、リフレッシュ処理を代用してもよい。
内部制御回路547は、所与のリフレッシュの要求時に、EEPROM134に記憶されている制御パラメータであって階調制御パラメータ以外の制御パラメータだけを、制御レジスタ30に書き込んで、制御レジスタ30のリフレッシュ処理を行ってもよい。読み出した階調制御パラメータについては、制御レジスタ30中の対応する領域(階調特性データレジスタ40)への書き込みを省略してもよい。言い換えれば、階調制御パラメータについては、リライト処理で、リフレッシュ処理を代用してもよい。
4.リライト要求及びリフレッシュ要求
図9に、リライト処理およびリフレッシュ処理の動作例を説明するための図を示し、図10に、所与のリフレッシュの要求の動作例を説明するための図を示す。図10(A)は、リライト処理を説明するための図を示し、図10(B)は、リフレッシュ処理を説明するための図を示し、図10(C)は、リライト処理およびリフレッシュ処理を説明するための図を示す。
本実施形態では、好ましくは、表示パネル512(データドライバ550)の非表示期間において、制御レジスタ30のリライト処理およびリフレッシュ処理を行う。
図9に、リライト処理およびリフレッシュ処理の動作例を説明するための図を示し、図10に、所与のリフレッシュの要求の動作例を説明するための図を示す。図10(A)は、リライト処理を説明するための図を示し、図10(B)は、リフレッシュ処理を説明するための図を示し、図10(C)は、リライト処理およびリフレッシュ処理を説明するための図を示す。
本実施形態では、好ましくは、表示パネル512(データドライバ550)の非表示期間において、制御レジスタ30のリライト処理およびリフレッシュ処理を行う。
より具体的には本実施形態では図9に示すように、表示パネル512に、表示ライン領域DRGとオフライン(display off line)領域FRG1、FRG2が設けられている。
ここで表示ライン領域DRGは、実際に画像が表示される領域である。一方、オフライン領域FRG1、FRG2は、画像が表示されない領域(ダミー領域)である。
ここで表示ライン領域DRGは、実際に画像が表示される領域である。一方、オフライン領域FRG1、FRG2は、画像が表示されない領域(ダミー領域)である。
好ましくは、図9の符号B1に示すように、表示パネル512の非表示期間(好ましくは、垂直フロントポーチの開始時(垂直ブランキング期間の開始時))において、制御レジスタ30のリライト処理を行うようにしている。これにより、制御レジスタ30のリライト処理(階調特性データの書き込み処理)が、表示動作に悪影響を及ぼすのを防止できる。図4において、EEPROM134に記憶されている所与の階調特性データ(たとえば、GCSET−1)の読み出しおよび制御レジスタ30への所与の階調特性データ(たとえば、GCSET−1)の書き込みが表示期間に予定される場合、その読み出しおよび書き込みの開始は、図10(A)に示すように、非表示期間まで遅延させることが好ましい。
また、本実施形態では、図9の符号C1に示すように、表示パネル512の非表示期間(好ましくは、垂直バックポーチの開始時)において、制御レジスタ30のリフレッシュ処理を行うようにしている。これにより、制御レジスタ30のリフレッシュ処理(階調制御パラメータ(階調特性データ)以外の表示特性制御パラメータの書き込み処理)が、表示動作に悪影響を及ぼすのを防止できる。図7または図8において、EEPROM134に記憶されている制御パラメータの読み出しおよび制御レジスタ30への制御パラメータの書き込みが表示期間に予定される場合、その読み出しおよび書き込みの開始は、図10(B)に示すように、非表示期間まで遅延させることが好ましい。なお、図10(B)において、その読み出しおよび書き込みの開始は、垂直バックポーチの開始時から垂直フロントポーチの開始時に変更してもよく、または/かつ、その読み出しおよび書き込みの期間は、1つの非表示期間および1つの表示期間から複数の非表示期間だけに変更してもよい。
また、本実施形態では、図10(C)に示すように、リライト処理とリフレッシュ処理とが非表示期間において競合する場合、リフレッシュ処理は、リライト処理の後に行われる。制御レジスタ30に設定された制御パラメータが外部要因によって変更されている可能性が低い場合、リライト処理がリフレッシュ処理に優先しても、リライト処理中の表示動作に及ぼす悪影響は、少ない。なお、図10(C)において、リフレッシュ処理の開始は、次の非表示区間まで遅延させてもよく、あるいは、リライト処理と競合するリフレッシュ処理だけを省略してもよい。
5.階調電圧生成回路
図11に図1の階調電圧生成回路610の構成例を示す。振幅調整レジスタ300、傾き調整レジスタ302、微調整レジスタ304には、階調特性の調整データが設定される。この調整データの設定(書き込み)はロジック回路540(内部制御回路547、制御レジスタ30)により行われる。例えば振幅調整レジスタ300に調整データを設定することで、階調電圧の振幅調整が可能になる。また傾き調整レジスタ302に調整データを設定することで、階調特性の傾き調整が可能になる。即ち傾き調整レジスタ302に設定される4ビットの調整データVRP3に基づいて、ラダー抵抗を構成する抵抗素子RL12の抵抗値が変化し、傾き調整が可能になる。VRP2〜VRP0についても同様である。また微調整レジスタ304に調整データを設定することで、階調特性の微調整が可能になる。即ち微調整レジスタ304に設定される3ビットの調整データVP8に基づいて、8to1セレクタ318が、抵抗素子RL11の8個のタップのうちから1つのタップを選択し、選択されたタップの電圧をVOP8として出力する。これにより階調特性の微調整が可能になる。VP7〜VP1についても同様である。
図11に図1の階調電圧生成回路610の構成例を示す。振幅調整レジスタ300、傾き調整レジスタ302、微調整レジスタ304には、階調特性の調整データが設定される。この調整データの設定(書き込み)はロジック回路540(内部制御回路547、制御レジスタ30)により行われる。例えば振幅調整レジスタ300に調整データを設定することで、階調電圧の振幅調整が可能になる。また傾き調整レジスタ302に調整データを設定することで、階調特性の傾き調整が可能になる。即ち傾き調整レジスタ302に設定される4ビットの調整データVRP3に基づいて、ラダー抵抗を構成する抵抗素子RL12の抵抗値が変化し、傾き調整が可能になる。VRP2〜VRP0についても同様である。また微調整レジスタ304に調整データを設定することで、階調特性の微調整が可能になる。即ち微調整レジスタ304に設定される3ビットの調整データVP8に基づいて、8to1セレクタ318が、抵抗素子RL11の8個のタップのうちから1つのタップを選択し、選択されたタップの電圧をVOP8として出力する。これにより階調特性の微調整が可能になる。VP7〜VP1についても同様である。
階調アンプ部320は、8to1セレクタ311〜318の出力VOP1〜VOP8やVDDH、VSSHに基づいて、階調電圧V0〜V63を出力する。具体的には階調アンプ部320は、VOP1〜VPOP8が入力される第1〜第8のインピーダンス変換回路(ボルテージフォロワ接続された演算増幅器)を含む。そして例えば第1〜第8のインピーダンス変換回路のうちの隣り合うインピーダンス変換回路の出力電圧を抵抗分割することで、階調電圧V1〜V62が生成される。
なお、制御レジスタ30に保持される1つの階調特性データは、複数の色成分を有してもよい。この場合、振幅調整レジスタ300、傾き調整レジスタ302、微調整レジスタ304には、複数の色成分の中の対応する1つの色成分の階調特性の調整データが設定される。代替的に、制御レジスタ30に保持される1つの階調特性データが、振幅調整レジスタ300、傾き調整レジスタ302、微調整レジスタ304を直接に代用してもよい。
図1の階調電圧生成回路610は、複数の階調電圧生成回路ブロックを含み、各階調電圧生成回路ブロックが図11に示される回路で構成されてもよい。
なお、制御レジスタ30に保持される1つの階調特性データは、複数の色成分を有してもよい。この場合、振幅調整レジスタ300、傾き調整レジスタ302、微調整レジスタ304には、複数の色成分の中の対応する1つの色成分の階調特性の調整データが設定される。代替的に、制御レジスタ30に保持される1つの階調特性データが、振幅調整レジスタ300、傾き調整レジスタ302、微調整レジスタ304を直接に代用してもよい。
図1の階調電圧生成回路610は、複数の階調電圧生成回路ブロックを含み、各階調電圧生成回路ブロックが図11に示される回路で構成されてもよい。
EEPROM134(制御レジスタ30)に記憶される階調制御パラメータ(階調特性データGCSET)としては、種々のものを考えることができる。たとえば、本実施形態は、TFD方式に対応する階調制御パラメータおよび階調電圧生成回路610を採用してもよい。
本実施形態では、電気光学材料として液晶を用いる液晶装置に本発明を適用した場合について説明した。しかしながら、本発明は、エレクトロルミネッセンス、蛍光表示管、プラズマディスプレイ、或いは有機ELなど電気光学効果を利用した電気光学装置にも広く適用できる。
本実施形態では、電気光学材料として液晶を用いる液晶装置に本発明を適用した場合について説明した。しかしながら、本発明は、エレクトロルミネッセンス、蛍光表示管、プラズマディスプレイ、或いは有機ELなど電気光学効果を利用した電気光学装置にも広く適用できる。
当業者は、上述した本実施形態が、本発明の精神を逸脱することなく、(場合によって技術常識を参照することによって、)変形され得ることを容易に理解できるであろう。本発明の範囲は、本実施形態の全部または一部およびそれらの変形を含み、特許請求の範囲およびその均等な範囲によって定められる。
10 集積回路装置、20 レジスタ書き込み回路、30 制御レジスタ、
40 階調特性データレジスタ、112 選択用電圧生成回路、
114 階調電圧選択回路、130 ホスト(MPU)、
134 外部メモリ(EEPROM)、300 振幅調整レジスタ、
302 傾き調整レジスタ、304 微調整レジスタ、
311〜318 8to1セレクタ、320 階調アンプ部、512 表示パネル、
514 コマンドデコーダ、515 コマンドレジスタ、520 メモリ、
522 メモリセルアレイ、524 ローアドレスデコーダ、
526 カラムアドレスデコーダ、528 ライト/リード回路、
540 ロジック回路、542 制御回路、543 外部メモリ制御回路、
544 表示タイミング制御回路、546 ホスト(MPU)インターフェース回路、
548 RGBインターフェース回路、547 内部制御回路、
550 データドライバ、570 走査ドライバ、590 電源回路、
610 階調電圧生成回路
40 階調特性データレジスタ、112 選択用電圧生成回路、
114 階調電圧選択回路、130 ホスト(MPU)、
134 外部メモリ(EEPROM)、300 振幅調整レジスタ、
302 傾き調整レジスタ、304 微調整レジスタ、
311〜318 8to1セレクタ、320 階調アンプ部、512 表示パネル、
514 コマンドデコーダ、515 コマンドレジスタ、520 メモリ、
522 メモリセルアレイ、524 ローアドレスデコーダ、
526 カラムアドレスデコーダ、528 ライト/リード回路、
540 ロジック回路、542 制御回路、543 外部メモリ制御回路、
544 表示タイミング制御回路、546 ホスト(MPU)インターフェース回路、
548 RGBインターフェース回路、547 内部制御回路、
550 データドライバ、570 走査ドライバ、590 電源回路、
610 階調電圧生成回路
Claims (12)
- 電子機器であって、
複数の走査線と複数のデータ線とを有する電気光学パネルと、
前記電気光学パネルを制御する集積回路装置と、
前記電気光学パネルに適合する複数の階調特性データを記憶する第1のメモリであって、前記集積回路装置の外部に配置される第1のメモリと、
前記集積回路装置および前記第1のメモリを制御する処理部と、
を含み、
前記集積回路装置は、
前記複数の走査線を駆動する走査ドライバと、
前記複数のデータ線を駆動するデータドライバと、
複数の階調データを記憶する第2のメモリと、
複数の階調信号を生成する階調信号生成回路と、
前記走査ドライバ、前記データドライバ、前記第2のメモリおよび前記階調信号生成回路を制御するロジック回路と、
を有し、
前記ロジック回路は、電源投入時またはシステムリセット時に、前記第1のメモリから読み出された前記複数の階調特性データの中の1つの階調特性データを初期設定用の階調特性データとして取り込み、
前記ロジック回路は、所与の階調特性データの要求時に、前記ロジック回路に取り込まれている前記初期設定用の階調特性データと前記所与の階調特性データが一致するか否かを判定し、前記所与の階調特性データが前記初期設定用の階調特性データと一致しない場合、前記第1のメモリから読み出された前記複数の階調特性データの中の前記所与の階調特性データを書き換え用の階調特性データとして取り込み、前記初期設定用の階調特性データを前記書き換え用の階調特性データに置き換え、
前記階調信号生成回路は、前記ロジック回路に実際に取り込まれている階調特性データに基づき前記複数の階調信号を生成し、
前記データドライバは、前記複数の階調信号の中の1つの階調信号で前記複数のデータ線の中の1つのデータ線を駆動し、前記第2のメモリに記憶される複数の階調データの中の1つの階調データは、前記1つの階調信号および前記1つのデータ線に対応する、電子機器。 - 請求項1において、
前記第1のメモリは、複数の制御パラメータを記憶し、前記複数の制御パラメータの中の1つの制御パラメータは、前記複数の階調特性データに階調制御パラメータとして対応し、
前記ロジック回路は、前記電源投入時または前記システムリセット時に、前記第1のメモリから読み出された前記複数の制御パラメータの中から前記階調制御パラメータを除かれた前記複数の制御パラメータの残部を取り込み、前記階調制御パラメータについては、前記第1のメモリから読み出された前記複数の階調特性データの中の1つの階調特性データを初期設定用の階調特性データとして取り込み、
前記ロジック回路は、所与のリフレッシュの要求時に、前記第1のメモリから読み出された前記複数の制御パラメータの中から前記階調制御パラメータを除かれた前記複数の制御パラメータの残部を取り込み、前記階調制御パラメータについては、前記第1のメモリから読み出された前記複数の階調特性データの中の1つの階調特性データをリフレッシュ用の階調特性データとして取り込み、前記リフレッシュ用の階調特性データは、前記ロジック回路に実際に取り込まれている階調特性データに対応する、電子機器。 - 集積回路装置であって、
データを保持可能な制御レジスタと、
処理部からの指示を認識し、前記制御レジスタへのデータの書き込みを制御する内部制御回路と、
を含み、
前記内部制御回路は、電源投入時またはシステムリセット時に、メモリから読み出された前記複数の階調特性データの中の1つの階調特性データを初期設定用の階調特性データとして前記制御レジスタに書き込み、
前記内部制御回路は、所与の階調特性データの要求時に、前記制御レジスタに書き込まれている前記初期設定用の階調特性データと前記所与の階調特性データが一致するか否かを判定し、前記所与の階調特性データが前記初期設定用の階調特性データと一致しない場合、前記メモリから読み出された前記複数の階調特性データの中の前記所与の階調特性データを書き換え用の階調特性データとして前記制御レジスタに書き込み、前記初期設定用の階調特性データを前記書き換え用の階調特性データに置き換える、集積回路装置。 - 請求項3において、
前記内部制御回路は、前記所与の階調特性データが前記初期設定用の階調特性データと一致する場合、前記所与の階調特性データを書き換え用の階調特性データとして前記制御レジスタに書き込まない、集積回路装置。 - 請求項3において、
前記内部制御回路は、第2の所与の階調特性データの要求時に、前記制御レジスタに実際に書き込まれている階調特性データと前記第2の所与の階調特性データが一致するか否かを判定し、前記第2の所与の階調特性データが前記実際に書き込まれている階調特性データと一致しない場合、前記メモリから読み出された前記複数の階調特性データの中の前記第2の所与の階調特性データを前記書き換え用の階調特性データとして前記制御レジスタに書き込み、前記実際に書き込まれていた階調特性データを前記書き換え用の階調特性データに置き換える、集積回路装置。 - 請求項3乃至5のいずれかにおいて、
前記メモリは、複数の制御パラメータを記憶し、前記複数の制御パラメータの中の1つの制御パラメータは、前記複数の階調特性データに階調制御パラメータとして対応し、
前記内部制御回路は、前記電源投入時または前記システムリセット時に、前記メモリから読み出された前記複数の制御パラメータの中から前記階調制御パラメータを除かれた前記複数の制御パラメータの残部を前記制御レジスタに書き込み、前記階調制御パラメータについては、前記メモリから読み出された前記複数の階調特性データの中の1つの階調特性データを初期設定用の階調特性データとして前記制御レジスタに書き込み、
前記内部制御回路は、所与のリフレッシュの要求時に、前記メモリから読み出された前記複数の制御パラメータの中から前記階調制御パラメータを除かれた前記複数の制御パラメータの残部を前記制御レジスタに書き込み、前記階調制御パラメータについては、前記メモリから読み出された前記複数の階調特性データの中の1つの階調特性データをリフレッシュ用の階調特性データとして前記制御レジスタに書き込み、前記リフレッシュ用の階調特性データは、前記制御レジスタに実際に書き込まれている階調特性データに対応する、集積回路装置。 - 請求項3において、
前記集積回路装置は、前記制御レジスタに実際に書き込まれている階調特性データに基づいて電気光学パネルを駆動し、
前記内部制御回路は、前記所与の階調特性データの要求時に、前記電気光学パネルの非表示期間で、前記所与の階調特性データの書き込みを開始する、集積回路装置。 - 請求項6において、
前記集積回路装置は、前記制御レジスタに実際に書き込まれている階調特性データに基づいて電気光学パネルを駆動し、
前記内部制御回路は、前記所与のリフレッシュの要求時に、前記電気光学パネルの非表示期間で、前記複数の制御パラメータの書き込みを開始する、集積回路装置。 - 請求項8において、
前記所与の階調特性データの要求が記所与のリフレッシュの要求と競合する場合、前記内部制御回路は、記所与のリフレッシュの要求に対して前記所与の階調特性データの要求を優先させ、前記電気光学パネルの前記非表示期間で、前記所与の階調特性データの書き込みを開始する、集積回路装置。 - 請求項9において、
前記処理部からの指示を保持可能なコマンドレジスタを
さらに含み、
前記内部制御回路は、前記所与の階調特性データの要求時に、前記所与の階調特性データの要求が入力したことを前記コマンドレジスタ中の対応する第1の領域に記憶し、
前記内部制御回路は、前記所与のリフレッシュの要求時に、前記所与のリフレッシュの要求が入力したことを前記コマンドレジスタ中の対応する第2の領域に記憶し、
前記内部制御回路は、前記第1および第2の領域の記憶内容に応じて、前記所与の階調特性データの要求が記所与のリフレッシュタの要求と競合することを認識する、集積回路装置。 - 請求項3乃至10のいずれかにおいて、
前記メモリに記憶される複数の階調特性データの各々は、複数の色成分を有する、集積回路装置。 - 階調特性データの設定方法であって、
第1のモードで、メモリに記憶される複数の階調特性データの中から選択された第1の1つの階調特性データを制御レジスタに書き込み、
第2のモードで、前記メモリに記憶される複数の階調特性データの中から選択された第2の1つの階調特性データを前記制御レジスタに書き込んで、前記第1の1つの階調特性データを前記第2の1つの階調特性データに書き換える階調特性データの設定方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008073891A JP2009229716A (ja) | 2008-03-21 | 2008-03-21 | 集積回路装置、電子機器、および階調特性データの設定方法 |
US12/400,535 US20090237337A1 (en) | 2008-03-21 | 2009-03-09 | Integrated circuit device, electronic apparatus, and method for setting gray scale characteristic data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008073891A JP2009229716A (ja) | 2008-03-21 | 2008-03-21 | 集積回路装置、電子機器、および階調特性データの設定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009229716A true JP2009229716A (ja) | 2009-10-08 |
Family
ID=41088378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008073891A Withdrawn JP2009229716A (ja) | 2008-03-21 | 2008-03-21 | 集積回路装置、電子機器、および階調特性データの設定方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090237337A1 (ja) |
JP (1) | JP2009229716A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI483616B (zh) * | 2010-08-09 | 2015-05-01 | Chunghwa Picture Tubes Ltd | 顯示裝置、顯示控制模組及顯示控制方法 |
JP6204025B2 (ja) * | 2013-03-05 | 2017-09-27 | シナプティクス・ジャパン合同会社 | ドライバic |
JP6051132B2 (ja) * | 2013-09-24 | 2016-12-27 | 京セラドキュメントソリューションズ株式会社 | 表示制御装置及び電子機器 |
KR102164798B1 (ko) * | 2014-09-11 | 2020-10-13 | 삼성전자 주식회사 | 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치 |
JP6957919B2 (ja) * | 2017-03-23 | 2021-11-02 | セイコーエプソン株式会社 | 駆動回路及び電子機器 |
TWI788836B (zh) * | 2021-05-06 | 2023-01-01 | 瑞昱半導體股份有限公司 | 匹配顯示裝置參數的方法與電路系統 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5915262A (en) * | 1996-07-22 | 1999-06-22 | Advanced Micro Devices, Inc. | Cache system and method using tagged cache lines for matching cache strategy to I/O application |
JP3636148B2 (ja) * | 2002-03-07 | 2005-04-06 | セイコーエプソン株式会社 | 表示ドライバ、電気光学装置、及び表示ドライバのパラメータ設定方法 |
JP4665677B2 (ja) * | 2005-09-09 | 2011-04-06 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
-
2008
- 2008-03-21 JP JP2008073891A patent/JP2009229716A/ja not_active Withdrawn
-
2009
- 2009-03-09 US US12/400,535 patent/US20090237337A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20090237337A1 (en) | 2009-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8125433B2 (en) | Liquid crystal display device and driving method thereof | |
JP3675416B2 (ja) | 表示ドライバ、電気光学装置、及び表示ドライバのパラメータ設定方法 | |
JP3636148B2 (ja) | 表示ドライバ、電気光学装置、及び表示ドライバのパラメータ設定方法 | |
US20090040163A1 (en) | Programmable nonvolatile memory embedded in a gamma voltage setting ic for storing lookup tables | |
KR101657023B1 (ko) | 표시 장치 및 그 구동 방법 | |
JP4907908B2 (ja) | 駆動回路及び表示装置 | |
JP2009229716A (ja) | 集積回路装置、電子機器、および階調特性データの設定方法 | |
JP2008216953A (ja) | ディスプレイ装置及びその制御方法 | |
JP2008181133A (ja) | 表示装置及びその駆動方法 | |
JP2007286237A (ja) | 表示装置 | |
JP3724578B2 (ja) | 半導体装置及びその制御方法 | |
JP2010127829A (ja) | 集積回路装置及び電子機器 | |
US7466297B2 (en) | Method for driving a TFT-LCD | |
WO2008088532A2 (en) | Light emission control for a display device | |
JP3783723B2 (ja) | 表示ドライバ、電気光学装置、及び表示ドライバのパラメータ設定方法 | |
JP2007017705A (ja) | 駆動回路、電気光学装置及び電子機器 | |
US20080174613A1 (en) | Active matrix display device | |
JP2010117506A (ja) | 表示ドライバ及び電気光学装置 | |
US20090040214A1 (en) | Signal processor, liquid crystal display device including the same, and method of driving liquid crystal display device | |
JP5369431B2 (ja) | 駆動回路、駆動方法及び表示装置 | |
WO2017077953A1 (ja) | 表示装置およびその制御方法 | |
JP2010066590A (ja) | 表示ドライバ、表示ドライバ装置、電気光学装置、及び表示ドライバに複数のパラメータデータを設定する方法 | |
JP5119901B2 (ja) | ソースドライバ、電気光学装置、投写型表示装置及び電子機器 | |
JP2010066591A (ja) | 表示ドライバ及び電気光学装置 | |
KR20100083016A (ko) | 표시 장치 및 그 구동 방법, 표시 장치의 구동 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100326 |