JP2009229716A - 集積回路装置、電子機器、および階調特性データの設定方法 - Google Patents

Abstract

【課題】 小型化可能な集積回路装置等を提供する。
【解決手段】 集積回路装置（１０）は、データを保持可能な制御レジスタ（４０）と、処理部（１３０）からの指示を認識し、前記制御レジスタ（４０）へのデータの書き込みを制御する内部制御回路（５４７）と、を含む。前記内部制御回路（５４７）は、電源投入時またはシステムリセット時に、メモリ（１３４）から読み出された前記複数の階調特性データの中の１つの階調特性データを初期設定用の階調特性データとして前記制御レジスタ（４０）に書き込む。前記内部制御回路（５４７）は、所与の階調特性データの要求時に、前記所与の階調特性データが前記初期設定用の階調特性データと一致しない場合、前記メモリ（１３４）から読み出された前記複数の階調特性データの中の前記所与の階調特性データを書き換え用の階調特性データとして前記制御レジスタ（４０）に書き込む。
【選択図】 図２

Description

本発明は、集積回路装置、電子機器、および階調特性データの設定方法等に関する。

幾つかの電子機器（たとえば、電気光学装置）は、階調特性データレジスタ(たとえば、ガンマ補正データレジスタ、制御レジスタ、制御回路内のレジスタ)を含むことができる（たとえば、特許文献１、特許文献２、特許文献３）。
特開２００６−２４３２３１号公報（図８） 特開２００３−２６３１３４号公報（図２） 特開２００７−２４１２２２号公報（図７）

たとえば、電気光学装置（たとえば、液晶装置、ＥＬ（Electro Luminescence）装置、投光装置、ＬＥＤ装置、プラズマ装置）が、複数の階調特性データを記憶するメモリ（たとえば、特許文献１のＥＥＰＲＯＭ１２０）を含む場合、電気光学装置は、メモリに記憶される複数の階調特性データのすべてを保持する階調特性データレジスタ（たとえば、特許文献１の第１〜第Ｊのガンマ補正データレジスタ２２０−１〜２２０−Ｊ）を含む必要があった。電気光学装置または階調特性データレジスタが初期化されるとき、複数の階調特性データのすべてが、メモリから階調特性データレジスタに複製されていた。

以下に、本発明に従う複数の態様を例示する。以下に例示される複数の態様は、本発明を容易に理解するために用いられている。したがって、当業者は、本発明が、以下に例示される複数の態様によって不当に限定されないことを留意すべきである。

本発明の第１の態様は、電子機器であって、
複数の走査線と複数のデータ線とを有する電気光学パネルと、
前記電気光学パネルを制御する集積回路装置と、
前記電気光学パネルに適合する複数の階調特性データを記憶する第１のメモリであって、前記集積回路装置の外部に配置される第１のメモリと、
前記集積回路装置および前記第１のメモリを制御する処理部と、
を含み、
前記集積回路装置は、
前記複数の走査線を駆動する走査ドライバと、
前記複数のデータ線を駆動するデータドライバと、
複数の階調データを記憶する第２のメモリと、
複数の階調信号を生成する階調信号生成回路と、
前記走査ドライバ、前記データドライバ、前記第２のメモリおよび前記階調信号生成回路を制御するロジック回路と、
を有し、
前記ロジック回路は、電源投入時またはシステムリセット時に、前記第１のメモリから読み出された前記複数の階調特性データの中の１つの階調特性データを初期設定用の階調特性データとして取り込み、
前記ロジック回路は、所与の階調特性データの要求時に、前記ロジック回路に取り込まれている前記初期設定用の階調特性データと前記所与の階調特性データが一致するか否かを判定し、前記所与の階調特性データが前記初期設定用の階調特性データと一致しない場合、前記第１のメモリから読み出された前記複数の階調特性データの中の前記所与の階調特性データを書き換え用の階調特性データとして取り込み、前記初期設定用の階調特性データを前記書き換え用の階調特性データに置き換え、
前記階調信号生成回路は、前記ロジック回路に実際に取り込まれている階調特性データに基づき前記複数の階調信号を生成し、
前記データドライバは、前記複数の階調信号の中の１つの階調信号で前記複数のデータ線の中の１つのデータ線を駆動し、前記第２のメモリに記憶される複数の階調データの中の１つの階調データは、前記１つの階調信号および前記１つのデータ線に対応する、電子機器に関係する。

ロジック回路は、第１のメモリに記憶される複数の階調特性データの中の１つの階調特性データを保持すればよい。したがって、本発明の第１の態様によれば、小型な電子機器を提供することが可能となる。

本発明の第１の態様では、前記第１のメモリは、複数の制御パラメータを記憶してもよく、前記複数の制御パラメータの中の１つの制御パラメータは、前記複数の階調特性データに階調制御パラメータとして対応し、
前記ロジック回路は、前記電源投入時または前記システムリセット時に、前記第１のメモリから読み出された前記複数の制御パラメータの中から前記階調制御パラメータを除かれた前記複数の制御パラメータの残部を取り込み、前記階調制御パラメータについては、前記第１のメモリから読み出された前記複数の階調特性データの中の１つの階調特性データを初期設定用の階調特性データとして取り込んでもよく、
前記ロジック回路は、所与のリフレッシュの要求時に、前記第１のメモリから読み出された前記複数の制御パラメータの中から前記階調制御パラメータを除かれた前記複数の制御パラメータの残部を取り込み、前記階調制御パラメータについては、前記第１のメモリから読み出された前記複数の階調特性データの中の１つの階調特性データをリフレッシュ用の階調特性データとして取り込んでもよく、前記リフレッシュ用の階調特性データは、前記ロジック回路に実際に取り込まれている階調特性データに対応する。

本発明の第２の態様は、集積回路装置であって、
データを保持可能な制御レジスタと、
処理部からの指示を認識し、前記制御レジスタへのデータの書き込みを制御する内部制御回路と、
を含み、
前記内部制御回路は、電源投入時またはシステムリセット時に、メモリから読み出された前記複数の階調特性データの中の１つの階調特性データを初期設定用の階調特性データとして前記制御レジスタに書き込み、
前記内部制御回路は、所与の階調特性データの要求時に、前記制御レジスタに書き込まれている前記初期設定用の階調特性データと前記所与の階調特性データが一致するか否かを判定し、前記所与の階調特性データが前記初期設定用の階調特性データと一致しない場合、前記メモリから読み出された前記複数の階調特性データの中の前記所与の階調特性データを書き換え用の階調特性データとして前記制御レジスタに書き込み、前記初期設定用の階調特性データを前記書き換え用の階調特性データに置き換える、集積回路装置に関係する。

制御レジスタは、メモリに記憶される複数の階調特性データの中の１つの階調特性データを保持すればよい。したがって、本発明の第２の態様によれば、小型な集積回路装置を提供することが可能となる。

本発明の第２の態様では、前記内部制御回路は、前記所与の階調特性データが前記初期設定用の階調特性データと一致する場合、前記所与の階調特性データを書き換え用の階調特性データとして前記制御レジスタに書き込まなくてもよい。

本発明の第２の態様では、前記内部制御回路は、第２の所与の階調特性データの要求時に、前記制御レジスタに実際に書き込まれている階調特性データと前記第２の所与の階調特性データが一致するか否かを判定してもよく、前記第２の所与の階調特性データが前記実際に書き込まれている階調特性データと一致しない場合、前記メモリから読み出された前記複数の階調特性データの中の前記第２の所与の階調特性データを前記書き換え用の階調特性データとして前記制御レジスタに書き込み、前記実際に書き込まれていた階調特性データを前記書き換え用の階調特性データに置き換えてもよい。

本発明の第２の態様では、前記メモリは、複数の制御パラメータを記憶してもよく、前記複数の制御パラメータの中の１つの制御パラメータは、前記複数の階調特性データに階調制御パラメータとして対応し、
前記内部制御回路は、前記電源投入時または前記システムリセット時に、前記メモリから読み出された前記複数の制御パラメータの中から前記階調制御パラメータを除かれた前記複数の制御パラメータの残部を前記制御レジスタに書き込み、前記階調制御パラメータについては、前記メモリから読み出された前記複数の階調特性データの中の１つの階調特性データを初期設定用の階調特性データとして前記制御レジスタに書き込んでもよく、
前記内部制御回路は、所与のリフレッシュの要求時に、前記メモリから読み出された前記複数の制御パラメータの中から前記階調制御パラメータを除かれた前記複数の制御パラメータの残部を前記制御レジスタに書き込み、前記階調制御パラメータについては、前記メモリから読み出された前記複数の階調特性データの中の１つの階調特性データをリフレッシュ用の階調特性データとして前記制御レジスタに書き込んでもよく、前記リフレッシュ用の階調特性データは、前記制御レジスタに実際に書き込まれている階調特性データに対応する。

本発明の第２の態様では、前記集積回路装置は、前記制御レジスタに実際に書き込まれている階調特性データに基づいて電気光学パネルを駆動してもよく、
前記内部制御回路は、前記所与の階調特性データの要求時に、前記電気光学パネルの非表示期間で、前記所与の階調特性データの書き込みを開始してもよい。

本発明の第２の態様では、前記集積回路装置は、前記制御レジスタに実際に書き込まれている階調特性データに基づいて電気光学パネルを駆動してもよく、
前記内部制御回路は、前記所与のリフレッシュの要求時に、前記電気光学パネルの非表示期間で、前記複数の制御パラメータの書き込みを開始してもよい。

本発明の第２の態様では、前記所与の階調特性データの要求が記所与のリフレッシュの要求と競合する場合、前記内部制御回路は、記所与のリフレッシュの要求に対して前記所与の階調特性データの要求を優先させ、前記電気光学パネルの前記非表示期間で、前記所与の階調特性データの書き込みを開始してもよい。

本発明の第２の態様では、集積回路装置は、
前記処理部からの指示を保持可能なコマンドレジスタを
さらに含んでもよく、
前記内部制御回路は、前記所与の階調特性データの要求時に、前記所与の階調特性データの要求が入力したことを前記コマンドレジスタ中の対応する第１の領域に記憶してもよく、
前記内部制御回路は、前記所与のリフレッシュの要求時に、前記所与のリフレッシュの要求が入力したことを前記コマンドレジスタ中の対応する第２の領域に記憶してもよく、
前記内部制御回路は、前記第１および第２の領域の記憶内容に応じて、前記所与の階調特性データの要求が記所与のリフレッシュタの要求と競合することを認識してもよい。

本発明の第２の態様では、前記メモリに記憶される複数の階調特性データの各々は、複数の色成分を有してもよい。

本発明の第３の態様は、階調特性データの設定方法であって、
第１のモードで、メモリに記憶される複数の階調特性データの中から選択された第１の１つの階調特性データを制御レジスタに書き込み、
第２のモードで、前記メモリに記憶される複数の階調特性データの中から選択された第２の１つの階調特性データを前記制御レジスタに書き込んで、前記第１の１つの階調特性データを前記第２の１つの階調特性データに書き換える階調特性データの設定方法に関係する。

当業者は、上述した本発明に従う各態様が、本発明の精神を逸脱することなく、変形され得ることを容易に理解できるであろう。たとえば、本発明に従うある態様を構成する少なくとも１つの要素は、本発明に従う他の態様に加えることができる。代替的に、本発明に従うある態様を構成する少なくとも１つの要素は、本発明に従う他の態様を構成する少なくとも１つの要素に組み替えることができる。

以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．集積回路装置、電気光学装置
図１に本実施形態の集積回路装置が表示ドライバである場合の詳細な回路構成例を示す。本実施形態の電子機器が電気光学装置である場合、電気光学装置は、たとえば、図１に示される集積回路装置１０（表示ドライバ）と電気光学パネル５１２とを含む。電気光学パネル５１２は、集積回路装置１０により駆動される。集積回路装置１０は、図１に示される複数の回路の一部を省略してもよい。また、集積回路装置１０は、図１に示されない回路を含んでもよい。

図１において、電気光学パネル５１２は、複数のデータ線（ソース線）と、複数の走査線（ゲート線）と、データ線及び走査線により特定される複数の画素を有する。そして各画素領域における電気光学素子（狭義には、液晶素子）の光学特性を変化させることで、表示動作を実現する。この電気光学パネル５１２は、ＴＦＴ（Thin Film Transistor）、ＴＦＤ（Thin Film Diode）などのスイッチング素子を用いたアクティブマトリクス方式のパネルにより構成できる。なお、電気光学パネル５１２は、アクティブマトリクス方式以外のパネルであってもよいし、液晶パネル以外のパネル（有機ＥＬパネル等）であってもよい。

メモリ５２０（ＲＡＭ）は、画像データを記憶する。メモリセルアレイ５２２は、複数のメモリセルを含み、少なくとも１フレーム（１画面）分の画像データ（表示データ）を記憶する。このメモリ５２０は、ローアドレスデコーダ５２４（ＭＰＵ／ＬＣＤローアドレスデコーダ）、カラムアドレスデコーダ５２６（ＭＰＵカラムアドレスデコーダ）、ライト／リード回路５２８（ＭＰＵライト／リード回路）を含む。

ロジック回路５４０は、階調特性（γ特性）データや電源調整データを保持する。また、ロジック回路５４０は、表示タイミングやデータ処理タイミングを制御するための表示制御信号を生成する。このロジック回路５４０は、例えばゲートアレイ（Ｇ／Ａ）などの自動配置配線により形成できる。制御回路５４２は、階調電圧生成回路１１０（広義には、階調信号生成回路）に対して、階調特性（γ特性）を調整するための階調調整データ（γ補正データ）を出力したり、電源回路５９０に対して、電源電圧を調整するための電源調整データを出力する。また、制御回路５４２は、各種制御信号を生成したり、装置全体の制御を行う。メモリ制御回路５４３は、集積回路装置１０に接続される外部のメモリ（たとえば、ＥＥＰＲＯＭ）に対してアクセス制御を行う。たとえば、メモリ制御回路５４３は、外部のメモリからロジック回路５４０側への階調特性（γ特性）データの読み出しを制御する。表示タイミング制御回路５４４は、表示タイミングの制御信号を生成し、メモリ５２０から電気光学パネル５１２側への画像データの読み出しを制御する。ホスト（ＭＰＵ）インターフェース回路５４６は、ホストから信号を受け取り、ホストへ信号を送り出すインターフェースを実現する。ホストとホスト（ＭＰＵ）インターフェース回路５４６との間の信号には、反転チップセレクト信号ＸＣＳ、コマンド／データの識別信号ＡＯ、反転リード信号ＸＲＤ、反転ライト信号ＸＷＲ、反転リセット信号ＸＲＥＳ、８ビットのデータ（コマンド）Ｄ７〜Ｄ０が含まれる。ＲＧＢインターフェース回路５４８は、ドットクロックによりＲＧＢデータをメモリ５２０に書き込むＲＧＢインターフェースを実現する。

データドライバ５５０は、電気光学パネル５１２のデータ線を駆動するためのデータ信号を生成する回路である。具体的にはデータドライバ５５０は、メモリ５２０から画像データである階調データを受け、階調電圧生成回路６１０から複数（例えば６４段階）の階調電圧（基準電圧）（広義には、階調信号）を受ける。そして、これらの複数の階調電圧の中から、階調データに対応する電圧を選択して、データ信号（データ電圧）として電気光学パネル５１２の各データ線に出力する。

走査ドライバ５７０は、電気光学パネル５１２の走査線を駆動するための走査信号を生成する回路である。具体的には、内蔵するシフトレジスタにおいて信号（イネーブル入出力信号）を順次シフトし、このシフトされた信号をレベル変換した信号を、走査信号（走査電圧）として電気光学パネル５１２の各走査線に出力する。なお走査ドライバ５７０に、走査アドレス生成回路やアドレスデコーダを含ませ、走査アドレス生成回路が走査アドレスを生成して出力し、アドレスデコーダが走査アドレスのデコード処理を行うことで、走査信号を生成してもよい。

電源回路５９０は、各種の電源電圧を生成する回路であり、階調電圧生成回路（γ補正回路）６１０は、階調電圧を生成する回路である。

２．ロジック回路、ＭＰＵ、ＥＥＰＲＯＭ
図２に図１のロジック回路５４０の詳細な構成例を示す。図２において、集積回路装置１０には、ホスト（狭義にはＭＰＵ、広義には処理部）１３０及び外部のメモリ（狭義にはＥＥＰＲＯＭ、不揮発性メモリ）１３４が接続される。集積回路装置１０、ＭＰＵ１３０、ＥＥＰＲＯＭ１３４の一部又は全部を、電気光学パネル５１２（たとえば、ガラス基板）上に形成してもよい。図２において、図１のメモリ５２０、データドライバ５５０、走査ドライバ５７０、電源回路５９０及び階調電圧回路６１０は、省略されている。
ここで、ＭＰＵ（Micro Processor Unit)１３０は、データドライバ５５０、走査ドライバ５７０、電源回路５９０、階調電圧生成回路６１０、ＥＥＰＲＯＭ１３４の制御等を行う。なお、ＭＰＵ１３０（処理部）は、汎用プロセッサ（ＣＰＵ）により実現してもよいし、ＡＳＩＣであるコントローラ回路により実現してもよい。また、ＭＰＵ１３０の機能を、電子機器（電気光学装置、携帯電話、ページャ、時計、液晶テレビ、カーナビゲーション装置、電卓、ワードプロセッサ、プロジェクタ又はＰＯＳ端末等）が有する外部のＭＰＵ（処理部）により実現してもよい。
ロジック回路５４０は、データドライバ５５０及び走査ドライバ５７０に対しては、動作モードの設定や垂直同期信号や水平同期信号の供給を行う。また、電源回路５９０に対しては、電源設定についての指示を行う。また、階調電圧生成回路６１０に対しては、階調設定についての指示を行う。また、ＥＥＰＲＯＭ１３４に対しては、ＥＥＰＲＯＭ１３４に記憶されるデータへのアクセス指示などを行う。

ＥＥＰＲＯＭ１３４は、電気光学装置を動作させるための種々の情報を記憶する。
より具体的には、ＥＥＰＲＯＭ１３４は、表示特性制御パラメータ（コントラスト調整パラメータ、表示制御パラメータ、階調制御パラメータ等）を記憶する。階調制御パラメータは、階調特性データと呼ぶこともできる。ＥＥＰＲＯＭ１３４に記憶される階調特性データ（階調制御パラメータ）の数は、複数である。
携帯電話などの電子機器に用いられる液晶装置（電気光学装置）では、複数の階調特性データを有することが望ましい。たとえば、電子機器が静止画を表示する場合、電子機器は、ＥＥＰＲＯＭ１３４に記憶される複数の階調特性データの中から静止画用の階調特性データを選択することができる。また、電子機器が動画を再生する場合、電子機器は、ＥＥＰＲＯＭ１３４に記憶される複数の階調特性データの中から動画用の階調特性データを選択することができる。また、電子機器がカメラ画像を表示する場合、電子機器は、ＥＥＰＲＯＭ１３４に記憶される複数の階調特性データの中からカメラ画像用の階調特性データを選択することができる。したがって、ＥＥＰＲＯＭ１３４は、複数の階調特性データＧＣＳＥＴ−１〜ＧＣＳＥＴ−Ｊを記憶する。

そして、この記憶された表示特性制御パラメータは、例えば、電源投入時や、システムリセット時や、リフレッシュの要求時に読み出される。階調制御パラメータについては、読み出された複数の階調特性データではなく、１つの階調特性データのみが、電源投入時や、システムリセット時に制御回路５４２（制御レジスタ３０、階調特性データレジスタ４０）に格納される。また、階調制御パラメータについては、複数の階調特性データの中から選択された１つの階調特性データが、書き換え要求時に読み出される。そして、読み出された表示特性制御パラメータは、書き換え要求時に制御レジスタ３０（階調特性データレジスタ４０）に格納される。

ＥＥＰＲＯＭ１３４は、表示特性制御パラメータ以外の制御パラメータ（電源制御パラメータ（たとえば、電源調整データ）、リフレッシュ期間情報、製造情報等）も記憶する。表示特性制御パラメータ以外の制御パラメータも、例えば、電源投入時や、システムリセット時や、リフレッシュの要求時に読み出され、制御レジスタ３０に格納される。
なお、制御レジスタ３０（階調特性データレジスタ４０）は、Ｄフリップフロップなどの保持回路で実現してもよいし、ＲＡＭなどのメモリにより実現してもよい。

３．１．イニシャライズ
ＭＰＵ１３０は、電源投入を認識すると、たとえば、反転リセット信号ＸＲＥＳで電源投入をＭＰＵインターフェース回路５４６に伝え、内部制御回路５４７は、反転リセット信号ＸＲＥＳで電源投入を認識する。反転リセット信号ＸＲＥＳは、電源投入時にＬｏｗを示し、通常時にＨｉｇｈを示す。ＭＰＵ１３０は、システムリセット（ソフトウェアリセット）を認識しても、反転リセット信号ＸＲＥＳでシステムリセットをロジック回路５４０（ＭＰＵインターフェース回路５４６、内部制御回路５４７）に伝える。ＭＰＵ１３０は、システムリセット（ソフトウェアリセット）を認識する場合、コマンド／データの識別信号ＡＯ、反転ライト信号ＸＷＲ、８ビットのコマンドＤ７〜Ｄ０でシステムリセットをロジック回路５４０（ＭＰＵインターフェース回路５４６、コマンドデコーダ５１４、コマンドレジスタ５１５、内部制御回路５４７）に伝えることもできる。

図３に、イニシャライズ処理の動作例を説明するための図を示す。図３において、反転リセット信号ＸＲＥＳは、反転リセット信号ＸＲＥＳが変化する様子を示し、ＥＥＰＲＯＭ１３４は、ＥＥＰＲＯＭ１３４からデータを読み出す様子を示し、制御レジスタ３０は、制御レジスタ３０にデータを書き込む様子を示す。
内部制御回路５４７は、電源投入時またはシステムリセット時に、ＥＥＰＲＯＭ１３４に記憶されている制御パラメータを制御レジスタ３０に書き込んで、制御レジスタ３０のイニシャライズ処理を行う。具体的には、内部制御回路５４７は、電源投入時またはシステムリセット時に、ＥＥＰＲＯＭ１３４の先頭アドレス値から最終アドレス値まで、ＥＥＰＲＯＭ１３４に記憶される制御パラメータのすべてを、外部メモリ制御回路５４３を介して読み出す。図３の例において、ＥＥＰＲＯＭ１３４は、階調制御パラメータとして、４つの階調特性データＧＣＳＥＴ−０、ＧＣＳＥＴ−１、ＧＣＳＥＴ−２、ＧＣＳＥＴ−３を記憶し、４つの階調特性データＧＣＳＥＴ−０、ＧＣＳＥＴ−１、ＧＣＳＥＴ−２、ＧＣＳＥＴ−３が、読み出される。
内部制御回路５４７は、電源投入時またはシステムリセット時に、ＥＥＰＲＯＭ１３４から読み出した階調制御パラメータ以外の制御パラメータの各々を、制御レジスタ３０中の対応する領域（制御レジスタ３０中の対応するアドレス値）にレジスタ書き込み回路２０を介して書き込む。読み出した階調制御パラメータについては、１つの階調特性データ（たとえば、階調特性データＧＣＳＥＴ−０）だけが、制御レジスタ３０中の対応する領域（階調特性データレジスタ４０）にレジスタ書き込み回路２０を介して書き込まれる。図３の例において、制御レジスタ３０には、１つの階調特性データ（初期設定用の１つの階調特性データ）だけが書き込まれることを示す。

ところで、特許文献１（特開２００６−２４３２３１号公報）の図８に開示される第１〜第Ｊのガンマ補正データレジスタ２２０−１〜２２０−Ｊは、特許文献１の図４に開示されるＥＥＰＲＯＭ１２０に記憶される第１〜第Ｊのガンマ補正データのすべてを保持する。これとは対照的に、本実施形態の制御レジスタ３０（階調特性データレジスタ４０）は、ＥＥＰＲＯＭ１３４に記憶される複数の階調特性データの中の１つの階調特性データを保持すればよい。したがって、制御レジスタ３０の保持容量は、小さくすることができる。言い換えれば、制御レジスタ３０は、小型化することができる。

３．２．リライト
ＭＰＵ１３０は、所与の階調特性データの要求を認識すると、たとえば、コマンド／データの識別信号ＡＯ、反転ライト信号ＸＷＲ、８ビットのコマンド／データＤ７〜Ｄ０で、所与の階調特性データの要求をロジック回路５４０（ＭＰＵインターフェース回路５４６、コマンドデコーダ５１４、コマンドレジスタ５１５、内部制御回路５４７）に伝える。コマンド／データの識別信号ＡＯは、ＭＰＵ１３０からロジック回路５４０へのデータがコマンドである時にＬｏｗを示し、ＭＰＵ１３０からロジック回路５４０へのデータがコマンドのパラメータである時にＨｉｇｈを示す。８ビットのコマンド／データＤ７〜Ｄ０は、コマンド／データの識別信号ＡＯに応じて、コマンドまたはパラメータを示す。反転ライト信号ＸＷＲは、８ビットのコマンド／データＤ７〜Ｄ０がロジック回路５４０でデコードされる時にＬｏｗを示す。

図４に、リライト処理の動作例を説明するための図を示す。図４において、コマンド／データの識別信号ＡＯは、コマンド／データの識別信号ＡＯが変化する様子を示し、反転ライト信号ＸＷＲは、反転ライト信号ＸＷＲが変化する様子を示し、データ／コマンドＤ７〜Ｄ０は、データ／コマンドＤ７〜Ｄ０が変化する様子を示し、コマンドレジスタ５１５（ＦＬＧ＿ＧＡＭＳＥＴ）は、コマンドレジスタ５１５中の対応する領域ＦＬＧ＿ＧＡＭＳＥＴのデータが書き換えられる様子を示し、コマンドレジスタ５１５（ＲＥＧ＿ＧＡＭＳＥＬ）は、コマンドレジスタ５１５中の対応する領域ＲＥＧ＿ＧＡＭＳＥＬのデータが書き換えられる様子を示し、ＥＥＰＲＯＭ１３４は、ＥＥＰＲＯＭ１３４からデータを読み出す様子を示し、制御レジスタ３０は、制御レジスタ３０にデータを書き込む様子を示す。
内部制御回路５４７は、所与の階調特性データの要求時に、制御レジスタ３０（階調特性データレジスタ４０）に書き込まれた階調特性データと所与の階調特性データが一致するか否かを判定する。所与の階調特性データが書き込まれた階調特性データに一致しない場合、内部制御回路５４７は、ＥＥＰＲＯＭ１３４に記憶されている所与の階調特性データを制御レジスタ３０（階調特性データレジスタ４０）に書き込んで、制御レジスタ３０のリライト処理を行う。

具体的には、リライト処理は、たとえば、以下に示すように実施する。
コマンド／データの識別信号ＡＯおよび反転ライト信号ＸＷＲの双方がＬｏｗを示す場合に、コマンドデコーダ５１４は、８ビットのコマンド／データＤ７〜Ｄ０（たとえば、上位の６ビットのコマンド／データＤ７〜Ｄ２）をデコードして、コマンドが階調特性データの設定（ＧＡＭＳＥＴ）であることを認識する。コマンドレジスタ５１５は、デコード結果に応じて、対応する領域（ＦＬＧ＿ＧＡＭＳＥＴ）に、そのコマンド（階調特性データの設定（ＧＡＭＳＥＴ））が入力したことを記憶する。コマンドレジスタ５１５中の対応する領域（ＦＬＧ＿ＧＡＭＳＥＴ）にそのコマンド（階調特性データの設定（ＧＡＭＳＥＴ））が入力されたことを記憶する場合、コマンドレジスタ５１５中の対応する領域（ＦＬＧ＿ＧＡＭＳＥＴ）は、Ｈｉｇｈを示す信号を内部制御回路５４７に出力する。このようにして、内部制御回路５４７は、コマンド（階調特性データの設定（ＧＡＭＳＥＴ））を認識する。同時に、内部制御回路５４７は、制御レジスタ３０（階調特性データレジスタ４０）に書き込まれた階調特性データを、コマンドレジスタ５１５中の対応する領域（ＲＥＧ＿ＧＡＭＳＥＬ）を介して認識する。なお、コマンドレジスタ５１５の対応する領域（ＲＥＧ＿ＧＡＭＳＥＬ）は、電源投入時またはシステムリセット時に、初期設定用の１つの階調特性データ（たとえば、ＧＣＳＥＴ−０）を示す。

次に、コマンド／データの識別信号ＡＯがＨｉｇｈを示し且つ反転ライト信号ＸＷＲがＬｏｗを示す場合に、コマンドデコーダ５１４は、８ビットのコマンド／データＤ７〜Ｄ０（たとえば、下位の２ビットのコマンド／データＤ１〜Ｄ０）をデコードして、コマンドのパラメータが所望の階調特性データ（たとえば、ＧＣＳＥＴ−１）であることを認識する。コマンドデコーダ５１４は、デコード結果を内部制御回路５４７に伝える。内部制御回路５４７は、制御レジスタ３０（階調特性データレジスタ４０）に書き込まれた階調特性データ（たとえば、ＧＣＳＥＴ−０（リフレッシュ時））とデコード結果（たとえば、ＧＣＳＥＴ−１（リライト時））が一致するか否かを判定する。デコード結果（たとえば、ＧＣＳＥＴ−１）が制御レジスタ３０に書き込まれた階調特性データ（たとえば、ＧＣＳＥＴ−０）と一致しない場合、内部制御回路５４７は、所与の階調特性データの要求を認識する。内部制御回路５４７は、所与の階調特性データの要求時に、許可信号をコマンドレジスタ５１５に伝える。コマンドレジスタ５１５は、デコード結果および判定結果（許可信号）に応じて、対応する領域（ＲＥＧ＿ＧＡＭＳＥＬ）に、そのコマンドのパラメータ（所望の階調特性データ（たとえば、ＧＣＳＥＴ−１））を記憶する。たとえば、コマンドレジスタ５１５中の対応する領域（ＲＥＧ＿ＧＡＭＳＥＬ）は、初期設定用の１つの階調特性データ（たとえば、ＧＣＳＥＴ−０）の代わりに、所望の階調特性データ（たとえば、ＧＣＳＥＴ−１）を示す。

内部制御回路５４７は、所与の階調特性データの要求時に、ＥＥＰＲＯＭ１３４に記憶されている所与の階調特性データ（たとえば、ＧＣＳＥＴ−１）を外部メモリ制御回路５４３を介して読み出す。図４の例において、ＥＥＰＲＯＭ１３４は、階調制御パラメータとして、４つの階調特性データＧＣＳＥＴ−０、ＧＣＳＥＴ−１、ＧＣＳＥＴ−２、ＧＣＳＥＴ−３を記憶し、所与の１つの階調特性データ（たとえば、階調特性データＧＣＳＥＴ−１）だけが、読み出される。
内部制御回路５４７は、所与の階調特性データの要求時に、ＥＥＰＲＯＭ１３４から読み出した所与の１つの階調特性データを制御レジスタ３０中の対応する領域（階調特性データレジスタ４０）にレジスタ書き込み回路２０を介して書き込む。図４の例において、制御レジスタ３０には、１つの階調特性データ（所望の１つの階調特性データ）だけが書き込まれることを示す。
内部制御回路５４７は、ＥＥＰＲＯＭ１３４に記憶されている所与の階調特性データ（たとえば、ＧＣＳＥＴ−１）の読み出しおよび制御レジスタ３０への所与の階調特性データ（たとえば、ＧＣＳＥＴ−１）の書き込みが終了すると、コマンド（階調特性データの設定（ＧＡＭＳＥＴ））終了結果をコマンドレジスタ５１５に伝える。コマンドレジスタ５１５は、コマンド終了結果に応じて、対応する領域（ＦＬＧ＿ＧＡＭＳＥＴ）に、そのコマンド（階調特性データの設定（ＧＡＭＳＥＴ））が入力したことの記憶を消去する。

図５に、リライト処理のもう１つの動作例を説明するための図を示す。
ＭＰＵ１３０からのコマンド／データの内容（所与の階調特性データ）が、制御レジスタ３０によって実際に保持される１つの階調特性データを表す場合、内部制御回路５４７は、リライト処理を行わない。すなわち、内部制御回路５４７は、所与の階調特性データの要求時に、制御レジスタ３０（階調特性データレジスタ４０）に書き込まれた階調特性データと所与の階調特性データが一致する場合、ＥＥＰＲＯＭ１３４に記憶されている所与の階調特性データの読み出しを行わない。コマンドレジスタ５１５は、デコード結果および判定結果（許可信号なし）に応じて、対応する領域（ＦＬＧ＿ＧＡＭＳＥＴ）に、そのコマンド（階調特性データの設定（ＧＡＭＳＥＴ））が入力したことの記憶を消去する。コマンドレジスタ５１５中の対応する領域（ＦＬＧ＿ＧＡＭＳＥＴ）にそのコマンド（階調特性データの設定（ＧＡＭＳＥＴ））が入力されたことを記憶しない場合、コマンドレジスタ５１５中の対応する領域（ＦＬＧ＿ＧＡＭＳＥＴ）は、Ｌｏｗを示す信号を内部制御回路５４７に出力する。このように、内部制御回路５４７は、ＭＰＵ１３０からのコマンド／データ（リライト要求）を無視することができる。この場合、内部制御回路５４７は、無駄なリライト処理を行わない。

３．３．リフレッシュ
内部制御回路５４７は、イニシャライズ処理において、ＥＥＰＲＯＭ１３４から読み出された制御パラメータを制御レジスタ３０に書き込む。制御パラメータは、リフレッシュ期間情報および表示特性制御パラメータを含み、表示特性制御パラメータは、階調制御パラメータ（階調特性データ）を含む。また、内部制御回路５４７は、リライト処理において、ＥＥＰＲＯＭ１３４から読み出された階調制御パラメータ（階調特性データ）を制御レジスタ３０（階調特性データレジスタ４０）に書き込む。たとえば、携帯電話などの電子機器では、その使用状況により、静電気（ＥＳＤ）などの種々の外部要因が発生する。そして、制御レジスタ３０に設定された制御パラメータが、この外部要因が原因となって変更されてしまうと、たとえば、最適な表示特性を維持できなくなる可能性がある。
そこで、内部制御回路５４７は、所与のリフレッシュの要求時に、ＥＥＰＲＯＭ１３４に記憶されている制御パラメータを制御レジスタ３０に書き込んで、制御レジスタ３０のリフレッシュ処理を行う。所与のリフレッシュの要求は、制御レジスタ３０に書き込まれたリフレッシュ期間情報に基づく要求とＭＰＵ１３０からのコマンドに基づく要求とを含む。

図６に、所与のリフレッシュの要求の例を説明するための図を示す。図６（Ａ）は、制御レジスタ３０に書き込まれたリフレッシュ期間情報に基づく要求を示し、図６（Ｂ）は、ＭＰＵ１３０からのコマンドに基づく要求を示す。
制御レジスタ３０は、リフレッシュ期間として、例えば、リフレッシュなし、６４、１２８、１９２、２５６フレームなどを記憶する。内部制御回路５４７は、フレッシュ期間情報（リフレッシュなしを除く）に基づき、自動リフレッシュ設定情報をコマンドレジスタ５１５に伝える。図６（Ａ）に示されるように、コマンドレジスタ５１５は、自動リフレッシュ設定情報に応じて、対応する領域（ＦＬＧ＿ＡＵＴＯＲＥＦＳＥＴ）に、リフレッシュの要求（ＡＵＴＯＲＥＤＳＥＴ）が入力したことを記憶する。
ＭＰＵ１３０は、リフレッシュ要求（コマンドリフレッシュ）を認識する場合、コマンド／データの識別信号ＡＯ、反転ライト信号ＸＷＲ、８ビットのコマンドＤ７〜Ｄ０でリフレッシュ要求をロジック回路５４０（ＭＰＵインターフェース回路５４６、コマンドデコーダ５１４、コマンドレジスタ５１５、内部制御回路５４７）に伝える。コマンドデコーダ５１４は、８ビットのコマンド／データＤ７〜Ｄ０（たとえば、上位の６ビットのコマンド／データＤ７〜Ｄ２）をデコードして、コマンドがリフレッシュの要求（ＣＯＭＲＥＦＳＥＴ）であることを認識する。図６（Ｂ）に示されるように、コマンドレジスタ５１５は、デコード結果に応じて、対応する領域（ＦＬＧ＿ＣＯＭＲＥＦＳＥＴ）に、そのコマンド（コマンドがリフレッシュの要求（ＣＯＭＲＥＦＳＥＴ））が入力したことを記憶する。

図７に、所与のリフレッシュの要求の例を説明するためのもう１つの図を示す。
内部制御回路５４７は、コマンドレジスタ５１５を介して、リフレッシュの要求（ＡＵＴＯＲＥＤＳＥＴまたはＣＯＭＲＥＦＳＥＴ）を認識する。内部制御回路５４７は、リフレッシュの要求を認識すると、ＥＥＰＲＯＭ１３４の先頭アドレス値から最終アドレス値まで、ＥＥＰＲＯＭ１３４に記憶される制御パラメータのすべてを、外部メモリ制御回路５４３を介して読み出す。図７の例において、ＥＥＰＲＯＭ１３４は、階調制御パラメータとして、４つの階調特性データＧＣＳＥＴ−０、ＧＣＳＥＴ−１、ＧＣＳＥＴ−２、ＧＣＳＥＴ−３を記憶し、４つの階調特性データＧＣＳＥＴ−０、ＧＣＳＥＴ−１、ＧＣＳＥＴ−２、ＧＣＳＥＴ−３が、読み出される。
内部制御回路５４７は、所与のリフレッシュの要求時に、ＥＥＰＲＯＭ１３４から読み出した階調制御パラメータ以外の制御パラメータの各々を、制御レジスタ３０中の対応する領域（制御レジスタ３０中の対応するアドレス値）にレジスタ書き込み回路２０を介して書き込む。読み出した階調制御パラメータについては、１つの階調特性データ（たとえば、階調特性データＧＣＳＥＴ−１）だけが、制御レジスタ３０中の対応する領域（階調特性データレジスタ４０）にレジスタ書き込み回路２０を介して書き込まれる。図７の例において、制御レジスタ３０には、１つの階調特性データだけが書き込まれることを示す。

１つの階調特性データ（たとえば、階調特性データＧＣＳＥＴ−１）は、コマンドレジスタ５１５中の対応する領域（ＲＥＧ＿ＧＡＭＳＥＬ）に基づく。たとえば、電源投入後またはシステムリセット後のリライト処理によって、コマンドレジスタ５１５中の対応する領域（ＲＥＧ＿ＧＡＭＳＥＬ）が書き換え用の１つの階調特性データ（たとえば、ＧＣＳＥＴ−１）を示し続けている場合、内部制御回路５４７は、所与のリフレッシュの要求時に、書き換え用の１つの階調特性データ（たとえば、ＧＣＳＥＴ−１）だけを制御レジスタ３０中の対応する領域（階調特性データレジスタ４０）に書き込む。代替的に、イニシャライズ処理によって、コマンドレジスタ５１５中の対応する領域（ＲＥＧ＿ＧＡＭＳＥＬ）が初期設定用の１つの階調特性データ（たとえば、ＧＣＳＥＴ−０）を示し続けている場合、内部制御回路５４７は、所与のリフレッシュの要求時に、初期設定用の１つの階調特性データ（たとえば、ＧＣＳＥＴ−０）だけを制御レジスタ３０中の対応する領域（階調特性データレジスタ４０）に書き込む。

図８に、所与のリフレッシュの要求の例を説明するための他の図を示す。
内部制御回路５４７は、所与のリフレッシュの要求時に、ＥＥＰＲＯＭ１３４に記憶されている制御パラメータであって階調制御パラメータ以外の制御パラメータだけを、制御レジスタ３０に書き込んで、制御レジスタ３０のリフレッシュ処理を行ってもよい。読み出した階調制御パラメータについては、制御レジスタ３０中の対応する領域（階調特性データレジスタ４０）への書き込みを省略してもよい。言い換えれば、階調制御パラメータについては、リライト処理で、リフレッシュ処理を代用してもよい。

４．リライト要求及びリフレッシュ要求
図９に、リライト処理およびリフレッシュ処理の動作例を説明するための図を示し、図１０に、所与のリフレッシュの要求の動作例を説明するための図を示す。図１０（Ａ）は、リライト処理を説明するための図を示し、図１０（Ｂ）は、リフレッシュ処理を説明するための図を示し、図１０（Ｃ）は、リライト処理およびリフレッシュ処理を説明するための図を示す。
本実施形態では、好ましくは、表示パネル５１２（データドライバ５５０）の非表示期間において、制御レジスタ３０のリライト処理およびリフレッシュ処理を行う。

より具体的には本実施形態では図９に示すように、表示パネル５１２に、表示ライン領域ＤＲＧとオフライン（display off line）領域ＦＲＧ１、ＦＲＧ２が設けられている。
ここで表示ライン領域ＤＲＧは、実際に画像が表示される領域である。一方、オフライン領域ＦＲＧ１、ＦＲＧ２は、画像が表示されない領域（ダミー領域）である。

好ましくは、図９の符号Ｂ１に示すように、表示パネル５１２の非表示期間（好ましくは、垂直フロントポーチの開始時（垂直ブランキング期間の開始時））において、制御レジスタ３０のリライト処理を行うようにしている。これにより、制御レジスタ３０のリライト処理（階調特性データの書き込み処理）が、表示動作に悪影響を及ぼすのを防止できる。図４において、ＥＥＰＲＯＭ１３４に記憶されている所与の階調特性データ（たとえば、ＧＣＳＥＴ−１）の読み出しおよび制御レジスタ３０への所与の階調特性データ（たとえば、ＧＣＳＥＴ−１）の書き込みが表示期間に予定される場合、その読み出しおよび書き込みの開始は、図１０（Ａ）に示すように、非表示期間まで遅延させることが好ましい。

また、本実施形態では、図９の符号Ｃ１に示すように、表示パネル５１２の非表示期間（好ましくは、垂直バックポーチの開始時）において、制御レジスタ３０のリフレッシュ処理を行うようにしている。これにより、制御レジスタ３０のリフレッシュ処理（階調制御パラメータ（階調特性データ）以外の表示特性制御パラメータの書き込み処理）が、表示動作に悪影響を及ぼすのを防止できる。図７または図８において、ＥＥＰＲＯＭ１３４に記憶されている制御パラメータの読み出しおよび制御レジスタ３０への制御パラメータの書き込みが表示期間に予定される場合、その読み出しおよび書き込みの開始は、図１０（Ｂ）に示すように、非表示期間まで遅延させることが好ましい。なお、図１０（Ｂ）において、その読み出しおよび書き込みの開始は、垂直バックポーチの開始時から垂直フロントポーチの開始時に変更してもよく、または／かつ、その読み出しおよび書き込みの期間は、１つの非表示期間および１つの表示期間から複数の非表示期間だけに変更してもよい。

また、本実施形態では、図１０（Ｃ）に示すように、リライト処理とリフレッシュ処理とが非表示期間において競合する場合、リフレッシュ処理は、リライト処理の後に行われる。制御レジスタ３０に設定された制御パラメータが外部要因によって変更されている可能性が低い場合、リライト処理がリフレッシュ処理に優先しても、リライト処理中の表示動作に及ぼす悪影響は、少ない。なお、図１０（Ｃ）において、リフレッシュ処理の開始は、次の非表示区間まで遅延させてもよく、あるいは、リライト処理と競合するリフレッシュ処理だけを省略してもよい。

５．階調電圧生成回路
図１１に図１の階調電圧生成回路６１０の構成例を示す。振幅調整レジスタ３００、傾き調整レジスタ３０２、微調整レジスタ３０４には、階調特性の調整データが設定される。この調整データの設定（書き込み）はロジック回路５４０（内部制御回路５４７、制御レジスタ３０）により行われる。例えば振幅調整レジスタ３００に調整データを設定することで、階調電圧の振幅調整が可能になる。また傾き調整レジスタ３０２に調整データを設定することで、階調特性の傾き調整が可能になる。即ち傾き調整レジスタ３０２に設定される４ビットの調整データＶＲＰ３に基づいて、ラダー抵抗を構成する抵抗素子ＲＬ１２の抵抗値が変化し、傾き調整が可能になる。ＶＲＰ２〜ＶＲＰ０についても同様である。また微調整レジスタ３０４に調整データを設定することで、階調特性の微調整が可能になる。即ち微調整レジスタ３０４に設定される３ビットの調整データＶＰ８に基づいて、８ｔｏ１セレクタ３１８が、抵抗素子ＲＬ１１の８個のタップのうちから１つのタップを選択し、選択されたタップの電圧をＶＯＰ８として出力する。これにより階調特性の微調整が可能になる。ＶＰ７〜ＶＰ１についても同様である。

階調アンプ部３２０は、８ｔｏ１セレクタ３１１〜３１８の出力ＶＯＰ１〜ＶＯＰ８やＶＤＤＨ、ＶＳＳＨに基づいて、階調電圧Ｖ０〜Ｖ６３を出力する。具体的には階調アンプ部３２０は、ＶＯＰ１〜ＶＰＯＰ８が入力される第１〜第８のインピーダンス変換回路（ボルテージフォロワ接続された演算増幅器）を含む。そして例えば第１〜第８のインピーダンス変換回路のうちの隣り合うインピーダンス変換回路の出力電圧を抵抗分割することで、階調電圧Ｖ１〜Ｖ６２が生成される。
なお、制御レジスタ３０に保持される１つの階調特性データは、複数の色成分を有してもよい。この場合、振幅調整レジスタ３００、傾き調整レジスタ３０２、微調整レジスタ３０４には、複数の色成分の中の対応する１つの色成分の階調特性の調整データが設定される。代替的に、制御レジスタ３０に保持される１つの階調特性データが、振幅調整レジスタ３００、傾き調整レジスタ３０２、微調整レジスタ３０４を直接に代用してもよい。
図１の階調電圧生成回路６１０は、複数の階調電圧生成回路ブロックを含み、各階調電圧生成回路ブロックが図１１に示される回路で構成されてもよい。

ＥＥＰＲＯＭ１３４（制御レジスタ３０）に記憶される階調制御パラメータ（階調特性データＧＣＳＥＴ）としては、種々のものを考えることができる。たとえば、本実施形態は、ＴＦＤ方式に対応する階調制御パラメータおよび階調電圧生成回路６１０を採用してもよい。
本実施形態では、電気光学材料として液晶を用いる液晶装置に本発明を適用した場合について説明した。しかしながら、本発明は、エレクトロルミネッセンス、蛍光表示管、プラズマディスプレイ、或いは有機ＥＬなど電気光学効果を利用した電気光学装置にも広く適用できる。

当業者は、上述した本実施形態が、本発明の精神を逸脱することなく、（場合によって技術常識を参照することによって、）変形され得ることを容易に理解できるであろう。本発明の範囲は、本実施形態の全部または一部およびそれらの変形を含み、特許請求の範囲およびその均等な範囲によって定められる。

集積回路装置の構成例を示すブロック図。 図１のロジック回路５４０の構成例を示すブロック図。 イニシャライズ処理の動作例を説明するための図。 リライト処理の動作例を説明するための図。 リライト処理のもう１つの動作例を説明するための図。 図６（Ａ）（Ｂ）は、所与のリフレッシュの要求の例を説明するための図。 所与のリフレッシュの要求の例を説明するためのもう１つの図。 所与のリフレッシュの要求の例を説明するための他の図。 リライト処理およびリフレッシュ処理の動作例を説明するための図。 図１０（Ａ）（Ｂ）（Ｃ）は、リライト処理および／またはリフレッシュ処理の動作例を説明するための図。 図１の階調電圧生成回路６１０の構成例を示すブロック図。

符号の説明

１０ 集積回路装置、２０ レジスタ書き込み回路、３０ 制御レジスタ、
４０ 階調特性データレジスタ、１１２ 選択用電圧生成回路、
１１４ 階調電圧選択回路、１３０ ホスト（ＭＰＵ）、
１３４ 外部メモリ（ＥＥＰＲＯＭ）、３００ 振幅調整レジスタ、
３０２ 傾き調整レジスタ、３０４ 微調整レジスタ、
３１１〜３１８ ８ｔｏ１セレクタ、３２０ 階調アンプ部、５１２ 表示パネル、
５１４ コマンドデコーダ、５１５ コマンドレジスタ、５２０ メモリ、
５２２ メモリセルアレイ、５２４ ローアドレスデコーダ、
５２６ カラムアドレスデコーダ、５２８ ライト／リード回路、
５４０ ロジック回路、５４２ 制御回路、５４３ 外部メモリ制御回路、
５４４ 表示タイミング制御回路、５４６ ホスト（ＭＰＵ）インターフェース回路、
５４８ ＲＧＢインターフェース回路、５４７ 内部制御回路、
５５０ データドライバ、５７０ 走査ドライバ、５９０ 電源回路、
６１０ 階調電圧生成回路

Claims (12)

1. 電子機器であって、
   複数の走査線と複数のデータ線とを有する電気光学パネルと、
   前記電気光学パネルを制御する集積回路装置と、
   前記電気光学パネルに適合する複数の階調特性データを記憶する第１のメモリであって、前記集積回路装置の外部に配置される第１のメモリと、
   前記集積回路装置および前記第１のメモリを制御する処理部と、
   を含み、
   前記集積回路装置は、
   前記複数の走査線を駆動する走査ドライバと、
   前記複数のデータ線を駆動するデータドライバと、
   複数の階調データを記憶する第２のメモリと、
   複数の階調信号を生成する階調信号生成回路と、
   前記走査ドライバ、前記データドライバ、前記第２のメモリおよび前記階調信号生成回路を制御するロジック回路と、
   を有し、
   前記ロジック回路は、電源投入時またはシステムリセット時に、前記第１のメモリから読み出された前記複数の階調特性データの中の１つの階調特性データを初期設定用の階調特性データとして取り込み、
   前記ロジック回路は、所与の階調特性データの要求時に、前記ロジック回路に取り込まれている前記初期設定用の階調特性データと前記所与の階調特性データが一致するか否かを判定し、前記所与の階調特性データが前記初期設定用の階調特性データと一致しない場合、前記第１のメモリから読み出された前記複数の階調特性データの中の前記所与の階調特性データを書き換え用の階調特性データとして取り込み、前記初期設定用の階調特性データを前記書き換え用の階調特性データに置き換え、
   前記階調信号生成回路は、前記ロジック回路に実際に取り込まれている階調特性データに基づき前記複数の階調信号を生成し、
   前記データドライバは、前記複数の階調信号の中の１つの階調信号で前記複数のデータ線の中の１つのデータ線を駆動し、前記第２のメモリに記憶される複数の階調データの中の１つの階調データは、前記１つの階調信号および前記１つのデータ線に対応する、電子機器。
2. 請求項１において、
   前記第１のメモリは、複数の制御パラメータを記憶し、前記複数の制御パラメータの中の１つの制御パラメータは、前記複数の階調特性データに階調制御パラメータとして対応し、
   前記ロジック回路は、前記電源投入時または前記システムリセット時に、前記第１のメモリから読み出された前記複数の制御パラメータの中から前記階調制御パラメータを除かれた前記複数の制御パラメータの残部を取り込み、前記階調制御パラメータについては、前記第１のメモリから読み出された前記複数の階調特性データの中の１つの階調特性データを初期設定用の階調特性データとして取り込み、
   前記ロジック回路は、所与のリフレッシュの要求時に、前記第１のメモリから読み出された前記複数の制御パラメータの中から前記階調制御パラメータを除かれた前記複数の制御パラメータの残部を取り込み、前記階調制御パラメータについては、前記第１のメモリから読み出された前記複数の階調特性データの中の１つの階調特性データをリフレッシュ用の階調特性データとして取り込み、前記リフレッシュ用の階調特性データは、前記ロジック回路に実際に取り込まれている階調特性データに対応する、電子機器。
3. 集積回路装置であって、
   データを保持可能な制御レジスタと、
   処理部からの指示を認識し、前記制御レジスタへのデータの書き込みを制御する内部制御回路と、
   を含み、
   前記内部制御回路は、電源投入時またはシステムリセット時に、メモリから読み出された前記複数の階調特性データの中の１つの階調特性データを初期設定用の階調特性データとして前記制御レジスタに書き込み、
   前記内部制御回路は、所与の階調特性データの要求時に、前記制御レジスタに書き込まれている前記初期設定用の階調特性データと前記所与の階調特性データが一致するか否かを判定し、前記所与の階調特性データが前記初期設定用の階調特性データと一致しない場合、前記メモリから読み出された前記複数の階調特性データの中の前記所与の階調特性データを書き換え用の階調特性データとして前記制御レジスタに書き込み、前記初期設定用の階調特性データを前記書き換え用の階調特性データに置き換える、集積回路装置。
4. 請求項３において、
   前記内部制御回路は、前記所与の階調特性データが前記初期設定用の階調特性データと一致する場合、前記所与の階調特性データを書き換え用の階調特性データとして前記制御レジスタに書き込まない、集積回路装置。
5. 請求項３において、
   前記内部制御回路は、第２の所与の階調特性データの要求時に、前記制御レジスタに実際に書き込まれている階調特性データと前記第２の所与の階調特性データが一致するか否かを判定し、前記第２の所与の階調特性データが前記実際に書き込まれている階調特性データと一致しない場合、前記メモリから読み出された前記複数の階調特性データの中の前記第２の所与の階調特性データを前記書き換え用の階調特性データとして前記制御レジスタに書き込み、前記実際に書き込まれていた階調特性データを前記書き換え用の階調特性データに置き換える、集積回路装置。
6. 請求項３乃至５のいずれかにおいて、
   前記メモリは、複数の制御パラメータを記憶し、前記複数の制御パラメータの中の１つの制御パラメータは、前記複数の階調特性データに階調制御パラメータとして対応し、
   前記内部制御回路は、前記電源投入時または前記システムリセット時に、前記メモリから読み出された前記複数の制御パラメータの中から前記階調制御パラメータを除かれた前記複数の制御パラメータの残部を前記制御レジスタに書き込み、前記階調制御パラメータについては、前記メモリから読み出された前記複数の階調特性データの中の１つの階調特性データを初期設定用の階調特性データとして前記制御レジスタに書き込み、
   前記内部制御回路は、所与のリフレッシュの要求時に、前記メモリから読み出された前記複数の制御パラメータの中から前記階調制御パラメータを除かれた前記複数の制御パラメータの残部を前記制御レジスタに書き込み、前記階調制御パラメータについては、前記メモリから読み出された前記複数の階調特性データの中の１つの階調特性データをリフレッシュ用の階調特性データとして前記制御レジスタに書き込み、前記リフレッシュ用の階調特性データは、前記制御レジスタに実際に書き込まれている階調特性データに対応する、集積回路装置。
7. 請求項３において、
   前記集積回路装置は、前記制御レジスタに実際に書き込まれている階調特性データに基づいて電気光学パネルを駆動し、
   前記内部制御回路は、前記所与の階調特性データの要求時に、前記電気光学パネルの非表示期間で、前記所与の階調特性データの書き込みを開始する、集積回路装置。
8. 請求項６において、
   前記集積回路装置は、前記制御レジスタに実際に書き込まれている階調特性データに基づいて電気光学パネルを駆動し、
   前記内部制御回路は、前記所与のリフレッシュの要求時に、前記電気光学パネルの非表示期間で、前記複数の制御パラメータの書き込みを開始する、集積回路装置。
9. 請求項８において、
   前記所与の階調特性データの要求が記所与のリフレッシュの要求と競合する場合、前記内部制御回路は、記所与のリフレッシュの要求に対して前記所与の階調特性データの要求を優先させ、前記電気光学パネルの前記非表示期間で、前記所与の階調特性データの書き込みを開始する、集積回路装置。
10. 請求項９において、
    前記処理部からの指示を保持可能なコマンドレジスタを
    さらに含み、
    前記内部制御回路は、前記所与の階調特性データの要求時に、前記所与の階調特性データの要求が入力したことを前記コマンドレジスタ中の対応する第１の領域に記憶し、
    前記内部制御回路は、前記所与のリフレッシュの要求時に、前記所与のリフレッシュの要求が入力したことを前記コマンドレジスタ中の対応する第２の領域に記憶し、
    前記内部制御回路は、前記第１および第２の領域の記憶内容に応じて、前記所与の階調特性データの要求が記所与のリフレッシュタの要求と競合することを認識する、集積回路装置。
11. 請求項３乃至１０のいずれかにおいて、
    前記メモリに記憶される複数の階調特性データの各々は、複数の色成分を有する、集積回路装置。
12. 階調特性データの設定方法であって、
    第１のモードで、メモリに記憶される複数の階調特性データの中から選択された第１の１つの階調特性データを制御レジスタに書き込み、
    第２のモードで、前記メモリに記憶される複数の階調特性データの中から選択された第２の１つの階調特性データを前記制御レジスタに書き込んで、前記第１の１つの階調特性データを前記第２の１つの階調特性データに書き換える階調特性データの設定方法。

Images