JP2010066590A - 表示ドライバ、表示ドライバ装置、電気光学装置、及び表示ドライバに複数のパラメータデータを設定する方法 - Google Patents

Abstract

【課題】 処理装置の負担を軽減する表示ドライバ等を提供する。
【解決手段】 電気光学パネルを駆動するための表示ドライバ１０は、複数のパラメータデータを格納するパラメータレジスタ回路３０と、前記パラメータレジスタ回路に格納される前記複数のパラメータデータに基づいて前記電気光学パネルを制御する制御回路５２４，５２６，５４４，５９０，６１０と、前記複数のパラメータデータの一部を記憶する第１の不揮発性メモリ回路５４６と、所与のタイミングで前記第１の不揮発性メモリ回路に記憶される前記複数のパラメータデータの前記一部と前記表示ドライバの外部の第２の不揮発性メモリに記憶される前記複数のパラメータデータの他の一部とを前記パラメータレジスタ回路に書き込むレジスタ書き込み回路２０と、を含む。
【選択図】 図１

Description

本発明は、表示ドライバ、表示ドライバ装置、電気光学装置、及び表示ドライバに複数のパラメータデータを設定する方法等に関する。

電気光学装置は、表示ドライバを含むことができる（例えば、特許文献１、特許文献２）。例えば、表示ドライバは、表示ドライバの外部の不揮発性メモリ（例えば、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory））又は内部の不揮発性メモリ回路（例えば、ＯＴＰＲＯＭ（One Time Programmable ROM））の何れか一方に記憶されたパラメータをパラメータレジスタ回路（例えば、制御レジスタ）に書き込む。

特開２００５−１８２０８０号公報 特開２００５−１９５７４６号公報

本発明の幾つかの態様によれば、処理装置の負担を軽減する表示ドライバ、表示ドライバ装置、電気光学装置、及び表示ドライバに複数のパラメータデータを設定する方法を提供できる。

以下に、本発明に従う複数の態様を例示する。以下に例示される複数の態様は、本発明を容易に理解するために用いられている。したがって、当業者は、本発明が、以下に例示される複数の態様によって不当に限定されないことを留意すべきである。

本発明の一態様は、電気光学パネルを駆動するための表示ドライバであって、
複数のパラメータデータを格納するパラメータレジスタ回路と、
前記パラメータレジスタ回路に格納される前記複数のパラメータデータに基づいて前記電気光学パネルを制御する制御回路と、
前記複数のパラメータデータの一部を記憶する第１の不揮発性メモリ回路と、
所与のタイミングで、前記第１の不揮発性メモリ回路に記憶される前記複数のパラメータデータの前記一部と、前記表示ドライバの外部の第２の不揮発性メモリに記憶される前記複数のパラメータデータの他の一部とを、前記パラメータレジスタ回路に書き込むレジスタ書き込み回路と、
を含み表示ドライバに関係する。

表示ドライバは、第１の不揮発性メモリ回路と第２の不揮発性メモリとを使用することができる。第２の不揮発性メモリに初期値を書き込む際に、第２の不揮発性メモリを独自に設定することができ、処理装置の負担を軽減できる。

また本発明の一態様では、表示ドライバは、
処理装置からのコマンドデータをデコードするデコーダ回路と、
前記デコード回路のデコード結果に応じて、前記パラメータレジスタ回路に格納される前記複数のパラメータデータの前記他の一部に関して、前記第２の不揮発性メモリへの書き込みを制御する外部メモリ制御回路と、
をさらに含んでもよい。

処理装置は、第２の不揮発性メモリへの書き込みを示すコマンドデータを表示ドライバに送信するだけでよい。第２の不揮発性メモリに初期値を書き込む際に、処理装置１３０の負担を軽減することができる。

また本発明の一態様では、表示ドライバは、
前記デコード回路のデコード結果に応じて、前記パラメータレジスタ回路に格納される前記複数のパラメータデータの前記一部に関して、前記第１の不揮発性メモリ回路への書き込みを制御する内部メモリ制御回路を
さらに含んでもよい。

また本発明の一態様では、前記外部メモリ制御回路は、前記デコード回路のデコード結果に応じて、前記パラメータレジスタ回路に格納される前記複数のパラメータデータの前記一部に関して、前記第２の不揮発性メモリへの書き込みを制御してもよく、
前記レジスタ書き込み回路は、第１のモードで、前記所与のタイミングで、前記第１の不揮発性メモリ回路に記憶される前記複数のパラメータデータの前記一部と、前記表示ドライバの外部の第２の不揮発性メモリに記憶される前記複数のパラメータデータの前記他の一部とを、前記パラメータレジスタに書き込んでもよく、
前記レジスタ書き込み回路は、第２のモードで、前記所与のタイミングで、前記表示ドライバの外部の第２の不揮発性メモリに記憶される前記複数のパラメータデータの前記一部及び前記他の一部を、前記パラメータレジスタに書き込んでもよい。

また本発明の一態様では、前記所与のタイミングは、電源投入時、システムリセット時、又はリフレッシュ時であってもよい。

また本発明の一態様では、前記複数のパラメータデータの前記一部は、前記電気光学パネルの特性に応じて設定されるパラメータデータであってもよい。

また本発明の他の態様は、表示ドライバ装置であって、
請求項１乃至６の何れかに記載の前記表示ドライバと、
前記複数のパラメータデータの前記他の一部を複数の領域の各領域で記憶する前記第２の不揮発性メモリと、
を含み、
前記レジスタ書き込み回路は、複数の動作モードのうちの所与の動作モードにおいて、前記所与のタイミングで、前記第１の不揮発性メモリ回路に記憶される前記複数のパラメータデータの前記一部と、前記第２の不揮発性メモリの所与の領域であって、前記所与の動作モードに対応する前記所与の領域に記憶される前記複数のパラメータデータの前記他の一部とを、前記パラメータレジスタに書き込む、表示ドライバ装置に関係する。

また本発明の他の態様は、
表示ドライバ装置であって、
電気光学パネルを駆動するための表示ドライバと、
前記表示ドライバに接続され、且つ、複数のパラメータデータを複数の領域の各領域で記憶する不揮発性メモリと、
を含み、
前記表示ドライバは、
前記複数のパラメータデータを格納するパラメータレジスタ回路と、
前記パラメータレジスタ回路に格納される前記複数のパラメータデータに基づいて前記電気光学パネルを制御する制御回路と、
複数の動作モードのうちの所与の動作モードにおいて、所与のタイミングで、前記不揮発性メモリの所与の領域であって、前記所与の動作モードに対応する前記所与の領域に記憶される前記複数のパラメータを、前記パラメータレジスタに書き込むレジスタ書き込み回路と、
を有する、表示ドライバ装置に関係する。

また本発明の他の態様は、表示ドライバ装置であって、
電気光学パネルを駆動するための表示ドライバと、
前記表示ドライバに接続され、前記表示ドライバにデータを送受信可能な処理装置と、
前記処理装置に接続され、データを記憶する外部不揮発性メモリと、
を含み、
前記表示ドライバは、
コマンドデータをデコードするデコーダ回路と、
複数のパラメータデータを格納するパラメータレジスタ回路と、
前記パラメータレジスタ回路に格納される前記複数のパラメータデータに基づいて前記電気光学パネルを制御する制御回路と、
前記複数のパラメータデータの一部を記憶する内部不揮発性メモリ回路と、
前記内部不揮発性メモリ回路への書き込み及び前記内部不揮発性メモリ回路からの読み出しを制御する内部メモリ制御回路と、
を有し、
前記表示ドライバに前記処理装置の代わりに書き込み装置が接続される時に、前記内部メモリ制御回路は、前記デコード回路のデコード結果に応じて、前記書き込み装置からの前記複数のパラメータデータの前記一部に関して、前記内部不揮発性メモリ回路への書き込みを制御し、
前記表示ドライバに前記書き込み装置の代わりに前記処理装置が接続される時に、前記内部メモリ制御回路は、前記デコード回路のデコード結果に応じて、前記内部不揮発性メモリ回路に記憶される前記複数のパラメータデータの前記一部に関して、前記処理装置への読み出しを制御し、
前記処理装置は、
コマンドデータを生成する処理回路と、
前記コマンドデータを送信する送信回路と、
前記表示ドライバからの前記内部不揮発性メモリ回路に記憶される前記複数のパラメータデータの前記一部を受信する受信回路と、
前記受信回路で受信された前記複数のパラメータデータの前記一部と、前記複数のパラメータデータの他の一部とに関して、前記外部不揮発性メモリへの書き込みを制御する外部メモリ制御回路と、
を有する、表示ドライバ装置に関係する。

また本発明の他の態様では、前記外部メモリ制御回路は、所与のタイミングで、前記外部メモリ書き込み回路に記憶される前記複数のパラメータデータの前記一部及び前記他の一部の読み出しを制御してもよく、
前記送信回路は、前記複数のパラメータデータの前記一部及び前記他の一部を前記表示ドライバに送信してもよく、
前記表示ドライバは、
前記所与のタイミングに応じて、前記複数のパラメータデータの前記一部及び前記他の一部を前記パラメータレジスタ回路に書き込むレジスタ書き込み回路を
さらに有してもよい。

また本発明の他の態様は、
上記の何れかの前記表示ドライバを含む電気光学装置に関係する。

また本発明の他の態様は、
上記の何れかの前記表示ドライバ装置を含む電気光学装置に関係する。

また本発明の他の態様は、表示ドライバに複数のパラメータデータを設定する方法であって、
前記複数のパラメータデータの一部を前記表示ドライバの第１の不揮発性メモリ回路に記憶し、
所与のタイミングで、前記第１の不揮発性メモリ回路に記憶される前記複数のパラメータデータの前記一部と、前記表示ドライバの外部の第２の不揮発性メモリに記憶される前記複数のパラメータデータの他の一部とを、前記表示ドライバのパラメータレジスタに書き込む方法に関係する。

また本発明の他の態様では、表示ドライバに複数のパラメータデータを設定する方法であって、
複数の動作モードのうちの所与の動作モードにおいて、所与のタイミングで、前記表示ドライバの外部に接続される不揮発性メモリの所与の領域であって、前記所与の動作モードに対応する前記所与の領域に記憶される前記複数のパラメータデータを、前記表示ドライバのパラメータレジスタに書き込む方法に関係する。

また本発明の他の態様では、表示ドライバに複数のパラメータデータを設定する方法であって、
書き込み装置からの前記複数のパラメータデータの一部を内部不揮発性メモリ回路に記憶し、
前記内部不揮発性メモリ回路に記憶される前記複数のパラメータデータの前記一部を処理装置に送信し、
前記処理装置からの前記複数のパラメータデータの前記一部と、前記複数のパラメータデータの他の一部とを、前記処理装置に接続される外部不揮発性メモリに記憶し、
所与のタイミングで、前記外部不揮発性メモリに記憶される前記複数のパラメータデータの前記一部及び前記他の一部を、前記処理装置を介して前記表示ドライバのパラメータレジスタに書き込む方法に関係する。

以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．電気光学装置
図１に、本実施形態の電気光学装置の構成例を示す。電気光学装置は、例えば、図１に示される表示ドライバ１０と電気光学パネル５１２と処置装置１３０とを含む。電気光学装置は、表示ドライバ１０の外部に位置する外部不揮発性メモリ１３４を含む。図１において、外部不揮発性メモリ１３４は、表示ドライバ１０に接続される。しかしながら、表示ドライバ１０の外部端子の数に制限がある場合、外部不揮発性メモリ１３４は、処置装置１３０に接続されてもよい。表示ドライバ１０は、内部不揮発性メモリ回路５４６を含む。電気光学パネル５１２は、表示ドライバ１０により駆動される。電気光学装置の範囲は、例えば、車載用表示ユニットを含む。なお、表示ドライバ１０は、図１に示される複数の回路の一部を省略してもよい。また、表示ドライバ１０は、図１に示されない回路を含んでもよい。さらに、表示ドライバ１０内の各回路は、複数の機能の一部を省略してもよく、他の機能を含んでもよい。表示ドライバ１０、処置装置１３０、及び外部不揮発性メモリ１３４の一部又は全部を、電気光学パネル５１２の上に形成してもよい。

図１において、電気光学パネル５１２は、複数のデータ線（ソース線）と、複数の走査線（ゲート線）と、各画素が複数のデータ線の何れかのデータ線及び複数の走査線の何れかの走査線により特定される複数の画素とを有する。そして各画素領域における電気光学素子（例えば、液晶素子）の光学特性を変化させることで、表示動作を実現する。図１において、１×２画素が示されているが、複数の画素の数は、２に限定されるものではない。電気光学パネル５１２は、例えば３２０×３２０画素を有する。また、電気光学パネル５１２は、ＴＦＴ（Thin Film Transistor）、ＴＦＤ（Thin Film Diode）などのスイッチング素子を用いたアクティブマトリクス方式のパネルにより構成できる。なお、電気光学パネル５１２は、アクティブマトリクス方式以外のパネル（例えば、単純マトリックス方式のパネル）であってもよいし、液晶パネル以外のパネル（例えば、有機ＥＬ（Electro Luminescence）パネル）であってもよい。

より具体的には、液晶パネルは、例えばガラス基板からなるパネル基板上に形成される。パネル基板には、複数の走査線と、複数のデータ線とが配置されている。複数の走査線の何れかの走査線と複数のデータ線の何れかのデータ線との交差点に対応する位置に画素が設けられている。各画素は、例えばアモルファスＳｉ−ＴＦＴからなるスイッチング素子と、画素電極とを有する。

ＴＦＴのゲート電極は、複数の走査線の何れかの走査線に接続される。ＴＦＴのソース電極は、複数のデータ線の何れかのデータ線に接続される。ＴＦＴのドレイン電極は、複数の画素電極の何れかの画素電極に接続される。画素電極と、該画素電極と液晶素子（広義には電気光学物質）を介して対向する対向電極（コモン電極）との間には、液晶容量（広義には素子容量）が形成されている。なお、液晶容量と並列に、保持容量を形成するようにしても良い。液晶パネルでは、画素電極と対向電極との間の電圧に応じて、画素の透過率が変化するようになっている。対向電極に供給される対向電極電圧ＶＣＯＭは、電源回路５９０により生成される。このような液晶パネルは、例えば画素電極及びＴＦＴが形成された第１の基板と、対向電極が形成された第２の基板とを貼り合わせ、両基板の間に電気光学材料としての液晶を封入させることで形成される。素子容量の範囲は、液晶素子に形成される液晶容量や、無機ＥＬ素子等のＥＬ素子に形成される容量を含む。

記憶回路５２２（例えば、ＲＡＭ（Random Access Memory））は、画像データを記憶する。記憶回路５２２は、複数のメモリセルを含み、少なくとも１フレーム（１画面）分の画像データ（表示データ）を記憶する。電気光学パネル５１２が３２０×３２０画素を有する場合、記憶回路５２２の記憶容量は、例えば、３２０×３２０×４ビットである。この場合、記憶回路５２２は、１フレーム分の４ビット（１６階調）の画像データを記憶したり、２フレーム分の２ビット（４階調）の画像データを記憶したり、４フレーム分の１ビット（２階調）の画像データを記憶することができる。記憶回路５２２の記憶容量は、３２０×３２０×４ビットよりも大きくてもよく、記憶回路５２２は、複数フレーム分の４ビット（１６階調）の画像データを記憶してもよい。記憶回路５２２に記憶される画像データは、例えば、書き込み回路５２６及び読み出し回路５２４によって、書き込まれたり、読み出されたりする。なお、記憶回路５２２の一部は、固定の画像データを記憶するＲＯＭ（Read Only Memory）でもよい。

書き込み回路５２６は、処理装置１３０からの画像データを記憶回路５２２に書き込むが、書き込み回路５２６は、記憶回路５２２からの画像データを処理装置１３０に読み出す機能も有する書き込み／読み出し回路５２６であってもよい。読み出し回路５２４は、記憶回路５２２からの画像データをデータドライバ回路５５０に読み出す。書き込み回路５２６（書き込み／読み出し回路５２６）は、例えば、ページアドレスを制御するページアドレス制御回路とカラムアドレスを制御するカラムアドレス制御回路を有する。書き込み回路５２６（書き込み／読み出し回路５２６）は、画像データを一時的に記憶するバッファ回路を有してもよい。読み出し回路５２４は、例えば、ラインアドレスを制御するラインアドレス制御回路（及び必要に応じてカラムアドレスを制御するカラムアドレス制御回路）を有する。読み出し回路５２４は、画像データを一時的に保持するラッチ回路を有してもよい。

制御ロジック回路５４２は、各種制御信号や各種制御データを生成したり、表示ドライバ１０全体の制御を行う。制御ロジック回路５４２は、例えばゲートアレイ（Ｇ／Ａ）などの自動配置配線により形成できる。また、制御ロジック回路５４２は、パラメータデータやコマンドデータを保持する。また、制御ロジック回路５４２は、階調電圧生成回路６１０（広義には、階調信号生成回路）に対して、階調特性（γ特性）を調整するための階調調整データ（γ補正データ）を出力したり、電源回路５９０に対して、各種の電圧を調整するための電圧設定データを出力する。また、制御ロジック回路５４２は、表示ドライバ１０に接続される外部の不揮発性メモリ１３４（例えば、ＥＥＰＲＯＭ（Electrically Erasable and Programmable ROM））に対してアクセス制御を行う。また、制御ロジック回路５４２は、表示ドライバ１０の内部の不揮発性メモリ回路５４６（例えば、マルチタイムＰＲＯＭ（Multi Time Programmable ROM））に対してアクセス制御を行う。また、制御ロジック回路５４２は、処理装置１３０（例えば、ＭＰＵ（Micro Processing Unit））との間で、信号やデータを送受信する。なお、制御ロジック回路５４２は、処理装置１３０から基準クロックを受け取ってもよく、表示ドライバ１０は、基準クロックを生成する発振回路を含んでもよい。制御ロジック回路５４２は、処理装置１３０から垂直同期信号や水平同期信号を受け取ってもよく、表示ドライバ１０は、垂直同期信号や水平同期信号を生成する回路を含んでもよい。

表示タイミング制御回路５４４は、表示タイミングの制御信号を生成し、処理装置１３０から記憶回路５２２への画像データの書き込みタイミングを制御したり、記憶回路５２２からデータドライバ回路５５０への画像データの読み出しタイミングを制御する。また、表示タイミング制御回路５４４は、電気光学物質の印加電圧（広義には印加信号）の極性が反転するタイミングを指定する極性反転信号ＰＯＬを生成し、データドライバ回路５５０、電源回路５９０、及び階調電圧生成回路６１０に送る。

システムインターフェース回路５４８は、処理装置１３０から表示ドライバ１０への信号やデータを受け取り、表示ドライバ１０から処理装置１３０への信号やデータを送り出すインターフェースを実現する。システムインターフェース回路５４８は、処理装置１３０と記憶回路５２２との間の画像データの通信に、画像データを一時的に保持するバスホルダ回路を使用してもよい。システムインターフェース回路５４８は、パラレルインターフェース回路でもよく、シリアルインターフェース回路でもよく、パラレル／シリアルインターフェース回路でもよい。パラレルインターフェース回路５４８は、例えば、反転チップセレクト信号ＸＣＳ、コマンド／データの識別信号Ａ０、反転リード信号ＸＲＤ、反転ライト信号ＸＷＲ、及び８ビットのデータＤ７〜Ｄ０を取り扱う。シリアルインターフェース回路は、例えば、反転チップセレクト信号ＸＣＳ、コマンド／データの識別信号Ａ０、シリアルクロック信号ＳＣＬ、及びシリアルデータＳＤを取り扱う。パラレル／シリアルインターフェース回路は、例えば、シリアル／パラレル選択信号ＩＦ、反転チップセレクト信号ＸＣＳ、コマンド／データの識別信号Ａ０、反転リード信号ＸＲＤ、反転ライト信号ＸＷＲ、８ビットのデータＤ７〜Ｄ０、シリアルクロック信号ＳＣＬ、及びシリアルデータＳＤを取り扱う。

シリアル／パラレル選択信号ＩＦの「Ｈ（Ｈｉｇｈレベル）」及び「Ｌ（Ｌｏｗレベル）」はそれぞれ、例えば、シリアル通信モード及びパラレル通信モードを示す。反転チップセレクト信号ＸＣＳの「Ｌ」は、例えば、処理装置１３０と表示ドライバ１０との間の通信の許可を示す。コマンド／データの識別信号Ａ０の「Ｈ」及び「Ｌ」はそれぞれ、例えば、画像データ又はパラメータデータの通信モード及びコマンドデータの通信モードを示す。パラレル通信モードにおける反転リード信号ＸＲＤの「Ｌ」は、例えば、表示ドライバ１０から処理装置１３０へのデータの読み出しを示す。パラレル通信モードにおける反転ライト信号ＸＷＲの「Ｌ」は、例えば、処理装置１３０から表示ドライバ１０へのデータの書き込みを示す。パラレル通信モードにおける８ビットのデータＤ７〜Ｄ０は、例えば、画像データ、パラメータデータ、又はコマンドデータを示す。シリアル通信モードにおけるシリアルクロック信号ＳＣＬは、処理装置１３０と表示ドライバ１０との間の通信用のクロックを示す。シリアル通信モードにおけるシリアルデータＳＤは、例えば、画像データ、パラメータデータ、又はコマンドデータを示す。

データドライバ回路５５０は、電気光学パネル５１２の複数のデータ線を駆動するためのデータ信号（データ線用の駆動信号）を生成する回路である。具体的にはデータドライバ回路５５０は、記憶回路５２２から画像データ（階調データ）を受け、階調電圧生成回路６１０から複数（例えば１６段階、４段階、２段階など）の階調電圧（基準電圧）（広義には、階調信号）を受ける。そして、データドライバ回路５５０は、複数の階調電圧の中から、画像データに対応する階調電圧を選択する。選択された階調電圧は、データ信号として、電気光学パネル５１２の複数のデータ線のうちの対応するデータ線に出力される。

データドライバ回路５５０は、電気光学物質の劣化を防止するために、電気光学物質の印加電圧（広義には印加信号）の極性を反転させる極性反転駆動を採用することができる。極性反転駆動は、１垂直走査期間単位で極性反転を行うフレーム反転駆動、１水平走査期間単位で極性反転を行うライン反転駆動、及び、１画素単位で極性反転を行うドット反転駆動をライン反転駆動に組み合わせた極性反転駆動などを有する。データドライバ回路５５０が極性反転駆動を採用する場合、データドライバ回路５５０は、極性反転信号ＰＯＬに同期して、画像データ（階調データ）に対応する階調電圧を選択する。具体的には、データドライバ回路５５０は、極性反転信号ＰＯＬに同期して、画像データ（階調データ）の各ビットを反転して、反転画像データ（反転階調データ）を生成する。データドライバ回路５５０は、極性反転信号ＰＯＬに基づき、複数の階調電圧の中から、画像データ又は反転画像データに対応する階調電圧を選択する。

走査ドライバ回路５７０は、電気光学パネル５１２の複数の走査線を駆動するための走査信号（走査線用の駆動信号）を生成する回路である。具体的には、内蔵するシフトレジスタにおいてスタートパルス信号を順次シフトし、このシフトされたスタートパルス信号をレベル変換する。レベル変換された信号は、走査信号（走査電圧）として、電気光学パネル５１２の複数の走査線うちの対応する走査線に出力される。なお走査ドライバ５７０に、走査アドレス生成回路やアドレスデコーダを含ませ、走査アドレス生成回路が走査アドレスを生成して出力し、アドレスデコーダが走査アドレスのデコード処理を行うことで、走査信号を生成してもよい。

電源回路５９０は、各種の電圧（広義には電源信号）を生成する回路である。電源回路５９０は、入力電源電圧や内部電源電圧を、昇圧用キャパシタや昇圧用トランジスタを用いてチャージポンプ方式で昇圧し、昇圧電圧を生成する。昇圧電圧に基づき、走査ドライバ回路５７０や階調電圧生成回路６１０が使用する高電圧を生成できる。また電源回路５９０は、昇圧電圧のレベル調整を行う。また電源回路５９０は、電気光学パネル５１２の対向電極に供給する対向電極電圧ＶＣＯＭも生成する。

階調電圧生成回路（γ補正回路）６１０は、複数の階調電圧を生成する回路である。具体的には、階調電圧生成回路６１０は、電源回路５９０で生成された高電圧の電源電圧ＶＤＤＨ、ＶＳＳＨに基づいて、選択用電圧ＶＳ１〜ＶＳ６４（広義にはＲ個の選択用電圧）を出力する。階調電圧生成回路６１０は、直列に接続された複数の抵抗素子を有するラダー抵抗回路を含む。そしてＶＤＤＨ、ＶＳＳＨを、このラダー抵抗回路により分割した電圧を、選択用電圧ＶＳ１〜ＶＳ６４として出力する。階調電圧生成回路６１０は、制御ロジック回路５４２からの階調特性の調整データに基づいて、選択用電圧ＶＳ１〜ＶＳ６４の中から、例えば１６階調の場合には１６個（広義にはＳ個。Ｒ＞Ｓ）の電圧を選択して、階調電圧Ｖ１〜Ｖ１６として出力する。このようにすれば電気光学パネルに応じた最適な階調特性（γ補正特性）の階調電圧を生成できる。なお、極性反転駆動の場合には、階調電圧生成回路６１０は、正極性用のラダー抵抗回路と負極性用のラダー抵抗回路を含んでもよい。すなわち、階調電圧生成回路６１０は、極性反転信号ＰＯＬに同期して、正極性用の複数（例えば１６段階）の階調電圧Ｖ１〜Ｖ１６又は負極性用の複数（例えば１６段階）の階調電圧Ｖ１〜Ｖ１６を出力してもよい。

処理装置１３０は、制御ロジック回路５４２との間で、信号やデータを送受信する。処理装置１３０は、ＭＰＵやＣＰＵ（Central Prosessing Unit）により実現してもよいし、ＡＳＩＣであるコントローラ回路により実現してもよい。また、ＭＰＵ１３０の機能を、電子機器（例えば、電気光学装置、携帯電話、ページャ、時計、液晶テレビ、車載用表示装置、カーナビゲーション装置、電卓、ワードプロセッサ、プロジェクタ又はＰＯＳ端末等）が有する処理部（ＭＰＵ）により実現してもよい。

処理装置１３０の主な動作は、制御ロジック回路５４２にコマンドデータを送信し、制御ロジック回路５４２は、そのコマンドデータに基づき表示ドライバ１０を制御する。また、処理装置１３０は、必要に応じてコマンドデータに関連するパラメータデータを送信する。処理装置１３０の主な他の動作は、記憶回路５２２に画像データを送信する。具体的には、処理装置１３０は、記憶回路５２２の書き込み領域（例えば、１フレーム分の記憶領域）を制御ロジック回路５４２に指示するために、書き込み領域を設定するコマンドデータと、書き込み領域の内容（例えば、１フレーム分の記憶領域のスタートアドレス及びエンドアドレス）を表すパラメータデータとを制御ロジック回路５４２に送信する。その後、処理装置１３０は、記憶回路５２２への画像データ（例えば、１フレーム分の画像データ）の送信を開始し、これに応じて、制御ロジック回路５４２は、記憶回路５２２の設定された書き込み領域に画像データの書き込みを書き込み回路５２６を介して開始する。画像データ（例えば、１フレーム分の画像データ）の送信を開始する際、処理装置１３０は、画像データの書き込み開始を指示するコマンドデータを制御ロジック回路５４２に送信してもよい。

外部不揮発性メモリ１３４は、電気光学装置を動作させるための種々の情報を記憶する。具体的には、外部不揮発性メモリ１３４は、表示特性制御パラメータデータ（表示制御パラメータデータ、階調制御パラメータデータ、電圧設定パラメータデータ等）を記憶する。外部不揮発性メモリ１３４は、表示特性制御パラメータデータ以外のパラメータデータ（リフレッシュ期間パラメータデータ、製造情報パラメータデータ等）も記憶する。外部不揮発性メモリ１３４に記憶された各種のパラメータデータは、例えば、電源投入時、システムリセット時、又はリフレッシュ時に、制御ロジック回路５４２によって読み出される。

内部不揮発性メモリ回路５４６は、電気光学パネル５１２の特性に応じて設定される表示特性制御パラメータデータ（例えば、フリッカ調整パラメータデータ、コントラスト調整パラメータデータ等）を記憶する。このようなパラメータデータは、表示ドライバ１０と電気光学パネル５１２とが接続された状態で、電気光学装置の出荷時・検査時に調整された値である。フリッカ調整パラメータデータは、例えば、高電位側の対向電極電圧ＶＣＯＭＨ電子ボリュームのオフセット調整のためのオフセットデータである。内部不揮発性メモリ回路５４６に記憶された各種のパラメータデータは、例えば、電源投入時、システムリセット時、又はリフレッシュ時に、制御ロジック回路５４２によって読み出される。

図２に、従来の表示ドライバに使用される不揮発性メモリの設定例を示す。図２（Ａ）は、外部不揮発性メモリを使用する従来の表示ドライバを示し、図２（Ｂ）は、内部不揮発性メモリ回路を使用する従来の表示ドライバを示す。図２（Ａ）又は図２（Ｂ）に示すように、外部不揮発性メモリ又は内部不揮発性メモリに各種のパラメータデータを設定（プログラム）する場合、空の外部不揮発性メモリ又は空の内部不揮発性メモリを準備する必要があった。また、表示ドライバ、電気光学パネル及び処理装置も準備する必要があった。言い換えれば、電気光学装置として組み立てた状態で、電気光学パネルの特性に応じて設定されるパラメータデータを調整し、その後、調整されたパラメータデータとその他のパラメータデータとを外部不揮発性メモリ又は内部不揮発性メモリに一括に設定する必要があった。電気光学パネルの特性に応じて設定されるパラメータデータの調整にある程度の時間を要するので、全体として、外部不揮発性メモリ又は内部不揮発性メモリの生産工程は、非効率であった。

図１に示すように、本実施形態の電気光学装置は、電気光学パネル５１２の特性に応じて設定されるパラメータデータを記録する内部不揮発性メモリ回路５４６と、その他のパラメータを記憶する外部不揮発性メモリ１３４とを含む。外部不揮発性メモリ１３４は、どの電気光学パネル５１２にも共通なパラメータを記憶するので、外部不揮発性メモリ１３４の設定（プログラム）に、電気光学パネル５１２を必要としない。したがって、外部不揮発性メモリ１３４だけを独自に設定することができ、外部不揮発性メモリ１３４の生産効率を高めることができる。

２．制御ロジック回路
図３に、図１の制御ロジック回路５４２の構成例を示す。制御ロジック回路５４２は、処理装置１３０からのコマンドデータをデコードするコマンドデコーダ回路５１４と、処理装置１３０からのパラメータデータを格納するパラメータレジスタ回路３０とを有する。また、制御ロジック回路５４２は、処理装置１３０からの画像データを受け、画像データを書き込み回路５２６に送る。図３において、システムインターフェース回路５４８は、反転チップセレクト信号ＸＣＳ、コマンド／データの識別信号Ａ０、反転リード信号ＸＲＤ、反転ライト信号ＸＷＲ、及び８ビットのデータＤ７〜Ｄ０を取り扱い、処理装置１３０に対してパラレルインターフェース回路の機能を表す。

制御ロジック回路５４２の主な動作は、処理装置１３０からの各種のコマンドデータを受信し、コマンドデータの内容に応じて、表示ドライバ１０内の制御回路５２４、５２６、５４４、５９０、６１０を制御する。図３に示すように、制御ロジック回路５４２は、各種のコマンドデータが入力されたことを保持するコマンドレジスタ回路５１５を有してもよい。また、制御ロジック回路５４２は、処理装置１３０からの各種のパラメータデータを受信し、パラメータデータをパラメータレジスタ回路３０に格納させる。図３に示すように、制御ロジック回路５４２は、コマンドデコーダ回路５１４のデコード結果に応じてコマンドデータに関連するパラメータデータをパラメータレジスタ回路３０に格納させるレジスタ書き込み回路２０を有してもよい。表示ドライバ１０内の制御回路５２４、５２６、５４４、５９０、６１０は、パラメータレジスタ回路３０に格納されるパラメータデータに基づき動作する。コマンドレジスタ回路５１５やパラメータレジスタ回路３０のような制御レジスタ回路は、Ｄフリップフロップなどの保持回路で実現してもよいし、ＲＡＭなどのメモリ回路により実現してもよい。コマンドレジスタ回路５１５及びパラメータレジスタ回路３０を制御レジスタ回路として統合し、制御レジスタ回路をコマンドデータ用の領域とパラメータデータ用の領域とに分けてもよい。

図３において、システムインターフェース回路５４８は、電源投入時又はシステムリセット時に例えば「Ｌ」を示す反転リセット信号ＸＲＥＳを取り扱い、制御ロジック回路５４２は、反転リセット信号ＸＲＥＳに基づき外部不揮発性メモリ１３４に記憶されるパラメータデータのすべての読み出しを制御する外部メモリ制御回路５１８を有する。外部メモリ制御回路５１８は、読み出しの開始を制御する制御データを外部不揮発性メモリ１３４に送信する。

システムインターフェース回路５４８は、例えば、外部不揮発性メモリ１３４用の反転チップセレクト信号ＸＥ２ＣＳ、シリアルクロック信号Ｅ２ＳＣＬ、及びシリアル出力データＥ２ＳＯを取り扱う。反転チップセレクト信号ＸＥ２ＣＳの「Ｌ」は、例えば、外部不揮発性メモリ１３４と表示ドライバ１０との間の通信の許可を示す。シリアル通信モードにおけるシリアルクロック信号Ｅ２ＳＣＬは、外部不揮発性メモリ１３４と表示ドライバ１０との間の通信用のクロックを示す。シリアル通信モードにおけるシリアル出力データＥ２ＳＯは、表示ドライバ１０から外部不揮発性メモリ１３４への制御データを示す。また、システムインターフェース回路５４８は、例えば、シリアル入力データＥ２ＳＩを取り扱う。シリアル通信モードにおけるシリアル入力データＥ２ＳＯは、外部不揮発性メモリ１３４から表示ドライバ１０へのパラメータデータ又は制御データを示す。

外部不揮発性メモリ１３４は、読み出しの開始を制御する制御データを外部メモリ制御回路５１８から受信すると、外部不揮発性メモリ１３４に記憶されるパラメータデータのすべての読み出しを開始する。レジスタ書き込み回路２０は、外部不揮発性メモリ１３４からのパラメータデータをパラメータレジスタ回路３０に書き込むことができる。

図３において、制御ロジック回路５４２は、電源投入時又はシステムリセット時に、内部不揮発性メモリ回路５４６に記憶されるパラメータデータのすべての読み出しを制御する内部メモリ制御回路５１９を有する。内部メモリ制御回路５１９は、読み出しの開始を制御する制御データを内部不揮発性メモリ回路５４６に送信する。

内部不揮発性メモリ回路５４６は、読み出しの開始を制御する制御データを内部メモリ制御回路５１９から受信すると、内部不揮発性メモリ回路５４６に記憶されるパラメータデータのすべての読み出しを開始する。レジスタ書き込み回路２０は、内部不揮発性メモリ回路５４６からのパラメータデータをパラメータレジスタ回路３０に書き込むことができる。

パラメータレジスタ回路３０は、処理装置１３０のみによって設定されるパラメータデータと、外部不揮発性メモリ１３４によって設定されるパラメータデータと、内部不揮発性メモリ回路５４６によって設定されるパラメータデータとを有する。したがって、外部不揮発性メモリ１３４に記憶されるパラメータデータのすべては、パラメータレジスタ回路３０に格納されるパラメータデータの一部である。また、内部不揮発性メモリ回路５４６に記憶されるパラメータデータのすべては、パラメータレジスタ回路３０に格納されるパラメータデータの他の一部である。処理装置１３０のみによって設定されるパラメータデータは、例えば、記憶回路５２２の書き込み領域のカラムアドレスを設定するパラメータデータ（カラムアドレスの内容）である。外部不揮発性メモリ１３４によって設定されるパラメータデータは、例えば、階調特性（γ特性）を調整するための階調調整データ（γ補正データ）である。内部不揮発性メモリ回路５４６によって設定されるパラメータデータは、例えば、高電位側の対向電極電圧ＶＣＯＭＨ電子ボリュームのオフセット調整のためのオフセットデータである。

このように、レジスタ書き込み回路２０は、所与のタイミングで、外部不揮発性メモリ１３４に記憶されるパラメータデータのすべてと、内部不揮発性メモリ回路５４６に記憶されるパラメータデータのすべてとを、表示ドライバ１０のパラメータレジスタ回路３０に書き込むことができる。所与のタイミングは、電源投入時やシステムリセット時以外のリフレッシュ時でもよい。外部メモリ制御回路５１８や内部メモリ制御回路５１９は、パラメータレジスタ３０に格納されるリフレッシュ期間パラメータデータに基づき、読み出しの開始を制御する制御データを外部不揮発性メモリ１３４や内部不揮発性メモリ回路５４６に定期的に送信してもよい。これに応じて、レジスタ書き込み回路２０は、リフレッシュ時に、外部不揮発性メモリ１３４に記憶されるパラメータデータのすべてと、内部不揮発性メモリ回路５４６に記憶されるパラメータデータのすべてとを、表示ドライバ１０のパラメータレジスタ回路３０に定期的に書き込むことができる。

３．外部不揮発性メモリ及び内部不揮発性メモリ回路
表示ドライバ１０の通常の動作モードにおいて、図１に示される外部不揮発性メモリ１３４や内部不揮発性メモリ回路５４６は、通常、初期値が書き込まれている。しかしながら、図１に示される外部不揮発性メモリ１３４や内部不揮発性メモリ回路５４６は、図２に示される外部不揮発性メモリや内部不揮発性メモリ回路のように、初期値が書き込まれていなくてもよい。このような場合、図２の従来の処理装置は、外部不揮発性メモリ又は内部不揮発性メモリ回路に初期値を書き込むための専用のソフトウェアを必要とする。

図１の処理装置１３０は、このような専用のソフトウェアを組み込まなくてもよい。その代わりに、表示ドライバ１０の外部メモリ制御回路５１８は、図３に示されるように、パラメータレジスタ回路３０に格納されるパラメータデータに関して、外部不揮発性メモリ１３４への書き込みを制御する。この場合、処理装置１３０は、外部不揮発性メモリ１３４への自動書き込みを示すコマンドデータを表示ドライバ１０に送信するだけでよい。また、表示ドライバ１０の内部メモリ制御回路５１９は、図３に示されるように、パラメータレジスタ回路３０に格納されるパラメータデータに関して、内部不揮発性メモリ回路５４６への書き込みを制御する。この場合、処理装置１３０は、内部不揮発性メモリ回路５４６への自動書き込みを示すコマンドデータを表示ドライバ１０に送信するだけでよい。このように、処理装置１３０の負担を軽減することができる。

外部不揮発性メモリ１３４や内部不揮発性メモリ回路５４６に初期値が書き込まれていない場合、処理装置１３０は、外部不揮発性メモリ１３４が記憶すべき各種のパラメータデータ（例えば、表示制御パラメータデータ、階調制御パラメータデータ、電圧設定パラメータデータ、リフレッシュ期間パラメータデータ、製造情報パラメータデータ等）をパラメータレジスタ回路３０に書き込むことができる。また、処理装置１３０は、内部不揮発性メモリ回路５４６が記憶すべき各種のパラメータデータ（例えば、フリッカ調整パラメータデータ、コントラスト調整パラメータデータ等）をパラメータレジスタ回路３０に書き込むことができる。

例えば、処理装置１３０は、電気光学パネル５１２のエリアを設定するためのコマンドデータＤＩＳＡＲ及びエリアの内容（例えば、ライン数、カラム数）を表すパラメータデータを制御ロジック回路５４２（コマンドデコーダ回路５１４、レジスタ書き込み回路２０、パラメータレジスタ回路３０）に送信する。コマンドデコーダ回路５１４は、処理装置１３０からのコマンドデータをデコードする。デコード結果がコマンドデータＤＩＳＡＲを示す場合、コマンドデコーダ回路５１４は、コマンドデータＤＩＳＡＲが入力されたことをコマンドレジスタ回路５１５が保持することを許可する。レジスタ書き込み回路２０は、コマンドレジスタ回路５１５が保持するコマンド内容に応じて、処理装置１３０からのパラメータデータ（電気光学パネル５１２のエリアの内容（例えば、３２０ライン、３２０カラム））をパラメータレジスタ回路３０の対応する領域に書き込む。このようにして、外部不揮発性メモリ１３４が記憶すべき各種のパラメータデータのすべてをパラメータレジスタ回路３０に書き込む。

例えば、処理装置１３０は、ＶＣＯＭＨのオフセットデータを設定するためのコマンドデータＶＣＭＤＡＴ及びオフセットデータの内容（例えば、ＶＣＯＭＨ補正値１、ＶＣＯＭＨ補正値２）を表すパラメータデータを制御ロジック回路５４２（コマンドデコーダ回路５１４、レジスタ書き込み回路２０、パラメータレジスタ回路３０）に送信する。コマンドデコーダ回路５１４は、処理装置１３０からのコマンドデータをデコードする。デコード結果がコマンドデータＶＣＭＤＡＴを示す場合、コマンドデコーダ回路５１４は、コマンドデータＶＣＭＤＡＴが入力されたことをコマンドレジスタ回路５１５が保持することを許可する。レジスタ書き込み回路２０は、コマンドレジスタ回路５１５が保持するコマンド内容に応じて、処理装置１３０からのパラメータデータ（ＶＣＯＭＨのオフセットデータ（例えば、ＶＣＯＭＨ補正値１、ＶＣＯＭＨ補正値２））をパラメータレジスタ回路３０の対応する領域に書き込む。このようにして、内部不揮発性メモリ回路５４６が記憶すべき各種のパラメータデータのすべてをパラメータレジスタ回路３０に書き込む。

外部不揮発性メモリ１３４及び内部不揮発性メモリ回路５４６が記憶すべき各種のパラメータデータをパラメータレジスタ回路３０に格納した後、処理部１３０は、外部不揮発性メモリ１３４への自動書き込みを示すコマンドデータを制御ロジック回路５４２（外部メモリ制御回路５１８）に送信し、内部不揮発性メモリ回路５４６への自動書き込みを示すコマンドデータを制御ロジック回路５４２（内部メモリ制御回路５１９）に送信する。

コマンドデコーダ回路５１４のデコード結果（外部不揮発性メモリ１３４への自動書き込み）に応じて、外部メモリ制御回路５１８は、書き込みの開始を制御する制御データ及び外部不揮発性メモリ１３４が記憶すべき各種のパラメータデータを外部不揮発性メモリ１３４に送信する。外部不揮発性メモリ１３４は、書き込みの開始を制御する制御データを外部メモリ制御回路５１８から受信すると、外部不揮発性メモリ１３４は、外部不揮発性メモリ１３４が記憶すべき各種のパラメータデータのすべての書き込みを開始する。このようにして、外部メモリ制御回路５１８は、外部不揮発性メモリ１３４にパラメータレジスタ回路３０からの初期値を書き込む。

コマンドデコーダ回路５１４のデコード結果（内部不揮発性メモリ回路５４６への自動書き込み）に応じて、内部メモリ制御回路５１９は、書き込みの開始を制御する制御データ及び内部不揮発性メモリ回路５４６が記憶すべき各種のパラメータデータを内部不揮発性メモリ回路５４６に送信する。内部不揮発性メモリ回路５４６は、書き込みの開始を制御する制御データを内部メモリ制御回路５１９から受信すると、内部不揮発性メモリ回路５４６は、内部不揮発性メモリ回路５４６が記憶すべき各種のパラメータデータのすべての書き込みを開始する。このようにして、内部メモリ制御回路５１９は、内部不揮発性メモリ回路５４６にパラメータレジスタ回路３０からの初期値を書き込む。

なお、外部メモリ制御回路５１８が、外部不揮発性メモリ１３４にパラメータレジスタ回路３０からの初期値を書き込む時、外部メモリ制御回路５１８は、外部不揮発性メモリ１３４が記憶すべき各種のパラメータデータだけでなく、内部不揮発性メモリ回路５４６が記憶すべき各種のパラメータデータも、外部不揮発性メモリ１３４に送信してもよい。このようにして初期値が書き込まれた外部不揮発性メモリ１３４は、内部不揮発性メモリ回路５４６の機能も有する。言い換えれば、表示ドライバ１０は、外部不揮発性メモリ１３４及び内部不揮発性メモリ回路５４６を使用する第１のモードを実施してもよく、外部不揮発性メモリ１３４を使用する第２のモードを実施してもよい。すなわち、所与のタイミングで電気光学パネル５１２の特性に応じて設定される表示特性制御パラメータデータをパラメータレジスタ回路３０に書き込む場合、第１のモードで内部不揮発性メモリ回路５４６を使用してもよく、第２のモードで外部不揮発性メモリ１３４を使用してもよい。

４．外部不揮発性メモリ
図４に、複数の動作モードに対応可能な外部不揮発性メモリ１３４の構成例を示す。図４において、外部不揮発性メモリ１３４は、４つの動作モードに対応する４つの領域を有し、各領域は、例えば、表示制御パラメータデータ、階調制御パラメータデータ、電圧設定パラメータデータ、リフレッシュ期間パラメータデータ、製造情報パラメータデータ等を記憶する。例えば、４つの動作モードは、第１の昼間モード、第２の昼間モード、第１の夜間モード、第２の夜間モードである。各動作モードに応じて、外部不揮発性メモリ１３４は、最適なパラメータデータを有することができる。このように、外部不揮発性メモリ１３４が複数の動作モードに対応する場合、パラメータレジスタ回路３０は、複数の動作モードのうちの所与の動作モードを格納することができる。所与の動作モードは、例えば、処理装置１３０からのパラメータデータとして、パラメータレジスタ回路３０に設定できる。所与のタイミングで、外部メモリ制御回路５１８は、読み出しの開始を制御する制御データを外部不揮発性メモリ１３４に送信するとともに、所与の動作モードに対応するパラメータデータ（例えば、外部不揮発性メモリ１３４のスタートアドレス（例えば０８０（ｈ））を外部不揮発性メモリ１３４に送信する。これにより、レジスタ書き込み回路２０は、所与のタイミングで、所与の動作モードに対応する表示制御パラメータデータ、階調制御パラメータデータ、電圧設定パラメータデータ、リフレッシュ期間パラメータデータ、製造情報パラメータデータ等をパラメータレジスタ回路３０に書き込むことができる。なお、表示ドライバ１０は、内部不揮発性メモリ回路５４６を使用しなくてもよい。

５．電気光学装置
図１において、表示ドライバ１０の外部端子の数に制限がある場合、外部不揮発性メモリ１３４は、処置装置１３０に接続される。また、表示ドライバ１０内の空の内部不揮発性メモリ回路５４６に初期値を書き込むために、書き込み装置を準備してもよい。

図５に、表示ドライバ１０に使用される外部不揮発性メモリ１３４の設定例を示す。図５（Ａ）は、書き込み装置１２９と接続される表示ドライバ１０を示し、図５（Ｂ）は、処理装置１３０と接続される表示ドライバ１０を示す。図５（Ａ）に示されるように、外部不揮発性メモリ１３４や内部不揮発性メモリ回路５４６は、初期値が書き込まれていない。

表示ドライバ１０と書き込み装置１２９とを接続し、空の内部不揮発性メモリ回路５４６に初期値を書き込む。具体的には、書き込み装置１２９は、表示特性制御パラメータデータを表示ドライバ１０に送信し、表示特性制御パラメータデータを電気光学パネル５１２の特性に応じて設定する。言い換えれば、書き込み装置１２９は、最適な表示特性制御パラメータデータを確定する。その後、書き込み装置１２９は、内部不揮発性メモリ回路５４６への書き込み開始を示すコマンドデータ及び内部不揮発性メモリ回路５４６が記憶すべき各種のパラメータデータ（確定された最適な表示特性制御パラメータデータ）を制御ロジック回路５４２（コマンドデコーダ回路５１４、内部メモリ制御回路５１９）に送信する。コマンドデコーダ回路５１４のデコード結果（内部不揮発性メモリ回路５４６への書き込み開始）に応じて、内部メモリ制御回路５１９は、受信したパラメータデータを内部不揮発性メモリ回路５４６に書き込む。このようにして、内部不揮発性メモリ回路５４６は、初期値が書き込まれる。

表示ドライバ１０と書き込み装置１２９との接続を解除し、表示ドライバ１０と処理装置１３０とを接続する。処理装置１３０は、内部不揮発性メモリ回路５４６に記憶される各種のパラメータデータを読み出す。具体的には、処理装置１３０は、内部不揮発性メモリ回路５４６からの読み出し開始を示すコマンドデータを制御ロジック回路５４２（コマンドデコーダ回路５１４、内部メモリ制御回路５１９）に送信する。コマンドデコーダ回路５１４のデコード結果（内部不揮発性メモリ回路５４６からの読み出し開始）に応じて、内部メモリ制御回路５１９は、内部不揮発性メモリ回路５４６から読み出された各種のパラメータデータを処理装置１３０に送信する。

図５（Ｂ）に示されるように、表示ドライバ１０と外部不揮発性メモリ１３４とを接続し、空の外部不揮発性メモリ１３４に初期値を書き込む。具体的には、処理装置１３０は、内部不揮発性メモリ回路５４６から読み出された各種のパラメータデータを受信し、外部不揮発性メモリ１３４が記憶すべき他の各種のパラメータデータを準備する。処理装置１３０は、書き込みの開始を制御する制御データ及び外部不揮発性メモリ１３４が記憶すべき各種のパラメータデータ（受信した各種のパラメータデータ及び準備した他の各種のパラメータデータ）を外部不揮発性メモリ１３４に送信する。外部不揮発性メモリ１３４は、書き込みの開始を制御する制御データを処理装置１３０から受信すると、外部不揮発性メモリ１３４は、外部不揮発性メモリ１３４が記憶すべき各種のパラメータデータのすべての書き込みを開始する。このようにして、外部メモリ制御回路５１８は、外部不揮発性メモリ１３４にパラメータレジスタ回路３０からの初期値を書き込む。このようにして、外部不揮発性メモリ１３４は、初期値が書き込まれる。その後、表示ドライバ１０は、内部不揮発性メモリ回路５４６を使用しなくてもよい。内部不揮発性メモリ回路５４６を介して、電気光学パネル５１２の特性に応じて設定される表示特性制御パラメータデータを外部不揮発性メモリ１３４に確実に受け渡すことができる。

図６に、図５の処理装置１３０の構成例を示す。処理装置１３０は、コマンドデータを生成する処理回路１３２と、データを送信する送信回路１３１と、データを受信する受信回路１３３と、外部不揮発性メモリ１３４への書き込みを制御する外部メモリ制御回路５１８とを有する。外部メモリ制御回路５１８は、所与のタイミングで、外部不揮発性メモリ回路に記憶される各種のパラメータデータのすべての読み出しを制御してもよい。この場合、送信回路１３１は、読み出された各種のパラメータデータのすべてを表示ドライバ１０に送信する。表示ドライバ１０のレジスタ書き込み回路２０は、所与のタイミングに応じて、受信した各種のパラメータデータのすべてをパラメータレジスタ回路３０に書き込むことができる。

当業者は、上述した本実施形態が、本発明の精神を逸脱することなく、（場合によって技術常識を参照することによって、）変形され得ることを容易に理解できるであろう。本発明の範囲は、本実施形態の全部または一部およびそれらの変形を含み、特許請求の範囲およびその均等な範囲によって定められる。

本実施形態の電気光学装置の構成例。 図２（Ａ）、図２（Ｂ）は、従来の表示ドライバに使用される不揮発性メモリの設定例。 図１の制御ロジック回路の構成例。 複数の動作モードに対応可能な外部不揮発性メモリの構成例。 図５（Ａ）、図５（Ｂ）は、表示ドライバに使用される外部不揮発性メモリ１３４の設定例。 図５の処理装置の構成例。

符号の説明

１０ 表示ドライバ、２０ レジスタ書き込み回路、３０ パラメータレジスタ回路、
１２９ 書き込み装置、１３０ 処理装置、１３１ 送信回路、１３２ 処理回路、
１３３ 受信回路、１３４ 外部不揮発性メモリ、５１２ 電気光学パネル、
５１４ コマンドデコーダ回路、５１５ コマンドレジスタ回路、
５１８ 外部メモリ制御回路、５１９ 内部メモリ制御回路、５２２ 記憶回路、
５２４ 読み出し回路、５２６ 書き込み回路、５４２ 制御ロジック回路、
５４４ 表示タイミング制御回路、５４６ 内部不揮発性メモリ回路、
５４８ システムインターフェース回路、５５０ データドライバ回路、
５７０ 走査ドライバ回路、５９０ 電源回路、６１０ 階調電圧生成回路

Claims (15)

1. 電気光学パネルを駆動するための表示ドライバであって、
   複数のパラメータデータを格納するパラメータレジスタ回路と、
   前記パラメータレジスタ回路に格納される前記複数のパラメータデータに基づいて前記電気光学パネルを制御する制御回路と、
   前記複数のパラメータデータの一部を記憶する第１の不揮発性メモリ回路と、
   所与のタイミングで、前記第１の不揮発性メモリ回路に記憶される前記複数のパラメータデータの前記一部と、前記表示ドライバの外部の第２の不揮発性メモリに記憶される前記複数のパラメータデータの他の一部とを、前記パラメータレジスタ回路に書き込むレジスタ書き込み回路と、
   を含む表示ドライバ。
2. 請求項１において、
   処理装置からのコマンドデータをデコードするデコーダ回路と、
   前記デコード回路のデコード結果に応じて、前記パラメータレジスタ回路に格納される前記複数のパラメータデータの前記他の一部に関して、前記第２の不揮発性メモリへの書き込みを制御する外部メモリ制御回路と、
   をさらに含む表示ドライバ。
3. 請求項２において、
   前記デコード回路のデコード結果に応じて、前記パラメータレジスタ回路に格納される前記複数のパラメータデータの前記一部に関して、前記第１の不揮発性メモリ回路への書き込みを制御する内部メモリ制御回路を
   さらに含む表示ドライバ。
4. 請求項２又は３において、
   前記外部メモリ制御回路は、前記デコード回路のデコード結果に応じて、前記パラメータレジスタ回路に格納される前記複数のパラメータデータの前記一部に関して、前記第２の不揮発性メモリへの書き込みを制御し、
   前記レジスタ書き込み回路は、第１のモードで、前記所与のタイミングで、前記第１の不揮発性メモリ回路に記憶される前記複数のパラメータデータの前記一部と、前記表示ドライバの外部の第２の不揮発性メモリに記憶される前記複数のパラメータデータの前記他の一部とを、前記パラメータレジスタに書き込み、
   前記レジスタ書き込み回路は、第２のモードで、前記所与のタイミングで、前記表示ドライバの外部の第２の不揮発性メモリに記憶される前記複数のパラメータデータの前記一部及び前記他の一部を、前記パラメータレジスタに書き込む、表示ドライバ。
5. 請求項１乃至４の何れかにおいて、
   前記所与のタイミングは、電源投入時、システムリセット時、又はリフレッシュ時である、表示ドライバ。
6. 請求項１乃至５の何れかにおいて、
   前記複数のパラメータデータの前記一部は、前記電気光学パネルの特性に応じて設定されるパラメータデータである、表示ドライバ。
7. 表示ドライバ装置であって、
   請求項１乃至６の何れかに記載の前記表示ドライバと、
   前記複数のパラメータデータの前記他の一部を複数の領域の各領域で記憶する前記第２の不揮発性メモリと、
   を含み、
   前記レジスタ書き込み回路は、複数の動作モードのうちの所与の動作モードにおいて、前記所与のタイミングで、前記第１の不揮発性メモリ回路に記憶される前記複数のパラメータデータの前記一部と、前記第２の不揮発性メモリの所与の領域であって、前記所与の動作モードに対応する前記所与の領域に記憶される前記複数のパラメータデータの前記他の一部とを、前記パラメータレジスタに書き込む、表示ドライバ装置。
8. 表示ドライバ装置であって、
   電気光学パネルを駆動するための表示ドライバと、
   前記表示ドライバに接続され、且つ、複数のパラメータデータを複数の領域の各領域で記憶する不揮発性メモリと、
   を含み、
   前記表示ドライバは、
   前記複数のパラメータデータを格納するパラメータレジスタ回路と、
   前記パラメータレジスタ回路に格納される前記複数のパラメータデータに基づいて前記電気光学パネルを制御する制御回路と、
   複数の動作モードのうちの所与の動作モードにおいて、所与のタイミングで、前記不揮発性メモリの所与の領域であって、前記所与の動作モードに対応する前記所与の領域に記憶される前記複数のパラメータを、前記パラメータレジスタに書き込むレジスタ書き込み回路と、
   を有する、表示ドライバ装置。
9. 表示ドライバ装置であって、
   電気光学パネルを駆動するための表示ドライバと、
   前記表示ドライバに接続され、前記表示ドライバにデータを送受信可能な処理装置と、
   前記処理装置に接続され、データを記憶する外部不揮発性メモリと、
   を含み、
   前記表示ドライバは、
   コマンドデータをデコードするデコーダ回路と、
   複数のパラメータデータを格納するパラメータレジスタ回路と、
   前記パラメータレジスタ回路に格納される前記複数のパラメータデータに基づいて前記電気光学パネルを制御する制御回路と、
   前記複数のパラメータデータの一部を記憶する内部不揮発性メモリ回路と、
   前記内部不揮発性メモリ回路への書き込み及び前記内部不揮発性メモリ回路からの読み出しを制御する内部メモリ制御回路と、
   を有し、
   前記表示ドライバに前記処理装置の代わりに書き込み装置が接続される時に、前記内部メモリ制御回路は、前記デコード回路のデコード結果に応じて、前記書き込み装置からの前記複数のパラメータデータの前記一部に関して、前記内部不揮発性メモリ回路への書き込みを制御し、
   前記表示ドライバに前記書き込み装置の代わりに前記処理装置が接続される時に、前記内部メモリ制御回路は、前記デコード回路のデコード結果に応じて、前記内部不揮発性メモリ回路に記憶される前記複数のパラメータデータの前記一部に関して、前記処理装置への読み出しを制御し、
   前記処理装置は、
   コマンドデータを生成する処理回路と、
   前記コマンドデータを送信する送信回路と、
   前記表示ドライバからの前記内部不揮発性メモリ回路に記憶される前記複数のパラメータデータの前記一部を受信する受信回路と、
   前記受信回路で受信された前記複数のパラメータデータの前記一部と、前記複数のパラメータデータの他の一部とに関して、前記外部不揮発性メモリへの書き込みを制御する外部メモリ制御回路と、
   を有する、表示ドライバ装置。
10. 請求項９において、
    前記処理装置は、
    前記外部メモリ制御回路は、所与のタイミングで、前記外部不揮発性メモリに記憶される前記複数のパラメータデータの前記一部及び前記他の一部の読み出しを制御し、
    前記送信回路は、前記複数のパラメータデータの前記一部及び前記他の一部を前記表示ドライバに送信し、
    前記表示ドライバは、
    前記所与のタイミングに応じて、前記複数のパラメータデータの前記一部及び前記他の一部を前記パラメータレジスタ回路に書き込むレジスタ書き込み回路を
    さらに有する、表示ドライバ装置。
11. 請求項１乃至６の何れかに記載の前記表示ドライバを含む電気光学装置。
12. 請求項７乃至１０の何れかに記載の前記表示ドライバ装置を含む電気光学装置。
13. 表示ドライバに複数のパラメータデータを設定する方法であって、
    前記複数のパラメータデータの一部を前記表示ドライバの第１の不揮発性メモリ回路に記憶し、
    所与のタイミングで、前記第１の不揮発性メモリ回路に記憶される前記複数のパラメータデータの前記一部と、前記表示ドライバの外部の第２の不揮発性メモリに記憶される前記複数のパラメータデータの他の一部とを、前記表示ドライバのパラメータレジスタに書き込む方法。
14. 表示ドライバに複数のパラメータデータを設定する方法であって、
    複数の動作モードのうちの所与の動作モードにおいて、所与のタイミングで、前記表示ドライバの外部に接続される不揮発性メモリの所与の領域であって、前記所与の動作モードに対応する前記所与の領域に記憶される前記複数のパラメータデータを、前記表示ドライバのパラメータレジスタに書き込む方法。
15. 表示ドライバに複数のパラメータデータを設定する方法であって、
    書き込み装置からの前記複数のパラメータデータの一部を内部不揮発性メモリ回路に記憶し、
    前記内部不揮発性メモリ回路に記憶される前記複数のパラメータデータの前記一部を処理装置に送信し、
    前記処理装置からの前記複数のパラメータデータの前記一部と、前記複数のパラメータデータの他の一部とを、前記処理装置に接続される外部不揮発性メモリに記憶し、
    所与のタイミングで、前記外部不揮発性メモリに記憶される前記複数のパラメータデータの前記一部及び前記他の一部を、前記処理装置を介して前記表示ドライバのパラメータレジスタに書き込む方法。

Images