JP2009200185A - 半導体素子搭載基板 - Google Patents

半導体素子搭載基板 Download PDF

Info

Publication number
JP2009200185A
JP2009200185A JP2008039399A JP2008039399A JP2009200185A JP 2009200185 A JP2009200185 A JP 2009200185A JP 2008039399 A JP2008039399 A JP 2008039399A JP 2008039399 A JP2008039399 A JP 2008039399A JP 2009200185 A JP2009200185 A JP 2009200185A
Authority
JP
Japan
Prior art keywords
layer
semiconductor element
resin
substrate
element mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008039399A
Other languages
English (en)
Other versions
JP5292847B2 (ja
Inventor
Mitsuo Sugino
光生 杉野
Hidetaka Hara
英貴 原
Toru Meura
徹 和布浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2008039399A priority Critical patent/JP5292847B2/ja
Publication of JP2009200185A publication Critical patent/JP2009200185A/ja
Application granted granted Critical
Publication of JP5292847B2 publication Critical patent/JP5292847B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】外的環境の変化による反りの発生を防止するとともに、内蔵する半導体素子の基板からの剥離を防止することが可能な半導体素子搭載基板を提供すること。
【解決手段】半導体素子搭載基板10は、一方の面に凹部11を備えた凹部付き基板1と、凹部11内に搭載された半導体素子2と、凹部11を埋め込む第1の層3と、凹部付き基板1の第1の層3とは反対側に設けられ、第1の層3と材料およびその組成比率が同じである第2の層4とを有し、第1の層3および第2の層4は、主として、シアネート樹脂を含む樹脂材料と無機充填材とで構成されたものであり、第1の層3および第2の層4の、20℃以上、JIS C 6481に準拠して測定される第1の層3および第2の層4のガラス転移点Tg[℃]以下でのJIS C 6481に準拠して測定される面方向の熱膨張係数は、40ppm/℃以下であることを特徴とする。
【選択図】図1

Description

本発明は、半導体素子搭載基板に関するものである。
電子機器には、ICチップやコンデンサー等の半導体素子が接続された基板が搭載されている。
近年、電子機器の小型化、高機能化に伴い、1つの基板上に搭載する半導体素子の数が増大してきており、半導体素子の実装面積不足といった問題があった。
このような問題を解決するため、半導体素子を多層配線基板内に埋め込むことにより、半導体素子の実装面積を確保し、高密度パッケージ化を図る試みが行われている(例えば、特許文献1参照。)。
しかしながら、このように半導体素子を内蔵した半導体素子搭載基板では、その構造が上下で非対称となり、また、物性的にも非対称となるため、基板に反り等が生じてしまい、半導体素子搭載基板の信頼性が低下してしまうといった問題があった。
特開2004−296562号公報
本発明の目的は、外的環境の変化による反りの発生を防止するとともに、内蔵する半導体素子の基板からの剥離を防止することが可能な半導体素子搭載基板を提供することにある。
このような目的は、下記(1)〜(11)の本発明により達成される。
(1) 一方の面に凹部を備えた凹部付き基板と、
前記凹部内に搭載された半導体素子と、
前記凹部を埋め込む第1の層と、
前記凹部付き基板の前記第1の層とは反対側に設けられ、前記第1の層と材料およびその組成比率が同じである第2の層とを有し、
前記第1の層および前記第2の層は、主として、シアネート樹脂を含む樹脂材料と無機充填材とで構成されたものであり、
前記第1の層および前記第2の層の、20℃以上、JIS C 6481に準拠して測定される前記第1の層および前記第2の層のガラス転移点Tg[℃]以下でのJIS C 6481に準拠して測定される面方向の熱膨張係数は、40ppm/℃以下であることを特徴とする半導体素子搭載基板。
(2) 前記第1の層および前記第2の層中における前記樹脂材料の含有量は、30〜70重量%である上記(1)に記載の半導体素子搭載基板。
(3) 前記第1の層および前記第2の層中における前記無機充填材の含有量は、5〜40重量%である上記(1)または(2)に記載の半導体素子搭載基板。
(4) 前記第1の層および前記第2の層中におけるシアネート樹脂の含有量は、1〜20重量%である上記(1)ないし(3)のいずれかに記載の半導体素子搭載基板。
(5) 前記樹脂材料は、エポキシ樹脂をさらに含み、
前記樹脂材料中の前記シアネート樹脂の含有率をA[重量%]、前記樹脂材料中のエポキシ樹脂の含有率をB[重量%]としたとき、0.5≦B/A≦4である上記(1)ないし(4)のいずれかに記載の半導体素子搭載基板。
(6) 前記樹脂材料は、フェノキシ樹脂をさらに含み、
前記樹脂材料中の前記シアネート樹脂の含有率をA[重量%]、前記樹脂材料中のフェノキシ樹脂の含有率をC[重量%]としたとき、0.2≦C/A≦2である上記(1)ないし(5)のいずれかに記載の半導体素子搭載基板。
(7) 前記第1の層および前記第2の層の、25℃におけるヤング率は、4〜15GPaである上記(1)ないし(6)のいずれかに記載の半導体素子搭載基板。
(8) JIS C 6481に準拠して測定される前記第1の層および前記第2の層のガラス転移点Tgは、100〜300℃の範囲内である上記(1)ないし(7)のいずれかに記載の半導体素子搭載基板。
(9) 前記凹部付き基板の25℃におけるヤング率は、20〜50GPaである上記(1)ないし(8)のいずれかに記載の半導体素子搭載基板。
(10) 前記凹部付き基板の、20℃以上、JIS C 6481に準拠して測定される前記基板のガラス転移点Tg[℃]以下でのJIS C 6481に準拠して測定される面方向の熱膨張係数は、13ppm/℃以下である上記(1)ないし(9)のいずれかに記載の半導体素子搭載基板。
(11) 前記半導体素子は、フィルムを介して前記凹部内に搭載されている上記(1)ないし(10)のいずれかに記載の半導体素子搭載基板。
本発明によれば、外気温度や外気湿度等の外的環境の変化による反りの発生を防止するとともに、内蔵する半導体素子の基板からの剥離を防止することが可能な半導体素子搭載基板を提供することができる。
以下、本発明の半導体素子搭載基板について好適実施形態に基づいて詳細に説明する。
図1は、本発明の半導体素子搭載基板の好適な実施形態を示す縦断面図である。なお、以下の説明では、図1中の上側を「上」または「上方」、下側を「下」または「下方」という。
図1に示すように、半導体素子搭載基板10は、一方の面に凹部11を備えた凹部付き基板1と、凹部11内に搭載された半導体素子2と、半導体素子2を埋め込むように形成された第1の層3と、凹部付き基板1の下側に形成された第2の層4とを有している。また、凹部付き基板1、第1の層3および第2の層4上には、それぞれ、図示せぬ配線パターンが形成されており、それぞれが電気的に接続されるよう構成されている。また、半導体素子2は、第1の層3上の配線パターンと電気的に接続されている。
凹部付き基板1は、半導体素子2を搭載するための凹部11を有しており、搭載された半導体素子2を支持する機能を有している。
また、凹部付き基板1は、絶縁性が高く、かつ、剛性(ヤング率)の高い材料で構成されたものである。
凹部付き基板1は、上記特性を有するものであれば、いかなる材料で構成されたものであってもよいが、主として、繊維基材と、樹脂材料と、無機充填材とで構成されているのが好ましい。
繊維基材としては、例えば、ガラス織布、ガラス不織布等のガラス繊維基材、ポリアミド樹脂繊維、芳香族ポリアミド樹脂繊維、全芳香族ポリアミド樹脂繊維等のポリアミド系樹脂繊維、ポリエステル樹脂繊維、芳香族ポリエステル樹脂繊維、全芳香族ポリエステル樹脂繊維等のポリエステル系樹脂繊維、ポリイミド樹脂繊維、フッ素樹脂繊維等を主成分とする織布または不織布で構成される合成繊維基材、クラフト紙、コットンリンター紙、リンターとクラフトパルプの混抄紙等を主成分とする紙基材等が挙げられる。これらの中でもガラス繊維基材が好ましい。これにより、凹部付き基板1の剛性をより高いものとすることができ、また、凹部付き基板1を薄くすることができる。さらに、凹部付き基板1の熱膨張係数も小さくすることができ、それによって、半導体素子搭載基板10の反りの発生をより効果的に低減し、搭載した半導体素子2への応力を低減する事ができ、搭載後の半導体素子2での不良発生が防止できる。
このようなガラス繊維基材を構成するガラスとしては、例えばEガラス、Cガラス、Aガラス、Sガラス、Dガラス、NEガラス、Tガラス、Hガラス等が挙げられる。これらの中でもTガラスが好ましい。これにより、ガラス繊維基材の熱膨張係数を小さくすることができ、それによって凹部付き基板1の熱膨張係数をより小さくすることができる。
また、凹部付き基板1における繊維基材の含有率は、30〜70重量%であることが好ましく、40〜60重量%であることがより好ましい。これにより、凹部付き基板1の熱膨張係数をより効果的に小さくすることができる。
また、凹部付き基板1を構成する樹脂材料としては、絶縁性を有するものであれば特に限定されないが、熱硬化性樹脂を用いるのが好ましい。これにより、半導体素子搭載基板10の耐熱性を向上させることができる。
熱硬化性樹脂としては、例えば、フェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールAノボラック樹脂等のノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油等で変性した油変性レゾールフェノール樹脂等のレゾール型フェノール樹脂等のフェノール樹脂、ビスフェノールAエポキシ樹脂、ビスフェノールFエポキシ樹脂等のビスフェノール型エポキシ樹脂、ノボラックエポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂等のエポキシ樹脂、シアネート樹脂、ユリア(尿素)樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、シアネートエステル樹脂等が挙げられる。
また、凹部付き基板1を構成する樹脂材料としては、後述する第1の層3等を構成する樹脂材料と同等のものを用いるのが好ましい。これにより、凹部付き基板1の熱膨張係数をより効果的に小さくすることができ、半導体素子搭載基板10の反りの発生をより効果的に低減することができる。
凹部付き基板1中における樹脂材料の含有量は、15〜40重量%であるのが好ましく、20〜35重量%であるのがより好ましい。これにより、凹部付き基板1の剛性をより効果的に高いものとすることができる。
また、無機充填材としては、例えば、タルク、アルミナ、ガラス、シリカ、マイカ、水酸化アルミニウム、水酸化マグネシウム等を挙げることができる。
凹部付き基板1中における無機充填材の含有量は、12〜35重量%であるのが好ましく、18〜30重量%であるのがより好ましい。これにより、凹部付き基板1の剛性をより効果的に高いものとすることができる。
凹部付き基板1の25℃におけるヤング率は、20〜50GPaであるのが好ましく、25〜40GPaであるのがより好ましい。これにより、半導体素子搭載基板10の反りの発生をより効果的に低減することができる。
また、凹部付き基板1の250℃におけるヤング率は、10〜45GPaであるのが好ましく、13〜35GPaであるのがより好ましい。これにより、加熱時における剛性に優れるので、半導体素子搭載基板10の反りの発生をより確実に低減させることができ、半導体素子搭載基板10の信頼性を向上させることができる。
また、凹部付き基板1の、20℃以上、JIS C 6481に準拠して測定されるコア基板1のガラス転移点Tg[℃]以下でのJIS C 6481に準拠して測定される面方向の熱膨張係数は、13ppm/℃以下であるのが好ましく、3〜11ppm/℃であるのがより好ましい。これにより、半導体素子搭載基板10の反りの発生をさらに効果的に低減し、搭載した半導体素子2への応力を低減することができる。
凹部付き基板1の平均厚さ(凹部を除いた、図中、Xで表される厚さ)は、1300〜150μmであるのが好ましく、900〜200μmであるのがより好ましい。
凹部11は、その内部に、半導体素子2を搭載する機能を有している。
また、凹部11は、その底面が平滑面となっている。
凹部11の深さは、特に限定されないが、半導体素子2の高さよりも大きいのが好ましい。これにより、搭載した半導体素子2への応力をより効果的に低減することができる。凹部11の深さは、具体的には、1200〜50μmであるのが好ましく、800〜100μmであるのがより好ましい。
半導体素子2は、図1に示すように、凹部11内において、接着フィルム5を介して凹部付き基板1に接合されている。
このような半導体素子2としては、例えば、ICチップ、コンデンサー、ダイオード、トランジスタ、サイリスタ等が挙げられる。
接着フィルム5は、可撓性を有する部材で、主として、接着剤で構成されたものである。このように、接着フィルム5を介して半導体素子2を凹部付き基板1に接合することにより、後述する第1の層3に、使用環境における外部環境温度・湿度等の変化によって発生する寸法の変化等によって半導体素子2に外力がかかった場合であっても、この接着フィルム5によってその外力をより確実に緩和することができる。その結果、凹部付き基板1から半導体素子2が剥離する事や、半導体素子2が割れてしまう事等の不良発生をより効果的に防止することができる。
接着フィルム5を構成する接着剤としては、例えば、エポキシ樹脂、シリコーン樹脂、ポリイミド樹脂、アクリル樹脂、ポリエステル樹脂等を使用したフィルム状の接着フィルムが挙げられる。この接着フィルム5には、フィルム中に導電粒子を添加し、導電性機能を付与した物を用いても構わない。また、同様の樹脂を使用した液状接着剤の形状で使用しても構わない。
このような接着フィルム5は、20℃以上、JIS C 6481に準拠して測定される接着フィルム5のガラス転移点Tg[℃]以下でのJIS C 6481に準拠して測定される面方向の熱膨張係数が、30〜300ppm/℃であるのが好ましく、500〜160ppm/℃であるのがより好ましい。これにより、接着フィルム5は半導体素子2の寸法の変動により確実に追従することができる。その結果、凹部付き基板1から半導体素子2が不本意に剥離するのをより確実に防止することができる。
また、接着フィルム5の、25℃におけるヤング率は、5〜900MPa程度であるのが好ましく、10〜400MPa程度であるのがより好ましい。これにより、接着フィルム5は半導体素子2の寸法の変動により確実に追従することができる。その結果、凹部付き基板1から半導体素子2が不本意に剥離するのをより確実に防止することができる。
凹部付き基板1の両面には、図1に示すように、前述した凹部11(半導体素子2)を埋め込むように形成された第1の層3と、第2の層4とが形成されている。
第1の層3および第2の層4は、構成材料およびその組成比率が同じであり、同等の物性(熱膨張係数、ヤング率等)を有するものである。また、第1の層3および第2の層4は、絶縁性の高い材料で構成されている。
本発明において、第1の層(第2の層)は、主として、シアネート樹脂を含む樹脂材料と無機充填材とで構成されたものである。
また、本発明において、第1の層(第2の層)は、20℃以上、JIS C 6481に準拠して測定される第1の層(第2の層)のガラス転移点Tg[℃]以下でのJIS C 6481に準拠して測定される面方向の熱膨張係数が、40ppm/℃以下の層である。
このような組成および物性の第1の層および第2の層を設けることにより、外気温度や外気湿度等の外的環境の変化によって生じる半導体素子搭載基板の寸法の変化を抑制することができる。その結果、半導体素子搭載基板の反りの発生を防止することができる。また、半導体素子搭載基板は、耐熱性に優れたものとなる。また、第1の層および第2の層を薄膜化(厚さ100μm以下)にしても強度に優れたものとすることができる。
上述したように、第1の層3(第2の層4)の、20℃以上、JIS C 6481に準拠して測定される第1の層3(第2の層4)のガラス転移点Tg[℃]以下でのJIS C 6481に準拠して測定される面方向の熱膨張係数は、40ppm/℃以下であるが、3〜30ppm/℃であるのがより好ましい。これにより、本発明の効果をより顕著なものとすることができる。
また、第1の層3(第2の層4)の25℃におけるヤング率は、4〜20GPaであるのが好ましく、5〜15GPaであるのがより好ましい。これにより、半導体素子搭載基板10の反りの発生をより効果的に低減することができる。
また、JIS C 6481に準拠して測定される第1の層3(第2の層4)のガラス転移点Tgは、190〜300℃の範囲内であるのが好ましく、230〜280℃の範囲であるのがより好ましい。これにより、半導体素子搭載基板10の反りの発生を低減することができるとともに、半導体素子搭載基板10の耐熱性をより高いものとすることができる。
第1の層3(第2の層4)の平均厚さ(図中、Yで表される厚さ)は、20〜200μmであるのが好ましく、30〜60μmであるのがより好ましい。
前述したように第1の層3(第2の層4)は、シアネート樹脂を含んでいる。このシアネート樹脂は、耐熱性に優れた材料である。
シアネート樹脂は、例えば、ハロゲン化シアン化合物とフェノール類とを反応させ、必要に応じて加熱等の方法で得られるプレポリマーを硬化させることにより得ることができる。シアネート樹脂としては、具体的には、ノボラック型シアネート樹脂、ビスフェノールA型シアネート樹脂、ビスフェノールE型シアネート樹脂、テトラメチルビスフェノールF型シアネート樹脂等のビスフェノール型シアネート樹脂等を挙げることができる。これらの中でもノボラック型シアネート樹脂が好ましい。これにより、架橋密度増加による耐熱性向上と、樹脂組成物等の難燃性を向上することができる。シアネート樹脂は、トリアジン環を有しているからである。さらに、ノボラック型シアネート樹脂は、その構造上ベンゼン環の割合が高く、炭化しやすい。さらに、第1の層3(第2の層4)を薄膜化(厚さ100μm以下)した場合であっても、第1の層3(第2の層4)に優れた剛性を付与することができる。特に加熱時における剛性に優れるので、半導体素子搭載基板10の反りの発生をより確実に低減させることができ、半導体素子搭載基板10の信頼性を向上させることができる。
ノボラック型シアネート樹脂のプレポリマーとしては、例えば式(I)で示されるものを使用することができる。
Figure 2009200185
式(I)で示されるノボラック型シアネート樹脂のプレポリマーの平均繰り返し単位nは、特に限定されないが、1〜10が好ましく、特に2〜7が好ましい。平均繰り返し単位nが前記下限値未満であるとノボラック型シアネート樹脂は結晶化しやすくなり、汎用溶媒に対する溶解性が比較的低下するため、取り扱いが困難となる場合がある。また、平均繰り返し単位nが前記上限値を超えると溶融粘度が高くなりすぎ、第1の層3(第2の層4)の成形性が低下する場合がある。
シアネート樹脂のプレポリマーの重量平均分子量は、特に限定されないが、重量平均分子量500〜4,500であるのが好ましく、特に600〜3,000であるのがより好ましい。
シアネート樹脂等の樹脂材料やプレポリマー等の重量平均分子量は、例えばGPCで測定することができる。
GPC測定は、例えば装置:東ソー製 HLC−8200GPCを用い、カラムとしてTSK=GEL ポリスチレンを用い、溶剤としてTHF(テトラハイドロフラン)を用いて測定することができる。
第1の層3(第2の層4)中におけるシアネート樹脂の含有量は、特に限定されないが、1〜20重量%であるのが好ましく、特に3〜15重量%であるのがより好ましい。含有量が前記下限値未満であると第1の層3(第2の層4)を形成するのが困難となる場合があり、前記上限値を超えると第1の層3(第2の層4)の強度が低下する場合がある。
また、第1の層3(第2の層4)中には、上述したシアネート樹脂以外の樹脂材料が含まれていてもよい。
このような樹脂材料としては、特に限定されないが、熱硬化性樹脂(シアネート樹脂以外の熱硬化性樹脂)を用いることができる。これにより、半導体素子搭載基板10の反りの発生を低減することができるとともに、半導体素子搭載基板10の耐熱性をより高いものとすることができる。
熱硬化性樹脂としては、前述した凹部付き基板1の説明で例示したものを用いることができる。
上述した中でも、熱硬化性樹脂として、エポキシ樹脂(実質的にハロゲン原子を含まない)をさらに含んでいるのが好ましい。
エポキシ樹脂としては、例えば、フェノールノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂、ナフタレン型エポキシ樹脂、アリールアルキレン型エポキシ樹脂等が挙げられる。これらの中でもアリールアルキレン型エポキシ樹脂が好ましい。これにより、第1の層3(第2の層4)の吸湿半田耐熱性および難燃性を向上させることができる。
アリールアルキレン型エポキシ樹脂とは、繰り返し単位中に一つ以上のアリールアルキレン基を有するエポキシ樹脂をいう。例えばキシリレン型エポキシ樹脂、ビフェニルジメチレン型エポキシ樹脂等が挙げられる。これらの中でもビフェニルジメチレン型エポキシ樹脂が好ましい。ビフェニルジメチレン型エポキシ樹脂のプレポリマーは、例えば式(II)で示すことができる。
Figure 2009200185
上記式(II)で示されるビフェニルジメチレン型エポキシ樹脂のプレポリマーの平均繰り返し単位nは、特に限定されないが、1〜10であるのが好ましく、特に2〜5であるのがより好ましい。平均繰り返し単位nが前記下限値未満であるとビフェニルジメチレン型エポキシ樹脂は結晶化しやすくなり、汎用溶媒に対する溶解性が比較的低下するため、取り扱いが困難となる場合がある。また、平均繰り返し単位nが前記上限値を超えると樹脂の流動性が低下し、成形不良等の原因となる場合がある。
樹脂材料中のシアネート樹脂の含有率をA[重量%]、前記樹脂材料中のエポキシ樹脂の含有率をB[重量%]としたとき、0.5≦B/A≦4であるのが好ましく、1≦B/A≦3であるのがより好ましい。これにより、第1の層3(第2の層4)の耐熱性を向上させることができるとともに、熱膨張係数を特に小さいものとすることができる。
第1の層3(第2の層4)中におけるエポキシ樹脂の含有量は、特に限定されないが、3〜25重量%であるのが好ましく、特に5〜20重量%であるのがより好ましい。含有量が前記下限値未満であるとシアネート樹脂のプレポリマーの反応性が低下したり、得られる製品の耐湿性が低下したりする場合があり、前記上限値を超えると耐熱性が低下する場合がある。
エポキシ樹脂のプレポリマーの重量平均分子量は、特に限定されないが、重量平均分子量500〜20,000が好ましく、特に800〜15,000が好ましい。
また、熱硬化性樹脂として、実質的にハロゲン原子を含まないフェノキシ樹脂をさらに含有するのが望ましい。これにより、樹脂付き金属箔や基材付き絶縁シートを製造する際の製膜性を向上することができる。ここで、実質的にハロゲン原子を含まないとは、例えば、フェノキシ樹脂中のハロゲン原子の含有量が1重量%以下のものをいう。
上記フェノキシ樹脂としては特に限定されないが、例えば、ビスフェノール骨格を有するフェノキシ樹脂、ノボラック骨格を有するフェノキシ樹脂、ナフタレン骨格を有するフェノキシ樹脂、ビフェニル骨格を有するフェノキシ樹脂等が挙げられる。また、これらの骨格を複数種有した構造を有するフェノキシ樹脂を用いることもできる。これらの中でも、ビフェニル骨格と、ビスフェノールS骨格とを有するものを用いることができる。これにより、ビフェニル骨格が有する剛直性によりガラス転移温度を高くすることができるとともに、ビスフェノールS骨格により、多層プリント配線板を製造する際のメッキ金属の付着性を向上させることができる。また、ビスフェノールA骨格とビスフェノールF骨格とを有するものを用いることができる。これにより、多層プリント配線板の製造時に内層回路基板への密着性を向上させることができる。また、上記ビフェニル骨格とビスフェノールS骨格とを有するものと、ビスフェノールA骨格とビスフェノールF骨格とを有するものとを、併用することができる。これにより、これらの特性をバランスよく発現させることができる。上記ビスフェノールA骨格とビスフェノールF骨格とを有するもの(1)と、上記ビフェニル骨格とビスフェノールS骨格とを有するもの(2)とを併用する場合、その併用比率としては特に限定されないが、例えば、(1):(2)=2:8〜9:1とすることができる。
フェノキシ樹脂の分子量としては特に限定されないが、重量平均分子量が5000〜50000であることが好ましい。さらに好ましくは10000〜40000である。重量平均分子量が上記下限値未満であると、製膜性を向上させる効果が低下する場合がある。また、上記上限値を超えると、フェノキシ樹脂の溶解性が低下する場合がある。
第1の層3(第2の層4)中におけるフェノキシ樹脂の含有量は、特に限定されないが、1〜30重量%であることが好ましい。さらに好ましくは3〜20重量%である。含有量が上記下限値未満であると製膜性を向上させる効果が低下する場合がある。また、上記上限値を超えると、低熱膨張性を付与する効果が低下することがある。
樹脂材料中のシアネート樹脂の含有率をA[重量%]、前記樹脂材料中のフェノキシ樹脂の含有率をC[重量%]としたとき、0.2≦C/A≦2であるのが好ましく、0.3≦C/A≦1.5であるのがより好ましい。これにより、成膜性を向上させることができるとともに、熱膨張係数を特に小さいものとすることができる。
さらに、シアネート樹脂(特にノボラック型シアネート樹脂)とフェノキシ樹脂(ビフェニル骨格、ビスフェノールS骨格を有するフェノキシ樹脂)とエポキシ樹脂(アリールアルキレン型エポキシ樹脂、特にビフェニルジメチレン型エポキシ樹脂)との組合せを用いた場合、本発明の効果をより顕著に発揮させることができる。
なお、第1の層3(第2の層4)を構成する樹脂材料として、上記樹脂材料の他、フェノール樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリフェニレンオキサイド樹脂、ポリエーテルスルホン樹脂等の熱可塑性樹脂を併用してもよい。
上述したような樹脂材料の第1の層3(第2の層4)中における含有量は、30〜70重量%であるのが好ましく、30〜60重量%であるのがより好ましい。これにより、第1の層3(第2の層4)の耐熱性を高いものとしつつ、第1の層3(第2の層4)の熱膨張係数を好適に前述したような範囲のものとすることができる。
また、第1の層3(第2の層4)は、無機充填材を含んでいる。
無機充填材としては、凹部付き基板1の説明で記載したものを用いることができる。上述した無機充填材の中でもシリカが好ましく、溶融シリカ(特に球状溶融シリカ)が低熱膨張性に優れる点で好ましい。
無機充填材が略球形である場合、無機充填材の平均粒子径は、特に限定されないが、0.01〜5.0μmであるのが好ましく、特に0.2〜2.0μmであるのがより好ましい。
第1の層3(第2の層4)中における無機充填材の含有量は、5〜40重量%であるのが好ましく、10〜30重量%であるのがより好ましい。含有量が前記範囲内であると、第1の層3(第2の層4)の熱膨張係数をより効果的に小さいものとすることができる。その結果、半導体素子搭載基板10の反りの発生をより効果的に低減することができる。
また、第1の層3および第2の層4中には、上記成分の他、前記凹部付き基板1で説明した繊維基材を含んでいるのが好ましい。これにより、第1の層3(第2の層4)の熱膨張係数を特に小さいものとすることができる。その結果、半導体素子搭載基板10の反りの発生をより効果的に低減することができる。
<半導体素子搭載基板の製造方法>
次に、上述したような半導体素子搭載基板の製造方法の一例について説明する。
図2は、半導体素子搭載基板の製造方法の一例を示す図である。
まず、図2(a)に示すように、未硬化の第1のコア材12を用意する。なお、本明細書中において未硬化とは、構成する樹脂材料が硬化に至らない状態のことを指す。
次に、未硬化の第2のコア材13を用意し、図2(b)に示すように、第2のコア材13に、穴11’を形成する。この穴11’は、例えば、ルータ加工により形成することができる。ここで、ルーター加工に用いるドリルとしては、機械ドリル意外に、例えばCOレーザー、UV−YAGレーザー等を用いることができる。
次に、図2(c)に示すように、第1のコア材12上に、穴11’を形成した第2のコア材13を積層する。
次に、図2(d)に示すように、加熱等によって、第1のコア材12および第2のコア材13を硬化させ、凹部11を備えた凹部付き基板1を得る。
次に、図2(e)に示すように、凹部11の内部に、接着フィルム5を介して半導体素子2を搭載する。すなわち、凹部付き基板1と半導体素子2とを接合する。
一方、前述したような第1の層3および第2の層4を構成する材料をシート状にした絶縁シート3’および絶縁シート4’を用意する。
次に、この絶縁シート3’および絶縁シート4’を、それぞれ、凹部付き基板1の半導体素子2側およびその反対側の面に圧着させる(図2(f)参照)。この圧着の際に、絶縁シート3’の一部が、凹部11内に充填される。
その後、絶縁シート3’および絶縁シート4’を硬化させて、図1に示すような半導体素子搭載基板10(本発明の半導体素子搭載基板)を得る。
以上、本発明の半導体素子搭載基板について説明したが、本発明は、これらに限定されるものではない。
例えば、前述した実施形態では、半導体素子2が1つ搭載されたものについて説明したが、これに限定されず、半導体素子は2つ以上搭載されていてもよい。
また、前述した実施形態では、第1の層および第2の層が両面にそれぞれ1層ずつ形成されたものとして説明したが、これに限定されず、第1の層および第2の層が両面に2層以上形成されたものであってもよい。
また、前述した実施形態では、構成材料をシート状にしたものを用いて、第1の層および第2の層を形成するものとして説明したが、これに限定されず、例えば、各層は、各層を構成する材料を塗布することにより形成するものであってもよい。
以下、本発明を実施例および比較例に基づいて詳細に説明するが、本発明はこれに限定されるものではない。
<1>実施例および比較例で用いる原材料
実施例及び比較例において用いた原材料は以下の通りである。
(1)シアネート樹脂A:ノボラック型シアネート樹脂(ロンザ社製、商品名「プリマセットPT−30」、重量平均分子量700)
(2)シアネート樹脂B:ノボラック型シアネート樹脂(ロンザ社製、商品名「プリマセットPT−60」、重量平均分子量2600)
(3)エポキシ樹脂:ビフェニルジメチレン型エポキシ樹脂(日本化薬社製、商品名「NC−3000」、エポキシ当量275、重量平均分子量2000)
(4)フェノキシ樹脂A:ビフェニルエポキシ樹脂とビスフェノールSエポキシ樹脂との共重合体であり、末端部はエポキシ基を有している樹脂(ジャパンエポキシレジン社製、商品名「YX−8100H30」、重量平均分子量30000)
(5)フェノキシ樹脂B:ビスフェノールA型エポキシ樹脂とビスフェノールF型エポキシ樹脂との共重合体であり、末端部はエポキシ基を有している樹脂(ジャパンエポキシレジン社製、商品名「エピコート4275」、重量平均分子量60000)
(6)硬化触媒:イミダゾール化合物(四国化成工業社製、商品名「2−フェニル−4,5−ジヒドロキシメチルイミダゾール」)
(7)無機充填材:球状溶融シリカ(アドマテックス社製、商品名「SO−25H」、平均粒径0.5μm)
(8)カップリング剤:エポキシシランカップリング剤(日本ユニカー社製、商品名「A−187」)
<2>半導体素子搭載基板の製造
(実施例1)
[1]樹脂ワニスの調製
シアネート樹脂A:15重量部、シアネート樹脂B:10重量部、エポキシ樹脂:25重量部、フェノキシ樹脂A:5重量部、フェノキシ樹脂B:5重量部、硬化触媒:0.4重量部をメチルエチルケトンに溶解、分散させた。さらに、無機充填材:40重量部とカップリング剤:0.2重量部を添加して、高速攪拌装置を用いて10分間攪拌して、固形分50重量%の樹脂ワニスを調製した。
[2]基材付き絶縁シートAの作製
上記のようにして得られた樹脂ワニスを、ガラス織布(WEA−1035、厚さ:28μm、日東紡績製)に含浸し、120℃の加熱炉で2分間乾燥してワニス固形分(プリプレグ中に樹脂とシリカの占める成分)が50wt%のプリプレグを得た。このプリプレグを用い、厚さ38μmのPET(ポリエチレンテレフタレート)フィルムの片面に、ラミネーター装置を用いて乾燥後の絶縁フィルムの厚さが80μmとなるように貼り付け、これを160℃の乾燥装置で10分間乾燥して、基材付き絶縁シートAを製造した。
[3]凹部付き基板の作製
両面銅張積層板(住友ベークライト株式会社製:ELC−4785GS)の銅箔をエッチング処理し取り除く事で、厚さ400μm、40mm角のコア基板を得た。この基板の中央部に、ルーター加工で8mm角の穴を作成し、8mm角の穴を有する、厚さ400μm、40mm角のコア基板を得た。
上記のようにして得られた樹脂ワニスを、ガラス織布(WEA−2319、厚さ:80μm、日清紡製)に含浸し、120℃の加熱炉で2分間乾燥してワニス固形分(プリプレグ中に樹脂とシリカの占める成分)が約50wt%で、厚さ100μmのプリプレグ厚さ100μmを得た。このプリプレグを用い、ラミネーター装置を用いて、8mm角の穴を有する厚さ400μm、40mm角のコア基板に貼り付け、これを160℃の乾燥装置で10分間乾燥して、40mm角の凹部付き基板を得た。
[4]半導体素子搭載基板の作製
上記のようにして得られた凹部付き基板の凹部内(凹部の底面)に、厚さ350μm、7.65mm角の半導体素子(チップ)を25μm厚のフィルム形状の接着剤(住友ベークライト社製:IBF−8540)を用い、130℃で熱圧着した。
次に、前記凹部付き基板の、チップ搭載側およびチップ未搭載側の両方に、上記のようにして得られた基材付絶縁シートAの絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力0.8MPa、温度80℃で30秒間、真空加熱加圧成形した後、熱風乾燥機にて温度200℃、時間60分間で加熱硬化させた後、基材を剥離除去した。これにより、第1の層および第2の層が形成され、半導体素子搭載基板を得た。
(実施例2)
上記のようにして得られた樹脂ワニスを、厚さ38μmのPET(ポリエチレンテレフタレート)フィルムの片面に、コンマコーター装置を用いて乾燥後の絶縁フィルムの厚さが80μmとなるように塗工し、これを160℃の乾燥装置で10分間乾燥して、基材付き絶縁シートBを製造した。
実施例1と同様にして作製した、チップ搭載済みの凹部付き基板のチップ搭載側およびチップ未搭載側の両方に、上記基材付き絶縁シートBの絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力1.0MPa、温度105℃で30秒間、真空加熱加圧成形した後、基材を剥離除去し、熱風乾燥機にて温度180℃、時間90分間で加熱硬化させた後、基材を剥離除去した。これにより、第1の層および第2の層が形成され、半導体素子搭載基板を得た。
(比較例)
実施例1と同様にして作製した、チップ搭載済みの凹部付き基板のチップ搭載側およびチップ未搭載側の両方に、市販の基材付絶縁シートC(味の素ファインケミカル株式会社製:ABF−GX13、エポキシ樹脂シート)の絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力1.0MPa、温度105℃で30秒間、真空加熱加圧成形した後、基材を剥離除去し、熱風乾燥機にて温度180℃、時間90分間で加熱硬化させた後、基材を剥離除去した。これにより、第1の層および第2の層が形成され、半導体素子搭載基板を得た。
上記各実施例および各比較例で得られた半導体素子搭載基板の第1の層(第2の層)の組成、線膨張係数、ヤング率およびガラス転移点を以下に示すように測定し、これらの結果を表1に示した。また、凹部付き基板の線膨張係数、ヤング率およびガラス転移点も表1に示した。
・線膨張係数
上記各実施例および各比較例の半導体素子搭載基板の第1の層(第2の層)の形成に用いた基材付き絶縁シート2枚を、絶縁シート側どうしを内側にして重ね合わせ、これを、真空プレス装置を用いて圧力2MPa、温度200℃で2時間加熱加圧成形を行った後、基材を剥離除去して、絶縁シート硬化物を得た。得られた絶縁シート硬化物から4mm×20mmの評価用試料を採取し、TMA装置(TAインスツルメント社製)を用いて、10℃/分で20℃からガラス転移点まで昇温して、面方向および厚さ方向における熱膨張係数を測定した。
・ヤング率
上記各実施例および各比較例の半導体素子搭載基板の第1の層(第2の層)の形成に用いた基材付き絶縁シート2枚を、絶縁シート側どうしを内側にして重ね合わせ、これを、真空プレス装置を用いて圧力2MPa、温度200℃で2時間加熱加圧成形を行った後、基材を剥離除去して、絶縁シート硬化物を得た。得られた絶縁シート硬化物から8mm×35mmの評価用試料を採取し、DMA装置(TAインスツルメント社製、DMA2980、測定モード:引張り、測定長:20mm、昇温速度:5℃/min、測定
温度域:0〜350℃、周波数:1Hz)を用いて、25℃におけるヤング率を測定した。
・ガラス転移点
上記各実施例および各比較例の半導体素子搭載基板の第1の層(第2の層)の形成に用いた基材付き絶縁シート2枚を、絶縁シート側どうしを内側にして重ね合わせ、これを、真空プレス装置を用いて圧力2MPa、温度200℃で2時間加熱加圧成形を行った後、基材を剥離除去して、絶縁シート硬化物を得た。得られた絶縁シート硬化物から、10mm×30mmの評価用試料を切り出し、DMA(TAインスツルメント社製)を用いて、5℃/分で昇温し、tanδのピーク位置をガラス転移温度とした。
Figure 2009200185
<3>半導体素子搭載基板の評価
上記各実施例および比較例で得られた半導体素子搭載基板各10枚を用いて、温度85℃、湿度85%の環境に168時間静置し、吸湿させた後、温度260℃の環境に各10秒、3回繰り返して、熱履歴を与えた。その後、冷熱サイクル試験(冷却状態−55℃、加熱状態125℃で1000サイクルおよび3000サイクル)を行い、半導体素子への保護性能を比較評価した。
冷熱サイクル処理後、評価用デバイス搭載基板を断面観察し、搭載した半導体素子のクラック、搭載した半導体素子とコア基板または第1の層との界面での剥離が発生していない物を良品としてカウントした。これらの結果を表2に示した。
また、冷熱サイクル(冷却状態−55℃、加熱状態125℃)の冷却状態時と加熱状態時での反りを測定し、その変動値を求め、合わせて表2に示した。
Figure 2009200185
表2から分かるように、本発明の半導体素子搭載基板は、外的環境の変化による半導体素子のクラックや基板からの剥離が防止され、また、反りの発生が防止されたものであった。これに対して、比較例では、満足な結果が得られなかった。
本発明の半導体素子搭載基板の好適な実施形態を示す縦断面図である。 本発明の半導体素子搭載基板の製造方法の一例を示す図である。
符号の説明
10 半導体素子搭載基板
1 凹部付き基板
11 凹部
11’ 穴
12 第1のコア材
13 第2のコア材
2 半導体素子
3 第1の層
3’ 絶縁シート
4 第2の層
4’ 絶縁シート
5 接着フィルム

Claims (11)

  1. 一方の面に凹部を備えた凹部付き基板と、
    前記凹部内に搭載された半導体素子と、
    前記凹部を埋め込む第1の層と、
    前記凹部付き基板の前記第1の層とは反対側に設けられ、前記第1の層と材料およびその組成比率が同じである第2の層とを有し、
    前記第1の層および前記第2の層は、主として、シアネート樹脂を含む樹脂材料と無機充填材とで構成されたものであり、
    前記第1の層および前記第2の層の、20℃以上、JIS C 6481に準拠して測定される前記第1の層および前記第2の層のガラス転移点Tg[℃]以下でのJIS C 6481に準拠して測定される面方向の熱膨張係数は、40ppm/℃以下であることを特徴とする半導体素子搭載基板。
  2. 前記第1の層および前記第2の層中における前記樹脂材料の含有量は、30〜70重量%である請求項1に記載の半導体素子搭載基板。
  3. 前記第1の層および前記第2の層中における前記無機充填材の含有量は、5〜40重量%である請求項1または2に記載の半導体素子搭載基板。
  4. 前記第1の層および前記第2の層中におけるシアネート樹脂の含有量は、1〜20重量%である請求項1ないし3のいずれかに記載の半導体素子搭載基板。
  5. 前記樹脂材料は、エポキシ樹脂をさらに含み、
    前記樹脂材料中の前記シアネート樹脂の含有率をA[重量%]、前記樹脂材料中のエポキシ樹脂の含有率をB[重量%]としたとき、0.5≦B/A≦4である請求項1ないし4のいずれかに記載の半導体素子搭載基板。
  6. 前記樹脂材料は、フェノキシ樹脂をさらに含み、
    前記樹脂材料中の前記シアネート樹脂の含有率をA[重量%]、前記樹脂材料中のフェノキシ樹脂の含有率をC[重量%]としたとき、0.2≦C/A≦2である請求項1ないし5のいずれかに記載の半導体素子搭載基板。
  7. 前記第1の層および前記第2の層の、25℃におけるヤング率は、4〜15GPaである請求項1ないし6のいずれかに記載の半導体素子搭載基板。
  8. JIS C 6481に準拠して測定される前記第1の層および前記第2の層のガラス転移点Tgは、100〜300℃の範囲内である請求項1ないし7のいずれかに記載の半導体素子搭載基板。
  9. 前記凹部付き基板の25℃におけるヤング率は、20〜50GPaである請求項1ないし8のいずれかに記載の半導体素子搭載基板。
  10. 前記凹部付き基板の、20℃以上、JIS C 6481に準拠して測定される前記基板のガラス転移点Tg[℃]以下でのJIS C 6481に準拠して測定される面方向の熱膨張係数は、13ppm/℃以下である請求項1ないし9のいずれかに記載の半導体素子搭載基板。
  11. 前記半導体素子は、フィルムを介して前記凹部内に搭載されている請求項1ないし10のいずれかに記載の半導体素子搭載基板。
JP2008039399A 2008-02-20 2008-02-20 半導体素子搭載基板 Expired - Fee Related JP5292847B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008039399A JP5292847B2 (ja) 2008-02-20 2008-02-20 半導体素子搭載基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008039399A JP5292847B2 (ja) 2008-02-20 2008-02-20 半導体素子搭載基板

Publications (2)

Publication Number Publication Date
JP2009200185A true JP2009200185A (ja) 2009-09-03
JP5292847B2 JP5292847B2 (ja) 2013-09-18

Family

ID=41143391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008039399A Expired - Fee Related JP5292847B2 (ja) 2008-02-20 2008-02-20 半導体素子搭載基板

Country Status (1)

Country Link
JP (1) JP5292847B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020109821A (ja) * 2018-12-28 2020-07-16 長瀬産業株式会社 半導体装置及びその製造方法
CN113133191A (zh) * 2020-01-15 2021-07-16 鹏鼎控股(深圳)股份有限公司 内埋透明电路板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347741A (ja) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP2006310498A (ja) * 2005-04-27 2006-11-09 Murata Mfg Co Ltd キャビティ付きセラミック多層基板
WO2007122821A1 (ja) * 2006-04-20 2007-11-01 Sumitomo Bakelite Co., Ltd. 半導体装置
JP2007317712A (ja) * 2006-05-23 2007-12-06 Tdk Corp 部品内蔵複合配線基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347741A (ja) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP2006310498A (ja) * 2005-04-27 2006-11-09 Murata Mfg Co Ltd キャビティ付きセラミック多層基板
WO2007122821A1 (ja) * 2006-04-20 2007-11-01 Sumitomo Bakelite Co., Ltd. 半導体装置
JP2007317712A (ja) * 2006-05-23 2007-12-06 Tdk Corp 部品内蔵複合配線基板及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020109821A (ja) * 2018-12-28 2020-07-16 長瀬産業株式会社 半導体装置及びその製造方法
JP2020109818A (ja) * 2018-12-28 2020-07-16 長瀬産業株式会社 半導体装置の製造方法
CN113133191A (zh) * 2020-01-15 2021-07-16 鹏鼎控股(深圳)股份有限公司 内埋透明电路板及其制作方法
CN113133191B (zh) * 2020-01-15 2022-06-24 鹏鼎控股(深圳)股份有限公司 内埋透明电路板及其制作方法

Also Published As

Publication number Publication date
JP5292847B2 (ja) 2013-09-18

Similar Documents

Publication Publication Date Title
US20110120754A1 (en) Multilayer wiring board and semiconductor device
KR101549285B1 (ko) 반도체소자 탑재 기판
JP5115645B2 (ja) 絶縁性基板、金属張積層板、プリント配線板、及び半導体装置
JP5533657B2 (ja) 積層板、回路板および半導体装置
KR20100134017A (ko) 다층 회로 기판, 절연 시트 및 다층 회로 기판을 이용한 반도체 패키지
JP6083127B2 (ja) 積層板、ビルドアップ層付き積層板、回路基板、半導体パッケージおよび積層板の製造方法
JP5157103B2 (ja) プリプレグ、基板および半導体装置
US8269332B2 (en) Semiconductor element mounting board
WO2008099940A1 (ja) 回路基板の製造方法、半導体製造装置、回路基板及び半導体装置
JP4983190B2 (ja) プリプレグ、回路基板および半導体装置
JP2008244189A (ja) 回路基板および半導体装置
WO2015072261A1 (ja) 樹脂層付きキャリア材料、積層体、回路基板および電子装置
JP2010238907A (ja) 積層板、多層プリント配線板および半導体装置
JP2011135034A (ja) 半導体パッケージおよび半導体装置
JP5256681B2 (ja) 半導体装置、半導体装置用プリント配線板及び銅張積層板
JP5292847B2 (ja) 半導体素子搭載基板
JP2013006328A (ja) 積層板、回路基板、および半導体パッケージ
JP5821811B2 (ja) 絶縁性基板、金属張積層板、プリント配線板、及び半導体装置
JP2009070891A (ja) 半導体装置
JP2013057065A (ja) プリプレグ、基板および半導体装置
JP5935314B2 (ja) 半導体装置の製造方法
JP2010080609A (ja) 半導体装置
JP5211624B2 (ja) 半導体装置の製造方法および半導体装置用プリント配線板の製造方法
JP2008251891A (ja) 回路基板及びその半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

R150 Certificate of patent or registration of utility model

Ref document number: 5292847

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees