JP2009200185A - 半導体素子搭載基板 - Google Patents
半導体素子搭載基板 Download PDFInfo
- Publication number
- JP2009200185A JP2009200185A JP2008039399A JP2008039399A JP2009200185A JP 2009200185 A JP2009200185 A JP 2009200185A JP 2008039399 A JP2008039399 A JP 2008039399A JP 2008039399 A JP2008039399 A JP 2008039399A JP 2009200185 A JP2009200185 A JP 2009200185A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor element
- resin
- substrate
- element mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】半導体素子搭載基板10は、一方の面に凹部11を備えた凹部付き基板1と、凹部11内に搭載された半導体素子2と、凹部11を埋め込む第1の層3と、凹部付き基板1の第1の層3とは反対側に設けられ、第1の層3と材料およびその組成比率が同じである第2の層4とを有し、第1の層3および第2の層4は、主として、シアネート樹脂を含む樹脂材料と無機充填材とで構成されたものであり、第1の層3および第2の層4の、20℃以上、JIS C 6481に準拠して測定される第1の層3および第2の層4のガラス転移点Tga[℃]以下でのJIS C 6481に準拠して測定される面方向の熱膨張係数は、40ppm/℃以下であることを特徴とする。
【選択図】図1
Description
(1) 一方の面に凹部を備えた凹部付き基板と、
前記凹部内に搭載された半導体素子と、
前記凹部を埋め込む第1の層と、
前記凹部付き基板の前記第1の層とは反対側に設けられ、前記第1の層と材料およびその組成比率が同じである第2の層とを有し、
前記第1の層および前記第2の層は、主として、シアネート樹脂を含む樹脂材料と無機充填材とで構成されたものであり、
前記第1の層および前記第2の層の、20℃以上、JIS C 6481に準拠して測定される前記第1の層および前記第2の層のガラス転移点Tga[℃]以下でのJIS C 6481に準拠して測定される面方向の熱膨張係数は、40ppm/℃以下であることを特徴とする半導体素子搭載基板。
前記樹脂材料中の前記シアネート樹脂の含有率をA[重量%]、前記樹脂材料中のエポキシ樹脂の含有率をB[重量%]としたとき、0.5≦B/A≦4である上記(1)ないし(4)のいずれかに記載の半導体素子搭載基板。
前記樹脂材料中の前記シアネート樹脂の含有率をA[重量%]、前記樹脂材料中のフェノキシ樹脂の含有率をC[重量%]としたとき、0.2≦C/A≦2である上記(1)ないし(5)のいずれかに記載の半導体素子搭載基板。
図1は、本発明の半導体素子搭載基板の好適な実施形態を示す縦断面図である。なお、以下の説明では、図1中の上側を「上」または「上方」、下側を「下」または「下方」という。
凹部11は、その内部に、半導体素子2を搭載する機能を有している。
また、凹部11は、その底面が平滑面となっている。
また、第1の層3(第2の層4)は、無機充填材を含んでいる。
次に、上述したような半導体素子搭載基板の製造方法の一例について説明する。
まず、図2(a)に示すように、未硬化の第1のコア材12を用意する。なお、本明細書中において未硬化とは、構成する樹脂材料が硬化に至らない状態のことを指す。
実施例及び比較例において用いた原材料は以下の通りである。
(1)シアネート樹脂A:ノボラック型シアネート樹脂(ロンザ社製、商品名「プリマセットPT−30」、重量平均分子量700)
(2)シアネート樹脂B:ノボラック型シアネート樹脂(ロンザ社製、商品名「プリマセットPT−60」、重量平均分子量2600)
(3)エポキシ樹脂:ビフェニルジメチレン型エポキシ樹脂(日本化薬社製、商品名「NC−3000」、エポキシ当量275、重量平均分子量2000)
(4)フェノキシ樹脂A:ビフェニルエポキシ樹脂とビスフェノールSエポキシ樹脂との共重合体であり、末端部はエポキシ基を有している樹脂(ジャパンエポキシレジン社製、商品名「YX−8100H30」、重量平均分子量30000)
(5)フェノキシ樹脂B:ビスフェノールA型エポキシ樹脂とビスフェノールF型エポキシ樹脂との共重合体であり、末端部はエポキシ基を有している樹脂(ジャパンエポキシレジン社製、商品名「エピコート4275」、重量平均分子量60000)
(6)硬化触媒:イミダゾール化合物(四国化成工業社製、商品名「2−フェニル−4,5−ジヒドロキシメチルイミダゾール」)
(7)無機充填材:球状溶融シリカ(アドマテックス社製、商品名「SO−25H」、平均粒径0.5μm)
(8)カップリング剤:エポキシシランカップリング剤(日本ユニカー社製、商品名「A−187」)
(実施例1)
[1]樹脂ワニスの調製
シアネート樹脂A:15重量部、シアネート樹脂B:10重量部、エポキシ樹脂:25重量部、フェノキシ樹脂A:5重量部、フェノキシ樹脂B:5重量部、硬化触媒:0.4重量部をメチルエチルケトンに溶解、分散させた。さらに、無機充填材:40重量部とカップリング剤:0.2重量部を添加して、高速攪拌装置を用いて10分間攪拌して、固形分50重量%の樹脂ワニスを調製した。
上記のようにして得られた樹脂ワニスを、ガラス織布(WEA−1035、厚さ:28μm、日東紡績製)に含浸し、120℃の加熱炉で2分間乾燥してワニス固形分(プリプレグ中に樹脂とシリカの占める成分)が50wt%のプリプレグを得た。このプリプレグを用い、厚さ38μmのPET(ポリエチレンテレフタレート)フィルムの片面に、ラミネーター装置を用いて乾燥後の絶縁フィルムの厚さが80μmとなるように貼り付け、これを160℃の乾燥装置で10分間乾燥して、基材付き絶縁シートAを製造した。
両面銅張積層板(住友ベークライト株式会社製:ELC−4785GS)の銅箔をエッチング処理し取り除く事で、厚さ400μm、40mm角のコア基板を得た。この基板の中央部に、ルーター加工で8mm角の穴を作成し、8mm角の穴を有する、厚さ400μm、40mm角のコア基板を得た。
上記のようにして得られた凹部付き基板の凹部内(凹部の底面)に、厚さ350μm、7.65mm角の半導体素子(チップ)を25μm厚のフィルム形状の接着剤(住友ベークライト社製:IBF−8540)を用い、130℃で熱圧着した。
上記のようにして得られた樹脂ワニスを、厚さ38μmのPET(ポリエチレンテレフタレート)フィルムの片面に、コンマコーター装置を用いて乾燥後の絶縁フィルムの厚さが80μmとなるように塗工し、これを160℃の乾燥装置で10分間乾燥して、基材付き絶縁シートBを製造した。
実施例1と同様にして作製した、チップ搭載済みの凹部付き基板のチップ搭載側およびチップ未搭載側の両方に、市販の基材付絶縁シートC(味の素ファインケミカル株式会社製:ABF−GX13、エポキシ樹脂シート)の絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力1.0MPa、温度105℃で30秒間、真空加熱加圧成形した後、基材を剥離除去し、熱風乾燥機にて温度180℃、時間90分間で加熱硬化させた後、基材を剥離除去した。これにより、第1の層および第2の層が形成され、半導体素子搭載基板を得た。
上記各実施例および各比較例の半導体素子搭載基板の第1の層(第2の層)の形成に用いた基材付き絶縁シート2枚を、絶縁シート側どうしを内側にして重ね合わせ、これを、真空プレス装置を用いて圧力2MPa、温度200℃で2時間加熱加圧成形を行った後、基材を剥離除去して、絶縁シート硬化物を得た。得られた絶縁シート硬化物から4mm×20mmの評価用試料を採取し、TMA装置(TAインスツルメント社製)を用いて、10℃/分で20℃からガラス転移点まで昇温して、面方向および厚さ方向における熱膨張係数を測定した。
上記各実施例および各比較例の半導体素子搭載基板の第1の層(第2の層)の形成に用いた基材付き絶縁シート2枚を、絶縁シート側どうしを内側にして重ね合わせ、これを、真空プレス装置を用いて圧力2MPa、温度200℃で2時間加熱加圧成形を行った後、基材を剥離除去して、絶縁シート硬化物を得た。得られた絶縁シート硬化物から8mm×35mmの評価用試料を採取し、DMA装置(TAインスツルメント社製、DMA2980、測定モード:引張り、測定長:20mm、昇温速度:5℃/min、測定
温度域:0〜350℃、周波数:1Hz)を用いて、25℃におけるヤング率を測定した。
上記各実施例および各比較例の半導体素子搭載基板の第1の層(第2の層)の形成に用いた基材付き絶縁シート2枚を、絶縁シート側どうしを内側にして重ね合わせ、これを、真空プレス装置を用いて圧力2MPa、温度200℃で2時間加熱加圧成形を行った後、基材を剥離除去して、絶縁シート硬化物を得た。得られた絶縁シート硬化物から、10mm×30mmの評価用試料を切り出し、DMA(TAインスツルメント社製)を用いて、5℃/分で昇温し、tanδのピーク位置をガラス転移温度とした。
上記各実施例および比較例で得られた半導体素子搭載基板各10枚を用いて、温度85℃、湿度85%の環境に168時間静置し、吸湿させた後、温度260℃の環境に各10秒、3回繰り返して、熱履歴を与えた。その後、冷熱サイクル試験(冷却状態−55℃、加熱状態125℃で1000サイクルおよび3000サイクル)を行い、半導体素子への保護性能を比較評価した。
1 凹部付き基板
11 凹部
11’ 穴
12 第1のコア材
13 第2のコア材
2 半導体素子
3 第1の層
3’ 絶縁シート
4 第2の層
4’ 絶縁シート
5 接着フィルム
Claims (11)
- 一方の面に凹部を備えた凹部付き基板と、
前記凹部内に搭載された半導体素子と、
前記凹部を埋め込む第1の層と、
前記凹部付き基板の前記第1の層とは反対側に設けられ、前記第1の層と材料およびその組成比率が同じである第2の層とを有し、
前記第1の層および前記第2の層は、主として、シアネート樹脂を含む樹脂材料と無機充填材とで構成されたものであり、
前記第1の層および前記第2の層の、20℃以上、JIS C 6481に準拠して測定される前記第1の層および前記第2の層のガラス転移点Tga[℃]以下でのJIS C 6481に準拠して測定される面方向の熱膨張係数は、40ppm/℃以下であることを特徴とする半導体素子搭載基板。 - 前記第1の層および前記第2の層中における前記樹脂材料の含有量は、30〜70重量%である請求項1に記載の半導体素子搭載基板。
- 前記第1の層および前記第2の層中における前記無機充填材の含有量は、5〜40重量%である請求項1または2に記載の半導体素子搭載基板。
- 前記第1の層および前記第2の層中におけるシアネート樹脂の含有量は、1〜20重量%である請求項1ないし3のいずれかに記載の半導体素子搭載基板。
- 前記樹脂材料は、エポキシ樹脂をさらに含み、
前記樹脂材料中の前記シアネート樹脂の含有率をA[重量%]、前記樹脂材料中のエポキシ樹脂の含有率をB[重量%]としたとき、0.5≦B/A≦4である請求項1ないし4のいずれかに記載の半導体素子搭載基板。 - 前記樹脂材料は、フェノキシ樹脂をさらに含み、
前記樹脂材料中の前記シアネート樹脂の含有率をA[重量%]、前記樹脂材料中のフェノキシ樹脂の含有率をC[重量%]としたとき、0.2≦C/A≦2である請求項1ないし5のいずれかに記載の半導体素子搭載基板。 - 前記第1の層および前記第2の層の、25℃におけるヤング率は、4〜15GPaである請求項1ないし6のいずれかに記載の半導体素子搭載基板。
- JIS C 6481に準拠して測定される前記第1の層および前記第2の層のガラス転移点Tgaは、100〜300℃の範囲内である請求項1ないし7のいずれかに記載の半導体素子搭載基板。
- 前記凹部付き基板の25℃におけるヤング率は、20〜50GPaである請求項1ないし8のいずれかに記載の半導体素子搭載基板。
- 前記凹部付き基板の、20℃以上、JIS C 6481に準拠して測定される前記基板のガラス転移点Tgc[℃]以下でのJIS C 6481に準拠して測定される面方向の熱膨張係数は、13ppm/℃以下である請求項1ないし9のいずれかに記載の半導体素子搭載基板。
- 前記半導体素子は、フィルムを介して前記凹部内に搭載されている請求項1ないし10のいずれかに記載の半導体素子搭載基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008039399A JP5292847B2 (ja) | 2008-02-20 | 2008-02-20 | 半導体素子搭載基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008039399A JP5292847B2 (ja) | 2008-02-20 | 2008-02-20 | 半導体素子搭載基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009200185A true JP2009200185A (ja) | 2009-09-03 |
JP5292847B2 JP5292847B2 (ja) | 2013-09-18 |
Family
ID=41143391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008039399A Expired - Fee Related JP5292847B2 (ja) | 2008-02-20 | 2008-02-20 | 半導体素子搭載基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5292847B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020109821A (ja) * | 2018-12-28 | 2020-07-16 | 長瀬産業株式会社 | 半導体装置及びその製造方法 |
CN113133191A (zh) * | 2020-01-15 | 2021-07-16 | 鹏鼎控股(深圳)股份有限公司 | 内埋透明电路板及其制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003347741A (ja) * | 2002-05-30 | 2003-12-05 | Taiyo Yuden Co Ltd | 複合多層基板およびそれを用いたモジュール |
JP2006310498A (ja) * | 2005-04-27 | 2006-11-09 | Murata Mfg Co Ltd | キャビティ付きセラミック多層基板 |
WO2007122821A1 (ja) * | 2006-04-20 | 2007-11-01 | Sumitomo Bakelite Co., Ltd. | 半導体装置 |
JP2007317712A (ja) * | 2006-05-23 | 2007-12-06 | Tdk Corp | 部品内蔵複合配線基板及びその製造方法 |
-
2008
- 2008-02-20 JP JP2008039399A patent/JP5292847B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003347741A (ja) * | 2002-05-30 | 2003-12-05 | Taiyo Yuden Co Ltd | 複合多層基板およびそれを用いたモジュール |
JP2006310498A (ja) * | 2005-04-27 | 2006-11-09 | Murata Mfg Co Ltd | キャビティ付きセラミック多層基板 |
WO2007122821A1 (ja) * | 2006-04-20 | 2007-11-01 | Sumitomo Bakelite Co., Ltd. | 半導体装置 |
JP2007317712A (ja) * | 2006-05-23 | 2007-12-06 | Tdk Corp | 部品内蔵複合配線基板及びその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020109821A (ja) * | 2018-12-28 | 2020-07-16 | 長瀬産業株式会社 | 半導体装置及びその製造方法 |
JP2020109818A (ja) * | 2018-12-28 | 2020-07-16 | 長瀬産業株式会社 | 半導体装置の製造方法 |
CN113133191A (zh) * | 2020-01-15 | 2021-07-16 | 鹏鼎控股(深圳)股份有限公司 | 内埋透明电路板及其制作方法 |
CN113133191B (zh) * | 2020-01-15 | 2022-06-24 | 鹏鼎控股(深圳)股份有限公司 | 内埋透明电路板及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5292847B2 (ja) | 2013-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20110120754A1 (en) | Multilayer wiring board and semiconductor device | |
KR101549285B1 (ko) | 반도체소자 탑재 기판 | |
JP5115645B2 (ja) | 絶縁性基板、金属張積層板、プリント配線板、及び半導体装置 | |
JP5533657B2 (ja) | 積層板、回路板および半導体装置 | |
KR20100134017A (ko) | 다층 회로 기판, 절연 시트 및 다층 회로 기판을 이용한 반도체 패키지 | |
JP6083127B2 (ja) | 積層板、ビルドアップ層付き積層板、回路基板、半導体パッケージおよび積層板の製造方法 | |
JP5157103B2 (ja) | プリプレグ、基板および半導体装置 | |
US8269332B2 (en) | Semiconductor element mounting board | |
WO2008099940A1 (ja) | 回路基板の製造方法、半導体製造装置、回路基板及び半導体装置 | |
JP4983190B2 (ja) | プリプレグ、回路基板および半導体装置 | |
JP2008244189A (ja) | 回路基板および半導体装置 | |
WO2015072261A1 (ja) | 樹脂層付きキャリア材料、積層体、回路基板および電子装置 | |
JP2010238907A (ja) | 積層板、多層プリント配線板および半導体装置 | |
JP2011135034A (ja) | 半導体パッケージおよび半導体装置 | |
JP5256681B2 (ja) | 半導体装置、半導体装置用プリント配線板及び銅張積層板 | |
JP5292847B2 (ja) | 半導体素子搭載基板 | |
JP2013006328A (ja) | 積層板、回路基板、および半導体パッケージ | |
JP5821811B2 (ja) | 絶縁性基板、金属張積層板、プリント配線板、及び半導体装置 | |
JP2009070891A (ja) | 半導体装置 | |
JP2013057065A (ja) | プリプレグ、基板および半導体装置 | |
JP5935314B2 (ja) | 半導体装置の製造方法 | |
JP2010080609A (ja) | 半導体装置 | |
JP5211624B2 (ja) | 半導体装置の製造方法および半導体装置用プリント配線板の製造方法 | |
JP2008251891A (ja) | 回路基板及びその半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101029 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130527 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5292847 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |