JP2009200185A - Substrate mounted with semiconductor device - Google Patents

Substrate mounted with semiconductor device Download PDF

Info

Publication number
JP2009200185A
JP2009200185A JP2008039399A JP2008039399A JP2009200185A JP 2009200185 A JP2009200185 A JP 2009200185A JP 2008039399 A JP2008039399 A JP 2008039399A JP 2008039399 A JP2008039399 A JP 2008039399A JP 2009200185 A JP2009200185 A JP 2009200185A
Authority
JP
Japan
Prior art keywords
layer
semiconductor element
resin
substrate
element mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008039399A
Other languages
Japanese (ja)
Other versions
JP5292847B2 (en
Inventor
Mitsuo Sugino
光生 杉野
Hidetaka Hara
英貴 原
Toru Meura
徹 和布浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2008039399A priority Critical patent/JP5292847B2/en
Publication of JP2009200185A publication Critical patent/JP2009200185A/en
Application granted granted Critical
Publication of JP5292847B2 publication Critical patent/JP5292847B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a substrate mounted with a semiconductor device capable of preventing a built-in semiconductor device from being peeled off from the substrate, while preventing any occurrence of a warp caused by variation of an external environment. <P>SOLUTION: The substrate mounted with a semiconductor device 10 includes: a substrate 1 with a concave portion, which is equipped with a concave portion 11 at one side; a semiconductor device 2 which is mounted in the concave portion 11; a first layer 3 in which the concave portion 11 is embedded; and a second layer 4 which is provided at an opposite side of the first layer 3 of the substrate 1 with the concave portion and has the same material and the same composition ratio as the first layer 3. The first layer 3 and the second layer 4 are mainly constituted by resin materials containing cyanate resin and inorganic fillers. A thermal expansion coefficient in the surface direction which is measured based on JIS C 6481 under a temperature of 20°C or more of the first layer 3 and the second layer 4 or is measured based on JIS C 6481 under a glass transition point Tg<SB>a</SB>[°C] or less of the first layer 3 and the second layer 4, is 40 ppm/°C or less. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体素子搭載基板に関するものである。   The present invention relates to a semiconductor element mounting substrate.

電子機器には、ＩＣチップやコンデンサー等の半導体素子が接続された基板が搭載されている。   A substrate to which a semiconductor element such as an IC chip or a capacitor is connected is mounted on the electronic device.

近年、電子機器の小型化、高機能化に伴い、１つの基板上に搭載する半導体素子の数が増大してきており、半導体素子の実装面積不足といった問題があった。   In recent years, with the miniaturization and high functionality of electronic devices, the number of semiconductor elements mounted on one substrate has increased, and there has been a problem that the mounting area of the semiconductor elements is insufficient.

このような問題を解決するため、半導体素子を多層配線基板内に埋め込むことにより、半導体素子の実装面積を確保し、高密度パッケージ化を図る試みが行われている（例えば、特許文献１参照。）。   In order to solve such a problem, an attempt has been made to secure a mounting area of the semiconductor element by embedding the semiconductor element in a multilayer wiring board and to achieve a high-density package (for example, see Patent Document 1). ).

しかしながら、このように半導体素子を内蔵した半導体素子搭載基板では、その構造が上下で非対称となり、また、物性的にも非対称となるため、基板に反り等が生じてしまい、半導体素子搭載基板の信頼性が低下してしまうといった問題があった。   However, in such a semiconductor element mounting substrate with a built-in semiconductor element, the structure is asymmetrical in the vertical direction, and the physical properties are also asymmetrical, so that the substrate is warped and the reliability of the semiconductor element mounting substrate is increased. There was a problem that the performance would be lowered.

特開２００４−２９６５６２号公報JP 2004-296562 A

本発明の目的は、外的環境の変化による反りの発生を防止するとともに、内蔵する半導体素子の基板からの剥離を防止することが可能な半導体素子搭載基板を提供することにある。   An object of the present invention is to provide a semiconductor element mounting substrate capable of preventing the occurrence of warping due to a change in the external environment and preventing the built-in semiconductor element from peeling from the substrate.

このような目的は、下記（１）〜（１１）の本発明により達成される。
（１） 一方の面に凹部を備えた凹部付き基板と、
前記凹部内に搭載された半導体素子と、
前記凹部を埋め込む第１の層と、
前記凹部付き基板の前記第１の層とは反対側に設けられ、前記第１の層と材料およびその組成比率が同じである第２の層とを有し、
前記第１の層および前記第２の層は、主として、シアネート樹脂を含む樹脂材料と無機充填材とで構成されたものであり、
前記第１の層および前記第２の層の、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠して測定される前記第１の層および前記第２の層のガラス転移点Ｔｇａ［℃］以下でのＪＩＳ Ｃ ６４８１に準拠して測定される面方向の熱膨張係数は、４０ｐｐｍ／℃以下であることを特徴とする半導体素子搭載基板。 Such an object is achieved by the present inventions (1) to (11) below.
(1) a substrate with a recess having a recess on one surface;
A semiconductor element mounted in the recess;
A first layer embedding the recess,
Provided on the opposite side to the first layer of the substrate with recesses, and having a second layer having the same material and composition ratio as the first layer,
The first layer and the second layer are mainly composed of a resin material containing a cyanate resin and an inorganic filler,
Wherein the first layer and the second layer, 20 ° C. or higher, JIS C 6481 the first measured according to the layer and the glass transition point of the second layer Tg a [° C.] in the following A semiconductor element mounting substrate, wherein a coefficient of thermal expansion in a plane direction measured in accordance with JIS C 6481 is 40 ppm / ° C. or less.

（２） 前記第１の層および前記第２の層中における前記樹脂材料の含有量は、３０〜７０重量％である上記（１）に記載の半導体素子搭載基板。   (2) The semiconductor element mounting substrate according to (1), wherein the content of the resin material in the first layer and the second layer is 30 to 70% by weight.

（３） 前記第１の層および前記第２の層中における前記無機充填材の含有量は、５〜４０重量％である上記（１）または（２）に記載の半導体素子搭載基板。   (3) The semiconductor element mounting substrate according to (1) or (2), wherein the content of the inorganic filler in the first layer and the second layer is 5 to 40% by weight.

（４） 前記第１の層および前記第２の層中におけるシアネート樹脂の含有量は、１〜２０重量％である上記（１）ないし（３）のいずれかに記載の半導体素子搭載基板。   (4) The semiconductor element mounting substrate according to any one of (1) to (3), wherein a content of the cyanate resin in the first layer and the second layer is 1 to 20% by weight.

（５） 前記樹脂材料は、エポキシ樹脂をさらに含み、
前記樹脂材料中の前記シアネート樹脂の含有率をＡ［重量％］、前記樹脂材料中のエポキシ樹脂の含有率をＢ［重量％］としたとき、０．５≦Ｂ／Ａ≦４である上記（１）ないし（４）のいずれかに記載の半導体素子搭載基板。 (5) The resin material further includes an epoxy resin,
When the content of the cyanate resin in the resin material is A [wt%] and the content of the epoxy resin in the resin material is B [wt%], 0.5 ≦ B / A ≦ 4 (1) The semiconductor element mounting substrate according to any one of (4).

（６） 前記樹脂材料は、フェノキシ樹脂をさらに含み、
前記樹脂材料中の前記シアネート樹脂の含有率をＡ［重量％］、前記樹脂材料中のフェノキシ樹脂の含有率をＣ［重量％］としたとき、０．２≦Ｃ／Ａ≦２である上記（１）ないし（５）のいずれかに記載の半導体素子搭載基板。 (6) The resin material further includes a phenoxy resin,
When the content of the cyanate resin in the resin material is A [wt%] and the content of the phenoxy resin in the resin material is C [wt%], 0.2 ≦ C / A ≦ 2 (1) The semiconductor element mounting substrate according to any one of (5).

（７） 前記第１の層および前記第２の層の、２５℃におけるヤング率は、４〜１５ＧＰａである上記（１）ないし（６）のいずれかに記載の半導体素子搭載基板。   (7) The semiconductor element mounting substrate according to any one of (1) to (6), wherein the Young's modulus at 25 ° C. of the first layer and the second layer is 4 to 15 GPa.

（８） ＪＩＳ Ｃ ６４８１に準拠して測定される前記第１の層および前記第２の層のガラス転移点Ｔｇａは、１００〜３００℃の範囲内である上記（１）ないし（７）のいずれかに記載の半導体素子搭載基板。 (8) JIS C 6481 glass transition temperature Tg a of the first layer and the second layer is measured according to the to the above (1) in the range of 100 to 300 ° C. (7) The semiconductor element mounting substrate in any one.

（９） 前記凹部付き基板の２５℃におけるヤング率は、２０〜５０ＧＰａである上記（１）ないし（８）のいずれかに記載の半導体素子搭載基板。   (9) The semiconductor element mounting substrate according to any one of (1) to (8), wherein a Young's modulus at 25 ° C. of the substrate with recesses is 20 to 50 GPa.

（１０） 前記凹部付き基板の、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠して測定される前記基板のガラス転移点Ｔｇｃ［℃］以下でのＪＩＳ Ｃ ６４８１に準拠して測定される面方向の熱膨張係数は、１３ｐｐｍ／℃以下である上記（１）ないし（９）のいずれかに記載の半導体素子搭載基板。 (10) The surface direction measured in accordance with JIS C 6481 at 20 ° C. or higher and the glass transition point Tg c [° C.] or lower of the substrate measured in accordance with JIS C 6481. The semiconductor element mounting substrate according to any one of (1) to (9), wherein the thermal expansion coefficient is 13 ppm / ° C. or less.

（１１） 前記半導体素子は、フィルムを介して前記凹部内に搭載されている上記（１）ないし（１０）のいずれかに記載の半導体素子搭載基板。   (11) The semiconductor element mounting substrate according to any one of (1) to (10), wherein the semiconductor element is mounted in the recess through a film.

本発明によれば、外気温度や外気湿度等の外的環境の変化による反りの発生を防止するとともに、内蔵する半導体素子の基板からの剥離を防止することが可能な半導体素子搭載基板を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, while preventing the generation | occurrence | production of the curvature by the change of external environments, such as external temperature and external air humidity, the semiconductor element mounting substrate which can prevent peeling of the built-in semiconductor element from the board | substrate is provided. be able to.

以下、本発明の半導体素子搭載基板について好適実施形態に基づいて詳細に説明する。
図１は、本発明の半導体素子搭載基板の好適な実施形態を示す縦断面図である。なお、以下の説明では、図１中の上側を「上」または「上方」、下側を「下」または「下方」という。 Hereinafter, the semiconductor element mounting substrate of the present invention will be described in detail based on preferred embodiments.
FIG. 1 is a longitudinal sectional view showing a preferred embodiment of a semiconductor element mounting substrate of the present invention. In the following description, the upper side in FIG. 1 is referred to as “upper” or “upper”, and the lower side is referred to as “lower” or “lower”.

図１に示すように、半導体素子搭載基板１０は、一方の面に凹部１１を備えた凹部付き基板１と、凹部１１内に搭載された半導体素子２と、半導体素子２を埋め込むように形成された第１の層３と、凹部付き基板１の下側に形成された第２の層４とを有している。また、凹部付き基板１、第１の層３および第２の層４上には、それぞれ、図示せぬ配線パターンが形成されており、それぞれが電気的に接続されるよう構成されている。また、半導体素子２は、第１の層３上の配線パターンと電気的に接続されている。   As shown in FIG. 1, a semiconductor element mounting substrate 10 is formed so as to embed a semiconductor substrate 2 with a recess 11 on one surface, a semiconductor element 2 mounted in the recess 11, and the semiconductor element 2. The first layer 3 and the second layer 4 formed on the lower side of the substrate 1 with recesses. In addition, wiring patterns (not shown) are formed on the substrate 1 with recesses, the first layer 3 and the second layer 4, respectively, and are configured to be electrically connected to each other. The semiconductor element 2 is electrically connected to the wiring pattern on the first layer 3.

凹部付き基板１は、半導体素子２を搭載するための凹部１１を有しており、搭載された半導体素子２を支持する機能を有している。   The substrate 1 with a recess has a recess 11 for mounting the semiconductor element 2, and has a function of supporting the mounted semiconductor element 2.

また、凹部付き基板１は、絶縁性が高く、かつ、剛性（ヤング率）の高い材料で構成されたものである。   Moreover, the board | substrate 1 with a recessed part is comprised with the material with high insulation and high rigidity (Young's modulus).

凹部付き基板１は、上記特性を有するものであれば、いかなる材料で構成されたものであってもよいが、主として、繊維基材と、樹脂材料と、無機充填材とで構成されているのが好ましい。   The substrate with recesses 1 may be composed of any material as long as it has the above characteristics, but is mainly composed of a fiber base material, a resin material, and an inorganic filler. Is preferred.

繊維基材としては、例えば、ガラス織布、ガラス不織布等のガラス繊維基材、ポリアミド樹脂繊維、芳香族ポリアミド樹脂繊維、全芳香族ポリアミド樹脂繊維等のポリアミド系樹脂繊維、ポリエステル樹脂繊維、芳香族ポリエステル樹脂繊維、全芳香族ポリエステル樹脂繊維等のポリエステル系樹脂繊維、ポリイミド樹脂繊維、フッ素樹脂繊維等を主成分とする織布または不織布で構成される合成繊維基材、クラフト紙、コットンリンター紙、リンターとクラフトパルプの混抄紙等を主成分とする紙基材等が挙げられる。これらの中でもガラス繊維基材が好ましい。これにより、凹部付き基板１の剛性をより高いものとすることができ、また、凹部付き基板１を薄くすることができる。さらに、凹部付き基板１の熱膨張係数も小さくすることができ、それによって、半導体素子搭載基板１０の反りの発生をより効果的に低減し、搭載した半導体素子２への応力を低減する事ができ、搭載後の半導体素子２での不良発生が防止できる。   Examples of the fiber substrate include glass fiber substrates such as glass woven fabric and glass nonwoven fabric, polyamide resin fibers, aromatic polyamide resin fibers, polyamide resin fibers such as wholly aromatic polyamide resin fibers, polyester resin fibers, and aromatics. Polyester resin fiber, polyester resin fiber such as wholly aromatic polyester resin fiber, polyimide resin fiber, synthetic fiber substrate composed of woven fabric or nonwoven fabric mainly composed of fluororesin fiber, kraft paper, cotton linter paper, Examples thereof include paper base materials mainly composed of linter and kraft pulp mixed paper. Among these, a glass fiber base material is preferable. Thereby, the rigidity of the board | substrate 1 with a recessed part can be made higher, and the board | substrate 1 with a recessed part can be made thin. Furthermore, the coefficient of thermal expansion of the substrate 1 with recesses can also be reduced, thereby reducing the occurrence of warping of the semiconductor element mounting substrate 10 more effectively and reducing the stress on the mounted semiconductor element 2. It is possible to prevent the occurrence of defects in the semiconductor element 2 after mounting.

このようなガラス繊維基材を構成するガラスとしては、例えばＥガラス、Ｃガラス、Ａガラス、Ｓガラス、Ｄガラス、ＮＥガラス、Ｔガラス、Ｈガラス等が挙げられる。これらの中でもＴガラスが好ましい。これにより、ガラス繊維基材の熱膨張係数を小さくすることができ、それによって凹部付き基板１の熱膨張係数をより小さくすることができる。   As glass which comprises such a glass fiber base material, E glass, C glass, A glass, S glass, D glass, NE glass, T glass, H glass etc. are mentioned, for example. Among these, T glass is preferable. Thereby, the thermal expansion coefficient of a glass fiber base material can be made small, and, thereby, the thermal expansion coefficient of the board | substrate 1 with a recessed part can be made smaller.

また、凹部付き基板１における繊維基材の含有率は、３０〜７０重量％であることが好ましく、４０〜６０重量％であることがより好ましい。これにより、凹部付き基板１の熱膨張係数をより効果的に小さくすることができる。   Moreover, it is preferable that it is 30 to 70 weight%, and, as for the content rate of the fiber base material in the board | substrate 1 with a recessed part, it is more preferable that it is 40 to 60 weight%. Thereby, the thermal expansion coefficient of the board | substrate 1 with a recessed part can be made small more effectively.

また、凹部付き基板１を構成する樹脂材料としては、絶縁性を有するものであれば特に限定されないが、熱硬化性樹脂を用いるのが好ましい。これにより、半導体素子搭載基板１０の耐熱性を向上させることができる。   Moreover, as a resin material which comprises the board | substrate 1 with a recessed part, if it has insulation, it will not specifically limit, However, It is preferable to use a thermosetting resin. Thereby, the heat resistance of the semiconductor element mounting substrate 10 can be improved.

熱硬化性樹脂としては、例えば、フェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールＡノボラック樹脂等のノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油等で変性した油変性レゾールフェノール樹脂等のレゾール型フェノール樹脂等のフェノール樹脂、ビスフェノールＡエポキシ樹脂、ビスフェノールＦエポキシ樹脂等のビスフェノール型エポキシ樹脂、ノボラックエポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂等のエポキシ樹脂、シアネート樹脂、ユリア（尿素）樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、シアネートエステル樹脂等が挙げられる。   Examples of thermosetting resins include novolak type phenolic resins such as phenol novolak resin, cresol novolak resin, bisphenol A novolak resin, unmodified resole phenolic resin, oil-modified resole phenol modified with tung oil, linseed oil, walnut oil, etc. Resins and other phenolic resins such as phenolic resins, bisphenol A epoxy resins, bisphenol F epoxy resins and other bisphenol epoxy resins, novolac epoxy resins, cresol novolac epoxy resins and other novolac epoxy resins, biphenyl epoxy resins and other epoxies Resin, cyanate resin, urea (urea) resin, resin having triazine ring such as melamine resin, unsaturated polyester resin, bismaleimide resin, polyurethane resin, diallyl phthalate Butter, silicone resins, resins having a benzoxazine ring, cyanate ester resins.

また、凹部付き基板１を構成する樹脂材料としては、後述する第１の層３等を構成する樹脂材料と同等のものを用いるのが好ましい。これにより、凹部付き基板１の熱膨張係数をより効果的に小さくすることができ、半導体素子搭載基板１０の反りの発生をより効果的に低減することができる。   Moreover, as a resin material which comprises the board | substrate 1 with a recessed part, it is preferable to use the thing equivalent to the resin material which comprises the 1st layer 3 grade | etc., Mentioned later. Thereby, the thermal expansion coefficient of the board | substrate 1 with a recessed part can be made smaller more effectively, and generation | occurrence | production of the curvature of the semiconductor element mounting board | substrate 10 can be reduced more effectively.

凹部付き基板１中における樹脂材料の含有量は、１５〜４０重量％であるのが好ましく、２０〜３５重量％であるのがより好ましい。これにより、凹部付き基板１の剛性をより効果的に高いものとすることができる。   The content of the resin material in the substrate 1 with recesses is preferably 15 to 40% by weight, and more preferably 20 to 35% by weight. Thereby, the rigidity of the board | substrate 1 with a recessed part can be made higher effectively.

また、無機充填材としては、例えば、タルク、アルミナ、ガラス、シリカ、マイカ、水酸化アルミニウム、水酸化マグネシウム等を挙げることができる。   Examples of the inorganic filler include talc, alumina, glass, silica, mica, aluminum hydroxide, magnesium hydroxide and the like.

凹部付き基板１中における無機充填材の含有量は、１２〜３５重量％であるのが好ましく、１８〜３０重量％であるのがより好ましい。これにより、凹部付き基板１の剛性をより効果的に高いものとすることができる。   The content of the inorganic filler in the substrate 1 with recesses is preferably 12 to 35% by weight, and more preferably 18 to 30% by weight. Thereby, the rigidity of the board | substrate 1 with a recessed part can be made higher effectively.

凹部付き基板１の２５℃におけるヤング率は、２０〜５０ＧＰａであるのが好ましく、２５〜４０ＧＰａであるのがより好ましい。これにより、半導体素子搭載基板１０の反りの発生をより効果的に低減することができる。   The Young's modulus at 25 ° C. of the substrate 1 with recesses is preferably 20 to 50 GPa, and more preferably 25 to 40 GPa. Thereby, generation | occurrence | production of the curvature of the semiconductor element mounting substrate 10 can be reduced more effectively.

また、凹部付き基板１の２５０℃におけるヤング率は、１０〜４５ＧＰａであるのが好ましく、１３〜３５ＧＰａであるのがより好ましい。これにより、加熱時における剛性に優れるので、半導体素子搭載基板１０の反りの発生をより確実に低減させることができ、半導体素子搭載基板１０の信頼性を向上させることができる。   Moreover, it is preferable that the Young's modulus in 250 degreeC of the board | substrate 1 with a recessed part is 10-45 GPa, and it is more preferable that it is 13-35 GPa. Thereby, since it is excellent in the rigidity at the time of a heating, generation | occurrence | production of the curvature of the semiconductor element mounting board | substrate 10 can be reduced more reliably, and the reliability of the semiconductor element mounting board | substrate 10 can be improved.

また、凹部付き基板１の、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠して測定されるコア基板１のガラス転移点Ｔｇｃ［℃］以下でのＪＩＳ Ｃ ６４８１に準拠して測定される面方向の熱膨張係数は、１３ｐｐｍ／℃以下であるのが好ましく、３〜１１ｐｐｍ／℃であるのがより好ましい。これにより、半導体素子搭載基板１０の反りの発生をさらに効果的に低減し、搭載した半導体素子２への応力を低減することができる。 Moreover, the surface direction measured according to JIS C 6481 below the glass transition point Tg c [° C.] of the core substrate 1 measured at 20 ° C. or higher and according to JIS C 6481. The thermal expansion coefficient is preferably 13 ppm / ° C. or less, and more preferably 3 to 11 ppm / ° C. Thereby, generation | occurrence | production of the curvature of the semiconductor element mounting board | substrate 10 can be reduced further effectively, and the stress to the mounted semiconductor element 2 can be reduced.

凹部付き基板１の平均厚さ（凹部を除いた、図中、Ｘで表される厚さ）は、１３００〜１５０μｍであるのが好ましく、９００〜２００μｍであるのがより好ましい。
凹部１１は、その内部に、半導体素子２を搭載する機能を有している。
また、凹部１１は、その底面が平滑面となっている。 The average thickness of the substrate 1 with recesses (thickness represented by X in the figure excluding the recesses) is preferably 1300 to 150 μm, and more preferably 900 to 200 μm.
The recess 11 has a function of mounting the semiconductor element 2 therein.
The recess 11 has a smooth bottom surface.

凹部１１の深さは、特に限定されないが、半導体素子２の高さよりも大きいのが好ましい。これにより、搭載した半導体素子２への応力をより効果的に低減することができる。凹部１１の深さは、具体的には、１２００〜５０μｍであるのが好ましく、８００〜１００μｍであるのがより好ましい。   The depth of the recess 11 is not particularly limited, but is preferably larger than the height of the semiconductor element 2. Thereby, the stress to the mounted semiconductor element 2 can be reduced more effectively. Specifically, the depth of the concave portion 11 is preferably 1200 to 50 μm, and more preferably 800 to 100 μm.

半導体素子２は、図１に示すように、凹部１１内において、接着フィルム５を介して凹部付き基板１に接合されている。   As shown in FIG. 1, the semiconductor element 2 is bonded to the substrate 1 with a recess through an adhesive film 5 in the recess 11.

このような半導体素子２としては、例えば、ＩＣチップ、コンデンサー、ダイオード、トランジスタ、サイリスタ等が挙げられる。   Examples of such a semiconductor element 2 include an IC chip, a capacitor, a diode, a transistor, and a thyristor.

接着フィルム５は、可撓性を有する部材で、主として、接着剤で構成されたものである。このように、接着フィルム５を介して半導体素子２を凹部付き基板１に接合することにより、後述する第１の層３に、使用環境における外部環境温度・湿度等の変化によって発生する寸法の変化等によって半導体素子２に外力がかかった場合であっても、この接着フィルム５によってその外力をより確実に緩和することができる。その結果、凹部付き基板１から半導体素子２が剥離する事や、半導体素子２が割れてしまう事等の不良発生をより効果的に防止することができる。   The adhesive film 5 is a flexible member and is mainly composed of an adhesive. Thus, by joining the semiconductor element 2 to the substrate 1 with the recess through the adhesive film 5, a change in dimensions caused by a change in the external environment temperature, humidity, etc. in the use environment in the first layer 3 described later. Even when an external force is applied to the semiconductor element 2 due to the above or the like, the external force can be more reliably mitigated by the adhesive film 5. As a result, it is possible to more effectively prevent the occurrence of defects such as peeling of the semiconductor element 2 from the substrate 1 with recesses and cracking of the semiconductor element 2.

接着フィルム５を構成する接着剤としては、例えば、エポキシ樹脂、シリコーン樹脂、ポリイミド樹脂、アクリル樹脂、ポリエステル樹脂等を使用したフィルム状の接着フィルムが挙げられる。この接着フィルム５には、フィルム中に導電粒子を添加し、導電性機能を付与した物を用いても構わない。また、同様の樹脂を使用した液状接着剤の形状で使用しても構わない。   Examples of the adhesive constituting the adhesive film 5 include a film-like adhesive film using an epoxy resin, a silicone resin, a polyimide resin, an acrylic resin, a polyester resin, or the like. For the adhesive film 5, a conductive particle added to the film to give a conductive function may be used. Further, it may be used in the form of a liquid adhesive using the same resin.

このような接着フィルム５は、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠して測定される接着フィルム５のガラス転移点Ｔｇａ［℃］以下でのＪＩＳ Ｃ ６４８１に準拠して測定される面方向の熱膨張係数が、３０〜３００ｐｐｍ／℃であるのが好ましく、５００〜１６０ｐｐｍ／℃であるのがより好ましい。これにより、接着フィルム５は半導体素子２の寸法の変動により確実に追従することができる。その結果、凹部付き基板１から半導体素子２が不本意に剥離するのをより確実に防止することができる。 Such adhesive films 5, 20 ° C. or higher, JIS C 6481 to a glass transition point Tg a of the adhesive film 5 is measured according [℃] surface direction is measured based on JIS C 6481 under the following The thermal expansion coefficient is preferably 30 to 300 ppm / ° C, and more preferably 500 to 160 ppm / ° C. Thereby, the adhesive film 5 can reliably follow the variation in the dimensions of the semiconductor element 2. As a result, it is possible to more reliably prevent the semiconductor element 2 from being unintentionally separated from the substrate 1 with recesses.

また、接着フィルム５の、２５℃におけるヤング率は、５〜９００ＭＰａ程度であるのが好ましく、１０〜４００ＭＰａ程度であるのがより好ましい。これにより、接着フィルム５は半導体素子２の寸法の変動により確実に追従することができる。その結果、凹部付き基板１から半導体素子２が不本意に剥離するのをより確実に防止することができる。   Moreover, it is preferable that the Young's modulus in 25 degreeC of the adhesive film 5 is about 5-900 MPa, and it is more preferable that it is about 10-400 MPa. Thereby, the adhesive film 5 can reliably follow the variation in the dimensions of the semiconductor element 2. As a result, it is possible to more reliably prevent the semiconductor element 2 from being unintentionally separated from the substrate 1 with recesses.

凹部付き基板１の両面には、図１に示すように、前述した凹部１１（半導体素子２）を埋め込むように形成された第１の層３と、第２の層４とが形成されている。   As shown in FIG. 1, the first layer 3 and the second layer 4 are formed on both surfaces of the substrate 1 with recesses so as to embed the recess 11 (semiconductor element 2) described above. .

第１の層３および第２の層４は、構成材料およびその組成比率が同じであり、同等の物性（熱膨張係数、ヤング率等）を有するものである。また、第１の層３および第２の層４は、絶縁性の高い材料で構成されている。   The first layer 3 and the second layer 4 have the same constituent materials and the same composition ratio, and have equivalent physical properties (thermal expansion coefficient, Young's modulus, etc.). The first layer 3 and the second layer 4 are made of a highly insulating material.

本発明において、第１の層（第２の層）は、主として、シアネート樹脂を含む樹脂材料と無機充填材とで構成されたものである。   In the present invention, the first layer (second layer) is mainly composed of a resin material containing a cyanate resin and an inorganic filler.

また、本発明において、第１の層（第２の層）は、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠して測定される第１の層（第２の層）のガラス転移点Ｔｇａ［℃］以下でのＪＩＳ Ｃ ６４８１に準拠して測定される面方向の熱膨張係数が、４０ｐｐｍ／℃以下の層である。 In the present invention, the first layer (second layer) is 20 ° C. or higher, and the glass transition point Tg a [° C. of the first layer (second layer) measured in accordance with JIS C 6481. The layer has a coefficient of thermal expansion in the plane direction measured in accordance with JIS C 6481 below of 40 ppm / ° C. or less.

このような組成および物性の第１の層および第２の層を設けることにより、外気温度や外気湿度等の外的環境の変化によって生じる半導体素子搭載基板の寸法の変化を抑制することができる。その結果、半導体素子搭載基板の反りの発生を防止することができる。また、半導体素子搭載基板は、耐熱性に優れたものとなる。また、第１の層および第２の層を薄膜化（厚さ１００μｍ以下）にしても強度に優れたものとすることができる。   By providing the first layer and the second layer having such a composition and physical properties, it is possible to suppress changes in the dimensions of the semiconductor element mounting substrate caused by changes in the external environment such as the outside air temperature and the outside air humidity. As a result, warpage of the semiconductor element mounting substrate can be prevented. Further, the semiconductor element mounting substrate is excellent in heat resistance. Moreover, even if the first layer and the second layer are thinned (thickness of 100 μm or less), they can be excellent in strength.

上述したように、第１の層３（第２の層４）の、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠して測定される第１の層３（第２の層４）のガラス転移点Ｔｇａ［℃］以下でのＪＩＳ Ｃ ６４８１に準拠して測定される面方向の熱膨張係数は、４０ｐｐｍ／℃以下であるが、３〜３０ｐｐｍ／℃であるのがより好ましい。これにより、本発明の効果をより顕著なものとすることができる。 As described above, the glass transition point Tg of the first layer 3 (second layer 4) of the first layer 3 (second layer 4) measured at 20 ° C. or higher in accordance with JIS C 6481. The coefficient of thermal expansion in the plane direction measured in accordance with JIS C 6481 at a [° C.] or less is 40 ppm / ° C. or less, more preferably 3 to 30 ppm / ° C. Thereby, the effect of this invention can be made more remarkable.

また、第１の層３（第２の層４）の２５℃におけるヤング率は、４〜２０ＧＰａであるのが好ましく、５〜１５ＧＰａであるのがより好ましい。これにより、半導体素子搭載基板１０の反りの発生をより効果的に低減することができる。   The Young's modulus at 25 ° C. of the first layer 3 (second layer 4) is preferably 4 to 20 GPa, and more preferably 5 to 15 GPa. Thereby, generation | occurrence | production of the curvature of the semiconductor element mounting substrate 10 can be reduced more effectively.

また、ＪＩＳ Ｃ ６４８１に準拠して測定される第１の層３（第２の層４）のガラス転移点Ｔｇａは、１９０〜３００℃の範囲内であるのが好ましく、２３０〜２８０℃の範囲であるのがより好ましい。これにより、半導体素子搭載基板１０の反りの発生を低減することができるとともに、半導体素子搭載基板１０の耐熱性をより高いものとすることができる。 The first layer 3 to be measured based on JIS C 6481 glass transition temperature Tg a of the (second layer 4) is preferably in the range of 190-300 ° C., of 230 to 280 ° C. A range is more preferable. Thereby, generation | occurrence | production of the curvature of the semiconductor element mounting substrate 10 can be reduced, and the heat resistance of the semiconductor element mounting substrate 10 can be made higher.

第１の層３（第２の層４）の平均厚さ（図中、Ｙで表される厚さ）は、２０〜２００μｍであるのが好ましく、３０〜６０μｍであるのがより好ましい。   The average thickness of the first layer 3 (second layer 4) (thickness represented by Y in the figure) is preferably 20 to 200 μm, and more preferably 30 to 60 μm.

前述したように第１の層３（第２の層４）は、シアネート樹脂を含んでいる。このシアネート樹脂は、耐熱性に優れた材料である。   As described above, the first layer 3 (second layer 4) contains a cyanate resin. This cyanate resin is a material excellent in heat resistance.

シアネート樹脂は、例えば、ハロゲン化シアン化合物とフェノール類とを反応させ、必要に応じて加熱等の方法で得られるプレポリマーを硬化させることにより得ることができる。シアネート樹脂としては、具体的には、ノボラック型シアネート樹脂、ビスフェノールＡ型シアネート樹脂、ビスフェノールＥ型シアネート樹脂、テトラメチルビスフェノールＦ型シアネート樹脂等のビスフェノール型シアネート樹脂等を挙げることができる。これらの中でもノボラック型シアネート樹脂が好ましい。これにより、架橋密度増加による耐熱性向上と、樹脂組成物等の難燃性を向上することができる。シアネート樹脂は、トリアジン環を有しているからである。さらに、ノボラック型シアネート樹脂は、その構造上ベンゼン環の割合が高く、炭化しやすい。さらに、第１の層３（第２の層４）を薄膜化（厚さ１００μｍ以下）した場合であっても、第１の層３（第２の層４）に優れた剛性を付与することができる。特に加熱時における剛性に優れるので、半導体素子搭載基板１０の反りの発生をより確実に低減させることができ、半導体素子搭載基板１０の信頼性を向上させることができる。   The cyanate resin can be obtained, for example, by reacting a halogenated cyanide compound with a phenol and curing a prepolymer obtained by a method such as heating as necessary. Specific examples of the cyanate resin include novolak-type cyanate resins, bisphenol A-type cyanate resins, bisphenol E-type cyanate resins, and bisphenol-type cyanate resins such as tetramethylbisphenol F-type cyanate resins. Among these, novolac type cyanate resin is preferable. Thereby, the heat resistance improvement by a crosslinking density increase and flame retardance, such as a resin composition, can be improved. This is because the cyanate resin has a triazine ring. Furthermore, the novolac-type cyanate resin has a high proportion of benzene rings due to its structure and is easily carbonized. Furthermore, even when the first layer 3 (second layer 4) is thinned (thickness of 100 μm or less), excellent rigidity is imparted to the first layer 3 (second layer 4). Can do. In particular, since the rigidity at the time of heating is excellent, the occurrence of warpage of the semiconductor element mounting substrate 10 can be more reliably reduced, and the reliability of the semiconductor element mounting substrate 10 can be improved.

ノボラック型シアネート樹脂のプレポリマーとしては、例えば式（Ｉ）で示されるものを使用することができる。   As the prepolymer of the novolak type cyanate resin, for example, those represented by the formula (I) can be used.

Figure 2009200185
Figure 2009200185

式（Ｉ）で示されるノボラック型シアネート樹脂のプレポリマーの平均繰り返し単位ｎは、特に限定されないが、１〜１０が好ましく、特に２〜７が好ましい。平均繰り返し単位ｎが前記下限値未満であるとノボラック型シアネート樹脂は結晶化しやすくなり、汎用溶媒に対する溶解性が比較的低下するため、取り扱いが困難となる場合がある。また、平均繰り返し単位ｎが前記上限値を超えると溶融粘度が高くなりすぎ、第１の層３（第２の層４）の成形性が低下する場合がある。   Although the average repeating unit n of the prepolymer of the novolak-type cyanate resin represented by the formula (I) is not particularly limited, 1 to 10 is preferable, and 2 to 7 is particularly preferable. When the average repeating unit n is less than the lower limit, the novolak cyanate resin is easily crystallized, and the solubility in a general-purpose solvent is relatively lowered, which may make handling difficult. Moreover, when average repeating unit n exceeds the said upper limit, melt viscosity will become high too much and the moldability of the 1st layer 3 (2nd layer 4) may fall.

シアネート樹脂のプレポリマーの重量平均分子量は、特に限定されないが、重量平均分子量５００〜４，５００であるのが好ましく、特に６００〜３，０００であるのがより好ましい。   The weight average molecular weight of the cyanate resin prepolymer is not particularly limited, but is preferably 500 to 4,500, more preferably 600 to 3,000.

シアネート樹脂等の樹脂材料やプレポリマー等の重量平均分子量は、例えばＧＰＣで測定することができる。   The weight average molecular weight of a resin material such as cyanate resin or a prepolymer can be measured by GPC, for example.

ＧＰＣ測定は、例えば装置：東ソー製 ＨＬＣ−８２００ＧＰＣを用い、カラムとしてＴＳＫ＝ＧＥＬ ポリスチレンを用い、溶剤としてＴＨＦ(テトラハイドロフラン)を用いて測定することができる。   The GPC measurement can be performed, for example, using an apparatus: HLC-8200GPC manufactured by Tosoh Corporation, using TSK = GEL polystyrene as a column and THF (tetrahydrofuran) as a solvent.

第１の層３（第２の層４）中におけるシアネート樹脂の含有量は、特に限定されないが、１〜２０重量％であるのが好ましく、特に３〜１５重量％であるのがより好ましい。含有量が前記下限値未満であると第１の層３（第２の層４）を形成するのが困難となる場合があり、前記上限値を超えると第１の層３（第２の層４）の強度が低下する場合がある。   Although content of cyanate resin in the 1st layer 3 (2nd layer 4) is not specifically limited, It is preferable that it is 1-20 weight%, and it is more preferable that it is especially 3-15 weight%. If the content is less than the lower limit, it may be difficult to form the first layer 3 (second layer 4). If the content exceeds the upper limit, the first layer 3 (second layer) may be formed. The strength of 4) may decrease.

また、第１の層３（第２の層４）中には、上述したシアネート樹脂以外の樹脂材料が含まれていてもよい。   In addition, the first layer 3 (second layer 4) may contain a resin material other than the cyanate resin described above.

このような樹脂材料としては、特に限定されないが、熱硬化性樹脂（シアネート樹脂以外の熱硬化性樹脂）を用いることができる。これにより、半導体素子搭載基板１０の反りの発生を低減することができるとともに、半導体素子搭載基板１０の耐熱性をより高いものとすることができる。   Although it does not specifically limit as such a resin material, Thermosetting resin (thermosetting resins other than cyanate resin) can be used. Thereby, generation | occurrence | production of the curvature of the semiconductor element mounting substrate 10 can be reduced, and the heat resistance of the semiconductor element mounting substrate 10 can be made higher.

熱硬化性樹脂としては、前述した凹部付き基板１の説明で例示したものを用いることができる。   As a thermosetting resin, what was illustrated by description of the board | substrate 1 with a recessed part mentioned above can be used.

上述した中でも、熱硬化性樹脂として、エポキシ樹脂（実質的にハロゲン原子を含まない）をさらに含んでいるのが好ましい。   Among the above, it is preferable that the thermosetting resin further contains an epoxy resin (substantially free of halogen atoms).

エポキシ樹脂としては、例えば、フェノールノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂、ナフタレン型エポキシ樹脂、アリールアルキレン型エポキシ樹脂等が挙げられる。これらの中でもアリールアルキレン型エポキシ樹脂が好ましい。これにより、第１の層３（第２の層４）の吸湿半田耐熱性および難燃性を向上させることができる。   Examples of the epoxy resin include a phenol novolac type epoxy resin, a bisphenol type epoxy resin, a naphthalene type epoxy resin, and an arylalkylene type epoxy resin. Among these, aryl alkylene type epoxy resins are preferable. Thereby, the hygroscopic solder heat resistance and flame retardance of the first layer 3 (second layer 4) can be improved.

アリールアルキレン型エポキシ樹脂とは、繰り返し単位中に一つ以上のアリールアルキレン基を有するエポキシ樹脂をいう。例えばキシリレン型エポキシ樹脂、ビフェニルジメチレン型エポキシ樹脂等が挙げられる。これらの中でもビフェニルジメチレン型エポキシ樹脂が好ましい。ビフェニルジメチレン型エポキシ樹脂のプレポリマーは、例えば式（ＩＩ）で示すことができる。   The aryl alkylene type epoxy resin refers to an epoxy resin having one or more aryl alkylene groups in a repeating unit. For example, a xylylene type epoxy resin, a biphenyl dimethylene type epoxy resin, etc. are mentioned. Among these, a biphenyl dimethylene type epoxy resin is preferable. The prepolymer of the biphenyl dimethylene type epoxy resin can be represented by, for example, the formula (II).

Figure 2009200185
Figure 2009200185

上記式（ＩＩ）で示されるビフェニルジメチレン型エポキシ樹脂のプレポリマーの平均繰り返し単位ｎは、特に限定されないが、１〜１０であるのが好ましく、特に２〜５であるのがより好ましい。平均繰り返し単位ｎが前記下限値未満であるとビフェニルジメチレン型エポキシ樹脂は結晶化しやすくなり、汎用溶媒に対する溶解性が比較的低下するため、取り扱いが困難となる場合がある。また、平均繰り返し単位ｎが前記上限値を超えると樹脂の流動性が低下し、成形不良等の原因となる場合がある。   The average repeating unit n of the prepolymer of the biphenyldimethylene type epoxy resin represented by the formula (II) is not particularly limited, but is preferably 1 to 10, and more preferably 2 to 5. When the average repeating unit n is less than the lower limit, the biphenyl dimethylene type epoxy resin is easily crystallized, and the solubility in a general-purpose solvent is relatively lowered, which may make handling difficult. On the other hand, if the average repeating unit n exceeds the upper limit, the fluidity of the resin is lowered, which may cause molding defects.

樹脂材料中のシアネート樹脂の含有率をＡ［重量％］、前記樹脂材料中のエポキシ樹脂の含有率をＢ［重量％］としたとき、０．５≦Ｂ／Ａ≦４であるのが好ましく、１≦Ｂ／Ａ≦３であるのがより好ましい。これにより、第１の層３（第２の層４）の耐熱性を向上させることができるとともに、熱膨張係数を特に小さいものとすることができる。   When the content of the cyanate resin in the resin material is A [wt%] and the content of the epoxy resin in the resin material is B [wt%], it is preferable that 0.5 ≦ B / A ≦ 4. More preferably, 1 ≦ B / A ≦ 3. Thereby, while being able to improve the heat resistance of the 1st layer 3 (2nd layer 4), a thermal expansion coefficient can be made especially small.

第１の層３（第２の層４）中におけるエポキシ樹脂の含有量は、特に限定されないが、３〜２５重量％であるのが好ましく、特に５〜２０重量％であるのがより好ましい。含有量が前記下限値未満であるとシアネート樹脂のプレポリマーの反応性が低下したり、得られる製品の耐湿性が低下したりする場合があり、前記上限値を超えると耐熱性が低下する場合がある。   The content of the epoxy resin in the first layer 3 (second layer 4) is not particularly limited, but is preferably 3 to 25% by weight, more preferably 5 to 20% by weight. When the content is less than the lower limit, the reactivity of the prepolymer of the cyanate resin may decrease, or the moisture resistance of the resulting product may decrease. When the content exceeds the upper limit, the heat resistance may decrease. There is.

エポキシ樹脂のプレポリマーの重量平均分子量は、特に限定されないが、重量平均分子量５００〜２０，０００が好ましく、特に８００〜１５，０００が好ましい。   The weight average molecular weight of the prepolymer of the epoxy resin is not particularly limited, but the weight average molecular weight is preferably 500 to 20,000, and particularly preferably 800 to 15,000.

また、熱硬化性樹脂として、実質的にハロゲン原子を含まないフェノキシ樹脂をさらに含有するのが望ましい。これにより、樹脂付き金属箔や基材付き絶縁シートを製造する際の製膜性を向上することができる。ここで、実質的にハロゲン原子を含まないとは、例えば、フェノキシ樹脂中のハロゲン原子の含有量が１重量％以下のものをいう。   Moreover, it is desirable to further contain a phenoxy resin substantially free of halogen atoms as the thermosetting resin. Thereby, the film formability at the time of manufacturing metal foil with a resin and an insulating sheet with a base material can be improved. Here, the phrase “substantially free of halogen atoms” means, for example, those in which the content of halogen atoms in the phenoxy resin is 1% by weight or less.

上記フェノキシ樹脂としては特に限定されないが、例えば、ビスフェノール骨格を有するフェノキシ樹脂、ノボラック骨格を有するフェノキシ樹脂、ナフタレン骨格を有するフェノキシ樹脂、ビフェニル骨格を有するフェノキシ樹脂等が挙げられる。また、これらの骨格を複数種有した構造を有するフェノキシ樹脂を用いることもできる。これらの中でも、ビフェニル骨格と、ビスフェノールＳ骨格とを有するものを用いることができる。これにより、ビフェニル骨格が有する剛直性によりガラス転移温度を高くすることができるとともに、ビスフェノールＳ骨格により、多層プリント配線板を製造する際のメッキ金属の付着性を向上させることができる。また、ビスフェノールＡ骨格とビスフェノールＦ骨格とを有するものを用いることができる。これにより、多層プリント配線板の製造時に内層回路基板への密着性を向上させることができる。また、上記ビフェニル骨格とビスフェノールＳ骨格とを有するものと、ビスフェノールＡ骨格とビスフェノールＦ骨格とを有するものとを、併用することができる。これにより、これらの特性をバランスよく発現させることができる。上記ビスフェノールＡ骨格とビスフェノールＦ骨格とを有するもの（１）と、上記ビフェニル骨格とビスフェノールＳ骨格とを有するもの（２）とを併用する場合、その併用比率としては特に限定されないが、例えば、（１）：（２）＝２：８〜９：１とすることができる。   The phenoxy resin is not particularly limited, and examples thereof include a phenoxy resin having a bisphenol skeleton, a phenoxy resin having a novolak skeleton, a phenoxy resin having a naphthalene skeleton, and a phenoxy resin having a biphenyl skeleton. A phenoxy resin having a structure having a plurality of these skeletons can also be used. Among these, those having a biphenyl skeleton and a bisphenol S skeleton can be used. Thereby, the glass transition temperature can be increased due to the rigidity of the biphenyl skeleton, and the adhesion of the plated metal when the multilayer printed wiring board is manufactured can be improved by the bisphenol S skeleton. Further, those having a bisphenol A skeleton and a bisphenol F skeleton can be used. Thereby, the adhesiveness to an inner-layer circuit board can be improved at the time of manufacture of a multilayer printed wiring board. Moreover, what has the said biphenyl skeleton and the bisphenol S skeleton, and what has the bisphenol A skeleton and the bisphenol F skeleton can be used together. Thereby, these characteristics can be expressed with good balance. When the above-mentioned bisphenol A skeleton and bisphenol F skeleton (1) and the above-mentioned biphenyl skeleton and bisphenol S skeleton (2) are used in combination, the combination ratio is not particularly limited. 1) :( 2) = 2: 8 to 9: 1.

フェノキシ樹脂の分子量としては特に限定されないが、重量平均分子量が５０００〜５００００であることが好ましい。さらに好ましくは１００００〜４００００である。重量平均分子量が上記下限値未満であると、製膜性を向上させる効果が低下する場合がある。また、上記上限値を超えると、フェノキシ樹脂の溶解性が低下する場合がある。   Although it does not specifically limit as molecular weight of a phenoxy resin, It is preferable that a weight average molecular weight is 5000-50000. More preferably, it is 10,000 to 40,000. If the weight average molecular weight is less than the lower limit, the effect of improving the film forming property may be lowered. Moreover, when the said upper limit is exceeded, the solubility of a phenoxy resin may fall.

第１の層３（第２の層４）中におけるフェノキシ樹脂の含有量は、特に限定されないが、１〜３０重量％であることが好ましい。さらに好ましくは３〜２０重量％である。含有量が上記下限値未満であると製膜性を向上させる効果が低下する場合がある。また、上記上限値を超えると、低熱膨張性を付与する効果が低下することがある。   The content of the phenoxy resin in the first layer 3 (second layer 4) is not particularly limited, but is preferably 1 to 30% by weight. More preferably, it is 3 to 20% by weight. If the content is less than the lower limit, the effect of improving the film forming property may be lowered. Moreover, when the said upper limit is exceeded, the effect which provides low thermal expansibility may fall.

樹脂材料中のシアネート樹脂の含有率をＡ［重量％］、前記樹脂材料中のフェノキシ樹脂の含有率をＣ［重量％］としたとき、０．２≦Ｃ／Ａ≦２であるのが好ましく、０．３≦Ｃ／Ａ≦１．５であるのがより好ましい。これにより、成膜性を向上させることができるとともに、熱膨張係数を特に小さいものとすることができる。   When the content of the cyanate resin in the resin material is A [wt%] and the content of the phenoxy resin in the resin material is C [wt%], it is preferable that 0.2 ≦ C / A ≦ 2. 0.3 ≦ C / A ≦ 1.5 is more preferable. Thereby, the film formability can be improved and the thermal expansion coefficient can be made particularly small.

さらに、シアネート樹脂（特にノボラック型シアネート樹脂）とフェノキシ樹脂（ビフェニル骨格、ビスフェノールＳ骨格を有するフェノキシ樹脂）とエポキシ樹脂（アリールアルキレン型エポキシ樹脂、特にビフェニルジメチレン型エポキシ樹脂）との組合せを用いた場合、本発明の効果をより顕著に発揮させることができる。   Further, a combination of a cyanate resin (particularly a novolac-type cyanate resin), a phenoxy resin (a phenoxy resin having a biphenyl skeleton and a bisphenol S skeleton) and an epoxy resin (an arylalkylene type epoxy resin, particularly a biphenyldimethylene type epoxy resin) was used. In this case, the effect of the present invention can be exhibited more remarkably.

なお、第１の層３（第２の層４）を構成する樹脂材料として、上記樹脂材料の他、フェノール樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリフェニレンオキサイド樹脂、ポリエーテルスルホン樹脂等の熱可塑性樹脂を併用してもよい。   In addition, as a resin material which comprises the 1st layer 3 (2nd layer 4), thermoplastic resins, such as a phenol resin, a polyimide resin, a polyamidoimide resin, a polyphenylene oxide resin, a polyether sulfone resin other than the said resin material May be used in combination.

上述したような樹脂材料の第１の層３（第２の層４）中における含有量は、３０〜７０重量％であるのが好ましく、３０〜６０重量％であるのがより好ましい。これにより、第１の層３（第２の層４）の耐熱性を高いものとしつつ、第１の層３（第２の層４）の熱膨張係数を好適に前述したような範囲のものとすることができる。
また、第１の層３（第２の層４）は、無機充填材を含んでいる。 The content of the resin material as described above in the first layer 3 (second layer 4) is preferably 30 to 70% by weight, and more preferably 30 to 60% by weight. Thereby, while making the heat resistance of the first layer 3 (second layer 4) high, the thermal expansion coefficient of the first layer 3 (second layer 4) is preferably in the range as described above. It can be.
Moreover, the 1st layer 3 (2nd layer 4) contains the inorganic filler.

無機充填材としては、凹部付き基板１の説明で記載したものを用いることができる。上述した無機充填材の中でもシリカが好ましく、溶融シリカ（特に球状溶融シリカ）が低熱膨張性に優れる点で好ましい。   As an inorganic filler, what was described by description of the board | substrate 1 with a recessed part can be used. Among the inorganic fillers described above, silica is preferable, and fused silica (particularly spherical fused silica) is preferable in terms of excellent low thermal expansion.

無機充填材が略球形である場合、無機充填材の平均粒子径は、特に限定されないが、０．０１〜５．０μｍであるのが好ましく、特に０．２〜２．０μｍであるのがより好ましい。   When the inorganic filler is substantially spherical, the average particle diameter of the inorganic filler is not particularly limited, but is preferably 0.01 to 5.0 μm, more preferably 0.2 to 2.0 μm. preferable.

第１の層３（第２の層４）中における無機充填材の含有量は、５〜４０重量％であるのが好ましく、１０〜３０重量％であるのがより好ましい。含有量が前記範囲内であると、第１の層３（第２の層４）の熱膨張係数をより効果的に小さいものとすることができる。その結果、半導体素子搭載基板１０の反りの発生をより効果的に低減することができる。   The content of the inorganic filler in the first layer 3 (second layer 4) is preferably 5 to 40% by weight, and more preferably 10 to 30% by weight. When the content is within the above range, the thermal expansion coefficient of the first layer 3 (second layer 4) can be made more effectively small. As a result, the occurrence of warpage of the semiconductor element mounting substrate 10 can be more effectively reduced.

また、第１の層３および第２の層４中には、上記成分の他、前記凹部付き基板１で説明した繊維基材を含んでいるのが好ましい。これにより、第１の層３（第２の層４）の熱膨張係数を特に小さいものとすることができる。その結果、半導体素子搭載基板１０の反りの発生をより効果的に低減することができる。   In addition, the first layer 3 and the second layer 4 preferably contain the fiber base material described in the substrate 1 with recesses in addition to the above components. Thereby, the thermal expansion coefficient of the first layer 3 (second layer 4) can be made particularly small. As a result, the occurrence of warpage of the semiconductor element mounting substrate 10 can be more effectively reduced.

＜半導体素子搭載基板の製造方法＞
次に、上述したような半導体素子搭載基板の製造方法の一例について説明する。 <Manufacturing method of semiconductor element mounting substrate>
Next, an example of a method for manufacturing the semiconductor element mounting substrate as described above will be described.

図２は、半導体素子搭載基板の製造方法の一例を示す図である。
まず、図２（ａ）に示すように、未硬化の第１のコア材１２を用意する。なお、本明細書中において未硬化とは、構成する樹脂材料が硬化に至らない状態のことを指す。 FIG. 2 is a diagram showing an example of a method for manufacturing a semiconductor element mounting substrate.
First, as shown in FIG. 2A, an uncured first core material 12 is prepared. In addition, in this specification, uncured refers to a state in which the constituent resin material does not reach curing.

次に、未硬化の第２のコア材１３を用意し、図２（ｂ）に示すように、第２のコア材１３に、穴１１’を形成する。この穴１１’は、例えば、ルータ加工により形成することができる。ここで、ルーター加工に用いるドリルとしては、機械ドリル意外に、例えばＣＯ２レーザー、ＵＶ−ＹＡＧレーザー等を用いることができる。 Next, an uncured second core material 13 is prepared, and a hole 11 ′ is formed in the second core material 13 as shown in FIG. This hole 11 'can be formed by router processing, for example. Here, as a drill used for router processing, for example, a CO 2 laser, a UV-YAG laser, or the like can be used other than a mechanical drill.

次に、図２（ｃ）に示すように、第１のコア材１２上に、穴１１’を形成した第２のコア材１３を積層する。   Next, as shown in FIG. 2C, the second core material 13 having the holes 11 ′ is laminated on the first core material 12.

次に、図２（ｄ）に示すように、加熱等によって、第１のコア材１２および第２のコア材１３を硬化させ、凹部１１を備えた凹部付き基板１を得る。   Next, as shown in FIG. 2 (d), the first core material 12 and the second core material 13 are cured by heating or the like to obtain the substrate 1 with a recess provided with the recess 11.

次に、図２（ｅ）に示すように、凹部１１の内部に、接着フィルム５を介して半導体素子２を搭載する。すなわち、凹部付き基板１と半導体素子２とを接合する。   Next, as shown in FIG. 2 (e), the semiconductor element 2 is mounted inside the recess 11 via the adhesive film 5. That is, the substrate 1 with recesses and the semiconductor element 2 are bonded.

一方、前述したような第１の層３および第２の層４を構成する材料をシート状にした絶縁シート３’および絶縁シート４’を用意する。   On the other hand, an insulating sheet 3 ′ and an insulating sheet 4 ′ in which the materials constituting the first layer 3 and the second layer 4 as described above are formed into a sheet shape are prepared.

次に、この絶縁シート３’および絶縁シート４’を、それぞれ、凹部付き基板１の半導体素子２側およびその反対側の面に圧着させる（図２（ｆ）参照）。この圧着の際に、絶縁シート３’の一部が、凹部１１内に充填される。   Next, the insulating sheet 3 ′ and the insulating sheet 4 ′ are pressure-bonded to the semiconductor element 2 side and the opposite surface of the substrate 1 with recesses, respectively (see FIG. 2 (f)). During the pressure bonding, a part of the insulating sheet 3 ′ is filled in the recess 11.

その後、絶縁シート３’および絶縁シート４’を硬化させて、図１に示すような半導体素子搭載基板１０（本発明の半導体素子搭載基板）を得る。   Thereafter, the insulating sheet 3 'and the insulating sheet 4' are cured to obtain the semiconductor element mounting substrate 10 (semiconductor element mounting substrate of the present invention) as shown in FIG.

以上、本発明の半導体素子搭載基板について説明したが、本発明は、これらに限定されるものではない。   As mentioned above, although the semiconductor element mounting substrate of this invention was demonstrated, this invention is not limited to these.

例えば、前述した実施形態では、半導体素子２が１つ搭載されたものについて説明したが、これに限定されず、半導体素子は２つ以上搭載されていてもよい。   For example, in the above-described embodiment, the case where one semiconductor element 2 is mounted has been described. However, the present invention is not limited to this, and two or more semiconductor elements may be mounted.

また、前述した実施形態では、第１の層および第２の層が両面にそれぞれ１層ずつ形成されたものとして説明したが、これに限定されず、第１の層および第２の層が両面に２層以上形成されたものであってもよい。   In the above-described embodiment, the first layer and the second layer have been described as being formed one layer on each side. However, the present invention is not limited to this, and the first layer and the second layer are both sides. Two or more layers may be formed.

また、前述した実施形態では、構成材料をシート状にしたものを用いて、第１の層および第２の層を形成するものとして説明したが、これに限定されず、例えば、各層は、各層を構成する材料を塗布することにより形成するものであってもよい。   Further, in the above-described embodiment, the first material and the second layer are formed by using the constituent material in the form of a sheet. However, the present invention is not limited to this. For example, each layer is each layer. It may be formed by applying a material constituting the.

以下、本発明を実施例および比較例に基づいて詳細に説明するが、本発明はこれに限定されるものではない。   EXAMPLES Hereinafter, although this invention is demonstrated in detail based on an Example and a comparative example, this invention is not limited to this.

＜１＞実施例および比較例で用いる原材料
実施例及び比較例において用いた原材料は以下の通りである。
（１）シアネート樹脂Ａ：ノボラック型シアネート樹脂（ロンザ社製、商品名「プリマセットＰＴ−３０」、重量平均分子量７００）
（２）シアネート樹脂Ｂ：ノボラック型シアネート樹脂（ロンザ社製、商品名「プリマセットＰＴ−６０」、重量平均分子量２６００）
（３）エポキシ樹脂：ビフェニルジメチレン型エポキシ樹脂（日本化薬社製、商品名「ＮＣ−３０００」、エポキシ当量２７５、重量平均分子量２０００）
（４）フェノキシ樹脂Ａ：ビフェニルエポキシ樹脂とビスフェノールＳエポキシ樹脂との共重合体であり、末端部はエポキシ基を有している樹脂（ジャパンエポキシレジン社製、商品名「ＹＸ−８１００Ｈ３０」、重量平均分子量３００００）
（５）フェノキシ樹脂Ｂ：ビスフェノールＡ型エポキシ樹脂とビスフェノールＦ型エポキシ樹脂との共重合体であり、末端部はエポキシ基を有している樹脂（ジャパンエポキシレジン社製、商品名「エピコート４２７５」、重量平均分子量６００００）
（６）硬化触媒：イミダゾール化合物（四国化成工業社製、商品名「２−フェニル−４，５−ジヒドロキシメチルイミダゾール」）
（７）無機充填材：球状溶融シリカ（アドマテックス社製、商品名「ＳＯ−２５Ｈ」、平均粒径０．５μｍ）
（８）カップリング剤：エポキシシランカップリング剤（日本ユニカー社製、商品名「Ａ−１８７」） <1> Raw materials used in Examples and Comparative Examples Raw materials used in Examples and Comparative Examples are as follows.
(1) Cyanate resin A: Novolac-type cyanate resin (Lonza, trade name “Primerset PT-30”, weight average molecular weight 700)
(2) Cyanate resin B: Novolac-type cyanate resin (Lonza, trade name “Primaset PT-60”, weight average molecular weight 2600)
(3) Epoxy resin: biphenyl dimethylene type epoxy resin (manufactured by Nippon Kayaku Co., Ltd., trade name “NC-3000”, epoxy equivalent 275, weight average molecular weight 2000)
(4) Phenoxy resin A: a copolymer of a biphenyl epoxy resin and a bisphenol S epoxy resin, a resin having an epoxy group at the end (made by Japan Epoxy Resin, trade name “YX-8100H30”, weight (Average molecular weight 30000)
(5) Phenoxy resin B: a copolymer of a bisphenol A type epoxy resin and a bisphenol F type epoxy resin, and a terminal part having an epoxy group (trade name “Epicoat 4275” manufactured by Japan Epoxy Resin Co., Ltd.) , Weight average molecular weight 60000)
(6) Curing catalyst: Imidazole compound (manufactured by Shikoku Kasei Kogyo Co., Ltd., trade name “2-phenyl-4,5-dihydroxymethylimidazole”)
(7) Inorganic filler: Spherical fused silica (manufactured by Admatechs, trade name “SO-25H”, average particle size 0.5 μm)
(8) Coupling agent: Epoxy silane coupling agent (Nippon Unicar Co., Ltd., trade name “A-187”)

＜２＞半導体素子搭載基板の製造
（実施例１）
［１］樹脂ワニスの調製
シアネート樹脂Ａ：１５重量部、シアネート樹脂Ｂ：１０重量部、エポキシ樹脂：２５重量部、フェノキシ樹脂Ａ：５重量部、フェノキシ樹脂Ｂ：５重量部、硬化触媒：０．４重量部をメチルエチルケトンに溶解、分散させた。さらに、無機充填材：４０重量部とカップリング剤：０．２重量部を添加して、高速攪拌装置を用いて１０分間攪拌して、固形分５０重量％の樹脂ワニスを調製した。 <2> Manufacture of a semiconductor element mounting substrate (Example 1)
[1] Preparation of resin varnish Cyanate resin A: 15 parts by weight, cyanate resin B: 10 parts by weight, epoxy resin: 25 parts by weight, phenoxy resin A: 5 parts by weight, phenoxy resin B: 5 parts by weight, curing catalyst: 0 .4 parts by weight were dissolved and dispersed in methyl ethyl ketone. Furthermore, 40 parts by weight of an inorganic filler and 0.2 parts by weight of a coupling agent were added and stirred for 10 minutes using a high-speed stirrer to prepare a resin varnish having a solid content of 50% by weight.

［２］基材付き絶縁シートＡの作製
上記のようにして得られた樹脂ワニスを、ガラス織布（ＷＥＡ−１０３５、厚さ：２８μｍ、日東紡績製）に含浸し、１２０℃の加熱炉で２分間乾燥してワニス固形分（プリプレグ中に樹脂とシリカの占める成分）が５０ｗｔ％のプリプレグを得た。このプリプレグを用い、厚さ３８μｍのＰＥＴ（ポリエチレンテレフタレート）フィルムの片面に、ラミネーター装置を用いて乾燥後の絶縁フィルムの厚さが８０μｍとなるように貼り付け、これを１６０℃の乾燥装置で１０分間乾燥して、基材付き絶縁シートＡを製造した。 [2] Production of Insulating Sheet A with Substrate The resin varnish obtained as described above was impregnated into a glass woven fabric (WEA-1035, thickness: 28 μm, manufactured by Nitto Boseki) and heated in a 120 ° C. heating furnace. After drying for 2 minutes, a prepreg having a varnish solid content (a component of resin and silica in the prepreg) of 50 wt% was obtained. Using this prepreg, it was attached to one side of a PET (polyethylene terephthalate) film having a thickness of 38 μm using a laminator so that the thickness of the insulating film after drying was 80 μm. It dried for minutes and manufactured the insulating sheet A with a base material.

［３］凹部付き基板の作製
両面銅張積層板（住友ベークライト株式会社製：ＥＬＣ−４７８５ＧＳ）の銅箔をエッチング処理し取り除く事で、厚さ４００μｍ、４０ｍｍ角のコア基板を得た。この基板の中央部に、ルーター加工で８ｍｍ角の穴を作成し、８ｍｍ角の穴を有する、厚さ４００μｍ、４０ｍｍ角のコア基板を得た。 [3] Production of substrate with recesses A copper substrate of a double-sided copper-clad laminate (manufactured by Sumitomo Bakelite Co., Ltd .: ELC-4785GS) was removed by etching to obtain a core substrate having a thickness of 400 μm and 40 mm square. An 8 mm square hole was created in the center of this substrate by router processing to obtain a core substrate having a thickness of 400 μm and 40 mm square having an 8 mm square hole.

上記のようにして得られた樹脂ワニスを、ガラス織布（ＷＥＡ−２３１９、厚さ：８０μｍ、日清紡製）に含浸し、１２０℃の加熱炉で２分間乾燥してワニス固形分（プリプレグ中に樹脂とシリカの占める成分）が約５０ｗｔ％で、厚さ１００μｍのプリプレグ厚さ１００μｍを得た。このプリプレグを用い、ラミネーター装置を用いて、８ｍｍ角の穴を有する厚さ４００μｍ、４０ｍｍ角のコア基板に貼り付け、これを１６０℃の乾燥装置で１０分間乾燥して、４０ｍｍ角の凹部付き基板を得た。   The resin varnish obtained as described above was impregnated into a glass woven fabric (WEA-2319, thickness: 80 μm, manufactured by Nisshinbo), dried in a heating furnace at 120 ° C. for 2 minutes, and varnish solids (in the prepreg) The component of resin and silica) was about 50 wt%, and a prepreg thickness of 100 μm was obtained with a thickness of 100 μm. Using this prepreg, using a laminator device, it was attached to a 400 μm thick, 40 mm square core substrate having 8 mm square holes, dried for 10 minutes with a 160 ° C. drying device, and then a 40 mm square substrate with recesses Got.

［４］半導体素子搭載基板の作製
上記のようにして得られた凹部付き基板の凹部内（凹部の底面）に、厚さ３５０μｍ、７．６５ｍｍ角の半導体素子（チップ）を２５μｍ厚のフィルム形状の接着剤（住友ベークライト社製：ＩＢＦ−８５４０）を用い、１３０℃で熱圧着した。 [4] Fabrication of Semiconductor Element Mounting Substrate A 350 μm thick, 7.65 mm square semiconductor element (chip) is formed in a film shape of 25 μm thickness in the concave portion (bottom surface of the concave portion) of the substrate with concave portions obtained as described above. No. 1 (Sumitomo Bakelite Co., Ltd .: IBF-8540) was used for thermocompression bonding at 130 ° C.

次に、前記凹部付き基板の、チップ搭載側およびチップ未搭載側の両方に、上記のようにして得られた基材付絶縁シートＡの絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力０．８ＭＰａ、温度８０℃で３０秒間、真空加熱加圧成形した後、熱風乾燥機にて温度２００℃、時間６０分間で加熱硬化させた後、基材を剥離除去した。これにより、第１の層および第２の層が形成され、半導体素子搭載基板を得た。   Next, on both the chip mounting side and the chip non-mounting side of the substrate with concave portions, the insulating sheet layer surface of the insulating sheet A with the base material obtained as described above is overlapped, After vacuum heating and pressure molding at a pressure of 0.8 MPa and a temperature of 80 ° C. for 30 seconds using a vacuum pressurizing laminator device, the substrate is heated and cured in a hot air dryer at a temperature of 200 ° C. for a time of 60 minutes, and then the substrate Was removed. Thereby, the first layer and the second layer were formed, and a semiconductor element mounting substrate was obtained.

（実施例２）
上記のようにして得られた樹脂ワニスを、厚さ３８μｍのＰＥＴ（ポリエチレンテレフタレート）フィルムの片面に、コンマコーター装置を用いて乾燥後の絶縁フィルムの厚さが８０μｍとなるように塗工し、これを１６０℃の乾燥装置で１０分間乾燥して、基材付き絶縁シートＢを製造した。 (Example 2)
The resin varnish obtained as described above was applied to one side of a PET (polyethylene terephthalate) film having a thickness of 38 μm using a comma coater so that the thickness of the insulating film after drying was 80 μm. This was dried for 10 minutes by a 160 degreeC drying apparatus, and the insulating sheet B with a base material was manufactured.

実施例１と同様にして作製した、チップ搭載済みの凹部付き基板のチップ搭載側およびチップ未搭載側の両方に、上記基材付き絶縁シートＢの絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力１．０ＭＰａ、温度１０５℃で３０秒間、真空加熱加圧成形した後、基材を剥離除去し、熱風乾燥機にて温度１８０℃、時間９０分間で加熱硬化させた後、基材を剥離除去した。これにより、第１の層および第２の層が形成され、半導体素子搭載基板を得た。   This was made in the same manner as in Example 1 and was superimposed on both the chip mounting side and the chip non-mounting side of the substrate with concave portions on which the chip was mounted, with the insulating sheet layer surface of the insulating sheet B with the base material facing inward. Was vacuum-pressed for 30 seconds at a pressure of 1.0 MPa and a temperature of 105 ° C. using a vacuum pressurizing laminator device, and then the substrate was peeled and removed, and the temperature was 180 ° C. for 90 minutes in a hot air dryer. Then, the substrate was peeled and removed. Thereby, the first layer and the second layer were formed, and a semiconductor element mounting substrate was obtained.

（比較例）
実施例１と同様にして作製した、チップ搭載済みの凹部付き基板のチップ搭載側およびチップ未搭載側の両方に、市販の基材付絶縁シートＣ（味の素ファインケミカル株式会社製：ＡＢＦ−ＧＸ１３、エポキシ樹脂シート）の絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力１．０ＭＰａ、温度１０５℃で３０秒間、真空加熱加圧成形した後、基材を剥離除去し、熱風乾燥機にて温度１８０℃、時間９０分間で加熱硬化させた後、基材を剥離除去した。これにより、第１の層および第２の層が形成され、半導体素子搭載基板を得た。 (Comparative example)
On both the chip mounting side and the chip non-mounting side of the chip-mounted substrate with the chip mounted, prepared in the same manner as in Example 1, a commercially available insulating sheet C with a base material (Ajinomoto Fine Chemical Co., Ltd .: ABF-GX13, epoxy The insulating sheet layer surface of the resin sheet) is placed on the inside, and this is laminated using a vacuum pressurizing laminator device, and is vacuum-pressed for 30 seconds at a pressure of 1.0 MPa and a temperature of 105 ° C. After peeling off and heating and curing with a hot air dryer at a temperature of 180 ° C. for 90 minutes, the substrate was peeled off. Thereby, the first layer and the second layer were formed, and a semiconductor element mounting substrate was obtained.

上記各実施例および各比較例で得られた半導体素子搭載基板の第１の層（第２の層）の組成、線膨張係数、ヤング率およびガラス転移点を以下に示すように測定し、これらの結果を表１に示した。また、凹部付き基板の線膨張係数、ヤング率およびガラス転移点も表１に示した。   The composition, linear expansion coefficient, Young's modulus, and glass transition point of the first layer (second layer) of the semiconductor element mounting substrate obtained in each of the above Examples and Comparative Examples were measured as shown below. The results are shown in Table 1. Table 1 also shows the linear expansion coefficient, Young's modulus, and glass transition point of the substrate with recesses.

・線膨張係数
上記各実施例および各比較例の半導体素子搭載基板の第１の層（第２の層）の形成に用いた基材付き絶縁シート２枚を、絶縁シート側どうしを内側にして重ね合わせ、これを、真空プレス装置を用いて圧力２ＭＰａ、温度２００℃で２時間加熱加圧成形を行った後、基材を剥離除去して、絶縁シート硬化物を得た。得られた絶縁シート硬化物から４ｍｍ×２０ｍｍの評価用試料を採取し、ＴＭＡ装置（ＴＡインスツルメント社製）を用いて、１０℃／分で２０℃からガラス転移点まで昇温して、面方向および厚さ方向における熱膨張係数を測定した。 -Linear expansion coefficient Two insulating sheets with a base material used for forming the first layer (second layer) of the semiconductor element mounting substrate of each of the above examples and comparative examples, with the insulating sheet sides facing each other. After superposing and performing this by heating and pressing with a vacuum press apparatus at a pressure of 2 MPa and a temperature of 200 ° C. for 2 hours, the substrate was peeled and removed to obtain a cured insulating sheet. A sample for evaluation of 4 mm × 20 mm was collected from the obtained cured insulating sheet, and the temperature was raised from 20 ° C. to the glass transition point at 10 ° C./min using a TMA apparatus (manufactured by TA Instruments). The thermal expansion coefficient in the surface direction and the thickness direction was measured.

・ヤング率
上記各実施例および各比較例の半導体素子搭載基板の第１の層（第２の層）の形成に用いた基材付き絶縁シート２枚を、絶縁シート側どうしを内側にして重ね合わせ、これを、真空プレス装置を用いて圧力２ＭＰａ、温度２００℃で２時間加熱加圧成形を行った後、基材を剥離除去して、絶縁シート硬化物を得た。得られた絶縁シート硬化物から８ｍｍ×３５ｍｍの評価用試料を採取し、ＤＭＡ装置（ＴＡインスツルメント社製、ＤＭＡ２９８０、測定モード：引張り、測定長：２０ｍｍ、昇温速度：５℃／ｍｉｎ、測定
温度域：０〜３５０℃、周波数：１Ｈｚ）を用いて、２５℃におけるヤング率を測定した。 Young's modulus Two insulating sheets with a base material used for forming the first layer (second layer) of the semiconductor element mounting substrate of each of the above examples and comparative examples are stacked with the insulating sheet sides facing each other. In addition, this was subjected to heat and pressure molding at a pressure of 2 MPa and a temperature of 200 ° C. for 2 hours using a vacuum press apparatus, and then the substrate was peeled off to obtain a cured insulating sheet. A sample for evaluation of 8 mm × 35 mm was collected from the cured product of the obtained insulating sheet, and DMA device (TA Instruments, DMA2980, measurement mode: tension, measurement length: 20 mm, temperature increase rate: 5 ° C./min, Using the measurement temperature range: 0 to 350 ° C., frequency: 1 Hz), Young's modulus at 25 ° C. was measured.

・ガラス転移点
上記各実施例および各比較例の半導体素子搭載基板の第１の層（第２の層）の形成に用いた基材付き絶縁シート２枚を、絶縁シート側どうしを内側にして重ね合わせ、これを、真空プレス装置を用いて圧力２ＭＰａ、温度２００℃で２時間加熱加圧成形を行った後、基材を剥離除去して、絶縁シート硬化物を得た。得られた絶縁シート硬化物から、１０ｍｍ×３０ｍｍの評価用試料を切り出し、ＤＭＡ（ＴＡインスツルメント社製）を用いて、５℃／分で昇温し、ｔａｎδのピーク位置をガラス転移温度とした。 Glass transition point Two insulating sheets with a base material used for forming the first layer (second layer) of the semiconductor element mounting substrate of each of the above Examples and Comparative Examples, with the insulating sheet sides facing each other. After superposing and performing this by heating and pressing with a vacuum press apparatus at a pressure of 2 MPa and a temperature of 200 ° C. for 2 hours, the substrate was peeled and removed to obtain a cured insulating sheet. A 10 mm × 30 mm sample for evaluation was cut out from the obtained cured insulating sheet, heated using DMA (manufactured by TA Instruments) at 5 ° C./min, and the peak position of tan δ was defined as the glass transition temperature. did.

Figure 2009200185
Figure 2009200185

＜３＞半導体素子搭載基板の評価
上記各実施例および比較例で得られた半導体素子搭載基板各１０枚を用いて、温度８５℃、湿度８５％の環境に１６８時間静置し、吸湿させた後、温度２６０℃の環境に各１０秒、３回繰り返して、熱履歴を与えた。その後、冷熱サイクル試験（冷却状態−５５℃、加熱状態１２５℃で１０００サイクルおよび３０００サイクル）を行い、半導体素子への保護性能を比較評価した。 <3> Evaluation of Semiconductor Element Mounting Substrate Using each of the 10 semiconductor element mounting substrates obtained in each of the above Examples and Comparative Examples, the substrate was allowed to stand for 168 hours in an environment of temperature 85 ° C. and humidity 85% to absorb moisture. Then, heat history was given to the environment of 260 ° C. for 10 seconds and 3 times. Thereafter, a cooling cycle test (cooling state -55 ° C., heating state 125 ° C., 1000 cycles and 3000 cycles) was performed, and the protection performance to the semiconductor element was compared and evaluated.

冷熱サイクル処理後、評価用デバイス搭載基板を断面観察し、搭載した半導体素子のクラック、搭載した半導体素子とコア基板または第１の層との界面での剥離が発生していない物を良品としてカウントした。これらの結果を表２に示した。   After the thermal cycle treatment, cross-sectional observation of the evaluation device mounting substrate is performed, and the products that do not have cracks on the mounted semiconductor element and peeling at the interface between the mounted semiconductor element and the core substrate or the first layer are counted as non-defective products. did. These results are shown in Table 2.

また、冷熱サイクル（冷却状態−５５℃、加熱状態１２５℃）の冷却状態時と加熱状態時での反りを測定し、その変動値を求め、合わせて表２に示した。   Further, the warpage in the cooling state and the heating state of the cooling cycle (cooling state -55 ° C., heating state 125 ° C.) was measured, and the fluctuation values thereof were obtained and collectively shown in Table 2.

Figure 2009200185
Figure 2009200185

表２から分かるように、本発明の半導体素子搭載基板は、外的環境の変化による半導体素子のクラックや基板からの剥離が防止され、また、反りの発生が防止されたものであった。これに対して、比較例では、満足な結果が得られなかった。   As can be seen from Table 2, the semiconductor element mounting substrate of the present invention was prevented from cracking of the semiconductor element due to changes in the external environment, peeling from the substrate, and warpage. On the other hand, in the comparative example, a satisfactory result was not obtained.

本発明の半導体素子搭載基板の好適な実施形態を示す縦断面図である。It is a longitudinal cross-sectional view which shows suitable embodiment of the semiconductor element mounting substrate of this invention. 本発明の半導体素子搭載基板の製造方法の一例を示す図である。It is a figure which shows an example of the manufacturing method of the semiconductor element mounting substrate of this invention.

符号の説明Explanation of symbols

１０ 半導体素子搭載基板
１ 凹部付き基板
１１ 凹部
１１’ 穴
１２ 第１のコア材
１３ 第２のコア材
２ 半導体素子
３ 第１の層
３’ 絶縁シート
４ 第２の層
４’ 絶縁シート
５ 接着フィルム DESCRIPTION OF SYMBOLS 10 Semiconductor element mounting board | substrate 1 Substrate with a recessed part 11 Recessed part 11 'hole 12 1st core material 13 2nd core material 2 Semiconductor element 3 1st layer 3' Insulating sheet 4 2nd layer 4 'Insulating sheet 5 Adhesive film

Claims (11)

一方の面に凹部を備えた凹部付き基板と、
前記凹部内に搭載された半導体素子と、
前記凹部を埋め込む第１の層と、
前記凹部付き基板の前記第１の層とは反対側に設けられ、前記第１の層と材料およびその組成比率が同じである第２の層とを有し、
前記第１の層および前記第２の層は、主として、シアネート樹脂を含む樹脂材料と無機充填材とで構成されたものであり、
前記第１の層および前記第２の層の、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠して測定される前記第１の層および前記第２の層のガラス転移点Ｔｇａ［℃］以下でのＪＩＳ Ｃ ６４８１に準拠して測定される面方向の熱膨張係数は、４０ｐｐｍ／℃以下であることを特徴とする半導体素子搭載基板。 A substrate with a recess having a recess on one surface;
A semiconductor element mounted in the recess;
A first layer embedding the recess,
Provided on the opposite side to the first layer of the substrate with recesses, and having a second layer having the same material and composition ratio as the first layer,
The first layer and the second layer are mainly composed of a resin material containing a cyanate resin and an inorganic filler,
Wherein the first layer and the second layer, 20 ° C. or higher, JIS C 6481 the first measured according to the layer and the glass transition point of the second layer Tg a [° C.] in the following A semiconductor element mounting substrate, wherein a coefficient of thermal expansion in a plane direction measured in accordance with JIS C 6481 is 40 ppm / ° C. or less. 前記第１の層および前記第２の層中における前記樹脂材料の含有量は、３０〜７０重量％である請求項１に記載の半導体素子搭載基板。   2. The semiconductor element mounting substrate according to claim 1, wherein a content of the resin material in the first layer and the second layer is 30 to 70 wt%. 前記第１の層および前記第２の層中における前記無機充填材の含有量は、５〜４０重量％である請求項１または２に記載の半導体素子搭載基板。   3. The semiconductor element mounting substrate according to claim 1, wherein a content of the inorganic filler in the first layer and the second layer is 5 to 40 wt%. 前記第１の層および前記第２の層中におけるシアネート樹脂の含有量は、１〜２０重量％である請求項１ないし３のいずれかに記載の半導体素子搭載基板。   4. The semiconductor element mounting substrate according to claim 1, wherein a content of the cyanate resin in the first layer and the second layer is 1 to 20 wt%. 前記樹脂材料は、エポキシ樹脂をさらに含み、
前記樹脂材料中の前記シアネート樹脂の含有率をＡ［重量％］、前記樹脂材料中のエポキシ樹脂の含有率をＢ［重量％］としたとき、０．５≦Ｂ／Ａ≦４である請求項１ないし４のいずれかに記載の半導体素子搭載基板。 The resin material further includes an epoxy resin,
When the content of the cyanate resin in the resin material is A [wt%] and the content of the epoxy resin in the resin material is B [wt%], 0.5 ≦ B / A ≦ 4. Item 5. The semiconductor element mounting substrate according to any one of Items 1 to 4. 前記樹脂材料は、フェノキシ樹脂をさらに含み、
前記樹脂材料中の前記シアネート樹脂の含有率をＡ［重量％］、前記樹脂材料中のフェノキシ樹脂の含有率をＣ［重量％］としたとき、０．２≦Ｃ／Ａ≦２である請求項１ないし５のいずれかに記載の半導体素子搭載基板。 The resin material further includes a phenoxy resin,
When the content of the cyanate resin in the resin material is A [wt%] and the content of the phenoxy resin in the resin material is C [wt%], 0.2 ≦ C / A ≦ 2. Item 6. The semiconductor element mounting substrate according to any one of Items 1 to 5. 前記第１の層および前記第２の層の、２５℃におけるヤング率は、４〜１５ＧＰａである請求項１ないし６のいずれかに記載の半導体素子搭載基板。   The semiconductor element mounting substrate according to claim 1, wherein Young's modulus at 25 ° C. of the first layer and the second layer is 4 to 15 GPa. ＪＩＳ Ｃ ６４８１に準拠して測定される前記第１の層および前記第２の層のガラス転移点Ｔｇａは、１００〜３００℃の範囲内である請求項１ないし７のいずれかに記載の半導体素子搭載基板。 JIS C 6481 glass transition temperature Tg a of the first layer and the second layer which is measured in accordance with the semiconductor according to any of claims 1 to 7 in the range of 100 to 300 ° C. Device mounting board. 前記凹部付き基板の２５℃におけるヤング率は、２０〜５０ＧＰａである請求項１ないし８のいずれかに記載の半導体素子搭載基板。   9. The semiconductor element mounting substrate according to claim 1, wherein the substrate with concave portions has a Young's modulus at 25 ° C. of 20 to 50 GPa. 前記凹部付き基板の、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠して測定される前記基板のガラス転移点Ｔｇｃ［℃］以下でのＪＩＳ Ｃ ６４８１に準拠して測定される面方向の熱膨張係数は、１３ｐｐｍ／℃以下である請求項１ないし９のいずれかに記載の半導体素子搭載基板。 Thermal expansion coefficient in the plane direction measured in accordance with JIS C 6481 at 20 ° C. or higher and below the glass transition point Tg c [° C.] of the substrate measured in accordance with JIS C 6481. The semiconductor element mounting substrate according to claim 1, wherein is 13 ppm / ° C. or less. 前記半導体素子は、フィルムを介して前記凹部内に搭載されている請求項１ないし１０のいずれかに記載の半導体素子搭載基板。   The semiconductor element mounting substrate according to claim 1, wherein the semiconductor element is mounted in the recess through a film.
JP2008039399A 2008-02-20 2008-02-20 Semiconductor device mounting substrate Expired - Fee Related JP5292847B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008039399A JP5292847B2 (en) 2008-02-20 2008-02-20 Semiconductor device mounting substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008039399A JP5292847B2 (en) 2008-02-20 2008-02-20 Semiconductor device mounting substrate

Publications (2)

Publication Number Publication Date
JP2009200185A true JP2009200185A (en) 2009-09-03
JP5292847B2 JP5292847B2 (en) 2013-09-18

Family

ID=41143391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008039399A Expired - Fee Related JP5292847B2 (en) 2008-02-20 2008-02-20 Semiconductor device mounting substrate

Country Status (1)

Country Link
JP (1) JP5292847B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020109818A (en) * 2018-12-28 2020-07-16 長瀬産業株式会社 Manufacturing method of semiconductor device
CN113133191A (en) * 2020-01-15 2021-07-16 鹏鼎控股(深圳)股份有限公司 Embedded transparent circuit board and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347741A (en) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd Composite multilayer substrate and module using the same
JP2006310498A (en) * 2005-04-27 2006-11-09 Murata Mfg Co Ltd Ceramic multilayer substrate with cavity
WO2007122821A1 (en) * 2006-04-20 2007-11-01 Sumitomo Bakelite Co., Ltd. Semiconductor device
JP2007317712A (en) * 2006-05-23 2007-12-06 Tdk Corp Composite wiring board having built-in component and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347741A (en) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd Composite multilayer substrate and module using the same
JP2006310498A (en) * 2005-04-27 2006-11-09 Murata Mfg Co Ltd Ceramic multilayer substrate with cavity
WO2007122821A1 (en) * 2006-04-20 2007-11-01 Sumitomo Bakelite Co., Ltd. Semiconductor device
JP2007317712A (en) * 2006-05-23 2007-12-06 Tdk Corp Composite wiring board having built-in component and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020109818A (en) * 2018-12-28 2020-07-16 長瀬産業株式会社 Manufacturing method of semiconductor device
JP2020109821A (en) * 2018-12-28 2020-07-16 長瀬産業株式会社 Semiconductor device and manufacturing method thereof
CN113133191A (en) * 2020-01-15 2021-07-16 鹏鼎控股(深圳)股份有限公司 Embedded transparent circuit board and manufacturing method thereof
CN113133191B (en) * 2020-01-15 2022-06-24 鹏鼎控股(深圳)股份有限公司 Embedded transparent circuit board and manufacturing method thereof

Also Published As

Publication number Publication date
JP5292847B2 (en) 2013-09-18

Similar Documents

Publication Publication Date Title
US20110120754A1 (en) Multilayer wiring board and semiconductor device
KR101549285B1 (en) Semiconductor device mounting substrate
JP5115645B2 (en) Insulating substrate, metal-clad laminate, printed wiring board, and semiconductor device
JP5533657B2 (en) Laminate board, circuit board and semiconductor device
KR20100134017A (en) Multilayer circuit board, insulating sheet, and semiconductor package using multilayer circuit board
JP6083127B2 (en) Laminate, laminate with build-up layer, circuit board, semiconductor package, and method for manufacturing laminate
JP5157103B2 (en) Prepreg, substrate and semiconductor device
US8269332B2 (en) Semiconductor element mounting board
WO2008099940A1 (en) Circuit board manufacturing method, semiconductor manufacturing apparatus, circuit board and semiconductor device
JP4983190B2 (en) Prepreg, circuit board and semiconductor device
JP2008244189A (en) Circuit board and semiconductor device
WO2015072261A1 (en) Resin-layer-equipped carrier material, laminate, circuit board, and electronic device
JP2010238907A (en) Laminated board, multilayer printed wiring board, and semiconductor device
JP2011135034A (en) Semiconductor package and semiconductor device
JP5256681B2 (en) Semiconductor device, printed wiring board for semiconductor device, and copper-clad laminate
JP5292847B2 (en) Semiconductor device mounting substrate
JP2013006328A (en) Laminate, circuit board, and semiconductor package
JP5821811B2 (en) Insulating substrate, metal-clad laminate, printed wiring board, and semiconductor device
JP2009070891A (en) Semiconductor device
JP2013057065A (en) Prepreg, substrate, and semiconductor device
JP5935314B2 (en) Manufacturing method of semiconductor device
JP2010080609A (en) Semiconductor device
JP5211624B2 (en) Manufacturing method of semiconductor device and manufacturing method of printed wiring board for semiconductor device
JP2008251891A (en) Circuit substrate, and semiconductor device adopting it

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

R150 Certificate of patent or registration of utility model

Ref document number: 5292847

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees