JP2009184860A - 基板およびエピタキシャルウェハ - Google Patents

Abstract

【課題】ＧａＮ系半導体素子の製造に用いるのに適した、六方晶構造の結晶からなるエピタキシャル成長用のＣ面単結晶基板と、その基板の上にＧａＮ系半導体結晶をエピタキシャル成長させてなるエピタキシャルウェハを提供する。
【解決手段】六方晶構造の結晶からなるエピタキシャル成長用のＣ面単結晶基板であって、エピタキシャル成長用の面に形成された第１の割り溝および第２の割り溝とを有し、該第１の割り溝および第２の割り溝は相互に直交し、かつ、それぞれが前記六方晶構造の結晶のＭ面とＡ面とがなす角を二等分する平面に平行である。
【選択図】図７

Description

本発明は、ＧａＮ系半導体素子の製造に用いるのに適した、六方晶構造の結晶からなるエピタキシャル成長用のＣ面単結晶基板と、その基板の上にＧａＮ系半導体結晶をエピタキシャル成長させてなるエピタキシャルウェハに関する。

ＧａＮ系半導体は、化学式Ａｌ_ａＩｎ_ｂＧａ_{１−ａ−ｂ}Ｎ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）で表される化合物半導体であり、３族窒化物半導体、窒化物半導体などとも呼ばれる。ＧａＮ系半導体を用いた種々の半導体素子の研究開発が盛んであるが、最も早く実用化されたのは発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）などの発光素子である。ＧａＮ系半導体発光素子は、ウェハサイズの単結晶基板上にｐｎ接合型の発光素子構造を備えたＧａＮ系半導体結晶薄膜をエピタキシャル成長させることにより製造される。単結晶基板としては六方晶構造を取るサファイア、ＳｉＣ、ＧａＮなどからなるＣ面基板が主に使用される。

サファイア基板を用いたＧａＮ系ＬＥＤ素子の場合、ウェハからチップ状の素子（ダイスともいう）を切り出す方法として、スクライバーを用いてサファイア基板の表面に割り溝を形成したうえ、外力を加えてこの割り溝を起点としてウェハを破断する方法が主流である。それに対して、ＧａＮ系半導体結晶をエピタキシャル成長させる前の基板にウェットエッチングにより割り溝を形成する方法が提案されている（特許文献１）。ウェットエッチングによれば１枚の基板に多数本の割り溝をいちどに形成できるだけでなく、多数枚の基板を一括処理することも可能なので、割り溝の形成工程に費やされる時間を大幅に短縮することができる。
特開平７−１６９７１５号公報 特開２００２−１６４２９６号公報 国際公開第２００５／６２３９２号パンフレット

特許文献１に開示された発明では、基板に形成する割り溝の方向についての特段の考慮はなされていない。しかし、本発明者らが研究したところ、Ｃ面基板の表面に平面形状矩形の半導体チップを切り出すための割り溝を形成したとき（割り溝を、直交格子状パターンをなすように形成したとき）、その方向を考慮しないと、格子をなす二種類の割り溝（縦方向の割り溝と横方向の割り溝）の方向が結晶学的に等価でなくなるために、それぞれの割り溝の近傍での結晶のエピタキシャル成長態様が著しく相違することが分かってきた。そのような場合、両方の割り溝の近傍に好ましい性質を備えた結晶が形成されるエピタキシャル成長条件を見出すのには多大な労力が必要となる。また、それぞれの割り溝の近傍に形成される結晶の膜厚や表面形状が異なるために、最終的に得られる素子が形状の対称性の低いものとなり、目的によっては不都合が発生する。

そこで、本発明は上記従来技術の問題を解決して、平面形状矩形の半導体チップを切り出すための割り溝を表面に有しながら、割り溝近傍での結晶のエピタキシャル成長態様が割り溝の方向によって異なることのないＣ面基板を提供することを主な目的とする。本発明は、また、このようなＣ面基板の上にＧａＮ系半導体結晶を成長させてなるエピタキシャルウェハを提供することを目的とする。

上記課題は、以下の発明により解決することができる。
（１）六方晶構造の結晶からなるエピタキシャル成長用のＣ面単結晶基板であって、エピタキシャル成長用の面に形成された第１の割り溝および第２の割り溝とを有し、該第１の割り溝および第２の割り溝は相互に直交し、かつ、それぞれが前記六方晶構造の結晶のＭ面とＡ面とがなす角を二等分する平面に平行である、ことを特徴とする基板。
（２）前記第１の割り溝および第２の割り溝がウェットエッチングにより形成されたＶ溝である、前記（１）に記載の基板。
（３）前記第１の割り溝および第２の割り溝の壁面上にＧａＮ系半導体結晶の成長を阻害するマスクが形成されている、前記（１）または（２）に記載の基板。
（４）前記エピタキシャル成長用の面が、前記第１の割り溝および第２の割り溝が形成されていない領域に、加工により凹凸面とされた領域を有している、前記（１）〜（３）のいずれかに記載の基板。
（５）サファイア基板である、前記（１）〜（４）のいずれかに記載の基板。
（６）前記（１）〜（５）のいずれかに記載の基板と、該基板の前記エピタキシャル成長用の面上にエピタキシャル成長したＧａＮ系半導体結晶と、を有するエピタキシャルウェハ。

本発明により提供されるＣ面基板は、表面に形成された第１の割り溝と第２の割り溝とが相互に直交するものでありながら、その伸長方向が結晶学的に等価であるために、第１の割り溝の近傍と第２の割り溝の近傍とで結晶のエピタキシャル成長態様が略同じとなる。よって、両方の割り溝の近傍に好ましい性質を備えた結晶が形成されるエピタキシャル成長条件を見出すための労力が軽減される。また、それぞれの割り溝の近傍に形成される結晶の膜厚や表面形状が略同じとなるので、最終的に得られる素子が形状の対称性の低いものとなるという問題が解決される。

本発明により提供されるエピタキシャルウェハは、第１の割り溝の近傍と第２の割り溝の近傍に略同じ態様でＧａＮ系半導体結晶がエピタキシャル成長したものとなる。よって、ウェハから素子を切り出す工程において、それぞれの割り溝に沿ったウェハの破断のし方も略同じとなるために、この工程における条件の最適化が容易である。

［参考実験例］
片面がエピタキシャル成長用に鏡面仕上げされたＣ面サファイア基板の、その鏡面仕上げされた面上に、エッチングマスクとして厚さ０．５μｍのＳｉＯ_２膜をプラズマＣＶＤ法により形成した。そして、このＳｉＯ_２膜にフォトリソグラフィ技法を用いて、ストライプ状の窓部を設けた。窓部の方向はサファイアのＭ軸方向およびＡ軸方向とし、窓部の幅は設計値を５μｍとした。エッチング液として、Ｈ_２ＳＯ_４：Ｈ_３ＰＯ_４＝４：１（体積比）の割合で混合した硫酸／リン酸の混酸を３００℃に加熱したものを用いて、ＳｉＯ_２膜の窓部に露出したサファイア表面をエッチング（ウェットエッチング）した。
エッチングにより、サファイアのＭ軸方向に形成した窓部には、サファイアのＭ軸方向に伸びる、対称なＶ字型の断面を有するＶ溝（以下「Ｍ軸方向のＶ溝」ともいう）が形成された。このＶ溝の２つの壁面の傾斜は６０度／６０度であった。一方、サファイアのＡ軸方向に形成した窓部には、サファイアのＡ軸方向に伸びる、非対称なＶ字型の断面を有するＶ溝（以下「Ａ軸方向のＶ溝」ともいう）が形成された。このＶ溝の２つの壁面の傾斜は６７度／４０度であった。
エッチング後、バッファーフッ酸（buffered HF）を用いてＳｉＯ_２膜を除去した。

Ｖ溝の形成に続いて、Ｖ溝の壁面上に膜厚が０．５μｍ〜１μｍ程度のＳｉＯ_２膜を、ＧａＮ系半導体の成長を阻害する成長阻害マスクとして形成した。成長阻害マスクはサブトラクティブ法によりパターニングした。即ち、ＳｉＯ_２膜を基板表面全体を覆うように形成した後、Ｖ溝の壁面上に形成された部分を除く部分を、ＣＦ_４ガスを用いたＲＩＥにより除去した。このときＶ溝の壁面上のＳｉＯ_２膜の保護に用いたフォトレジスト膜の残渣の除去は、後述するＰＳＳ領域の形成の際にエッチングマスクとして用いたフォトレジスト膜の残渣の除去と同時に行った。このフォトレジスト膜の残渣除去は酸素プラズマへの暴露により行った。

Ｖ溝の形成とその壁面上への成長阻害マスクの形成を行った後、Ｖ溝が形成された領域（下記の「ＷＳライン」）とその両側のそれぞれ幅５μｍの領域（下記の「ＷＳスペース」）を除く基板表面を加工して、ＧａＮ系半導体結晶のファセット構造成長（特許文献２）が可能な凹凸面とした。具体的には、凸部として残すべき部分を除いて基板の表面から１μｍの部分をＲＩＥ（反応性イオンエッチング）によって除去し、図１にＳＥＭ像を示すように、上面の直径２μｍ、高さ１μｍの円錐台状凸部を、各凸部が最近接する６個の凸部を有するパターンが構成されるように規則的に配置してなる凹凸面を形成した。なお、最近接する凸部の上面の中心間の距離は４μｍとした。
以下では、基板表面において上記Ｖ溝が形成された領域を「ＷＳライン」と呼び、上記ＲＩＥ加工により凹凸面を形成した領域を「ＰＳＳ領域」と呼ぶ。また、基板表面においてＷＳラインとＰＳＳ領域とに挟まれた未加工領域を「ＷＳスペース」と呼ぶ。また、表面にＷＳラインとＰＳＳ領域を形成した基板を「ＷＳＰＳＳ」と呼ぶ。
図２にＷＳＰＳＳの模式断面図を示す。

上記作製したＷＳＰＳＳのＶ溝を形成した側の面上に、ＭＯＶＰＥ法を用いてｐｎ接合型のＬＥＤ構造が構成されるように複数のＧａＮ系半導体結晶層をエピタキシャル成長させて積層し、総膜厚約８μｍのＧａＮ系半導体膜を形成した。詳しくは、まず、ＡｌＧａＮ低温バッファ層を介して、アンドープのＧａＮ層を表面が平坦となるように成長させた。このＧａＮ層の形成過程ではファセット構造成長を発生させて、ＰＳＳ領域の凹部がＧａＮ結晶で充填されるようにした。ファセット構造成長を発生させるためには、成長途中でＰＳＳ領域の凸部上に六角錐状のＧａＮ結晶が形成される程度に、成長温度を低く設定すればよい。
アンドープＧａＮ層の形成に続けて、Ｓｉ添加ＧａＮコンタクト層、ＩｎＧａＮ／ＧａＮ多重量子井戸活性層、Ｍｇ添加ＡｌＧａＮクラッド層、Ｍｇ添加ＡｌＧａＮコンタクト層を順次成長させて積層した。

上記のようにしてＷＳＰＳＳ上にＧａＮ系半導体膜をエピタキシャル成長させることにより得られたエピタキシャルウェハのＳＥＭ像を図３ないし図６に示す。
図３はＭ軸方向のＶ溝に略直交する断面を露出させたエピタキシャルウェハを斜め方向から観察したＳＥＭ像であり、図４はこれを倍率を拡大して観察したものである。
図５はＡ軸方向のＶ溝に略直交する断面を露出させたエピタキシャルウェハを斜め方向から観察したＳＥＭ像であり、図６はこれを倍率を拡大して観察したものである。
図３と図５との比較、および、図４と図６との比較から、Ｍ軸方向のＶ溝の近傍とＡ軸方向のＶ溝の近傍とでは、ＧａＮ系半導体結晶のエピタキシャル成長態様が全く異なっていることが分かる。

［実施例］
前述の参考実験例においてはＭ軸方向のＶ溝とＡ軸方向のＶ溝を有するＷＳＰＳＳを作成したが、本実施例ではそれに代えて、サファイアのＭ面とＡ面とがなす角を二等分する平面に平行なＶ溝のみからなる直交格子状の割り溝パターンを有するＷＳＰＳＳを作成した。このＷＳＰＳＳの表面におけるＶ溝の方向を図７に模式的に示す。図７はＣ面サファイア基板の表面上におけるＶ溝の方向を示すものであり、実線からなる両矢印で示すのが本実施例のＷＳＰＳＳにおけるＶ溝の方向であり、破線からなる両矢印で示すのが参考実験例のＷＳＰＳＳにおけるＶ溝の方向である。
ＷＳＰＳＳの表面におけるＶ溝の方向をこのように変えたことを除き、参考実験例と同様にしてエピタキシャルウェハを作製した。

本実施例に係るエピタキシャルウェハのＳＥＭ像を図８ないし図１１に示す。
図８はひとつのＶ溝に略直交する断面を露出させたエピタキシャルウェハを斜め方向から観察したＳＥＭ像であり、図９はこれを倍率を拡大して観察したものである。
図１０は図８に示す断面に略直交する断面を露出させたエピタキシャルウェハを斜め方向から観察したＳＥＭ像であり、図１１はこれを倍率を拡大して観察したものである。
図９および図１１からは、相互に直交するＶ溝のそれぞれが、参考実験例におけるＡ軸方向のＶ溝に類似した非対称なＶ字型の断面を有するＶ溝となっていることが分かる。
そして、図８と図１０との比較、および、図９と図１１との比較からは、相互に直交するＶ溝のそれぞれの近傍において、ＧａＮ系半導体結晶のエピタキシャル成長態様が極めて類似したものとなっていることが分かる。
ＳＥＭ観察から明らかとなったこれらの結果は、それぞれのＶ溝の方向が結晶学的に等価であることに起因するものであると考えられる。

エピタキシャル成長の後、サファイア基板の裏面をラッピングすることによりエピタキシャルウェハの厚さを約８０μｍとなるまで減じたうえ、外力を加えることによって、エピタキシャルウェハをＷＳラインの位置で割ることができた。スクライバーによるサファイア基板表面へのスクライブライン形成を行わなかったにもかかわらず、エピタキシャル成長前にウェットエッチングにより形成したＶ溝を割り溝としてウェハを破断して、欠けのない１辺約３５０μｍの正方形状の半導体チップを高い歩留りで得ることができた。

［好ましい実施形態］
本発明の基板は好ましくはサファイアＣ面基板を素材とするものであるが、限定されるものではなく、ＳｉＣ、ＧａＮ、その他、六方晶構造を取る任意の結晶からなるＣ面基板を本発明の基板の素材とすることができる。なお、本発明にいうＣ面基板はオフ角が付されたものであってもよい。

本発明の基板は、好ましくはＷＳＰＳＳであり、特に好ましくはＷＳスペースを有するＷＳＰＳＳであるが、限定されるものではない。即ち、ＷＳスペースを有さないＷＳＰＳＳであってもよいし、ＰＳＳ領域を有さない基板（例えば、フラットな表面にウェットエッチングにより形成されたＶ溝を有する基板）であってもよい。更に、本発明の基板は、割り溝がウェットエッチング以外の方法により形成されたものであってもよいし、また、割り溝がＶ字型以外の断面形状を有するものであってもよい。ウェットエッチング以外の割り溝形成方法としては、プラズマエッチング、ＲＩＥなどのドライエッチング加工、ダイシングブレード、スクライバーなどを用いた機械加工、レーザ加工などが挙げられる。

本発明の基板における割り溝がウェットエッチングなどにより形成されるＶ溝である場合、該Ｖ溝の幅は特に限定されるものではなく、製造しようとする半導体チップのサイズに応じて適宜定めることができる。
Ｃ面サファイア基板を用いて３００μｍ〜５００μｍ角、厚さ１２０μｍ以下のＧａＮ系半導体チップを製造する場合であれば、Ｖ溝を深さ２．５μｍ以上に形成すれば、これを割り溝として利用することが可能となる。製造しようとするＧａＮ系半導体チップの面積が大きくなる程、割り溝に必要な深さは小さくなり、１ｍｍ角より大面積のチップを製造する場合であれば、Ｃ面サファイア基板の厚さが２５０μｍであっても、深さ３μｍのＶ溝が割り溝として機能する。
ウェットエッチングに要する時間を考慮すると、Ｖ溝の好ましい幅は２０μｍ以下であり、より好ましくは１０μｍ以下である。

本発明の基板は、好ましくは割り溝の壁面上に成長阻害マスクを有するものであるが、必須ではない。成長阻害マスクを設ける場合、その材料にはＧａＮ系半導体結晶の選択成長で用いられるマスクの材料を適宜用いることができ、具体的には、酸化ケイ素の他、窒化ケイ素、酸窒化ケイ素、酸化チタン、酸化ジルコニウム、タングステンなどが例示される。

ＷＳＰＳＳにおけるＰＳＳ領域の表面は、好ましくは、ＧａＮ系半導体結晶のファセット構造成長が可能な凹凸面とする。具体的な凹凸面のパターンとしては、円柱、円錐台、角柱、角錐台などの形状を有する凸部を規則的に分散配置したパターン、または、これらの形状を有する凹部を規則的に分散配置したパターン、矩形または台形の断面を有するストライプ状の凹部と凸部を交互に配置したパターンなどが例示される。凹凸面における凸部の高さまたは凹部の深さは、例えば、０．１μｍ〜５μｍとすることができ、好ましくは０．５μｍ〜２μｍである。凸部または凹部を周期的に配列したパターンとする場合の周期は、例えば、１μｍ〜１０μｍとすることができる。

前述のように、本発明の基板は好ましくはＷＳスペースを有するＷＳＰＳＳであるが、かかるＷＳＰＳＳにおけるＷＳスペースの幅は、例えば、１μｍ〜５０μｍとすることができ、好ましくは、１μｍ〜１０μｍである。

本発明は上記に明示的に示した実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で種々の変形が可能である。

実施例および参考実験例に係る基板のＰＳＳ領域のＳＥＭ像である。 ＷＳＰＳＳの模式断面図である。 参考実験例に係るエピタキシャルウェハの断面を斜め方向から観察したＳＥＭ像である。 図３に示すエピタキシャルウェハの断面を倍率を拡大して観察したＳＥＭ像である。 参考実験例に係るエピタキシャルウェハの断面を斜め方向から観察したＳＥＭ像である。 図５に示すエピタキシャルウェハの断面を倍率を拡大して観察したＳＥＭ像である。 実施例に係る基板に設けたＶ溝の方向と、参考実験例に係る基板に設けたＶ溝の方向との関係を、説明するための図である。 実施例に係るエピタキシャルウェハの断面を斜め方向から観察したＳＥＭ像である。 図８に示すエピタキシャルウェハの断面を倍率を拡大して観察したＳＥＭ像である。 実施例に係るエピタキシャルウェハの断面を斜め方向から観察したＳＥＭ像である。 図１０に示すエピタキシャルウェハの断面を倍率を拡大して観察したＳＥＭ像である。

Claims (6)

1. 六方晶構造の結晶からなるエピタキシャル成長用のＣ面単結晶基板であって、エピタキシャル成長用の面に形成された第１の割り溝および第２の割り溝とを有し、該第１の割り溝および第２の割り溝は相互に直交し、かつ、それぞれが前記六方晶構造の結晶のＭ面とＡ面とがなす角を二等分する平面に平行である、ことを特徴とする基板。
2. 前記第１の割り溝および第２の割り溝がウェットエッチングにより形成されたＶ溝である、請求項１に記載の基板。
3. 前記第１の割り溝および第２の割り溝の壁面上にＧａＮ系半導体結晶の成長を阻害するマスクが形成されている、請求項１または２に記載の基板。
4. 前記エピタキシャル成長用の面が、前記第１の割り溝および第２の割り溝が形成されていない領域に、加工により凹凸面とされた領域を有している、請求項１〜３のいずれかに記載の基板。
5. サファイア基板である、請求項１〜４のいずれかに記載の基板。
6. 請求項１〜５のいずれかに記載の基板と、該基板の前記エピタキシャル成長用の面上にエピタキシャル成長したＧａＮ系半導体結晶と、を有するエピタキシャルウェハ。