JP3763753B2 - Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 - Google Patents

Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 Download PDF

Info

Publication number
JP3763753B2
JP3763753B2 JP2001168936A JP2001168936A JP3763753B2 JP 3763753 B2 JP3763753 B2 JP 3763753B2 JP 2001168936 A JP2001168936 A JP 2001168936A JP 2001168936 A JP2001168936 A JP 2001168936A JP 3763753 B2 JP3763753 B2 JP 3763753B2
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
compound semiconductor
crystal
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001168936A
Other languages
English (en)
Other versions
JP2002368262A (ja
Inventor
誠二 永井
正好 小池
一義 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Toyota Central R&D Labs Inc
Original Assignee
Toyoda Gosei Co Ltd
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd, Toyota Central R&D Labs Inc filed Critical Toyoda Gosei Co Ltd
Priority to JP2001168936A priority Critical patent/JP3763753B2/ja
Priority to US10/160,288 priority patent/US6716655B2/en
Publication of JP2002368262A publication Critical patent/JP2002368262A/ja
Application granted granted Critical
Publication of JP3763753B2 publication Critical patent/JP3763753B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体の結晶成長工程やその半導体ウエハのチップ（半導体素子）への分離工程等を経て製造されるIII族窒化物系化合物半導体素子と、その製造方法に関する。
【０００２】
【従来の技術】
図５に例示する様に、例えばＳｉ（１１１）面を結晶成長面（結晶成長領域）としたシリコン基板上に窒化ガリウム（ＧａＮ）等のIII族窒化物系化合物半導体を結晶成長させ、その後常温まで冷却すると、結晶成長させた半導体層に転位やクラックが多数入ることが一般に知られている。
【０００３】
【発明が解決しようとする課題】
この様に、成長層（窒化物半導体層）に転位やクラックが多数入ると、その上にデバイスを作製した場合に、デバイス中に格子欠陥や転位、変形、クラック等が多数生じる結果となり、デバイス特性の劣化を引き起こす原因となる。
【０００４】
また、所謂ダイヤモンド構造のシリコン基板上に六方晶系のＧａＮ結晶を成長させる場合、通常、結晶成長面としては最稠密充填面であるＳｉ（１１１）面が使用されるが、このＳｉ（１１１）面上に平面形状が矩形の一般的な半導体素子を結晶成長により形成し、その半導体ウエハから半導体素子（チップ）を個々に分離するためには、少なくとも２面の劈開不能な切断面により、半導体素子の側壁を形成しなければならない。このため、スクライブ工程が複雑或いは困難となり、その結果、製造時間が長くなったり、クラック等によりデバイス特性が低下した不合格品等が生じ易くなるなどし、生産性が向上しない。
【０００５】
また、Ｓｉ（１１１）面上に一般的な矩形の半導体素子を形成する場合には、上記のスクライブ工程でスクライブされる切り代領域が半導体ウエハの面積の内の少なからぬ部分を占有するために、半導体ウエハの利用効率（歩留り）が向上しない。
【０００６】
本発明は、上記の課題を解決するために成されたものであり、その目的は、クラックが無く、転位の密度が低い高品質の半導体結晶から成る、特性の良好な半導体素子を効率よく生産することである。
【０００７】
【課題を解決するための手段、並びに、作用及び発明の効果】
上記の課題を解決するためには、以下の手段が有効である。
即ち、第１の手段は、シリコン基板のＳｉ（１１１）面上の、マスキングにより範囲が限定された結晶成長領域上にIII族窒化物系化合物半導体から成る半導体結晶Ａを成長させる、半導体素子の製造工程において、上記の結晶成長領域の外周の全部を、Ｓｉ（１１１）面と他の劈開可能な結晶面との稜に略一致させることである。
【０００８】
ただし、上記の半導体結晶Ａから構成される半導体層は、単層構造であっても複層構造（多層構造）であっても良い。
また、ここで言う「III族窒化物系化合物半導体」一般には、２元、３元、又は４元の「ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）」成る一般式で表される任意の混晶比の半導体が含まれ、更に、ｐ型或いはｎ型の不純物が添加された半導体も、本明細書の「III族窒化物系化合物半導体」の範疇とする。
また、上記のIII族元素（Ａｌ，Ｇａ，Ｉｎ）の内の一部をボロン（Ｂ）やタリウム（Ｔｌ）等で置換したり、或いは、窒素（Ｎ）の一部をリン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）等で置換したりした半導体等もまた、本明細書の「III族窒化物系化合物半導体」の範疇とする。
【０００９】
また、上記のｐ型の不純物としては、例えば、マグネシウム（Ｍｇ）や、或いはカルシウム（Ｃａ）等を添加することができる。
また、上記のｎ型の不純物としては、例えば、シリコン（Ｓｉ）や、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、或いはゲルマニウム（Ｇｅ）等を添加することができる。
また、これらの不純物は、同時に２元素以上を添加しても良いし、同時に両型（ｐ型とｎ型）を添加しても良い。
【００１０】
上記の様に結晶成長領域の外周の全てを、Ｓｉ（１１１）面と他の劈開可能な結晶面との稜から構成すれば、半導体素子が有するシリコン基板の側壁を全てシリコン結晶の劈開可能な結晶面で構成できるので、スクライブ工程が非常に容易となり、製造時間が短縮でき、クラック等によりデバイス特性が低下した不合格品が削減できるなどして、生産性が大幅に向上する。また、スクライブに必要となるキリ代も大幅に削減可能になり、歩留りが大幅に改善できる。
【００１１】
また、劈開面としてＳｉの結晶面（１−１０）を選択した場合、Ｓｉの結晶面（１−１０）と、ＧａＮの（１１−２０）面とが一致するため、成長領域端部の盛り上がりを少なくすることができる。これにより、ウエハの結晶成長面をより平坦にすることが可能となり、平坦な部分に関する歩留りも向上する。
また、本発明の手段にしたがえば、一般的な矩形の形状（略長方形）で囲まれた成長領域を設定した場合に比べて、成長領域を囲む全ての稜が［１−１０］と言う等価な面から構成されるため、成長領域端部（周付近）の成長速度が一周に渡って殆ど均一になる。これにより、成長領域の端部の成長層厚も殆ど均一になる。このため、発光波長の広がり（発光波長に対する発光強度の半値幅）が小さくなり、発光波長の揃った発光ピークの鋭い発光素子を製造することができるようになる。
【００１２】
更に、劈開可能な上記の結晶面として、上記のシリコン基板の（−１０１）面、（１−１０）面、又は（０１−１）面を選択する。
例えば、図１に示す様に、結晶成長領域を正三角形にする場合には、これらの全ての面を選択すれば良い。また、これらの劈開可能な結晶面の組み合わせ方は任意であり、例えば図２にも例示されている様に、正三角形を形成する場合にも、互いに１８０°向き（配向）が異なる正三角形を形成することができる。
この様な劈開可能な結晶面を半導体素子の側壁とすることにより、スクライブ工程を容易なものにすることができる。
【００１３】
また、第２の手段は、上記の第１の手段において、上記の半導体結晶Ａを、組成式が「ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）」を満たすIII族窒化物系化合物半導体から形成することである。
【００１４】
【００１５】
また、第３の手段は、上記の第１又は第２の手段において、上記の結晶成長領域の形状または近似形状を、正三角形、平行四辺形、等脚台形、または、等角六角形に構成することである。ただし、この形状または近似形状は、鋭角（６０°）の頂点を１つだけ有する五角形でも良い。また、上記の等角六角形は、正六角形でも不等辺六角形でも良い。
【００１６】
特に、結晶成長領域を正三角形や平行四辺形等の形状にした場合、半導体ウエハ上に半導体素子の平面形状を無駄なく稠密に配列することができ、また、半導体ウエハ上に半導体素子の各辺を一直線上に容易に配置できるためスクライブも一段と容易になる。このため、品質や生産性がより一段と向上する。
【００１７】
また、第４の手段は、上記の第１乃至第３の何れか１つの手段において、１つの結晶成長領域に対して、その上にちょうど１つの半導体素子を形成すること、即ち、結晶成長領域の大きさや形状を半導体素子の大きさや形状に略一致させることである。
【００１８】
この様に、１つの結晶成長領域を極く狭い範囲に限定することにより、シリコン基板と半導体層（半導体結晶Ａ）との間に働く、格子定数差や熱膨張係数差に基づく応力により発生するクラックが、分断或いは抑制される。従って、結晶性が良質の半導体素子を製造することが可能又は容易となる。
或いは、シリコン基板として、素子内部に生じる応力が緩和しにくい膜厚の大きなものを採用しても、１つの結晶成長領域を極く狭い範囲に限定することにより、半導体層（半導体結晶Ａ）に応力が掛かり難くなる。したがって、半導体層に掛かる応力を緩和し易いものの同時に破損もし易い薄膜のシリコン結晶を結晶成長基板（Ｓｉ基板）として用いる必要が無くなるので、シリコン基板の取り扱いが容易となり、生産性や品質が向上する。
【００１９】
また、第５の手段は、III族窒化物系化合物半導体素子において、上記の第１乃至第４の何れか１つの手段に基づく素子構成を採用することである。
即ち、この第５の手段は、半導体素子の構造自身に関するものであり、より具体的には、シリコン基板のＳｉ（１１１）面上の、マスキングにより範囲が限定された結晶成長領域上にIII族窒化物系化合物半導体から成る半導体結晶Ａを成長させることにより得られるIII族窒化物系化合物半導体素子において、その結晶成長領域の外周の全てをＳｉ（１１１）面と他の劈開可能な結晶面との稜から構成し、劈開可能な上記の結晶面として、上記のシリコン基板の（−１０１）面、（１−１０）面、又は（０１−１）面を選択することである（手段５−１）。
【００２０】
或いは、この（手段５−１）に加えて更に、以下の（手段５−２）乃至（手段５−４）の少なくとも何れか一つの素子構成を採用することである。
【００２１】
（手段５−２）上記の半導体結晶Ａを、組成式が「ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）」を満たすIII族窒化物系化合物半導体から形成する。
【００２２】
【００２３】
（手段５−３）上記の結晶成長領域の外周の形状または近似形状を、正三角形、平行四辺形、等脚台形、または、等角六角形に構成する。
【００２４】
（手段５−４）１つの結晶成長領域に対して、その上にちょうど１つの半導体素子を形成する。即ち、結晶成長領域の大きさや形状を半導体素子の大きさや形状に一致させる。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。
【００２５】
【発明の実施の形態】
本発明を実施するに当り、次の中から個々の製造条件をそれぞれ任意に選択しても良い。また、これらの各製造条件は、任意に組み合わせても良い。
まず、最初に、III族窒化物系化合物半導体層を形成する方法としては、有機金属気相成長法（MOCVD又はMOVPE）が好ましい。しかしながら、分子線気相成長法（MBE）、ハライド気相成長法（Halide VPE）、液相成長法（LPE）等を用いても良く、また、各層を各々異なる成長方法で形成しても良い。
【００２６】
また、バッファ層については、格子不整合を是正する等の理由から、シリコン基板の表面、或いは、半導体結晶Ａ中に適宜形成することが好ましい。
【００２７】
特に、半導体結晶Ａ中にバッファ層（中間層）を積層する場合、これらのバッファ層としては、低温で形成させたIII族窒化物系化合物半導体AlxGayIn1-x-yN（0≦x≦1，0≦y≦1，0≦x+y≦1）、より好ましくはAlxGa1-xN（0≦x≦1）を用いることができる。このバッファ層は単層でも良く、組成等の異なる多重層としても良い。バッファ層の形成方法は、380〜420℃の低温で形成するものでも良く、逆に1000〜1180℃の範囲で、ＭＯＣＶＤ法で形成しても良い。また、ＤＣマグネトロンスパッタ装置を用いて、高純度金属アルミニウムと窒素ガスを原材料として、リアクティブスパッタ法によりAlNから成るバッファ層を形成することもできる。
【００２８】
同様に一般式AlxGayIn1-x-yN（0≦x≦1，0≦y≦1，0≦x+y≦1、組成比は任意）のバッファ層を形成することができる。更には蒸着法、イオンプレーティング法、レーザアブレーション法、ＥＣＲ法を用いることができる。物理蒸着法によるバッファ層は、200〜600℃で行うのが望ましい。さらに望ましくは300〜600℃であり、さらに望ましくは350〜450℃である。これらのスパッタリング法等の物理蒸着法を用いた場合には、バッファ層の厚さは、100〜3000Åが望ましい。さらに望ましくは、100〜400Åが望ましく、最も望ましくは、100〜300Åである。
【００２９】
多重層としては、例えばAlxGa1-xN（0≦x≦1）から成る層とGaN層とを交互に形成する、組成の同じ層を形成温度を例えば600℃以下と1000℃以上として交互に形成するなどの方法がある。勿論、これらを組み合わせても良く、多重層は３種以上のIII族窒化物系化合物半導体AlxGayIn1-x-yN（0≦x≦1，0≦y≦1，0≦x+y≦1）を積層しても良い。
【００３０】
バッファ層及び上層のIII族窒化物系化合物半導体は、III族元素の組成の少なくとも一部は、ボロン(B)、タリウム(Tl)で置き換えても、また、窒素(N)の少なくとも一部をリン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)で置き換えても本発明を実質的に適用できる。また、これら元素を組成に表示できない程度のドープをしたものでも良い。例えば組成にインジウム(In)、ヒ素(As)を有しないIII族窒化物系化合物半導体であるAlxGa1-xN（0≦x≦1）に、アルミニウム(Al)、ガリウム(Ga)よりも原子半径の大きなインジウム(In)、又は窒素(N)よりも原子半径の大きなヒ素(As)をドープすることで、窒素原子の抜けによる結晶の拡張歪みを圧縮歪みで補償し結晶性を良くしても良い。
【００３１】
例えばこのようにして、結晶性を良くすることで本願発明と合わせて更に貫通転位を１００乃至１０００分の１程度にまで下げることもできる。バッファ層とIII族窒化物系化合物半導体層とが２周期以上で形成されている基底層の場合、各III族窒化物系化合物半導体層に主たる構成元素よりも原子半径の大きな元素をドープすると更に良い。なお、発光素子として構成する場合は、本来III族窒化物系化合物半導体の２元系、若しくは３元系を用いることが望ましい。
【００３２】
ｎ型のIII族窒化物系化合物半導体層を形成する場合には、ｎ型不純物として、Si、Ge、Se、Te、C等IV族元素又はVI族元素を添加することができる。また、ｐ型不純物としては、Zn、Mg、Be、Ca、Sr、Ba等II族元素又はIV族元素を添加することができる。これらを複数或いはｎ型不純物とｐ型不純物を同一層にドープしても良い。
【００３３】
（実施例）
以下、本発明をより具体的な実施例に基づいて説明する。ただし、本発明は以下に示す実施例に限定されるものではない。
本実施例では、以下に示す（１）〜（３）の合計３工程でＬＥＤチップ（半導体素子）を製造する方法を例示する。
【００３４】
（１）マスク工程
本マスク工程では、結晶成長領域を制限するためシリコン基板上にマスクを形成する。
（ａ）まず、ｎ型のシリコン基板のＳｉ（１１１）面上に、スパッタリングによりＳｉＯ2膜を成膜する。
【００３５】
（ｂ）次に、図２、図３に示す様に、１辺の長さが約３００μｍの正三角形の窓部（結晶成長領域）を形成する。即ち、この正三角形（結晶成長領域）の各辺が、（１１１）面と（０１−１）面との稜、（１１１）面と（１−１０）面との稜、及び（１１１）面と（−１０１）面との稜で各々形成される様に、フォトリソグラフィー処理とウエットエッチング処理を行う。
例えば、この窓部の配置間隔、即ち、隣接する他の窓部までの最短距離は、約５０μｍ程度で良い。
【００３６】
（２）積層工程
本積層工程では、III族窒化物系化合物半導体の結晶成長によりＬＥＤの半導体結晶の多層構造を形成する。
（ａ）まず、上記のマスク（図２、図３の符号２０）を有するシリコン基板１０の露出面（結晶成長領域）上に、ｎ型のバッファ層１１をＳｉドープのＡｌＧａＮより形成する。膜厚は３００ｎｍ，結晶成長温度は１１００℃で良い。
【００３７】
（ｂ）次に、膜厚約１．５μｍのｎ型半導体層１２をＳｉドープのＧａＮより形成する。結晶成長温度は１１００℃で良い。
（ｃ）更に、ｎ型半導体層１２の上に、膜厚0.02μｍのＳｉドープのＡｌＧａＮより成るｎ型層１３、無添加のＩｎＧａＮより成る膜厚５０ｎｍの発光する層を含む層１４、及び、ＭｇドープのＧａＮより成る膜厚0.１μｍのｐ型半導体層１５を順次積層する。結晶成長温度は１１００℃で良い。
（ｄ）その後、この半導体ウエハを常温まで冷却する。降温速度は、２０℃／分以下が望ましい。
【００３８】
（３）素子化工程
本素子化工程では、上記の半導体ウエハ１００（図３）に電極を形成し、個々の半導体素子（ＬＥＤチップ）に分離する。
（ａ）まず、蒸着処理によりｐ型半導体層１５の上に正電極を形成する。
（ｂ）次に、蒸着処理によりＳｉ基板の裏面（結晶成長されていない面）に負電極を形成する。
（ｃ）その後、上記のＳｉＯ2から成るマスク２０上をダイヤモンドスクライバーでスクライブする。
（ｄ）最後に、半導体ウエハ１００の全面に適度の圧力を加えることにより、半導体ウエハ１００を個々の半導体素子（ＬＥＤチップ）に分離する。
【００３９】
上記の様に結晶成長領域の外周の全てを、Ｓｉ（１１１）面と他の劈開可能な結晶面との稜から構成すれば、半導体素子が有するシリコン基板の側壁を全てシリコン結晶の劈開可能な結晶面で構成できるので、スクライブ工程が非常に容易となり、製造時間が短縮でき、クラック等によりデバイス特性が低下した不合格品が削減できるなどして、生産性が大幅に向上する。また、スクライブに必要となるキリ代も大幅に削減可能になり、歩留りが大幅に改善できる。
【００４０】
尚、上記の実施例では、素子の平面配置を正三角形を基調とする図２に従って構成したが、例えばこの様な正三角形を基調とする図２の平面配置の代りに、図２と同一平面上にて、平行四辺形を基調とする図４の平面配置を採用しても良い。例えば、この様な平面配置によっても、略同様の作用・効果を得ることができる。また、これらの素子の平面形状は、正三角形や平行四辺形に限定されるものではない。
【００４１】
また、本発明の結晶成長は、有機金属化合物気相成長法（ＭＯＶＰＥ法）や、或いは、ハイドライド気相成長法（ＨＶＰＥ法）等の公知の結晶成長法によって実施することができる。
【００４２】
また、III族窒化物系化合物半導体にＦＥＴ、発光素子等の半導体素子を形成することができる。発光素子の積層構造としては、多重量子井戸構造（ＭＱＷ）や、単一量子井戸構造（ＳＱＷ）を用いたものの他、ホモ構造、ヘテロ構造、ダブルヘテロ構造のもの等が考えられるが、ｐｉｎ接合或いはｐｎ接合等により形成しても良い。
【００４３】
また、横方向エピタキシャル成長を用いてIII族窒化物系化合物半導体層の転位を減じることも可能である。この際、例えば、マスクを用いるもの、或いはエッチングにより段差を埋めるもの等の任意の方法を取ることができる。
【００４４】
また、前記のマスク２０、或いは上記のエッチングマスクには、多結晶シリコン、多結晶窒化物半導体等の多結晶半導体、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化チタン(TiOX)、酸化ジルコニウム(ZrOX)等の酸化物、窒化物、チタン(Ti)、タングステン(W)のような高融点金属、或いは、これらの多層膜を用いることができる。また、これらの成膜方法は蒸着、スパッタ、ＣＶＤ等の気相成長法の他、任意である。
【００４５】
また、エッチングをする際には、反応性イオンビームエッチング（ＲＩＢＥ）が望ましいが、任意のエッチング方法を用いることができる。基板面に垂直な側面を有する段差を形成するのでないものとして、異方性エッチングにより例えば段差の底部に底面の無い、断面がＶ字状のものを形成しても良い。
【図面の簡単な説明】
【図１】 本発明の作用原理を説明する、その周辺がマスクされた結晶成長領域の模式的な平面図。
【図２】 本発明の実施例に係わる窒化物系の半導体ウエハ１００の模式的な平面図。
【図３】 本発明の実施例に係わる窒化物系の半導体ウエハ１００の模式的な断面図。
【図４】 本発明のその他の実施例での窒化物系の半導体ウエハの模式的な平面図。
【図５】 従来技術における窒化物系の半導体ウエハの模式的な断面図。
【符号の説明】
１００ … 窒化物系の半導体ウエハ
１０ … シリコン基板
１１ … バッファ層
１２ … ｎ型半導体層
１３ … ｎ型層
１４ … 発光する層を含む層
１５ … ｐ型半導体層
２０ … マスク

Claims (5)

  1. シリコン基板のＳｉ（１１１）面上の、マスキングにより範囲が限定された結晶成長領域上にIII族窒化物系化合物半導体から成る半導体結晶Ａを成長させることにより、半導体素子を製造する方法であって、
    前記結晶成長領域の外周の全部が、前記Ｓｉ（１１１）面と他の劈開可能な結晶面との稜に略一致しており、
    劈開可能な前記結晶面は、前記シリコン基板の（−１０１）面、（１−１０）面、又は（０１−１）面である
    ことを特徴とするIII族窒化物系化合物半導体素子の製造方法。
  2. 前記半導体結晶Ａは、
    組成式が「ＡｌxＧａyＩｎ(1-x-y)Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）」
    を満たすIII族窒化物系化合物半導体から成る
    ことを特徴とする請求項１に記載のIII族窒化物系化合物半導体素子の製造方法。
  3. 前記結晶成長領域の形状または近似形状を
    正三角形、平行四辺形、等脚台形、または、等角六角形に構成した
    ことを特徴とする請求項１又は請求項２に記載のIII族窒化物系化合物半導体素子の製造方法。
  4. １つの前記結晶成長領域に対して、その上にちょうど１つの前記半導体素子を形成する
    ことを特徴とする請求項１乃至請求項３の何れか１項に記載のIII族窒化物系化合物半導体素子の製造方法。
  5. 請求項１乃至請求項４の何れか１項に記載のIII族窒化物系化合物半導体素子の製造方法を用いて製造された
    ことを特徴とするIII族窒化物系化合物半導体発光素子。
JP2001168936A 2001-06-05 2001-06-05 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 Expired - Fee Related JP3763753B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001168936A JP3763753B2 (ja) 2001-06-05 2001-06-05 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
US10/160,288 US6716655B2 (en) 2001-06-05 2002-06-04 Group III nitride compound semiconductor element and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001168936A JP3763753B2 (ja) 2001-06-05 2001-06-05 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002368262A JP2002368262A (ja) 2002-12-20
JP3763753B2 true JP3763753B2 (ja) 2006-04-05

Family

ID=19011071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001168936A Expired - Fee Related JP3763753B2 (ja) 2001-06-05 2001-06-05 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法

Country Status (2)

Country Link
US (1) US6716655B2 (ja)
JP (1) JP3763753B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1459365A2 (de) * 2001-12-21 2004-09-22 Aixtron AG Verfahren zum herstellen von iii-v-laserbauelementen
US8134223B2 (en) * 2003-05-08 2012-03-13 Sumitomo Electric Industries, Ltd. III-V compound crystal and semiconductor electronic circuit element
WO2005043604A2 (en) * 2003-10-23 2005-05-12 North Carolina State University Growth and integration of epitaxial gallium nitride films with silicon-based devices
JP2005136200A (ja) * 2003-10-30 2005-05-26 Univ Nagoya 窒化物半導体結晶層の作製方法、窒化物半導体結晶層、及び窒化物半導体結晶層作製用の基材
WO2006068297A1 (en) * 2004-12-22 2006-06-29 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device, illumination module, illumination apparatus, method for manufacturing semiconductor light emitting device, and method for manufacturing semiconductor light emitting element
US7168849B2 (en) * 2005-02-04 2007-01-30 Spx Corporation Agitation apparatus and method for dry solids addition to fluid
KR20060127743A (ko) * 2005-06-06 2006-12-13 스미토모덴키고교가부시키가이샤 질화물 반도체 기판과 그 제조 방법
JP5678402B2 (ja) * 2008-08-04 2015-03-04 住友電気工業株式会社 ショットキーバリアダイオードおよびその製造方法
JP2010098068A (ja) * 2008-10-15 2010-04-30 Showa Denko Kk 発光ダイオード及びその製造方法、並びにランプ
US9029866B2 (en) * 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
KR20120041237A (ko) 2009-08-04 2012-04-30 갠 시스템즈 인크. 아일랜드 매트릭스 갈륨 나이트라이드 마이크로파 및 전력 트랜지스터
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
TWI550900B (zh) * 2009-09-16 2016-09-21 津湧科技股份有限公司 半導體元件層及其製造方法
US8129205B2 (en) * 2010-01-25 2012-03-06 Micron Technology, Inc. Solid state lighting devices and associated methods of manufacturing
EP2559791A4 (en) * 2010-04-13 2015-06-10 Namiki Precision Jewel Co Ltd SINGLE CRYSTAL SUBSTRATE, SINGLE CRYSTAL SUBSTRATE USING A CRYSTALLINE FILM, CRYSTALLINE FILM, METHOD FOR PRODUCING THE SINGLE CRYSTAL SUBSTRATE WITH THE CRYSTALLINE FILM, METHOD FOR THE PRODUCTION OF A CRYSTALLINE SUBSTRATE AND METHOD FOR THE PRODUCTION OF AN ELEMENT
US8791508B2 (en) 2010-04-13 2014-07-29 Gan Systems Inc. High density gallium nitride devices using island topology
KR20130062736A (ko) * 2011-12-05 2013-06-13 삼성전자주식회사 실리콘 기판, 이를 채용한 에피 구조체 및 실리콘 기판의 제조 방법
JP5723341B2 (ja) * 2012-09-20 2015-05-27 株式会社東芝 半導体装置の製造方法
JP5999443B2 (ja) * 2013-06-07 2016-09-28 豊田合成株式会社 ＩＩＩ 族窒化物半導体結晶の製造方法およびＧａＮ基板の製造方法
EP3063794B1 (en) * 2013-10-29 2021-05-05 Lumileds LLC Separating a wafer of light emitting devices
CN105874614B (zh) * 2013-10-29 2020-02-21 亮锐控股有限公司 分离发光器件的晶片
EP2945185A1 (en) * 2013-11-06 2015-11-18 Azzurro Semiconductors AG Epitaxial wafers avoiding edge melt-back-etching and method for fabricating the same
CN105047537A (zh) * 2015-07-22 2015-11-11 芜湖德豪润达光电科技有限公司 一种不连续外延层的制备方法
TW201933625A (zh) * 2018-01-19 2019-08-16 晶元光電股份有限公司 發光元件及其製造方法
US20220139709A1 (en) * 2020-11-05 2022-05-05 International Business Machines Corporation Confined gallium nitride epitaxial layers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
JPH11340576A (ja) 1998-05-28 1999-12-10 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体デバイス
JP2000114663A (ja) 1998-10-06 2000-04-21 Fuji Electric Co Ltd Ｉｉｉ 族窒化物レーザーダイオードおよびその製造方法
JP4277361B2 (ja) 1999-05-20 2009-06-10 昭和電工株式会社 Ｉｉｉ族窒化物半導体素子の製造方法
JP4174910B2 (ja) 1999-05-21 2008-11-05 昭和電工株式会社 Ｉｉｉ族窒化物半導体素子
JP4174913B2 (ja) 1999-06-04 2008-11-05 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子

Also Published As

Publication number Publication date
US6716655B2 (en) 2004-04-06
JP2002368262A (ja) 2002-12-20
US20020197841A1 (en) 2002-12-26

Similar Documents

Publication Publication Date Title
JP3763753B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
JP4242372B2 (ja) ナノロッドを利用した窒化物系半導体素子及びその製造方法
US6841808B2 (en) Group III nitride compound semiconductor device and method for producing the same
JP4092927B2 (ja) Ｉｉｉ族窒化物系化合物半導体、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体基板の製造方法
US7250320B2 (en) Semiconductor light emitting element, manufacturing method thereof, integrated semiconductor light emitting device, manufacturing method thereof, image display device, manufacturing method thereof, illuminating device and manufacturing method thereof
JP3436128B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP6242688B2 (ja) 半導体装置及び製造方法
US9142619B2 (en) Group III nitride semiconductor device and method for manufacturing the same
JP2001313259A (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
JP2011084469A (ja) ＧａＮ単結晶基板の製造方法及びインゴット
CN102403428A (zh) Ⅲ族氮化物纳米棒发光装置及其制造方法
KR20130138657A (ko) 배향된 나노와이어 성장을 위해 버퍼 층을 갖는 기판
US20040219702A1 (en) Method for manufacturing group-III nitride compound semiconductor, and group-III nitride compound semiconductor device
US20070096262A1 (en) Method for manufacturing nitride semiconductor substrate
JP5065625B2 (ja) ＧａＮ単結晶基板の製造方法
JP4749583B2 (ja) 半導体基板の製造方法
KR20220159444A (ko) Led 프리커서
JP2002299253A5 (ja)
JPH11103135A (ja) ＧａＮ系結晶成長用基板およびその用途
JP3680751B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP4523097B2 (ja) Ｉｉｉ族窒化物系化合物半導体レーザダイオード
JP4936653B2 (ja) サファイア基板とそれを用いた発光装置
JP3753948B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP4698053B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法
JP4016566B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060117

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100127

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100127

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110127

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120127

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130127

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130127

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130127

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140127

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees