TW201332139A - 半導體元件及其製造方法 - Google Patents
半導體元件及其製造方法 Download PDFInfo
- Publication number
- TW201332139A TW201332139A TW101137964A TW101137964A TW201332139A TW 201332139 A TW201332139 A TW 201332139A TW 101137964 A TW101137964 A TW 101137964A TW 101137964 A TW101137964 A TW 101137964A TW 201332139 A TW201332139 A TW 201332139A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- main surface
- wafer
- semiconductor device
- cut
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 131
- 238000005520 cutting process Methods 0.000 claims abstract description 55
- 238000003776 cleavage reaction Methods 0.000 claims abstract description 34
- 230000007017 scission Effects 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims description 10
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 9
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000005336 cracking Methods 0.000 abstract description 8
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 abstract 4
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 69
- 239000013078 crystal Substances 0.000 description 8
- 239000006061 abrasive grain Substances 0.000 description 6
- 239000002245 particle Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000005357 flat glass Substances 0.000 description 3
- 238000005231 Edge Defined Film Fed Growth Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 206010021143 Hypoxia Diseases 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000005554 pickling Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004901 spalling Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Led Devices (AREA)
Abstract
本發明的問題在於提供一種半導體元件及其製造方法，當從晶圓切出元件時容易定位，並可抑制由於基板的解理所引起之剝落或裂紋等損傷。為解決此問題，本發明的發光元件10，具備：Ga2O3基板11，其具有彼此位於相反側之第1主面1a和第2主面1b、與平行於第1主面1a和解理面之方向平行之第1側面1c、及與第1側面1c交叉之第2側面1d；GaN系半導體層12，其形成於Ga2O3基板11的第1主面1a；以及，段差部15，其作為凹部，形成於Ga2O3基板11的第2主面1b與第2側面1d之角部，並抑制當使用切割刀片將Ga2O3晶圓基板11分割成元件單元時產生剝離。
Description
本發明關於一種半導體元件及其製造方法，該半導體元件是使用由氧化鎵所構成之基板。
先前，已知一種發光元件，其是使用GaN系半導體而成之藍色或短波長區域的發光元件。作為此種發光元件的底層基板，例如以往是採用藍寶石基板或SiC基板等。但是，藍寶石基板由於不具有導電性，因此發光元件的電極構造有成為水平型的構造上之限制。又，由於SiC基板的單晶晶圓的結晶性較差，且存在會貫穿單晶的垂直方向的所謂的微管(micropipe)缺陷，因此，會有必須避開微管缺陷，以形成並切割n型層及p型層等的問題。
因此，提出一種技術，其使用Ga2O3基板來作為藍色或短波長區域的發光元件材料(例如，參照專利文獻1)，其原因在於Ga2O3基板具有以下特性：於Ⅲ-V族系化合物半導體的發光區域的全波長範圍，尤其於紫外線區域中具有透光性，相對於GaN之晶格不匹配(lattice mismatch)相對較小，且可獲得優質的整體單晶(bulk single crystal)。
但是，此Ga2O3基板，尤其是β-Ga2O3基板，存在以下問題：由於在(100)面上具有解理性(cleavage)極大的特性，
且於發光元件的製造步驟中，當藉由切割(dicing)等由晶圓切出元件時，基板會於解理方向上剝離，難以元件化。
因此，提出一種發光元件的製造方法，其防止由於基板的解理而引起剝離，而能分割成元件單元(例如，參照專利文獻2。)。於此專利文獻2中，揭示有以下方法：第1方法，其先於由氧化鎵(Ga2O3)所構成的基板上，形成已製作有發光元件而成之半導體晶圓，並使用切割刀片(dicing blade)，自半導體晶圓的表面方向進行開槽，然後翻轉半導體晶圓的表面和背面，並使用切割刀片進行開槽，藉此來將發光元件分割成個體；以及，第2方法，其使用具有第1厚度之切割刀片，自半導體晶圓的表面方向進行開槽，然後使用具有小於第1厚度之第2厚度之切割刀片，自半導體晶圓的表面方向切斷剩餘部分。
專利文獻1：日本特開2006-310765號公報
專利文獻2：日本特開2007-234902號公報
但是，根據專利文獻2所揭示之第1方法，存在以下問題：將形成於表面之槽、及形成於背面之槽，加以定位是困難的。又，根據專利文獻2所揭示之第2方法，存在以下問題：當切割刀片脫離基板時，沿基板的解理方向，
容易產生剝落。以雷射形成槽後，再施加應力而分割之切割劃線器(dicing scribe)中，亦存在相同的問題。
因此，本發明的目的在於提供一種半導體元件及其製造方法，當從晶圓切出該半導體元件時容易定位，並可抑制由於基板的解理所引起之剝落或裂紋等損傷。
為達成上述目的，本發明的一態樣提供一種半導體元件，其具備：基板，其是由氧化鎵所構成的基板，並具有彼此位於相反側之第1主面和第2主面、與平行於前述第1主面和解理面之方向平行之第1側面、及與前述第1側面交叉之第2側面；半導體層，其形成於前述基板的前述第1主面；以及，凹部，其形成於前述基板的前述第1主面或第2主面與前述第2側面之角部，並抑制當將前述基板分割成元件單元時產生剝離。
又，為達成上述目的，本發明的一態樣提供一種半導體元件的製造方法，其步驟如下：先準備基板，該基板是由氧化鎵所構成的基板，並具有彼此位於相反側之第1主面和第2主面；於前述基板上，沿與前述第1主面和前述基板的解理面平行之第1方向、及與前述第1方向交叉之第2方向，使複數個半導體元件形成為矩陣狀；於前述基板的前述半導體元件之間，在前述第1主面和第2主面中的一主面，沿前述第2方向，形成複數個凹部；自前述第1主面和第2主面中的另一主面，沿前述複數個凹部，切斷前述基板；並且，沿前述第1方向切斷前述基板，藉此
而將前述複數個半導體元件分割成元件單元。
根據本發明，當從晶圓切出元件時容易定位，並可抑制由於基板的解理所引起之剝落或裂紋等損傷。
1‧‧‧半導體晶圓
1a‧‧‧第1主面
1b‧‧‧第2主面
1c‧‧‧第1側面
1d‧‧‧第2側面
2‧‧‧切割框架
3‧‧‧切割帶
4x‧‧‧預定分割線
4y‧‧‧預定分割線
5A‧‧‧第1切割刀片
5B‧‧‧第2切割刀片
10‧‧‧發光元件
11‧‧‧Ga2O3基板
12‧‧‧GaN系半導體層
13‧‧‧p側電極
14‧‧‧n側電極
15‧‧‧段差部
110‧‧‧Ga2O3晶圓基板
111‧‧‧槽
111a‧‧‧面
111b‧‧‧面
112‧‧‧切斷面
113‧‧‧剝落
A‧‧‧線
B‧‧‧方向
C‧‧‧線
D‧‧‧方向
d‧‧‧深度
s‧‧‧間距
W1‧‧‧寬度
W2‧‧‧寬度
x‧‧‧橫向
y‧‧‧縱向
第1A圖是本發明的第1實施形態的發光元件的立體圖。
第1B圖是第1A圖的A-A線剖面圖。
第1C圖是第1A圖的由B方向箭頭來看的部份剖面圖。
第2A圖是本發明的第1實施形態的半導體晶圓的立體圖。
第2B圖是表示第2A圖的半導體晶圓的發光元件的一部分的部分剖面圖。
第3圖是表示安裝於切割框架上的狀態之半導體晶圓的立體圖。
第4圖是第3圖所示之半導體晶圓的主要部分的平面圖。
第5A圖是表示第1實施形態的切割步驟之主要部分的剖面圖。
第5B圖是第5A圖的平面圖。
第5C圖是表示第1實施形態的切割步驟之主要部分的剖面圖。
第5D圖是第5C圖的平面圖。
第5E圖是表示第1實施形態的切割步驟之主要部分的剖面圖。
第5F圖是第5E圖的平面圖。
第6A圖是本發明的第2實施形態的發光元件的立體圖。
第6B圖是第6A圖的C-C線剖面圖。
第6C圖是第6A圖的由D方向箭頭來看的部份剖面圖。
第7A圖是表示第2實施形態的切割步驟之主要部分的剖面圖。
第7B圖是第7A圖的平面圖。
第7C圖是表示第2實施形態的切割步驟之主要部分的剖面圖。
第7D圖是第7C圖的平面圖。
第7E圖是表示第2實施形態的切割步驟之主要部分的剖面圖。
第7F圖是第7E圖的平面圖。
第8A圖是實施例的照片。
第8B圖是比較例的照片。
以下，參照圖式，說明本發明的實施形態。再者，於各圖中，對於實質上具有相同功能之構成要素，附加相同的符號，並省略其重複說明。
第1A圖是本發明的第1實施形態的發光元件的立體圖。第1B圖是第1A圖的A-A線剖面圖。第1C圖是第1A圖的由B方向箭頭來看的部份剖面圖。
此發光元件10是半導體元件的一例，其具有：Ga2O3基板11，其是由氧化鎵(Ga2O3)所構成的基板，並具有彼此位於相反側之第1主面1a和第2主面1b、及彼此交叉之第1側面1c和第2側面1d；GaN系半導體層12，其於Ga2O3基板11的第1主面1a上，隔著(經由)未圖示之AlN緩衝層而形成；p側電極13，其形成於GaN系半導體層12上且由Au等所構成；以及，n側電極14，其形成於Ga2O3基板11的第2主面1b上且由Au等所構成。第1側面1c是與平行於第1主面1a和Ga2O3基板11的解理面之方向(後述的預定分割線4x的方向)平行。
Ga2O3基板11，於第2主面1b與第2側面1d之角部，形成凹部，該凹部是於使用切割刀片將Ga2O3基板11分割成元件單元時，用以抑制剝落或裂紋等損傷。本實施形態的凹部是段差部15，該段差部15是由與第2主面1b交叉之面111a、及與第2側面1d交叉之面111b所構成。
於本說明書中，Ga2O3基板11的「解理面」是(100)面及(001)面。又，於本說明書中，形成於角部之「凹部」，不僅是指形成於主面與側面的角本身之凹部，亦包含形成於角附近之凹部。
於本實施形態中，Ga2O3基板11的第1主面1a和第2主面1b的晶面方位(晶面指數)為(101)或(-201)面，第2側面1d設為(010)面。Ga2O3基板11具有例如100~200 μm的厚度。
將(101)或(-201)面作為主面1a、1b，其理由如下。作為主面，大多使用(100)面，所述(100)面是藉由解理而可獲得平坦的表面，且GaN系半導體層容易進行磊晶成長。但是，(100)面由於是解理面，因此存在以下問題：於分割時，在與主面1a、1b水平的方向上產生裂紋。因此，主面1a、1b是使用(101)或(-201)面，這些面是非解理面且GaN系半導體層容易進行磊晶成長。
此Ga2O3基板11是以β-Ga2O3為基礎，但亦能由以Ga為主要成分之氧化物所構成，該氧化物中添加有選自由Cu、Ag、Zn、Cd、Al、In、Si、Ge及Sn所組成之群組中的1種以上。更具體而言，可使用例如由(AlxInyGa(1-x-y))2O3(其中，0≦x<1，0≦y<1，0≦x+y<1)所表示之鎵氧化物。
又，Ga2O3基板11，由於氧缺陷、或由於摻雜有Si或Sn等雜質，而具有n型導電型。
上述Ga2O3基板11，可使用如下者：先將例如利用限邊饋膜生長(Edge-defined Film-fed Growth，EFG)法或浮域(Floating Zone，FZ)法所製造的塊狀Ga2O3，切割成所需尺寸，然後於其表面上施行機械研磨或化學研磨，進而進行有機清洗及酸洗而成的基板。
GaN系半導體層12是構成為具備：n型GaN層，其形成於AlN緩衝層上，並摻雜有Si；多重量子井(Multiple-Quantum Well，MQW)層，其係形成於n型GaN層上，並作為具有InGaN/GaN的多重量子井構造之活性層；以及，p型GaN層，其形成於MQW層上，並摻雜有Mg。GaN系半導體層中的GaN系，是表示於構成要素中包含Ga和N。
繼而，參照第2圖至第5圖，說明發光元件10的製造方法的一例。第2A圖是第1實施形態的半導體晶圓的立體圖，第2B圖是表示第2A圖的半導體晶圓的發光元件的一部分的部分剖面圖。
準備圓盤狀Ga2O3晶圓基板110，該Ga2O3晶圓基板110是由氧化鎵(Ga2O3)所構成的基板，並具有彼此位於相反側且晶面方位為(101)或(-201)面之第1主面1a和第2主面1b。
於Ga2O3晶圓基板110上，沿彼此正交之橫向x、及縱向y，使複數個發光元件10形成為矩陣狀。此處，橫向x是與第1主面1a和Ga2O3基板11的解理面平行的方向。縱向y是與第1主面1a平行，但與Ga2O3基板11的解理面並非平行之方向。使用金屬有機氣相磊晶(Metal-Organic Vapor Phase Epitaxy，MOCVD)法等，於Ga2O3晶圓基板110
的第1主面1a上形成AlN緩衝層，再於AlN緩衝層上使GaN系半導體層12磊晶成長而形成。並且，於GaN系半導體層12上形成p側電極13，並於Ga2O3晶圓基板110的第2主面1b上形成n側電極14。
第3圖是表示安裝於切割框架(dicing frame)上的狀態之半導體晶圓的立體圖。於環狀切割框架2的背面上，黏貼切割膠帶(dicing tape)3，並將半導體晶圓1的第1主面1a黏貼於切割膠帶3上。
第4圖是半導體晶圓1的主要部分的平面圖。於發光元件10之間，以彼此正交的方式來設定預定分割線4x、4y。使預定分割線4x與橫向x一致，並使預定分割線4y與縱向y一致。
第5A圖、第5C圖、第5E圖是表示第1實施形態的切割步驟之主要部分的剖面圖。第5B圖是第5A圖的平面圖。第5D圖是第5C圖的平面圖。第5F圖是第5E圖的平面圖。
如第5A圖、第5B圖所示，將半導體晶圓1的第1主面1a黏貼於切割膠帶3上。使用寬度W1之第1切割刀片5A，於與Ga2O3晶圓基板110的第2主面1b的解理面並非平行之預定分割線4y上形成槽111。第1切割刀片5A的寬度W1，較佳為例如25~55 μm，更佳為35~45 μm。於本實施形態中，使第1切割刀片5A的寬度W1為40 μm。
槽111的深度d較佳為例如20~50 μm，更佳為30~40 μm。於本實施形態中，使槽111的深度d為35 μm。
繼而，自切割膠帶3剝下半導體晶圓1，將新的切割膠帶3黏貼於切割框架2上，上下翻轉半導體晶圓1，並將第2主面1b黏貼於該新的切割膠帶3上。
繼而，如第5C圖、第5D圖所示，使用第2切割刀片5B，自Ga2O3晶圓基板110的第1主面1a側，沿預定分割線4y，切斷Ga2O3晶圓基板110的全部剩餘厚度，其中，第2切割刀片5B的寬度W2小於第1切割刀片5A的寬度W1。於第5C圖、第5D圖中，符號112為切斷面。進行切斷時，使第2切割刀片5B的中心與槽111的中心一致。作為第2切割刀片5B的寬度W2，較佳為例如10~30 μm，更佳為15~25 μm。於本實施形態中，使第2切割刀片5B的寬度W2為20 μm。第1及第2切割刀片5A、5B是使用鑽石刀片，該鑽石刀片具有薄圓盤狀，例如於磨粒層上具有鑽石磨粒。
繼而，如第5E圖、第5F圖所示，使用第2切割刀片5B，自Ga2O3晶圓基板110的第1主面1a側，沿與解理面平行的預定分割線4x，切斷Ga2O3晶圓基板110的全部厚度，藉此而分割成元件單元。於第5E圖、第5F圖中，符號112為切斷面。藉由元件單元的分割，形成矩形Ga2O3基板11，並形成第1圖所示之發光元件10。於第1圖中，面111a、111b是藉由第1切割刀片5A而形成之面。第1側面1c和第2側面1d是藉由第2切割刀片5B而形成之面。
再者，當於預定分割線4x上沿垂直方向切斷時，要求注意Ga2O3晶圓基板110沿解理方向上的斜裂紋。較佳為，利用以下步驟進行切斷，以防止此等Ga2O3晶圓基板110的斜裂紋。
首先，於設定為100℃之加熱板(hot plate)上，將蠟塗抹於平板玻璃(flat glass)的表面上，並將Ga2O3晶圓基板110固定於平板玻璃上。繼而，將成為一體之平板玻璃與Ga2O3晶圓基板110固定於切割膠帶上。繼而，使用第2切割刀片5B，自預定分割線4x沿垂直方向來切斷Ga2O3晶圓基板110。
又，較佳為，第2切割刀片5B的磨粒的粒子直徑較大，以防止Ga2O3晶圓基板110沿解理方向上的斜裂紋。表1是表示第2切割刀片5B的鑽石磨粒為各個中位直徑(median diameter)之情況下，當切斷Ga2O3晶圓基板110時，是否產生斜裂紋。此處，中位直徑是於磨粒的粒度分佈中，累積高度為50%此點之粒子直徑。表1是表示當第2切割刀片5B的磨粒的粒子直徑較大時，Ga2O3晶圓基板110不會產生沿解理方向的斜裂紋。
根據第1實施形態，發揮以下效果。
(a)於使用切割刀片，沿與解理面並非平行之方向(預定分割線4y的方向)，切斷Ga2O3晶圓基板110之情況下，當切割刀片脫離基板(從基板退出切割刀片)時，易引起剝落。根據本實施形態，於使用第2切割刀片5B，切斷Ga2O3晶圓基板110之情況下，由於在第2切割刀片5B脫離側的第2主面1b上形成有槽111，因此不易因切斷而產生剝落。又，若使用切割刀片，一次性地切斷Ga2O3晶圓基板110與Ga2O3系半導體層12，則沿解理方向，容易平行地產生裂紋。根據本實施形態，由於並不切割Ga2O3系半導體層12，因此可抑制裂紋等。因此，可抑制由於Ga2O3晶圓基板110的解理所引起之剝落或裂紋等損傷，並分割成元件單元，並可提供一種發光元件10，其抑制由於基板的解理所引起之剝落或裂紋等損傷。
(b)由於是在第2主面1b形成槽111，其中，第2主面1b上形成有電極面積相對較小的n側電極14，因此相較於在第1主面1a上形成槽之情況，構裝至基板上之發光元件的構裝密度得以提高。
(c)由於第1切割刀片5A是使用寬度大於第2切割刀片5B者，因此可容易進行第2切割刀片5B之定位。因此，於藉由切割而從晶圓切出元件時，容易定位切斷位置。
第6A圖是本發明的第2實施形態的發光元件的立體圖。第6B圖是第6A圖的C-C線剖面圖。第6C圖是第6A圖的由D方向箭頭來看的部份剖面圖。
於第1實施形態中，作為凹部，是於第2主面1b與第2側面1d之角部，形成段差部15，但本實施形態是於第2主面1b與第2側面1d之角部，形成槽111。本實施形態的發光元件10，與第1實施形態同樣地具備：Ga2O3基板11，其具有第1主面1a、第2主面1b、第1側面1c及第2側面1d；GaN系半導體層12，其於Ga2O3基板11的第1主面1a，隔著未圖示之AlN緩衝層而形成；p側電極13，其形成於GaN系半導體層12上；以及，n側電極14，其形成於Ga2O3基板11的第2主面1b。
槽111是形成為與第2側面1d相距5~20 μm左右。再者，槽111從第2側面1d算起的距離亦可為未達5 μm。
於第1實施形態中，在半導體晶圓1的第2主面1b上的發光元件10之間，形成一個槽111，但於本實施形態中，於設置間距s而形成兩個槽111之方面，與第1實施形態有所不同。
本實施形態，與第1實施形態同樣地準備Ga2O3晶圓基板110，並於Ga2O3晶圓基板110，沿橫向x和縱向y，使複數個發光元件10形成為矩陣狀。繼而，與第1實施形態同樣地，將切割膠帶3黏貼於環狀切割框架2的背面上，
並將半導體晶圓1的第1主面1a黏貼於切割膠帶3上。
第7A圖、第7C圖、第7E圖是表示第2實施形態的切割步驟之主要部分的剖面圖。第7B圖是第7A圖的平面圖。第7D圖是第7C圖的平面圖。第7F圖是第7E圖的平面圖。
如第7A圖、第7B圖所示，將半導體晶圓1的第1主面1a黏貼於切割膠帶3上。使用寬度W2之第2切割刀片5B，以Ga2O3晶圓基板110的第2主面1b的預定分割線4y為中心，並設置間距s地形成兩個槽111。作為第2切割刀片5B的寬度W2，較佳為例如10~30 μm，更佳為15~25 μm。於本實施形態中，使第2切割刀片5B的寬度W2為20 μm。間距s較佳為例如20~40 μm，更佳為25~35 μm。於本實施形態中，使間距s為30 μm。槽111的深度d，較佳為例如20~50 μm，更佳為30~40 μm。於本實施形態中，使槽111的深度d為35 μm。
繼而，自切割膠帶3剝下半導體晶圓1，將新的切割膠帶3黏貼於切割框架2上，上下翻轉半導體晶圓1，並將第2主面1b黏貼於該新的切割膠帶3上。
繼而，如第7C圖、第7D圖所示，使用寬度W2小於間距s之第2切割刀片5B，自Ga2O3晶圓基板110的第1主面1a側，沿預定分割線4y，切斷Ga2O3晶圓基板110的全部厚度。於第7C圖、第7D圖中，符號112為切斷面。進行切斷時，使第2切割刀片5B的中心與槽111之間的中心一致。再者，所使用之槽用切割刀片與切斷用切割刀片亦
可不同。
繼而，如第7E圖、第7F圖所示，使用第2切割刀片5B，自Ga2O3晶圓基板110的第1主面1a側，沿預定分割線4x，切斷Ga2O3晶圓基板110的全部厚度，藉此而分割成元件單元。於第7E圖、第7F圖中，符號112為切斷面。藉由元件單元的分割，形成矩形Ga2O3基板11，並形成第6圖所示之發光元件10。於第6圖中，槽111、第1側面1c及第2側面1d，是藉由第2切割刀片5B而形成之面。
根據第2實施形態，當使用第2切割刀片5B來切斷晶圓基板110時，由於在切割刀片5B脫離晶圓基板110之一側的第2主面1b上，夾持預定分割線地形成有一對槽111，因此基板的剝落不會自槽111波及至內側。又，由於並不切割GaN系半導體層12，因此可抑制裂紋等。因此，可抑制由於Ga2O3晶圓基板110的解理所引起之剝落或裂紋等損傷，並分割成元件單元，並可提供一種發光元件10，其抑制由於基板的解理所引起之剝落或裂紋等損傷。
於第1實施形態中，於形成槽111後，使用切割刀片來切斷Ga2O3晶圓基板110，但亦可使用雷射來切斷Ga2O3晶圓基板110。亦即，於預定分割線4y上，先使用切割刀片形成槽111，然後使用雷射，沿預定分割線4y，切斷Ga2O3晶圓基板110的全部剩餘厚度。繼而，使用雷射，沿預定分割線4x，切斷Ga2O3晶圓基板110的全部厚度，藉此而
分割成元件單元。
於第1實施形態中，於形成槽111後，使用切割刀片來切斷Ga2O3晶圓基板110，但亦可採用部分切割劃線器。亦即，先使用切割刀片，於預定分割線4y上形成槽111，然後使用切割刀片，沿預定分割線4y，切斷Ga2O3晶圓基板110的全部剩餘厚度。繼而，使用劃線器，於預定分割線4x上形成槽，然後施加應力使其斷裂(breaking)，藉此而將Ga2O3晶圓基板110分割成元件單元。
第8圖是表示自第2主面1b側觀察到的半導體晶圓1的主要部分。第8A圖是實施例的照片。第8B圖是比較例的照片。第8A圖所示之區域C，是依據與第1實施形態對應之實施例而成，其表示以下情形：於使用寬度為40 μm之切割刀片，於Ga2O3晶圓基板110上形成槽111後，使用寬度為20 μm之切割刀片，切斷Ga2O3晶圓基板110的剩餘厚度。由第8A圖可知，區域C幾乎不產生剝落。
第8B圖所示之區域D是依據比較例，其表示以下情形：使用寬度為20 μm之切割刀片，一次性地切斷Ga2O3晶圓基板110的全部厚度，而並不形成槽。由第8B圖可知，於區域D中，在切割刀片脫離側的主面上，產生剝落113。
再者，本發明並非限定於上述實施形態，於不變更發明的要旨之範圍內，可進行各種變化。例如，可於不變更發明的要旨之範圍內，更換、添加、刪除上述實施形態所
說明之製造方法的步驟等。
又，於上述實施形態中，說明了垂直型發光元件，但本發明亦可應用於水平型發光元件中。
又，於上述實施形態中，作為半導體元件，說明了發光元件，但本發明亦可應用於雷射、電晶體等半導體元件中。
又，於上述實施形態中，是將預定分割線設定為正交，但亦可設定為沿傾斜方向交叉。此時是形成菱形半導體元件。
又，於上述實施形態中，在電極面積較小側的第2主面1b上形成槽111，但亦可於電極面積較大側的第1主面1a上形成槽111。
又，於上述實施形態中，當沿與解理面並非平行之預定分割線4y切斷時，於基板上形成槽後，切斷基板的剩餘厚度；當沿與解理面平行的預定分割線4x切斷時，是切斷基板的全部厚度，而於基板上未形成槽，但當沿預定分割線4x切斷時，亦可先於基板上形成槽後，切斷基板的剩餘厚度。
提供一種半導體元件及其製造方法，當從晶圓切出該元件時容易定位，並可抑制由於基板的解理所引起之剝落或裂紋等損傷。
1a‧‧‧第1主面
1b‧‧‧第2主面
1c‧‧‧第1側面
1d‧‧‧第2側面
10‧‧‧發光元件
11‧‧‧Ga2O3基板
14‧‧‧n側電極
15‧‧‧段差部
111a、111b‧‧‧面
A‧‧‧線
B‧‧‧方向
Claims (10)
- 一種半導體元件，其具備：基板，其是由氧化鎵所構成的基板，並具有彼此位於相反側之第1主面和第2主面、與平行於前述第1主面和解理面之方向平行之第1側面、及與前述第1側面交叉之第2側面；半導體層，其形成於前述基板的前述第1主面；以及，凹部，其形成於前述基板的前述第1主面或第2主面與前述第2側面之角部，並抑制當將前述基板分割成元件單元時發生剝離。
- 如請求項1所述之半導體元件，其中，前述解理面是(100)面。
- 如請求項1或請求項2所述之半導體元件，其中，前述凹部是藉由段差部來構成，而該段差部是由與前述主面交叉之面、及與前述側面交叉之面所構成。
- 如請求項1或請求項2所述之半導體元件，其中，前述凹部是藉由槽來構成。
- 如請求項1或請求項2所述之半導體元件，其中，前述半導體層是形成於前述基板的前述第1主面的一部分。
- 如請求項1或請求項2所述之半導體元件，其中，前述第1主面和第2主面是(101)或(-201)面。
- 一種半導體元件的製造方法，其步驟如下：先準備基板，該基板是由氧化鎵所構成的基板，並具有彼此位於相反側之第1主面和第2主面；於前述基板，沿與前述第1主面和前述基板的解理面平行之第1方向、及與前述第1方向交叉之第2方向，使複數個半導體元件形成為矩陣狀；於前述基板的前述半導體元件之間，在前述第1主面和第2主面中的一主面，沿前述第2方向，形成複數個凹部；自前述第1主面和第2主面中的另一主面，沿前述複數個凹部，切斷前述基板；並且，沿前述第1方向切斷前述基板，藉此而將前述複數個半導體元件分割成元件單元。
- 如請求項7所述之半導體元件的製造方法，其中，前述解理面是(100)面。
- 如請求項7或請求項8所述之半導體元件的製造方法，其中，於形成前述複數個凹部時，是使用具有第1寬度之第1切割刀片，來形成複數個槽；於沿前述複數個凹部來切斷前述基板時，是使用具有 小於前述第1寬度之第2寬度之第2切割刀片，於前述槽處，切斷前述基板。
- 如請求項7所述之半導體元件的製造方法，其中，於形成前述複數個凹部時，是於各個前述半導體元件之間形成兩個槽，於沿前述複數個凹部來切斷前述基板時，是於前述兩個槽之間切斷前述基板。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011226047 | 2011-10-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201332139A true TW201332139A (zh) | 2013-08-01 |
Family
ID=48081962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101137964A TW201332139A (zh) | 2011-10-13 | 2012-10-15 | 半導體元件及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPWO2013054917A1 (zh) |
| TW (1) | TW201332139A (zh) |
| WO (1) | WO2013054917A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017100231A (ja) * | 2015-12-01 | 2017-06-08 | 株式会社ディスコ | 被加工物の分割方法 |
| JP6794896B2 (ja) * | 2017-03-29 | 2020-12-02 | Tdk株式会社 | 酸化ガリウム半導体装置の製造方法 |
| JP7093953B2 (ja) * | 2019-02-27 | 2022-07-01 | 株式会社デンソー | 半導体装置とその製造方法 |
| CN114012917A (zh) * | 2021-11-05 | 2022-02-08 | 苏州燎塬半导体有限公司 | 一种氧化镓单晶片的制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06275713A (ja) * | 1993-03-19 | 1994-09-30 | Hitachi Ltd | 半導体ウエハおよび半導体チップならびにダイシング方法 |
| JP2001217210A (ja) * | 2000-02-01 | 2001-08-10 | Seiko Epson Corp | ダイシング方法 |
| JP4687838B2 (ja) * | 2000-04-04 | 2011-05-25 | 株式会社ディスコ | 半導体チップの製造方法 |
| JP4696595B2 (ja) * | 2005-02-28 | 2011-06-08 | ヤマハ株式会社 | 半導体ウェーハ及び半導体素子並びに半導体素子の製造方法 |
| US20070134833A1 (en) * | 2005-12-14 | 2007-06-14 | Toyoda Gosei Co., Ltd. | Semiconductor element and method of making same |
| JP2007165789A (ja) * | 2005-12-16 | 2007-06-28 | Olympus Corp | 半導体装置の製造方法 |
| JP2011129612A (ja) * | 2009-12-16 | 2011-06-30 | Renesas Electronics Corp | 半導体装置の製造方法及び半導体装置 |
-
2012
- 2012-10-12 WO PCT/JP2012/076519 patent/WO2013054917A1/ja active Application Filing
- 2012-10-12 JP JP2013538604A patent/JPWO2013054917A1/ja active Pending
- 2012-10-15 TW TW101137964A patent/TW201332139A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013054917A1 (ja) | 2013-04-18 |
| JPWO2013054917A1 (ja) | 2015-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5179068B2 (ja) | 化合物半導体素子の製造方法 | |
| CN100517583C (zh) | 化合物半导体器件晶片的制造方法及其制造的晶片和器件 | |
| JP5040977B2 (ja) | 窒化物半導体基板、半導体装置およびそれらの製造方法 | |
| JP3589200B2 (ja) | 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子 | |
| JP3763753B2 (ja) | Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 | |
| JP2011129765A (ja) | 半導体発光素子の製造方法 | |
| US20080296626A1 (en) | Nitride substrates, thin films, heterostructures and devices for enhanced performance, and methods of making the same | |
| JP2003218390A (ja) | 半導体発光素子及びその製造方法 | |
| JP2010103424A (ja) | 半導体発光素子の製造方法 | |
| JP6405889B2 (ja) | ＧａＮ基板の製造方法 | |
| TW201706465A (zh) | 氮化物半導體成長用基板及其製造方法、以及半導體器件及其製造方法 | |
| TW201332139A (zh) | 半導體元件及其製造方法 | |
| US20100317131A1 (en) | Method for manufacturing light emitting device | |
| JP5346171B2 (ja) | ＺｎＯ系半導体装置の製造方法及びＺｎＯ系半導体装置 | |
| JP6456502B2 (ja) | Ｉｉｉ族窒化物基板およびそれらの製造方法 | |
| JP2004083319A (ja) | 二硼化物単結晶基板、それを用いた半導体レーザダイオード及び半導体装置並びにそれらの製造方法 | |
| US20150249184A1 (en) | Semiconductor Multilayer Structure And Semiconductor Element | |
| US9318314B2 (en) | Method of forming a freestanding semiconductor wafer | |
| JP2005251961A (ja) | Ｉｉｉ族窒化物単結晶ウエハおよびそれを用いた半導体装置の製造方法 | |
| JP5834952B2 (ja) | 窒化物半導体基板の製造方法 | |
| JP2009184860A (ja) | 基板およびエピタキシャルウェハ | |
| JP6547506B2 (ja) | 窒化物半導体結晶の製造方法 | |
| TW465129B (en) | Semiconductor electro-optic device having non-rectangular substrate | |
| JP2014203953A (ja) | 半導体素子及びその製造方法 | |
| KR101118789B1 (ko) | 반도체 레이저 다이오드의 거울면 형성방법 |