JP2009170668A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009170668A
JP2009170668A JP2008007262A JP2008007262A JP2009170668A JP 2009170668 A JP2009170668 A JP 2009170668A JP 2008007262 A JP2008007262 A JP 2008007262A JP 2008007262 A JP2008007262 A JP 2008007262A JP 2009170668 A JP2009170668 A JP 2009170668A
Authority
JP
Japan
Prior art keywords
heat sink
lead frame
semiconductor device
recess
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008007262A
Other languages
English (en)
Other versions
JP5056429B2 (ja
Inventor
Sukenori Sanada
祐紀 眞田
Norihisa Imaizumi
典久 今泉
Naohito Mizuno
直仁 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008007262A priority Critical patent/JP5056429B2/ja
Publication of JP2009170668A publication Critical patent/JP2009170668A/ja
Application granted granted Critical
Publication of JP5056429B2 publication Critical patent/JP5056429B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】電気絶縁性の絶縁層を介してヒートシンクとリードフレームとを貼り合わせたものをモールド樹脂で封止してなる半導体装置を製造するにあたって、モールド時におけるヒートシンクとリードフレームとの位置ずれ防止およびこれら両部材の短絡防止を達成しつつ、安価な半導体装置を実現する。
【解決手段】ヒートシンク素材1の一面1aにおいてヒートシンク10となる領域の端部であってリードフレーム30が位置する部位に凹部13を形成し、ヒートシンク素材1の一面1a上に金属素材3を絶縁層20を介して接着するとともに、金属素材3をパターニングしてリードフレーム素材3とし、リードフレーム素材3の上に部品40〜42を搭載し、各素材1、3および部品40〜42をモールド樹脂50で封止した後、モールド樹脂50、リードフレーム素材3、絶縁層20およびヒートシンク素材1をダイシングカットする。
【選択図】図1

Description

本発明は、電気絶縁性の絶縁層を介してヒートシンクとリードフレームとを接着したものをモールド樹脂で封止してなる半導体装置、および、そのような半導体装置の製造方法に関する。
従来より、この種の製造方法としては、一般に、ヒートシンクの一面上に電気的に絶縁性の絶縁層を介してリードフレームを貼り合わせて接着し、このリードフレームの上に半導体素子や配線基板などの部品を搭載した後、ヒートシンクの一面とは反対の他面が露出するように、これらをモールド樹脂で封止するものが提案されている(たとえば、特許文献1参照)。
一方で、ヒートシンクの一面上に電気的に絶縁性の絶縁層を介してリードフレームを貼り合わせたものを、モールド樹脂の成型時の加圧・加熱により、接着させる方法が提案されている(たとえば、特許文献2参照)。
特開平5−218233号公報 特開2003−124400号公報
しかしながら、上記特許文献1では、半導体装置の1個1個について、ヒートシンクとリードフレームとの貼り付けを行うため、コストがかかる。また、特許文献2では、モールド時にヒートシンクとリードフレームとを接着させるため、モールド時に、これら両者の位置がずれるおそれがある。
さらに、絶縁層を介してヒートシンクとリードフレームとを接着しているので、ヒートシンクの端部では、装置の側面に沿った絶縁距離が不十分となり、ヒートシンクとリードフレームとの間で電気的な短絡が発生するおそれがある。
本発明は、上記問題に鑑みてなされたものであり、電気絶縁性の絶縁層を介してヒートシンクとリードフレームとを貼り合わせたものをモールド樹脂で封止してなる半導体装置を製造するにあたって、モールド時におけるヒートシンクとリードフレームとの位置ずれ防止およびヒートシンクとリードフレームとの短絡防止を達成しつつ、安価な半導体装置を実現できるようにすることを目的とする。
上記目的を達成するため、請求項1に記載の発明では、1個の当該半導体装置を構成するヒートシンク(10)が複数個連結されてなるヒートシンク素材(1)の一面(1a)においてヒートシンク(10)となる領域の端部であってリードフレーム(30)が位置する部位に、当該一面(1a)より凹んだ凹部(13)を形成する工程と、ヒートシンク素材(1)の一面(1a)上に、絶縁層(20)を介して金属素材(3)を接着するとともに、金属素材(3)をパターニングすることによって、金属素材(3)を、1個の当該半導体装置を構成するリードフレーム(30)が複数個連結されてなるリードフレーム素材(3)とする工程と、リードフレーム素材(3)の上にて個々のリードフレーム(30)の単位毎に部品(40〜42)を搭載する工程と、ヒートシンク素材(1)の他面(1b)が露出するように、ヒートシンク素材(1)、リードフレーム素材(3)、およびリードフレーム素材(3)上の部品(40〜42)をモールド樹脂(50)で封止する工程と、しかる後、モールド樹脂(50)、リードフレーム素材(3)、絶縁層(20)およびヒートシンク素材(1)を、1個の当該半導体装置の単位にダイシングカットすることにより個片化する工程を備えることを特徴としている。
それによれば、モールド前に予め接着されて固定されたヒートシンク素材(1)とリードフレーム素材(3)とをモールドし、ダイシングカットして個片化されたワークを1個の半導体装置とするので、半導体装置を1個1個製造する場合に比べて手間が少なくなる。また、できあがった半導体装置においては、ヒートシンク(10)の端部とこれに絶縁層(20)を介して隣り合うリードフレーム(30)との間に凹部(13)が形成され、この凹部(13)により両者(10、30)の距離が大きくなる。
よって、本発明によれば、モールド時におけるヒートシンク(10)とリードフレーム(30)との位置ずれ防止およびヒートシンク(10)とリードフレーム(30)との短絡防止を達成しつつ、安価な半導体装置を実現することができる。
ここで、請求項2に記載の発明のように、凹部(13)はヒートシンク素材(1)の一面に設けられた溝もしくは貫通穴であり、凹部(13)の形成工程は、ヒートシンク素材(1)の一面(1a)上に金属素材(3)を接着する工程の前に行ってもよい。
さらに、この場合、請求項3に記載の発明のように、凹部(13)の形成後であって、ヒートシンク素材(1)の一面(1a)上に金属素材(3)を接着する工程の前に、凹部(13)に電気的に絶縁性の充填部材(14)を充填してもよい。
それによれば、凹部(13)のみの場合よりも、ヒートシンク(10)の端部におけるヒートシンク(10)とリードフレーム(30)との電気絶縁性を確保でき、ヒートシンク(10)とリードフレーム(30)との短絡防止の面で好ましい。
また、請求項4に記載の発明のように、凹部(13)はヒートシンク素材(1)の一面(1a)に設けられた貫通穴であり、凹部(13)の形成工程は、ヒートシンク素材(1)の一面(1a)上に金属素材(3)を接着する工程の後に行ってもよい。
また、請求項5に記載の発明のように、ダイシングカット工程では、当該ダイシングカットにより1個の当該半導体装置の単位に個片化されたワークの当該ダイシングカットにおける切断方向からみたときの平面形状が四角形となるように、カットを行うとともに、金属素材(3)のパターニングは、ワークの四隅部(M)にリードフレーム(30)が位置しないように行うようにしてもよい。
上記四隅部(M)にリードフレームが存在すると、ヒートシンク(10)とリードフレーム(30)との短絡が発生しやすいが、本発明によれば当該短絡の防止に好ましい。
また、請求項6に記載の発明では、ヒートシンク(10)の一面(11)上に電気的に絶縁性の絶縁層(20)を介してリードフレーム(30)を接着し、リードフレーム(30)の上に部品(40〜42)を搭載し、ヒートシンク(10)の一面(11)とは反対の他面(12)が露出するように、ヒートシンク(10)、リードフレーム(30)、部品(40〜42)をモールド樹脂(50)で封止してなる半導体装置において、ヒートシンク(10)の一面(11)の端部のうち絶縁層(20)を介してリードフレーム(30)が隣り合う部位に、ヒートシンク(10)とリードフレーム(30)との距離を大きくするための凹部(13)を設けたことを特徴とする。
本半導体装置は、請求項1に記載の製造方法により適切に製造されるものであり、上記同様、モールド時におけるヒートシンク(10)とリードフレーム(30)との位置ずれ防止およびヒートシンク(10)とリードフレーム(30)との短絡防止を達成しつつ、安価な半導体装置を実現することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置S1の概略構成を示す図であり、(a)は概略断面図、(b)は(a)の半導体装置S1を上方から見たときの概略平面図である。なお、図1(b)では、モールド樹脂50を透過してモールド樹脂50内部の構成要素を示している。
本実施形態の半導体装置S1は、大きくは、ヒートシンク10の一面11上に絶縁層20を介してリードフレーム30を接着し、リードフレーム30の上に部品40、41、42を搭載し、ヒートシンク10の一面11とは反対の他面12が露出するように、ヒートシンク10、リードフレーム30および部品40〜42をモールド樹脂50で封止してなる。
ヒートシンク10は、その一面11の上に搭載された部品40〜42の熱を放熱する板状のものであり、放熱性に優れた鉄、銅、モリブデン、アルミニウムなどの材料よりなる。そして、ヒートシンク10の他面12は、モールド樹脂50から露出しており、放熱面として構成されている。
絶縁層20は電気的に絶縁性で接着力を有するものであり、ポリイミドなどの電気絶縁性の樹脂などよりなる。そして、この絶縁層20の接着力によりヒートシンク10とリードフレーム30とが接着されている。この絶縁層20は、印刷などにより塗布されて硬化するものでもよいし、シートとして配置され硬化するものでもよい。シートとしては熱圧着タイプでもよいし、粘着性のものであってもよい。
リードフレーム30は、銅などの一般的なリードフレーム材料よりなり、板状の金属素材を、部品40〜42が搭載されるアイランド31と、外部と接続される端子32とにパターニングしてなるものである。このパターニングは、エッチングやプレスなどにより行われる。
リードフレーム30のアイランド31上には、Agペーストやはんだ、あるいは、シリコーン接着剤などのダイマウント材60を介して、部品40〜42が搭載され接着されている。
部品としては、表面実装部品であれば特に限定されないが、本実施形態では、セラミック基板40、このセラミック基板40に搭載された制御素子41、および、パワー素子42である。ここでは、1つのアイランド31上にセラミック基板40が搭載され、別のアイランド31上にパワー素子42が搭載されている。
そして、各部品40〜42の間および各部品40〜42と端子32との間は、金やアルミなどよりなるボンディングワイヤ70により結線され、電気的に接続されている。ここでは、セラミック基板40と制御素子41との間、および、セラミック基板40と端子32との間、および、パワー素子42と端子32との間が、ボンディングワイヤ70により結線されている。
モールド樹脂50は、通常、この種の半導体装置に用いられるモールド材料、例えばエポキシ樹脂などの熱硬化性樹脂などを採用できる。そして、この半導体装置S1は、図示しないケースなどの基材に搭載されて使用されるが、このとき、モールド樹脂50から露出するヒートシンク10の下面12を当該基材に接触させ、放熱を図るようにしている。
また、端子32は、モールド樹脂50における周辺部にて露出している。具体的には、個々の端子32は、モールド樹脂50の内部から外周端部に向かってのびる平面短冊形状の板材である。
図1に示されるように、モールド樹脂50の外周端部のうち端子32の直上に位置する一部分が、切り欠かれた形状となっている。そして、この切り欠かれた部分を介して、端子32の一部が、モールド樹脂50より露出し、この露出部にて端子32と外部とが接続されるようになっている。
また、ヒートシンク10の一面11の端部のうち絶縁層20を介してリードフレーム30の端子32が隣り合う部位には、当該一面11より凹んだ凹部13が設けられている。凹部13の形は、四角形状、円形状など特に限定するものではないが、ここでは、ヒートシンク10の一面11側の角部をテーパ状に面取りした形のものとなっている。
この凹部13は、絶縁層20を介して隣り合うヒートシンク10とリードフレーム30の端子32との距離を大きくするためのものである。つまり、凹部13が無い場合に比べて、ヒートシンク10と端子32との絶縁距離が大きくなり、これら両者10、30の短絡防止に効果的な構成となっている。
次に、本実施形態の半導体装置S1の製造方法について、図2〜図5を参照して述べる。図2および図3は本製造方法の一連の工程を順番に示す工程図である。図4(a)は本製造方法の凹部形成工程におけるヒートシンク素材1の概略平面図、図4(b)は同ヒートシンク素材1の概略断面図である。図5は本製造方法のダイシングカット工程を示す工程図である。
本製造方法では、まず、図2(a)に示されるように、ヒートシンク素材1、絶縁層20、金属素材3を用意する。これらは、いずれも板状であり、複数の半導体装置S1を構成するのに必要な面積を有する。
ヒートシンク素材1は、1個の半導体装置S1を構成するのに必要な上記ヒートシンク10が複数個連結されてなるものである。そして、図4に示されるように、このヒートシンク素材1は、最終的に一点鎖線にて示される仮想線DLにてカットされ、1個のヒートシンク10となるものである。この仮想線DLはダイシングラインDLである。
そして、図4に示されるように、上記ヒートシンク10の一面11に相当するヒートシンク素材1の一面1aにおいて、1個のヒートシンク10となる領域の端部であってリードフレーム30の端子32が位置する部位には、当該一面1aより凹んだ上記凹部13を形成する(凹部形成工程)。
この凹部13は、上記図1に示される凹部13となるものである。この段階では、凹部13は、ヒートシンク素材1の一面1aに設けられた溝であり、当該溝の延びる方向と直交する断面の形状がV字形状である。しかし、その断面形状は、特に限定するものではなく、たとえば半円形や四角形でもよい。このような溝は、エッチングや切削、プレスなどにより形成される。
ここで、1個のヒートシンク10となる領域とは、後述のダイシングカット工程にてカットされる部位を示すダイシングラインDLにて囲まれる領域である。そして、この領域の端部のうちリードフレーム30の端子32が位置する部分とは、絶縁層20を介して端子32が搭載される部分である。
なお、図4では、凹部13は、1個のヒートシンク10となる領域の端部全周に設けられているが、当該凹部13の形成は、当該端部のうち端子32が位置しない部分を含んでいてもよい。溝よりなる凹部13を形成する場合、当該領域の端部全周に設けた方が、製造上の容易性などを考慮して有利になる場合もあるためである。
また、この凹部13は、1個のヒートシンク10となる領域の端部であってリードフレーム30が位置する部位に設けられるが、リードフレーム30の部分であるならば、端子32以外でもよい。つまり、凹部13は、当該領域の端部であって且つアイランド31やアイランド31につながる吊りリードが位置する部位にも形成する。そのような点を考慮して、図4では、当該領域の端部全周に凹部13を設けている。
絶縁層20は、ここでは、ヒートシンク素材1と略同等の面積を有するものであり、シート状でもよいし、印刷などにより塗布されて形成される層でもよい。なお、絶縁層20が塗布により形成される層の場合は、当該層の形成は、次のパターニング・接着工程にてなされる。
また、金属素材3もヒートシンク素材1と略同等の面積を有するもので、最終的に上記リードフレーム30となるものである。
次に、本製造方法では、パターニング・接着工程を行う。まず、金属素材3を、エッチングやプレスなどにより、上記アイランド31および端子32を有するリードフレーム30のパターンにパターニングする。それにより、金属素材3は、1個の半導体装置S1を構成するのに必要な上記リードフレーム30が複数個連結されてなるリードフレーム素材3となる。
さらに、パターニング・接着工程では、図2(b)に示されるように、凹部13が形成されたヒートシンク素材1と、リードフレーム素材3としての金属素材3とを、絶縁層20を介して貼り合わせ、熱などで硬化させて接着する。この場合、上述したように、絶縁層20の配置は、ヒートシンク素材1の一面1aにシートとして貼り付けるか、塗布することで行えばよい。こうして、パターニング・接着工程が終了する。
次に、図2(c)に示されるように、リードフレーム素材3の上にて個々のリードフレーム30の単位毎に、上記部品40〜42を搭載する(部品搭載工程)。また、ここでは、ワイヤボンディングを行って上記ワイヤ70を形成する。
続いて、図3(a)に示されるように、ヒートシンク10の他面12に相当するヒートシンク素材1の他面1bが露出するように、ヒートシンク素材1、リードフレーム素材3およびリードフレーム素材3上の部品40〜42を、モールド樹脂50で封止する(モールド工程)。このモールド工程は、金型を用いた一般的なトランスファーモールド法などにより行える。
そして、モールド樹脂50で封止されたワークを、上記金型から取り出した後、モールド樹脂50、リードフレーム素材3、絶縁層20およびヒートシンク素材1を、上記ダイシングラインDL(図4参照)にて、1個の当該半導体装置の単位にダイシングカットする(ダイシングカット工程)。それにより個片化されたワークの1個1個が、本実施形態の半導体装置S1となる。
ここで、ダイシングカット工程では、上記図1に示したような端子32におけるモールド樹脂50からの露出部を形成する目的で、図5に示されるような方法でダイシングカットを行う。
図5(a)に示されるように、リードフレーム素材3は、ダイシングラインDLでは異なる半導体装置の端子32となる部分が連結されている。そして、図5(b)に示されるように、ダイシングカット工程では、まず、第1のブレードK1を用いて、モールド樹脂50のうちリードフレーム素材3の上部に位置する部分を、リードフレーム素材3に到達するまで切削して除去する。こうすることで、上記露出部が形成される。
次に、図5(c)に示されるように、第1のブレードK1よりも刃幅の小さい第2のブレードK2を用意し、モールド樹脂50が除去された部位にて、第2のブレードK2によりリードフレーム素材3、絶縁層20およびヒートシンク素材1の切断を行う。それにより、個々の半導体単位に個片化されるとともに上記露出部を持つ端子32を有する半導体装置S1ができあがる。
また、上記図4からわかるように、このダイシングカット工程にて、ダイシングラインDLにて凹部13が分断されることによって、ヒートシンク10の一面11の端部のうち絶縁層20を介してリードフレーム30の端子32が隣り合う部位に、凹部13が形成される。
ところで、本実施形態によれば、モールド工程の前に予め接着されて固定されたヒートシンク素材1とリードフレーム素材3とをモールドし、ダイシングカットして個片化されたワークを1個の半導体装置S1とするので、半導体装置を1個1個製造する場合に比べて手間が少なくなる。
また、できあがった半導体装置S1においては、上記図1に示したように、ヒートシンク10の端部とこれに絶縁層20を介して隣り合うリードフレーム30の端子32との間に凹部13が形成され、この凹部13により両者10、30の距離が大きくなる。
よって、本実施形態によれば、モールド時におけるヒートシンク10とリードフレーム30との位置ずれ防止およびヒートシンク10とリードフレーム30との短絡防止を達成しつつ、安価な半導体装置S1を実現することができる。
また、凹部13の形成工程は、ヒートシンク素材1の一面1a上に金属素材3としてのリードフレーム素材3を接着する前に行っている。この場合、絶縁層20を、ヒートシンク素材1の一面1aにシートで貼り付けるときには、絶縁層20とヒートシンク素材1との間のボイドを、凹部13に逃がすことも可能となる。
なお、パターニング・接着工程は、ヒートシンク素材1の一面1a上に、絶縁層20を介して、金属素材3を接着するとともに、金属素材3をパターニングすることによって、金属素材3を、1個の当該半導体装置を構成するリードフレーム30が複数個連結されてなるリードフレーム素材3とするものであればよい。
したがって、このパターニング・接着工程は、金属素材3をパターニングした後にヒートシンク素材1に接着するものであってもよいが、逆に、絶縁層20を介してヒートシンク素材1に金属素材3を接着した後に、エッチングなどによりアイランド31および端子32の形状にパターニングするものであってもよい。
(第2実施形態)
図6は、本発明の第2実施形態に係る半導体装置S2の概略断面構成を示す図である。この半導体装置S2は、上記第1実施形態の半導体装置S1において、凹部13の構成を変形したところが相違するものであり、この相違点を中心に述べる。
本半導体装置S2においても、ヒートシンク10の一面11の端部のうち絶縁層20を介してリードフレーム30の端子32が隣り合う部位には、当該一面13より凹んだ凹部13が設けられている。ここでは、凹部13の形は、四角形状であるが、特に限定するものではなく、上記第1実施形態と同形状でもよい。
そして、本実施形態では、この凹部13に、たとえばポリイミド樹脂などよりなる電気的に絶縁性の充填部材14が充填されている。この充填部材14は、上記第1実施形態に示した製造方法において、凹部形成工程後であって、ヒートシンク素材1の一面1a上に金属素材3を接着する工程の前に、凹部13に充填される。その充填は、塗布・硬化などにより行える。
それによれば、凹部13のみによってヒートシンク10と端子32との絶縁距離を大きくする場合よりも、ヒートシンク10の端部におけるヒートシンク10とリードフレーム30との電気絶縁性を確実に確保できる。それゆえ、本実施形態は、ヒートシンク10とリードフレーム30との短絡防止の面で好ましい構成となる。
(第3実施形態)
図7は、本発明の第3実施形態に係る半導体装置S3の概略断面構成を示す図であり、図8は、本半導体装置S3におけるヒートシンク10の単体における一面11側の概略平面構成を示す図である。本実施形態の半導体装置S3は、上記第1実施形態の半導体装置S1において、凹部13の構成を変形したところが相違するものであり、この相違点を中心に述べる。
本半導体装置S3においても、ヒートシンク10の一面11の端部のうち絶縁層20を介してリードフレーム30の端子32が隣り合う部位には、当該一面13より凹んだ凹部13が設けられている。ここでは、凹部13は貫通穴である。なお、その穴形状は、円形でも角形でもよく、特に限定するものではない。
この貫通穴としての凹部13は、上記第1実施形態に示した製造方法の凹部形成工程において、エッチングやプレス、切削などによる穴あけ加工を行えば、形成される。ここで、図8に示されるように、貫通穴としての凹部13は、ヒートシンク素材1においてダイシングラインDLに沿って不連続に設けられており、リードフレーム30の端子32が位置する部位に設けられている。
また、この貫通穴としての凹部13の形成は、ヒートシンク素材1の一面1a上に金属素材3を接着した後に行ってもよい。この場合、穴あけ加工は、ヒートシンク素材1の他面1b側から行えばよい。
たとえば、この凹部13の形成は、ヒートシンク素材1の一面1a上に金属素材3を接着した後ならば、金属素材3をパターニングしてリードフレーム素材3とする工程の前に行ってもよいし、当該パターニング後に行ってもよいし、部品搭載工程後に行ってもよいし、さらには、モールド工程の後に行ってもよい。
また、ヒートシンク素材1の他面1b側から穴あけ加工を行って凹部13を形成する場合には、予めヒートシンク素材1の一面1a側から厚さ方向の途中まで穴あけ行っておき、その後、他面1b側から貫通させるようにしてもよい。また、この貫通穴としての凹部13においても、上記第2実施形態に示した充填部材14を充填してもよい。
(第4実施形態)
図9は、本発明の第4実施形態に係る半導体装置S4の概略平面構成を示す図であり、この図9では、モールド樹脂50を透過してモールド樹脂50内部の構成要素を示している。
図9に示されるように、本半導体装置S4は、平面四角形であり、その四隅部Mにリードフレーム30の端子32が存在していない。このような半導体装置S4は、上記第1実施形態の製造方法において、次のように変更を加えることにより、製造される。
すなわち、本実施形態では、ダイシングカット工程において、当該ダイシングカットにより1個の当該半導体装置の単位に個片化されたワークの当該ダイシングカットにおける切断方向からみたときの平面形状が四角形となるように、カットを行う。そして、金属素材3のパターニングにおいては、ワークの四隅部Mにリードフレーム30が位置しないようにパターニングを行う。
もし、上記四隅部Mにリードフレーム30が存在すると、ダイシングカット後の切断面に露出するヒートシンク10およびリードフレーム30の部分が多くなり、短絡防止に好ましくない。その点、本実施形態によれば、そのような問題を回避でき、好ましい。また、本実施形態は、上記各実施形態と組み合わせて適用が可能である。
(第5実施形態)
図10は、本発明の第5実施形態に係るヒートシンク素材1の概略断面構成を示す図である。
ダイシングカット工程を、ヒートシンク素材1の他面1b側から行う場合には、図10に示されるように、当該他面1bのうちダイシングラインDLとなる部位に溝などよりなる外観で認識可能なマーク15を設けてもよい。それによれば、ダイシングの位置決めが容易になる。また、本実施形態も、上記各実施形態と組み合わせて適用が可能である。
(第6実施形態)
図11は、本発明の第6実施形態に係る半導体装置の概略断面構成を示す図である。上記図1に示される半導体装置では、すべての部品40〜42が、リードフレーム30のアイランド31に搭載されていたが、一部の部品は、ダイマウント材60を介して直接、絶縁層20に搭載してもよい。
図11では、セラミック基板40を搭載するアイランドが省略されたリードフレーム30を用い、このセラミック基板40が、ダイマウント材60を介して直接、絶縁層20に接着されている。また、絶縁層20の接着力を用いて、ダイマウント材を介さずに、部品を直接絶縁層20に搭載してもよい。
(他の実施形態)
なお、半導体装置としては、ヒートシンクの一面上に絶縁層を介してリードフレームを接着し、リードフレームの上に部品を搭載したものを、ヒートシンクの他面が露出するようにモールド樹脂でハーフモールドしてなるものであればよく、上記各図に示した例に限定されるものではない。
たとえば、上記図1では、アイランド31の上にセラミック基板40を搭載し、さらにその上に制御素子41を搭載したが、たとえばセラミック基板40は省略し、ダイマウント材を介して制御素子41を直接アイランド31の上に搭載してもよい。また、ひとつのアイランド31に1個の部品を搭載することに限らず、1個のアイランド31に複数の部品が搭載されていてもよい。
また、上記各実施形態の半導体装置は、ハーフモールドのパッケージ構造であることから、成形後のそりが懸念される。そのため、パッケージのそりを考慮し、ヒートシンク厚t1とリードフレーム厚t2の関係は、t1>4・t2とするのが好ましい。
また、上記図1では、モールド樹脂50の外周端部のうち端子32の直上に位置する切り欠かれた部分を介して、端子32の一部がモールド樹脂50より露出しており、この露出部を形成するために、上記図5に示したような刃幅の異なるブレードK1、K2を用いたダイシングカットを行ったが、ダイシングカットについては、1種類の刃幅のブレードでカットする通常の方法でもよい。
本発明の第1実施形態に係る半導体装置の概略構成を示す図であり、(a)は概略断面図、(b)は(a)の上視概略平面図である。 第1実施形態の半導体装置の製造方法の工程図である。 図2に続く製造方法の工程図である。 (a)は凹部形成工程におけるヒートシンク素材の概略平面図、(b)は同ヒートシンク素材の概略断面図である。 ダイシングカット工程を示す工程図である。 本発明の第2実施形態に係る半導体装置の概略断面図である。 本発明の第3実施形態に係る半導体装置の概略断面図である。 図7に示される半導体装置におけるヒートシンクの単体における一面側の概略平面図である。 本発明の第4実施形態に係る半導体装置の概略平面図である。 本発明の第5実施形態に係るヒートシンク素材の概略断面図である。 本発明の第6実施形態に係る半導体装置の概略断面図である。
符号の説明
1 ヒートシンク素材
1a ヒートシンク素材の一面
1b ヒートシンク素材の他面
3 金属素材
10 ヒートシンク
11 ヒートシンクの一面
12 ヒートシンクの他面
13 凹部
14 充填部材
20 絶縁層
30 リードフレーム
40〜42 部品
50 モールド樹脂

Claims (6)

  1. ヒートシンク(10)の一面(11)上に電気的に絶縁性の絶縁層(20)を介してリードフレーム(30)を接着し、前記リードフレーム(30)の上に部品(40〜42)を搭載し、前記ヒートシンク(10)の一面(11)とは反対の他面(12)が露出するように、前記ヒートシンク(10)、前記リードフレーム(30)、前記部品(40〜42)をモールド樹脂(50)で封止してなる半導体装置の製造方法において、
    1個の当該半導体装置を構成する前記ヒートシンク(10)が複数個連結されてなるヒートシンク素材(1)の一面(1a)において前記ヒートシンク(10)となる領域の端部であって前記リードフレーム(30)が位置する部位に、当該一面(1a)より凹んだ凹部(13)を形成する工程と、
    前記ヒートシンク素材(1)の一面(1a)上に、前記絶縁層(20)を介して、金属素材(3)を接着するとともに、前記金属素材(3)をパターニングすることによって、前記金属素材(3)を、1個の当該半導体装置を構成する前記リードフレーム(30)が複数個連結されてなるリードフレーム素材(3)とする工程と、
    前記リードフレーム素材(3)の上にて個々の前記リードフレーム(30)の単位毎に前記部品(40〜42)を搭載する工程と、
    前記ヒートシンク素材(1)の他面(1b)が露出するように、前記ヒートシンク素材(1)、前記リードフレーム素材(3)、および前記リードフレーム素材(3)上の前記部品(40〜42)を、前記モールド樹脂(50)で封止する工程と、
    しかる後、前記モールド樹脂(50)、前記リードフレーム素材(3)、前記絶縁層(20)および前記ヒートシンク素材(1)を、1個の当該半導体装置の単位にダイシングカットすることにより個片化する工程を備えることを特徴とする半導体装置の製造方法。
  2. 前記凹部(13)は前記ヒートシンク素材(1)の一面に設けられた溝もしくは貫通穴であり、
    前記凹部(13)の形成工程は、前記ヒートシンク素材(1)の一面(1a)上に前記金属素材(3)を接着する工程の前に行うことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記凹部(13)の形成後であって、前記ヒートシンク素材(1)の一面(1a)上に前記金属素材(3)を接着する工程の前に、前記凹部(13)に電気的に絶縁性の充填部材(14)を充填することを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記凹部(13)は前記ヒートシンク素材(1)の一面(1a)に設けられた貫通穴であり、
    前記凹部(13)の形成工程は、前記ヒートシンク素材(1)の一面(1a)上に前記金属素材(3)を接着する工程の後に行うことを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 前記ダイシングカット工程では、当該ダイシングカットにより1個の当該半導体装置の単位に個片化されたワークの当該ダイシングカットにおける切断方向からみたときの平面形状が四角形となるように、カットを行うとともに、
    前記金属素材(3)のパターニングは、前記ワークの四隅部(M)に前記リードフレーム(30)が位置しないように行うことを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置の製造方法。
  6. ヒートシンク(10)の一面(11)上に電気的に絶縁性の絶縁層(20)を介してリードフレーム(30)を接着し、前記リードフレーム(30)の上に部品(40〜42)を搭載し、前記ヒートシンク(10)の一面(11)とは反対の他面(12)が露出するように、前記ヒートシンク(10)、前記リードフレーム(30)、前記部品(40〜42)をモールド樹脂(50)で封止してなる半導体装置において、
    前記ヒートシンク(10)の一面(11)の端部のうち前記絶縁層(20)を介して前記リードフレーム(30)が隣り合う部位に、前記ヒートシンク(10)と前記リードフレーム(30)との距離を大きくするための凹部(13)を設けたことを特徴とする半導体装置。
JP2008007262A 2008-01-16 2008-01-16 半導体装置の製造方法 Expired - Fee Related JP5056429B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008007262A JP5056429B2 (ja) 2008-01-16 2008-01-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008007262A JP5056429B2 (ja) 2008-01-16 2008-01-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009170668A true JP2009170668A (ja) 2009-07-30
JP5056429B2 JP5056429B2 (ja) 2012-10-24

Family

ID=40971519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008007262A Expired - Fee Related JP5056429B2 (ja) 2008-01-16 2008-01-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5056429B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229369A (ja) * 2012-04-24 2013-11-07 Denso Corp モールドパッケージ
JP2014165454A (ja) * 2013-02-27 2014-09-08 Denso Corp 電子装置および電子装置の製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0232592A (ja) * 1988-07-21 1990-02-02 Sony Corp リードパターンの形成方法
JPH098198A (ja) * 1995-06-16 1997-01-10 Hitachi Cable Ltd 半導体装置用リードフレーム
JPH09139461A (ja) * 1995-11-15 1997-05-27 Mitsubishi Electric Corp 半導体パワーモジュール
JPH11354706A (ja) * 1998-06-09 1999-12-24 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2002118202A (ja) * 2000-10-05 2002-04-19 Sanyo Electric Co Ltd 放熱基板および半導体モジュール
JP2002289756A (ja) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003318334A (ja) * 2002-04-24 2003-11-07 Sanyo Electric Co Ltd 混成集積回路装置
JP2005064327A (ja) * 2003-08-18 2005-03-10 Sumitomo Metal Electronics Devices Inc 高放熱型プラスチックパッケージ
JP2005322832A (ja) * 2004-05-11 2005-11-17 Hitachi Aic Inc 配線基板およびそれを使用したチップ形電子部品
JP2006100298A (ja) * 2004-09-28 2006-04-13 Sumitomo Metal Electronics Devices Inc 半導体素子収納用パッケージ集合体
JP2008141140A (ja) * 2006-12-05 2008-06-19 Denso Corp 半導体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0232592A (ja) * 1988-07-21 1990-02-02 Sony Corp リードパターンの形成方法
JPH098198A (ja) * 1995-06-16 1997-01-10 Hitachi Cable Ltd 半導体装置用リードフレーム
JPH09139461A (ja) * 1995-11-15 1997-05-27 Mitsubishi Electric Corp 半導体パワーモジュール
JPH11354706A (ja) * 1998-06-09 1999-12-24 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2002118202A (ja) * 2000-10-05 2002-04-19 Sanyo Electric Co Ltd 放熱基板および半導体モジュール
JP2002289756A (ja) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003318334A (ja) * 2002-04-24 2003-11-07 Sanyo Electric Co Ltd 混成集積回路装置
JP2005064327A (ja) * 2003-08-18 2005-03-10 Sumitomo Metal Electronics Devices Inc 高放熱型プラスチックパッケージ
JP2005322832A (ja) * 2004-05-11 2005-11-17 Hitachi Aic Inc 配線基板およびそれを使用したチップ形電子部品
JP2006100298A (ja) * 2004-09-28 2006-04-13 Sumitomo Metal Electronics Devices Inc 半導体素子収納用パッケージ集合体
JP2008141140A (ja) * 2006-12-05 2008-06-19 Denso Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229369A (ja) * 2012-04-24 2013-11-07 Denso Corp モールドパッケージ
JP2014165454A (ja) * 2013-02-27 2014-09-08 Denso Corp 電子装置および電子装置の製造方法

Also Published As

Publication number Publication date
JP5056429B2 (ja) 2012-10-24

Similar Documents

Publication Publication Date Title
US10204882B2 (en) Stacked package module having an exposed heat sink surface from the packaging
JP4969113B2 (ja) 回路装置の製造方法
JP3170199B2 (ja) 半導体装置及びその製造方法及び基板フレーム
JPH0794553A (ja) 半導体装置およびその製造方法
JP6797234B2 (ja) 半導体パッケージ構造体及びその製造方法
JP2010232471A (ja) 半導体装置の製造方法および半導体装置
JP2008300663A (ja) リードフレーム、このリードフレームを用いる半導体装置及びその製造方法
JP2010272556A (ja) モールドパッケージおよびその製造方法
JP2014090103A (ja) モールドパッケージおよびその製造方法
JP5056429B2 (ja) 半導体装置の製造方法
JP5621712B2 (ja) 半導体チップ
JP5577859B2 (ja) 電子装置の製造方法
JP5264677B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2013258354A (ja) モールドパッケージおよびその製造方法
KR100963201B1 (ko) 칩 내장형 기판 및 그의 제조 방법
JP2012182207A (ja) Led素子用リードフレームおよびその製造方法
JP5620437B2 (ja) 半導体装置
CN112310006A (zh) 具有承载件、层压体和位于两者间的构件的包封的封装体
JP2011040640A (ja) 半導体装置の製造方法
JP5229200B2 (ja) 半導体装置の製造方法
JP4946959B2 (ja) 半導体装置の製造方法
JP2008294132A (ja) モールドパッケージおよびその製造方法
JP2013012567A (ja) 半導体装置
JP3398580B2 (ja) 半導体装置の製造方法及び基板フレーム
JP5522225B2 (ja) 電子装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120716

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees