JP5056429B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5056429B2 JP5056429B2 JP2008007262A JP2008007262A JP5056429B2 JP 5056429 B2 JP5056429 B2 JP 5056429B2 JP 2008007262 A JP2008007262 A JP 2008007262A JP 2008007262 A JP2008007262 A JP 2008007262A JP 5056429 B2 JP5056429 B2 JP 5056429B2
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- lead frame
- semiconductor device
- recess
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
図1は、本発明の第1実施形態に係る半導体装置S1の概略構成を示す図であり、(a)は概略断面図、(b)は(a)の半導体装置S1を上方から見たときの概略平面図である。なお、図1(b)では、モールド樹脂50を透過してモールド樹脂50内部の構成要素を示している。
図6は、本発明の第2実施形態に係る半導体装置S2の概略断面構成を示す図である。この半導体装置S2は、上記第1実施形態の半導体装置S1において、凹部13の構成を変形したところが相違するものであり、この相違点を中心に述べる。
図7は、本発明の第3実施形態に係る半導体装置S3の概略断面構成を示す図であり、図8は、本半導体装置S3におけるヒートシンク10の単体における一面11側の概略平面構成を示す図である。本実施形態の半導体装置S3は、上記第1実施形態の半導体装置S1において、凹部13の構成を変形したところが相違するものであり、この相違点を中心に述べる。
図9は、本発明の第4実施形態に係る半導体装置S4の概略平面構成を示す図であり、この図9では、モールド樹脂50を透過してモールド樹脂50内部の構成要素を示している。
図10は、本発明の第5実施形態に係るヒートシンク素材1の概略断面構成を示す図である。
図11は、本発明の第6実施形態に係る半導体装置の概略断面構成を示す図である。上記図1に示される半導体装置では、すべての部品40〜42が、リードフレーム30のアイランド31に搭載されていたが、一部の部品は、ダイマウント材60を介して直接、絶縁層20に搭載してもよい。
なお、半導体装置としては、ヒートシンクの一面上に絶縁層を介してリードフレームを接着し、リードフレームの上に部品を搭載したものを、ヒートシンクの他面が露出するようにモールド樹脂でハーフモールドしてなるものであればよく、上記各図に示した例に限定されるものではない。
1a ヒートシンク素材の一面
1b ヒートシンク素材の他面
3 金属素材
10 ヒートシンク
11 ヒートシンクの一面
12 ヒートシンクの他面
13 凹部
14 充填部材
20 絶縁層
30 リードフレーム
40〜42 部品
50 モールド樹脂
Claims (5)
- ヒートシンク(10)の一面(11)上に電気的に絶縁性の絶縁層(20)を介してリードフレーム(30)を接着し、前記リードフレーム(30)の上に部品(40〜42)を搭載し、前記ヒートシンク(10)の一面(11)とは反対の他面(12)が露出するように、前記ヒートシンク(10)、前記リードフレーム(30)、前記部品(40〜42)をモールド樹脂(50)で封止してなる半導体装置の製造方法において、
ダイシングライン(DL)に沿ってダイシングカットされることで1個の当該半導体装置の単位に個片化される前記ヒートシンク(10)が、複数個連結されてなるヒートシンク素材(1)を用意する工程と、
前記ヒートシンク素材(1)の一面(1a)において前記ダイシングライン(DL)に沿った部位であって前記リードフレーム(30)が位置する部位に、当該一面(1a)より凹んだ凹部(13)を形成する工程と、
前記ヒートシンク素材(1)の一面(1a)上に、前記絶縁層(20)を介して、金属素材(3)を接着するとともに、前記金属素材(3)をパターニングすることによって、前記金属素材(3)を、1個の当該半導体装置を構成する前記リードフレーム(30)が複数個連結されてなるリードフレーム素材(3)とする工程と、
前記リードフレーム素材(3)の上にて個々の前記リードフレーム(30)の単位毎に前記部品(40〜42)を搭載する工程と、
前記ヒートシンク素材(1)の他面(1b)が露出するように、前記ヒートシンク素材(1)、前記リードフレーム素材(3)、および前記リードフレーム素材(3)上の前記部品(40〜42)を、前記モールド樹脂(50)で封止する工程と、
しかる後、前記モールド樹脂(50)、前記リードフレーム素材(3)、前記絶縁層(20)および前記ヒートシンク素材(1)を、1個の当該半導体装置の単位にダイシングカットすることにより個片化する工程を備えることを特徴とする半導体装置の製造方法。 - 前記凹部(13)は前記ヒートシンク素材(1)の一面に設けられた溝もしくは貫通穴であり、
前記凹部(13)の形成工程は、前記ヒートシンク素材(1)の一面(1a)上に前記金属素材(3)を接着する工程の前に行うことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記凹部(13)の形成後であって、前記ヒートシンク素材(1)の一面(1a)上に前記金属素材(3)を接着する工程の前に、前記凹部(13)に電気的に絶縁性の充填部材(14)を充填することを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記凹部(13)は前記ヒートシンク素材(1)の一面(1a)に設けられた貫通穴であり、
前記凹部(13)の形成工程は、前記ヒートシンク素材(1)の一面(1a)上に前記金属素材(3)を接着する工程の後に行うことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記ダイシングカット工程では、当該ダイシングカットにより1個の当該半導体装置の単位に個片化されたワークの当該ダイシングカットにおける切断方向からみたときの平面形状が四角形となるように、カットを行うとともに、
前記金属素材(3)のパターニングは、前記ワークの四隅部(M)に前記リードフレーム(30)が位置しないように行うことを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008007262A JP5056429B2 (ja) | 2008-01-16 | 2008-01-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008007262A JP5056429B2 (ja) | 2008-01-16 | 2008-01-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009170668A JP2009170668A (ja) | 2009-07-30 |
JP5056429B2 true JP5056429B2 (ja) | 2012-10-24 |
Family
ID=40971519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008007262A Expired - Fee Related JP5056429B2 (ja) | 2008-01-16 | 2008-01-16 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5056429B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013229369A (ja) * | 2012-04-24 | 2013-11-07 | Denso Corp | モールドパッケージ |
JP2014165454A (ja) * | 2013-02-27 | 2014-09-08 | Denso Corp | 電子装置および電子装置の製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2661158B2 (ja) * | 1988-07-21 | 1997-10-08 | ソニー株式会社 | リードパターンの形成方法 |
JP3173328B2 (ja) * | 1995-06-16 | 2001-06-04 | 日立電線株式会社 | 半導体装置用リードフレーム |
JP3516789B2 (ja) * | 1995-11-15 | 2004-04-05 | 三菱電機株式会社 | 半導体パワーモジュール |
JPH11354706A (ja) * | 1998-06-09 | 1999-12-24 | Hitachi Ltd | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 |
JP2002118202A (ja) * | 2000-10-05 | 2002-04-19 | Sanyo Electric Co Ltd | 放熱基板および半導体モジュール |
JP2002289756A (ja) * | 2001-03-26 | 2002-10-04 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP4039881B2 (ja) * | 2002-04-24 | 2008-01-30 | 三洋電機株式会社 | 混成集積回路装置の製造方法 |
JP2005064327A (ja) * | 2003-08-18 | 2005-03-10 | Sumitomo Metal Electronics Devices Inc | 高放熱型プラスチックパッケージ |
JP4478870B2 (ja) * | 2004-05-11 | 2010-06-09 | 日立化成工業株式会社 | 配線基板およびそれを使用したチップ形電子部品 |
JP2006100298A (ja) * | 2004-09-28 | 2006-04-13 | Sumitomo Metal Electronics Devices Inc | 半導体素子収納用パッケージ集合体 |
JP2008141140A (ja) * | 2006-12-05 | 2008-06-19 | Denso Corp | 半導体装置 |
-
2008
- 2008-01-16 JP JP2008007262A patent/JP5056429B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009170668A (ja) | 2009-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI437647B (zh) | 具有凸塊/基座/凸緣層散熱座及增層電路之散熱增益型半導體組體 | |
US10204882B2 (en) | Stacked package module having an exposed heat sink surface from the packaging | |
JP3170199B2 (ja) | 半導体装置及びその製造方法及び基板フレーム | |
JP2001352009A (ja) | 半導体装置およびその製造方法 | |
JP2005203497A (ja) | 半導体装置およびその製造方法 | |
JPH0794553A (ja) | 半導体装置およびその製造方法 | |
KR20020053739A (ko) | 집적 전자 장치 및 집적 방법 | |
JP6797234B2 (ja) | 半導体パッケージ構造体及びその製造方法 | |
JP2010232471A (ja) | 半導体装置の製造方法および半導体装置 | |
JP5262983B2 (ja) | モールドパッケージおよびその製造方法 | |
TWI631677B (zh) | 封裝結構及其製造方法 | |
TW201515181A (zh) | 無芯層封裝結構及其製造方法 | |
JP2009272512A (ja) | 半導体装置の製造方法 | |
JP5056429B2 (ja) | 半導体装置の製造方法 | |
JP5621712B2 (ja) | 半導体チップ | |
JP5577859B2 (ja) | 電子装置の製造方法 | |
JP5264677B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
KR100963201B1 (ko) | 칩 내장형 기판 및 그의 제조 방법 | |
JP2012182207A (ja) | Led素子用リードフレームおよびその製造方法 | |
CN112310006A (zh) | 具有承载件、层压体和位于两者间的构件的包封的封装体 | |
JP2011040640A (ja) | 半導体装置の製造方法 | |
JP2002270711A (ja) | 半導体装置用配線基板およびその製造方法 | |
JP2013012567A (ja) | 半導体装置 | |
JP3398580B2 (ja) | 半導体装置の製造方法及び基板フレーム | |
JP5522225B2 (ja) | 電子装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120716 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |