JP2009157628A - 半導体メモリカード - Google Patents
半導体メモリカード Download PDFInfo
- Publication number
- JP2009157628A JP2009157628A JP2007334782A JP2007334782A JP2009157628A JP 2009157628 A JP2009157628 A JP 2009157628A JP 2007334782 A JP2007334782 A JP 2007334782A JP 2007334782 A JP2007334782 A JP 2007334782A JP 2009157628 A JP2009157628 A JP 2009157628A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor memory
- memory card
- memory
- controller chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Credit Cards Or The Like (AREA)
- Semiconductor Memories (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】基板の両面に複数の半導体メモリチップとコントローラチップを分けて実装することにより、メモリ容量の増大を容易に実現することができる半導体メモリカードを提供する。
【解決手段】本発明の実施の形態に係る半導体メモリカードは、複数の半導体メモリチップと、前記複数の半導体メモリップを制御するコントローラチップと、一方の面に前記複数の半導体メモリチップが実装され、前記一方の面側の外力が集中する位置に対応する他方の面に前記コントローラチップが実装された基板と、を備える。
【選択図】図8
【解決手段】本発明の実施の形態に係る半導体メモリカードは、複数の半導体メモリチップと、前記複数の半導体メモリップを制御するコントローラチップと、一方の面に前記複数の半導体メモリチップが実装され、前記一方の面側の外力が集中する位置に対応する他方の面に前記コントローラチップが実装された基板と、を備える。
【選択図】図8
Description
本発明は、外部機器と接続して使用する半導体メモリカードに関する。
特許文献1に記載された半導体メモリカードは、第1の導体パターンが上面に形成されるとともに、第2の導電パターンが下面に形成された回路基板と、この回路基板上で半田実装された半導体メモリチップと、を備え、第1の導電パターンの少なくとも一部と第2の導電パターンの少なくとも一部とが回路基板の平面に対して対称形状である。この半導体メモリカードは、半導体メモリチップを加熱リフロー処理した際に、回路基板の反りを抑制可能としている。
特開2007−128959号公報
本発明は、基板の両面に複数の半導体メモリチップとコントローラチップを分けて実装することにより、メモリ容量の増大を容易に実現することができる半導体メモリカードを提供する。
本発明の実施の形態に係る発明は、複数の半導体メモリチップと、前記複数の半導体メモリップを制御するコントローラチップと、一方の面に前記複数の半導体メモリチップが実装され、前記一方の面側の外力が集中する位置に対応する他方の面に前記コントローラチップが実装された基板と、を具備する。
本発明よれば、基板の両面に複数の半導体メモリチップとコントローラチップを分けて実装することにより、メモリ容量の増大を容易に実現することができる半導体メモリカードを提供することができる。
以下、本発明の実施の形態を、図面を参照して説明する。実施の形態に係る半導体メモリカードはここではSDメモリカード(登録商標)を例に取って説明する。なお、実施の形態において、同一構成要素には同一符号を付け、実施の形態の間において重複する説明は省略する。
(第1の実施の形態)
図1は、SDメモリカードの外観を示す平面図である。図1において、SDメモリカード100は、上ケース1と、ラベル貼り付け溝部8と、取っ手9と、ライトプロテクトスイッチ17と、を有する。図中の上方向は、SDメモリカードが接続される外部機器に挿入される外部機器挿入方向である。ラベル貼り付け溝部8は、SDメモリカード100の仕様等を印刷したラベルを貼る部分である。取っ手9は、外部機器にSDメモリカード100を接続又は外部機器からSDメモリカード100を取り外す際に保持する部分である。ライトプロテクトスイッチ17は、SDメモリカード100内に実装されたメモリパッケージに対するデータ書込みを禁止する際に操作するスイッチである。ライトプロテクトスイッチ17は、図中に示す矢印方向にスライドさせて操作することにより、ライトプロテクトモードの設定/解除の切替操作が可能である。
図1は、SDメモリカードの外観を示す平面図である。図1において、SDメモリカード100は、上ケース1と、ラベル貼り付け溝部8と、取っ手9と、ライトプロテクトスイッチ17と、を有する。図中の上方向は、SDメモリカードが接続される外部機器に挿入される外部機器挿入方向である。ラベル貼り付け溝部8は、SDメモリカード100の仕様等を印刷したラベルを貼る部分である。取っ手9は、外部機器にSDメモリカード100を接続又は外部機器からSDメモリカード100を取り外す際に保持する部分である。ライトプロテクトスイッチ17は、SDメモリカード100内に実装されたメモリパッケージに対するデータ書込みを禁止する際に操作するスイッチである。ライトプロテクトスイッチ17は、図中に示す矢印方向にスライドさせて操作することにより、ライトプロテクトモードの設定/解除の切替操作が可能である。
図2は、図1に示したSDメモリカードのA−A´線矢視断面図である。図2において、図1に示した構成部材と同一の構成部材には同一符号を付している。図2において、2は下ケース、3はNAND型フラッシュメモリ等を使用したメモリパッケージ(半導体メモリチップ)、4は樹脂ポッティング、5は基板、6は外部機器内の端子と接続される端子部、7は端子部ケースリブ、10は上ケースリブである。図3は、図2に示したポッティング樹脂4部分の断面を示す図である。図3において、11はボンディングワイヤ、12はメモリパッケージ3を制御するコントローラチップである。なお、メモリパッケージ3としては、TSOP(Thin Small Outline Package)、LGA(Land Grid Package)、BGA(Ball Grid Array)等が用いられる。
図4は、図1及び図2に示した上ケース1内部の構成を示す平面図である。図4において、図1及び図2に示した構成部材と同一の構成部材には同一符号を付している。図4において、13はライトプロテクトスイッチ17が収納される凹部、14は上ケース1と下ケース2を溶着するための溶着用突起部(エネルギーダイレクタ)である。溶着用突起部14は、上ケース1内部の辺縁部の全周に亘って設けられている。
図5は、図2に示した基板5の部品実装面の構成を示す平面図である。図5において、図2に示した構成部材と同一の構成部材には同一符号を付している。図5において、15はメモリパッケージ3及びコントローラチップ12の動作をテストする際に利用するテストパッド、16はチップコンデンサである。また、図5において、基板5には、上述の下ケース2においてプロテクトスイッチ17の実装位置に形成された凹部13に応じた凹部13が形成されている。
図6は、図1に示したライトプロテクトスイッチ17部分の構成を示す断面図である。図7は、図1に示したライトプロテクトスイッチ17部分の構成を示す平面図である。図6及び図7において、図1に示した構成部材と同一の構成部材には同一符号を付している。図6において、ライトプロテクトスイッチ17は、図1に示した操作方向に操作部17Aと、操作部17Aの操作に応じて下ケース2の内面に沿ってスライドするスイッチ本体部17Bと、から構成される。図7において、18はスイッチ動作用突起部であり、下ケース2内の側面部に設けられている。スイッチ動作用突起部18は、ライトプロテクトスイッチ17の操作部17Aをスライド操作する際に、スイッチ本体部17Bに抗力を付与するように配置されている。このため、ライトプロテクトスイッチ17は、操作部17Aにある程度の力を加えて操作しないとスライド動作しないものとなっている。すなわち、スイッチ動作用突起部18は、ライトプロテクトモードの設定/解除する際の切替操作を確実に行うために設けられている。
図1〜図7に示したように構成されたSDメモリカード100では、その外形寸法が規定されている。図1に示したSDメモリカード100の外観図では、上ケース1の外形寸法は、例えば、縦32mm、横24mmである。また、図2に示したSDメモリカード100の断面図では、上ケース1及び下ケース2から構成されるケース全体の厚さは2.1mmである。したがって、SDメモリカード100では、例示した外形寸法のケース内に、基板5、メモリパッケージ3、コントローラチップ12、チップコンデンサ16及びライトプロテクトスイッチ17等を収納する必要がある。また、SDメモリカード100が接続される外部機器では、音声データや映像データ等の大容量データを処理するものが増加している。このため、外部機器においてデータストレージデバイスとして利用される機会が多いSDメモリカード100では、メモリ容量を増大することが望まれている。SDメモリカード100において、メモリ容量を増大する方法としては、例えば、メモリパッケージ3自体のメモリ容量を増大させること、複数のメモリパッケージ3を実装すること等が考えられる。
図2に示したように、基板5の一方の面だけにメモリパッケージ3を実装したSDメモリカード100において、メモリ容量を増大する場合は、メモリパッケージ3自体のメモリ容量を増大させる必要がある。しかし、メモリパッケージ3自体のメモリ容量を増大させる方法では、メモリパッケージ3自体の仕様(設計ルールやチップの外形寸法など)に制限されるため、メモリ容量を大幅に増大させることは難しい。
また、SDメモリカード100は、上述したように外形寸法が規定されているため、ケース内に収納される基板5の外形寸法も制限され、基板5に実装可能なメモリパッケージ3及びコントローラチップ12の各外形寸法も制限される。さらに、基板5には、プロテクトスイッチ17の実装領域を確保するために凹部13が形成されているため、チップの実装領域が更に狭められている。したがって、図2に示したSDメモリカード100のように、基板5の一方の面だけにメモリパッケージ3とコントローラチップ12を実装する構成では、基板5上の限られた実装領域内でメモリ容量を更に増大させるチップ配置を実現することが難しくなっている。
そこで、以下に示す図8〜図14では、外形寸法が規定されたSDメモリカードにおいて、基板5上に複数のメモリパッケージを実装可能にする構成を例示する。
図8は、本発明を適用した第1の実施の形態に係るSDメモリカード200の構成を示す断面図である。図9は、図8に示した樹脂ポッティング4部分の構成を示す断面図である。図8及び図9において、図2及び図3に示した構成部材と同様の構成部材には同一符号を付している。
図8及び図9において、基板201の上面(一方の面)には2個のメモリパッケージ3A,3Bが実装され、基板201の下面(他方の面)には樹脂ポッティング4により封止されたコントローラチップ12が実装されている。この場合、コントローラチップ12の実装位置を基板201の下面側に移動することにより、基板201の上面側に2個のメモリパッケージ3A,3Bを実装することを可能にしている。したがって、SDメモリカード200では、上述のSDメモリカード100において実装されたメモリパッケージ3と同等のメモリ容量のメモリパッケージ3A,3Bを2個実装することにより、少なくともメモリ容量を2倍に増大することが容易にできる。
図10は、図8に示した基板201を下面側から見た構成を示す平面図である。図10において、図5に示した構成部材と同様の構成部材には同一符号を付している。図10において、コントローラチップ12は、メモリパッケージ3A,3Bの実装位置に対応して、基板201の下面側の略中央位置(2個のメモリパッケージ3A,3Bの中間位置)に実装されるとともに、複数のチップコンデンサ16が実装されている。このコントローラチップ12の実装位置の設定は、以下の理由によるものである。
基板201にコントローラチップ12を実装した後、樹脂ポッティング4によりコントローラチップ12を封止すると、図11に示すように基板201の上面が窪む反りが発生する場合がある。特に、メモリパッケージ3A,3B及びチップコンデンサ16を半田接続するために、温度を半田の融点より高い温度(例えば、240℃前後)まで上昇させると、図11に示すような反りが発生しやすい。このように基板201が反ると、基板201の上面にメモリパッケージ3A,3Bを半田接続する際にオープン不良が発生する可能性がある。しかし、基板201の下面側の略中央位置にコントローラチップ12を実装することにより、窪み状の反りの影響をメモリパッケージ3A,3Bの端部に限定することができ、半田実装不良を軽減することができる。
さらに、SDメモリカード200では、基板201の上面に実装されるメモリパッケージ3A,3Bの実装領域を拡大するため、ライトプロテクトスイッチの外形寸法を縮小し、ライトプロテクトスイッチの実装位置に応じて基板201に形成される凹部を縮小するように構成している。この構成について、図10、図12〜図14を参照して説明する。
図10において、基板201の左側部にはライトプロテクトスイッチの実装位置に応じた凹部202が形成されている。この凹部202は、図10に示す寸法L1を上記図5に示す凹部13の寸法L1に比べて縮小している。また、凹部202の図10に示す寸法L2は、図5に示す凹部13の寸法L2と同等である。なお、凹部202の寸法L1は0.7〜0.9mm程度、凹部13の寸法L1は2mm程度、L2は15mm程度であるものとする。この凹部202の寸法L1を縮小するため、図6及び図7に示したライトプロテクトスイッチ17に関わる各部の寸法を縮小した例を図12及び図13に示す。
図12は、ライトプロテクトスイッチ203部分の構成を示す断面図である。図13は、ライトプロテクトスイッチ203部分の構成を示す平面図である。図12及び図13において、図6及び図7に示した構成部材と同様の構成部材には同一符号を付している。図12及び図13において、ライトプロテクトスイッチ203は、図6及び図7に示したライトプロテクトスイッチ17と同様に操作部203A及びスイッチ本体部203Bを有する。このライトプロテクトスイッチ203は、図13に示すスイッチ本体部203Bの外形寸法を縮小したもの使用している。このライトプロテクトスイッチ203を使用することにより、スイッチ本体部203Bを収容する下ケース2側の外壁リブ2Aの厚みL3を上記図5に示す下ケース2側の外壁リブ2Aの厚みL3より薄く形成することを可能にしている。なお、スイッチ本体部203Bを収容する下ケース2側の外壁リブ2Aの厚みL3は0.25mm程度、スイッチ本体部17Bを収容する下ケース2側の外壁リブ2Aの厚みL3は0.5mm程度であるものとする。
また、外形寸法を縮小したライトプロテクトスイッチ203を使用することにより、図13に示すスイッチ本体部203Bを収容する下ケース2側の外壁リブ2Aから内壁リブ2Bまでの距離L4も、同様に図5に示す距離L4に比べて縮小することを可能にしている。なお、ライトプロテクトスイッチ203を収容する外壁リブ2Aから内壁リブ2Bまでの距離L4は1.1mm程度、ライトプロテクトスイッチ17を収容する外壁リブ2Aから内壁リブ2Bまでの距離L4は2.4mm程度であるものとする。なお、ライトプロテクトスイッチ203は、凹部202に形成される実装領域に収納された際に、操作部203Aが凹部202から下ケース2の外側に露出しないように収納される。
以上のように、外形寸法を縮小したライトプロテクトスイッチ203を使用することにより、下ケース2側のライトプロテクトスイッチ203を実装する領域の奥行き方向の寸法を縮小可能とした。このため、基板201の凹部202の奥行き方向の寸法L1も縮小可能となり、基板201上面のメモリパッケージ3A,3Bを実装する領域の拡大を可能とした。
また、図13において、ライトプロテクトスイッチ203を収容する下ケース2の外壁リブ2Aと内壁リブ2Bの間の底面部には、スイッチ動作用突起部204が設けられている。スイッチ動作用突起部204は、上記図6に示したスイッチ動作用突起部18と同様にライトプロテクトスイッチ203の操作部203Aをスライド操作する際に、スイッチ本体部203Bに抗力を付与するように配置されている。このため、ライトプロテクトスイッチ203は、操作部203Aにある程度の力(例えば、1〜4N程度)を加えて操作しないとスライド動作しないものとなっている。すなわち、スイッチ動作用突起部204は、ライトプロテクトモードの設定/解除する際の切替操作を確実に行うために設けられている。
図14は、図12及び図13に示した下ケース2と溶着される上ケース1内部の構成を示す平面図である。図14において、図1及び図2に示した構成部材と同一の構成部材には同一符号を付している。図14において、202はライトプロテクトスイッチ17が収納される凹部、14は上ケース1と下ケース2を溶着するための溶着用突起部(エネルギーダイレクタ)である。溶着用突起部14は、上ケース1内部の辺縁部の全周に亘って設けられている。この溶着用突起部14は、図12に示すように内壁リブ2Bの厚さを薄くしたため、その幅を縮小して形成している。
以上のように、本第1の実施の形態に係るSDメモリカード200では、基板201の上面(一方の面)に2個のメモリパッケージ(半導体メモリチップ)3A,3Bを実装し、基板201の下面(他方の面)にコントローラチップ12を実装する構成とした。また、コントローラチップ12の実装位置は、コントローラチップ12を樹脂ポッティング4により封止した際に基板201に発生する窪み状の反りの影響を軽減するように、基板201下面の略中央位置(個のメモリパッケージ3A,3Bの中間位置)に設定した。したがって、SDメモリカード200は、基板の上面のみにメモリパッケージ3とコントローラチップ12を実装する場合に比べて、メモリ容量をも少なくとも2倍程度増加させることを可能にした。
また、本第1の実施の形態に係るSDメモリカード200では、外形寸法を縮小したライトプロテクトスイッチ203を使用して、その実装領域に関わる下ケース2及び上ケース1の各部の寸法L1〜L4を縮小して形成可能とした。このため、基板201上面のメモリパッケージ3A,3Bを実装する領域の拡大を更に可能とした。
したがって、本第1の実施の形態に係るSDメモリカード200に適用した基板201へのメモリパッケージ3A,3B及びコントローラチップ12の実装形態と、外形寸法を縮小したライトプロテクトスイッチ203の使用に伴う各部寸法の縮小とを実現することにより、パッケージの外形寸法が規定されたSDメモリカードにおいて、メモリ容量の大幅な増大を容易に実現できるとともに、操作性やパッケージ強度を維持することができる。
なお、上記第1の実施の形態では、SDメモリカードの製造工程について説明を省略しているが、以下に示す第2の実施の形態及び第3の実施の形態に係る各SDメモリカードについて説明した後、改めてSDメモリカードの製造工程を詳細に説明する。
(第2の実施の形態)
本第2の実施の形態では、上記第1の実施の形態において図8に示した基板201のメモリパッケージ3A,3Bを実装した面に強度補強部材を設けるSDメモリカードの構成例について説明する。
本第2の実施の形態では、上記第1の実施の形態において図8に示した基板201のメモリパッケージ3A,3Bを実装した面に強度補強部材を設けるSDメモリカードの構成例について説明する。
図15は、本第2の実施の形態に係るSDメモリカード300の構成を示す断面図である。図16は、図15に示す基板201を下面側から見た構成を示す平面図である。図15及び図16において、上記図8及び図10に示した構成部材と同一の構成部材には同一符号を付している。
図15及び図16に示すSDメモリカード300おいて、第1の実施の形態に示したSDメモリカード200と異なる構成部分は、メモリパッケージ3A,3Bを実装した基板201の上面に樹脂301を塗布したことである。この樹脂301は、2個のメモリパッケージ3A,3B間の位置で、基板201の両サイド部分のみに塗布したことに特徴がある。
このように樹脂301を塗布することにより、SDメモリカード300に曲げ力が加えられた際に、その曲げ力により基板201が変形することを緩和し、コントローラチップ12のクラック等の発生を防止することが可能になる。すなわち、樹脂301は、曲げ力等の外力が集中する位置に塗布されているため、基板301の強度を補強することが可能である。
(第3の実施の形態)
本第3の実施の形態では、上記第1の実施の形態において図8及び図10に示した基板201のコントローラチップ12の実装位置を変更するSDメモリカードの構成例について説明する。
本第3の実施の形態では、上記第1の実施の形態において図8及び図10に示した基板201のコントローラチップ12の実装位置を変更するSDメモリカードの構成例について説明する。
図17は、本第3の実施の形態に係るSDメモリカード400の構成を示す断面図である。図18は、図17に示す基板201を下面側から見た構成を示す平面図である。図17及び図18において、上記図8及び図10に示した構成部材と同一の構成部材には同一符号を付している。
図17及び図18に示すSDメモリカード400おいて、第1の実施の形態に示したSDメモリカード200と異なる構成部分は、基板201の下面に実装するコントローラチップ12の実装位置を、メモリパッケージ3Bの直下に変更したことである。
このようにコントローラチップ12の実装位置を変更することにより、第2の実施の形態に示した樹脂301を塗布しなくても、曲げ力が加えられた際にコントローラチップ12のクラックの発生等を防止することが可能になる。
(その他の実施の形態)
本他の実施の形態では、上記第1〜第3の実施の形態に示したSDメモリカード200,300,400に対して適用する他の技術事項として、基板201の構成例と、SDメモリカードを製造する際の製造工程について説明する。
本他の実施の形態では、上記第1〜第3の実施の形態に示したSDメモリカード200,300,400に対して適用する他の技術事項として、基板201の構成例と、SDメモリカードを製造する際の製造工程について説明する。
図19は、基板201のメモリパッケージ実装面のソルダレジスト開口パターンの構成例を示す図である。図19において、上記図10に示した構成部材と同一の構成部材には同一符号を付している。図19において、基板201のメモリパッケージ3A,3Bの実装面には、メモリパッケージ3A,3Bの半田接続端子の各位置に合わせてソルダレジスト開口パターン211,212が形成されている。
図20は、基板201のコントローラチップ実装面のソルダレジストパターンの構成例を示す図である。図20において、上記図10に示した構成部材と同一の構成部材には同一符号を付している。図20において、基板201のコントローラチップ12の実装面には、コントローラチップ12の実装位置を示すパターン231と、コントローラチップ12のボンディングパッドの各パッド位置に合わせてソルダレジスト開口パターン232〜234が形成されている。
また、図20において、基板201のコントローラチップ12の実装面には、図2に示した端子部6のピン配置に対応する金端子パターン221〜229が形成されている。金端子パターン221はDAT1ピン(8番ピン)、金端子パターン222はDAT0ピン(7番ピン)、金端子パターン223はGNDピン(6番ピン)、金端子パターン224はCLKピン(5番ピン)、金端子パターン225はVCCピン(4番ピン)、金端子パターン226はGNDピン(3番ピン)、金端子パターン227はCMDピン(2番ピン)、金端子パターン228はDAT3ピン(1番ピン)、金端子パターン229はDAT2ピン(0番ピン)にそれぞれ対応する。
図21は、コントローラチップ12のボンディングパッドの構成例を示す図である。図21において、コントローラチップ12には、ボンディングワイヤを接続する端子群12A〜12Cが図中の上辺部、下辺部及び右辺部に形成されている場合を示す。これら端子群12A〜12Cの形成位置に合わせてボンディングパッド群41A〜41Cが形成されている。各端子群12A〜12Cと各ボンディングパッド群41A〜41Cは、ボンディングワイヤ群11A〜11Cにより接続される。この場合、ボンディングパッド群41A,41Bは、ボンディングワイヤ群11A,11Bが等距離配線となるように、円弧状に配置されている。
図22は、上記第1〜第3の実施の形態に示したSDメモリカード200,300,400を製造する際の製造工程の一例を示す図である。
図22において、まず、基板201を作成する(ステップS101)。この場合、基板201の上面及び下面に、テストパッド15、ソルダレジスト開口パターン211,212パターン231、金端子パターン221〜229及びソルダレジスト開口パターン232〜234等を形成する。
次いで、基板201の下面にコントローラチップ12をダイボンディングにより固定する(ステップS102)。次いで、コントローラチップ12の各端子群12A〜12Cと各ボンディングパッド群41A〜41Cの間を、ワイヤボンディングによりボンディングワイヤ群11A〜11Cで接続する(ステップS103)。次いで、コントローラチップ12を樹脂ポッティング4で封止する(ステップS104)。
次いで、基板201上のメモリパッケージ3A,3B及びチップコンデンサ16を接続する端子部分に半田ペーストを印刷する(ステップS105)。次いで、基板201の上面にメモリパッケージ3A,3Bを搭載する(ステップS106)。次いで、基板201の上面のコンデンサ実装位置にチップコンデンサ16を搭載する(ステップS107)。次いで、メモリパッケージ3A,3B及びチップコンデンサ16の各端子と基板201上面のソルダレジストパターン232〜234とをリフローにより半田接続する(ステップS108)。
次いで、基板201上面に実装した2個のメモリパッケージ3A,3B間の両サイド部分に樹脂301を塗布する(ステップS109)。なお、この処理は、上記第2の実施の形態において示したSDメモリカード300に対応する処理であるため、省略するようにしてもよい。なお、図22において、()内に示すステップS109は、省略可能な処理であることを示している。以上のステップS101〜ステップS109の処理により、基板201に対するチップ及びチップに関する部材の実装処理が完了する。
次いで、下ケース2内部の基板実装位置に基板201を搭載する(ステップS110)。次いで、下ケース2のスイッチ実装位置にライトプロテクトスイッチ203を搭載する(ステップS111)。次いで、下ケース2に上ケース1を嵌め合わせる(ステップS112)。次いで、下ケース2と上ケース1を超音波溶着により接合する(ステップS113)。この場合、超音波溶着処理を行うと、上ケース1内側の全周に亘って設けられた溶着用突起部(エネルギーダイレクタ)14により下ケース2と上ケース1が溶着されて接合される。以上の製造工程により、上記第1〜第3の実施の形態に示したSDメモリカード200,300,400は完成する。
なお、上記第1〜第3の実施の形態では、本発明をSDメモリカードに適用した場合を示したが、SDメモリカードに限定するものではない。例えば、外装となるケースの外形寸法が規定された半導体メモリカードであれば、例えば、ミニSDカード(登録商標)等に対しても本発明は適用可能である。
1…上ケース、2…下ケース、3A,3B…メモリパッケージ、4…樹脂ポッティング、12…コントローラチップ、200,300,400…SDメモリカード、201…基板、202…凹部、203…ライトプロテクトスイッチ、203A…操作部、301…樹脂。
Claims (5)
- 複数の半導体メモリチップと、
前記複数の半導体メモリップを制御するコントローラチップと、
一方の面に前記複数の半導体メモリチップが実装され、前記一方の面側の外力が集中する位置に対応する他方の面に前記コントローラチップが実装された基板と、
を具備することを特徴とする半導体メモリカード。 - 前記基板は、前記複数の半導体メモリチップの実装領域外であって、前記外力が集中する前記一方の面の位置に補強部材が設けられたことを特徴とする請求項1に記載の半導体メモリカード。
- 前記複数の半導体メモリチップの動作状態を切り替える操作部を有するスイッチと、
前記基板を収納する収納部と前記操作部を露出する開口部が形成されたケース部材と、を具備し、
前記基板は、前記開口部の大きさ及び形成位置に合わせて形成されるとともに、前記複数の半導体メモリチップの実装領域外に形成された凹部を有し、当該凹部は前記一方の面に実装可能な前記複数の半導体メモリチップの実装領域に干渉しないサイズであることを特徴とする請求項1又は2に記載の半導体メモリカード。 - 前記スイッチは、前記操作部が前記開口部の長手方向のサイズに応じた操作範囲を有し、当該操作部及び当該スイッチ本体が前記開口部より外側及び前記凹部より基板内部側に突出しないサイズであることを特徴とする請求項3に記載の半導体メモリカード。
- 前記基板は、前記複数の半導体メモリチップのうち1つの半導体メモリチップの実装位置に合わせた前記他方の面の位置に前記コントローラチップが実装されたことを特徴とする請求項1に記載の半導体メモリカード。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007334782A JP2009157628A (ja) | 2007-12-26 | 2007-12-26 | 半導体メモリカード |
US12/334,642 US8097939B2 (en) | 2007-12-26 | 2008-12-15 | Semiconductor memory card |
TW097149167A TWI389040B (zh) | 2007-12-26 | 2008-12-17 | 半導體記憶卡 |
KR1020080133698A KR20090071460A (ko) | 2007-12-26 | 2008-12-24 | 반도체 메모리 카드 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007334782A JP2009157628A (ja) | 2007-12-26 | 2007-12-26 | 半導体メモリカード |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009157628A true JP2009157628A (ja) | 2009-07-16 |
Family
ID=40798038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007334782A Pending JP2009157628A (ja) | 2007-12-26 | 2007-12-26 | 半導体メモリカード |
Country Status (4)
Country | Link |
---|---|
US (1) | US8097939B2 (ja) |
JP (1) | JP2009157628A (ja) |
KR (1) | KR20090071460A (ja) |
TW (1) | TWI389040B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9569717B2 (en) | 2014-06-10 | 2017-02-14 | Kabushiki Kaisha Toshiba | Memory card |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8472199B2 (en) * | 2008-11-13 | 2013-06-25 | Mosaid Technologies Incorporated | System including a plurality of encapsulated semiconductor chips |
JP2010160647A (ja) * | 2009-01-07 | 2010-07-22 | Toshiba Corp | 半導体メモリカード |
JP2011048756A (ja) * | 2009-08-28 | 2011-03-10 | Toshiba Corp | メモリモジュール |
US20130286603A1 (en) | 2012-04-30 | 2013-10-31 | Takashi Okada | Memory card and sd card |
USD759022S1 (en) * | 2013-03-13 | 2016-06-14 | Nagrastar Llc | Smart card interface |
USD729808S1 (en) * | 2013-03-13 | 2015-05-19 | Nagrastar Llc | Smart card interface |
US9888283B2 (en) | 2013-03-13 | 2018-02-06 | Nagrastar Llc | Systems and methods for performing transport I/O |
USD758372S1 (en) * | 2013-03-13 | 2016-06-07 | Nagrastar Llc | Smart card interface |
US9442539B2 (en) | 2013-04-05 | 2016-09-13 | Pny Technologies, Inc. | Reduced length memory card |
USD735202S1 (en) * | 2013-06-26 | 2015-07-28 | Samsung Electronics Co., Ltd. | Solid state drive |
USD735203S1 (en) * | 2013-06-26 | 2015-07-28 | Samsung Electronics Co., Ltd. | Solid state drive |
USD735204S1 (en) * | 2013-06-26 | 2015-07-28 | Samsung Electronics Co., Ltd. | Solid state drive |
USD734755S1 (en) * | 2013-06-26 | 2015-07-21 | Samsung Electronics Co., Ltd. | Solid state drive |
US20150254545A1 (en) * | 2014-03-10 | 2015-09-10 | Kabushiki Kaisha Toshiba | Memory card |
USD734756S1 (en) * | 2014-04-04 | 2015-07-21 | Pny Technologies, Inc. | Reduced length memory card |
USD730910S1 (en) * | 2014-05-02 | 2015-06-02 | Samsung Electronics Co., Ltd. | Memory card |
USD730908S1 (en) * | 2014-05-02 | 2015-06-02 | Samsung Electronics Co., Ltd. | Memory card |
USD730907S1 (en) * | 2014-05-02 | 2015-06-02 | Samsung Electronics Co., Ltd. | Memory card |
USD729251S1 (en) * | 2014-06-27 | 2015-05-12 | Samsung Electronics Co., Ltd. | Memory card |
USD727912S1 (en) * | 2014-06-27 | 2015-04-28 | Samsung Electronics Co., Ltd. | Memory card |
USD727913S1 (en) * | 2014-06-27 | 2015-04-28 | Samsung Electronics Co., Ltd. | Memory card |
USD730909S1 (en) * | 2014-06-27 | 2015-06-02 | Samsung Electronics Co., Ltd. | Memory card |
USD727911S1 (en) * | 2014-06-27 | 2015-04-28 | Samsung Electronics Co., Ltd. | Memory card |
USD736214S1 (en) * | 2014-07-01 | 2015-08-11 | Samsung Electronics Co., Ltd. | Memory card |
USD736213S1 (en) * | 2014-07-01 | 2015-08-11 | Samsung Electronics Co., Ltd. | Memory card |
USD736212S1 (en) * | 2014-07-01 | 2015-08-11 | Samsung Electronics Co., Ltd. | Memory card |
USD736215S1 (en) * | 2014-07-01 | 2015-08-11 | Samsung Electronics Co., Ltd. | Memory card |
USD727910S1 (en) * | 2014-07-02 | 2015-04-28 | Samsung Electronics Co., Ltd. | Memory card |
USD739856S1 (en) * | 2014-07-30 | 2015-09-29 | Samsung Electronics Co., Ltd. | Memory card |
USD736216S1 (en) * | 2014-07-30 | 2015-08-11 | Samsung Electronics Co., Ltd. | Memory card |
JP6253607B2 (ja) * | 2015-03-16 | 2017-12-27 | 東芝メモリ株式会社 | 半導体メモリカードの製造方法 |
USD780763S1 (en) * | 2015-03-20 | 2017-03-07 | Nagrastar Llc | Smart card interface |
USD864968S1 (en) * | 2015-04-30 | 2019-10-29 | Echostar Technologies L.L.C. | Smart card interface |
USD776664S1 (en) * | 2015-05-20 | 2017-01-17 | Chaya Coleena Hendrick | Smart card |
USD783622S1 (en) * | 2015-08-25 | 2017-04-11 | Samsung Electronics Co., Ltd. | Memory card |
USD783621S1 (en) * | 2015-08-25 | 2017-04-11 | Samsung Electronics Co., Ltd. | Memory card |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03129244U (ja) * | 1990-04-06 | 1991-12-25 | ||
JP2002015296A (ja) * | 2000-06-30 | 2002-01-18 | Matsushita Electric Ind Co Ltd | メモリカード |
JP2006313432A (ja) * | 2005-05-06 | 2006-11-16 | Matsushita Electric Ind Co Ltd | 制御回路基板及びメモリーカード |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3353751B2 (ja) * | 1999-08-06 | 2002-12-03 | 松下電器産業株式会社 | メモリカード |
US6639309B2 (en) * | 2002-03-28 | 2003-10-28 | Sandisk Corporation | Memory package with a controller on one side of a printed circuit board and memory on another side of the circuit board |
KR100682570B1 (ko) | 2003-03-10 | 2007-02-15 | 마츠시다 덴코 가부시키가이샤 | 메모리 카드용 어댑터 |
CN101014969B (zh) * | 2004-06-18 | 2011-03-30 | 松下电器产业株式会社 | Ic卡 |
JP2007128959A (ja) | 2005-11-01 | 2007-05-24 | Toshiba Corp | 半導体メモリカードおよび回路基板 |
JP4843447B2 (ja) | 2006-03-31 | 2011-12-21 | 株式会社東芝 | 半導体装置とそれを用いたメモリカード |
-
2007
- 2007-12-26 JP JP2007334782A patent/JP2009157628A/ja active Pending
-
2008
- 2008-12-15 US US12/334,642 patent/US8097939B2/en not_active Expired - Fee Related
- 2008-12-17 TW TW097149167A patent/TWI389040B/zh not_active IP Right Cessation
- 2008-12-24 KR KR1020080133698A patent/KR20090071460A/ko not_active Application Discontinuation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03129244U (ja) * | 1990-04-06 | 1991-12-25 | ||
JP2002015296A (ja) * | 2000-06-30 | 2002-01-18 | Matsushita Electric Ind Co Ltd | メモリカード |
JP2006313432A (ja) * | 2005-05-06 | 2006-11-16 | Matsushita Electric Ind Co Ltd | 制御回路基板及びメモリーカード |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9569717B2 (en) | 2014-06-10 | 2017-02-14 | Kabushiki Kaisha Toshiba | Memory card |
Also Published As
Publication number | Publication date |
---|---|
US20090168322A1 (en) | 2009-07-02 |
KR20090071460A (ko) | 2009-07-01 |
US8097939B2 (en) | 2012-01-17 |
TWI389040B (zh) | 2013-03-11 |
TW200947314A (en) | 2009-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009157628A (ja) | 半導体メモリカード | |
JP4776675B2 (ja) | 半導体メモリカード | |
US8581372B2 (en) | Semiconductor storage device and a method of manufacturing the semiconductor storage device | |
JP2007027287A (ja) | 半導体装置およびその製造方法 | |
JP2010177456A (ja) | 半導体デバイス | |
JP2005223330A (ja) | マルチスタックパッケージの製造方法 | |
JP2007004775A (ja) | 半導体メモリカード | |
JP2005051240A (ja) | 改善された半田ボールランドの構造を有する半導体パッケージ | |
JP2007134486A (ja) | 積層型半導体装置及びその製造方法 | |
JP2007207802A (ja) | 電子回路モジュールとその製造方法 | |
US7772107B2 (en) | Methods of forming a single layer substrate for high capacity memory cards | |
CN107039369A (zh) | 封装、包括该封装的封装堆叠结构及其制造方法 | |
JP4435756B2 (ja) | 半導体装置 | |
JP2009182104A (ja) | 半導体パッケージ | |
JP2009111062A (ja) | 半導体装置及びその製造方法 | |
JP5166903B2 (ja) | 半導体装置 | |
US7615870B2 (en) | Semiconductor device, manufacturing method thereof, and connection method of circuit board | |
KR100610144B1 (ko) | 플립 칩 조립 구조를 가지는 칩-온-보드 패키지의 제조 방법 | |
US8283779B2 (en) | Peel-resistant semiconductor device with improved connector density, and method of manufacturing the same | |
JP4929930B2 (ja) | アンテナシート、icインレット及び情報記録媒体 | |
JP2007213463A (ja) | 非接触データキャリア、非接触データキャリア用配線基板 | |
JP2006216842A (ja) | メモリカードおよびプリント配線板 | |
JP2007005443A (ja) | 半導体装置およびその製造方法 | |
KR100543900B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
KR20060082101A (ko) | 메모리 적층패키지 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120731 |