JP2009152735A - パワーオンクリア回路 - Google Patents
パワーオンクリア回路 Download PDFInfo
- Publication number
- JP2009152735A JP2009152735A JP2007327296A JP2007327296A JP2009152735A JP 2009152735 A JP2009152735 A JP 2009152735A JP 2007327296 A JP2007327296 A JP 2007327296A JP 2007327296 A JP2007327296 A JP 2007327296A JP 2009152735 A JP2009152735 A JP 2009152735A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power
- node
- power supply
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013459 approach Methods 0.000 claims 1
- 230000000630 rising effect Effects 0.000 abstract description 6
- 239000003990 capacitor Substances 0.000 description 13
- 238000007493 shaping process Methods 0.000 description 12
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
Abstract
【課題】 正常に動作するパワーオンクリア回路を提供する。
【解決手段】 電源電圧の立ち上がり速度が遅い場合や電源電圧が接地電圧以外の電圧から立ち上げられる場合でも、プルダウン素子22がノードCに設けられるので、ノードCの電圧が不定になりにくく、パワーオンクリア回路は正常に動作し、パワーオンクリア回路の出力端子に接続された回路は正常に初期化される。
【選択図】 図1
【解決手段】 電源電圧の立ち上がり速度が遅い場合や電源電圧が接地電圧以外の電圧から立ち上げられる場合でも、プルダウン素子22がノードCに設けられるので、ノードCの電圧が不定になりにくく、パワーオンクリア回路は正常に動作し、パワーオンクリア回路の出力端子に接続された回路は正常に初期化される。
【選択図】 図1
Description
本発明は、パワーオンクリア回路に関する。
従来のパワーオンクリア回路について説明する。図5は、従来のパワーオンクリア回路を示す図である。
電源電圧が立ち上がると、容量11のカップリングにより、ノードBの電圧も電源電圧になっていく。すると、インバータ21により、ノードCの電圧はロー信号になる。ノードCの電圧は、波形整形回路103によって波形整形され、ノードDでロー信号になる。このロー信号は、ノードDに接続された回路を初期化する。また、ノードCの電圧がロー信号になると、E型NMOS3はオフし、E型NMOS3は機能しない。
その後、制御回路101により、ノードAの電圧は電源電圧になる。すると、E型NMOS2がオンし、容量11に蓄積された電荷がD型NMOS1及びE型NMOS2を介してディスチャージされ、ノードBの電圧も接地電圧になっていく。すると、インバータ21により、ノードCの電圧はハイ信号になる。ノードCの電圧は、波形整形回路103によって波形整形され、ノードDでハイ信号になる。このハイ信号は、ノードDに接続された回路を通常動作させる。また、ノードCの電圧がハイ信号になると、E型NMOS3はオンし、ノードBの電圧は接地電圧になる。つまり、ノードBの接地電圧及びノードCのハイ信号は、保持される(例えば、特許文献1参照)。
特開平10−200053号公報
しかし、電源電圧の立ち上がり速度が遅い場合や電源電圧が接地電圧以外の電圧から立ち上げられる場合、ノードCの電圧が不定になることがあるので、パワーオンクリア回路が正常に動作しないことがある。
本発明は、上記課題に鑑みてなされ、正常に動作するパワーオンクリア回路を提供する。
本発明は、上記課題を解決するため、パワーオンクリア回路において、一端が電源端子に設けられ、他端がインバータの入力端子に設けられ、電源電圧が立ち上がり始めると、電荷をチャージしていき、前記他端の電圧が電源電圧近傍になっていき、その後所定時間が経過すると、前記電荷をディスチャージしていき、前記他端の電圧が接地電圧近傍になっていく容量と、前記他端の電圧を反転し、パワーオンクリア回路の出力端子に接続された回路を初期化するための信号を出力する前記インバータと、前記インバータの出力端子と接地端子との間に設けられ、前記他端の電圧が電源電圧近傍になっていく時に前記インバータの出力端子をプルダウンするプルダウン素子と、を備えることを特徴とするパワーオンクリア回路を提供する。
また、本発明は、パワーオンクリア回路において、一端が電源端子に設けられ、他端がインバータの入力端子に設けられ、電源電圧が立ち上がり始めると、電荷をチャージしていき、前記他端の電圧が電源電圧近傍になっていき、その後所定時間が経過すると、前記電荷をディスチャージしていき、前記他端の電圧が接地電圧近傍になっていく容量と、通常の反転電圧未満の反転電圧によって前記他端の電圧を反転し、パワーオンクリア回路の出力端子に接続された回路を初期化するための信号を出力する前記インバータと、を備えることを特徴とするパワーオンクリア回路を提供する。
本発明では、電源電圧の立ち上がり速度が遅い場合や電源電圧が接地電圧以外の電圧から立ち上げられる場合でも、プルダウン素子がインバータの出力端子に設けられるので、インバータの出力端子の電圧が不定になりにくく、パワーオンクリア回路は正常に動作する。
また、本発明では、電源電圧の立ち上がり速度が遅い場合や電源電圧が接地電圧以外の電圧から立ち上げられる場合でも、インバータの反転電圧は通常の反転電圧未満になっているので、インバータの出力端子の電圧がロー信号になりやすく、インバータの出力端子の電圧が不定になりにくく、パワーオンクリア回路は正常に動作する。
以下、本発明の実施形態を、図面を参照して説明する。
[第一実施形態]
まず、第一実施形態のパワーオンクリア回路の構成について説明する。図2は、第一実施形態のパワーオンクリア回路を示す図である。
まず、第一実施形態のパワーオンクリア回路の構成について説明する。図2は、第一実施形態のパワーオンクリア回路を示す図である。
パワーオンクリア回路は、制御回路101、充放電回路102、判定回路104及び波形整形回路103を備えている。充放電回路102は、容量11、D型(デプレッション型)NMOS1及びE型(エンハンスメント型)NMOS2を備えている。判定回路104は、インバータ21、E型NMOS3、容量12及びプルダウン素子22を備えている。
制御回路101は、入力端子がパワーオンクリア回路の出力端子に接続され、出力端子がE型NMOS2のゲートに接続されている。容量11は、一端が電源端子に接続され、他端がD型NMOS1のドレインに接続されている。D型NMOS1は、ゲート及びソースがE型NMOS2のドレインに接続さている。E型NMOS2は、ソースが接地端子に接続されている。インバータ21は、入力端子が容量11の他端に接続され、出力端子が波形整形回路103の入力端子に接続されている。E型NMOS3は、ゲートがインバータ21の出力端子に接続され、ソースが接地端子に接続され、ドレインがインバータ21の入力端子に接続されている。容量12は、インバータ21の出力端子と接地端子との間に設けられている。プルダウン素子22は、インバータ21の出力端子と接地端子との間に設けられている。波形整形回路103は、出力端子がパワーオンクリア回路の出力端子に接続されている。
制御回路101は、入力端子の電圧が電源電圧になると、出力端子の電圧が接地電圧になる。制御回路101は、入力端子の電圧が接地電圧になると、出力端子の電圧が電源電圧になる。電源電圧が立ち上がり始めると、容量11は電荷をチャージしていき、ノードBの電圧が電源電圧近傍になっていく。その後所定時間が経過すると、容量11は電荷をディスチャージしていき、ノードBの電圧が接地電圧近傍になっていく。インバータ21は、ノードBの電圧を反転し、パワーオンクリア回路の出力端子に接続された回路を初期化するための信号を出力する。プルダウン素子22は、ノードBの電圧が電源電圧近傍になっていく時にインバータ21の出力端子をプルダウンする。波形整形回路103は、例えば、バッファや2段構成のインバータである。
ここで、図1のプルダウン素子22は、図2に示すように、ゲート及びソースが接地端子に接続されてドレインがインバータ21の出力端子に接続されたD型NMOS221によって実現される。D型NMOS221は、定電流源として機能する。また、図1のプルダウン素子22は、図3に示すように、一端がインバータ21の出力端子に接続されて他端が接地端子に接続された抵抗222によって実現される。抵抗222は、プルダウン抵抗として機能する。
次に、パワーオンクリア回路の動作について説明する。
電源電圧が立ち上がると、容量11のカップリングにより、ノードBの電圧も電源電圧になっていく。すると、インバータ21により、ノードCの電圧はロー信号になる。さらに、ノードCに設けられたプルダウン素子22よっても、ノードCの電圧はロー信号になる。つまり、ノードCの電圧は、不定になりにくい。ノードCの電圧は、波形整形回路103によって波形整形され、ノードDでロー信号になる。このロー信号は、ノードDに接続された回路を初期化する。また、ノードCの電圧がロー信号になると、E型NMOS3はオフし、E型NMOS3は機能しない。
その後、制御回路101により、ノードAの電圧は電源電圧になる。すると、E型NMOS2がオンし、容量11に蓄積された電荷がD型NMOS1及びE型NMOS2を介してディスチャージされ、ノードBの電圧も接地電圧になっていく。すると、インバータ21により、ノードCの電圧はハイ信号になる。ここで、プルダウン素子22がノードCに設けられても、インバータ21のPMOS(図示せず)はノードCに設けられたプルダウン素子22よりもドライブ能力が高いので、ノードBの電圧が接地電圧になると、ノードCの電圧はハイ信号になることができる。ノードCの電圧は、波形整形回路103によって波形整形され、ノードDでハイ信号になる。このハイ信号は、ノードDに接続された回路を通常動作させる。また、ノードCの電圧がハイ信号になると、E型NMOS3はオンし、ノードBの電圧は接地電圧になる。つまり、ノードBの接地電圧及びノードCのハイ信号は、保持される。
このようにすると、電源電圧の立ち上がり速度が遅い場合や電源電圧が接地電圧以外の電圧から立ち上げられる場合でも、プルダウン素子22がノードCに設けられるので、ノードCの電圧が不定になりにくく、パワーオンクリア回路は正常に動作し、パワーオンクリア回路の出力端子に接続された回路は正常に初期化される。
[第二実施形態]
次に、第二実施形態のパワーオンクリア回路の構成について説明する。図4は、第二実施形態のパワーオンクリア回路を示す図である。
次に、第二実施形態のパワーオンクリア回路の構成について説明する。図4は、第二実施形態のパワーオンクリア回路を示す図である。
第二実施形態のパワーオンクリア回路は、第一実施形態と比較し、プルダウン素子22が削除されている。また、第二実施形態のパワーオンクリア回路は、インバータ21のE型NMOSが通常のE型NMOSから通常のE型NMOSよりも閾値電圧が低いNMOS5に変更されている。つまり、インバータ21の反転電圧は、通常の反転電圧未満になっている。
次に、パワーオンクリア回路の動作について説明する。
電源電圧が立ち上がると、容量11のカップリングにより、ノードBの電圧も電源電圧になっていく。すると、インバータ21により、ノードCの電圧はロー信号になる。ここで、インバータ21の反転電圧は通常の反転電圧未満になっているので、ノードBの電圧が通常の反転電圧以上になる時だけでなく、ノードBの電圧が通常の反転電圧未満であってインバータ21の反転電圧以上になる時も、ノードCの電圧はロー信号になる。つまり、ノードCの電圧は、不定になりにくい。ノードCの電圧は、波形整形回路103によって波形整形され、ノードDでロー信号になる。このロー信号は、ノードDに接続された回路を初期化する。
その後、制御回路101により、ノードAの電圧は電源電圧になる。すると、E型NMOS2がオンし、容量11に蓄積された電荷がD型NMOS1及びE型NMOS2を介してディスチャージされ、ノードBの電圧も接地電圧になっていく。すると、インバータ21により、ノードCの電圧はハイ信号になる。ノードCの電圧は、波形整形回路103によって波形整形され、ノードDでハイ信号になる。このハイ信号は、ノードDに接続された回路を通常動作させる。
このようにすると、電源電圧の立ち上がり速度が遅い場合や電源電圧が接地電圧以外の電圧から立ち上げられる場合でも、インバータ21の反転電圧は通常の反転電圧未満になっているので、ノードCの電圧がロー信号になりやすく、ノードCの電圧が不定になりにくく、パワーオンクリア回路は正常に動作し、パワーオンクリア回路の出力端子に接続された回路は正常に初期化される。
なお、波形整形回路103から出力されるロー信号は、ノードDに接続された回路を初期化するが、ノードDに接続されたICを初期化してもよい。
101 制御回路 102 充放電回路 103 波形整形回路
104 判定回路 1 D型NMOS 2、3 E型NMOS
11、12 容量 21 インバータ
22 プルダウン素子 A、B、C、D ノード
104 判定回路 1 D型NMOS 2、3 E型NMOS
11、12 容量 21 インバータ
22 プルダウン素子 A、B、C、D ノード
Claims (4)
- パワーオンクリア回路において、
一端が電源端子に設けられ、他端がインバータの入力端子に設けられ、電源電圧が立ち上がり始めると、電荷をチャージしていき、前記他端の電圧が電源電圧近傍になっていき、その後所定時間が経過すると、前記電荷をディスチャージしていき、前記他端の電圧が接地電圧近傍になっていく容量と、
前記他端の電圧を反転し、パワーオンクリア回路の出力端子に接続された回路を初期化するための信号を出力する前記インバータと、
前記インバータの出力端子と接地端子との間に設けられ、前記他端の電圧が電源電圧近傍になっていく時に前記インバータの出力端子をプルダウンするプルダウン素子と、
を備えることを特徴とするパワーオンクリア回路。 - 前記プルダウン素子は、定電流源であることを特徴とする請求項1記載のパワーオンクリア回路。
- 前記プルダウン素子は、プルダウン抵抗であることを特徴とする請求項1記載のパワーオンクリア回路。
- パワーオンクリア回路において、
一端が電源端子に設けられ、他端がインバータの入力端子に設けられ、電源電圧が立ち上がり始めると、電荷をチャージしていき、前記他端の電圧が電源電圧近傍になっていき、その後所定時間が経過すると、前記電荷をディスチャージしていき、前記他端の電圧が接地電圧近傍になっていく容量と、
通常の反転電圧未満の反転電圧によって前記他端の電圧を反転し、パワーオンクリア回路の出力端子に接続された回路を初期化するための信号を出力する前記インバータと、
を備えることを特徴とするパワーオンクリア回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007327296A JP2009152735A (ja) | 2007-12-19 | 2007-12-19 | パワーオンクリア回路 |
TW097147439A TW200937856A (en) | 2007-12-19 | 2008-12-05 | Power on clear circuit |
US12/330,800 US20090160506A1 (en) | 2007-12-19 | 2008-12-09 | Power-on clear circuit |
KR1020080129257A KR20090067076A (ko) | 2007-12-19 | 2008-12-18 | 파워 온 클리어 회로 |
CNA2008101886692A CN101465634A (zh) | 2007-12-19 | 2008-12-19 | 电源接通清除电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007327296A JP2009152735A (ja) | 2007-12-19 | 2007-12-19 | パワーオンクリア回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009152735A true JP2009152735A (ja) | 2009-07-09 |
Family
ID=40787841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007327296A Pending JP2009152735A (ja) | 2007-12-19 | 2007-12-19 | パワーオンクリア回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20090160506A1 (ja) |
JP (1) | JP2009152735A (ja) |
KR (1) | KR20090067076A (ja) |
CN (1) | CN101465634A (ja) |
TW (1) | TW200937856A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8797070B2 (en) | 2012-01-30 | 2014-08-05 | Seiko Instruments Inc. | Power-on reset circuit |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8299825B2 (en) * | 2009-10-30 | 2012-10-30 | Apple Inc. | Electronic age detection circuit |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4210829A (en) * | 1978-10-02 | 1980-07-01 | National Semiconductor Corporation | Power up circuit with high noise immunity |
JP2741022B2 (ja) * | 1987-04-01 | 1998-04-15 | 三菱電機株式会社 | パワーオンリセツトパルス発生回路 |
JPH0474015A (ja) * | 1990-07-13 | 1992-03-09 | Mitsubishi Electric Corp | 半導体集積回路装置 |
KR0157885B1 (ko) * | 1995-07-08 | 1999-03-20 | 문정환 | 전원 공급 감지 회로 |
US5703510A (en) * | 1996-02-28 | 1997-12-30 | Mitsubishi Denki Kabushiki Kaisha | Power on reset circuit for generating reset signal at power on |
JP3581610B2 (ja) * | 1999-10-25 | 2004-10-27 | セイコーインスツルメンツ株式会社 | ラッチ回路 |
JP4462743B2 (ja) * | 2000-03-29 | 2010-05-12 | 株式会社ルネサステクノロジ | パワーオンリセット回路 |
-
2007
- 2007-12-19 JP JP2007327296A patent/JP2009152735A/ja active Pending
-
2008
- 2008-12-05 TW TW097147439A patent/TW200937856A/zh unknown
- 2008-12-09 US US12/330,800 patent/US20090160506A1/en not_active Abandoned
- 2008-12-18 KR KR1020080129257A patent/KR20090067076A/ko not_active Application Discontinuation
- 2008-12-19 CN CNA2008101886692A patent/CN101465634A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8797070B2 (en) | 2012-01-30 | 2014-08-05 | Seiko Instruments Inc. | Power-on reset circuit |
Also Published As
Publication number | Publication date |
---|---|
CN101465634A (zh) | 2009-06-24 |
KR20090067076A (ko) | 2009-06-24 |
US20090160506A1 (en) | 2009-06-25 |
TW200937856A (en) | 2009-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4786369B2 (ja) | 電源検出回路 | |
JP2010166108A (ja) | 遅延回路 | |
JP2010028424A (ja) | リセット信号生成回路 | |
JP3702159B2 (ja) | 半導体集積回路装置 | |
JP2004153689A (ja) | レベルシフタ | |
EP3154199B1 (en) | A new power-on reset circuit | |
US8797070B2 (en) | Power-on reset circuit | |
US20200258554A1 (en) | Shift register unit circuit and driving method, shift register, gate drive circuit, and display apparatus | |
JP2010147835A (ja) | パワーオンリセット回路 | |
JP4229804B2 (ja) | 半導体出力回路 | |
JP2009152735A (ja) | パワーオンクリア回路 | |
JP2012105007A (ja) | パワーオンリセット回路 | |
US20140132326A1 (en) | Pulse noise suppression circuit and pulse noise suppression method thereof | |
JP2004153577A (ja) | インバータ回路 | |
JP3757518B2 (ja) | パワーオン・リセット回路 | |
JP2006074210A (ja) | 半導体集積回路装置のリセット回路 | |
JP5434896B2 (ja) | 低電圧保護回路 | |
JP4086049B2 (ja) | パワーオン・リセット回路 | |
JPH0514158A (ja) | パワーオンリセツトパルス制御回路 | |
US7919987B1 (en) | Logic signal transmitting circuit | |
KR100715601B1 (ko) | 파워온 리셋 회로 | |
JP2000332586A (ja) | パワーオンリセット回路 | |
JP2006279370A (ja) | パワーオンリセット回路 | |
JP2005159996A (ja) | パワーオンリセット回路 | |
JP2003318725A (ja) | レベルシフト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |