JP2009136447A - 光源制御システム、シャッタ制御システム。内視鏡プロセッサ、および内視鏡システム - Google Patents

Abstract

【課題】ＸＹアドレス型撮像素子で撮像する動画像の歪みを低減化する。
【解決手段】内視鏡システムは撮像素子および光源ユニットを有する。撮像素子はＣＭＯＳ撮像素子である。フィールド期間は共通期間と読出期間とを有する。各画素において電荷蓄積可能期間中の受光量に応じた信号電荷を生成し、蓄積させる。共通期間と共通期間に前後する読出し期間の一部とが電化蓄積可能期間を構成する。読出期間中に、各行の画素信号を順番に読出させる。共通期間中に光源ユニットにパルス発光させる。読出し期間中に光源ユニットの発光を停止させる。
【選択図】図５

Description

本発明は、ライン露光を行なうＣＭＯＳ撮像素子によって撮像される動画像において、動く被写体の歪みを低減化させるための、光源の制御またはシャッタの制御に関する。

動画を撮像する機器として挿入管の先端に撮像素子を設けた電子内視鏡が知られている。従来の電子内視鏡には、ＣＣＤ撮像素子が用いられていた。しかし、製造コストや電力消費量の観点においてＣＣＤ撮像素子より有利なＣＭＯＳ撮像素子を電子内視鏡に用いることが提案されている（特許文献１参照）。

しかし、一般的にＣＭＯＳ撮像素子にはライン露光により撮像させるため、高速で動く被写体を撮像する場合に被写体像に歪みが生じることが問題であった。
特開２００２−５８６４２号公報

したがって、本発明では、動く被写体を、ＣＭＯＳ撮像素子のようにライン露光を行なうＸＹアドレス型撮像素子によって撮像した画像に生じる歪みを低減化させる光源制御システム、およびシャッタ制御システムの提供を目的とする。

本発明の光源制御システムは、第１、第２の方向に沿って配置される複数の画素が受光量に応じて生成する信号電荷を第１の方向に沿って並ぶ画素の列である画素列毎に画素信号として読出すことにより画像信号を生成するＸＹアドレス型撮像素子が画素列に関わらず共通する共通期間と画素列毎に異なる変動期間とが連続して構成される蓄積期間における別々の画素列に配置される複数の画素による信号電荷の生成と共通期間の後の読出期間に蓄積期間に生成させた信号電荷の画素列毎の読出しとを繰返させることにより動画像を撮影するように制御される場合に読出期間を検知する検知部と、読出期間中ＸＹアドレス型撮像素子により撮像される被写体を照明するための照明光の出射を停止するように照明光の出射と出射停止とを切替え可能な光源を制御する制御部とを備えることを特徴としている。

なお、制御部は、光源に照明光をパルス発光させることが好ましい。

また、ＸＹアドレス型撮像素子は、電子内視鏡に設けられることが好ましい。

本発明のシャッタ制御システムは、第１、第２の方向に沿って配置される複数の画素が受光量に応じて生成する信号電荷を第１の方向に沿って並ぶ画素の列である画素列毎に画素信号として読出すことにより画像信号を生成するＸＹアドレス型撮像素子が画素列に関わらず共通する共通期間と画素列毎に異なる変動期間とを有する蓄積期間における別々の画素列に配置される複数の画素による信号電荷の生成と共通期間の後の読出期間に蓄積期間に生成させた信号電荷の画素列毎の読出しとを繰返させることにより動画像を撮影するように制御される場合に読出期間を検知する検知部と、読出期間中ＸＹアドレス型撮像素子に入射する光を遮光するようにＸＹアドレス型撮像素子の受光面に配置され光の透過と遮光とを切替え可能なシャッタを制御する制御部とを備えることを特徴としている。

なお、ＸＹアドレス型撮像素子は、電子内視鏡に設けられることを特徴としている。

本発明の第１の内視鏡プロセッサは、第１、第２の方向に沿って配置される複数の画素が受光量に応じて生成する信号電荷を第１の方向に沿って並ぶ画素の列である画素列毎に画素信号として読出すことにより画像信号を生成するＸＹアドレス型撮像素子を画素列に関わらず共通する共通期間と画素列毎に異なる変動期間とを有する蓄積期間における別々の画素列に配置される複数の画素による信号電荷の生成と共通期間の後の読出期間に蓄積期間に生成させた信号電荷の画素列毎の読出しとを繰返させることにより動画像を撮影するように制御する第１の制御部と、読出期間中ＸＹアドレス型撮像素子により撮像される被写体を照明するための照明光の出射を停止するように照明光の出射と出射停止とを切替え可能な光源を制御する第２の制御部とを備えることを特徴としている。

本発明の第２の内視鏡プロセッサは、第１、第２の方向に沿って配置される複数の画素が受光量に応じて生成する信号電荷を第１の方向に沿って並ぶ画素の列である画素列毎に画素信号として読出すことにより画像信号を生成するＸＹアドレス型撮像素子を画素列に関わらず共通する共通期間と画素列毎に異なる変動期間とを有する蓄積期間における別々の画素列に配置される複数の画素による信号電荷の生成と共通期間の後の読出期間に蓄積期間に生成させた信号電荷の画素列毎の読出しとを繰返させることにより動画像を撮影するように制御する第１の制御部と、読出期間中ＸＹアドレス型撮像素子に入射する光を遮光するようにＸＹアドレス型撮像素子の受光面に配置され光の透過と遮光とを切替え可能なシャッタを制御する第２の制御部とを備えることを特徴としている。

本発明の第１の内視鏡システムは、第１、第２の方向に沿って配置される複数の画素が受光量に応じて生成する信号電荷を第１の方向に沿って並ぶ画素の列である画素列毎に画素信号として読出すことにより画像信号を生成するＸＹアドレス型撮像素子を有する電子内視鏡と、画素列に関わらず共通する共通期間と画素列毎に異なる変動期間とを有する蓄積期間における別々の画素列に配置される複数の画素による信号電荷の生成と共通期間の後の読出期間に蓄積期間に生成させた信号電荷の画素列毎の読出しとを繰返させることにより動画像を撮影するようにＸＹアドレス型撮像素子を制御する第１の制御部と、ＸＹアドレス型撮像素子により撮像される被写体を照明するための照明光の出射と出射停止とを切替え可能な光源と、読出期間中照明光の出射を停止するように光源を制御する第２の制御部とを備えることを特徴としている。

本発明の第２の内視鏡システムは、第１、第２の方向に沿って配置される複数の画素が受光量に応じて生成する信号電荷を第１の方向に沿って並ぶ画素の列である画素列毎に画素信号として読出すことにより画像信号を生成するＸＹアドレス型撮像素子を有する電子内視鏡と、画素列に関わらず共通する共通期間と画素列毎に異なる変動期間とを有する蓄積期間における別々の画素列に配置される複数の画素による信号電荷の生成と共通期間の後の読出期間に蓄積期間に生成させた信号電荷の画素列毎の読出しとを繰返させることにより動画像を撮影するようにＸＹアドレス型撮像素子を制御する第１の制御部と、ＸＹアドレス型撮像素子の受光面に配置され光の透過と遮光とを切替え可能なシャッタと、読出期間中ＸＹアドレス型撮像素子に入射する光を遮光するようにシャッタを制御する第２の制御部とを備えることを特徴としている。

本発明によれば、照明光以外の光が被写体に照射されない状況において全画素への光の入射時期を一致させること、および信号電荷の蓄積を全画素で同時に開始することが可能である。したがって、信号電荷の蓄積時期を全画素において一致させることが出来るので、動画像の歪みが低減化される。

以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の第１の実施形態を適用した内視鏡光源制御システムを有する内視鏡システムの内部構成を概略的に示すブロック図である。

内視鏡システム１０は、内視鏡プロセッサ２０、電子内視鏡３０、およびモニタ１１によって構成される。内視鏡プロセッサ２０は、電子内視鏡３０、及びモニタ１１に接続される。

内視鏡プロセッサ２０から被写体に照射するための照明光が電子内視鏡３０に供給される。照明光を照射された被写体が電子内視鏡３０により撮像される。電子内視鏡３０の撮像により生成する画像信号が内視鏡プロセッサ２０に送られる。

内視鏡プロセッサ２０では、電子内視鏡３０から得られた画像信号に対して所定の信号処理が施される。所定の信号処理を施した画像信号はモニタ１１に送信され、送信された画像信号に相当する画像がモニタ１１に表示される。

内視鏡プロセッサ２０には光源ユニット４０、映像信号処理回路２１、タイミングジェネレータ２２、およびシステムコントローラ２３などが設けられる。後述するように、光源ユニット４０は被写体に照射する照明光をライトガイド３１の入射端に出射する。また、後述するように、映像信号処理回路２１では画像信号に対して所定の信号処理が施される。タイミングジェネレータ２２により内視鏡システム１０の各部位の駆動時期が制御される。システムコントローラ２３により内視鏡システム１０全体の動作が制御される。

内視鏡プロセッサ２０と電子内視鏡３０とを接続すると、光源ユニット４０と電子内視鏡３０に設けられるライトガイド３１とが光学的に接続される。また、内視鏡プロセッサ２０と電子内視鏡３０とを接続すると、映像信号処理回路２１と電子内視鏡３０に設けられる撮像素子３２とが、内視鏡プロセッサ２０に設けられるタイミングジェネレータ２２と撮像素子３２とが電気的に接続される。

図２に示すように、光源ユニット４０は、ランプ４１、ロータリーシャッタ４２、集光レンズ４３、電源回路４４、モータ４５、およびロータリーシャッタ駆動回路４６などによって構成される。

ランプ４１は、例えばキセノンランプやハロゲンランプであり、白色光を出射する。ランプ４１から出射される白色光をライトガイド３１の入射端に導くための光路中にロータリーシャッタ４２および集光レンズ４３が設けられる。

ロータリーシャッタ４２は円板上に開口部と遮光部とが設けられる。光源ユニット４０から白色光を出射するときには、光路上に開口部が挿入される。一方、白色光の出射を停止するときには、光路上に遮光部が挿入され、遮光される。モータ４５の回転速度を調整することにより白色光の出射と出射停止の切替え周期が調整される。

なお、モータ４５によるロータリーシャッタ４２の駆動は、ロータリーシャッタ駆動回路４６により制御される。また、後述するように、ロータリーシャッタ駆動回路４６は、タイミングジェネレータ２２から発信されるクロック信号およびシステムコントローラ２３から発信される読出期間検知信号に基づいて、ロータリーシャッタ４２を駆動する。

集光レンズ４３により、光源ユニット４０から出射される白色光が集光され、ライトガイド３１の入射端に入射する。

ランプ４１には、電源回路４４から電力が供給される。電源回路４４からのランプ４１への電力の供給のＯＮ／ＯＦＦは、システムコントローラ２３により制御される。

次に電子内視鏡３０の構成について詳細に説明する（図１参照）。電子内視鏡３０には、ライトガイド３１、撮像素子３２、配光レンズ３３、および対物レンズ３４などが設けられる。ライトガイド３１は、内視鏡プロセッサ２０との接続部分から電子内視鏡３０の挿入管３５の先端まで延設される。

前述のように光源ユニット４０から出射される白色光がライトガイド３１の入射端に入射される。入射端に入射された光は、出射端まで伝達される。ライトガイド３１の出射端から出射する光が、配光レンズ３３を介して挿入管３５先端付近に照射される。

白色光が照射されたときの被写体の反射光による光学像が、対物レンズ３４を介して撮像素子３２の受光面に到達する。撮像素子３２には、タイミングジェネレータ２２からクロック信号およびフィールド信号が送信される。クロック信号およびフィールド信号に基づいて、受光する光学像に対応する画像信号が生成される。

撮像素子３２は、ＸＹアドレス型のＣＭＯＳ撮像素子である。図３に示すように、撮像素子３２の受光面には行列状に複数の画素５０が配置される。各画素５０において受光量に応じた画素信号が生成される。画素信号は、順番に出力部３２ｏを介して読出される。フィールド信号の半周期である１フィールド期間内に読出される画素信号の集合によって画像信号が形成される。なお、画素信号を出力させる画素５０は、行選択回路３２ｒおよび列選択回路３２ｃによって選択される。

図４を用いて、各画素５０の内部構成を以下に説明する。図４は、画素の内部構成を示す回路図である。画素５０は、フォトダイオード（ＰＤ）５１、フローティングディフュージョン（ＦＤ）５２、転送トランジスタ５３、リセットトランジスタ５４、増幅トランジスタ５５、および行選択トランジスタ５６によって構成される。

ＰＤ５１が光電変換することにより受光量に応じた信号電荷が生成される。転送トランジスタ５３をＯＮすることにより、信号電荷はＦＤ５２に転送される。ＦＤ５２はキャパシタであり、蓄積する信号電荷に応じて電位が変わる。

リセットトランジスタ５４をＯＮにすることにより、ＦＤ５２がリセットされ、ＦＤ５２に蓄積された信号電荷が電圧源Ｖｄｄに掃出され、ＦＤ５２の電位は電圧源Ｖｄｄの電位にリセットされる。

増幅トランジスタ５５により出力インピーダンスが調整され、ＦＤ５２の電位に応じた信号電位が画素５０から行選択トランジスタ５６に出力される。

行選択トランジスタ５６がＯＮに切替えられるときに、信号電位は垂直読出し線３２ｖに出力される。垂直読出し線３２ｖは同じ列に並ぶすべての画素５０に接続される。行選択トランジスタ５６を行毎に別々にＯＮにすることにより、同じ列の垂直読出し線３２ｖに接続される画素５０の画素信号を別々に出力することが可能である。

各垂直読出し線３２ｖは、ＣＤＳ／ＳＨ回路３２ｃｄｓに接続される。厳密にはリセット後のＦＤ５２の電位にはリセットノイズが含まれており、その後に転送される信号電荷に相当する信号電位にもリセットノイズが混入する。ＣＤＳ／ＳＨ回路３２ｃｄｓの相関二重サンプリングにより、混入したリセットノイズが除去され、ＰＤ５１が蓄積した信号電荷に相当する信号電位が画素信号として出力される。

ＣＤＳ／ＳＨ回路３２ｃｄｓは、列選択トランジスタ３２ｃｓを介して水平読出し線３２ｈに接続される。各列の列選択トランジスタ３２ｃｓが順番にＯＮに切替えられることにより、各列のＣＤＳ／ＳＨ回路３２ｃｄｓが生成した画素信号が水平読出し線３２ｈおよび出力部３２ｏを介して映像信号処理回路２１に出力される。

リセットトランジスタ５４および行選択トランジスタ５６のＯＮ／ＯＦＦの切替えとＣＤＳ／ＳＨ回路３２ｃｄｓによる相関二重サンプリングの動作とは、行選択回路３２ｒによって制御される。列選択トランジスタ３２ｃｓのＯＮ／ＯＦＦの切替えは、列選択回路３２ｃによって制御される。

行選択回路３２ｒおよび列選択回路３２ｃは、タイミングジェネレータ２２から受信するクロック信号およびフィールド信号に基づいて、切替え動作および相関二重サンプリング動作を制御する。

なお、転送トランジスタ５３は、行毎に別々の転送信号線（図示せず）に接続されており、行毎に別々のタイミングで転送信号ΦＴがＨＩＧＨに切替えられる。転送信号ΦＴがＨＩＧＨに切替えられている間、転送トランジスタ５３はＯＮ、すなわち導通状態となる。

また、リセットトランジスタ５４は、行毎に別々のリセット信号線（図示せず）に接続されており、行毎に別々のタイミングでリセット信号ΦＲがＨＩＧＨに切替えられる。リセット信号ΦＲがＨＩＧＨに切替えられている間、リセットトランジスタ５４はＯＮ、すなわち導通状態となる。

また、行選択トランジスタ５６は、行毎に別々の行選択信号線（図示せず）に接続されており、行毎に別々のタイミングで行選択信号ΦＳＬがＨＩＧＨに切替えられる。行選択信号ΦＳＬがＨＩＧＨに切替えられる間、行選択トランジスタ５６はＯＮ、すなわち導通状態となる。

上述のように出力される画素信号の集合である画像信号が、映像信号処理回路２１に送信される。映像信号処理回路２１において、所定の信号処理が施される。なお、各フィールド期間において最初に読出す１行目の画素５０の行選択信号である第１の行選択信号ΦＳＬ１と、最後に読出す最終行であるｍ行目の画素５０の行選択信号である第ｍの行選択信号ΦＳＬｍも映像信号処理回路２１に送信される。第１、第ｍの行選択信号ΦＳＬ１、ΦＳＬｍは、システムコントローラ２３に送信される。システムコントローラ２３は、第１の行選択信号ΦＳＬ１を受信してから第ｍの行選択信号ΦＳＬｍを受信するまでの間に読出期間検知信号をロータリーシャッタ駆動回路４６に送信する。

上述のような構成である撮像素子３２と光源ユニット４０の動作について、図５、図６のタイミングチャートを用いて説明する。図５は、１フィールドの画像信号を構成する画素信号を読出すときの撮像素子３２の制御を示すタイミングチャートである。図６は、連続するフィールドそれぞれにおいて画像信号を読出すときの撮像素子３２および光源ユニット４０の駆動制御を示すタイミングチャートである。

ｔ１のタイミングにおいて第１のリセット信号ΦＲ１がＨＩＧＨに切替えられ（（リセット信号欄参照）、１行目に配置された画素５０におけるリセットトランジスタ５４がＯＮになる。リセットトランジスタ５４をＯＮにすることにより、ＦＤ５２がリセットされる。

ＦＤ５２がリセットされた直後のｔ２のタイミングにおいて、第１の行選択信号ΦＳＬ１がＨＩＧＨに切替えられ、１行目に配置された画素５０の画素信号が出力可能となる（第１の行選択信号ΦＳＬ１欄参照）。なお、第１の行選択信号ΦＳＬ１は、後述する第ｎの列選択信号ΦＳＣｎがＨＩＧＨになり１行目の全画素５０の画素信号を読出すまで、ＨＩＧＨのまま維持される。

次のｔ３のタイミングにおいて、プレホールド信号ΦＳＨＰがＨＩＧＨに切替えられ、１行目の全画素５０のリセット時のＦＤ５２の電位が各列のＣＤＳ／ＳＨ回路３２ｃｄｓにサンプルホールドされる。

次のｔ４のタイミングにおいて、第１の転送信号ΦＴ１がＨＩＧＨに切替えられ、１行目の画素５０のＰＤ５１に蓄積された信号電荷がＦＤ５２に転送される。

次のタイミングｔ５において、データホールド信号ΦＳＨＤがＨＩＧＨに切替えられ、１行目の全画素５０における電荷転送時のＦＤ５２の電位が各列のＣＤＳ／ＳＨ回路３２ｃｄｓにサンプルホールドされる。ＣＤＳ／ＳＨ回路３２ｃｄｓは減算回路を有しており、電荷転送時のＦＤ５２の電位からリセット時の電位を減じた信号電位が画素信号としてＣＤＳ／ＳＨ回路３２ｃｄｓから出力可能となる。

次のタイミングｔ６において、第１の列選択信号ΦＳＣ１がＨＩＧＨに切替えられることにより１列目の列選択トランジスタが導通状態となり、１列目のＣＤＳ／ＳＨ回路３２ｃｄｓにサンプルホールドされた画素信号が水平読出し線３２ｈおよび出力部３２ｏを介して映像信号処理回路２１に出力される。

１列目の画素信号が読出されると、第２の列選択信号ΦＳＣ２がＨＩＧＨに切替えられ、２列目のＣＤＳ／ＳＨ回路３２ｃｄｓにサンプルホールドされた画素信号が映像信号処理回路２１に出力される。以後、同様に、それぞれの列の列選択信号ΦＳＣが順番にＨＩＧＨに切替わり、１行目の各列の画素信号が出力される。

タイミングｔ７において、第ｎの列選択信号ΦＳＣｎがＨＩＧＨに切替えられ、最終列であるｎ列目のＣＤＳ／ＳＨ回路３２ｃｄｓから画素信号が出力されると、１行目の画素５０からの画素信号の読出しが終了する。また、第１の行選択信号がＬＯＷに切替えられる。

１行目の画素信号の読出しが終了すると、次に第２のリセット信号ΦＲ２がＨＩＧＨに切替えられ、２行目の画素信号の読出しが開始される。タイミングｔ１〜タイミングｔ７の動作と同様にして、２行目の画素５０から画素信号が読出される（期間ｐ１参照）。

以後、同様に、それぞれの行のリセット信号ΦＲおよび行選択信号ΦＳＬが順番にＨＩＧＨに切替えられ、タイミングｔ１〜タイミングｔ６の動作と同様にして、各行の画素信号が読出される。

期間ｐ２において、第ｍの行選択信号ΦＳＬｍがＨＩＧＨに維持されている間に、最終行であるｍ行目の画素信号が読出される。１行目〜ｍ行目の画素信号が読出されることにより、１フィールド期間の画像信号の読出しが終了する。

次に、連続するフィールドにおける画像信号を読出すときの撮像素子３２および光源ユニット４０の制御について説明する。

タイミングジェネレータ２２は、周期が１／３０秒であるフィールド信号を生成し、撮像素子３２、および光源ユニット４０などに送信する。フィールド信号がＨＩＧＨである期間およびＬＯＷである期間が、前述のフィールド期間に定められる（図６フィールド信号欄参照）。

フィールド期間は、共通期間と読出期間とに分割される（図６下端参照）。フィールド信号のＨＩＧＨ／ＬＯＷの切替え時期が、共通期間の開始時期に定められる。共通期間の終了時期から次のフィールド信号のＨＩＧＨ／ＬＯＷの切替え時期までが、読出期間に定められる。

読出期間に各行の画素信号が行毎に順番に行なわれる。図６においてΦＳＬ１がＨＩＧＨである期間は図５におけるΦＳＬ１がＨＩＧＨである期間に相当し、図６においてΦＳＬ１がＨＩＧＨである間にＰＤ５１からＦＤ５２への信号電荷の転送や１行目の画素信号の読出しが行なわれる。他の行選択信号ΦＳＬ２〜ΦＳＬｍに関しても同様である。

前述のように、ＰＤ５１に蓄積された信号電荷は、転送トランジスタ５３を導通させることによりＦＤ５２に転送される。転送トランジスタ５３の導通を停止するときに、ＰＤ５１による信号電荷の蓄積が開始される。したがって、各行の転送トランジスタがＬＯＷである期間が、各行における信号電荷の蓄積可能期間である（図６電荷蓄積可能期間参照）。信号電荷のＦＤ５２への転送時期は行毎に異なっており、信号電荷の蓄積可能期間も行毎に異なっている。なお、図６において、行選択信号がＨＩＧＨである時期を転送信号がＨＩＧＨである時期とみなす。

第１のフィールド期間における１行目の画素信号の読出し終了以降の読出期間（変動期間、ΦＳＬ１欄符号Ａ参照）と、連続する第２のフィールド期間の共通期間とによって構成される期間が、１行目の画素５０の信号電荷の蓄積可能期間である。この蓄積可能期間中の受光量に応じて信号電荷が蓄積され、第２のフィールド期間の１行目の画素信号として読出される。

第１のフィールド期間における２行目の画素信号の読出し終了移行の読出期間（ΦＳＬ２欄符号Ａ参照）と、連続する第２のフィールド期間の共通期間と、第２のフィールド期間における２行目の画素信号の読出し開始までの読出期間（ΦＳＬ２欄符号Ｂ参照）とによって構成される期間が、２行目の画素５０の信号電荷の蓄積可能期間である。この蓄積可能期間中の受光量に応じて信号電荷が蓄積され、第２のフィールド期間の２行目の画素信号として読出される。

他の行の画素５０についても、共通期間と共通期間に前後する読出期間の一部であって行毎に異なる期間（変動期間）とにより構成される期間が、各行の蓄積可能期間となる。

上述のように駆動される撮像素子３２に対して、光源ユニット４０は共通期間にのみパルス発光するように、ロータリーシャッタ４２が駆動される（光源ユニット欄参照）。また、読出期間中の光源ユニット４０から発光を停止するように、ロータリーシャッタ４２が駆動される。なお、読出期間中の光源ユニット４０からの発光停止は、システムコントローラ２３から発信される読出期間検知信号に基づく。

したがって、行毎に異なる蓄積可能期間の中で、互いに重なる共通期間にのみ被写体の反射光が受光され、各行における信号電荷の生成時期が一致する。

以上のように、本発明の第１の実施形態である内視鏡光源制御システムによれば、電子内視鏡による通常の観察状況、すなわち照明光以外の光が被写体に照射されない状況において、全画素５０での照明光による光学像の実際の受光時期および受光時間を一致させることが可能となる。したがって、動く被写体をＣＭＯＳ撮像素子によって撮像しても、歪みの少ない画像を得ることが可能になる。

また、パルス発光する照明光により被写体を撮像する場合に、本実施形態のように発光時期を制限しなければ、発光するパルス数が行によって異なることがあり得る。発光するパルス数が異なることにより、被写体の露光ムラが生じる可能性があった。しかし、第１の実施形態によれば、発光するパルス数が、全行において一致し、照明光量が同一となる。したがって、このような露光ムラの発生が防止される。

次に、本発明の第２の実施形態であるシャッタ制御システムについて説明する。第２の実施形態は、共通期間以外の期間に撮像素子の受光面への光の入射を防ぐ方法が第１の実施形態と異なっている。以下、第１の実施形態と異なる部位を中心に説明する。なお、第１の実施形態と同じ機能を有する部位には同じ符号を付す。

図７において、内視鏡プロセッサ２００は、第１の実施形態と同様に、光源ユニット４０、映像信号処理回路２１、タイミングジェネレータ２２、およびシステムコントローラ２３などが設けられる。

第１の実施形態と同様に、光源ユニット４０は被写体に照射する照明光をライトガイド３１の入射端に向けて出射する。また、第１の実施形態と同様に、映像信号処理回路２１では画像信号に対して所定の信号処理が施される。また、第１の実施形態と同様にタイミングジェネレータ２２により内視鏡システム１００の各部位の駆動時期が制御される。システムコントローラ２３により、第１の実施形態と同様、内視鏡システム１００全体の動作が制御される。

光源ユニット４０の構成および機能は第１の実施形態と同じである。第１の実施形態と異なり、ロータリーシャッタ駆動回路４６にはシステムコントローラ２３から読出期間検知信号が送信されない。

電子内視鏡３００には、第１の実施形態と同様に、ライトガイド３１、撮像素子３２、配光レンズ３３、および対物レンズ３４が設けられる。さらに、第１の実施形態と異なり、電子内視鏡３００には、シャッタ３６が設けられる。

シャッタ３６は液晶素子であり、撮像素子３２の受光面に設けられ、受光面に入射する光学像の遮光と透過とが切替えられる。遮光と透過との切替えは、システムコントローラ２３により制御される。

撮像素子３２は、第１の実施形態と同様に駆動され、画像信号が生成され、映像信号処理回路２１に送信される。第１の実施形態と同様に、第１、第ｍの行選択信号ΦＳＬ１、ΦＳＬｍも映像信号処理回路２１に送信される。第１、第ｍの行選択信号ΦＳＬ１、ΦＳＬｍは、システムコントローラ２３に送信される。システムコントローラ２３は、第１の行選択信号ΦＳＬ１を受信してから第ｍの行選択信号ΦＳＬｍを受信するまでの間にシャッタ３６に光を遮光させる。

上述のような構成である撮像素子３２とシャット３６との動作について図８のタイミングチャートを用いて説明する。図８は、連続するフィールドそれぞれにおいて画像信号を読出すときの撮像素子３２の駆動制御およびシャッタ３６の開閉状況を示すタイミングチャートである。なお、１フィールドの画像信号を構成する画素信号を読出すときの撮像素子３２の制御は、第１の実施形態と同様である（図５参照）。

第１の実施形態と同様に、フィールド期間は共通期間と読出期間とに分割される。また、フィールド信号のＨＩＧＨ／ＬＯＷの切替え時期が、共通期間の開始時期に定められる。また、共通期間の終了時期から次のフィールド信号のＨＩＧＨ／ＬＯＷの切替え時期までが、読出期間に定められる。

第１の実施形態と同様に、共通期間と共通期間に前後する読出期間の一部とにより構成される期間が、各行の蓄積可能期間となる。各行の蓄積可能期間中の受光量に応じて信号電荷が蓄積され、読出期間において各行の行選択信号がＨＩＧＨに切替わるときに、信号電荷がＦＤ５２に転送され、画素信号が読出される。

第１の実施形態と異なり、光源ユニット４０は共通期間だけでなく読出期間中もパルス発光するように、ロータリーシャッタ４２が駆動される（光源ユニット欄参照）。

前述のように、共通期間中には、シャッタ３６に光学像を透過させる（シャッタ欄参照）。一方、読出期間中には、シャッタ３６に光学像を遮光させる。したがって、行毎に異なる蓄積可能機関の中で、互いに重なる共通期間にのみ、被写体の反射光が撮像素子３２の受光面に到達する。それゆえ、各行における信号電荷の生成時期が一致する。

以上のように、本発明の第２の実施形態であるシャッタ制御システムによれば、ＣＭＯＳ撮像素子に動画像を撮影させる場合に、ライン露光させながら全画素５０での照明光による光学像の実際の受光時期および受光時間を一致させることが可能となる。

また、第１の実施形態と同様に、パルス発光する照明光を被写体に照射する場合でも、被写体の露光ムラの発生が防がれる。

なお、第１、第２の実施形態において、パルス発光が可能な光源ユニットを用いる構成であるが、他の光源を用いてもよい。第１の実施形態においては、発光および発光停止を切替え可能な光源ユニットであれば、読出期間中に発光停止すれば、第１の実施形態と同様の効果が得られる。例えば、発光ダイオードを用いることが可能である。また、第２の実施形態においては、シャッタ３６により撮像素子３２への光学像の透過と遮光とを切替えるので、発光および発光停止を切替えられなくてもよい。

また、第１、第２の実施形態では、光源ユニット４０は内視鏡プロセッサ２０、２００内部に設けられる構成であるが、内視鏡プロセッサ２０の外部ユニットとして用いられる構成であってもよい。

また第１の実施形態の光源制御システムまたは第２の実施形態のシャッタ駆動システムは、内視鏡システムに設けられる構成であるが、他の動画像撮影装置に用いられてもよい。例えば、光源ユニットを備えた暗所での撮影用のビデオカメラに、第１の実施形態の光源制御システムを適用しても、第１の実施形態と同様の効果が得られる。また、通常のビデオカメラに第２の実施形態のシャッタ制御システムを適用しても、第２の実施形態と同様の効果が得られる。

また、本実施形態では、画素５０は行列状に配置される構成であるが、互いに向きの異なる第１、第２の方向に沿って並べられ、第１の方向に沿った画素の列毎に画素信号の読出しが行なわれる構成であってもよい。さらに、本実施形態では、行毎に画素信号が読出される構成であるが、列毎に読出されてもよい。

また、本実施形態では、ＣＭＯＳ撮像素子を用いたが、ＸＹアドレス型のいかなる撮像素子を用いても、本実施形態と同様の効果が得られる。

本発明の第１の実施形態である光源制御システムを有する内視鏡システムの内部構成を概略的に示すブロック図である。 光源ユニットの内部構成を概略的に示すブロック図である。 撮像素子の概略構成を示すブロック図である。 画素の概略構成を示す回路図である。 １フィールドの画像信号を構成する画素信号を読出すときの撮像素子の制御を示すタイミングチャートである。 連続するフィールドそれぞれにおいて画像信号を読出すときの撮像素子および光源ユニットの駆動制御を示すタイミングチャートである。 本発明の第２の実施形態であるシャッタ制御システムを有する内視鏡システムの内部構成を概略的に示すブロック図である。 連続するフィールドそれぞれにおいて画像信号を読出すときの撮像素子の駆動制御およびシャッタの開閉状況を示すタイミングチャートである。

符号の説明

１０、１００ 内視鏡システム
２０、２００ 内視鏡プロセッサ
２２ タイミングジェネレータ
２３ システムコントローラ
３０、３００ 電子内視鏡
３２ 撮像素子
３２ｃ 列選択回路
３２ｒ 行選択回路
４０ 光源ユニット
４２ ロータリーシャッタ
４６ ロータリーシャッタ駆動回路
５０ 画素
５１ フォトダイオード（ＰＤ）

Claims (9)

1. 第１、第２の方向に沿って配置される複数の画素が受光量に応じて生成する信号電荷を前記第１の方向に沿って並ぶ画素の列である画素列毎に画素信号として読出すことにより画像信号を生成するＸＹアドレス型撮像素子が、画素列に関わらず共通する共通期間と画素列毎に異なる変動期間とが連続して構成される蓄積期間における別々の画素列に配置される複数の画素による前記信号電荷の生成と前記共通期間の後の読出期間に前記蓄積期間に生成させた前記信号電荷の画素列毎の読出しとを繰返させることにより動画像を撮影するように制御される場合に、前記読出期間を検知する検知部と、
   前記読出期間中、前記ＸＹアドレス型撮像素子により撮像される被写体を照明するための照明光の出射を停止するように、前記照明光の出射と出射停止とを切替え可能な光源を制御する制御部とを備える
   ことを特徴とする光源制御システム。
2. 前記制御部は、前記光源に前記照明光をパルス発光させることを特徴とする請求項１に記載の光源制御システム。
3. 前記ＸＹアドレス型撮像素子は、電子内視鏡に設けられることを特徴とする請求項１または請求項２に記載の光源制御システム。
4. 第１、第２の方向に沿って配置される複数の画素が受光量に応じて生成する信号電荷を前記第１の方向に沿って並ぶ画素の列である画素列毎に画素信号として読出すことにより画像信号を生成するＸＹアドレス型撮像素子が、画素列に関わらず共通する共通期間と画素列毎に異なる変動期間とを有する蓄積期間における別々の画素列に配置される複数の画素による前記信号電荷の生成と前記共通期間の後の読出期間に前記蓄積期間に生成させた前記信号電荷の画素列毎の読出しとを繰返させることにより動画像を撮影するように制御される場合に、前記読出期間を検知する検知部と、
   前記読出期間中、前記ＸＹアドレス型撮像素子に入射する光を遮光するように、前記ＸＹアドレス型撮像素子の受光面に配置され光の透過と遮光とを切替え可能なシャッタを制御する制御部とを備える
   ことを特徴とするシャッタ制御システム。
5. 前記ＸＹアドレス型撮像素子は、電子内視鏡に設けられることを特徴とする請求項３に記載のシャッタ制御システム。
6. 第１、第２の方向に沿って配置される複数の画素が受光量に応じて生成する信号電荷を前記第１の方向に沿って並ぶ画素の列である画素列毎に画素信号として読出すことにより画像信号を生成するＸＹアドレス型撮像素子を、画素列に関わらず共通する共通期間と画素列毎に異なる変動期間とを有する蓄積期間における別々の画素列に配置される複数の画素による前記信号電荷の生成と前記共通期間の後の読出期間に前記蓄積期間に生成させた前記信号電荷の画素列毎の読出しとを繰返させることにより動画像を撮影するように制御する第１の制御部と、
   前記読出期間中、前記ＸＹアドレス型撮像素子により撮像される被写体を照明するための照明光の出射を停止するように、前記照明光の出射と出射停止とを切替え可能な光源を制御する第２の制御部とを備える
   ことを特徴とする内視鏡プロセッサ。
7. 第１、第２の方向に沿って配置される複数の画素が受光量に応じて生成する信号電荷を前記第１の方向に沿って並ぶ画素の列である画素列毎に画素信号として読出すことにより画像信号を生成するＸＹアドレス型撮像素子を、画素列に関わらず共通する共通期間と画素列毎に異なる変動期間とを有する蓄積期間における別々の画素列に配置される複数の画素による前記信号電荷の生成と前記共通期間の後の読出期間に前記蓄積期間に生成させた前記信号電荷の画素列毎の読出しとを繰返させることにより動画像を撮影するように制御する第１の制御部と、
   前記読出期間中、前記ＸＹアドレス型撮像素子に入射する光を遮光するように、前記ＸＹアドレス型撮像素子の受光面に配置され光の透過と遮光とを切替え可能なシャッタを制御する第２の制御部とを備える
   ことを特徴とする内視鏡プロセッサ。
8. 第１、第２の方向に沿って配置される複数の画素が受光量に応じて生成する信号電荷を前記第１の方向に沿って並ぶ画素の列である画素列毎に画素信号として読出すことにより画像信号を生成するＸＹアドレス型撮像素子を有する電子内視鏡と、
   前記画素列に関わらず共通する共通期間と画素列毎に異なる変動期間とを有する蓄積期間における別々の画素列に配置される複数の画素による前記信号電荷の生成と前記共通期間の後の読出期間に前記蓄積期間に生成させた前記信号電荷の画素列毎の読出しとを繰返させることにより動画像を撮影するように、前記ＸＹアドレス型撮像素子を制御する第１の制御部と、
   前記ＸＹアドレス型撮像素子により撮像される被写体を照明するための照明光の出射と出射停止とを切替え可能な光源と、
   前記読出期間中、前記照明光の出射を停止するように、前記光源を制御する第２の制御部とを備える
   ことを特徴とする内視鏡システム。
9. 第１、第２の方向に沿って配置される複数の画素が受光量に応じて生成する信号電荷を前記第１の方向に沿って並ぶ画素の列である画素列毎に画素信号として読出すことにより画像信号を生成するＸＹアドレス型撮像素子を有する電子内視鏡と、
   前記画素列に関わらず共通する共通期間と画素列毎に異なる変動期間とを有する蓄積期間における別々の画素列に配置される複数の画素による前記信号電荷の生成と前記共通期間の後の読出期間に前記蓄積期間に生成させた前記信号電荷の画素列毎の読出しとを繰返させることにより動画像を撮影するように、前記ＸＹアドレス型撮像素子を制御する第１の制御部と、
   前記ＸＹアドレス型撮像素子の受光面に配置され、光の透過と遮光とを切替え可能なシャッタと、
   前記読出期間中、前記ＸＹアドレス型撮像素子に入射する光を遮光するように、前記シャッタを制御する第２の制御部とを備える
   ことを特徴とする内視鏡システム。

Images