KR20080086899A - Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼 - Google Patents

Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼 Download PDF

Info

Publication number
KR20080086899A
KR20080086899A KR1020087017520A KR20087017520A KR20080086899A KR 20080086899 A KR20080086899 A KR 20080086899A KR 1020087017520 A KR1020087017520 A KR 1020087017520A KR 20087017520 A KR20087017520 A KR 20087017520A KR 20080086899 A KR20080086899 A KR 20080086899A
Authority
KR
South Korea
Prior art keywords
wafer
soi
crystal silicon
transparent insulating
insulating substrate
Prior art date
Application number
KR1020087017520A
Other languages
English (en)
Inventor
아츠오 이토
요시히로 구보타
기요시 미타니
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005374884A external-priority patent/JP2006210898A/ja
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20080086899A publication Critical patent/KR20080086899A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 투명 절연성 기판과 SOI 층의 열팽창계수의 차이에 기인하는 열적 변형, 박리, 균열 등의 발생을 간단한 공정으로 방지할 수 있는 SOI 웨이퍼의 제조 방법을 제공한다. 단결정 실리콘 웨이퍼와 투명 절연성 기판을 접합한 후, 상기 단결정 실리콘 웨이퍼를 박막화함으로써 상기 투명 절연성 기판 상에 SOI 층을 형성하여 SOI 웨이퍼를 제조하는 방법에 있어서, 단결정 실리콘 웨이퍼의 표면으로부터 수소 이온 또는 희가스 이온을 주입하여 웨이퍼 중에 이온 주입층을 형성하고, 해당 단결정 실리콘 웨이퍼의 이온 주입면 및/또는 상기 투명 절연성 기판의 표면을 플라즈마 및/또는 오존으로 처리하고, 상기 처리를 한 표면을 접합면으로 하여, 상기 단결정 실리콘 웨이퍼의 이온 주입면과 상기 투명 절연성 기판의 표면을 실온에서 밀착시켜 접합하고, 상기 이온 주입층에 충격을 가하여 단결정 실리콘 웨이퍼를 기계적으로 박리하여 상기 투명 절연성 기판 상에 SOI 층을 형성한다.

Description

ＳＯＩ 웨이퍼의 제조 방법 및 ＳＯＩ 웨이퍼{PROCESS FOR PRODUCING SOI WAFER AND SOI WAFER}
본 발명은, SOI 웨이퍼의 제조 방법 및 SOI 웨이퍼에 관한 것으로, 특히 투명 절연성 기판 상에 SOI 층을 형성하는 SOI 웨이퍼의 제조 방법 및 SOI 웨이퍼에 관한 것이다. 또한 본 출원은, 하기의 일본 특허 출원에 관련한 것이다. 문헌의 인용에 의한 삽입이 인정되는 지정국에 있어서는, 하기의 출원에 기재된 내용을 참조함으로써 본 출원에 삽입하여, 본 출원의 기재의 일부로 한다.
일본 특허 출원 2004-380643 출원일 2004년 12월28일
일본 특허 출원 2005-374884 출원일 2005년 12월 27일
절연체 상에 실리콘 단결정 층이 형성된 SOI(Silicon On Insulator) 구조를 갖는 SOI 웨이퍼는 고밀도의 반도체 집적 회로를 제작하는 데 적당하며, 예컨대 TFT-LCD(Thin Film Transistor-Liquid Crystal Display; 박막 트랜지스터 액정 디스플레이) 등의 광학 디바이스에도 기대되고 있다.
이러한 광학 디바이스에는, 예컨대 투명한 석영 기판 상에 SOI 층을 형성한 SOI 웨이퍼를 이용하고 있다. 이 경우, 기판이 완전한 절연체이므로, SOI 층 중의 캐리어의 이동도가 기판의 영향을 받지 않고 매우 높게 되며, 특히 고주파로 구동 된 경우의 효과가 현저하다. 더구나, 이러한 SOI 웨이퍼에서는, TFT 영역의 주변에 구동 회로를 일체로 형성할 수도 있으므로, 고밀도의 실장을 행할 수 있다.
이러한 광학 디바이스에 이용되는 SOI 웨이퍼는, SOI 층의 두께를 예컨대 0.5 ㎛ 이하 정도로 얇게 해야만 한다. 따라서 석영 기판과 SOI 층의 접합은, 그러한 두께까지 SOI 층을 박막화하기 위한 연삭, 연마, 또는 디바이스 제작시에 SOI 층에 걸리는 열적, 기계적 응력에 견디도록 강고히 접합할 필요가 있다. 이 때문에, 고온 열처리에 의해 결합력을 높이는 것이 요구된다.
그러나 석영 기판과 SOI 층에서는 열팽창계수가 상이하기 때문에, 접합하기 위한 가열 처리 중에, 혹은 접합 후의 냉각 중에, 또는 연삭, 연마 중에 열적 변형에 의한 응력이 생겨, 석영 기판 또는 SOI 층에 균열이 발생하거나, 이들이 박리되어 파손되는 경우가 있었다. 이러한 문제는 절연성 투명 기판이 석영 기판인 경우로 한정되지 않으며, 단결정 실리콘 웨이퍼를 열팽창계수가 다른 기판과 접합하는 경우에도 필연적으로 생기는 문제이다.
이러한 문제를 해결하기 위하여 수소 이온 주입 박리법을 이용하고 있는 SOI 웨이퍼의 제조 방법으로서, 결합 열처리 공정과 박막화 공정을 교대로 단계적으로 행하여, 열처리시에 발생하는 열응력의 영향을 완화시키는 기술이 개시되어 있다(예컨대 특허 문헌 1 참조).
특허 문헌 1 : 특허 공개 평성11-145438호 공보
본 발명은, 투명 절연성 기판 상에 SOI 층을 형성하는 SOI 웨이퍼의 제조 방법에 있어서, 투명 절연성 기판과 SOI 층의 열팽창계수의 차이에 기인한 열적 변형, 박리, 균열 등의 발생을 간단한 공정으로 방지할 수 있는 SOI 웨이퍼의 제조 방법 및 SOI 웨이퍼를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은, 단결정 실리콘 웨이퍼와 투명 절연성 기판을 접합한 후, 상기 단결정 실리콘 웨이퍼를 박막화함으로써 상기 투명 절연성 기판 상에 SOI 층을 형성하여 SOI 웨이퍼를 제조하는 방법에 있어서, 적어도,
단결정 실리콘 웨이퍼의 표면으로부터 수소 이온 또는 희가스 이온 중 적어도 한쪽을 주입하여, 웨이퍼 중에 이온 주입층을 형성하는 공정과,
상기 단결정 실리콘 웨이퍼의 이온 주입면 및/또는 상기 투명 절연성 기판의 표면을 플라즈마 및/또는 오존으로 처리하는 공정과,
상기 처리를 한 표면을 접합면으로 하여, 상기 단결정 실리콘 웨이퍼의 이온 주입면과 상기 투명 절연성 기판의 표면을 실온에서 밀착시켜 접합하는 공정과,
상기 이온 주입층에 충격을 가하여 단결정 실리콘 웨이퍼를 기계적으로 박리하여, 상기 투명 절연성 기판 상에 SOI 층을 형성하는 공정
을 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법을 제공한다(청구항 1).
이와 같이, 단결정 실리콘 웨이퍼의 이온 주입면 및/또는 투명 절연성 기판의 표면을 플라즈마 및/또는 오존으로 처리하면, 웨이퍼의 이온 주입면 및/또는 기판의 표면에는 OH 기가 증가하여 활성화된다. 따라서 이러한 상태에서 상기 처리를 한 표면을 접합면으로 하여, 단결정 실리콘 웨이퍼의 이온 주입면과 투명 절연성 기판의 표면을 실온에서 밀착시켜 접합하면, 밀착시킨 면이 수소 결합에 의해 강고히 접합되기 때문에, 그 후 결합력을 높이는 고온 열처리를 하지 않더라도 충분히 강고한 접합으로 된다. 또한, 이와 같이 접합면이 강고히 접합되어 있으므로, 그 후 이온 주입층에 충격을 가하여 단결정 실리콘 웨이퍼를 기계적으로 박리하여, 투명 절연성 기판 상에 얇은 SOI 층을 형성할 수 있기 때문에, 박리를 위한 열처리를 행하지 않더라도 박막화할 수 있다. 따라서 투명 절연성 기판과 단결정 실리콘 웨이퍼의 열팽창계수의 차이에 기인한 열적 변형, 박리, 균열 등을 발생시키지 않으면서 SOI 웨이퍼를 제조할 수 있다. 또한, 수소 이온 주입 박리법을 이용하기 때문에, 얇고 막 두께 균일성이 우수하며, 결정성이 우수한 SOI 층을 갖는 SOI 웨이퍼를 제조할 수 있다.
이 경우, 상기 접합하는 공정을 행한 후, 그 접합 웨이퍼를 100∼300℃에서 열처리하여 결합력을 높이는 공정을 행하고, 그 후 상기 SOI 층을 형성하는 공정을 행하는 것이 바람직하다(청구항 2).
이와 같이, 접합한 단결정 실리콘 웨이퍼 및 투명 절연성 기판을, 열적 변형이 발생하지 않는 100∼300℃의 저온에서 열처리하여 보다 결합력을 높이고 나서, 이온 주입층에 충격을 가하여 기계적인 박리 공정을 행하면, 기계적 응력에 의한 접합면의 박리, 균열 등의 발생을 더 확실하게 방지하면서 SOI 웨이퍼를 제조할 수 있다.
또한, 상기 SOI 층을 형성하는 공정에 의해 얻어진 SOI 웨이퍼의 SOI 층의 표면에 경면 연마를 실시하는 것이 바람직하다(청구항 3).
이와 같이, SOI 층을 형성하는 공정에 의해 얻어진 SOI 웨이퍼의 SOI 층의 표면에 경면 연마를 실시하면, 박리 공정에서 생긴 SOI 층의 표면 거칠음 또는 이온 주입 공정에서 발생한 결정 결함 등을 제거할 수 있으며, 표면이 경면 연마된 평활한 SOI 층을 갖는 SOI 웨이퍼를 제조할 수 있다.
또한, 상기 투명 절연성 기판을, 석영 기판, 사파이어(알루미나) 기판, 유리 기판 중 어느 것으로 하는 것이 바람직하다(청구항 4).
이와 같이, 투명 절연성 기판을 석영 기판, 사파이어(알루미나) 기판, 유리 기판 중 어느 것으로 하면, 이들은 광학적 특성이 양호한 투명 절연성 기판이기 때문에, 광학 디바이스 제작에 적합한 SOI 웨이퍼를 제조할 수 있다.
여기서, 유리 기판으로서는, 일반적인 청판 유리 외에, 백판 유리, 붕규산 유리, 무알칼리 붕규산 유리, 알루미노 붕규산 유리, 결정화 유리 등을 이용할 수 있다. 또한, 청판 유리 등과 같이 알칼리 금속을 포함하는 유리 기판을 이용하는 경우에는, 표면으로부터의 알칼리 금속의 확산을 방지하도록, 유리 기판의 표면에 스핀-온 유리(Spin-on Glass)에 의한 확산 방지막을 형성하는 것이 바람직하다.
또한, 상기 이온 주입층을 형성할 때의 이온 주입 선량을 8×1O16/㎠보다 크게 하는 것이 바람직하다(청구항 5).
이와 같이, 이온 주입층을 형성할 때의 이온 주입 선량을, 8× 1016/㎠보다 크게 함으로써 기계적 박리를 용이하게 행할 수 있다.
또한, 본 발명은 전술한 항 중 어느 하나의 제조 방법에 의해 제조된 것을 특징으로 하는 SOI 웨이퍼를 제공한다(청구항 6).
이와 같이, 전술한 항 중 어느 하나의 제조 방법에 의해 제조된 SOI 웨이퍼라면, 제조 시에 열적 변형, 박리, 균열 등이 발생하지 않으며, 또한 각종 디바이스 제작에 유용하고, 얇고 막 두께 균일성이 우수하며, 결정성이 우수하여, 캐리어 이동도가 높은 투명 절연성 기판 상에 SOI 층을 갖는 SOI 웨이퍼로 된다.
본 발명의 SOI 웨이퍼의 제조 방법에 따르면, 단결정 실리콘 웨이퍼와 투명 절연성 기판을 접합하기 전에, 접합할 표면을 플라즈마 및/또는 오존으로 처리함으로써 표면에 OH 기가 증가하여 활성화되기 때문에, 이러한 상태에서 단결정 실리콘 웨이퍼와 투명 절연성 기판을 실온에서 밀착시켜 접합하면, 밀착시킨 면이 수소 결합에 의해 강고히 접합한다. 따라서, 그 후 결합력을 높이는 고온 열처리를 하지 않더라도 충분히 강고한 접합으로 된다. 또한, 이와 같이 접합면이 강고히 접합되어 있기 때문에, 그 후 이온 주입층에 충격을 가하여 단결정 실리콘 웨이퍼를 기계적으로 박리하여, 투명 절연성 기판 상에 얇은 SOI 층을 형성할 수 있다. 따라서 박리를 위한 열처리를 행하지 않더라도 박막화를 행할 수 있다. 이와 같이 하여, 투명 절연성 기판과 단결정 실리콘의 열팽창 계수의 차이에 기인한 열적 변형, 박리, 균열 등이 발생하지 않으면서 SOI 웨이퍼를 제조할 수 있다.
또한, 본 발명의 SOI 웨이퍼는, 제조 시에 열적 변형, 박리, 균열 등이 발생하지 않으며, 또한 각종 디바이스 제작에 유용하며, 얇고 막 두께 균일성이 우수하며, 결정성이 우수하여, 캐리어 이동도가 높은 투명 절연성 기판 상에 SOI 층을 갖는 SOI 웨이퍼로 할 수 있다.
도 1은 본 발명에 따른 SOI 웨이퍼의 제조 방법의 일례를 도시하는 공정도이다.
전술한 바와 같이, 투명 절연성 기판 상에 SOI 층을 형성하는 SOI 웨이퍼의 제조 방법에 있어서, 투명 절연성 기판과 SOI 층의 열팽창계수의 차이에 기인한 열적 변형, 박리, 균열 등의 발생을 해결하도록, 수소 이온 주입 박리법을 이용하는 SOI 웨이퍼의 제조 방법으로서, 접합 열처리 공정과 박막화 공정을 교대로 단계적으로 실행하고, 열처리시에 발생하는 열응력의 영향을 완화하는 기술이 개시되어 있다.
그러나, SOI 웨이퍼의 생산성 향상을 위해, 보다 공정수가 적고, 단시간에 상기 문제를 해결하는 기술이 요구되고 있다.
이에 따라, 본원의 발명자들은, 접합하는 면에 미리 플라즈마 및/또는 오존 처리를 행함으로써 열처리를 하지 않더라도 접합 강도를 높게 할 수 있으며, 또한 박리시에도 열처리에 의하지 않고 기계적으로 박리할 수 있다는 것에 이르러, 본 발명을 완성시켰다.
이하, 본 발명의 실시 형태에 관해서 구체적으로 설명하지만, 본 발명이 이들로 한정되는 것은 아니다.
도 1은 본 발명에 따른 SOI 웨이퍼의 제조 방법의 일례를 도시하는 공정도이 다.
우선, 단결정 실리콘 웨이퍼 및 투명 절연성 기판을 준비한다(공정 A).
단결정 실리콘 웨이퍼로서는 특별히 한정되지 않으며, 예컨대 쵸크랄스키법에 의해 육성된 단결정을 슬라이스하여 얻어진 것으로, 예컨대 직경이 100∼300 ㎜이고, 도전형이 P 형 또는 N 형이며, 저항률이 10 Ωㆍ㎝ 정도인 것을 이용할 수 있다.
또한 투명 절연성 기판도 특별히 한정되지 않지만, 이 기판을 석영 기판, 사파이어(알루미나) 기판, 유리 기판 중 어느 것으로 하면, 이들이 광학적 특성이 양호한 투명 절연성 기판이기 때문에, 광학 디바이스 제작에 적합한 SOI 웨이퍼를 제조할 수 있다.
다음에, 단결정 실리콘 웨이퍼의 표면으로부터 수소 이온 또는 희가스 이온 중 적어도 한쪽을 주입하여, 웨이퍼 중에 이온 주입층을 형성한다(공정 B).
예컨대, 단결정 실리콘 웨이퍼의 온도를 250∼450℃로 하고, 그 표면으로부터 소정의 SOI 층 두께에 대응하는 깊이, 예컨대 0.5 ㎛ 이하의 깊이에 이온 주입층을 형성할 수 있는 주입 에너지로, 소정 선량의 수소 이온 또는 희가스 이온 중 적어도 한쪽을 주입한다. 이때의 조건으로서, 예컨대 주입 에너지는 20∼10O keV, 주입 선량은 1×1O16∼1×1O17/㎠으로 할 수 있다. 이 경우, 이온 주입층에서의 박리를 용이하게 하기 위해, 이온 주입 선량은 8× 1O16/㎠보다 크게 하는 것이 바람직하다. 또한, 단결정 실리콘 웨이퍼의 표면에 얇은 실리콘 산화막 등의 임의의 절연막을 미리 형성해두고, 이것을 통해서 이온 주입을 행하면, 주입 이온의 채널링을 억제하는 효과를 얻을 수 있다.
다음에, 이 단결정 실리콘 웨이퍼의 이온 주입면 및/또는 투명 절연성 기판의 표면을 플라즈마 및/또는 오존으로 처리한다(공정 C).
플라즈마로 처리하는 경우, 진공 챔버 중에 RCA 세정 등의 세정을 행한 단결정 실리콘 웨이퍼 및/또는 투명 절연성 기판을 얹어 놓고, 플라즈마용 가스를 도입한 후, 100 W 정도의 고주파 플라즈마에 5∼10초 정도 노출시켜, 표면을 플라즈마 처리한다. 플라즈마용 가스로서는, 단결정 실리콘 웨이퍼를 처리하는 경우, 표면을 산화하는 경우에는 산소 가스의 플라즈마, 산화하지 않는 경우에는 수소 가스, 아르곤 가스, 또는 이들의 혼합 가스 혹은 수소 가스와 헬륨 가스의 혼합 가스를 이용할 수 있다. 투명 절연성 기판을 처리하는 경우는 어느 쪽의 가스를 이용하여도 좋다.
오존으로 처리하는 경우는, 대기를 도입한 챔버 중에 RCA 세정 등의 세정을 한 단결정 실리콘 웨이퍼 및/또는 투명 절연성 기판을 얹어 놓고, 질소 가스, 아르곤 가스 등의 플라즈마용 가스를 도입한 후, 고주파 플라즈마를 발생시켜, 대기중의 산소를 오존으로 변환시킴으로써, 표면을 오존 처리한다. 플라즈마 처리와 오존 처리 중 어느 한쪽을 실행할 수도 있고, 양쪽 모두를 실행할 수도 있다.
이러한 플라즈마 및/또는 오존으로 처리함으로써, 단결정 실리콘 웨이퍼 및/또는 투명 절연성 기판의 표면의 유기물이 산화되어 제거되고, 또한 표면의 OH 기가 증가하여, 활성화된다. 처리하는 면으로서는, 접합면으로 되고, 단결정 실리콘 웨이퍼라면, 이온 주입면으로 된다. 단결정 실리콘 웨이퍼와 투명 절연성 기판 모두에 처리를 행하는 것이 보다 바람직하지만, 어느 한쪽만 처리하여도 좋다.
다음에, 플라즈마 및/또는 오존으로 처리한 표면을 접합면으로 하여, 이 단결정 실리콘 웨이퍼의 이온 주입면과 투명 절연성 기판의 표면을 실온에서 밀착시켜 접합한다(공정 D).
공정 C에서, 단결정 실리콘 웨이퍼의 이온 주입면 또는 투명 절연성 기판의 표면 중 적어도 한쪽이 플라즈마 처리 및/또는 오존 처리되어 있기 때문에, 이들을 예컨대 감압 또는 상압하에서, 일반적인 실온 정도의 온도하에서 밀착시키는 것만으로 후속 공정에서의 기계적 박리에 견딜 수 있을 강도로 강하게 접합할 수 있다. 따라서, 1200℃ 이상의 고온의 결합 열처리가 필요하지 않아, 가열에 의해 문제가 되는 열팽창계수의 차이에 의한 열적 변형, 균열, 박리 등이 발생할 우려가 없어 바람직하다.
또한, 그 후, 접합한 웨이퍼를 100∼300℃의 저온에서 열처리하여 결합력을 높이는 공정을 행하여도 좋다(공정 E).
예컨대 투명 절연성 기판이 석영인 경우, 열팽창계수는 실리콘에 비해서 작고(Si: 2.33× 1O-6, 석영: O.6× 1O-6), 두께가 유사한 실리콘 웨이퍼와 접합시켜 가열하는 경우, 300℃를 넘으면 실리콘 웨이퍼가 깨져버린다. 그러나 이러한 비교적 저온의 열처리라면, 열팽창계수의 차이에 의한 열적 변형, 균열, 박리 등이 발생할 우려가 없어 바람직하다. 또, 배치(batch) 처리 방식의 열처리로를 이용하는 경우에, 열처리 시간은 0.5∼24시간 정도면 충분한 효과를 얻을 수 있다.
다음에, 이온 주입층에 충격을 가하여 단결정 실리콘 웨이퍼를 기계적으로 박리하고, 상기 투명 절연성 기판상에 SOI 층을 형성한다(공정 F).
수소 이온 주입 박리법에 있어서는, 접합 웨이퍼를 불활성 가스 분위기하에서 500℃ 정도에서 열처리하고, 결정의 재배열 효과와 주입한 수소의 기포 응집 효과에 의해 열 박리를 행하고 있지만, 본 발명에 있어서는 이온 주입층에 충격을 가하여 기계적 박리를 행하고 있기 때문에, 가열에 따른 열적 변형, 균열, 박리 등이 발생할 우려가 없다.
이온 주입층에 충격을 가하는 데에는, 예컨대 가스 또는 액체 등의 유체의 제트를 접합한 웨이퍼의 측면으로부터 연속적 또는 단속적으로 분무하는 것이 바람직하지만, 충격에 의해 기계적 박리가 생기는 방법이라면 특별히 한정되지 않는다.
이렇게 해서, 박리 공정에 의해 투명 절연성 기판 상에 SOI 층이 형성된 SOI 웨이퍼를 얻을 수 있지만, 이와 같이 얻어진 SOI 웨이퍼의 SOI 층의 표면에 경면 연마를 하는 것이 바람직하다(공정 G).
이 경면 연마에 의해서, 박리 공정에서 발생한 헤이즈(haze)라 불리는 표면 거칠음을 제거하거나, 이온 주입에 의해 생긴 SOI 층 표면 근방의 결정 결함을 제거할 수 있다. 이 경면 연마로서, 예컨대 터치폴리시로 불리는 연마값이 5∼400 ㎚로 매우 적은 연마를 이용할 수 있다.
그리고 공정 A∼G에 의해 제조된 SOI 웨이퍼는, 제조시에 열적 변형, 박리, 균열 등이 발생하지 않으며, 또한 각종 디바이스 제작에 유용하고, 얇고 막 두께 균일성이 우수하며, 결정성이 우수하여, 캐리어 이동도가 높은 투명 절연성 기판 상에 SOI 층을 갖는 SOI 웨이퍼로 할 수 있다.
또한, 이러한 SOI 웨이퍼는, 투명 절연성 기판 상에 SOI 층이 형성되어 있으므로, TFT-LCD 등의 광학 디바이스의 제작용으로 특히 적합하다.
실시예
(실시예)
SOI 층 형성용 웨이퍼로서, 한쪽의 면이 경면 연마된 직경 200 ㎜의 단결정 실리콘 웨이퍼를 준비하고, 그 표면에 열 산화에 의해 실리콘 산화막 층을 100 ㎚ 형성했다. 접합을 행한 경면측의 산화막 층의 표면 거칠기(Ra)는 0.2 ㎚였다. 측정은 원자간력현미경을 이용하여, 1O ㎛× 10 ㎛의 측정 영역에서 행했다.
한편, 투명 절연성 기판에는 한쪽의 면이 경면 연마된 직경 200 ㎜의 합성 석영 웨이퍼를 준비했다. 그 접합을 행하는 경면측의 표면 거칠기(Ra)는 0.19 ㎚였다. 측정 장치 및 측정 방법은 단결정 실리콘 웨이퍼의 산화막 층과 동일한 조건으로 하였다.
100 ㎚의 실리콘 산화막 층을 통해서 단결정 실리콘 웨이퍼에 주입하는 이온으로서는 수소 이온을 선택하고, 주입 에너지 35 keV, 주입 선량 9×1O16/㎠의 조건으로 해당 이온을 주입했다. 단결정 실리콘층 중의 주입 깊이는 0.3 ㎚로 하였다.
다음에, 플라즈마 처리 장치 중에 이온 주입한 단결정 실리콘 웨이퍼를 얹어 놓고, 플라즈마용 가스로서 공기를 도입한 후, 2 Torr의 감압 조건하에서 13.56 MHz의 고주파를 직경 300 ㎜의 평행 평판 전극 사이에 고주파 파워 50 W의 조건으로 인가하여, 고주파 플라즈마 처리를 5∼10초 행했다.
한편, 합성 석영 웨이퍼에 관하여는, 대기를 도입한 챔버 중에 웨이퍼를 얹어 놓고, 좁은 전극 사이에 플라즈마용 가스로서 아르곤 가스를 도입한 후, 전극 사이에 고주파를 인가함으로써 플라즈마를 발생시키고, 그 플라즈마와 기판 사이에 대기를 개재시킴으로써 대기중의 산소가 오존화되고, 그 오존에 의해 접합면을 처리했다. 처리 시간은 5∼10초 사이로 했다.
이상과 같이 하여 표면 처리를 행한 웨이퍼끼리를 실온에서 밀착시킨 후, 양 웨이퍼의 한쪽의 단부를 두께 방향으로 강하게 압박하여 접합을 개시하였다. 이것을 실온에서 48시간 방치한 후 접합면을 눈으로 확인하면, 접합면의 기판 전면에 넓은 접합이 확인되었다. 접합 강도를 확인하도록, 한쪽의 웨이퍼를 고정하고, 다른 쪽의 웨이퍼의 웨이퍼면에 평행 방향으로 응력을 가하여 횡으로 어긋나게 하였지만 어긋나지 않았다.
다음에, 이온 주입층에 충격을 가하여 박리하기 위하여, 종이 절단 가위의 날을 접합 웨이퍼의 측면에 대하여 대각 위치에서 수회 때려 넣었다. 이에 따라, 이온 주입층에서 박리가 생겨, SOI 웨이퍼와 남은 단결정 실리콘 웨이퍼를 얻을 수 있었다.
SOI 층의 표면(박리면)을 눈으로 확인하면, 그 표면 거칠기는 접합면의 표면 거칠기(Ra=0.2 ㎚)보다도 거칠기 때문에, 연마값 100 ㎚의 연마를 행하고, 표면 거칠기(Ra)가 0.2 ㎚ 이하인 평활면을 얻을 수 있었다. 또한, 이 SOI 층의 면내 막 두께 균일성을 측정한 바에 따르면, 막 두께 불균일이 웨이퍼 면내 ± 10 ㎚ 이하이며 양호한 막 두께 균일성을 갖는 것을 확인할 수 있었다. 또한, SOI 층의 결정성에 대해서는, 정법(定法)에 따라서 SECCO 에칭액을 희석한 액을 이용하여 SECCO 결함 평가를 행하였다. 그 결과, 결함 밀도는 2×103∼6×103/㎠의 양호한 값을 얻을 수 있었다.
또한, 본 발명은 상기 실시 형태로 한정되는 것이 아니다. 상기 실시 형태는 단순히 예시이며, 본 발명의 청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 지니며, 동일한 작용 효과를 나타내는 것은, 어떤 것이든 본 발명의 기술적 사상에 포함된다.
예컨대, 공정 A∼F까지 또는 G까지가 종료된 SOI 웨이퍼의 SOI 층은 이미 충분히 박막화되어 있기 때문에, 목적에 따라 결합 강도를 더욱 높이기 위한 고온 열처리(500℃ 이상∼실리콘의 융점 미만)를 행하여도 좋다.

Claims (6)

  1. 단결정 실리콘 웨이퍼와 투명 절연성 기판을 접합한 후, 상기 단결정 실리콘 웨이퍼를 박막화함으로써 상기 투명 절연성 기판 상에 SOI 층을 형성하여 SOI 웨이퍼를 제조하는 방법에 있어서, 적어도,
    단결정 실리콘 웨이퍼의 표면으로부터 수소 이온 또는 희가스 이온 중 적어도 한쪽을 주입하여, 웨이퍼 중에 이온 주입층을 형성하는 공정과,
    상기 단결정 실리콘 웨이퍼의 이온 주입면과 상기 투명 절연성 기판의 표면 중 어느 하나 또는 양자를 플라즈마와 오존 중 하나 이상으로 처리하는 공정과,
    상기 처리를 한 표면을 접합면으로 하여, 상기 단결정 실리콘 웨이퍼의 이온 주입면과 상기 투명 절연성 기판의 표면을 실온에서 밀착시켜 접합하는 공정과,
    상기 이온 주입층에 충격을 가하여 단결정 실리콘 웨이퍼를 기계적으로 박리하여, 상기 투명 절연성 기판 상에 SOI 층을 형성하는 공정
    을 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  2. 제1항에 있어서, 상기 접합하는 공정을 행한 후, 그 접합 웨이퍼를 100∼300℃에서 열처리하여 결합력을 높이는 공정을 행하고, 그 후 상기 SOI 층을 형성하는 공정을 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 SOI 층을 형성하는 공정에 의해 얻어진 SOI 웨이퍼의 SOI 층의 표면에 경면 연마를 실시하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  4. 제1항 내지 제3항 중 어느 하나의 항에 있어서, 상기 투명 절연성 기판을, 석영 기판, 사파이어(알루미나) 기판, 유리 기판 중 어느 것으로 하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  5. 제1항 내지 제4항 중 어느 하나의 항에 있어서, 상기 이온 주입층을 형성할 때의 이온 주입 선량을 8×1O16/㎠보다 크게 하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  6. 제1항 내지 제5항 중 어느 하나의 항에 기재된 SOI 웨이퍼의 제조 방법에 따라 제조되는 것을 특징으로 하는 SOI 웨이퍼.
KR1020087017520A 2005-12-27 2006-07-12 Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼 KR20080086899A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005374884A JP2006210898A (ja) 2004-12-28 2005-12-27 Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JPJP-P-2005-00374884 2005-12-27

Publications (1)

Publication Number Publication Date
KR20080086899A true KR20080086899A (ko) 2008-09-26

Family

ID=38217777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087017520A KR20080086899A (ko) 2005-12-27 2006-07-12 Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼

Country Status (4)

Country Link
US (1) US8703580B2 (ko)
EP (1) EP1981064B1 (ko)
KR (1) KR20080086899A (ko)
WO (1) WO2007074551A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008123116A1 (en) 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
US7696058B2 (en) 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8421076B2 (en) 2007-12-27 2013-04-16 Sharp Kabushiki Kaisha Insulating substrate for semiconductor apparatus, semiconductor apparatus, and method for manufacturing semiconductor apparatus
US8207046B2 (en) * 2007-12-27 2012-06-26 Sharp Kabushiki Kaisha Method for producing semiconductor device and semiconductor device produced by same method
JP5466410B2 (ja) * 2008-02-14 2014-04-09 信越化学工業株式会社 Ｓｏｉ基板の表面処理方法
JP5548395B2 (ja) 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5663150B2 (ja) 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5926527B2 (ja) * 2011-10-17 2016-05-25 信越化学工業株式会社 透明ｓｏｉウェーハの製造方法
JP6086105B2 (ja) 2014-09-24 2017-03-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3043176A1 (de) * 1980-11-15 1982-10-07 Krauss, Ralf Horst, Palma de Mallorca Vorrichtung und verfahren zur erzeugung von ozon
US5383993A (en) 1989-09-01 1995-01-24 Nippon Soken Inc. Method of bonding semiconductor substrates
JPH0391227A (ja) * 1989-09-01 1991-04-16 Nippon Soken Inc 半導体基板の接着方法
JP2910334B2 (ja) * 1991-07-22 1999-06-23 富士電機株式会社 接合方法
JP3294934B2 (ja) * 1994-03-11 2002-06-24 キヤノン株式会社 半導体基板の作製方法及び半導体基板
GB2343550A (en) * 1997-07-29 2000-05-10 Silicon Genesis Corp Cluster tool method and apparatus using plasma immersion ion implantation
AU9296098A (en) * 1997-08-29 1999-03-16 Sharon N. Farrens In situ plasma wafer bonding method
JPH11145438A (ja) 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
WO2001048825A1 (fr) * 1999-12-24 2001-07-05 Shin-Etsu Handotai Co., Ltd. Procédé de production de tranche collée
TW452866B (en) 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
US6818529B2 (en) * 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
FR2871172B1 (fr) * 2004-06-03 2006-09-22 Soitec Silicon On Insulator Support d'epitaxie hybride et son procede de fabrication
JP2007173354A (ja) * 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法

Also Published As

Publication number Publication date
EP1981064A4 (en) 2010-12-22
EP1981064A1 (en) 2008-10-15
US20080305317A1 (en) 2008-12-11
US8703580B2 (en) 2014-04-22
EP1981064B1 (en) 2021-04-14
WO2007074551A1 (ja) 2007-07-05

Similar Documents

Publication Publication Date Title
KR100972213B1 (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
JP5128761B2 (ja) Ｓｏｉウエーハの製造方法
JP2006210898A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
TWI452631B (zh) Fabrication method of silicon film transfer insulating wafers
KR101276230B1 (ko) 에스오아이 기판 및 에스오아이 기판의 제조방법
JP2006210899A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
KR20080086899A (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
WO2007127074A2 (en) Semiconductor on glass insulator made using improved thinning process
US20090061593A1 (en) Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
US20140235032A1 (en) Method for producing transparent soi wafer
KR20020020895A (ko) 접합웨이퍼의 제조방법 및 그 방법으로 제조된 접합웨이퍼
JP5183874B2 (ja) Ｓｏｉウエーハの製造方法
JP4624812B2 (ja) Ｓｏｉウエーハの製造方法
JP4594121B2 (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
KR20080086893A (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110314

Effective date: 20111216