JP2009128082A - Icテスタ及び液晶駆動ドライバの試験方法 - Google Patents

Icテスタ及び液晶駆動ドライバの試験方法 Download PDF

Info

Publication number
JP2009128082A
JP2009128082A JP2007301089A JP2007301089A JP2009128082A JP 2009128082 A JP2009128082 A JP 2009128082A JP 2007301089 A JP2007301089 A JP 2007301089A JP 2007301089 A JP2007301089 A JP 2007301089A JP 2009128082 A JP2009128082 A JP 2009128082A
Authority
JP
Japan
Prior art keywords
voltage
liquid crystal
pin
crystal drive
drive driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007301089A
Other languages
English (en)
Other versions
JP5003955B2 (ja
Inventor
Hideki Naganuma
英樹 永沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2007301089A priority Critical patent/JP5003955B2/ja
Publication of JP2009128082A publication Critical patent/JP2009128082A/ja
Application granted granted Critical
Publication of JP5003955B2 publication Critical patent/JP5003955B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】電流測定部をピンごとに設けることなく、液晶駆動ドライバのピン間抵抗試験の短縮を図れるICテスタ及び液晶駆動ドライバの試験方法を実現することを目的にする。
【解決手段】本発明は、多階調電圧を出力する液晶駆動ドライバをICテスタが試験する液晶駆動ドライバの試験方法に改良を加えたものである。本方法は、液晶駆動ドライバの複数ピンに電圧発生部により電圧を与え、電圧が与えられたピンの隣接ピンごとに、電圧測定部におけるアッテネータの抵抗により電圧を測定し、ピン間抵抗試験の判定を行うことを特徴とするものである。
【選択図】図1

Description

本発明は、多階調電圧を出力する液晶駆動ドライバを試験するICテスタ及び液晶駆動ドライバの試験方法に関し、電流測定部をピンごとに設けることなく、液晶駆動ドライバのピン間抵抗試験の短縮を図れるICテスタ及び液晶駆動ドライバの試験方法に関するものである。
液晶駆動ドライバは、TCP(Tape Carrier Package)(TCPは総称で、COF(Chip On Film)も含まれる)で構成され、図3に示すように、TAB(Tape Automated Bonding)テープ11に、チップ12が搭載され、チップ12が複数のピン13に配線(図示せず)を介して接続される構成をとっている。このため、ピン13間のピッチが狭いため、ICテスタにより、ピン13間の電流を測定し、ピン間の抵抗値の試験を行っている。ピン間抵抗値の試験は、下記特許文献1のように行えるが、液晶駆動ドライバのピンは、非常に多く、隣接ピンごとに電流測定部を設けると、ICテスタが高価になってしまうので、図4に示すように試験を行っている。
特開平5−190637号公報
図4において、液晶駆動ドライバ(以下DUTと略す)10は、図3に示されるようなTCPで構成され、複数ピンから多階調電圧を出力する。電圧発生部20は、ICテスタに設けられ、DUT10の複数ピンに電圧を与える。マルチプレクサ30は、電圧発生部20に電圧が与えられるピンに隣接する複数ピンに接続し、切り替える。電流測定部40は、マルチプレクサ30が切り替えたピンの電流を測定する。制御部50は、電圧発生部20、マルチプレクサ30を制御し、電流測定部40の測定結果により、ピン間抵抗試験の判定を行う。ピン間抵抗Rは、DUT10のピン間の抵抗成分を示す。なお、ピン間抵抗以外の試験のための構成は省略している。
このような装置のピン間抵抗試験動作を説明する。電圧発生部20が、制御部50の指示により、DUT10の所望の複数ピンに電圧出力する。これら所望ピンの隣接するDUT10のピンを、制御部50の指示により、マルチプレクサ30が切り替える。このマルチプレクサ30で切り替えられたピンの電流を電流測定部40が測定する。この測定結果(電流値)により、制御部50が、ピン間抵抗Rの抵抗値を求め、DUT10の良否の判定を行っている。
近年、液晶ディスプレイの大型化、画素数の上昇により、液晶駆動ドライバが約700ピンと多ピン化し、ピン間ピッチが約30μmで、ピン間の隙間は約10μmと狭くなってきている。これにより、ピン間ショートが起きやすくなるため、従来、ピン間抵抗値が200MΩ程度だったものが、750MΩを越える判定値が要求されてきている。この結果、ピン間に流れる電流のセトリング時間が10〜100nsから数十msになり、測定開始までの待ち時間が長くなってしまった。従って、セトリングを待って、マルチプレクサで切替を行い、試験を行っていたのでは、試験時間がかかってしまう。一方、電流測定部をピンごとに設けると、ICテスタが高価になってしまうという問題点があった。
そこで、本発明の目的は、電流測定部をピンごとに設けることなく、液晶駆動ドライバのピン間抵抗試験の短縮を図れるICテスタ及び液晶駆動ドライバの試験方法を実現することにある。
このような課題を達成するために、本発明のうち請求項1記載の発明は、
多階調電圧を出力する液晶駆動ドライバを試験するICテスタにおいて、
前記液晶駆動ドライバの複数ピンに電圧を与える電圧発生部と、
前記液晶駆動ドライバの多階調電圧を出力するピンごとに設けられ、入力を抵抗分圧によるアッテネータにより減衰が行え、電圧を測定する電圧測定部と、
階調電圧試験時に、前記電圧発生部をオフにし、前記電圧測定部が測定した電圧値により階調電圧試験を行い、ピン間抵抗試験時に、前記電圧発生部に電圧を与えさせ、前記電圧発生部が電圧を与えるピンの隣接ピンに対応する前記電圧測定部のアッテネータの抵抗による電圧を、前記電圧測定部に測定させ、この測定結果によりピン間抵抗試験の判定を行う制御部と
を有することを特徴とするものである。
請求項2記載の発明は、請求項1記載の発明であって、
電圧測定部は、ピン間抵抗試験時に、アッテネータの2つの分圧抵抗を1つの抵抗として、電流を電圧に変換し、電圧を測定することを特徴とするものである。
請求項3記載の発明は、請求項1または2記載の発明であって、
電圧測定部は、
液晶駆動ドライバのピンに一端を電気的に接続する第1のスイッチと、
液晶駆動ドライバのピンに一端を電気的に接続する第2のスイッチと、
この第2のスイッチの他端に一端を接続する第1の抵抗と、
この第1の抵抗の他端に一端を接続し、他端を接地する第2の抵抗と、
前記第1のスイッチの他端に一端を接続する第3のスイッチと、
前記第1の抵抗の他端に一端を接続する第4のスイッチと、
前記第3、第4のスイッチの他端に入力端を接続するA/D変換部と
を設けたことを特徴とするものである。
請求項4記載の発明は、
多階調電圧を出力する液晶駆動ドライバをICテスタが試験する液晶駆動ドライバの試験方法において、
前記液晶駆動ドライバの複数ピンに電圧発生部により電圧を与え、
電圧が与えられたピンの隣接ピンごとに、電圧測定部におけるアッテネータの抵抗により電圧を測定し、ピン間抵抗試験の判定を行うことを特徴とするものである。
請求項5記載の発明は、請求項4記載の発明であって、
アッテネータの2つの分圧抵抗を1つの抵抗として、電流を電圧に変換し、電圧を測定することを特徴とするものである。
請求項6記載の発明は、請求項4または5記載の発明であって、
階調電圧試験時に、液晶駆動ドライバごとに設けられた電圧測定部により、電圧を測定し、階調電圧試験を行うことを特徴とするものである。
本発明によれば、ピン間抵抗試験の電流を電圧測定部のアッテネータの抵抗により電圧に変換し、液晶駆動ドライバのピンを同時に測定するので、電流測定部をピンごとに設けることなく、液晶駆動ドライバのピン間抵抗試験の短縮を図ることができる。
また、請求項2,5によれば、アッテネータの2つの分圧抵抗を1つの抵抗として用い、電流を電圧に変換したので、微小電流を電圧測定部で感度よく試験することができる。
以下本発明を、図面を用いて詳細に説明する。図1は本発明の一実施例を示した構成図である。
図1において、液晶駆動ドライバ(以下DUTと略す)1は、図3に示されるようなTCPで構成され、複数ピンから多階調電圧を出力する。電圧発生部2は、DUT1の複数ピン、つまり、1つ飛びのピンごとに電圧を与える。電圧測定部3は、DUT1の多階調電圧を出力するピンごとに設けられ、入力を抵抗分圧によるアッテネータにより減衰が行え、電圧を測定する。制御部4は、階調電圧試験時に、電圧発生部2をオフにし、電圧測定部3が測定した電圧値により階調電圧試験を行い、ピン間抵抗試験時に、電圧発生部2に電圧を与えさせ、電圧発生部2が電圧を与えるピンの隣接ピンに対応する電圧測定部3のアッテネータによる電圧を、電圧測定部3に測定させ、この測定結果によりピン間抵抗試験の判定を行う。ピン間抵抗Rは、DUT1のピン間の抵抗成分を示す。
次に、電圧測定部2の具体例を図2に示し説明する。
図2において、スイッチSW1,SW2はDUTのピンに一端を電気的に接続する。抵抗r1は、スイッチSW2の他端に一端を接続する。抵抗r2は、抵抗r1の他端に一端を接続し、他端を接地する。そして、抵抗r1,r2はアッテネータを構成する。スイッチSW3は、スイッチSW1の他端に一端を接続する。スイッチSW4は、抵抗r1の他端に一端を接続する。A/D変換器31は、スイッチSW3,SW4の他端に入力端を接続する。
このような装置の動作を説明する。
まず、階調電圧試験を行う場合、制御部4がスイッチSW1,SW3をオンし、スイッチSW2,SW4をオフし、電圧発生部2をオフとする。そして、図示しない信号発生部からDUT1に対して信号が与えられ、DUT1が階調電圧を出力する。この階調電圧を、スイッチSW1,SW3を介して、A/D変換器31でデジタルデータに変換し、制御部4に出力する。制御部4は、デジタルデータにより、階調電圧が期待値電圧になっているか判定し、DUT1の良否の判定を行う。なお、DUT1がソースドライバの場合は、階調電圧は0〜20Vの出力範囲で、ライン経路を選択したが、ゲートドライバの場合0〜40Vの出力範囲なので、抵抗r1,r2によるアッテネータ経路が選択される。
次に、ピン間抵抗試験の場合、制御部4がスイッチSW1〜SW3をオンし、スイッチSW4をオフする。そして、制御部4が電圧発生部2に電圧を発生させ、ピン間抵抗Rに電流が流れる。そして、スイッチSW2、抵抗r1,r2に電流が流れ、抵抗r1,r2による電圧を、A/D変換器31でデジタルデータに変換し、制御部4に出力する。制御部4は、デジタルデータにより、DUT1の良否の判定を行う。
ここで、ピン間抵抗試験の良否の判定方法について説明する。電圧発生部2が出力する電圧を”V”、ピン間抵抗Rの抵抗値”R”、抵抗r1,r2の抵抗値をそれぞれ”r1”,”r2”、ピン間抵抗Rに流れる電流を”i”、電圧測定部3が測定する電圧を”v”とする。これらの関係を式に表すと、V=i・(R+r1+r2)、v=i・(r1+r2)となる。そして、v=(r1+r2)・V/(R+r1+r2)となる。判定値の条件として、Rが大きければ、ピン間に電流が流れ難くなるので、v<(r1+r2)・V/(R+r1+r2)により判定がなされる。従って、vだけを求めることにより、DUT1の良否の判定を行うことができる。
このように、ピン間抵抗試験の電流を電圧測定部3のアッテネータの抵抗により電圧に変換し、DUT1のピンを同時に測定するので、電流測定部をピンごとに設けることなく、DUT1のピン間抵抗試験の短縮を図ることができる。
また、ピン間抵抗試験時に、抵抗r1,r2を1つの抵抗として用い、電流を電圧に変換し、微小電流を感度よく、電圧測定部3で試験することができる。
なお、本発明はこれに限定されるものではなく、DUT1と電圧発生部2との接続した状態の例を示したが、DUT1と電圧発生部2との経路上にスイッチを設け、切り離し可能に構成してもよい。
また、電圧測定部3のアッテネータが1つの場合の例を示したが、複数あってもよい。そして、ピン間抵抗試験時に、抵抗r1,r2を1つの抵抗として、電圧を求める構成を示したが、スイッチSW1,SW3をオフとし、スイッチSW2,SW4をオンとして、A/D変換器31は、抵抗r1,r2により分圧した電圧を測定する構成でもよい。
また、制御部4は、電圧値により、ピン間抵抗試験におけるDUT1の良否の判定を行っているが、抵抗値を求めて判定を行ってもよい。
そして、階調電圧試験とピン間抵抗試験との順番は逆でもよい。
本発明の一実施例を示した構成図である。 電圧測定部3の具体的構成を示した図である。 液晶駆動ドライバの具体的構成を示した図である。 従来のICテスタの構成を示した図である。
符号の説明
1 DUT
2 電圧発生部
3 電圧測定部
SW1〜SW4 スイッチ
r1,r2 抵抗
31 A/D変換器
4 制御部
R ピン間抵抗

Claims (6)

  1. 多階調電圧を出力する液晶駆動ドライバを試験するICテスタにおいて、
    前記液晶駆動ドライバの複数ピンに電圧を与える電圧発生部と、
    前記液晶駆動ドライバの多階調電圧を出力するピンごとに設けられ、入力を抵抗分圧によるアッテネータにより減衰が行え、電圧を測定する電圧測定部と、
    階調電圧試験時に、前記電圧発生部をオフにし、前記電圧測定部が測定した電圧値により階調電圧試験を行い、ピン間抵抗試験時に、前記電圧発生部に電圧を与えさせ、前記電圧発生部が電圧を与えるピンの隣接ピンに対応する前記電圧測定部のアッテネータの抵抗による電圧を、前記電圧測定部に測定させ、この測定結果によりピン間抵抗試験の判定を行う制御部と
    を有することを特徴とするICテスタ。
  2. 電圧測定部は、ピン間抵抗試験時に、アッテネータの2つの分圧抵抗を1つの抵抗として、電流を電圧に変換し、電圧を測定することを特徴とする請求項1記載のICテスタ。
  3. 電圧測定部は、
    液晶駆動ドライバのピンに一端を電気的に接続する第1のスイッチと、
    液晶駆動ドライバのピンに一端を電気的に接続する第2のスイッチと、
    この第2のスイッチの他端に一端を接続する第1の抵抗と、
    この第1の抵抗の他端に一端を接続し、他端を接地する第2の抵抗と、
    前記第1のスイッチの他端に一端を接続する第3のスイッチと、
    前記第1の抵抗の他端に一端を接続する第4のスイッチと、
    前記第3、第4のスイッチの他端に入力端を接続するA/D変換部と
    を設けたことを特徴とする請求項1または2記載のICテスタ。
  4. 多階調電圧を出力する液晶駆動ドライバをICテスタが試験する液晶駆動ドライバの試験方法において、
    前記液晶駆動ドライバの複数ピンに電圧発生部により電圧を与え、
    電圧が与えられたピンの隣接ピンごとに、電圧測定部におけるアッテネータの抵抗により電圧を測定し、ピン間抵抗試験の判定を行うことを特徴とする液晶駆動ドライバの試験方法。
  5. アッテネータの2つの分圧抵抗を1つの抵抗として、電流を電圧に変換し、電圧を測定することを特徴とする請求項4記載の液晶駆動ドライバの試験方法。
  6. 階調電圧試験時に、液晶駆動ドライバごとに設けられた電圧測定部により、電圧を測定し、階調電圧試験を行うことを特徴とする請求項4または5記載の液晶駆動ドライバの試験方法。
JP2007301089A 2007-11-21 2007-11-21 Icテスタ Expired - Fee Related JP5003955B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007301089A JP5003955B2 (ja) 2007-11-21 2007-11-21 Icテスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007301089A JP5003955B2 (ja) 2007-11-21 2007-11-21 Icテスタ

Publications (2)

Publication Number Publication Date
JP2009128082A true JP2009128082A (ja) 2009-06-11
JP5003955B2 JP5003955B2 (ja) 2012-08-22

Family

ID=40819179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007301089A Expired - Fee Related JP5003955B2 (ja) 2007-11-21 2007-11-21 Icテスタ

Country Status (1)

Country Link
JP (1) JP5003955B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6371669A (ja) * 1986-09-16 1988-04-01 Matsushita Electronics Corp 電子回路装置の検査方法
JPH05190637A (ja) * 1992-01-13 1993-07-30 Nec Kyushu Ltd 半導体集積回路の試験方法
JP2003149297A (ja) * 2001-11-15 2003-05-21 Yokogawa Electric Corp Icテスタ及びdutカード
JP2003240807A (ja) * 2002-02-19 2003-08-27 Mitsubishi Electric Corp 電圧測定装置
JP2008256632A (ja) * 2007-04-09 2008-10-23 Yokogawa Electric Corp 半導体集積回路の試験方法及びicテスタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6371669A (ja) * 1986-09-16 1988-04-01 Matsushita Electronics Corp 電子回路装置の検査方法
JPH05190637A (ja) * 1992-01-13 1993-07-30 Nec Kyushu Ltd 半導体集積回路の試験方法
JP2003149297A (ja) * 2001-11-15 2003-05-21 Yokogawa Electric Corp Icテスタ及びdutカード
JP2003240807A (ja) * 2002-02-19 2003-08-27 Mitsubishi Electric Corp 電圧測定装置
JP2008256632A (ja) * 2007-04-09 2008-10-23 Yokogawa Electric Corp 半導体集積回路の試験方法及びicテスタ

Also Published As

Publication number Publication date
JP5003955B2 (ja) 2012-08-22

Similar Documents

Publication Publication Date Title
US7859268B2 (en) Method of testing driving circuit and driving circuit for display device
JP4290370B2 (ja) ディスプレイを駆動する駆動デバイス及び駆動デバイスを含むディスプレイ装置
JP3617621B2 (ja) 半導体集積回路の検査装置及びその検査方法
US20050122300A1 (en) Semiconductor device and testing method thereof
JP4978779B2 (ja) 半導体集積回路の試験方法及びicテスタ
JPH1184420A (ja) 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ
JP5003955B2 (ja) Icテスタ
JP5032892B2 (ja) 回路基板検査方法及び装置
WO2012137708A1 (ja) 半導体装置及びその検査方法
WO2006120853A1 (ja) 試験装置、試験方法、および半導体デバイス
JP4061533B2 (ja) Icテスタ
JP4754264B2 (ja) 半導体集積回路および半導体集積回路を搭載した製品のテスト方法
JP2000165244A (ja) 半導体集積回路装置
US20110001509A1 (en) Semiconductor integrated circuit device and method for testing the same
JP3553509B2 (ja) 半導体集積回路及びその検査方法
JP2010002315A (ja) 半導体試験装置とそのdc特性試験方法
JP4232637B2 (ja) Icテスタ
JP2007147469A (ja) Icテスタ
JP2011075334A (ja) 半導体集積回路及びそのテスト方法
JP3806333B2 (ja) 半導体集積回路、半導体集積回路の試験装置、及び半導体集積回路の試験方法
JP2006267041A (ja) テストシステム
JP2002299460A (ja) 半導体集積回路
JP2004257771A (ja) バーンイン装置
JPH1164435A (ja) 半導体試験装置
JP2007093522A (ja) Icテスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120426

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120509

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees