JP2009117882A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2009117882A JP2009117882A JP2009053090A JP2009053090A JP2009117882A JP 2009117882 A JP2009117882 A JP 2009117882A JP 2009053090 A JP2009053090 A JP 2009053090A JP 2009053090 A JP2009053090 A JP 2009053090A JP 2009117882 A JP2009117882 A JP 2009117882A
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- circuit board
- power circuit
- resin plate
- outer case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000011347 resin Substances 0.000 claims abstract description 46
- 229920005989 resin Polymers 0.000 claims abstract description 46
- 239000000945 filler Substances 0.000 claims abstract description 25
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 claims description 2
- 238000006073 displacement reaction Methods 0.000 abstract description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract 2
- 238000003780 insertion Methods 0.000 description 7
- 230000037431 insertion Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 239000011265 semifinished product Substances 0.000 description 6
- 239000004734 Polyphenylene sulfide Substances 0.000 description 5
- 229920000069 polyphenylene sulfide Polymers 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000009795 derivation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 210000001503 joint Anatomy 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
本発明は半導体装置に関し、特にケース内にパワー回路及び制御回路を二階建て式に内装して構成された半導体装置に関する。 The present invention relates to a semiconductor device, and more particularly to a semiconductor device configured with a power circuit and a control circuit housed in a two-story structure in a case.
インバータ装置,無停電電源装置,工作機械,産業用ロボットなどで使用される半導体装置には、例えば絶縁ゲート型バイポーラトランジスタ(Insulated Gate Bipolar Transistor:以下「IGBT」と表記する)などの各種のパワー半導体素子が使用されている。また、このパワー半導体素子に加え、その駆動回路や、電流センシング,温度センシングのためのトランジスタやダイオードからなる制御回路などを一つのモジュール内に集積して高性能、高機能化したインテリジェントパワーモジュール(Intelligent Power Module:以下「IPM」と表記する)も実用化されている(例えば、特許文献1参照。)。 Semiconductor devices used in inverter devices, uninterruptible power supply devices, machine tools, industrial robots, etc. include various power semiconductors such as insulated gate bipolar transistors (hereinafter referred to as “IGBT”). The element is used. In addition to this power semiconductor element, its drive circuit, control circuit consisting of transistors and diodes for current sensing and temperature sensing, etc. are integrated in a single module, which is an intelligent power module with high performance and high functionality ( Intelligent Power Module (hereinafter referred to as “IPM”) has also been put into practical use (for example, see Patent Document 1).
図8は、このような従来のIPMの構成例を表す斜視図であり、図9及び図10は、この従来のIPMの組立構造を表す分解斜視図である。
図8に示すように、このIPMは、樹脂成形品で作られた外囲ケース101の内部に、IGBTなどのパワー半導体素子が実装されたパワー回路基板と、そのパワー半導体素子の駆動回路や制御回路が実装された制御回路基板を備えている。また、外囲ケース101の外部には、パワー回路に対する入出力の外部導出端子である主端子102や、制御回路に対する制御信号の入出力用の外部導出端子である制御端子103が露出して設けられている。
FIG. 8 is a perspective view showing a configuration example of such a conventional IPM, and FIGS. 9 and 10 are exploded perspective views showing an assembly structure of this conventional IPM.
As shown in FIG. 8, this IPM has a power circuit board in which a power semiconductor element such as IGBT is mounted inside an enclosing
このIPMの組立工程においては、図9(A)に示すように、パワー半導体素子を実装したパワー回路基板104が半田付けされた金属ベース105に、端子一体形の外囲ケース101を重ねて接着し、図9(B)に示すように、主端子102とパワー回路基板104との間、及び中継端子106とパワー回路基板104との間に、ボンディングワイヤ107を接続して内部配線を施す。この状態で外囲ケース101内にゲル状充填剤(例えばシリコーンゲル)を注入してパワー回路を封止して絶縁する。
In this IPM assembly process, as shown in FIG. 9A, a terminal integrated
続いて、図10に示すように、充填剤の上方で外囲ケース101を架け渡すように制御端子ブロック108を配置し、さらに、その上から制御回路を実装した制御回路基板109を重ねて配置し、ねじ110を用いて固定する。この状態で、制御回路基板109の下方に露出した中継端子106及び制御端子103を、それぞれ制御回路の導体パターンにフロー半田付けする。最後に上蓋111を接着して組み立てる。
Subsequently, as shown in FIG. 10, the
しかしながら、上述したIPMにおいて、パワー回路を封止するために外囲ケース101内に注入された充填剤は、注入後にゲル状に硬化するものであって、硬化した後も剛性が比較的小さい。そのため、例えばIPMが外部から振動を受けたときに変位し、内部のボンディングワイヤ107を動かしてボンディング部を剥離させたりワイヤを切断してしまうことがあった。
However, in the IPM described above, the filler injected into the
また、ゲル状の充填材は、硬化前は液状であって、毛細管現象により壁面を伝って流動する性質を有するため、注入の際に外囲ケース101の内壁を伝って中継端子106を這い上がってこれに付着し、その結果、制御回路基板109と中継端子106との間の半田付けが不良になるという問題がある。
Further, since the gel-like filler is in a liquid state before being cured and has a property of flowing along the wall surface by capillary action, the
さらに、スペース上の都合から、制御回路基板109の中央部の2点を外囲ケース101に直接ねじ接合する構造であるため、そのねじの締結時の局所的な力により制御回路基板109の本体が反り、それにより中継端子106と制御回路基板109の導体パターンとの間の接合部が傾き、中継端子106と制御回路の導体パターンとの間の半田付けが不良になり、外部振動によりその半田接合部にクラックが発生しやすくなるといった問題があった。
Furthermore, because of space limitations, the
本発明はこのような点に鑑みてなされたものであり、外部振動による配線部の断線や端子接合部の破損を防止できる半導体装置を提供することを目的とする。 The present invention has been made in view of these points, and an object of the present invention is to provide a semiconductor device capable of preventing disconnection of a wiring portion and damage to a terminal joint portion due to external vibration.
本発明では上記問題を解決するために、主回路の外部導出端子を一体形成した端子一体形の外囲ケース内に、パワー回路及び制御回路を二階建て式に内装し、上蓋にて封止して構成される半導体装置において、前記パワー回路を構成するパワー半導体素子が実装され、前記外囲ケースの底部に配置されたパワー回路基板と、前記制御回路を構成する回路部品が実装された制御回路基板と、前記外囲ケースの内壁部に、前記パワー回路基板及び前記制御回路基板とは別に設けられ、前記パワー回路と前記制御回路とを相互接続するために並設された複数のピン端子からなる中継端子と、前記パワー回路基板の前記パワー回路を覆うように注入されて固着したゲル状充填剤と、前記パワー回路基板と前記制御回路基板との間に前記外囲ケースの支持部に着座して介装され、絶縁物として機能するとともに、前記制御回路基板とは反対側の面にて前記ゲル状充填剤を押圧する樹脂プレートと、前記制御回路の複数のピン端子からなる外部導出端子を一体形成して構成され、前記制御回路基板の前記樹脂プレートとは反対側に配置され、前記樹脂プレートとの間に前記制御回路基板を挟むように固定する制御端子ブロックと、を備えたことを特徴とする半導体装置が提供される。 In the present invention, in order to solve the above problem, a power circuit and a control circuit are housed in a two-story structure in a terminal-integrated outer case integrally formed with an external lead-out terminal of the main circuit and sealed with an upper lid. In the semiconductor device configured as described above, the power semiconductor element that constitutes the power circuit is mounted, the power circuit board that is disposed at the bottom of the outer case, and the control circuit that is mounted with the circuit components that constitute the control circuit A plurality of pin terminals provided separately from the power circuit board and the control circuit board on the inner wall portion of the board and the surrounding case, and arranged in parallel to interconnect the power circuit and the control circuit. consisting relay terminals and, supporting of the outer covering case between the front Symbol power circuit board of the power circuit so as to cover injected by fixing the gel filler, and the power circuit board and the control circuit board Interposed seated in parts, and it functions as the insulator, and a resin plate for pressing the gelled filler at the surface opposite from said control circuit board, comprising a plurality of pin terminals of the control circuit A control terminal block that is configured by integrally forming an external lead-out terminal, disposed on the opposite side of the control circuit board from the resin plate, and fixed so as to sandwich the control circuit board between the resin plate and There is provided a semiconductor device including the semiconductor device.
このような半導体装置においては、パワー回路を覆う充填剤が、樹脂プレートにより押えられ、外部振動を受けたときの充填材の変位が防止される。また、制御回路基板が制御端子ブロックと樹脂プレートとの間に挟まれるように固定されるため、これらの接合時に外部から付与される力が制御端子ブロックにて分散される。 In such a semiconductor device, the filler covering the power circuit is pressed by the resin plate, and the displacement of the filler when subjected to external vibration is prevented. Further, since the control circuit board is fixed so as to be sandwiched between the control terminal block and the resin plate, the force applied from the outside at the time of joining is dispersed by the control terminal block.
本発明の半導体装置によれば、樹脂プレートの押え力によりパワー回路を覆う充填剤の変位が防止されるため、外部振動によるパワー回路の配線部の断線を防止することができる。また、制御回路基板が制御端子ブロックを介して接合されるため、その接合時における制御回路基板の変形を防止することができ、その結果、制御回路と中継端子との接合部の破損を防止することができる。 According to the semiconductor device of the present invention, since the displacement of the filler covering the power circuit is prevented by the pressing force of the resin plate, it is possible to prevent disconnection of the wiring portion of the power circuit due to external vibration. In addition, since the control circuit board is joined via the control terminal block, deformation of the control circuit board at the time of joining can be prevented, and as a result, damage to the joint between the control circuit and the relay terminal can be prevented. be able to.
以下、本発明の実施の形態を図面を参照して詳細に説明する。
本実施の形態は、本発明の半導体装置をインバータ装置に適用するIPMとして構成したものであり、図1は当該半導体装置の外観を表す斜視図であり、図2は当該半導体装置の構成を表す分解斜視図である。なお、以下の説明においては、便宜上、各図に示される状態を基準に上下と表現することがある。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
In the present embodiment, the semiconductor device of the present invention is configured as an IPM applied to an inverter device, FIG. 1 is a perspective view showing the appearance of the semiconductor device, and FIG. 2 shows the configuration of the semiconductor device. It is a disassembled perspective view. In the following description, for convenience, it may be expressed as upper and lower with reference to the states shown in the drawings.
図1に示すように、本実施の形態のIPMは、樹脂成形品からなる外囲ケース10の内部に、後述するパワー回路基板及び制御回路基板を収容して構成されている。外囲ケース10の外部には、後述する主端子12や制御端子51が露出して設けられている。
As shown in FIG. 1, the IPM of the present embodiment is configured by accommodating a power circuit board and a control circuit board, which will be described later, in an
すなわち、図2に示すように、このIPMは、端子一体形の枠状の外囲ケース10,外囲ケース10の底部を構成する放熱用の金属ベース20,制御回路31を構成する回路部品が実装された制御回路基板30,制御回路基板30と金属ベース20との間に介装されて絶縁物として機能する樹脂プレート40,インバータ装置に接続する制御端子51を一体形成した制御端子ブロック50,及び上蓋60を備えている。
That is, as shown in FIG. 2, the IPM is composed of a terminal-integrated frame-shaped
金属ベース20は、正方形板状の銅板からなり、その上面には、パワー回路21を構成するIGBT等のパワー半導体素子を複数並列に実装したパワー回路基板22が半田付けされている。
The
制御回路基板30は、略正方形板状のプリント基板に上記パワー半導体素子の駆動回路や制御回路31を実装して構成されている。この制御回路基板30の中央位置には、制御端子ブロック50の後述する複数の突状部をマウントさせる空領域からなる複数のマウント部32と、制御端子ブロック50から下方に延出した複数の制御端子51を挿通させる複数の端子挿通孔35が設けられている。さらに、その制御回路基板30の中央位置の両端縁には、制御端子ブロック50の両端に設けられた後述する着座部58を挿通するスリット34が形成され、その両端縁に沿って後述する中継端子13の各ピン端子を挿通させる複数の端子挿通孔33が設けられている。
The
図3は外囲ケース10の構造を表す説明図であり、(A)はその正面図であり、(B)は図2のA−A矢視断面図であり、(C)は図2のB−B矢視断面図である。
この外囲ケース10は、ポリフェニレンサルファイド樹脂(以下「PPS樹脂」と表記する)などの樹脂材料からなる略正方形枠形状の本体11を有し、その本体11の一対の対向する側部には、パワー回路21に接続される外部導出端子である複数の主端子12がモールド成形され、残る一対の対向する側部には、パワー回路21と制御回路31とを相互接続するために並設された複数のピン端子からなる中継端子13がモールド成形されている。また、本体11の中継端子13が設けられた側の一対の側壁には、その上半部において側方に開口した切欠部14がそれぞれ形成されている。
3A and 3B are explanatory views showing the structure of the enclosing
The surrounding
主端子12は、当該IPMの組み付け前においては外囲ケース10の側部にモールドされた断面L字状の本体を有し、その一端部12aが、外囲ケース10の側壁下部から内方に延出したフランジ部10aの上面に露出し、他端部12bが外囲ケース10の上端縁から上方に延出している。
The
中継端子13の各ピン端子は、断面L字状の板状ベース部13aと、板状ベース部13aに連設された断面L字状のピン状接続部13bとを備えている。この板状ベース部13aは、その一端が外囲ケース10の側壁下部から内方に延出したフランジ部10bの上面に露出し、他端が外囲ケース10の側壁に埋設されている。ピン状接続部13bは、その一端が板状ベース部13aに連設され、他端部が外囲ケース10の側壁とほぼ平行に上方に起立している。このピン状接続部13bと外囲ケース10の側壁との間には、所定間隔の間隙があけられている。
Each pin terminal of the
また、中継端子13の各ピン端子が並設される側の内周縁部の中央寄りには、樹脂プレート40を着座させて支持する支持部15が設けられている。この支持部15の中央には、ねじ孔15aが形成されている。
Further, a
図4は樹脂プレート40の構造を表す説明図であり、(A)はその平面図であり、(B)は(A)のC方向からみた側面図であり、(C)はそのD−D矢視図である。
この樹脂プレート40は、PPS樹脂等の樹脂材料からなる略正方形板状の外形を有し、格子状(田の字状)に形成された本体41を備える。すなわち、この本体41の前後左右の4箇所には、これを厚み方向に貫通する貫通孔42が設けられている。各貫通孔42の下側(金属ベース20側)の内周縁部は、丸みを帯びた形状に形成してもよい。
4A and 4B are explanatory views showing the structure of the
The
また、本体41の中央を架け渡すように外周部よりも幅の大きな中央支持部43が形成され、その両端には、外囲ケース10の支持部15にそのねじ孔15aを避けて着座するマウント部44が形成されている。この両端部に形成されたマウント部44は、支持部15に対応して、本体41の中心線(図中二点鎖線)を基準に互いに反対側にずれて形成され、樹脂プレート40が外囲ケース10に対して誤って表裏逆に取り付けられることがないようにされている。また、本体41においてマウント部44がない側の一対の外周縁の中央からは外向きに延出した三角状のマウント部45が形成され、樹脂プレート40を外囲ケース10に取り付けた際には、上記フランジ部10aに支持されるように構成されている。
Further, a
また、本体41のマウント部44が形成された側の両端縁には、下方に傾斜しつつ一段下がって本体41に平行に外側(外囲ケース10の内壁部側)に延びる延出部46が形成されている。この延出部46の先端には、外囲ケース10の側方で起立した中継端子13のピン状接続部13bの下部を内方から定位置に支持する複数の支持溝46aが形成されている。
Further, at both end edges on the side where the
図5は制御端子ブロック50の構造を表す説明図であり、(A)はその平面図であり、(B)は(A)のE方向からみた側面図である。
この制御端子ブロック50は、PPS樹脂等の樹脂材料からなる本体52を有し、その本体52は、制御回路31と外部のインバータ装置とを接続する複数の制御端子51を収容して支持する直方体状の端子収容部53と、この端子収容部53を下方で支持する支持ベース54とを備えている。
5A and 5B are explanatory views showing the structure of the
The
制御端子51は、起立した本体の下部が端子収容部53にモールドされており、その本体の両端部はそれぞれ制御端子ブロック50の外方に延出している。
端子収容部53は、その高さ方向の中央部を側方に貫通して、その内部に制御端子51を収容する収容部55を有する。
In the
The
支持ベース54は、長尺板状の本体56を有し、その本体56の片側端部上に端子収容部53が連設されている。本体56の中央には、これを厚み方向に貫通する長方形状の露出孔57が形成されており、その下方に実装した回路部品を露出させることが可能に構成されている。本体56の両端には、一段下がって本体56に平行に外側(外囲ケース10の内壁部側)に延びる着座部58がそれぞれ形成されている。この着座部58は、その中央にねじ挿通孔58aが設けられ、当該IPMの組立時に制御回路基板30のスリット34を挿通して、樹脂プレート40のマウント部44に載置される。また、支持ベース54の下面からは押圧部としての複数の突状部59が設けられており、制御回路基板30への組み付け時にそれぞれ上述した制御回路基板30のマウント部32に着座するように構成されている。
The
図6は上蓋60の構造を表す説明図であり、(A)はその平面図であり、(B)は(A)のF−F矢視図である。
この上蓋60は、PPS樹脂等の樹脂材料からなり、外囲ケース10の上端縁に沿った略正方形板状の本体61を有する。その61の外囲ケース10の切欠部14に対向する両端縁から、切欠部14と相補形状の側壁62が延出して設けられている。このため、上蓋60を外囲ケース10に取り付けた際には、外囲ケース10の内部が上蓋60により完全に封止される。また、このように側壁62を設けたことにより、上蓋60の強度アップが図られている。
6A and 6B are explanatory views showing the structure of the
The
また、本体61の側壁62が設けられていない側の一対の周縁部には、外囲ケース10から延出した主端子12を組み付ける複数のベース部63がやや突出して設けられている。さらに、本体61の中央部のやや周縁部よりには、外囲ケース10内に組み付けられた制御端子ブロック50の端子収容部53を挿通して外部に露出させる長方形状の挿通孔64が形成されている。
In addition, a plurality of
次に、本実施の形態のIPMの組立手順について、図2及び図7を参照して説明する。図7はIPMの組立工程の途中の半完成品を表す断面図である。
図2に示すように、まず、パワー回路21を構成するパワー半導体素子が実装されたパワー回路基板22を金属ベース20上に半田付けし、これに外囲ケース10を重ねて接着する。続いて、外囲ケース10内に露出した主端子12の一端部12aとパワー回路21との間、及び中継端子13の板状ベース部13aとパワー回路21との間に、図示しないボンディングワイヤを接続して内部配線を施す。そして、この状態で外囲ケース10内のパワー回路基板22上にゲル状充填剤(例えばシリコーンゲル)を注入してパワー回路21を封止して絶縁する。上述したように、中継端子13のピン状接続部13bと外囲ケース10の側壁との間には所定間隔の間隙があけられているため(図3(C)参照)、このとき注入されたゲル状充填剤は、板状ベース部13aの上面までにとどまり、ピン状接続部13bを這い上がることはない。このゲル状充填剤は、その後に熱硬化される。
Next, the procedure for assembling the IPM according to the present embodiment will be described with reference to FIGS. FIG. 7 is a cross-sectional view showing a semi-finished product during the IPM assembly process.
As shown in FIG. 2, first, the
続いて、熱硬化した充填剤の上方から樹脂プレート40を挿入して外囲ケース10に組み付ける。このとき、樹脂プレート40の端縁に設けられたマウント部44,45が、それぞれ外囲ケース10の支持部15、フランジ部10aに着座して支持され、樹脂プレート40が充填剤を上方から押圧する。充填剤の上面は、この押圧力により樹脂プレート40の貫通孔42から部分的に盛り上がるように露出し、その反力によって下面側でパワー回路21を安定に固定する。この充填剤は盛り上がる際に、貫通孔42の下側内周縁部を部分的に通過するが、上述のようにこの下側内周縁部が丸みを帯びているため、充填剤を損傷させることがない。この組み付けの際、樹脂プレート40の両端縁に設けられた支持溝46aが、中継端子13のピン状接続部13bを内方から押圧するように支持するため、そのピン状接続部13bの先端は定位置に整列されて固定される。また、樹脂プレート40の両端縁の延出部46が充填剤側に一段下がっているため、特に中継端子13近傍での充填剤の盛り上がりを阻止している。
Subsequently, the
続いて、樹脂プレート40の上方から制御回路基板30を組み付ける。この制御回路基板30は、予め制御端子ブロック50が組み付けられている。制御端子ブロック50の突状部59が制御回路基板30のマウント部32に当接し、制御端子ブロック50の下方に延出した制御端子51の先端が、制御回路基板30の端子挿通孔35を挿通してその下面に露出して制御回路基板30の下面の導体パターンに半田付けされている。
Subsequently, the
そして、制御回路基板30の端子挿通孔33に中継端子13の各ピン端子を挿通させるように組み付けられ、その本体全体が、樹脂プレート40によって安定に支持される。このとき、制御端子ブロック50の着座部58が、制御回路基板30のスリット34を挿通して樹脂プレート40のマウント部44に載置される。
Then, it is assembled so that each pin terminal of the
そして、ねじ71を制御端子ブロック50の各ねじ挿通孔58aに挿通して外囲ケース10のねじ孔15aに螺合させることにより、制御端子ブロック50を外囲ケース10に対して締結固定する。このとき、制御端子ブロック50の下方の制御回路基板30及び樹脂プレート40も同時に固定される。この場合、制御回路基板30は、ねじ71により直接締結されるわけではなく、制御端子ブロック50を介して間接的に固定される。このため、制御回路基板30には、ねじ71による局所的な力が加わることがなく、その力が制御端子ブロック50の支持ベース54により分散されて伝わる。そのため、ねじ71の締結時に制御回路基板30が反る等の問題も発生しない。
Then, the
このようにして組み付けられた半完成品は、図7のような状態になっており、この半完成品に対してフロー半田付け処理を行って、制御回路基板30の表面の中継端子13のピン状接続部13bを半田付けする。この場合、樹脂プレート40の支持により制御回路基板30の下面が外囲ケース10の切欠部14の下端縁よりも高い位置にあるため、制御回路基板30の裏面の半田付け部の半田フィレットを容易に確認することができ、半田付け不良を防止することができる。
The semi-finished product assembled in this way is in a state as shown in FIG. 7. The semi-finished product is subjected to a flow soldering process, and the pins of the
そして、この半田付け処理終了後の半完成品に対して上方から上蓋60を被せて接着し、この外囲ケース10の上方に延出した主端子12を内方に折り曲げてベース部63に密着させる。これにより、上蓋60が外囲ケース10に対して固定されるとともに、外囲ケース10内が封止される。
Then, the semi-finished product after the soldering process is bonded to the semi-finished product by covering the
以上に説明したように、本実施の形態のIPMは、パワー回路21を覆う充填剤が、樹脂プレート40により押えられ、外部振動を受けたときの変位が防止されるため、外部振動によるパワー回路21に接続されるボンディングワイヤ等の配線部の断線を防止することができる。
As described above, in the IPM according to the present embodiment, the filler that covers the
また、制御回路基板30が制御端子ブロック50と樹脂プレート40との間に挟まれるように固定されるため、これらのねじ接合時における制御回路基板30の変形を防止することができ、その結果、制御回路31と中継端子13との半田接合部の破損を防止することができる。
Further, since the
以上、本発明の好適な実施の形態について説明したが、本発明はその特定の実施の形態に限定されるものではなく、本発明の精神の範囲内での変化変形が可能であることはいうまでもない。 The preferred embodiment of the present invention has been described above, but the present invention is not limited to the specific embodiment, and it can be changed and modified within the spirit of the present invention. Not too long.
例えば、上記実施の形態では、樹脂プレート40に貫通孔42を設けて田の字状に形成した例を示したが、樹脂プレート40がその他の格子状になるように貫通孔の形状及び数を変更してもよいし、貫通孔ではなく、下方に開口した溝部を形成してもよい。また、下方の充填剤を十分に押えられる場合には、貫通孔や溝部を設けなくてもよい。
For example, in the above-described embodiment, an example in which the
また、制御端子ブロック50の下面に複数の突状部59を突設した例を示したが、制御端子ブロック50の本体の下面の比較的大きな領域で制御回路基板30に当接するような構成としてもよい。また、制御回路基板30をその中央部で固定する態様としたが、スペース状の問題がなければ、制御回路基板30の隅部で固定するようにしてもよい。
Moreover, although the example which protruded and provided the some
10 外囲ケース
10a,10b フランジ部
12 主端子
13 中継端子
13a 板状ベース部
13b ピン状接続部
14 切欠部
20 金属ベース
21 パワー回路
22 パワー回路基板
30 制御回路基板
31 制御回路
40 樹脂プレート
42 貫通孔
44,45 マウント部
46 延出部
46a 支持溝
50 制御端子ブロック
51 制御端子
54 支持ベース
58 着座部
59 突状部
60 上蓋
62 側壁
DESCRIPTION OF
Claims (3)
前記パワー回路を構成するパワー半導体素子が実装され、前記外囲ケースの底部に配置されたパワー回路基板と、
前記制御回路を構成する回路部品が実装された制御回路基板と、
前記外囲ケースの内壁部に、前記パワー回路基板及び前記制御回路基板とは別に設けられ、前記パワー回路と前記制御回路とを相互接続するために並設された複数のピン端子からなる中継端子と、
前記パワー回路基板の前記パワー回路を覆うように注入されて固着したゲル状充填剤と、
前記パワー回路基板と前記制御回路基板との間に前記外囲ケースの支持部に着座して介装され、絶縁物として機能するとともに、前記制御回路基板とは反対側の面にて前記ゲル状充填剤を押圧する樹脂プレートと、
前記制御回路の複数のピン端子からなる外部導出端子を一体形成して構成され、前記制御回路基板の前記樹脂プレートとは反対側に配置され、前記樹脂プレートとの間に前記制御回路基板を挟むように固定する制御端子ブロックと、
を備えたことを特徴とする半導体装置。 In a semiconductor device constituted by embedding a power circuit and a control circuit in a two-storey type in a terminal-integrated outer case integrally formed with an external lead-out terminal of a main circuit, and sealed with an upper lid,
A power circuit board on which a power semiconductor element constituting the power circuit is mounted and disposed at the bottom of the outer case, and
A control circuit board on which circuit components constituting the control circuit are mounted;
A relay terminal comprising a plurality of pin terminals provided in parallel to interconnect the power circuit and the control circuit on the inner wall of the outer case, separately from the power circuit board and the control circuit board. When,
And a gel filler secured been implanted so as to cover the power circuit before Symbol power circuit board,
Between the power circuit board and the control circuit board is seated and interposed on a support portion of the outer case, functions as an insulator, and forms a gel on the surface opposite to the control circuit board A resin plate that presses the filler ;
An external lead-out terminal comprising a plurality of pin terminals of the control circuit is integrally formed, arranged on the opposite side of the control circuit board from the resin plate, and the control circuit board is sandwiched between the resin plate A control terminal block to be fixed,
A semiconductor device comprising:
前記上蓋は、前記切欠部に対向する両端縁から、前記切欠部と相補形状の側壁が延出して設けられていること、 The upper lid is provided with side walls that are complementary to the cutout portion, extending from both end edges facing the cutout portion,
を特徴とする請求項1記載の半導体装置。 The semiconductor device according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009053090A JP5267221B2 (en) | 2009-03-06 | 2009-03-06 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009053090A JP5267221B2 (en) | 2009-03-06 | 2009-03-06 | Semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004190675A Division JP4301096B2 (en) | 2004-06-29 | 2004-06-29 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009117882A true JP2009117882A (en) | 2009-05-28 |
JP5267221B2 JP5267221B2 (en) | 2013-08-21 |
Family
ID=40784571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009053090A Expired - Lifetime JP5267221B2 (en) | 2009-03-06 | 2009-03-06 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5267221B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102563577A (en) * | 2010-12-30 | 2012-07-11 | 海洋王照明科技股份有限公司 | Lamp driver and glue filling method of electric shell assembly |
JP2013149819A (en) * | 2012-01-20 | 2013-08-01 | Fuji Electric Co Ltd | High voltage module |
JP2021114511A (en) * | 2020-01-17 | 2021-08-05 | 三菱電機株式会社 | Power conversion device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002164500A (en) * | 2000-11-27 | 2002-06-07 | Fuji Electric Co Ltd | Semiconductor module |
WO2002059969A1 (en) * | 2001-01-23 | 2002-08-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
JP2003031766A (en) * | 2001-07-18 | 2003-01-31 | Fuji Electric Co Ltd | Package for module type semiconductor device and module type semiconductor device mounting unit |
-
2009
- 2009-03-06 JP JP2009053090A patent/JP5267221B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002164500A (en) * | 2000-11-27 | 2002-06-07 | Fuji Electric Co Ltd | Semiconductor module |
WO2002059969A1 (en) * | 2001-01-23 | 2002-08-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
JP2003031766A (en) * | 2001-07-18 | 2003-01-31 | Fuji Electric Co Ltd | Package for module type semiconductor device and module type semiconductor device mounting unit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102563577A (en) * | 2010-12-30 | 2012-07-11 | 海洋王照明科技股份有限公司 | Lamp driver and glue filling method of electric shell assembly |
JP2013149819A (en) * | 2012-01-20 | 2013-08-01 | Fuji Electric Co Ltd | High voltage module |
JP2021114511A (en) * | 2020-01-17 | 2021-08-05 | 三菱電機株式会社 | Power conversion device |
Also Published As
Publication number | Publication date |
---|---|
JP5267221B2 (en) | 2013-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101203466B1 (en) | Power system module and method for fabricating the same | |
JP3357220B2 (en) | Semiconductor device | |
JPH07297575A (en) | Power module device | |
JP5936310B2 (en) | Power semiconductor module and its mounting structure | |
JP2001189416A (en) | Power module | |
KR101444550B1 (en) | Semiconductor module | |
KR102246996B1 (en) | Electronic module of a inverter and method for mounting thereof | |
JP2006005096A (en) | Circuit structure body | |
WO2004112129A1 (en) | Electronic device | |
JP2003501811A (en) | Intelligent power module with sandwich structure | |
JP5267221B2 (en) | Semiconductor device | |
JP4301096B2 (en) | Semiconductor device | |
US8139377B2 (en) | IC device and method of manufacturing the same | |
JP2008277327A (en) | Electronic apparatus | |
JP2003249624A (en) | Semiconductor device | |
CN110582847A (en) | Semiconductor module | |
US7453146B2 (en) | High power MCM package with improved planarity and heat dissipation | |
JP2015119121A (en) | Power semiconductor device | |
JP2002093959A (en) | Radiation structure of electronic apparatus | |
WO2022004332A1 (en) | Circuit structure | |
JP2005191146A (en) | Method of manufacturing hybrid integrated circuit device | |
JP6625044B2 (en) | Semiconductor device and method of manufacturing the same | |
JPH10242385A (en) | Power hybrid integrated-circuit device | |
JP2005191147A (en) | Method for manufacturing hybrid integrated circuit device | |
WO2017203559A1 (en) | Printed circuit board joining method, electronic device, and method for producing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090312 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130422 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5267221 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |