JP2009103679A - 集積回路の信号減衰を減少する試験システム及び関連方法 - Google Patents

Abstract

【課題】ＩＣ試験時の信号減衰を減少する試験システムを提供する。
【解決手段】試験システムは、プローブカードと、第一信号線を介してプローブカードに結合され、試験信号を出力するドライバーと、第二信号線を介してプローブカードに結合され、試験信号を読み取るレシーバーと、プローブカードと第一信号線の間に結合され、ドライバーから第一信号線を通して対象物に試験信号を出力するときにオンにされ、レシーバーで試験信号を読み取るときにオフにされる第一スイッチとを含む。
【選択図】図３

Description

本発明は試験システムに関し、特に集積回路（ＩＣ）の信号減衰を減少する試験システムに関する。

半導体素子やＩＣの製作工程には試験が必要である。現在のＩＣは高速信号処理機能をサポートするため、高速試験が必要である。ＩＣの高速試験を実行するとき、伝送線とインターフェイスの間には信号遅延と減衰が生じやすいので、試験システムではドライバーとレシーバーの信号を分けることが必要である。このことはフライバイと呼ばれる。

図１を参照する。図１は従来の試験システムを表す説明図である。試験システムには試験装置１０と、第一信号線１２と、第二信号線１４と、試験媒体としてのプローブカード１６と、試験対象物（ＤＵＴ）１９が含まれる。そのうち試験装置１０はドライバー２１とレシーバー２９を含み、ドライバー２１は第一信号線１２を介してプローブカード１６の第一接続点Ｃ１に結合され、レシーバー２９は第二信号線１４を介してプローブカード１６の第二接続点Ｃ２に結合される。第一接続点Ｃ１と第二接続点Ｃ２は同じはんだパッドＢに結合され、はんだパッドＢは対応したニードルを介して試験対象物１９のボンディングパッドＡに電気的に接続される。ドライバー２１から試験信号を発信すると、試験信号は第一接続点Ｃ１からはんだパッドＢに転送され、更に対応したニードルからボンディングパッドＡを通して試験対象物１９に送信される。その後、試験対象物１９から試験信号を返送するとき、試験信号はボンディングパッドＡ、はんだパッドＢ、及び第二接続点Ｃ２を通してレシーバー２９に送信される。試験信号は試験対象物１９からレシーバー２９に移動する過程において、はんだパッドＢのところで第一信号線１２のインピーダンスの影響を受けるので、はんだパッドＢとボンディングパッドＡとの間で大幅に減衰する。

図２を参照する。図２は図１に示す試験システムの回路図である。図に示すドライバー２１、第一インピーダンス２２、第一抵抗器２３、レシーバー２９、第二インピーダンス２８、及び第二抵抗器２７は試験装置１０の内部の等価回路である。試験装置１０の出力電圧はVoutとする。第一抵抗器２３と第二抵抗器２７の一端は端子電圧Vttに結合され、第三インピーダンス２４と第四インピーダンス２６は第一信号線１２と第二信号線１４の等価インピーダンスであって、第五インピーダンス２５はプローブカード１６のニードルの等価インピーダンスである。第一インピーダンス２２、第二インピーダンス２８、第三インピーダンス２４、第四インピーダンス２６、及び第五インピーダンス２５の値をすべて５０Ωとし、第一抵抗器２３と第二抵抗器２７の値を５０Ωとすれば、試験対象物１９から試験信号を返送するとき、第一信号線１２のインピーダンスと第二信号線１４のインピーダンスは並列接続と考えられるので、はんだパッドＢの電圧値は、

となる。言い換えれば、はんだパッドＢを通過した電圧は５０％以上減衰する。

以上のとおり、試験システムで高速試験を実行するときは、ドライバーとレシーバーの信号を分けて、第一信号線で試験信号を対象物に送信し、第二信号線で対象物から返送された信号を伝送することが必要である。しかし、返送された試験信号は第一信号線のインピーダンスの影響を受けて大幅に減衰するため、それで試験結果を判断すれば誤判の可能性が高い。

本発明は上記従来の問題を解決するため、ＩＣの信号減衰を減少する試験システムを提供することを課題とする。

本発明は集積回路の信号減衰を減少する試験システムを提供する。該試験システムは、プローブカードと、第一信号線を介してプローブカードに結合され、試験信号を出力するドライバーと、第二信号線を介してプローブカードに結合され、試験信号を読み取るレシーバーと、プローブカードと第一信号線の間に結合され、ドライバーから第一信号線を通して対象物に試験信号を出力するときにオンにされ、レシーバーで試験信号を読み取るときにオフにされる第一スイッチとを含む。

本発明は更に、集積回路試験時の信号減衰を減少する方法を提供する。該方法は、第一電流経路を通して試験信号を試験対象物に出力する段階と、第一電流経路を閉鎖する段階と、第二電流経路を通して試験対象物からの試験信号を読み取る段階とを含む。

本発明は更に、集積回路試験時の信号減衰を減少する方法を提供する。該方法は、プローブカードを試験対象物と電気的に接続する段階と、ドライバーで第一電流経路を通して試験信号を試験対象物に出力する段階と、第一スイッチで第一電流経路を閉鎖する段階と、レシーバーで第二電流経路を通して試験対象物からの試験信号を読み取る段階とを含む。

本発明は更に、上記方法を実行する試験システムを提供する。該試験システムは、試験対象物と電気的に接続されるプローブカードと、第一信号線を介してプローブカードに結合されるドライバーと、第二信号線を介してプローブカードに結合されるレシーバーと、プローブカードと第一信号線の間に結合される第一スイッチとを含む。

試験システムで高速試験を実行するとき、第一信号線で試験信号を対象物に送信し、第二信号線で対象物から返送された試験信号を伝送する過程では、返送された試験信号が第一信号線のインピーダンスの影響を受けて大幅に減衰する。したがって、本発明は試験システムに、試験対象物と電気的に接続されるプローブカードと、第一信号線を介してプローブカードに結合されたドライバーと、第二信号線を介してプローブカードに結合されたレシーバーと、プローブカードと第一信号線の間に結合される第一スイッチとを設け、ドライバーから第一信号線を通して対象物に試験信号を出力した場合に第一スイッチをオフにし、レシーバーで第二信号線を通して試験信号を読み取ることで、返送された試験信号に対する第一信号線のインピーダンスの影響を抑え、信号の減衰を抑制する。

かかる装置及び方法の特徴を詳述するために、具体的な実施例を挙げ、図を参照して以下に説明する。

図３を参照する。図３は本発明による試験システムを表す説明図である。試験システムには試験装置３０と、第一信号線３２と、第二信号線３４と、プローブカード３６と、第一スイッチ３８と、試験対象物３９が含まれる。そのうち試験装置３０はドライバー４１とレシーバー４９を含み、ドライバー４１は第一信号線３２を介してプローブカード３６の第一接続点Ｃ１に結合され、レシーバー４９は第二信号線３４を介してプローブカード３６の第二接続点Ｃ２に結合される。第一接続点Ｃ１と第二接続点Ｃ２は同じはんだパッドＢに結合され、はんだパッドＢは対応したニードルを介して試験対象物３９のボンディングパッドＡに電気的に接続される。第一スイッチ３８はドライバー４１と試験対象物３９の間の電流経路に結合される。本実施例では第一スイッチ３８を接続点Ｃ１とはんだパッドＢの間に結合するが、第一信号線３２と接続点Ｃ１の間に接続することも可能である。ドライバー４１から試験信号を出力するとき、第一スイッチ３８はオンにされ、試験信号は第一接続点Ｃ１からはんだパッドＢに転送され、更に対応したニードルからボンディングパッドＡを通して試験対象物３９に送信される。その後、試験対象物３９から試験信号を返送するとき、試験信号はボンディングパッドＡ、はんだパッドＢ、及び第二接続点Ｃ２を通してレシーバー４９に送信される。試験信号は試験対象物３９からレシーバー４９に移動する過程で、はんだパッドＢのところで第一信号線３２のインピーダンスの影響を受けるので、はんだパッドＢとボンディングパッドＡとの間で大幅に減衰する。したがって、本実施例では、レシーバー４９で試験信号を読み取るときに第一スイッチ３８をオフにし、ドライバー４１と試験対象物３９の間の電流経路を開回路にする。そうすると、試験信号は第一信号線３２のインピーダンスの影響を受けず、信号の減衰は抑制できる。

図４を参照する。図４は図３に示す試験システムの回路図である。図に示すドライバー４１、第一インピーダンス４２、第一抵抗器４３、レシーバー４９、第二インピーダンス４８、及び第二抵抗器４７は試験装置３０の内部の等価回路である。試験装置３０の出力電圧はVoutとする。第一抵抗器４３と第二抵抗器４７の一端は端子電圧Vttに結合され、第三インピーダンス４４と第四インピーダンス４６は第一信号線３２と第二信号線３４の等価インピーダンスであって、第五インピーダンス４５はプローブカード３６のニードルの等価インピーダンスである。第一インピーダンス４２、第二インピーダンス４８、第三インピーダンス４４、第四インピーダンス４６、及び第五インピーダンス４５の値をすべて５０Ωとし、第一抵抗器４３と第二抵抗器４７の値を５０Ωとすれば、第一スイッチ３８のオン／オフ時、はんだパッドＢでの信号減衰は以下のとおりである。

第一スイッチ３８をオンにした場合、はんだパッドＢにとって第一信号線３２のインピーダンスと第二信号線３４のインピーダンスは並列接続と考えられるので、はんだパッドＢの電圧値は、

となる。

第一スイッチ３８をオフにした場合、第一信号線は開回路となるため、はんだパッドＢの電圧値は、

となる。

上記式１と式２を比較すれば、第一スイッチ３８をオフにした場合、はんだパッドＢの電圧値は２５％上がる（すなわち信号減衰が２５％減少する）。したがって、ドライバー４１から試験信号を出力するときに第一スイッチ３８をオンにし、レシーバー４９で試験信号を読み取るときに第一スイッチ３８をオフにすれば、試験信号の減衰を抑制することができる。

図５を参照する。図５は本発明の実施例２の回路図である。実施例２の試験システムには第二スイッチ４０が設けられている。第一スイッチ３８はドライバー４１とはんだパッドＢの間の第一電流経路に結合され、第二スイッチ４０はレシーバー４９とはんだパッドＢの間の第二電流経路に結合される。第二スイッチ４０と第一スイッチ３８は相補的に動作する。というのは、第一スイッチ３８をオンにした場合は第二スイッチ４０をオフにし、第一スイッチ３８をオフにした場合は第二スイッチ４０をオンにすることである。したがって、ドライバー４１から試験信号を出力するとき、第一スイッチ３８をオンにして第二スイッチ４０をオフにし、試験信号は第一電流経路を通してはんだパッドＢに送信される。レシーバー４９で試験信号を読み取るとき、第二スイッチ４０をオンにして第一スイッチ３８をオフにし、試験信号ははんだパッドＢから第二電流経路を通してレシーバー４９に送信される。試験システムで高速試験を実行するとき、第一電流経路で試験信号を送信し、第二電流経路で試験信号を受信する。従来の技術では、レシーバー４９で試験信号を読み取るとき、試験信号は第一電流経路のインピーダンスの影響を受けて減衰する。それと比べて、本実施例では第一スイッチ３８と第二スイッチ４０を交替で動作させ、第一電流経路を導通した場合に第二電流経路を閉鎖し、第二電流経路を導通した場合に第一電流経路を閉鎖することで、電流経路間の相互干渉を抑え、信号の減衰を防止する。なお、試験システムでは高速試験が実行されるため、第一スイッチ３８と第二スイッチ４０はいずれもＲＦ（無線周波数）スイッチである。

以上は本発明に好ましい実施例であって、本発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、本発明の精神の下においてなされ、本発明に対して均等の効果を有するものは、いずれも本発明の特許請求の範囲に属するものとする。

本発明は集積回路の試験システムに実施可能である。

従来の試験システムを表す説明図である。 図１に示す試験システムの回路図である。 本発明による試験システムを表す説明図である。 図３に示す試験システムの回路図である。 本発明の実施例２の回路図である。

符号の説明

１０、３０ 試験装置
１２、３２ 第一信号線
１４、３４ 第二信号線
１６、３６ プローブカード
１９、３９ 試験対象物
２１、４１ ドライバー
２２、４２ 第一インピーダンス。
２３、４３ 第一抵抗器
２４、４４ 第三インピーダンス
２５、４５ 第五インピーダンス
２６、４６ 第四インピーダンス
２７、４７ 第二抵抗器
２８、４８ 第二インピーダンス
２９、４９ レシーバー

Claims (15)

1. 集積回路の試験信号減衰を減少する試験システムであって、
   試験媒体と、
   第一信号線を介し前記試験媒体と結合され試験信号を出力するドライバー及び第二信号線を介し前記試験媒体と結合され前記試験信号を読み取るレシーバーを有する試験装置と、
   前記試験媒体と前記第一信号線の間に結合され、前記ドライバーが前記試験信号を出力するときにオンにされ、前記レシーバーが前記試験信号を読み取るときにオフにされる第一スイッチとを含む試験システム。
2. 前記試験媒体と前記第二信号線の間に結合され、前記ドライバーが前記試験信号を出力するときにオフにされ、前記レシーバーが前記試験信号を読み取るときにオンにされる第二スイッチ、を更に含む請求項１記載の試験システム。
3. 前記ドライバーの出力端は端子電圧に結合され、前記レシーバーの入力端は前記端子電圧に結合される、請求項１記載の試験システム。
4. 前記試験媒体は、第一接続点、第二接続点、及びはんだパッドを含み、前記第一信号線は前記第一接続点に結合され、前記第二信号線は前記第二接続点に結合され、前記第一接続点と前記第二接続点は前記はんだパッドに結合され、前記第一スイッチは前記第一接続点と前記はんだパッドの間に結合される、請求項１記載の試験システム。
5. 前記試験媒体はプローブカードである、請求項１記載の試験システム。
6. 集積回路の試験信号減衰を減少する方法であって、
   第一電流経路を通して試験信号を試験対象物に送信する段階と、
   前記第一電流経路を閉鎖する段階と、
   前記第一電流経路と独立の第二電流経路を通して前記試験対象物からの前記試験信号に応答して信号を送信する段階と、を含む方法。
7. 前記第一電流経路を閉鎖する段階では、前記第二電流経路を通して前記試験対象物からの前記試験信号を送信する前に、前記第一電流経路を閉鎖する、請求項６記載の方法。
8. 前記第一電流経路を閉鎖する段階は、前記第一電流経路を閉鎖する段階、及び前記第二電流経路を導通する段階を含む、請求項７記載の方法。
9. 前記第一電流経路を通して前記試験対象物に前記試験信号を送信する前に、前記第二電流経路を閉鎖する段階、を更に含む請求項６記載の方法。
10. 前記第二電流経路を閉鎖する段階は、前記第二電流経路を閉鎖する段階、及び前記第一電流経路を導通する段階を含む、請求項９記載の方法。
11. 集積回路の試験信号減衰を減少する方法であって、
    プローブカードを試験対象物と電気的に接続する段階と、
    第一電流経路を通してドライバーからの試験信号を前記試験対象物に出力する段階と、
    第一スイッチで前記第一電流経路を閉鎖する段階と、
    レシーバーで第二電流経路を通して前記試験対象物からの前記試験信号に応答して信号を読み取る段階と、を含む方法。
12. 前記第一電流経路を閉鎖する段階では、前記レシーバーが前記第二電流経路を通して前記試験信号を読み取る前に、前記第一スイッチで前記第一電流経路を閉鎖する、請求項１１記載の方法。
13. 前記第一スイッチをオフにした場合に、前記第二スイッチで前記第二電流経路を導通する段階と、
    前記第一スイッチをオンにした場合に、前記第二スイッチで前記第二電流経路を閉鎖する段階と、を更に含む請求項１１記載の方法。
14. 請求項１１記載の方法を実行する試験システムであって、
    試験対象物と電気的に接続されるプローブカードと、
    第一信号線を介して前記プローブカードに結合されるドライバーと、
    第二信号線を介して前記プローブカードに結合されるレシーバーと、
    前記プローブカードと前記第一信号線の間に結合される第一スイッチと、を含む試験システム。
15. 前記プローブカードと前記第二信号線の間に結合される第二スイッチ、を更に含む請求項１４記載の試験システム。

Images