JPH05168234A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JPH05168234A JPH05168234A JP35034691A JP35034691A JPH05168234A JP H05168234 A JPH05168234 A JP H05168234A JP 35034691 A JP35034691 A JP 35034691A JP 35034691 A JP35034691 A JP 35034691A JP H05168234 A JPH05168234 A JP H05168234A
- Authority
- JP
- Japan
- Prior art keywords
- turn
- capacitor
- voltage
- switch element
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 従来のフライバックコンバ−タでは、スイッ
チ素子に入力電圧が印加された状態でタ−ンオンする
為、これによるロスおよびノイズが発生した。本発明の
目的は、それらのロスとノイズを低減することである。 【構成】 コンバ−タの制御回路の一部分に、ディレイ
回路を組込み頭初の目的を達成した。
チ素子に入力電圧が印加された状態でタ−ンオンする
為、これによるロスおよびノイズが発生した。本発明の
目的は、それらのロスとノイズを低減することである。 【構成】 コンバ−タの制御回路の一部分に、ディレイ
回路を組込み頭初の目的を達成した。
Description
【０００１】
【産業上の利用分野】本発明は低ノイズのスイッチング
電源装置を提供する事にある。
電源装置を提供する事にある。
【０００２】
【従来の技術】図１は従来のフライバックコンバ−タの
一例であり、１は直流電源、２はキャパシタ、３はダイ
オ−ド、４はスイッチ素子、５は変換トランスで５−１
はその１次巻線、５−２は２次巻線、５−３は補助巻線
である。６はダイオ−ド、７はキャパシタである。図１
の回路の動作波形を図３に示す。この図のＶＤＳ波形に
示されるように、スイッチ素子トル４は入力電圧Ｖｉｎ
を印加された状態でタ−ンオンする。
一例であり、１は直流電源、２はキャパシタ、３はダイ
オ−ド、４はスイッチ素子、５は変換トランスで５−１
はその１次巻線、５−２は２次巻線、５−３は補助巻線
である。６はダイオ−ド、７はキャパシタである。図１
の回路の動作波形を図３に示す。この図のＶＤＳ波形に
示されるように、スイッチ素子トル４は入力電圧Ｖｉｎ
を印加された状態でタ−ンオンする。
【０００３】何故ならスイッチ素子トル４のゲ−トには
補助巻線電圧Ｖｓｕｂが印加されており、この電圧がゼ
ロから正になる瞬間にスイッチ素子トル４はタ−ンオン
するからである。巻線電圧がゼロという事はスイッチ素
子トル４には直流電源１の電圧が印加されている事を意
味する。
補助巻線電圧Ｖｓｕｂが印加されており、この電圧がゼ
ロから正になる瞬間にスイッチ素子トル４はタ−ンオン
するからである。巻線電圧がゼロという事はスイッチ素
子トル４には直流電源１の電圧が印加されている事を意
味する。
【０００４】
【従来技術の問題点】以上に述べた如く、従来回路では
スイッチ素子４は、電圧を持ちつつタ−ンオンする為キ
ャパシタ２を短絡する事による損失およびスイッチング
ノイズを発生するという問題がある。
スイッチ素子４は、電圧を持ちつつタ−ンオンする為キ
ャパシタ２を短絡する事による損失およびスイッチング
ノイズを発生するという問題がある。
【０００５】
【発明の目的】本発明は以上の様な従来技術の問題点を
解決して低ノイズのスイッチング電源装置を提供するも
のである。
解決して低ノイズのスイッチング電源装置を提供するも
のである。
【０００６】
【実施例】図２は、本発明の一実施例であって１は直流
電源、２はキャパシタ、３はダイオ−ド、４はスイッチ
素子、５は変換トランスで５−１はその１次巻線、５−
２は２次巻線、５−３は３次巻線、６はダイオ−ド、７
はキャパシタ、８はディレイ回路である。
電源、２はキャパシタ、３はダイオ−ド、４はスイッチ
素子、５は変換トランスで５−１はその１次巻線、５−
２は２次巻線、５−３は３次巻線、６はダイオ−ド、７
はキャパシタ、８はディレイ回路である。
【０００７】ディレイ回路８の一実施例は図２−１に示
す。また図２に係る各部波形を図４に示す。図４におい
て、時刻ｔ1でトランス２次電流Ｉ2がゼロになると、逆
電流はダイオ−ド６によって阻止される為流れず２次側
はオ−プンとなる。従って１次側で変換トランス５の励
磁インダクタンスとキャパシタ２とでＬＣ共振回路が構
成され、スイッチ素子４の電圧ＶDSは余弦波状に下が
る。
す。また図２に係る各部波形を図４に示す。図４におい
て、時刻ｔ1でトランス２次電流Ｉ2がゼロになると、逆
電流はダイオ−ド６によって阻止される為流れず２次側
はオ−プンとなる。従って１次側で変換トランス５の励
磁インダクタンスとキャパシタ２とでＬＣ共振回路が構
成され、スイッチ素子４の電圧ＶDSは余弦波状に下が
る。
【０００８】この時の等価回路を図６に示す。直流電源
１は交流的にはインピ−ダンスを持たないので、ここで
キャパシタ２は変換トランス５の励磁インダクタンスと
並列に接続されていても等価である。次に、ＶDSがＶin
まで下がるまでは従来回路と同じ動作である。ＶDSがＶ
inより下がるという事はＶSUBに正の電圧が現われる事
を意味するが、ディレイ回路８によって、スイッチ素子
４のゲ−トにこの電圧が印加される事は阻止されて、ス
イッチ素子４はタ−ンオンしない。従って、ＶDSはさら
に下がり続け回路中の抵抗分を無視すると図７に示すよ
うにＶinを中心として（初期電圧−Ｖin）の振幅で振動
する。このことは、図６の等価回路より明らかである。
トランスの巻数をｎとし、図２に示すようにトランスの
巻数比をｎ：１、入力電圧をＶin、出力電圧をＶoとす
ると、ＬＣ共振開始時のＶDSの初期電圧はＶin＋nＶoで
表される。これは、２次電流が流れている間は２次巻線
電圧がＶoにクランプされる為、１次巻線はnＶoにクラ
ンプされる事から明らかである。
１は交流的にはインピ−ダンスを持たないので、ここで
キャパシタ２は変換トランス５の励磁インダクタンスと
並列に接続されていても等価である。次に、ＶDSがＶin
まで下がるまでは従来回路と同じ動作である。ＶDSがＶ
inより下がるという事はＶSUBに正の電圧が現われる事
を意味するが、ディレイ回路８によって、スイッチ素子
４のゲ−トにこの電圧が印加される事は阻止されて、ス
イッチ素子４はタ−ンオンしない。従って、ＶDSはさら
に下がり続け回路中の抵抗分を無視すると図７に示すよ
うにＶinを中心として（初期電圧−Ｖin）の振幅で振動
する。このことは、図６の等価回路より明らかである。
トランスの巻数をｎとし、図２に示すようにトランスの
巻数比をｎ：１、入力電圧をＶin、出力電圧をＶoとす
ると、ＬＣ共振開始時のＶDSの初期電圧はＶin＋nＶoで
表される。これは、２次電流が流れている間は２次巻線
電圧がＶoにクランプされる為、１次巻線はnＶoにクラ
ンプされる事から明らかである。
【０００９】図４に示す様にＶDSが下がり切った点（時
刻ｔ2）でスイッチ素子４をタ−ンオンさせる事によ
り、従来型と比べnＶoも低い電圧でスイッチ素子４をタ
−ンオンさせる事が可能となり、タ−ンオンロス及びこ
の時発生するノイズを低減できる。次に、ＶDSはキャパ
シタ２に印加されている電圧でもあり、ＶDSが下がるこ
とは、キャパシタ２の持つエネルギ−１／２ＣＶ2が減
少することを意味する。減った分のエネルギ−は直流電
源１に帰還される為全くロスにならない。つまり、図２
に示す回路では従来スイッチ素子４で消費されていたエ
ネルギ−を直流電源１に帰還させる動作をしている。
刻ｔ2）でスイッチ素子４をタ−ンオンさせる事によ
り、従来型と比べnＶoも低い電圧でスイッチ素子４をタ
−ンオンさせる事が可能となり、タ−ンオンロス及びこ
の時発生するノイズを低減できる。次に、ＶDSはキャパ
シタ２に印加されている電圧でもあり、ＶDSが下がるこ
とは、キャパシタ２の持つエネルギ−１／２ＣＶ2が減
少することを意味する。減った分のエネルギ−は直流電
源１に帰還される為全くロスにならない。つまり、図２
に示す回路では従来スイッチ素子４で消費されていたエ
ネルギ−を直流電源１に帰還させる動作をしている。
【００１０】以上から明らかな様にnＶo＞Ｖinの条件を
満たせば、ＶDSをゼロまで下げる事が可能である。図５
はその場合の波形であって完全なゼロ電圧でスイッチ素
子４がタ−ンオンしている。この場合、原理的にタ−ン
オンロス及びノイズは全く発生しない。
満たせば、ＶDSをゼロまで下げる事が可能である。図５
はその場合の波形であって完全なゼロ電圧でスイッチ素
子４がタ−ンオンしている。この場合、原理的にタ−ン
オンロス及びノイズは全く発生しない。
【００１１】図２−１はディレイ回路の一実施例であっ
て１１はキャパシタ、１２は抵抗、１３は第１のトラン
ジスタ、１４は抵抗、１５は第２のトランジスタ、１６
および１７は抵抗、１８は第３のトランジスタ、１９は
ダイオ−ドである。本ディレイ回路は端子Ａ−Ｂ間に印
加される電圧の微分値がゼロになる点を検出して端子Ａ
−Ｃ間を非導通状態から導通状態にするという動作をす
るものである。図２のＶDSは入力電圧と１次巻線電圧の
和で表される。入力電圧は一定であるからその微分値は
常にゼロであり、ＶDSの微分値がゼロになる点を検出す
るには１次巻線電圧の微分値を検出すればよい。各巻線
電圧の波形は相似であるので、３次巻線電圧を検出して
も同様の結果が得られる。つまり、図２−１の端子ＡＢ
を補助巻線に接続する事により、ＶDSの微分値がゼロに
なる点を検出し、その後端子Ａ−Ｃ間を非導通状態から
導通状態にする動作をする。Ａ−Ｃ間が導通する事によ
り３次巻線電圧が図２のスイッチ素子トル４のゲ−トに
印加され、スイッチ素子トル４がタ−ンオンする。
て１１はキャパシタ、１２は抵抗、１３は第１のトラン
ジスタ、１４は抵抗、１５は第２のトランジスタ、１６
および１７は抵抗、１８は第３のトランジスタ、１９は
ダイオ−ドである。本ディレイ回路は端子Ａ−Ｂ間に印
加される電圧の微分値がゼロになる点を検出して端子Ａ
−Ｃ間を非導通状態から導通状態にするという動作をす
るものである。図２のＶDSは入力電圧と１次巻線電圧の
和で表される。入力電圧は一定であるからその微分値は
常にゼロであり、ＶDSの微分値がゼロになる点を検出す
るには１次巻線電圧の微分値を検出すればよい。各巻線
電圧の波形は相似であるので、３次巻線電圧を検出して
も同様の結果が得られる。つまり、図２−１の端子ＡＢ
を補助巻線に接続する事により、ＶDSの微分値がゼロに
なる点を検出し、その後端子Ａ−Ｃ間を非導通状態から
導通状態にする動作をする。Ａ−Ｃ間が導通する事によ
り３次巻線電圧が図２のスイッチ素子トル４のゲ−トに
印加され、スイッチ素子トル４がタ−ンオンする。
【００１２】図２による回路のメリットは入力電圧Ｖi
n、トランスの巻線比ｎ：１、出力電圧Ｖoの値によら
ず、常に最適のタイミングでタ−ンオンできる事にあ
る。図４の様にＶDSがゼロまで下がらない場合は、ＶDS
が最も小さい時にタ−ンオンし、図５の様にゼロ迄下が
った時はゼロになった瞬間にタ−ンオンする。これはＶD
Sの微分値がゼロになった点でタ−ンオンする事から明
らかである。
n、トランスの巻線比ｎ：１、出力電圧Ｖoの値によら
ず、常に最適のタイミングでタ−ンオンできる事にあ
る。図４の様にＶDSがゼロまで下がらない場合は、ＶDS
が最も小さい時にタ−ンオンし、図５の様にゼロ迄下が
った時はゼロになった瞬間にタ−ンオンする。これはＶD
Sの微分値がゼロになった点でタ−ンオンする事から明
らかである。
【００１３】次に図２−１による回路の動作を具体的に
説明する。図２−１において端子ＡＢの電圧をＶAB、キ
ャパシタ１１の電圧をＶC、トランジスタ１３のベ−ス
・エミッタ電圧をＶBEと図の様に決める。トランジスタ
１３のベ−ス電流をＩBとし、抵抗１２の抵抗値をＲ、
キャパシタ１１の容量をＣとすると、 ＩB＝Ｃ ｄＶc／ｄｔ−ＶBE／Ｒ ＝Ｃ ｄ（ＶAB−ＶBE）／ｄｔ−ＶBE／Ｒ ＝Ｃ ｄＶAB／ｄｔ−Ｃ ｄＶBE/ dt−ＶBE／Ｒ トランジスタ１３がオンしている間はトランジスタの性
質よりＶBEは一定であるから ｄＶBE/dt＝０ ∴ＩB＝Ｃ ｄＶAB／ｄｔ−ＶBE／Ｒ ＶBE／Ｒは微少なので無視すると、ｄＶAB／ｄｔがゼロ
になるとＩBもゼロになる事になる。ＩBがゼロになると
第１のトランジスタ１３はタ−ンオフし、抵抗１４を通
して第２のトランジスタ１５のベ−スに電流が流れ、第
２のトランジスタ１５がタ−ンオンする。すると第３の
トランジスタ１８にベ−ス電流が流れ、第３のトランジ
スタ１８がタ−ンオンし、端子Ａ−Ｃ間が導通状態にな
る。
説明する。図２−１において端子ＡＢの電圧をＶAB、キ
ャパシタ１１の電圧をＶC、トランジスタ１３のベ−ス
・エミッタ電圧をＶBEと図の様に決める。トランジスタ
１３のベ−ス電流をＩBとし、抵抗１２の抵抗値をＲ、
キャパシタ１１の容量をＣとすると、 ＩB＝Ｃ ｄＶc／ｄｔ−ＶBE／Ｒ ＝Ｃ ｄ（ＶAB−ＶBE）／ｄｔ−ＶBE／Ｒ ＝Ｃ ｄＶAB／ｄｔ−Ｃ ｄＶBE/ dt−ＶBE／Ｒ トランジスタ１３がオンしている間はトランジスタの性
質よりＶBEは一定であるから ｄＶBE/dt＝０ ∴ＩB＝Ｃ ｄＶAB／ｄｔ−ＶBE／Ｒ ＶBE／Ｒは微少なので無視すると、ｄＶAB／ｄｔがゼロ
になるとＩBもゼロになる事になる。ＩBがゼロになると
第１のトランジスタ１３はタ−ンオフし、抵抗１４を通
して第２のトランジスタ１５のベ−スに電流が流れ、第
２のトランジスタ１５がタ−ンオンする。すると第３の
トランジスタ１８にベ−ス電流が流れ、第３のトランジ
スタ１８がタ−ンオンし、端子Ａ−Ｃ間が導通状態にな
る。
【００１４】この様に図２−１のディレイ回路はＶABの
電圧変化がゼロになる点を検出し、端子Ａ−Ｃ間を非導
通状態から導通状態にする動作をするものである。一般
にスイッチ素子はタ−ンオン時のみならずタ−ンオフ時
にもノイズを発生するが、並列にキャパシタを付ける事
によって電圧の立ち上がりをゆるやかにすることにより
タ−ンオフノイズを低減できる。一般のコンバ−タでも
同様の事が言えるが、単にキャパシタを付けただけでは
タ−ンオフノイズが改善されるのと引き換えに、タ−ン
オン時のロスが増えてしまい現実的ではない。本発明の
回路では充分なキャパシタを付けてタ−ンオフノイズを
低減しつつ、キャパシタに蓄積されたエネルギ−を入力
電源に帰還する事によってタ−ンオンロスの増大を抑え
ているので、タ−ンオン時、タ−ンオフ時共ノイズを低
減する事ができ、全体として低ノイズのコンバ−タを実
現する事ができる。
電圧変化がゼロになる点を検出し、端子Ａ−Ｃ間を非導
通状態から導通状態にする動作をするものである。一般
にスイッチ素子はタ−ンオン時のみならずタ−ンオフ時
にもノイズを発生するが、並列にキャパシタを付ける事
によって電圧の立ち上がりをゆるやかにすることにより
タ−ンオフノイズを低減できる。一般のコンバ−タでも
同様の事が言えるが、単にキャパシタを付けただけでは
タ−ンオフノイズが改善されるのと引き換えに、タ−ン
オン時のロスが増えてしまい現実的ではない。本発明の
回路では充分なキャパシタを付けてタ−ンオフノイズを
低減しつつ、キャパシタに蓄積されたエネルギ−を入力
電源に帰還する事によってタ−ンオンロスの増大を抑え
ているので、タ−ンオン時、タ−ンオフ時共ノイズを低
減する事ができ、全体として低ノイズのコンバ−タを実
現する事ができる。
【００１５】図２−２はディレイ回路の別の実施例であ
って３０はキャパシタ、３１は抵抗、３２はトランジス
タである。本ディレイ回路は端子Ａ−Ｂ間に印加される
電圧の微分値がゼロになる点を検出した後、端子Ａ−Ｂ
間の電圧を端子Ｃ−Ｂ間に伝えるものである。本ディレ
イ回路のトランジスタの動作は図２−１のディレイ回路
の第１のトランジスタと全く同様で、端子Ａ−Ｂ間の電
圧の微分値が正の間導通状態となり、これがゼロとなっ
た時非導通となる。トランジスタが導通すれば端子Ｂ−
Ｃ間の電圧はゼロとなって、図２のスイッチ素子は導通
せずトランジスタが非導通となれば端子Ａ−Ｂ間の電圧
が端子Ｃ−Ｂ間に現われ、図２のスイッチ素子は導通す
る。この様に本ディレイ回路は図２−１のディレイ回路
と全く同じ動作をするものである。図２−１と図２−２
によるそれぞれの実施例を比較すると、図２−２と図２
−１との実施例を比べると、図２−２のものは部品点数
が約１／３と少ないメリットがあるが、一方図２−２ト
ランジスタ３２の短絡によるロスが発生するデメリット
がある。従って、その目的に応じて適宜に使いわける必
要がある。
って３０はキャパシタ、３１は抵抗、３２はトランジス
タである。本ディレイ回路は端子Ａ−Ｂ間に印加される
電圧の微分値がゼロになる点を検出した後、端子Ａ−Ｂ
間の電圧を端子Ｃ−Ｂ間に伝えるものである。本ディレ
イ回路のトランジスタの動作は図２−１のディレイ回路
の第１のトランジスタと全く同様で、端子Ａ−Ｂ間の電
圧の微分値が正の間導通状態となり、これがゼロとなっ
た時非導通となる。トランジスタが導通すれば端子Ｂ−
Ｃ間の電圧はゼロとなって、図２のスイッチ素子は導通
せずトランジスタが非導通となれば端子Ａ−Ｂ間の電圧
が端子Ｃ−Ｂ間に現われ、図２のスイッチ素子は導通す
る。この様に本ディレイ回路は図２−１のディレイ回路
と全く同じ動作をするものである。図２−１と図２−２
によるそれぞれの実施例を比較すると、図２−２と図２
−１との実施例を比べると、図２−２のものは部品点数
が約１／３と少ないメリットがあるが、一方図２−２ト
ランジスタ３２の短絡によるロスが発生するデメリット
がある。従って、その目的に応じて適宜に使いわける必
要がある。
【００１６】次に実際にどれだけのノイズ低減効果があ
るのかを、実験により得られたデ−タを基に説明する。
図８が実験で用いた回路図である。原理的には図２と同
じ回路である。入力電圧は２１６〜３９０ＶＤＣ出力は
１５Ｖ２ＡＤＣで、ディレイ回路８として図２−１の回
路を用いた。キャパシタ２２を削除し、ディレイ回路を
短絡すると従来のリンギング・チョ−クコンバ−タ(Ｒ
ＣＣ)と同じ回路となる。従来のＲＣＣ回路と、キャパ
シタとディレイ回路を付加した状態とで入力帰還ノイズ
を比較する。実験パラメ−タとして、直流入力電圧３９
０Ｖ、直流出力１５Ｖ２Ａとして、従来のＲＣＣと、図８
に示す如くキャパシタ２２（１０００ＰＦ）を付加し、
さらにディレイ回路８を挿入した場合とで入力帰還ノイ
ズを比較すると、キャパシタを付加し、ディレイ回路を
挿入した場合には、周波数１MHZ−３０MHZ帯域で、２０
−３０ｄＢノイズが低減され、著しいノイズ低減効果が
あることがわかる。
るのかを、実験により得られたデ−タを基に説明する。
図８が実験で用いた回路図である。原理的には図２と同
じ回路である。入力電圧は２１６〜３９０ＶＤＣ出力は
１５Ｖ２ＡＤＣで、ディレイ回路８として図２−１の回
路を用いた。キャパシタ２２を削除し、ディレイ回路を
短絡すると従来のリンギング・チョ−クコンバ−タ(Ｒ
ＣＣ)と同じ回路となる。従来のＲＣＣ回路と、キャパ
シタとディレイ回路を付加した状態とで入力帰還ノイズ
を比較する。実験パラメ−タとして、直流入力電圧３９
０Ｖ、直流出力１５Ｖ２Ａとして、従来のＲＣＣと、図８
に示す如くキャパシタ２２（１０００ＰＦ）を付加し、
さらにディレイ回路８を挿入した場合とで入力帰還ノイ
ズを比較すると、キャパシタを付加し、ディレイ回路を
挿入した場合には、周波数１MHZ−３０MHZ帯域で、２０
−３０ｄＢノイズが低減され、著しいノイズ低減効果が
あることがわかる。
【００１７】次にロスの低減効果を計算により求めてみ
る。入力電圧２００ＶＡＣ、出力１００Ｗのコンバ−タ
を想定する。効率を８０％とすると、総ロスは２５Ｗと
なる。さて、図２のキャパシタ２を１０００PＦ、周波
数を１００ＫＨZとすると、キャパシタ２を入力電圧を
持った状態で短絡する事によるロスは、 ロス＝１／２ＣＶ2ｆ ＝１／２×１０００×１０-12×（√２×２００）2×１００×１０-3 ＝４Ｗ ここで、 Ｃ：キャパシタの容量 Ｖ：キャパシタに印加される電圧 ｆ：周波数 このロスを低減できるのであるから、総ロスの１６％を
低減する事が可能になる計算になる。この時の効率は８
２.６％で２.６％上昇する。また、従来のＲＣＣでは、
軽負荷時周波数が上がる為にスイッチ素子のロスが増加
して温度が上昇するという問題があった。これを解決す
る為に出力にダミ−抵抗を付けて周波数が上がるのを抑
えると、ダミ−抵抗のロスで全体の効率が下がってしま
う。図２の回路では元々スイッチ素子のロスは低減され
ている為この様な問題はなく、この点からも高効率化に
寄与する。
る。入力電圧２００ＶＡＣ、出力１００Ｗのコンバ−タ
を想定する。効率を８０％とすると、総ロスは２５Ｗと
なる。さて、図２のキャパシタ２を１０００PＦ、周波
数を１００ＫＨZとすると、キャパシタ２を入力電圧を
持った状態で短絡する事によるロスは、 ロス＝１／２ＣＶ2ｆ ＝１／２×１０００×１０-12×（√２×２００）2×１００×１０-3 ＝４Ｗ ここで、 Ｃ：キャパシタの容量 Ｖ：キャパシタに印加される電圧 ｆ：周波数 このロスを低減できるのであるから、総ロスの１６％を
低減する事が可能になる計算になる。この時の効率は８
２.６％で２.６％上昇する。また、従来のＲＣＣでは、
軽負荷時周波数が上がる為にスイッチ素子のロスが増加
して温度が上昇するという問題があった。これを解決す
る為に出力にダミ−抵抗を付けて周波数が上がるのを抑
えると、ダミ−抵抗のロスで全体の効率が下がってしま
う。図２の回路では元々スイッチ素子のロスは低減され
ている為この様な問題はなく、この点からも高効率化に
寄与する。
【００１８】
【発明の効果】スイッチング電源装置の制御回路にディ
レイ回路を付加する事によってタ−ンオン時のノイズを
低減し、スイッチ素子に並列にキャパシタを接続する事
でタ−ンオフ時のノイズを低減できるので、本発明は小
形且つ低ノイズの電源が強く要求される通信機器用、Ｅ
ＤＰ用そしてＯＡ機器用の電源としての使用が有効であ
る。
レイ回路を付加する事によってタ−ンオン時のノイズを
低減し、スイッチ素子に並列にキャパシタを接続する事
でタ−ンオフ時のノイズを低減できるので、本発明は小
形且つ低ノイズの電源が強く要求される通信機器用、Ｅ
ＤＰ用そしてＯＡ機器用の電源としての使用が有効であ
る。
【図１】従来のフライバックコンバ−タの回路例
【図２】本発明の一実施例
【図２−１】ディレイ回路の一実施例
【図２−２】ディレイ回路の別の一実施例
【図３】従来のフライバックコンバ−タ（図１）の動作
波形
波形
【図４】本発明の一実施例（図２）の動作波形
【図５】ｎＶｏ＞Ｖｉｎ時のＶDSの波形
【図６】図２に係る時刻ｔ1−ｔ2間における等価回路
【図７】図２に係るスイッチ素子４のタ−ンオンを遅ら
せた場合のＶDS波形
せた場合のＶDS波形
【図８】本発明の効果を確認するために実験で使用した
回路
回路
１ 直流電源 ２ キャパシタ ３ ダイオ−ド ４ スイッチ素子 ５ 変換トランス ５−１ 変換トランスの１次巻線 ５−２ 変換トランスの２次巻線 ５−３ 変換トランスの３次巻線 ６ ダイオ−ド ７ キャパシタ ８ ディレイ回路 １１ キャパシタ １２ 抵抗 １３ 第１のトランジスタ １４ 抵抗 １５ 第２のトランジスタ １６ 抵抗 １７ 抵抗 １８ 第３のトランジスタ １９ ダイオ−ド ２１ 直流電源 ２２ キャパシタ ２３ ダイオ−ド ２４ トランジスタ ２５ 変換トランス ２６ ダイオ−ド ２７ キャパシタ ３０ キャパシタ ３１ 抵抗 ３２ トランジスタ Ｖin 直流入力 Ｖo 直流出力 Ａ 端子 Ｂ 端子 Ｃ 端子
Claims (3)
- 【請求項１】 直流電源に変換トランスの１次巻線とス
イッチ素子を直列に接続し、かつ前記スイッチ素子と並
列にダイオ−ド及びキャパシタを接続し、前記変換トラ
ンスの２次巻線には整流平滑回路を接続して直流出力を
得るようにしたコンバ−タにおいて、前記変換トランス
の３次巻線と、前記スイッチ素子のゲ−ト端子の間にデ
ィレイ回路を設ける事により、前記スイッチ素子と並列
に接続されたキャパシタに蓄積されたエネルギ−の一部
または全部を前記直流電源に帰還させる事を特徴とする
スイッチング電源装置。 - 【請求項２】 請求項１において、スイッチ素子と並列
に接続されるダイオ−ドの代わりに、スイッチ素子に寄
生的に存在する寄生ダイオ−ドを用いる事を特徴とする
スイッチング電源装置。 - 【請求項３】 請求項１において、スイッチ素子と並列
に接続されるキャパシタの代わりにスイッチ素子に寄生
的に存在する寄生容量を用いるか、或いは前記１次巻線
に並列にキャパシタを接続するか、或いは前記キャパシ
タを任意に併用する事を特徴とするスイッチング電源装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35034691A JPH05168234A (ja) | 1991-12-09 | 1991-12-09 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35034691A JPH05168234A (ja) | 1991-12-09 | 1991-12-09 | スイッチング電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05168234A true JPH05168234A (ja) | 1993-07-02 |
Family
ID=18409867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35034691A Pending JPH05168234A (ja) | 1991-12-09 | 1991-12-09 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05168234A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040043350A (ko) * | 2002-11-18 | 2004-05-24 | 현대모비스 주식회사 | 자동차의 오디오 시스템 |
| US8077488B2 (en) | 2007-10-17 | 2011-12-13 | Kawasaki Microelectronics, Inc. | Switching-type power-supply unit and a method of switching in power-supply unit |
-
1991
- 1991-12-09 JP JP35034691A patent/JPH05168234A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040043350A (ko) * | 2002-11-18 | 2004-05-24 | 현대모비스 주식회사 | 자동차의 오디오 시스템 |
| US8077488B2 (en) | 2007-10-17 | 2011-12-13 | Kawasaki Microelectronics, Inc. | Switching-type power-supply unit and a method of switching in power-supply unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6587358B1 (en) | Switching power supply circuit | |
| KR100297340B1 (ko) | 비대칭플라이백컨버터 | |
| US6295211B1 (en) | Switching power supply unit having delay circuit for reducing switching frequency | |
| US6212084B1 (en) | Active rectifier | |
| US7095630B2 (en) | Capacitively coupled power supply | |
| JP2004536543A (ja) | スイッチモード電力コンバータで使用される絶縁駆動回路 | |
| WO1995034120A1 (en) | Pulse width modulated dc-to-dc boost converter | |
| KR102116705B1 (ko) | 컨버터 및 그 구동 방법 | |
| US9912241B2 (en) | System and method for a cascode switch | |
| JPH11235029A (ja) | スイッチング電源装置 | |
| JPH04210775A (ja) | スイッチング電源装置 | |
| US11923758B2 (en) | Power conversion circuit with a transformer | |
| US6282103B1 (en) | Switching power supply using an inductor device to prevent harmonic current generation | |
| KR102652342B1 (ko) | 향상된 광 부하 관리를 갖는 고성능 2단 전력 컨버터 | |
| US4401902A (en) | High frequency switching circuit | |
| US6038144A (en) | DC-DC converter | |
| US11973440B2 (en) | Isolated DC/DC converter with secondary-side full bridge diode rectifier and asymmetrical auxiliary capacitor | |
| JPH05168234A (ja) | スイッチング電源装置 | |
| US20090059624A1 (en) | DC to DC converter | |
| KR0149668B1 (ko) | 유도성 부하 구동회로 및 그 방법 | |
| JP2001008447A (ja) | スナバ回路並びにそれを用いたスイッチング電源装置 | |
| US20230308020A1 (en) | Boost converter | |
| JP2001119934A (ja) | スイッチング電源 | |
| KR100213671B1 (ko) | 디씨/디씨 컨버터의 출력전류 리플 저감을 위한 회로 | |
| JPH04308461A (ja) | Ｄｃ−ｄｃコンバータ |