JP2009080786A - 温度非直線性を補償した基準電圧回路 - Google Patents

Abstract

【課題】回路規模を増やさないでダイオードの持つ温度非直線性を補償した基準電圧を得、低電圧で動作する低消費電流の基準電圧回路を提供する。
【解決手段】第１、第２、第３の電流−電圧変換回路Ｉ−Ｖ１、Ｉ−Ｖ２、Ｉ−Ｖ３と、第１、第２、及び第３のカレントミラー回路Ｍ１，Ｍ２，Ｍ３と、第１の電流−電圧変換回路Ｉ−Ｖ１の出力電圧と第２の電流−電圧変換回路Ｉ−Ｖ２の出力電圧とを等する制御手段ＡＰ１とを有し、第３の電流−電圧変換回路Ｉ−Ｖ３の所定の電圧を基準電圧とし、第１の電流−電圧変換回路Ｉ−Ｖ１はダイオードに並列接続された抵抗を備え、第２の電流−電圧変換回路Ｉ−Ｖ２は並列接続された複数のダイオードと、複数のダイオードに並列接続された抵抗と、複数のダイオードと抵抗の並列回路に直列接続された抵抗と、並列回路と抵抗の直列回路に並列接続された抵抗とを備え、第３の電流−電圧変換回路（I-V３）は、抵抗を備る。
【選択図】図２１

Description

本発明は、ＣＭＯＳ基準電圧発生回路に関し、特に半導体集積回路上に形成され、チップ面積が小さく、低電圧から動作し、温度特性の小さな1 V以下の基準電圧を供給するＣＭＯＳ基準電圧発生回路に関する。

特開平１１−４５１２５号公報および特許第３５８６０７３号公報 US 7,253,597 B2 (Aug. 7, 2007) 特開２００６−２０９２１２号公報

基準電圧回路といえば、長い間、温度補償された１．２V前後の基準電圧を出力するものであった。これは、回路内部で温度に比例する（PTAT:proportinal to Absolute temperature）電流を発生させ、抵抗で電圧変換し、負の温度特性を持つダイオードの順方向電圧と電圧加算して温度特性を相殺するものであり、第１世代の基準電圧回路と呼ぶべきである。

第１世代の基準電圧回路の代表回路を図１に示す。ダイオードD1からなる第１の電流電圧変換回路と、N個並列接続されたダイオードD2と該並列接続されたダイオードD2に直列接続された抵抗R1からなる第２の電流電圧変換回路と、抵抗R2とダイオードD３の直列回路からなる第３の電流電圧変換回路と、ソースが電源VDDに接続されゲートが共通接続されたｐチャネルMOSトランジスタM1、M2、M3と、トランジスタM1のドレインとダイオードD1のアノードの接続点に反転端子（−）が接続され、トランジスタM２のドレインと抵抗R1の接続点に非反転端子（＋）が接続され、トランジスタM1、M2、M3の共通ゲートに出力が接続された演算増幅器（OP amp；差動増幅器）(AP1)とを備え、トランジスタM３のドレインと抵抗R２の接続点から基準電圧Vrefが取り出される。

カレントミラー比は等しく、出力電流I1、I2、I3はいずれも等しいものとする。ここで、電流I1は第１の電流−電圧変換回路(I-V1)を構成するダイオードD1に直接流れて電圧変換されるが、第2の電流−電圧変換回路(I-V2)については、電流I2は抵抗R1を介して並列ダイオードD2に流れる。

図１において、OP ampによりVA＝VBに制御されているから
VA＝VF1＝VB (1)
となる。

I2はダイオードD1の順方向電圧VF1とダイオードD2の順方向電圧VF2の差電圧を抵抗R1で除した値で与えられ、
I1＝I2＝I3
＝(VF1-VF2)/R1
＝ΔVF/R１ (2)
となる。

また、D1を単位ダイオードとすると、VF1=V_Tln(I1/IS)、 VF2=V_Tln{I1/(N*IS)}
（ただし、ISは飽和電流、V_Tは熱温度でありV_T=kT/qで与えられる（Tは絶対温度[K]、kはボルツマン定数、qは単位電子電荷である））
から、
ΔVF＝(VF1 - VF2)
＝V_Tln(N) (3)
と表わされる。

したがって、
Vref＝VF3＋R2I3＝VF3＋V_T(R2/R1)ln(N) (4)
と表わされる。

ここで、VF3はおよそ−1.9mV/℃の温度特性を持つ。熱電圧V_Tの温度特性は0.0853mV/℃）にほぼ比例する。すなわち負の温度特性を持つVF₃と正の温度特性を持つV_Tを(R2/R1)ln(N)で重み付け加算することで、Vrefの温度特性をほぼ相殺することができる。この温度補償の仕組みを図２に示す。

実際にシミュレーション値を図３に示す。VDD＝1.8Vの時に、N=4に設定し、R1=1.08kΩ、R2=17.8kΩとした場合に、Vrefの値は−53℃で1.38827V、−10℃で1.3934V、0℃で1.39399V、27℃で1.39399V、107℃で1.3889Vと、お椀を伏せた形の特性が得られた。この第１世代の基準電圧回路の温度特性はダイオードの温度非直線性がそのまま現れ、０．５％前後の温度変動幅を持つ。

しかし、１９９０年台に入り、プロセスの微細化がさらに進み、電源電圧が５Vから３．３Vと低下した。その後も更なるプロセスの微細化が進み、電源電圧は２V以下、例えば、１．２Vとか、場合によっては１V以下、具体的には０．５V程度の場合さえも目にするようになって来ている。そのために、当然ではあるが、基準電圧回路の基準電圧も１V以下の要求が強かった。こうしたなかで温度補償された(temperature-compensated)電流を発生させ、抵抗で電圧変換して任意の電圧を得る基準電圧回路が現れ出した。このなかで、番場の基準電圧回路は最も優れた秀作であり、「電流モード基準電圧回路」と本願発明者により呼ばれるようになっている。こうした温度補償された(temperature-compensated)電流を利用する基準電圧回路は第２世代の基準電圧回路と呼ぶべきである。

第２世代の基準電圧回路の代表回路である番場の基準電圧回路を図４に示す。図４において、OP amp DA1によりVA=VBとなるようにトランジスタP1とP2の共通ゲート電圧が制御される。したがって、
VA＝VB (5)
また、
I1＝I2 (6)
である。

また、I1はダイオードD1に流れるI1Aと抵抗R3に流れるI1Bとに分流される。同様にI2は直列接続される抵抗R1とN個並列接続されたダイオードD2に共通に流れるI2Aと抵抗R2に流れるI2Bとに分流される。

ここで、
R2＝R3 (7)
とすると、
I1A＝I2A (8)
I1B＝I2B (9)
となる。

また、
VA＝VF1 (10)
VB＝VF2＋ΔVF (11)
とおけ、
ΔVF＝VF1−VF2 (12)
となる。

R1での電圧降下がΔVFであり、
I2A＝ΔVF/R1 (13)
I1B＝I2B＝VF1/R2 (14)
となる。

ここで、
ΔVF＝V_Tln(N) (15)
である。ただし、V_Tは熱電圧である。

したがって、I3（＝I2）が抵抗R4で電圧変換され、基準電圧Vrefは
Vref＝R4×I3
＝R4｛VF1/R2＋(V_Tln(N))/R1｝
＝(R4/R2){VF1＋(R2/R1)(V_Tln(N))} (16)
と表わされる。温度補償の仕組みを図５に示す。

実際にシミュレーション値を図６に示す。VDD＝1.3Vの時に、N=2に設定し、R1=0.5178kΩ、R2=R4=19kΩ、R3=5kΩとした場合に、Vrefの値は−53℃で367.858mV、−10℃で368.47mV、0℃で368.55mV、27℃で368.645mV、107℃で367.847mVと、お椀を伏せた形の特性が得られた。

この第２世代の基準電圧回路（番場の基準電圧回路）の温度特性は０．２％強の温度変動幅を持つ。すなわち、第２世代の基準電圧回路の代表回路である番場の基準電圧回路においてはダイオードの温度非直線性が改善されていることに注目すべきである。

番場の基準電圧回路においてダイオードの温度非直線性が改善される理由は、図４において、抵抗R3に流れる電流にはダイオードの温度非直線性に起因する電流が流れるのに対し、ダイオードD1にはダイオードの温度非直線性に起因する電流成分が含まれないために、抵抗R3に流れる電流とダイオードD1に流れる電流の比でダイオードの温度非直線性が改善されることになる。

さらに、２００５年頃からは、こうした「電流モード基準電圧回路」のなかに、番場の基準電圧回路と同等の回路規模でダイオードの温度非直線性を補償した(carvature-compensated)電流を発生させて温度平坦性を向上させた基準電圧回路が現れはじめた。

こうした温度補償された(curvature-compensated)電流を利用する基準電圧回路は第３世代の基準電圧回路と呼ぶべきである。こうした第３世代の基準電圧回路がダイオードの温度非直線性を補償する仕組みは図７に示される。

すなわち、ダイオードの温度非直線性と丁度逆の温度特性を持つようにPTAT電流を変化させれば良い。回路上はダイオードに並列接続された抵抗で実現される。したがって、回路規模としては大して変化なく実現できることになる。

図８に示す基準電圧回路はUS Patentに出願されようやく登録された回路である。筆頭発明者(first inventor)はこの分野の最長老のBrokawである。この基準電圧回路は回路解析が可能である。

図８において、OP ampによりVA＝VBに制御されているから、VA＝VB＝V_F1であり、

と表わされる。

(1)式からV1は

となり、(1)式は

と求められる。

また、ダイオードD2に流れる電流I2Aは

であるから、

と表わされる。

ここで、R1,R2<<R3であるから、
ΔV_F≒V_Tln(N) (22)
と近似できる。

したがって、I1＝I2＝I3とすれば、得られる基準電圧は

と表わされる。

ここで、{V_F1＋(R₃/R₂)ΔV_F}は温度特性が相殺されたおよそ1.2Vの電圧に設定できるから、分圧比{R₂R₄/(R₁R₂＋R₂R₃＋R₃R₁)}(<1)により1.2V以下の基準電圧が得られる。ただし、(21)式に示したΔV_Fの温度特性はln内が温度で変化するために2次の係数を持ち、図７に示すようなPTAT直線を漸近線とする正の温度特性となっている。

実際にシミュレーション値を図９に示す。VDD＝1.3Vの時に、N=5に設定し、R1=1.8kΩ、R2=0.502kΩ、R3=27kΩ、R3=10kΩとした場合に、Vrefの値は−53℃で365.434mV、−10℃で364.74mV、0℃で364.8mV、27℃で365.08mV、107℃で365.183mVと、波型の特性が得られた。温度変動幅は0.2％弱に抑えられている。この温度変動幅は特許公報に示された0.3％より低い値になっている。付け加えるなら、抵抗R３の挿入箇所を入れ替えて接地点に変更すれば（R3をダイオードD2のカソードと抵抗R2の接続点と接地間に挿入）、抵抗R3の他方の端子からもトランジスタの温度非直線性が補償された66mVの基準電圧を得ることができる。ただし、定数を変更してもその電圧は高々数10mVから100数10mV、せいぜい200mVである。

このように、第３世代の基準電圧回路の温度変動幅は第１世代や第２世代の基準電圧回路の温度変動幅よりも小さくなることが期待されるが、拡大して見て見ると温度特性を波打つ形に押さえ込むことで温度変動幅を抑えていることが理解できよう。

すなわち、明らかに、この基準電圧回路ではダイオードの温度非直線性を補償していることが確認できる。付け加えると、第１世代や第２世代の基準電圧回路の温度特性が波打つ形になる場合は、通常はトランジスタのドレイン−ソース間電圧が不足する場合にしばしば現れる。電源電圧を高くすると元のお椀を伏せた形に戻る。

このように、抵抗1本を追加するだけ（最も効果的なのはダイオードに抵抗を並列接続するやり方）でダイオードの温度非直線性を補償する機能を実現できる。

ただし、このBrokawの基準電圧回路にある抵抗R1は回路的には冗長であり、この抵抗R1を取り去ることで後述する図１５の回路が得られ、特性が改善されることが理解できる。

並列接続したダイオードに直列に抵抗を接続することはこうした基準電圧回路の構成には必須の技術であるが、比較される２つのダイオード間（、単位ダイオードと並列接続されたダイオード間）の動作点を合わせるために、抵抗を挿入するものであり、Brokawの基準電圧回路においては、その働きは抵抗R3が負っている。

したがって、抵抗R1は回路的には無意味であることが理解できよう。このような新しい回路を提案する場合に、意味の無い回路素子を付け加えることは致命的でもある。

この分野の通常の技術レベルを有する者には技術内容が理解されることが無く、審査官(Examiner)にさえも理解されなかったり、理解されても無意味な回路素子を付け加えてあることに不信感を抱かせ、審査期間が長くなる要因となろう。

また、逆に、抵抗R3を取り外すと温度特性はダイオードの温度非直線性が顕著に現れるようになる。図７において、PTAT(Proportional To Absolute Temperature)電流のカーブが逆に低温時に直線よりも下になるようになるからである。

このことからも、図８における抵抗R1は無駄な抵抗であることが理解できよう（あるいは、図８において抵抗R1は出来るだけ小さな値、具体的には0Ωに設定することで所望の特性が得られる）。

図８に示したBrokawの基準電圧回路は稚拙であることは否めない。しかし、本願や特開２００６−２０９２１２号公報、特願２００６−２８１６１９号などに記載された第３世代の基準電圧回路を生み出す端緒を与えたことは肯定できる。

ダイオードの温度非直線性を補償する機能を実現した基準電圧発生回路は、図１０に示される。この回路は本願発明者と同一発明者によるものであり、特開2006-209212号公報(2006.08.10)の図１２に記載されている。

図１０に、電流電圧変換回路I-V1、I-V2共に、ダイオードに抵抗を並列接続し、さらに抵抗を直列接続した電流−電圧変換回路に変更した基準電圧発生回路を示す。しかし、図１０に示す回路は解析的ではない。

図１０において、カレントミラー比は等しく、出力電流I1、I2、I3はいずれも等しいものとすると
I₁＝I₂＝I₃ (24)
である。

また、OP ampによりVA＝VBに制御されており、
V_A＝V_F1＋R₁I₁ (25)
V_B＝V_F2＋R₃I₂ (26)
であるから、
V_F1−V_F2＝ΔV_F＝I₁(R₃−R₁) (27)
である。

したがって、
I₁＝I₂＝I₃＝ΔV_F/(R₃−R₁) (28)
となる。

得られる基準電圧V_REFは
V_ref＝R₅I₃＝ΔV_FR₅/(R₃−R₁) (29)
と表わされる。

ここで、Vrefが温度特性を持たないためにはΔV_Fが温度特性を持たないように設定しなければならない。

また、

とも表わされる。

ここで、V_Tは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4％〜0％〜＋28.8％の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2％を温度変化幅で割ると高々−0.337％/℃に過ぎない。

この程度の温度変化であれば、{1−V_F1/(I₁R₂)}/{1−V_F2/(I₁R₄)}に持たせることが可能であるように思われる。すなわち、(30)式に示したΔV_Fの温度特性はln内が温度で変化するために2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は、図１１にそれぞれ１点鎖線と２点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。参考のために鎖線で示したVF2は、図１や図４に示した回路で得られる特性であり、VF1とVF2との差電圧ΔVFは温度に比例して変化している。

このように、第３世代の基準電圧回路を実現するために、ダイオードの順方向電圧が持つ温度非直線性を補償するやり方は、図７に示したやり方の他に、図１１に示したやり方があり、２つのやり方が混在して用いられることになる。

実際にシミュレーション値を図１２に示す。VDD＝1.3Vの時に、N=2に設定しR1=1.2kΩ、R2=80kΩ、R3=2.311kΩ、R4=34kΩ、R5=20kΩとした場合に、Vrefの値は−53℃で633.13mV、−10℃で632.692mV、0℃で632.74mV、27℃で632.948mV、107℃で632.799mVと、波打つ形の特性が得られた。温度変動幅は0.07％強に抑えられている。この基準電圧発生回路においても、ダイオードの温度非直線性を補償していることが確認できた。付け加えるなら、抵抗R1とR３の挿入箇所を入れ替えて、ダイオードD1（のカソード）と抵抗R2の接続点と接地間、ダイオードD２（のカソード）と抵抗R４の接続点と接地間に変更すれば、抵抗R1とR3の他方の端子（接地される側の端子とは別の端子）からもトランジスタの温度非直線性が補償されたそれぞれ38mVと73mVの基準電圧を得ることができる。ただし、定数を変更してもその電圧は高々数10mVから100数10mV、せいぜい200mVである。

他に、本願と同一発明者によりこの種の第３世代の基準電圧回路が４回路ほど特許出願されている。回路数がまだ少ないので全て記載しておく。

図１３は、図１０の回路の抵抗R1（MOSトランジスタM1のドレインとD1/R2間の抵抗R1）を取り去ったものである。なお、図１３のR1、R3は、図１０のR3、R4にそれぞれ対応する。

図１３において、電流I1、I2、I3は等しいものとすると、

となっている。

得られる基準電圧Vrefは
Vref＝R₄I₃＝ΔV_FR₄/R₁ (32)
と表わされる。

ここで、

とも表わされる。

ここで、V_Tは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4％〜0％〜＋28.8％の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2％を温度変化幅で割ると高々−0.337％/℃に過ぎない。

この程度の温度変化であれば、{1−V_F1/(I₁R₂)}/{1−V_F2/(I₁R₃)}に持たせることが可能であるように思われる。すなわち、図１０において、R3−R1を新たにR₁に置き換えたのと等価である。

ただし、(33)式に示したΔV_Fの温度特性はln内が温度で変化するために、2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は、図１１にそれぞれ１点鎖線と２点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。

実際にシミュレーション値を図１４に示す。VDD＝1.3Vの時に、N=2に設定し、R1=0.9887kΩ、R2=70kΩ、R3=30kΩ、R4=20kΩとした場合に、Vrefの値は−53℃で709.6mV、−10℃で709.16mV、0℃で709.21mV、27℃で709.425mV、107℃で709.221mVと、波打つ形の特性が得られた。温度変動幅は0.065％までに抑えられている。付け加えるなら、抵抗R1の挿入箇所を入れ替えて接地点に変更すれば（ダイオードD2（のカソード）と抵抗R3の接続点と接地間に挿入するように変更すれば）、抵抗R1の他方の端子（接地される側の端子とは別の端子）からもトランジスタの温度非直線性が補償された35mVの基準電圧を得ることができる。ただし、定数を変更してもその電圧は高々数10mVから100数10mV、せいぜい200mVである。

図１５は、図１０の回路に抵抗R5を追加したものである。抵抗R5は、複数のダイオードD2、抵抗R4からなる並列回路と該並列回路に直列に接続された抵抗R3とからなる回路に並列に接続されている。図１５において、電流I1、I2、I3は等しいものとする。

となっている。

また、OP amp(AP1)でVA＝VBに制御されているから、(34)式から、

と求められる。

したがって、

と求められる。

したがって、得られる基準電圧Vrefは

と表わされる。

(17)式で、{V_F1＋(R₅/R₃)ΔV_F}の項は、定性的には、V_F1は負の温度特性を持ち、(R₅/R₃)ΔV_Fは正の温度特性を持つことになる。したがって、(R₅/R₃)を設定することで、{V_F1＋(R₅/R₃)ΔV_F}の項の温度特性を相殺できる。

また、係数{R₃R₆/(R₃R₅−R₁R₃−R₁R₅)}(＜1)を設定することで、1.2V以下の基準電圧が得られる。ただし、(36)式に示したΔV_Fの温度特性はln内が温度で変化するために2次の係数を持ち、図７に示すようなPTAT直線を漸近線とする正の温度特性となっている。

実際にシミュレーション値を図１６に示す。VDD＝1.3Vの時に、N=2に設定し、R1=1kΩ、R2=36kΩ、R3=2.2147kΩ、R4=59kΩ、R5=90kΩ、R6=10kΩとした場合に、Vrefの値は−53℃で304.308mV、−10℃で304.06mV、0℃で304.082mV、27℃で304.18mV、107℃で304.25mVと、波打つ形の特性が得られた。温度変動幅は0.08％強までに抑えられている。付け加えるなら、抵抗R1の挿入箇所を入れ替えて接地点に変更すれば、抵抗R1の他方の端子（接地される側の端子とは別の端子）からもトランジスタの温度非直線性が補償された30.4mVの基準電圧を得ることができる。ただし、定数を変更してもその電圧は高々数10mVから100数10mV、せいぜい200mVである。

図１７は、図１０の回路に抵抗R3とR6を追加したものである。抵抗R3は、ダイオードD1及び抵抗R2の並列回路と該並列回路に直列接続された抵抗R１とからなる回路に並列に接続されており、抵抗R6は、複数のダイオードD2と抵抗R5からなる並列回路と該並列回路に直列接続された抵抗R4とからなる回路に並列に接続されている。図１７において、電流I1、I2、I3は等しいものとする。

となっている。

また、OP amp(AP1)でVA＝VBに制御されているから、(38)式から、

と求められる。

したがって、

と求められる。

したがって、得られる基準電圧Vrefは

と表わされる。

（41）式で、定性的には、R₃R₄＞R₁R₆とすれば、(R₃R₄V_F1−R₁R₆V_F2)は負の温度特性を持ち、R₃R₆ΔV_Fは正の温度特性を持つことになる。したがって、温度特性を相殺できる。ただし、(40)式に示したΔV_Fの温度特性は2次の係数を持ち、図７に示すようなPTAT直線を漸近線とする正の温度特性となっている。

実際にシミュレーション値を図１８に示す。VDD＝1.3Vの時に、N=2に設定し、R1=1.2kΩ、R2=76kΩ、R3=97kΩ、R4=2.00505kΩ、R5=35kΩ、R6=100kΩ、R7=10kΩとした場合に、Vrefの値は−53℃で448.564mV、−10℃で448.3948mV、0℃で448.4137mV、27℃で448.4928mV、107℃で448.446mVと、波打つ形の特性が得られた。温度変動幅は0.04％弱までに抑えられている。このように、新たにそれぞれ並列抵抗を追加することで、図７の回路よりも温度特性を小さくできる。

図１９は、図１０の回路から抵抗R1とR2を取り去ったものである。図１９のR1、R2は、図１０のR3、R4にそれぞれ対応する。図１９において、電流I1、I2、I3は等しいものとすると、

となっている。

得られる基準電圧Vrefは
Vref＝R₃I₃＝ΔV_FR₃/R₁ (43)
と表わされる。

ここで、

とも表わされる。

(44)式において、V_Tは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4％〜0％〜＋28.8％の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2％を温度変化幅で割ると高々−0.337％/℃に過ぎない。この程度の温度変化であれば、1/{1−V_F2/(I₁R₂)}に持たせることが可能であるように思われる。

すなわち、(44)式に示したΔV_Fの温度特性はln内が温度で変化するために2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は図１１にそれぞれ１点鎖線と２点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。

実際にシミュレーション値を図２０に示す。VDD＝1.3Vの時に、N=3に設定し、R1=6.8065kΩ、R2=120kΩ、R3=20kΩとした場合に、Vrefの値は−53℃で165.872mV、−10℃で165.602mV、0℃で165.637mV、27℃で165.77mV、107℃で165.592mVと、波打つ形の特性が得られた。温度変動幅は0.17％までに抑えられている。付け加えるなら、抵抗R1の挿入箇所を入れ替えて接地点に変更すれば、抵抗R1の他方の端子（接地される側の端子とは別の端子）からもトランジスタの温度非直線性が補償された56.4mVの基準電圧を得ることができる。ただし、定数を変更してもその電圧は高々数10mVから100数10mV、せいぜい200mVである。

以上、詳しく説明したように、図１や図４に示した第１世代や第２世代の基準電圧回路と同様に、大して回路規模を増やすこともなく、また、図４に示した第２世代の基準電圧回路と同様に回路電流を大して増やすこともなく、ダイオードの温度非直線性を補償した第３世代の基準電圧回路が実現できることを示した。

本発明は、こうした第３世代の基準電圧回路をさらに提案することにある。

従来の基準電圧回路は下記記載の問題点を有している。

第１の問題点は、ダイオードの温度非直線性の影響が顕著に現れる、ということである。その理由は、回路がダイオードの温度非直線性を補償する意図を持って構成されていないためである。

第２の問題点は、ダイオードの温度非直線性を補償する回路を付加すると回路規模が大きくなる、ということである。その理由は、ダイオードと抵抗の組み合わせを変えることのみでダイオードの温度非直線性が補償できるように回路を工夫したためである。

第３の問題点は、ダイオードの温度非直線性を補償する回路を付加すると消費電流が増える、ということである。その理由は、回路を付加せずに抵抗の挿入位置を変更したためである。

本発明の目的は、回路規模を増やさないでダイオードの持つ温度非直線性を補償した基準電圧を得、低電圧で動作する低消費電流の基準電圧回路を提供することにある。

本発明においては、第１、第２、及び第３の電流−電圧変換回路と、
前記第１、第２、及び第３の電流−電圧変換回路に電流を供給するカレントミラー回路と、
前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、ダイオードと、該ダイオードに並列接続された抵抗からなり、
前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に並列接続された抵抗からなり、
前記第３の電流−電圧変換回路は、抵抗からなる基準電圧発生回路が提供される。

あるいは、本発明においては、
第１、第２、及び第３の電流−電圧変換回路と、
前記第１、第２、及び第３の電流−電圧変換回路に電流を供給するカレントミラー回路と、
前記第１の電流−電圧変換回路の所定の中間端子電圧と前記第２の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、ダイオードと、該ダイオードに並列接続された抵抗と、該ダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第１の電流−電圧変換回路の中間端子電圧を出力する構成とし、
前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第２の電流−電圧変換回路の中間端子電圧を出力する構成とし、
前記第３の電流−電圧変換回路は、抵抗からなる。

あるいは、本発明においては、
第１、第２、及び第３の電流−電圧変換回路と、
前記第１、第２、及び第３の電流−電圧変換回路に電流を供給するカレントミラー回路と、
前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、ダイオードからなり、
前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に並列接続された抵抗からなり、
前記第３の電流−電圧変換回路は、抵抗からなる。

あるいは、本発明においては、
第１、第２、及び第３の電流−電圧変換回路と、
前記第１、第２、及び第３の電流−電圧変換回路に電流を供給するカレントミラー回路と、
前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、ダイオードからなり、
前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第２の電流−電圧変換回路の中間端子電圧を出力する構成とし、
前記第３の電流−電圧変換回路は、抵抗からなる。

あるいは、本発明においては、
前記制御手段は、２つの電圧を正相入力端子と逆相入力端子より入力し、出力端子が、対応する前記カレントミラー回路の共通ゲートに接続された演算増幅器（OP amp）よりなる。

あるいは、本発明においては、前記制御手段は、対応する前記カレントミラー回路と前記電流−電圧変換回路間に配置されたカレントミラー回路よりなる。

あるいは、本発明においては、前記ダイオードは、ダイオード接続されたバイポーラジャンクショントランジスタよりなる。

あるいは、本発明においては、第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
前記非線形カレントミラー回路の出力に接続される第３のバイポーラトランジスタと
出力抵抗と
前記非線形カレントミラー回路と前記第３のバイポーラトランジスタと前記出力抵抗に電流を供給する線形カレントミラー回路と、
前記非線形カレントミラー回路の入力端子電圧と出力端子電圧とが互いに等しくなるように制御する制御手段としての差動増幅器（OP amp）と、
を有し、
前記出力抵抗の所定の端子電圧を基準電圧とする。

あるいは、本発明においては、前記第３のバイポーラトランジスタとそれにに電流を供給するカレントミラー回路を削除する。

あるいは、本発明においては、第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
前記非線形カレントミラー回路の出力に接続される第３のバイポーラトランジスタと、
出力抵抗と、
前記非線形カレントミラー回路と前記出力抵抗に電流を供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路が前記第３のバイポーラトランジスタで駆動され、前記出力抵抗の所定の端子電圧を基準電圧とする。

あるいは、本発明においては、第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
出力抵抗と、
前記非線形カレントミラー回路と前記出力抵抗に電流を供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路が前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、前記出力抵抗の所定の端子電圧を基準電圧とする。

あるいは、本発明においては、
第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
出力抵抗と、
前記非線形カレントミラー回路に電流を供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路が前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、前記出力抵抗を介して接地され、前記出力抵抗の端子電圧を基準電圧とする。

あるいは、本発明においては、
第１、第２、及び第３の電流−電圧変換回路と、
前記第１、及び第２の電流−電圧変換回路に電流を供給するカレントミラー回路と、
前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第１、第２の電流−電圧変換回路に直列接続されて接地される前記第３の電流−電圧変換回路の端子電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、ダイオード、あるいはダイオードと抵抗の組み合わせからなり、
前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせからなり、
前記第３の電流−電圧変換回路は、抵抗からなる。

あるいは、本発明においては、
第１、第２、及び第３の電流−電圧変換回路と、
前記第１、及び第２の電流−電圧変換回路に電流を供給する第１のカレントミラー回路と、
前記第１のカレントミラー回路を自己バイアスする第2のカレントミラー回路と、
を有し、
前記第１、第２の電流−電圧変換回路に直列接続されて接地される前記第３の電流−電圧変換回路の端子電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、ダイオード、あるいはダイオードと抵抗の組み合わせからなり、
前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせからなり、
前記第３の電流−電圧変換回路は、抵抗からなる。

あるいは、本発明においては、
第１、第２、第３、第４、及び第５の電流−電圧変換回路と、
前記第１、及び第２の電流−電圧変換回路にそれぞれ電流を供給する第1、第2のトランジスタはそれぞれのゲートが共通接続されて第１のカレントミラー回路を構成し、
前記第１のトランジスタに流れる電流を第3のトランジスタに流し込む第2カレントミラー回路と、
前記第2のトランジスタに流れる電流を第4のトランジスタに流し込む第3カレントミラー回路と、
前記第3、第4のトランジスタからそれぞれ電流が供給される第４、第５の電流−電圧変換回路と
を有し、
前記第3、第4のトランジスタはそれぞれゲートが共通接続されて第4のカレントミラー回路を構成し、
前記第3のトランジスタのドレインは前記第1、第2のトランジスタの共通ゲートに接続され、
前記第1、第2、第4、第5の電流−電圧変換回路に直列接続されて接地される前記第３の電流−電圧変換回路の端子電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、ダイオード、あるいはダイオードと抵抗の組み合わせからなり、
前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせからなり、
前記第３の電流−電圧変換回路は、抵抗からなり、
前記第4、第5の電流−電圧変換回路は前記第１の電流−電圧変換回路と同じである。

あるいは、本発明においては、
第１、第２、第３、及び第４の電流−電圧変換回路と、
前記第１、第２、及び第３の電流−電圧変換回路にそれぞれ電流を供給する第1、第2、第3のトランジスタはそれぞれのゲートが共通接続されて第１のカレントミラー回路を構成し、
前記第1、第2のトランジスタを自己バイアスする第2のカレントミラー回路を有し、
前記第2のカレントミラー回路の出力信号で制御され、前記第3のトランジスタにカスコード接続される第4のトランジスタを有し、
前記第2のカレントミラー回路は非線形カレントミラー回路（逆ワイドラーカレントミラー回路）からなり、
前記第1、第2、第4の電流−電圧変換回路に直列接続されて接地される前記第３の電流−電圧変換回路の端子電圧を基準電圧とし、
前記第１の電流−電圧変換回路は、ダイオード、あるいはダイオードと抵抗の組み合わせからなり、
前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせからなり、
前記第３の電流−電圧変換回路は、抵抗からなり、
前記第4の電流−電圧変換回路は前記第１の電流−電圧変換回路と同じである。

あるいは、本発明においては、
第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
第3のバイポーラトランジスタと、
演算増幅器(OP amp)と、
出力抵抗と、
前記非線形カレントミラー回路に電流を供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路が前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、
前記演算増幅器(OP amp)の逆相入力端子と正相入力端子はそれぞれ前記非線形カレントミラー回路の入力端子と出力端子に接続され、出力端子で前記線形カレントミラー回路を制御して前記非線形カレントミラー回路の入力端子電圧と出力端子電圧が等しくなるように動作し、
前記非線形カレントミラー回路と前記第3のバイポーラトランジスタに流れる電流が前記出力抵抗を介して流れ、前記出力抵抗の所定の端子電圧を基準電圧とすることを特徴とする。

あるいは、本発明においては、
第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
第3のバイポーラトランジスタと、
出力抵抗と、
前記第3のバイポーラトランジスタに流れる電流に比例するか、あるいは等しい電流を前記非線形カレントミラー回路に供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路が前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、
前記非線形カレントミラー回路と前記第3のバイポーラトランジスタに流れる電流が前記出力抵抗を介して流れ、前記出力抵抗の所定の端子電圧を基準電圧とすることを特徴とする。

あるいは、本発明においては、
エミッタ面積比が１：N（N＞0）の第1、第2のバイポーラトランジスタのベースが共通接続されて出力端子を構成し、前記第2のバイポーラトランジスタのベースとコレクタが共通接続され、ベース−エミッタ間には第１の抵抗が挿入され、
前記第１のバイポーラトランジスタのエミッタと前記第2のバイポーラトランジスタのエミッタ間には第2の抵抗が挿入され、
前記第１のバイポーラトランジスタのエミッタは第3の抵抗を介して接地され、
前記第1、第2のバイポーラトランジスタがカレントミラー回路により自己バイアスされる。

あるいは、本発明においては、
第１のダイオードと、
並列接続された複数のダイオードからなる第2のダイオードと、
前記第2のダイオードに並列接続される第１の抵抗と
前記第2のダイオードと前記第１の抵抗に直列接続される第2の抵抗と
第3の抵抗と第3のダイオードが直列接続されてなる出力回路と
前記第１のダイオードと前記第2のダイオードと前記第1、および第2の抵抗と前記出力回路に電流を供給する線形カレントミラー回路と、
前記第１のダイオード端子電圧と前記第2のダイオードと前記第1、および第2の抵抗の端子電圧とが互いに等しくなるように制御する制御手段としての差動増幅器（OP amp）と、
を有し、
前記出力回路の所定の端子電圧を基準電圧とする。

あるいは、本発明においては、
第１のダイオードと、
並列接続された複数のダイオードからなる第2のダイオードと、
前記第2のダイオードに並列接続される第１の抵抗と、
前記第2のダイオードと前記第１の抵抗に直列接続される第2の抵抗と、
第3の抵抗と第3のダイオードが直列接続され、さらに第4の抵抗は並列接続されてなる出力回路と
前記第１のダイオードと前記第2のダイオードと前記第1、および第2の抵抗と前記出力回路に電流を供給する線形カレントミラー回路と、
前記第１のダイオード端子電圧と前記第2のダイオードと前記第1、および第2の抵抗の端子電圧とが互いに等しくなるように制御する制御手段としての差動増幅器（OP amp）と、
を有し、
前記出力回路の所定の端子電圧を基準電圧とする。

あるいは、本発明においては、
第１のダイオードと、
並列接続された複数のダイオードからなる第2のダイオードと、
前記第2のダイオードに並列接続される第１の抵抗と、
前記第2のダイオードと前記第１の抵抗に直列接続される第2の抵抗と、
前記第１のダイオードに直列接続される第3の抵抗と前記第2のダイオードと、前記第1、および第2の抵抗に直列接続される第４の抵抗と、
前記第3と第4の抵抗に出力が接続され、前記第１のダイオード端子電圧と前記第2のダイオードと前記第1、および第2の抵抗の端子電圧とが互いに等しくなるように制御する制御手段としての差動増幅器（OP amp）と、
を有し、
前記差動増幅器（OP amp）の出力電圧を基準電圧とする。

あるいは、本発明においては、
エミッタ面積比が１：N（N＞0）の第1、第2のバイポーラトランジスタのエミッタが共通接続されて定電流源で駆動され、
前記第１のバイポーラトランジスタのベースは第1、第2の抵抗によりエミッタ−接地間の分圧電圧が印加され、
前記第2のバイポーラトランジスタのベースとコレクタは共通接続されて出力端子を構成し、ベース−エミッタ間には第3の抵抗が挿入され、
前記第1、第2のバイポーラトランジスタがカレントミラー回路により自己バイアスされる。

本発明において、前記非線形カレントミラー回路を備えた構成では、前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは接地され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する。
あるいは、前記非線形カレントミラー回路が出力抵抗を介して接地される構成の場合、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して前記出力抵抗の一端に接続され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは前記出力抵抗の一端に接続される。

あるいは、本発明において、前記非線形カレントミラー回路を備えた構成では、前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、エミッタは直列接続された第１の抵抗と第２の抵抗を介して接地され、ベースと、前記第１の抵抗と第２の抵抗の接続点の間に第３の抵抗が接続され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは接地され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する。
あるいは、前記非線形カレントミラー回路が出力抵抗を介して接地される構成の場合、前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、エミッタは直列接続された第１の抵抗と第２の抵抗を介して前記出力抵抗の一端に接続され、ベースと、前記第１の抵抗と第２の抵抗の接続点の間に第３の抵抗が接続され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは前記出力抵抗の一端に接続される。

あるいは、本発明において、前記非線形カレントミラー回路を備えた構成では、前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、さらにコレクタは第３の抵抗を介して接地され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは接地され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する。あるいは、前記非線形カレントミラー回路が出力抵抗を介して接地される構成の場合、前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して前記出力抵抗の一端に接続され、さらにコレクタは第３の抵抗を介して前記出力抵抗の一端に接続され、
前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは前記出力抵抗の一端に接続される。

あるいは、本発明において、前記非線形カレントミラー回路を備えた構成では、前記非線形カレントミラー回路において、
前記第１のバイポーラトランジスタのエミッタは接地され、コレクタは、前記第２のバイポーラトランジスタのベースに接続されるとともに、第１の抵抗の一端に接続され、前記第１の抵抗の他端は前記第１のバイポーラトランジスタのベースに接続され、
前記第２のバイポーラトランジスタのエミッタは接地され、
前記第１、第２のバイポーラトランジスタのエミッタ面積比は１：Nとされ、
前記第１の抵抗の他端と前記第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する。あるいは、前記非線形カレントミラー回路が出力抵抗を介して接地される構成の場合、前記非線形カレントミラー回路において、前記第１のバイポーラトランジスタのエミッタは前記出力抵抗の一端に接続され、コレクタは、前記第２のバイポーラトランジスタのベースに接続されるとともに、第１の抵抗の一端に接続され、前記第１の抵抗の他端は前記第１のバイポーラトランジスタのベースに接続され、前記第２のバイポーラトランジスタのエミッタは前記出力抵抗の一端に接続される。

本発明によれば、温度変動幅を小さくできる。あるいは、温度変動幅を最小化することが可能である。その理由は、本発明においては、ダイオードの温度非直線性を補償した電流を発生させているからである。本発明によれば、低電圧で動作させることができる。その理由は、本発明においては、出力電圧が低電圧値に設定できるからである。

次に、本発明の実施の形態について図面を参照して詳細に説明する。

＜実施例１＞
図２１は、本発明請求項１に記載されたＣＭＯＳ基準電圧発生回路の構成を一部をブロック化し、一般化して示した回路図である。実は、この図２１は、これまでの従来回路である図１、図４、図８、図１０、図１３、図１５、図１８、図１９の全てに適用できる。

図２１を参照すると、この基準電圧発生回路は、第１の電流−電圧変換回路(I-V1)、第２の電流−電圧変換回路(I-V2)、第３の電流−電圧変換回路(I-V3)のそれぞれに抵抗とダイオードからなる、あるいは抵抗のみからなるネットワークを組み込むことで上述した回路が導け出せる。この種の無駄を省いて回路規模や消費電流に留意した多くの回路に適用できる汎用性の高い回路トポロジを有している。

図２１において、第１の電流−電圧変換回路(I-V1)には電流I1が流し込まれて端子電圧VAを発生し、第２の電流−電圧変換回路(I-V2)には電流I2が流し込まれて端子電圧VBを発生し、第３の電流−電圧変換回路(I-V3)には電流I3が流し込まれて端子電圧が基準電圧Vrefとして出力される。

第１の電流−電圧変換回路(I-V1)、第２の電流−電圧変換回路(I-V2)、第３の電流−電圧変換回路(I-V3)にそれぞれ供給される電流I1、I2および電流I3は、ソースが電源VDDに接続されゲートが共通接続されたpチャネルMOSトランジスタM1、M2、M3のドレインからそれぞれ供給される。MOSトランジスタM1、M2、M3は、カレントミラー回路を構成する。

OP amp(AP1)の出力端子は、MOSトランジスタM1、M2、M3の共通ゲートに接続され、OP amp(AP1)の出力電圧でMOSトランジスタM1、M2、M3の共通ゲートの電圧が制御されている。

OP amp(AP1)の逆相入力端子（-）は第１の電流−電圧変換回路(I-V1)の出力端に接続され、正相入力端子（+）は第2の電流−電圧変換回路(I-V2)の出力端に接続されている。このOP amp(AP1)により、第１の電流−電圧変換回路(I-V1)の端子電圧VAと第2の電流−電圧変換回路(I-V2)の端子電圧VBとが等しい電圧になるように制御される。

また、基準電圧Vrefは、MOSトランジスタM３からの電流I3を受ける第３の電流−電圧変換回路(I-V3)の端子電圧として現れる。

第１の電流−電圧変換回路(I-V1)、第２の電流−電圧変換回路(I-V2)、および第３の電流−電圧変換回路(I-V3)はいずれもカレントミラー回路（M1、M2、M3）からの電流I1、I2、I3が供給されており、等しい温度特性を有している。

ただし、第１の電流−電圧変換回路(I-V1)および第２の電流−電圧変換回路(I-V2)を全く同一の回路構成とすると動作点が無数となって定まらないために、ここでは第１の電流−電圧変換回路(I-V1)と第２の電流−電圧変換回路(I-V2)とでは回路構成を異ならせる必要がある。ここでは簡単にするために、起動回路（スタートアップ回路）は省略してある。以下の動作説明や各実施例についても起動回路（スタートアップ回路）に関しては省略するものとする。

＜実施例１−１−１＞
図２２は、本発明請求項１に記載されたＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。図２２は、図２１において第１の電流−電圧変換回路(I-V1)をダイオードD1と抵抗R2が並列接続された並列回路とし、第２の電流−電圧変換回路(I-V2)を複数のダイオードD2と抵抗R3が並列接続された並列回路にさらに直列に抵抗R1が直列接続された直列回路となり、さらにこの直列回路に抵抗R4が並列接続された複合並列回路とし、第３の電流−電圧変換回路(I-V3)は抵抗のみから構成されている。

ただし、第１の電流−電圧変換回路(I-V1)および第２の電流−電圧変換回路(I-V2)を全く同一の回路構成とすると動作点が無数となって定まらないために、ここでは第１の電流−電圧変換回路(I-V1)と第２の電流−電圧変換回路(I-V2)ではダイオードの個数が異なるものとする。

比較される第１の電流−電圧変換回路(I-V1)と第２の電流−電圧変換回路(I-V2)では並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数を１：Nとする。

具体的には第１の電流−電圧変換回路(I-V1)では、1個のダイオードD1とし、第２の電流−電圧変換回路(I-V2)では２〜４個のダイオードD2を並列接続することを考える。

図２２において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により２つの入力端子電圧が等しく（VA＝VB）なるように制御される。

図２２において、MOSトランジスタM1、M2、M3からの電流I1、I2、I3は等しいものとする。また、OP amp(AP1)でVA＝VBに制御されているから、

となっている。

したがって、得られる基準電圧Vrefは

と求められる。

ここで、それぞれのダイオードD1、D2に流れる電流I_1A、I_2Aは

であるから、

と表わされる。

ΔV_Fはおよそ正の温度特性を持ち、(46)式の()内の温度特性をほぼ相殺できる。

実際にシミュレーション値を図２３に示す。VDD＝1.3Vの時に、N=2に設定し、R1=0.9578kΩ、R2=43.4kΩ、R3=55kΩ、R4=75kΩ、R5=10kΩとした場合に、Vrefの値は−53℃で372.167mV、−10℃で372.1072mV、0℃で372.1152mV、27℃で372.1468mV、107℃で372.1067mVと、波打つ形の特性が得られた。温度変動幅は0.018％弱までに抑えられている。

本実施例によれば、第２の電流−電圧変換回路(I-V2)に新たに並列抵抗R４を追加したことで、図９の回路よりも温度特性を小さくできる。

＜実施例１−１−２＞
これまでに詳細に説明した本請求項１の実施例（図２１）では、所定の電圧が等しくなるように制御する制御手段として、OP ampの場合を例にして説明してきた。しかし、OP ampの代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いることができる。

具体的には、元となるOP ampを制御手段に用いた基準電圧回路の回路ブロックである図２１は、図２４、図２５、図２６のように展開される。

ただし、図２５や図２６のように、制御回路内の電流−電圧変換回路(I-V)はダイオードの数が少ない第１の電流−電圧変換回路(I-V1)を選択するのがチップ面積を小さくする目的にかなうが、ダイオードの数が多くなる第２の電流−電圧変換回路(I-V2)を選択しても、回路動作上は同一の効果が得られる。

図２４において、ｎチャネルMOSトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルMOSトランジスタM3とM4とM5はゲートが共通接続されて、ｐチャネルMOSトランジスタM4はゲートとドレインが接続されている。したがって、ｎチャネルMOSトランジスタM1とM2、ｐチャネルMOSトランジスタM3とM4とM5はそれぞれカレントミラー回路を構成しており、ｐチャネルMOSトランジスタM3とM4のカレントミラー回路は、ｎチャネルMOSトランジスタM1とM2のカレントミラー回路を自己バイアスしている。

したがって、MOSトランジスタM1とM3には電流I1が流れ、第１の電流−電圧変換回路(I-V1)を駆動している。同様に、MOSトランジスタM2とM4には電流I2が流れ、第２の電流−電圧変換回路(I-V2)を駆動している。また、MOSトランジスタM5には電流I3が流れ、第３の電流−電圧変換回路(I-V3)を駆動し、出力電圧Vrefを得ている。

本実施例の動作を以下に説明する。図２４に示すように、自己バイアス化することで、図２１に示した構成におけるOP ampを省略することができる。

図２４において、ｎチャネルMOSトランジスタM1とM2はゲートが共通接続されて、ｎチャネルMOSトランジスタM1はゲートとドレインが共通接続されている。また、ｐチャネルMOSトランジスタM3とM4とM5はゲートが共通接続されて、ｐチャネルMOSトランジスタM4はゲートとドレインが共通接続されている。したがって、ｎチャネルMOSトランジスタM1とM2、ｐチャネルMOSトランジスタM3とM4とM5はそれぞれカレントミラー回路を構成しており、ｐチャネルMOSトランジスタM3とM4のカレントミラー回路はｎチャネルMOSトランジスタM1とM2のカレントミラー回路を自己バイアスしている。

ここで、ｎチャネルMOSトランジスタM1とM2に流れる電流は比例し、ｎチャネルMOSトランジスタM1とM2とがトランジスタサイズが等しく、ｐチャネルMOSトランジスタM3とM4とがトランジスタサイズが等しい場合には、ｎチャネルMOSトランジスタM1とM2に流れる電流は等しくなる。

このようにして、自己バイアスされることで、ｎチャネルMOSトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、第１の電流−電圧変換回路(I-V1）の端子電圧VAと第２の電流−電圧変換回路(I-V2）の端子電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図２１と同等の特性が得られ、基準電圧回路が実現できる。

ただし、上述した図２４に示した基準電圧回路においては、トランジスタのチャネル長変調の影響が出易い。また、簡単にするためにスタートアップ回路は省略している。

＜実施例１−１−３＞
図２５において、第１の電流−電圧変換回路(I-V1)と第２の電流−電圧変換回路(I-V2)にソースが接続されたｎチャネルMOSトランジスタM1とM2と、ｎチャネルMOSトランジスタM1とM2のそれぞれのドレインと電源VDD間に接続され、ドレインとゲートが共通接続されたｐチャネルMOSトランジスタM5とM8と、２つの第１の電流−電圧変換回路(I-V1)にソースが接続されゲートが共通接続されたｎチャネルMOSトランジスタM3とM4とはカレントミラー回路を構成し、ｎチャネルMOSトランジスタM3とM4のそれぞれのドレインと電源VDD間に接続されたｐチャネルMOSトランジスタM6とM9と、ｎチャネルMOSトランジスタM1とM2のゲートが共通接続され、ｎチャネルMOSトランジスタM3のドレインに接続され、ｐチャネルMOSトランジスタM8とM9のゲートは共通接続されてカレントミラー回路を構成している。

第３の電流−電圧変換回路(I-V3)にドレインが接続されソースが電源VDDに接続されゲートがトランジスタM5、M6のゲートに共通接続されたｐチャネルMOSトランジスタM7を備え、ｐチャネルMOSトランジスタM5、M6、M7はカレントミラー回路を構成している。

したがって、トランジスタM１とM5には電流I1が流れ、第１の電流−電圧変換回路(I-V1)を駆動し、端子電圧VAを得ている。

同様に、MOSトランジスタM2とM8には電流I2が流れ、第２の電流−電圧変換回路(I-V2)を駆動し、端子電圧VBを得ている。また、MOSトランジスタM7には電流I3が流れ、第３の電流−電圧変換回路(I-V3)を駆動し、端子電圧Vrefを得ている。

なお、図２５において、MOSトランジスタM7はトランジスタM5、M6とカレントミラー回路を構成しているが、MOSトランジスタM7のゲートをトランジスタM8、M9のゲートと共通接続し、MOSトランジスタM8、M9とカレントミラー回路を構成しても良い。

本実施例の動作を以下に説明する。図２５において、第１の電流−電圧変換回路(I-V1）と第２の電流−電圧変換回路(I-V2）に接続するｎチャネルMOSトランジスタM1とM2のそれぞれに流れる電流は、ｐチャネルMOSトランジスタM5とM6からなるカレントミラー回路とｐチャネルMOSトランジスタM8とM9からなるカレントミラー回路を介して、ｎチャネルMOSトランジスタM3とM4からなるカレントミラー回路において、電流比較され、ｎチャネルMOSトランジスタM1とM2のそれぞれに流れる電流が等しくなるように、ｎチャネルMOSトランジスタM1とM2の共通ゲートが制御される。

したがって、ｎチャネルMOSトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、第１の電流−電圧変換回路(I-V1)に印加される電圧VAと第２の電流−電圧変換回路(I-V2)に印加される電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。

すなわち、図２１と同等の特性が得られ、基準電圧回路が実現できる。ここで、２つの第１の電流−電圧変換回路(I-V1）はｎチャネルMOSトランジスタM3とM4のそれぞれのゲート−ソース間電圧が等しくなり、もって、ｎチャネルMOSトランジスタM3とM4のそれぞれのドレイン電圧が等しくなるように挿入している。

したがって、ｐチャネルMOSトランジスタM5とM6とM7からなるカレントミラー回路を介して、MOSトランジスタM7には電流I1に比例する電流I3が流れ、第３の電流−電圧変換回路(I-V3)を駆動し、端子電圧Vrefが得られる。

＜実施例１−１−４＞
図２６において、ｐチャネルMOSトランジスタM4のソースと電源VDD間には抵抗R0が挿入され、ｐチャネルMOSトランジスタM5とゲート電圧が共通であるから、等しい電流が流せるように、ｐチャネルMOSトランジスタM4のトランジスタサイズはｐチャネルMOSトランジスタM5のトランジスタサイズよりも大きくしてある。

ここで、ｐチャネルMOSトランジスタM4とM5からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。この逆ワイドラーカレントミラー回路（M4、M5）により、ｎチャネルMOSトランジスタM1、M2がバイアスされ、それぞれ第1、第2の電流−電圧変換回路（I-V1、I-V2）を駆動している。ここで、ｎチャネルMOSトランジスタM3のゲートとドレインは共通接続され、ｎチャネルMOSトランジスタM1、M2のゲートに接続されており、ｎチャネルMOSトランジスタM1、M2、M3はカレントミラー回路を構成している。

ｎチャネルMOSトランジスタM3を駆動しているｐチャネルMOSトランジスタM６は、ゲートが逆ワイドラーカレントミラー回路の出力を構成しているｐチャネルMOSトランジスタM5のドレインに接続されている。

またｎチャネルMOSトランジスタM3のソースは第4の電流−電圧変換回路（I-V1）に接続され、第4の電流−電圧変換回路（I-V1）を駆動している。この第4の電流−電圧変換回路（I-V1）は、ｎチャネルMOSトランジスタM1、M2、M3に流れる電流が等しくなるように挿入されている。

ｐチャネルMOSトランジスタM7のゲートはｐチャネルMOSトランジスタM5のゲートに共通接続されてカレントミラー回路を構成しており、ｐチャネルMOSトランジスタM7に流れる電流I3が第3の電流−電圧変換回路（I-V3）を駆動し、電圧変換されて基準電圧Vrefを得る。

図２６の本実施例の動作を以下に説明する。ｎチャネルMOSトランジスタM1に流れる電流が大きくなると、その分だけｐチャネルMOSトランジスタM4に流れる電流が大きくなる。しかし、ｐチャネルMOSトランジスタM5に流れる電流はそれ以上に大きくなるために、ｎチャネルMOSトランジスタM2では、増えた分の電流を流しきれなくなり、ｐチャネルMOSトランジスタM5のドレイン電圧が高くなり、ｐチャネルMOSトランジスタM5のドレインにゲートが接続されたｐチャネルMOSトランジスタM6に流れる電流が減少する。したがって、ドレイン電流が共通であるｎチャネルMOSトランジスタM3に流れる電流も減少する。

ここで、ｎチャネルMOSトランジスタM3とｎチャネルMOSトランジスタM2はカレントミラー回路を構成しており、ｎチャネルMOSトランジスタM1とｎチャネルMOSトランジスタM2とはゲート電圧が共通になっているから、トランジスタM1-M3の共通ゲート電圧が低下し、したがって、ｎチャネルMOSトランジスタM1に流れる電流も減少する。

したがって、ｎチャネルMOSトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、第１の電流−電圧変換回路(I-V1）に印加される電圧VAと、第２の電流−電圧変換回路(I-V2）に印加される電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図２１と同等の特性が得られ、基準電圧回路が実現できる。ここで、第１の電流−電圧変換回路(I-V1）はｎチャネルMOSトランジスタM3のゲート−ソース間電圧がｎチャネルMOSトランジスタM1とM2のそれぞれのドレイン電圧が等しくなるように挿入している。

こうして、ｎチャネルMOSトランジスタM1とM2に流れる電流I1、I2が等しくなるように制御され、ｐチャネルMOSトランジスタM7に流れる電流I3もI1、I2に比例する。したがって、第３の電流−電圧変換回路(I-V3)に電流I3を流し込み、端子電圧Vrefが得られる。

＜実施例１−２−１＞
図２４を参照して説明した実施例において、具体的には第１の電流−電圧変換回路(I-V1)、第２の電流−電圧変換回路(I-V2)、第３の電流−電圧変換回路(I-V3)を、元となるOP ampを制御手段に用いた図２２の第１の電流−電圧変換回路(I-V1)（ダイオードD1と抵抗R２の並列回路）、第２の電流−電圧変換回路(I-V2)（複数のダイオードD2と抵抗R3の並列回路に直列接続された抵抗R1からなる回路にR4が並列接続される）、第３の電流−電圧変換回路(I-V3)（抵抗R5）に置き換えると、OP ampの代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図２７に具体的な実現回路を示す。

図２７の回路は、図２２のOP ampを、図２４のカレントミラー回路（M1、M2）で置き換えたものである。図２７を参照すると、電源VDDにソースが接続されゲートが共通接続されたｐチャネルMOSトランジスタM３、M4、M５を備え、MOSトランジスタM4のドレインとゲートは接続され、ｐチャネルMOSトランジスタM3のドレインにドレインとゲートが接続されたｎチャネルMOSトランジスタM1と、ｐチャネルMOSトランジスタM４のドレインにドレインが接続されたｎチャネルMOSトランジスタM２とを備えている。MOSトランジスタM１のソースとグランド間には、ダイオードD1と抵抗R2の並列回路からなる第１の電流電圧変換回路(I-V1)が接続され、MOSトランジスタM２のソースとグランド間には、複数のダイオードD２と抵抗R３の並列回路と該並列回路に直列接続された抵抗R1からなる回路に並列接続された抵抗R4からなる第２の電流電圧変換回路(I-V２)が接続され、MOSトランジスタM３のソースとグランド間には、抵抗R5からなる第３の電流電圧変換回路(I-V３)が接続されている。

＜実施例１−２−２＞
図２５を参照して説明した実施例において、具体的には第１の電流−電圧変換回路(I-V1)、第２の電流−電圧変換回路(I-V2)、第３の電流−電圧変換回路(I-V3)を、元となるOP ampを制御手段に用いた図２２の第１の電流−電圧変換回路(I-V1)、第２の電流−電圧変換回路(I-V2)、第３の電流−電圧変換回路(I-V3)に置き換えると、OP ampの代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。

図２８に具体的な実現回路を示す。図２５及び図２８を参照すると、トランジスタM1のソースとグランド間に接続する第１の電流−電圧変換回路(I-V1)は、ダイオードD1と抵抗R２の並列回路からなり、ｎチャネルMOSトランジスタM３、M4のソースとグランド間にそれぞれ接続する第１の電流−電圧変換回路(I-V1)は、ダイオードD４と抵抗R６の並列回路、ダイオードD３と抵抗R５の並列回路からなり、ｎチャネルMOSトランジスタM２のソースとグランド間に接続する第２の電流−電圧変換回路(I-V２)は、複数のダイオードD2と抵抗R3の並列回路に直列接続された抵抗R1からなる回路に抵抗R4が並列接続されている。ｐチャネルMOSトランジスタM7のドレインとグランド間に接続される第３の電流−電圧変換回路(I-V3)は抵抗R7からなる。

＜実施例１−２−３＞
図２６を参照して説明した実施例において、具体的には第１の電流−電圧変換回路(I-V1)、第２の電流−電圧変換回路(I-V2)、第３の電流−電圧変換回路(I-V3)を、元となるOP ampを制御手段に用いた図２２の第１の電流−電圧変換回路(I-V1)、第２の電流−電圧変換回路(I-V2)、第３の電流−電圧変換回路(I-V3)に置き換えると、OP ampの代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図２９に具体的な実現回路を示す。図２５及び図２９を参照すると、トランジスタM1のソースとグランド間に接続する第１の電流−電圧変換回路(I-V1)は、ダイオードD1と抵抗R２の並列回路からなり、トランジスタM３のソースとグランド間にそれぞれ接続する第１の電流−電圧変換回路(I-V1)は、ダイオードD３と抵抗R５の並列回路からなり、トランジスタM２のソースとグランド間に接続する第２の電流−電圧変換回路(I-V２)は、複数のダイオードD2と抵抗R3の並列回路に直列接続された抵抗R1からなる回路にR4が並列接続されている。トランジスタM7のドレインとグランド間に接続される第３の電流−電圧変換回路(I-V3)は抵抗R7からなる。

＜実施例２＞
図３０は、本発明請求項２に記載されたＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。

図３０を参照すると、本実施例は、図２１において、第１の電流−電圧変換回路(I-V1)を、ダイオード(D1)と、抵抗(R2aとR2b)が並列接続された並列回路とし、該並列接続された抵抗(R2aとR2b)の中間端子電圧を所定の出力電圧とする。第２の電流−電圧変換回路(I-V2)を、複数のダイオード（D2)と抵抗(R3)が並列接続された並列回路にさらに直列に抵抗(R1)が直列接続された直列回路となり、さらにこの直列回路に抵抗(R4aとR4ｂ)が並列接続された複合並列回路とし、該並列接続された抵抗(R4aとR4b)の中間端子電圧を所定の出力電圧とする。第３の電流−電圧変換回路(I-V3)は抵抗R5のみから構成されている。

ただし、ここでは、第１の電流−電圧変換回路(I-V1)と第２の電流−電圧変換回路(I-V2)ではダイオードの個数が異なるものとする。比較される第１の電流−電圧変換回路(I-V1)と第２の電流−電圧変換回路(I-V2)では並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数を１：Nとする。具体的には第１の電流−電圧変換回路(I-V1)では1個のダイオードとし、第２の電流−電圧変換回路(I-V2)では２〜４個のダイオードを並列接続することを考える。

本実施例は、図２２のOP amp(AP1)の入力電圧を下げることができる。図３０に示すように、図２２のダイオードD1に並列接続された抵抗R2を、分割してR2aとR2bに変更し、同様に並列接続されている抵抗R4を分割してR4aとR4bに変更し、それぞれの分圧抵抗VA、VBの中間端子とOP amp(AP1)の逆相入力端子（−）、正相入力端子（＋）を接続することでOP amp(AP1)への入力電圧を下げるようにしたものである。

ここで、
R3a＋R3b＝R3 (50)
R6a＋R6b＝R6 (51)
とし、
R3a/R3b＝R6a/R6b (52)
が成り立つように抵抗で分圧比を設定すれば、本実施例は、回路動作においては、図２２の場合と、およそ変化はない。したがって、図２２と同様の基準電圧Vrefが得られる。

＜実施例３＞
図３１は、本発明請求項３に記載されたＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。図３１に示す構成は、図２１において第１の電流−電圧変換回路(I-V1)はダイオード(D1)からなり、第２の電流−電圧変換回路(I-V2)は複数のダイオード（D2)と抵抗(R2)が並列接続された並列回路にさらに直列に抵抗(R1)が直列接続された直列回路となり、さらにこの直列回路に抵抗(R3)が並列接続された複合並列回路とし、第３の電流−電圧変換回路(I-V3)は抵抗のみから構成されている。

ただし、ここでは第１の電流−電圧変換回路(I-V1)と第２の電流−電圧変換回路(I-V2)ではダイオードの個数が異なるものとする。比較される第１の電流−電圧変換回路(I-V1)と第２の電流−電圧変換回路(I-V2)では並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数を１：Nとする。具体的には第１の電流−電圧変換回路(I-V1)では1個のダイオードとし、第２の電流−電圧変換回路(I-V2)では２〜４個のダイオードを並列接続することを考える。

図２７において、ソースが電源VDDに共通に接続されゲートが共通接続されたｐチャネルMOSトランジスタM1とM2とM3はカレントミラー回路を構成し、MOSトランジスタM1とM2とM3の共通ゲート電圧はOP amp（AP1）により、OP ampの２つの入力端子電圧が等しくなるように制御され、それによりカレントミラー回路に流れる電流I1、I2、I3が決定される。

図３１において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により２つの入力端子電圧が等しく（VA＝VB）なるように制御される。

ここで、カレントミラー回路M1、M2、M3からの出力電流（ドレイン電流）I1、I2、I3が等しいとすると、
I1＝I2＝I3 (53)
となる。

また、電流I1はダイオードD1に流れる。同様に電流I2はN個並列接続されたダイオードD2に流れるI2Aとそれに並列接続された抵抗R2に流れるI2Bと並列抵抗R3に流れるI2Cとに分流される。

したがって、
I2＝I2A＋I2B＋I2C (54)
である。

ここで、
I2B＝VF2/R2 (55)
I2C＝VF1/R3 (56)
である。

また、
ΔVF＝VF1−VF2 (57)
とおくと、
I2＝VF1/R3＋ΔVF /R1 (58)
となり、
得られる基準電圧Vrefは
Vref＝R4I3＝（R4/R3）｛VF1＋（R3/R1）ΔVF｝ (59)
と表される。

(59)式で、R4/R3＜1に設定し、｛｝内は負の温度特性を持つVF1と正の温度特性を持つΔVFで温度特性が相殺されるように、R3/R1の値を設定すれば良い。

ここで、

である。

ΔVFは線形な正の温度特性を持つのではなく、ln｛｝の｛｝内の分母は正の温度特性を有する関数であり、｛｝は負の温度特性を持つ。さらに対数圧縮され、ΔVFは、線形な正の温度特性を持つのではなく、低温で値が大きくなり、高温で値が小さくなる。

したがって、(59)式においては｛｝内では、ダイオードのVF1が持つ温度非直線性をΔVFが相殺するように設定できる。

実際にシミュレーション値を図３２に示す。VDD＝1.3Vの時に、N=4に設定し、R1=1.2405kΩ、R2=20kΩ、R3=100kΩ、R4=10kΩとした場合に、Vrefの値は−53℃で602.3mV、−10℃で601.123mV、0℃で601.215mV、27℃で601.683mV、107℃で601.856mVと、波打つ形の特性が得られた。温度変動幅は0.2％弱までに抑えられている。

＜実施例３-１＞
図３１を参照して説明した実施例において、OP ampの代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図３３に具体的な実現回路を示す。図３３を参照すると、図３１のOP ampの代わりに、カレントミラー回路（M1、M2）が設けられている。

＜実施例３−２＞
図３１を参照して説明した実施例において、具体的には第１の電流−電圧変換回路(I-V1)、第２の電流−電圧変換回路(I-V2)、第３の電流−電圧変換回路(I-V3)を、元となるOP ampを制御手段に用いた図１９の第１の電流−電圧変換回路(I-V1)、第２の電流−電圧変換回路(I-V2)、第３の電流−電圧変換回路(I-V3)に置き換えると、OP ampの代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図３４に具体的な実現回路を示す。

図３４の回路構成は、図２５において、トランジスタM1のソースとグランド間に接続する第１の電流−電圧変換回路(I-V1)はダイオードD1からなり、トランジスタM３、M4のソースとグランド間にそれぞれ接続する第１の電流−電圧変換回路(I-V1)は、ダイオードD４、D3からなり、トランジスタM２のソースとグランド間に接続する第２の電流−電圧変換回路(I-V２)は、複数のダイオードD2と抵抗R２の並列回路に直列接続された抵抗R1からなる回路にR３が並列接続されている。トランジスタM7のドレインとグランド間に接続される第３の電流−電圧変換回路(I-V3)は抵抗R４からなる。

＜実施例３−３＞
図３１を参照して説明した実施例において、具体的には第１の電流−電圧変換回路(I-V1)、第２の電流−電圧変換回路(I-V2)、第３の電流−電圧変換回路(I-V3)を、元となるOP ampを制御手段に用いた図１９の第１の電流−電圧変換回路(I-V1)、第２の電流−電圧変換回路(I-V2)、第３の電流−電圧変換回路(I-V3)に置き換えると、OP ampの代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図３５に具体的な実現回路を示す。

図３５を参照すると、本実施例では、逆ワイドラーカレントミラー回路（M4、M5）を備えた図２６において、トランジスタM1のソースとグランド間に接続する第１の電流−電圧変換回路(I-V1)はダイオードD1からなり、トランジスタM３のソースとグランド間に接続する第１の電流−電圧変換回路(I-V1)は、ダイオードD3からなり、トランジスタM２のソースとグランド間に接続する第２の電流−電圧変換回路(I-V2)は、複数のダイオードD2と抵抗R２の並列回路に直列接続された抵抗R1からなる回路にR３が並列接続されている。トランジスタM7のドレインとグランド間に接続される第３の電流−電圧変換回路(I-V3)は抵抗R４からなる。

＜実施例４＞
図３６は、本発明請求項４に記載されたＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。図３６を参照すると、本実施例は、図２１において、第１の電流−電圧変換回路(I-V1)はダイオードD1からなり、第２の電流−電圧変換回路(I-V2)は、複数のダイオードD2と抵抗R4が並列接続された並列回路にさらに直列に抵抗R1が直列接続された直列回路となり、さらにこの直列回路に抵抗(R2とR3)が並列接続された複合並列回路とし、該並列接続された抵抗(R2とR3)の中間端子電圧を、所定の出力電圧としている。第３の電流−電圧変換回路(I-V3)は抵抗のみから構成されている。

ただし、ここでは、第１の電流−電圧変換回路(I-V1)と第２の電流−電圧変換回路(I-V2)ではダイオードの個数が異なるものとする。比較される第１の電流−電圧変換回路(I-V1)と第２の電流−電圧変換回路(I-V2)では並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数を１：Nとする。具体的には第１の電流−電圧変換回路(I-V1)では1個のダイオードとし、第２の電流−電圧変換回路(I-V2)では２〜６個のダイオードを並列接続することを考える。

図３６において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により２つの入力端子電圧が等しく（VA＝VB）なるように制御される。

ここで、カレントミラー回路M1、M2、M3からの出力電流I1、I2、I3が等しいとすると、
I1＝I2＝I3 (61)
となる。

また、電流I1はダイオードD1に流れる。同様に電流I2はN個並列接続されたダイオードD2に流れるI2Aとそれに並列接続された抵抗R4に流れるI2Bと並列抵抗（R2＋R3）に流れるI2Cとに分流される。したがって、
I2＝I2A＋I2B＋I2C (62)
である。

ここで、
I2B＝VF2/R4 (63)
I2C＝VF1/R3 (64)
である。

また、
ΔVF＝VF1−VF2 (65)
とおくと、

となる。

よって、得られる基準電圧Vrefは

と表される。

(67)式で、R5(R1＋R2)/(R1R3)＜1に設定し、｛｝内は負の温度特性を持つV_F1と正の温度特性を持つΔV_Fで温度特性が相殺されるようにR3/(R1＋R2)の値を設定すれば良い。

ここで、

であるから、ΔV_Fは線形な正の温度特性を持つのではなく、ln｛｝の｛｝内の分母は正の温度特性を有する関数であり、｛｝は負の温度特性を持つ。さらに対数圧縮されて、ΔV_Fは線形な正の温度特性を持つのではなく、低温で値が大きくなり、高温で値が小さくなる。

したがって、(67)式において、｛｝内では、ダイオードのV_F1が持つ温度非直線性をΔV_Fが相殺するように設定できる。

実際にシミュレーション値を図３７に示す。VDD＝1.3Vの時に、N=6に設定し、R1=1.829kΩ、R2=10kΩ、R3=500kΩ、R4=20kΩ、R5=10kΩとした場合に、Vrefの値は−53℃で511.85mV、−10℃で510.589mV、0℃で510.645mV、27℃で511.06mV、107℃で511.75mVと、波打つ形の特性が得られた。温度変動幅は0.25％弱までに抑えられている。

＜実施例５＞
これまでの説明では、第１の電流−電圧変換回路(I-V1)と第２の電流−電圧変換回路(I-V2)ではダイオード（またはダイオード接続されたバイポーラトランジスタ）としてきた。

しかし、ベース、コレクタ、エッミタが分離された3端子素子のバイポーラトランジスタが実現できるのであれば、第１の電流−電圧変換回路(I-V1)と第２の電流−電圧変換回路(I-V2)はベースを共通接続して非線形カレントミラー構成とすることができる。

すなわち、第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路を線形カレントミラー回路で自己バイアスすることでも第３世代の基準電圧回路が実現できる。あるいは、第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路を非線形カレントミラー回路で相互バイアスすることでも第３世代の基準電圧回路が実現できる。ここでは、簡単のために、第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路を線形カレントミラー回路で自己バイアスすることで実現される第３世代の基準電圧回路に限って説明する。

図３８（ａ）、（ｂ）、（ｃ）は、本発明請求項８に記載された基準電圧発生回路を構成するための第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路の構成を示す図である。

図３９は、本発明請求項８に記載された基準電圧発生回路の一実施例の回路構成を示す図である。

図３８（ａ）の非線形カレントミラー回路は、コレクタとベースが接続され、エミッタが抵抗R２を介して接地され、ベースとエミッタ間に抵抗R1が接続されたｎｐｎ型バイポーラトランジスタQ1（エミッタ面積は単位トランジスタのN倍）と、ベースがトランジスタQ1のベースに接続されエミッタが接地されたｎｐｎ型バイポーラトランジスタQ２（単位トランジスタ）を備えている。

図３８（ｂ）の非線形カレントミラー回路は、図３８（ａ）の構成に抵抗R０が追加されており、トランジスタQ1のエミッタは、直列に接続された抵抗R0と抵抗R2を介して接地され、一端がトランジスタQ1のベースに接続された抵抗R1の他端は、抵抗R0と抵抗R2の接続点に接続されている。

図３８（ｃ）の構成は、図３８（ａ）の構成に抵抗R3が追加され、抵抗R3は、トランジスタQ１のコレクタとグランド間に接続されている。

図３８に示した回路構成は、本願発明者により逆ワイドラーカレントミラー回路と呼ばれている。

本願においては、バイポ−ラトランジスタのベース−エミッタ間電圧ＶＢＥが持つ温度非直線性を補償した基準電圧回路を提供することになるから、逆ワイドラーカレントミラー回路のダイオード接続されたバイポーラトランジスタＱ１側（入力側）には更に抵抗が追加される。基本的にはバイポーラトランジスタＱ１のベース−エミッタ間に抵抗Ｒ１が接続される。

ただし、図３８(a)と図３８(c)には、そのまま適用されるが、図３８(b)には冗長ではあるがエミッタ抵抗R0が挿入される。図３８（ｂ）において、エミッタ抵抗R０を零として短絡すると、図３８(a)となる。更に、図３８(c)ではベース（コレクタ）から抵抗R3が接地されている。

図３８に示した非線形カレントミラー回路を用いて基準電圧回路を構成するためには、図３９に示すように、非線形カレントミラー回路内のバイポーラトランジスタQ2（不図示）のコレクタにベースが接続されたエミッタ接地の単位トランジスタからなるバイポーラトランジスタQ3を追加し、これら３つのバイポーラトランジスタQ1、Q2、Q3を自己バイアスすれば良い。

図３９においては、ソースが電源VDDに共通に接続され、ゲートが共通接続されたMOSトランジスタM1、M2、M3からなる１：１：１のカレントミラー回路で、それぞれバイポーラトランジスタQ1、Q2、Q3を駆動している。

MOSトランジスタM1、M2、M3の共通ゲートは、OPアンプ（AP1）の出力に接続されており、OPアンプの逆相入力端子（−）と正相入力端子（＋）は、それぞれ、非線形カレントミラー回路の入力端子（バイポーラトランジスタQ1のベース（コレクタ））と非線形カレントミラー回路の出力端子（バイポーラトランジスタQ2のコレクタ（バイポーラトランジスタQ3のベース））に接続されている。

図３８(a)において、ダイオード接続されたバイポーラトランジスタＱ１のコレクタ電流IC1が多少増加してもベース−エミッタ間電圧VBE1は、対数圧縮されるためにその変化は小さくなる。したがって、抵抗R1に流れる電流もVBE1に比例するからほぼ一定となる。

一方、抵抗R2にはバイポーラトランジスタＱ１の直流電流増幅率hFEが大きくベース電流が無視できるものとすると、コレクタ電流IC1と抵抗R1に流れる電流が加算されて流れる。このために、エミッタ接地されているバイポーラトランジスタＱ２のベース−エミッタ間電圧VBE2は多少高くなり、大きなコレクタ電流IC2が流れることになる。この動作はこれまでに知られている逆ワイドラーカレントミラー回路の入出力電流特性と同様になっている。

図３８(b)においても、抵抗R0が挿入されているが回路動作はおよそ類似したものである。

さらに、図３８(c)においては、図３８(a)に示した非線形カレントミラー回路にさらにベースから抵抗R3を追加して接地している。抵抗R3に流れる電流は、バイポーラトランジスタＱ２のベース−エミッタ間電圧VBE2に比例し、バイポーラトランジスタＱ２のベース−エミッタ間電圧VBE2が多少高くなっても、その分の多少しか増えないが、コレクタ電流IC2としては大きな電流が流れることになる。この動作はこれまでに知られている逆ワイドラーカレントミラー回路の入出力電流特性と類似している。

前述したように、図３８（a）、(b)、（ｃ）に示した非線形カレントミラー回路を用いて基準電圧回路を構成するためには、図３９に示すように、バイポーラトランジスタＱ２のコレクタにベースが接続されたエミッタ接地の単位トランジスタからなるバイポーラトランジスタＱ３を追加し、これら３つのバイポーラトランジスタを自己バイアスすれば良い。図３９の構成においては、バイポーラトランジスタQ2とQ3に等しい電流を流すことでベース−エミッタ間電圧VBE2とVBE3が互いに等しくなるようにしている。

図３９において、MOSトランジスタM1、M2、M3、M4の共通ゲートはOPアンプ（AP1）の出力に接続されており、OPアンプ（AP1）の逆相入力端子（−）と正相入力端子（＋）はそれぞれ、非線形カレントミラー回路の入力端子電圧（バイポーラトランジスタQ1のベース（コレクタ）の端子電圧）と非線形カレントミラー回路の出力端子電圧（バイポーラトランジスタQ2のコレクタの端子電圧（バイポーラトランジスタQ3のベースの端子電圧））が等しくなるように制御している。

したがって、
VA＝VB (69)
となり、この時のMOSトランジスタM1、M2、M3、M4からなる１：１：１：１のカレントミラー回路の出力電流I1、I2、I3、I4は等しくなり、
I1＝I2＝I3＝I4 (70)
である。

＜実施例５−１＞
図３９における非線形カレントミラー回路として図３８(a)の構成を用いると、図４０のようになる。

図４０において、バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は

と表される。ここで、I_Sは飽和電流、V_Tは熱電圧である。

MOSトランジスタM1からの出力電流I1は、I1=IC1+VBE1/R1で与えられ、MOSトランジスタM1からの出力電流I2=IC2より、バイポーラトランジスタQ２とQ１のベース-エミッタ間電圧VBE2とVBE1の差分ΔVBEは、

と表される。

なお、図４０より、V_BE2=V_BE1+R₂I₁より、(73)式のΔVBE=Ｒ２I1が成り立つ。

(73)式で、V_Tは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4％〜0％〜＋28.8％の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2％を温度変化幅で割ると、高々−0.337％/℃に過ぎない。この程度の温度変化であれば、R₁を設定することで、1/{1−V_BE1/(I₁R₁)}に持たせることが可能であるように思われる。

すなわち、(73)式に示したΔV_Fの温度特性はln内が温度で変化するために2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は、図１１にそれぞれ１点鎖線と２点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。

したがって、得られる基準電圧Vrefは
Vref＝R_LI₄＝(R_L/R₂)ΔV_BE (74)
と表される。

よって、本実施例は、図２２に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R2の他方の端子（接地される側の端子とは別の端子）からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例５−２＞
同様に、図３９における非線形カレントミラー回路として図３８(b)の構成を用いると、図４１の構成になる。

本実施例においても、バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は、(71)式、(72)式で与えられる。MOSトランジスタM1からの出力電流I1は、
I₁=I_C1+（V_BE1＋R₀I_C1）/R₁ (75)
で与えられ、MOSトランジスタM1からの出力電流I₂=I_C2より、バイポーラトランジスタQ２とQ１のベース-エミッタ間電圧VBE2とVBE1の差分ΔVBEは、

と表される。

(75)式において、V_Tは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4％〜0％〜＋28.8％の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2％を温度変化幅で割ると高々−0.337％/℃に過ぎない。この程度の温度変化であればR₀を小さな値とし、R₁を設定することで、1/{1−(V_BE1＋R₀I_C1)/(R₁I₁)}に持たせることが可能であるように思われる。

すなわち、(75)式に示したΔVFの温度特性はln内が温度で変化するために2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は、図１１にそれぞれ１点鎖線と２点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。

したがって、得られる基準電圧Vrefは
Vref＝R_LI₄＝(R_L/R₂)(ΔV_BE−R₀I_C1) (77)
と表され、図８に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R2の他方の端子（接地される側の端子とは別の端子）からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例５−３＞
同様に、図３９における非線形カレントミラー回路として図３８(c)の構成を用いると図４２の構成となる。バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は、(71)式、(72)式で与えられる。MOSトランジスタM1からの出力電流I1は

と表され、MOSトランジスタM２からの出力電流I２はIC2である。したがって、バイポーラトランジスタQ２とQ１のベース-エミッタ間電圧VBE2とVBE1の差分ΔVBEは、

と表される。

したがって、得られる基準電圧Vrefは

と求められる。

(80)式で、R4/R3＜1に設定し、｛｝内は負の温度特性を持つV_BE2と正の温度特性を持つΔV_BEで温度特性が相殺されるように、R3/R1の値を設定すれば良い。

また、(79)式に示されるように、ΔV_BEは線形な正の温度特性を持つのではなく、ln()の()内の分母は正の温度特性を有する関数であり、()は負の温度特性を持つ。さらに対数圧縮され、ΔV_BEは、線形な正の温度特性を持つのではなく、低温で値が大きくなり、高温で値が小さくなる。

したがって、(80)式においては、（）内では、V_BE2が持つ温度非直線性をΔV_BEが相殺するように設定できる。

また、(79)式に示したΔV_BEの温度特性はln内が温度で変化するために2次の係数を持ち、図７に示すようなPTAT直線を漸近線とする正の温度特性に近い特性となっている。

したがって、図３１に示した基準電圧回路と同等の特性が得られるものと期待できる。

＜実施例６＞
非線形カレントミラー回路において、いずれの端子電圧が任意（不定）にはならないなら、図３９に示したバイポーラトランジスタQ3が不要となり、削除することができる。

図４３に示す基準電圧回路において、非線形カレントミラー回路の入力端子と出力端子にOPアンプ(AP1)の逆相入力端子(-)と正相入力端子(+)がそれぞれ接続されている。

ここで、非線形カレントミラー回路は、図３８等を参照して説明した２つのバイポーラトランジスタQ1、Q2を含んでいる。また、OPアンプの出力端子は、ソースが電源VDDに接続されゲートが共通接続されたｐチャネルMOSトランジスタM1、M２（線形カレントミラー回路を構成する）の共通ゲートに接続されている。さらに、ソースが電源VDDに接続されゲートがM1、M2と共通接続されたｐチャネルMOSトランジスタM3（線形カレントミラー回路のもう一方の出力である）のドレインは、一端がグランドに接続された抵抗RLの他端に接続され、抵抗RLの端子電圧が基準電圧Vrefとなっている。

図４３に示す基準電圧回路において、第１、第２のバイポーラトランジスタ（例えば図３８のQ1、Q2参照）を含む非線形カレントミラー回路の入力端子の電圧と出力端子の電圧が等しくなるように、OPアンプ（AP1）の逆相入力端子（−）と正相入力端子（＋）がそれぞれ接続され、OPアンプ（AP1）の出力端子は線形カレントミラー回路を構成するトランジスタM1、M2の共通ゲート電圧を制御しており、線形カレントミラー回路のもう一方の出力であるMOSトランジスタM3のドレインは抵抗RLに接続され、抵抗RLにて電流−電圧変換されて基準電圧Vrefを出力している。

図４３において、MOSトランジスタM1、M2、M3からなる１：１：１のカレントミラー回路でそれぞれバイポーラトランジスタQ1、Q2を駆動している。MOSトランジスタM1、M2、M3の共通ゲートはOPアンプ（AP1）の出力に接続されており、OPアンプの逆相入力端子（−）と正相入力端子（＋）は、非線形カレントミラー回路のバイポーラトランジスタQ1（図３８参照）のベース（コレクタ）の端子電圧とバイポーラトランジスタQ2（図３８参照）のコレクタの端子電圧（バイポーラトランジスタQ3のベースの端子電圧）が等しくなるように制御している。したがって、
VA＝VB (80)
となり、この時のMOSトランジスタM1、M2、M3からなる１：１：１のカレントミラー回路の出力電流I1、I2、I3は等しくなり、
I1＝I2＝I3 (81)
である。

＜実施例６−１＞
図４４に示す基準電圧回路は、第１、第２のバイポーラトランジスタQ1、Q2を含む非線形カレントミラー回路を有する。第１のバイポーラトランジスタQ1はエミッタ面積が単位バイポーラトランジスタのN倍であり、ベースとコレクタが共通接続されて非線形カレントミラー回路の入力端子を構成し、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地されている。一方、第2のバイポーラトランジスタQ2は単位バイポーラトランジスタであり、エミッタは直接接地され、コレクタは抵抗R3を介して接地され、コレクタが非線形カレントミラー回路の出力端子を構成している。

また、OPアンプ（AP1）により、VA＝VBに制御されるから、
V_BE1＋R₂I₁＝R₃(I₂−I_C2)＝V_BE2 (82)

MOSトランジスタM1の出力電流（ドレイン電流）I1は、バイポーラトランジスタQ1のコレクタ電流IC1にVBE1／R1を加えた値であり
I₁=I_C1＋V_BE1/R₁ (82-1)
MOSトランジスタM2の出力電流（ドレイン電流）I2は、バイポーラトランジスタQ2のコレクタ電流IC2にVBE2／R3を加えた値である。
I_２=I_C２＋V_BE２/R_３ (82-2)

したがって、バイポーラトランジスタQ２とQ１のベース-エミッタ間電圧VBE2とVBE1の差分ΔVBEは、

と表される。

(83)式において、V_Tは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4％〜0％〜＋28.8％の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2％を温度変化幅で割ると高々−0.337％/℃に過ぎない。この程度の温度変化であれば、R₁、R₂、R₃を設定することで、{1−V_BE2/(R₃I₁)}/{1−V_BE1/(R₁I₁)}に持たせることが可能であるように思われる。

すなわち、(83)式に示したΔVFの温度特性はln内が温度で変化するために2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は、図１１にそれぞれ１点鎖線と２点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。

したがって、得られる基準電圧Vrefは
Vref＝R_LI₃＝(R_L/R₂)ΔV_BE (84)
と表され、図１４に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例６−２＞
図４５に示す基準電圧回路は、第１、第２のバイポーラトランジスタQ1、Q2を含む非線形カレントミラー回路を有する。第１のバイポーラトランジスタQ1はエミッタ面積が単位バイポーラトランジスタのN倍であり、ベースとコレクタが共通接続されて非線形カレントミラー回路の入力端子を構成し、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地され、コレクタ（ベース）は抵抗R3を介して接地されている。一方、第2のバイポーラトランジスタQ2は単位バイポーラトランジスタであり、エミッタは直接接地され、コレクタは抵抗R4を介して接地され、コレクタが非線形カレントミラー回路の出力端子を構成している。

また、OPアンプにより、VA＝VBに制御されるから、
V_BE1＋R₂(I₁−V_BE2/R₃)＝R₃(I₂−I_C2)＝V_BE2 (85)

MOSトランジスタM1の出力電流（ドレイン電流）I1は、バイポーラトランジスタQ1のコレクタ電流IC1にVBE1/R1、VBE２/R3を加えた値であり
I₁=I_C1＋V_BE1/R₁＋V_BE２/R₃ (85-1)
MOSトランジスタM2の出力電流（ドレイン電流）I2は、バイポーラトランジスタQ2のコレクタ電流IC2にVBE2／R４を加えた値である。
I_２=I_C２＋V_BE２/R_４ (85-2)

したがって、バイポーラトランジスタQ２とQ１のベース-エミッタ間電圧VBE2とVBE1の差分ΔVBEは、

と表される。

したがって、得られる基準電圧Vrefは

と表される。

(87)式において、ΔV_BEが正の温度特性を持つ場合、(73)式の()内の温度特性を相殺することができる。ただし、(86)式に示したΔV_BEの温度特性はln内が温度で変化するために2次の係数を持ち、図７に示すようなPTAT直線を漸近線とする正の温度特性に設定することができる。したがって、本実施例は、図２２に示した基準電圧回路と同等の特性が得られるものと期待できる。

＜実施例６−３＞
図４６に示す基準電圧回路は、第１、第２のバイポーラトランジスタQ1、Q2を含む非線形カレントミラー回路を有する。第１のバイポーラトランジスタQ1はエミッタ面積が単位バイポーラトランジスタのN倍であり、ベースとコレクタが共通接続されて非線形カレントミラー回路の入力端子を構成し、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地されている。一方、第2のバイポーラトランジスタQ2は単位バイポーラトランジスタであり、コレクタ−エミッタ間には抵抗R4が接続され、エミッタ抵抗R3を介して接地され、コレクタが非線形カレントミラー回路の出力端子を構成している。

また、OPアンプにより、VA＝VBに制御されるから、
V_BE1＋R₂(I₁−V_BE1/R₁)＝V_BE2＋R₃(I₂−V_BE2/R₄) (88)

MOSトランジスタM1の出力電流（ドレイン電流）I1は、バイポーラトランジスタQ1のコレクタ電流IC1にVBE1/R1を加えた値であり
I₁=I_C1＋V_BE1/R₁ (88-1)
MOSトランジスタM2の出力電流（ドレイン電流）I2は、バイポーラトランジスタQ2のコレクタ電流IC2にVBE2／R４を加えた値である。
I_２=I_C２＋V_BE２/R_４ (88-2)

したがって、バイポーラトランジスタQ２とQ１のベース-エミッタ間電圧VBE2とVBE1の差分ΔVBEは、

と表される。

(89)式において、V_Tは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4％〜0％〜＋28.8％の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2％を温度変化幅で割ると高々−0.337％/℃に過ぎない。この程度の温度変化であれば、R₁、R₂、R₃を設定することで、{1−V_BE2/(R₄I₁)}/{1−V_BE1/(R₁I₁)}に持たせることが可能であるように思われる。

すなわち、(89)式に示したΔV_BEの温度特性はln内が温度で変化するために2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は、図１１にそれぞれ１点鎖線と２点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。

したがって、得られる基準電圧Vrefは
Vref＝R_LI₃＝{(R_L/(R₃−R₂))ΔV_BE (90)
と表され、図１０に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R2とR3の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例６−４＞
図４７に示す基準電圧回路は、第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路を有する。第１のバイポーラトランジスタQ1はエミッタ面積が単位バイポーラトランジスタのN倍であり、ベースとコレクタが共通接続されて非線形カレントミラー回路の入力端子を構成し、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地され、コレクタ（ベース）は抵抗R3を介して接地されている。一方、第2のバイポーラトランジスタQ2は単位バイポーラトランジスタであり、コレクタ−エミッタ間には抵抗R5が接続され、エミッタ抵抗R4を介して接地され、コレクタが非線形カレントミラー回路の出力端子を構成している。

また、OPアンプ（AP1）により、VA＝VBに制御されるから、
R₃(I₁−I_C1−V_BE1/R₁)＝V_BE2＋R₄(I₁−V_BE2/R₅) (91)

MOSトランジスタM1の出力電流（ドレイン電流）I1は、バイポーラトランジスタQ1のコレクタ電流IC1にVBE1/R1、(VBE２+R4I4)/R３を加えた値であり
I₁=I_C1＋V_BE1/R₁＋(V_BE２+R₄I₄)/R_３ (91-1)
MOSトランジスタM2の出力電流（ドレイン電流）I2は、バイポーラトランジスタQ2のコレクタ電流IC2にVBE2／R5を加えた値である。
I_２=I_C２＋V_BE２/R₅ (91-2)

したがってバイポーラトランジスタQ２とQ１のベース-エミッタ間電圧VBE2とVBE1の差分ΔVBEは、

と表される。

したがって、得られる基準電圧Vrefは

と表される。

ΔV_BEが正の温度特性を持つなら、(93)式の()内の温度特性を相殺することができる。ただし、(92)式に示したΔV_BEの温度特性は、ln内が温度で変化するために2次の係数を持ち、図７に示すようなPTAT直線を漸近線とする正の温度特性に設定することができる。

したがって、図１５に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R4の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例６−５＞
図４８に示す基準電圧回路は、第１、第２のバイポーラトランジスタQ1、Q2を含む非線形カレントミラー回路を有する。第１のバイポーラトランジスタQ1はエミッタ面積が単位バイポーラトランジスタのN倍であり、ベースとコレクタが共通接続されて非線形カレントミラー回路の入力端子を構成し、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地され、コレクタ（ベース）は抵抗R3を介して接地されている。一方、第2のバイポーラトランジスタQ2は単位バイポーラトランジスタであり、コレクタ−エミッタ間には抵抗R5が接続され、エミッタ抵抗R4を介して接地され、コレクタは抵抗R6を介して接地され、コレクタが非線形カレントミラー回路の出力端子を構成している。

また、OPアンプ（AP１）により、VA＝VBに制御されるから、
R₃(I₁−I_C1−V_BE1/R₁)＝R₆(I₁−I_C2−V_BE2/R₅) (94)

MOSトランジスタM1の出力電流（ドレイン電流）I1は、バイポーラトランジスタQ1のコレクタ電流IC1にVBE1/R1、VA/R3を加えた値であり
I₁=I_C1＋V_BE1/R₁＋V_A/R_３ (94-1)
MOSトランジスタM2の出力電流（ドレイン電流）I2は、バイポーラトランジスタQ2のコレクタ電流IC2にVBE２／R5、VA/R6を加えた値である。
I_２=I_C２＋V_BE２/R₅＋V_A/R₆ (94-2)

したがってバイポーラトランジスタQ２とQ１のベース-エミッタ間電圧VBE2とVBE1の差分ΔVBEは、

と表される。

したがって、得られる基準電圧Vrefは

と表される。

(96)式において、V_Aが負の温度特性を持ちΔV_BEは正の温度特性を持つ場合、(96)式の()内の温度特性を相殺することができる。ただし、(95)式に示したΔV_BEの温度特性は、ln内が温度で変化するために2次の係数を持ち、図７に示すようなPTAT直線を漸近線とする正の温度特性に設定することができる。したがって、図１７に示した基準電圧回路と同等の特性が得られるものと期待できる。

＜実施例７＞
図３９に示した基準電圧回路においては、非線形カレントミラー回の２つの端子電圧VA、VBを等しく制御する手段としてOPアンプ（AP1）を用いた。しかし、より低電圧動作と低消費電流を追及し、素子バラツキに対する耐性も考慮すると、OPアンプを取り除いた自己バイアス手法が有効になる。

特に、本願では、非線形カレントミラー回路は、逆ワイドラーカレントミラー回路の特性を留める回路（図３８）に限定しているために、非線形カレントミラー回路とそれを自己バイアスする線形カレントミラー回路との電流ループを容易に負帰還回路ループに設定でき、基準電圧回路を実現できる。

図４９に示す基準電圧回路において、第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路の入力電流I1と出力電流I2が等しくなるように電流が流れ、非線形カレントミラー回路の入力端子の電圧と出力端子の電圧が等しくなる。ここで、バイポーラトランジスタQ３のベースは、非線形カレントミラー回路の出力端子に接続されており、エミッタは接地され、コレクタはｐチャネルMOSトランジスタM3のドレインに接続されており、MOSトランジスタM3のゲートとドレインが共通接続され、MOSトランジスタM1、M2、M3、M4はカレントミラー回路を構成している。さらに、MOSトランジスタM4のドレインは抵抗RLを介して接地され、電流−電圧変換され抵抗RLの端子電圧を基準電圧Vrefとして出力している。

図４９に示す基準電圧回路において、ｐチャネルMOSトランジスタM1、M2はソースが電源に接続され、ドレインが、非線形カレントミラー回路の入力端子と出力端子にそれぞれ接続され、MOSトランジスタM1、M2、M3のゲートは共通接続されて、カレントミラー回路を構成している。MOSトランジスタM3のゲートとドレインは共通接続されてバイポーラトランジスタQ３に流れるコレクタ電流で駆動され、第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路の入力電流と出力電流が等しくなるように動作している。

バイポーラトランジスタQ３のベース（入力）とコレクタ（出力）間に位相補償用に直列接続された容量C_Cと抵抗R_Cを追加して示している。

ここで、MOSトランジスタM1、M2からなるカレントミラー回路の出力電流I1、I2が増加した場合に、バイポーラトランジスタQ3のベース電圧が低下するように非線形カレントミラー回路が構成されていれば、不帰還電流ループが形成され、基準電流回路が実現でき、線形カレントミラー回路のもう一方の出力を抵抗に接続し、電流−電圧変換すれば基準電圧Vrefが得られ、基準電圧回路として利用できる。

MOSトランジスタM1、M2、M3、M4からなる１：１：１：１のカレントミラー回路の出力電流I1、I2、I3、I4は等しくなり、
I1＝I2＝I3＝I4 (97)
である。

＜実施例７−１＞
図５０は、図４９における非線形カレントミラー回路として図３８(a)の構成を用いた場合の構成を示す図である。

図５０において、バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は

と表される。

MOSトランジスタM1、M2からの出力電流（ドレイン電流）I1、I2（I1=I2）は、
I₁=I_C1＋V_BE1/R₁ (100)
I₂=I_C2 (101)
と表せる。

したがって、バイポーラトランジスタQ2とQ1のベース-エミッタ間電圧VBE2、VBE1の差ΔVBEは、

と表される。
なお、図５０から、V_BE2=V_BE1＋R₂I₁が成り立ち、(102)式のΔVBE＝R₂I_１が成り立つ。

（102）式において、V_Tは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4％〜0％〜＋28.8％の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2％を温度変化幅で割ると高々−0.337％/℃に過ぎない。この程度の温度変化であれば、R₁を設定することで、1/{1−V_BE1/(R₁I₁)}に持たせることが可能であるように思われる。

すなわち、(102)式に示したΔV_BEの温度特性は、ln（）の（）内が温度で変化するために2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は、図１１にそれぞれ１点鎖線と２点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。

したがって、得られる基準電圧Vrefは
Vref＝R_LI₄＝(R_L/R₂)ΔV_BE (103)
と表される。

よって、図５０に示した本実施例は、図１９に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例７−２＞
図５１は、図４９において、非線形カレントミラー回路として図３８(b)の構成を用いた場合の構成を示す図である。

図５１において、バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は、(98)式、(99)式で表される。

MOSトランジスタM1、M2からの出力電流（ドレイン電流）I1、I2（I1=I2）は、
I₁=I_C1+ (R₀I_C1+V_BE1)/R₁ (104)
I₂=I_C2 (105)
で与えられる。

したがって、バイポーラトランジスタQ2とQ1のベース-エミッタ間電圧VBE2、VBE1の差ΔVBEは、

と表される。

なお、図５１より、V_BE2＝V_BE1＋R₂I₁+R₀I_C１から、(106)式において、ΔV_BE＝R₂I₁+R₀I_C１が成り立つ。

(106)式において、V_Tは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4％〜0％〜＋28.8％の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2％を温度変化幅で割ると高々−0.337％/℃に過ぎない。この程度の温度変化であればR₀を小さな値とし、R₁を設定することで、1/{1−(V_BE1＋R₀I_C1)/(R₁I₁)}に持たせることが可能であるように思われる。

すなわち、(106)式に示したΔV_BEの温度特性はln（）の（）内が温度で変化するために2次の係数を持ち、図７に示すようなPTAT直線を漸近線とする正の温度特性に近い特性となっている。

したがって、得られる基準電圧Vrefは
Vref＝R_LI₄＝(R_L/R₂)(ΔV_BE−R₀I_C1) (107)
と表される。

よって、図５１に示した本実施例は、図８に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例７−３＞
図５２は、図４９において、非線形カレントミラー回路として図３８(c)の構成を用いた場合の構成を示す図である。

図５２において、バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は、(98)式、(99)式で表される。

MOSトランジスタM1、M2からの出力電流（ドレイン電流）I1、I2（I1=I2）は

I₂＝I_C2 (109)
と表される。

したがって、バイポーラトランジスタQ2とQ1のベース-エミッタ間電圧VBE2、VBE1の差ΔVBEは、

と表される。

したがって、得られる基準電圧Vrefは

と求められる。

(111)式において、R4/R3＜1に設定し、｛｝内は負の温度特性を持つV_BE2と正の温度特性を持つΔV_BEで温度特性が相殺されるようにR3/R1の値を設定すれば良い。また、(110)式に示されるように、ΔV_BEは線形な正の温度特性を持つのではなく、ln()の()内の分母は正の温度特性を有する関数であり、ln()の()は負の温度特性を持つ。さらに対数圧縮され、ΔV_BEは線形な正の温度特性を持つのではなく、低温で値が大きくなり、高温で値が小さくなる。

したがって、(111)式においては()内では、V_BE2が持つ温度非直線性をΔV_BEが相殺するように設定できる。また、(110)式に示したΔV_BEの温度特性は、ln（）の（）内が温度で変化するために2次の係数を持ち、図７に示すようなPTAT直線を漸近線とする正の温度特性に近い特性となっている。

したがって、図５２に示した本実施例は、図３１に示した基準電圧回路と同等の特性が得られるものと期待できる。

＜実施例７−４＞
図５３は、図４９において、非線形カレントミラー回路が図３８(a)のバイポーラトランジスタQ2のコレクタを抵抗R3を介して接地した場合の構成を示す図である。

バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は

と表される。

MOSトランジスタM1、M2からの出力電流（ドレイン電流）I1、I2（I1=I2）は、
I₁=I_C1+V_BE1/R₁、
I₂=I_C2+V_BE2/R₃ (114)
と表される。

したがって、バイポーラトランジスタQ2とQ1のベース-エミッタ間電圧VBE2、VBE1の差ΔVBEは、

と表される。

なお、図５３において、V_BE2＝V_BE1+R₂I₁より、(115)式のΔVBE＝R₂I₁が成り立つ。

(115)式において、V_Tは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4％〜0％〜＋28.8％の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2％を温度変化幅で割ると高々−0.337％/℃に過ぎない。この程度の温度変化であれば、R₁、R₂、R₃を設定することで、{1−V_BE２/(R₃I₁)}/{1−V_BE1/(R₁I₁)}に持たせることが可能であるように思われる。

すなわち、(115)式に示したΔV_BEの温度特性はln（）の（）内が温度で変化するために2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は、図１１にそれぞれ１点鎖線と２点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。

したがって、得られる基準電圧Vrefは
Vref＝R_LI₄＝(R_L/R₂)ΔV_BE (116)
と表される。

よって、本実施例は、図１３に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例７−５＞
図５４は、図４９において、非線形カレントミラー回路が図３８(c)のバイポーラトランジスタQ2のコレクタを抵抗R4を介して接地した場合の構成を示す図である。

バイポーラトランジスタQ1とQ2の各コレクタ電流は、(112)式、(113)式で表される。MOSトランジスタM１、M2からの出力電流（ドレイン電流）I1、I2は、

I₂=I_C2+V_E2/R₄ (118)
と表される。

したがって、バイポーラトランジスタQ2とQ1のベース-エミッタ間電圧VBE2、VBE1の差ΔVBEは、

と表される。

なお、図５４において、V_BE2＝V_BE1＋R₂｛I₁-(V_BE2/R₃)｝より、(119)式のΔVBE＝R₂｛I₁-(V_BE2/R₃)｝が成り立つ。

したがって、得られる基準電圧Vrefは

と求められる。

(120)式において、R4/R3＜1に設定し、｛｝内は負の温度特性を持つV_BE2と正の温度特性を持つΔV_BEで温度特性が相殺されるようにR3/R1の値を設定すれば良い。また、(116)式に示されるように、ΔV_BEは線形な正の温度特性を持つのではなく、ln｛｝の｛｝内の分母は正の温度特性を有する関数であり、｛｝は負の温度特性を持つ。さらに対数圧縮され、ΔV_BEは線形な正の温度特性を持つのではなく、低温で値が大きくなり、高温で値が小さくなる。

したがって、(120)式においては()内では、V_BE2が持つ温度非直線性をΔV_BEが相殺するように設定できる。また、(119)式に示したΔV_BEの温度特性はln内が温度で変化するために2次の係数を持ち、図７に示すようなPTAT直線を漸近線とする正の温度特性に近い特性となっている。

よって、本実施例は、図２２に示した基準電圧回路と同等の特性が得られるものと期待できる。

＜実施例７−６＞
本発明において、非線形カレントミラー回路を永田カレントミラー回路の変形に置き換えることができる。

図５５は、図４９において、非線形カレントミラー回路が永田カレントミラー回路のバイポーラトランジスタQ2のコレクタを抵抗R2を介して接地した場合の構成を示す図である。永田カレントミラー回路において、バイポーラトランジスタQ1のエミッタは接地されコレクタは抵抗R1の一端に接続され、ベースは抵抗R1の他端に接続されている。

バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は

と表される。

MOSトランジスタM1、M2からの出力電流（ドレイン電流）I1,I2は、
I₁=I_C1 (123)
I₂＝I_C2＋V_BE3/R₂ (124)
である。

したがって、バイポーラトランジスタQ１とQ２のベース-エミッタ間電圧VBE１、VBE２の差ΔVBEは、

と表される。

（125）式において、V_Tは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4％〜0％〜＋28.8％の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2％を温度変化幅で割ると高々−0.337％/℃に過ぎない。この程度の温度変化であれば、R₁、R₂、R₃を設定することで、1/{1−V_BE3/(R₂I₁)}に持たせることが可能であるように思われる。

すなわち、(125)式に示したΔV_BEの温度特性はln内が温度で変化するために2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は、図１１にそれぞれ１点鎖線と２点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。

したがって、得られる基準電圧Vrefは
Vref＝R_LI₄＝(R_L/R₁)ΔV_BE (126)
と表される。

よって、本実施例は、図１３に示した基準電圧回路の特性に近い特性が得られるものと期待できる。

＜実施例７−７＞
図５６は、図４９において、非線形カレントミラー回路が永田カレントミラー回路のバイポーラトランジスタQ1のベースを抵抗R2を介して接地し、バイポーラトランジスタQ2のコレクタを抵抗R3を介して接地した場合の構成を示す図である。

バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は

と表される。

MOSトランジスタM1、M2からの出力電流（ドレイン電流）I1、I2（I1=I2）は、
I₁=I_C1+V_BE1/R₂ (129)
I₂=I_C2+V_BE3/R₃ (130)
と表される。

したがって、バイポーラトランジスタQ１とQ２のベース-エミッタ間電圧VBE１、VBE２の差ΔVBEは、

と表される。

なお、図５６より、V_BE1=R₁I_C1+V_BE2、したがって(131)式のΔV_BE1＝R_１（I₁-V_BE1/R₂）が成り立つ。

したがって、得られる基準電圧Vrefは

と求められる。

(132)式において、RL/R2＜1に設定し、()内は負の温度特性を持つV_BE1と正の温度特性を持つΔV_BEで温度特性が相殺されるようにR2/R1の値を設定すれば良い。また、(131)式に示されるように、ΔV_BEは線形な正の温度特性を持つのではなく、ln｛｝の｛｝内の分母は正の温度特性を有する関数であり、{}は負の温度特性を持つ。さらに対数圧縮され、ΔV_BEは線形な正の温度特性を持つのではなく、低温で値が大きくなり、高温で値が小さくなる。

したがって、(132)式においては()内では、V_BE1が持つ温度非直線性をΔV_BEが相殺するように設定できる。また、(131)式に示したΔV_BEの温度特性はln内が温度で変化するために2次の係数を持ち、図７に示すようなPTAT直線を漸近線とする正の温度特性に近い特性となっている。

よって、本実施例は、図２２に示した基準電圧回路の特性に近い特性が得られるものと期待できる。

＜実施例７−８＞
図５７は、図４９において、非線形カレントミラー回路が永田カレントミラー回路のバイポーラトランジスタQ１のベースを抵抗R2を介して接地し、バイポーラトランジスタQ2のコレクタを抵抗R3を介して接地した場合の構成を示す図である。

バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は、(127)式、(128)式で表される。

MOSトランジスタM1、M2からの出力電流（ドレイン電流）I1、I2は、
I₁=I_C1+V_BE1/R₂ (133)
I₂=I_C2+V_BE3/R₃ (134)
と表される。

したがって、バイポーラトランジスタQ１とQ２のベース-エミッタ間電圧VBE１、VBE２の差ΔVBEは、

と表される。

なお、図５７において、V_BE1-R₁I₁=V_BE2より、(131)式のΔV_BE=R₁I₁が成り立つ。

(135)式で、V_Tは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4％〜0％〜＋28.8％の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2％を温度変化幅で割ると高々−0.337％/℃に過ぎない。この程度の温度変化であれば、R₁、R₂、R₃を設定することで、{1−V_BE2/(R₂I₁)}/{1−V_BE3/(R₃I₁)}に持たせることが可能であるように思われる。

すなわち、(135)式に示したΔV_BEの温度特性はln内が温度で変化するために2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は、図１１にそれぞれ１点鎖線と２点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。

したがって、得られる基準電圧Vrefは
Vref＝R_LI₄＝(R_L/R₁)ΔV_BE (136)
と表される。

よって、本実施例は、図１２に示した基準電圧回路の特性に近い特性が得られるものと期待できる。

＜実施例７−９＞
図５８に示す基準電圧回路において、第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路は、第１のバイポーラトランジスタQ1はエミッタ面積が単位バイポーラトランジスタのN倍であり、ベースとコレクタが共通接続されて入力端子を構成し、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地されている。一方、第2のバイポーラトランジスタQ2は単位バイポーラトランジスタであり、コレクタ−エミッタ間には抵抗R4が接続され、エミッタ抵抗R3を介して接地され、コレクタが出力端子を構成している。

バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は

と表される。

また、MOSトランジスタM1、M2、M3からの出力電流（ドレイン電流）I1、I2、I3は、
I1＝I2＝I3 (139-1)
であり、
バイポーラトランジスタQ2とQ3のコレクタ電流IC2、IC3は、
I_C2＜I_C3（＝I3） (139-2)
であり、
トランジスタQ2、Q3のベース・エミッタ間電圧V_BE2、V_BE3は、
V_BE2＜V_BE3 （139-3）
であるが、簡単のために、
V_BE2＋R₃I₁≒V_BE3 (140)
とする。

MOSトランジスタM1、M2からの出力電流（ドレイン電流）I1、I2は、
I₁=I_C1+V_BE1/R_１ (140-1)
I₂=I_C2+V_BE3/R_４ (140-2)
と表される。

バイポーラトランジスタQ2とQ1のベース-エミッタ間電圧VBE２、VBE１の差ΔVBEは、

と表される。

(141)式において、V_Tは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4％〜0％〜＋28.8％の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2％を温度変化幅で割ると高々−0.337％/℃に過ぎない。この程度の温度変化であれば、R₁、R₂、R₃を設定することで、{1−V_BE2/(R₄I₁)}/{1−V_BE1/(R₁I₁)}に持たせることが可能であるように思われる。

すなわち、(141)式に示したΔV_BEの温度特性はln内が温度で変化するために2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は、図１１にそれぞれ１点鎖線と２点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。

したがって、得られる基準電圧Vrefは
Vref＝R_LI₃＝{(R_L/(R₃−R₂))ΔV_BE (142)
と表される。

よって、本実施例は、図１０に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R2とR3の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例７−１０＞
図５９に示す基準電圧回路において、第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路は、第１のバイポーラトランジスタQ1はエミッタ面積が単位バイポーラトランジスタのN倍であり、ベースとコレクタが共通接続されて入力端子を構成し、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地され、コレクタ（ベース）は抵抗R3を介して接地されている。一方、第2のバイポーラトランジスタQ2は単位バイポーラトランジスタであり、コレクタ−エミッタ間には抵抗R5が接続され、エミッタ抵抗R4を介して接地され、コレクタが出力端子を構成している。

バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は、(137)式、(138)式で表される。

また、MOSトランジスタM1、M2、M3からの出力電流（ドレイン電流）I1、I2、I3は、
I1＝I2＝I3 (143-1)
であり、
I_C2＜I_C3（＝I3） (143-2)
であり、
V_BE2＜V_BE3 (143-3)
であるが、簡単のために
V_BE2＋R₃I₁≒V_BE3 (143-4)
とする。

MOSトランジスタM1、M2からの出力電流（ドレイン電流）I1、I2は、
I₁=I_C1+V_BE1/R_１＋（V_BE2+R₄I₁）/R₃ (143-5)
I₂=I_C2+V_BE3/R₅ (143-6)
と表される。

したがって、バイポーラトランジスタQ2とQ1のベース-エミッタ間電圧VBE２、VBE１の差ΔVBEは、

と表される。

したがって、得られる基準電圧Vrefは

と表される。

ΔV_BEは正の温度特性を持つなら(145)式の()内の温度特性を相殺することができる。ただし、(144)式に示したΔV_BEの温度特性はln｛｝の｛｝内が温度で変化するために2次の係数を持ち、図７に示すようなPTAT直線を漸近線とする正の温度特性に設定することができる。

したがって、本実施例は、図１５に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R4の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例７−１１＞
図６０に示す基準電圧回路において、第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路は、第１のバイポーラトランジスタQ1はエミッタ面積が単位バイポーラトランジスタのN倍であり、ベースとコレクタが共通接続されて入力端子を構成し、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地され、コレクタ（ベース）は抵抗R3を介して接地されている。一方、第2のバイポーラトランジスタQ2は単位バイポーラトランジスタであり、コレクタ−エミッタ間には抵抗R5が接続され、エミッタ抵抗R4を介して接地され、コレクタは抵抗R6を介して接地され、コレクタが出力端子を構成している。

バイポーラトランジスタQ1とQ2の各コレクタ電流は、(137)式、(138)式で表される。

また、MOSトランジスタM1、M2、M3からの出力電流（ドレイン電流）I1、I2、I3は、
I1＝I2＝I3 (146-1)
であり、
I_C2＜I_C3（＝I3） (146-2)
であり、
V_BE2＜V_BE3 (146-3)
であるが、簡単のために
V_BE2＋R₄I₁≒V_BE3 (146-4)

MOSトランジスタM1、M2からの出力電流（ドレイン電流）I1、I2は、
I₁=I_C1+V_BE1/R_１＋V_BE３/R₃ (146-5)
I₂=I_C2+V_BE２/R₅＋V_BE3/R6 (146-6)
と表される。

したがって、バイポーラトランジスタQ2とQ1のベース-エミッタ間電圧VBE２、VBE１の差ΔVBEは、

と表される。

したがって、得られる基準電圧Vrefは

と表される。

V_BE3が負の温度特性を持ちΔV_BEは正の温度特性を持つなら、(148)式の()内の温度特性を相殺することができる。ただし、(147)式に示したΔV_BEの温度特性は、ln｛｝の｛｝内が温度で変化するために2次の係数を持ち、図７に示すようなPTAT直線を漸近線とする正の温度特性に設定することができる。

したがって、本実施例は、図１７に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R4の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例８＞
非線形カレントミラー回路とそれを自己バイアスする線形カレントミラー回路のトランジスタ数を合わせてさらに回路を簡略化することができる。

図４９に示した自己バイアス基準電圧回路において、非線形カレントミラー回路を構成するバイポーラトランジスタQ2のコレクタが単独でコレクタ電流と線形カレントミラー回路から供給される電流が等しく設定できる場合には、図６１に示すように、自己バイアスする線形カレントミラー回路を簡略化することができる。

図６１に示すように、MOSトランジスタM1、M2、M3は線形カレントミラー回路を構成し、MOSトランジスタM1、M3は出力を構成し、それぞれ非線形カレントミラー回路の入力と基準電圧回路の出力回路に接続されている。

また、MOSトランジスタM2はゲートとドレインが共通接続され線形カレントミラー回路の入力端子を構成し、非線形カレントミラー回路の出力端子と接続されている。

図６１に示すように、MOSトランジスタM1、M2、M3は線形カレントミラー回路を構成し、MOSトランジスタM1、M3は出力を構成し、それぞれ非線形カレントミラー回路の入力と基準電圧回路の出力回路を駆動し、MOSトランジスタM2はゲートとドレインが共通接続され線形カレントミラー回路の入力を構成し、非線形カレントミラー回路の出力電流で駆動されて自己バイアス回路を構成している。

＜実施例８−１＞
図６２は、図６１において、非線形カレントミラー回路が図３８(a)の場合の構成を示す図である。バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は

と表される。

MOSトランジスタM1からの出力電流（ドレイン電流）I1、I2は、
I₁=I_C1+V_BE1/R₁ (150-1)
I₂=I_C2 (150-2)
である。

したがって、バイポーラトランジスタQ2とQ1のベース-エミッタ間電圧VBE２、VBE１の差ΔVBEは、

と表される。

(151)式で、V_Tは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4％〜0％〜＋28.8％の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2％を温度変化幅で割ると高々−0.337％/℃に過ぎない。この程度の温度変化であれば、R₁を設定することで、1/{1−V_BE1/(R₁I₁)}に持たせることが可能であるように思われる。

すなわち、(151)式に示したΔV_BEの温度特性はln内が温度で変化するために、2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は、図１１にそれぞれ１点鎖線と２点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。

したがって、得られる基準電圧Vrefは
Vref＝R_LI₄＝(R_L/R₂)ΔV_BE (152)
と表される。

よって、本実施例は、図１８に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例８−２＞
図６３は、図６１において、非線形カレントミラー回路が図３８(b)の場合である。バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は、(149)式、(150)式で表される。

図６３において、MOSトランジスタM1、M2からの出力電流（ドレイン電流）I1、I2は、
I₁=I_C1＋（V_BE1＋R₃I_C1）／R1 (153)
I₂=I_C2 (154)
で与えられる。

したがって、バイポーラトランジスタQ2とQ1のベース-エミッタ間電圧VBE２、VBE１の差ΔVBEは、

と表される。

(155)式で、V_Tは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4％〜0％〜＋28.8％の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2％を温度変化幅で割ると高々−0.337％/℃に過ぎない。この程度の温度変化であればR₀を小さな値とし、R₁を設定することで、1/{1−(V_BE1＋R_３I_C1)/(R₁I₁)}に持たせることが可能であるように思われる。

すなわち、(155)式に示したΔV_BEの温度特性はln内が温度で変化するために2次の係数を持ち、図７に示すようなPTAT直線を漸近線とする正の温度特性に近い特性となっている。

したがって、得られる基準電圧Vrefは
Vref＝R_LI₄＝(R_L/R₂)(ΔV_BE−R₀I_C1) (156)
と表される。

よって、本実施例は、図８に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例８−３＞
図６４は、図６１において、非線形カレントミラー回路が図３８(c)の場合の構成を示す図である。

図６４において、バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は、(149)式、(150)式で表される。

またMOSトランジスタM1からの出力電流（ドレイン電流）I1は

と表される。MOSトランジスタM2からの出力電流（ドレイン電流）I2はIC2である。

したがって、バイポーラトランジスタQ2とQ1のベース-エミッタ間電圧VBE２、VBE１の差ΔVBEは、

と表される。

したがって、得られる基準電圧Vrefは、

と求められる。

本実施例では、(159)式において、R4/R3＜1に設定し、()内は負の温度特性を持つV_BE2と正の温度特性を持つΔV_BEで温度特性が相殺されるようにR3/R1の値を設定すれば良い。また、(158)式に示されるように、ΔV_BEは線形な正の温度特性を持つのではなく、ln()の()内の分母は正の温度特性を有する関数であり、()は負の温度特性を持つ。さらに対数圧縮され、ΔV_BEは線形な正の温度特性を持つのではなく、低温で値が大きくなり、高温で値が小さくなる。

したがって、(159)式においては()内では、V_BE2が持つ温度非直線性をΔV_BEが相殺するように設定できる。また、(158)式に示したΔV_BEの温度特性はln内が温度で変化するために2次の係数を持ち、図７に示すようなPTAT直線を漸近線とする正の温度特性に近い特性となっている。

したがって、本実施例は、図３１に示した基準電圧回路と同等の特性が得られるものと期待できる。

＜実施例９＞
図６１に示した自己バイアス基準電圧回路においては、自己バイアスする線形カレントミラー回路から出力トランジスタを減らし、さらに回路を簡略化することができる。すなわち、出力抵抗に回路を上積みして回路電流を出力抵抗に流すことで基準電圧を得ることができる。

図６１に示した自己バイアス基準電圧回路においては、図６５に示すように、自己バイアスする線形カレントミラー回路から出力トランジスタを減らして簡略化することができる。

図６５に示すように、MOSトランジスタM2は、ゲートとドレインが共通接続され、MOSトランジスタM1、M2はそれぞれのゲートが共通接続されて線形カレントミラー回路を構成し、それぞれ非線形カレントミラー回路の入力と出力に接続されている。また、非線形カレントミラー回路の下段には抵抗RLが挿入され、この抵抗RLを介して接地されている。この抵抗RLの端子電圧が基準電圧回路の出力となっている。

図６５に示すように、MOSトランジスタM2はゲートとドレインが共通接続されMOSトランジスタM1、M2は線形カレントミラー回路を構成し、それぞれ非線形カレントミラー回路の入力と出力に接続されている。ここで、MOSトランジスタM1には電流I1が流れ、MOSトランジスタM2には電流I2が流れている。また、非線形カレントミラー回路の下段には抵抗RLが挿入され、この抵抗RLを介して接地されている。この抵抗RLの端子電圧が基準電圧回路の出力となっている。したがって、抵抗RLには和電流(I1＋I2)が流れる。

図６１に示した基準電圧回路と比べてみると、MOSトランジスタM3を省略できているが、回路を縦積みしているので基準電圧回路の出力電圧の分だけ高い電源電圧が必要になる。

＜実施例９−１＞
図６２に示した基準電圧回路を図６５に示した基準電圧回路に変形することができる。図６６はこうして得られる基準電圧回路である。

図６６において、非線形カレントミラー回路（バイポーラトランジスタQ1、Q2と、抵抗R1、R2）の抵抗R2とトランジスタQ2のエミッタの接続点とグランド間に抵抗RLを備え、トランジスタQ1、Q2のコレクタに線形カレントミラー回路（M1、M2）が接続されている。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例９−２＞
図６３に示した基準電圧回路を図６５に示した基準電圧回路に変形することができる。図６７はこうして得られる基準電圧回路である。

図６７において、非線形カレントミラー回路（バイポーラトランジスタQ1、Q2と、抵抗R1、R2、R3）の抵抗R2とトランジスタQ2のエミッタの接続点とグランド間に抵抗RLを備え、トランジスタQ1、Q2のコレクタに線形カレントミラー回路（M1、M2）が接続されている。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例９−３＞
図６４に示した基準電圧回路を図６５に示した基準電圧回路に変形することができる。図６８はこうして得られる基準電圧回路である。

図６８において、非線形カレントミラー回路（バイポーラトランジスタQ1、Q2と、抵抗R1、R2）の抵抗R2、R3とトランジスタQ2のエミッタの接続点とグランド間に抵抗RLを備え、トランジスタQ1、Q2のコレクタに線形カレントミラー回路（M1、M2）が接続されている。

＜実施例１０＞
同様に、図２１に示した自己バイアスする線形カレントミラー回路から出力トランジスタを減らし、さらに回路を簡略化することができる。すなわち、出力抵抗に回路を上積みして回路電流を出力抵抗に流すことで基準電圧を得ることができる。

図２１に示した自己バイアス基準電圧回路においては、OP ampを制御手段とした自己バイアス基準電圧回路においては、図６９に示すように、自己バイアスする線形カレントミラー回路から出力トランジスタを減らして簡略化することができる。

図６９に示すように、MOSトランジスタM2はゲートとドレインが共通接続され、MOSトランジスタM1、M2はそれぞれのゲートが共通接続されて線形カレントミラー回路を構成している。第１の電流電圧変換回路I-V1、第２の電流電圧変換回路I-V２は一端（VA、VB）が、それぞれ、MOSトランジスタM1のドレインとOP ampの逆相入力端子の接続点、MOSトランジスタM２のドレインとOP ampの正相入力端子に接続され、第１の電流電圧変換回路I-V1、第２の電流電圧変換回路I-V２の他端は共通接続され、第1、第2の電流−電圧変換回路（I-V1、I-V2）の下段には第3の電流−電圧変換回路（I-V3）が挿入され、この第3の電流−電圧変換回路（I-V3）を介して接地されている。

第３の電流電圧変換回路（I-V3）には、MOSトランジスタドレイン電流I1、I2の和電流I1＋I2が流れ、第３の電流電圧変換回路（I-V3）の端子電圧が基準電圧Vrefとされる。

図２１に示した基準電圧回路と比べてみると、MOSトランジスタM3を省略できているが、回路を縦積みしているので基準電圧回路の出力電圧の分だけ高い電源電圧が必要になる。

＜実施例１０−１＞
図４に示した番場の基準電圧回路を図６９に示した基準電圧回路に変形することができる。図７０はこうして得られる基準電圧回路である。

図７０の構成は、図４において、線形カレントミラー回路（M1、M2、M3）から出力トランジスタM3を省略し、図４の第１の電流電圧変換回路（D1、R3）、第２の電流電圧変換回路（複数のD2とR1、R2）の下段に抵抗R4（第３の電流電圧変換回路）が挿入され、抵抗R4（第３の電流電圧変換回路）を介して接地されている。

本実施例においては、番場の基準電圧回路ではダイオードの温度非直線性を半分（程度）しか補償できないが、それなりにダイオードの温度非直線性が補償されると期待できる。

＜実施例１０−２＞
図８に示した基準電圧回路を図６９に示した基準電圧回路に変形することができる。図７１はこうして得られる基準電圧回路である。

図７１を参照すると、本実施例では、図８において、線形カレントミラー回路（M1、M2、M3）から出力トランジスタM3を省略し、図８の第１の電流電圧変換回路（D1）、第２の電流電圧変換回路（複数のD2、R1、R2、R3）の下段に抵抗R4（第３の電流電圧変換回路）が挿入され、抵抗R4（第３の電流電圧変換回路）を介して接地されている。

この回路では抵抗R1が冗長ではあるが、ダイオードの温度非直線性がかなり補償され特性改善が期待できる。付け加えるなら、抵抗R３の挿入箇所を入れ替えて、D2/R2−Vref端子間（並列接続されたダイオードD２（のカソード）と抵抗R2の接続点とVref端子間に抵抗R３を挿入）に変更すれば、抵抗R3の他方の端子（Vref端子に接続する側の端子とは別の端子）からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１０−３＞
図１０に示した基準電圧回路を図６９に示した基準電圧回路に変形することができる。図７２はこうして得られる基準電圧回路である。

図７２を参照すると、本実施例では、図１０において、線形カレントミラー回路（M1、M2、M3）から出力トランジスタM3を省略し、図１０の第１の電流電圧変換回路（D1、R2）、第２の電流電圧変換回路（複数のD2、R4、R3）の下段に抵抗R5（第３の電流電圧変換回路）が挿入され、抵抗R5（第３の電流電圧変換回路）を介して接地されている。本実施例は、ダイオードの温度非直線性が補償され、図１０と同等の特性改善が期待できる。付け加えるなら、抵抗R1とR３の挿入箇所を入れ替えて、それぞれ、D1/R2−Vref端子間（並列接続されたダイオードD１（のカソード）と抵抗R2の接続点とVref端子間に抵抗R1を挿入）、D2/R4−Vref端子間（並列接続されたダイオードD２（のカソード）と抵抗R４の接続点とVref端子間に抵抗R３を挿入）に変更すれば、抵抗R1とR3の他方の端子（Vref端子に接続する側の端子とは別の端子）からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１０−４＞
図１３に示した基準電圧回路を図６９に示した基準電圧回路に変形することができる。図７３はこうして得られる基準電圧回路である。

図７３を参照すると、本実施例では、図１３において、線形カレントミラー回路（M1、M2、M3）から出力トランジスタM3を省略し、図１３の第１の電流電圧変換回路（D1、R2）、第２の電流電圧変換回路（複数のD2、R1、R3）の下段に抵抗R5（第３の電流電圧変換回路）が挿入され、抵抗R5（第３の電流電圧変換回路）を介して接地されている。本実施例は、ダイオードの温度非直線性が補償され、図１３と同等の特性改善が期待できる。付け加えるなら、抵抗R1の挿入箇所を入れ替えて、D2/R3−Vref端子間（並列接続されたダイオードD２（のカソード）と抵抗R３の接続点とVref端子間に抵抗R1を挿入）に変更すれば、抵抗R1の他方の端子（Vref端子に接続する側の端子とは別の端子）からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１０−５＞
図１５に示した基準電圧回路を図６９に示した基準電圧回路に変形することができる。図７４はこうして得られる基準電圧回路である。

図７４を参照すると、本実施例では、図１５において、線形カレントミラー回路（M1、M2、M3）から出力トランジスタM3を省略し、図１５の第１の電流電圧変換回路（D1、R2）、第２の電流電圧変換回路（複数のD2、R4、R3）の下段に抵抗R6（第３の電流電圧変換回路）が挿入され、抵抗R6（第３の電流電圧変換回路）を介して接地されている。本実施例は、ダイオードの温度非直線性が補償され、図１５と同等の特性改善が期待できる。付け加えるなら、抵抗R1の挿入箇所を入れ替えて、D1/R2−Vref端子間（並列接続されたダイオードD１（のカソード）と抵抗R２の接続点とVref端子間に抵抗R1を挿入）に変更すれば、抵抗R1の他方の端子（Vref端子に接続する側の端子とは別の端子）からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１０−６＞
図１７に示した基準電圧回路を図６９に示した基準電圧回路に変形することができる。図７５はこうして得られる基準電圧回路である。

図７５を参照すると、本実施例では、図１７において、線形カレントミラー回路（M1、M2、M3）から出力トランジスタM3を省略し、図１７の第１の電流電圧変換回路（D1、R2、R3）、第２の電流電圧変換回路（複数のD2、R４、R５）の下段に抵抗R７（第３の電流電圧変換回路）が挿入され、抵抗R７（第３の電流電圧変換回路）を介して接地されている。本実施例は、ダイオードの温度非直線性が補償され、図１７と同等の特性改善が期待できる。

＜実施例１０−７＞
図１９に示した基準電圧回路を図６９に示した基準電圧回路に変形することができる。図７６はこうして得られる基準電圧回路である。

図７６を参照すると、本実施例では、図１９において、線形カレントミラー回路（M1、M2、M3）から出力トランジスタM3を省略し、図１９の第１の電流電圧変換回路（D1）、第２の電流電圧変換回路（複数のD2、R1、R2）の下段に抵抗R３（第３の電流電圧変換回路）が挿入され、抵抗R３（第３の電流電圧変換回路）を介して接地されている。本実施例は、ダイオードの温度非直線性が補償され、図１９と同等の特性改善が期待できる。付け加えるなら、抵抗R1の挿入箇所を入れ替えてD1/R2−Vref端子間（並列接続されたダイオードD１（のカソード）と抵抗R２の接続点とVref端子間に抵抗R1を挿入）に変更すれば、抵抗R1の他方の端子（Vref端子に接続する側の端子とは別の端子）からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１０−８＞
図２２に示した基準電圧回路を図６９に示した基準電圧回路に変形することができる。図７７はこうして得られる基準電圧回路である。

図７７を参照すると、本実施例では、図２２において、線形カレントミラー回路（M1、M2、M3）から出力トランジスタM3を省略し、図８の第１の電流電圧変換回路（D1、R2）、第２の電流電圧変換回路（複数のD2、R1、R3、R4）の下段に抵抗R5（第３の電流電圧変換回路）が挿入され、抵抗R5（第３の電流電圧変換回路）を介して接地されている。本実施例は、ダイオードの温度非直線性が補償され、図２２と同等の特性改善が期待できる。

＜実施例１０−９＞
図３０に示した基準電圧回路を図６９に示した基準電圧回路に変形することができる。図７８はこうして得られる基準電圧回路である。

図７８を参照すると、本実施例では、図３０において、線形カレントミラー回路（M1、M2、M3）から出力トランジスタM3を省略し、図３０の第１の電流電圧変換回路（D1、R2a、R2b）、第２の電流電圧変換回路（複数のD2、R1、R3、R4a、R4b）の下段に抵抗R5（第３の電流電圧変換回路）が挿入され、抵抗R5（第３の電流電圧変換回路）を介して接地されている。本実施例は、ダイオードの温度非直線性が補償され、図３０と同等の特性改善が期待できる。

＜実施例１０−１０＞
図３１に示した基準電圧回路を図６９に示した基準電圧回路に変形することができる。図７９はこうして得られる基準電圧回路である。

図７９を参照すると、本実施例では、図３１において、線形カレントミラー回路（M1、M2、M3）から出力トランジスタM3を省略し、図３１の第１の電流電圧変換回路（D1）、第２の電流電圧変換回路（複数のD2、R1、R２）の下段に抵抗R４（第３の電流電圧変換回路）が挿入され、抵抗R４（第３の電流電圧変換回路）を介して接地されている。本実施例は、ダイオードの温度非直線性が補償され、図３１と同等の特性改善が期待できる。

＜実施例１１＞
同様に、図２４に示した自己バイアス基準電圧回路においては、自己バイアスする線形カレントミラー回路（M1、M2、M3）から出力トランジスタ（M3）を減らし、さらに回路を簡略化することができる。すなわち、出力抵抗（R4）に回路を上積みして回路電流を出力抵抗に流すことで基準電圧を得ることができる。

図２４に示した自己バイアス基準電圧回路においては、図８０に示すように、自己バイアスする線形カレントミラー回路から出力トランジスタを減らして簡略化することができる。

図８０に示すように、ｎチャネルMOSトランジスタM1はゲートとドレインが共通接続され、ｎチャネルMOSトランジスタM1、M2はそれぞれのゲートが共通接続されて線形カレントミラー回路を構成し、それぞれ第１の電流−電圧変換回路（I-V1）と第2の電流−電圧変換回路（I-V2）を駆動している。さらに、ｐチャネルMOSトランジスタM4はゲートとドレインが共通接続され、ｐチャネルMOSトランジスタM3、M4は線形カレントミラー回路を構成し、ｎチャネルMOSトランジスタM1、M2からなる線形カレントミラー回路を自己バイアスしている。また、第1、第2の電流−電圧変換回路（I-V1、I-V2）の下段には第3の電流−電圧変換回路（I-V3）が挿入され、この第3の電流−電圧変換回路（I-V3）を介して接地されている。この第3の電流−電圧変換回路（I-V3）の端子電圧が基準電圧回路の出力Vrefとなっている。

図８０に示すように、ｎチャネルMOSトランジスタM1、M2は線形カレントミラー回路を構成し、それぞれ第１の電流−電圧変換回路（I-V1）と第2の電流−電圧変換回路（I-V2）を駆動している。さらに、ｐチャネルMOSトランジスタM4はゲートとドレインが共通接続され、ｐチャネルMOSトランジスタM3、M4は線形カレントミラー回路を構成し、ｎチャネルMOSトランジスタM1、M2からなる線形カレントミラー回路を自己バイアスしている。ここで、ｎチャネルMOSトランジスタM1とM2のゲートが共通であり、ｎチャネルMOSトランジスタM1には電流I1が流れ、ｎチャネルMOSトランジスタM2には電流I2が流れ、それぞれ第１の電流−電圧変換回路（I-V1）と第2の電流−電圧変換回路（I-V2）を駆動している。

また、第1、第2の電流−電圧変換回路（I-V1、I-V2）の下段には第3の電流−電圧変換回路（I-V3）が挿入され、この第3の電流−電圧変換回路（I-V3）を介して接地されている。

第3の電流−電圧変換回路（I-V3）には和電流(I1＋I2)が流れ、この第3の電流−電圧変換回路（I-V3）の端子電圧が基準電圧回路の出力Vrefとなっている。

図２４に示した基準電圧回路と比べてみると、MOSトランジスタM3を省略できているが、回路を縦積みしているので基準電圧回路の出力電圧の分だけ高い電源電圧が必要になる。

＜実施例１１−１＞
図４に示した番場の基準電圧回路を図８０に示した基準電圧回路に変形することができる。図８１はこうして得られる基準電圧回路である。

図８１を参照すると、本実施例では、図４において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、その代わりに、ｐチャネルMOSトランジスタM3、M4からなる線形カレントミラー回路がｎチャネルMOSトランジスタM１、M２からなる線形カレントミラー回路を自己バイアスする構成とし、図４の第１の電流電圧変換回路（D1、R３）、第２の電流電圧変換回路（複数のD2、R1、R２）の下段に抵抗R４（第３の電流電圧変換回路）が挿入され、抵抗R４（第３の電流電圧変換回路）を介して接地されている。

本実施例では、番場の基準電圧回路ではダイオードの温度非直線性を半分（程度）しか補償できないが、それなりにダイオードの温度非直線性が補償されると期待できる。

＜実施例１１−２＞
図８に示した基準電圧回路を図８０に示した基準電圧回路に変形することができる。図８２はこうして得られる基準電圧回路である。

図８２を参照すると、本実施例では、図８において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、その代わりに、ｐチャネルMOSトランジスタM3、M4からなる線形カレントミラー回路がｎチャネルMOSトランジスタM１、M２からなる線形カレントミラー回路を自己バイアスする構成とし、図８の第１の電流電圧変換回路（D1）、第２の電流電圧変換回路（複数のD2、R1、R２）の下段に抵抗R４（第３の電流電圧変換回路）が挿入され、抵抗R４（第３の電流電圧変換回路）を介して接地されている。

本実施例の回路では抵抗R1が冗長ではあるが、ダイオードの温度非直線性がかなり補償され特性改善が期待できる。付け加えるなら、抵抗R３の挿入箇所を入れ替えてD2/R2−Vref端子間に変更すれば、抵抗R3の他方の端子（Vref端子と接続する側の端子とは別の端子）からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１１−３＞
図１０に示した基準電圧回路を図８０に示した基準電圧回路に変形することができる。図８３はこうして得られる基準電圧回路である。

図８３を参照すると、本実施例では、図１０において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、その代わりに、ｐチャネルMOSトランジスタM3、M4からなる線形カレントミラー回路がｎチャネルMOSトランジスタM１、M２からなる線形カレントミラー回路を自己バイアスする構成とし、抵抗R4（第３の電流電圧変換回路）を、図１０の第１の電流電圧変換回路（D1、R2）、第２の電流電圧変換回路（複数のD2、R４、R３）の下段に挿入したものである。本実施例は、ダイオードの温度非直線性が補償され、図１０と同等の特性改善が期待できる。付け加えるなら、抵抗R1とR３の挿入箇所を入れ替えてそれぞれD1/R2−Vref端子間、D2/R4−Vref端子間に変更すれば、抵抗R1とR3の他方の端子（Vref端子と接続する側の端子とは別の端子）からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１１−４＞
図１３に示した基準電圧回路を図８０に示した基準電圧回路に変形することができる。図８４はこうして得られる基準電圧回路である。

図８４を参照すると、本実施例では、図１３において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、そのかわりに、ｐチャネルMOSトランジスタM3、M4からなる線形カレントミラー回路がｎチャネルMOSトランジスタM１、M２からなる線形カレントミラー回路を自己バイアスする構成とし、図１３の第１の電流電圧変換回路（D1、R2）、第２の電流電圧変換回路（複数のD2、R３、R1）の下段に抵抗R４（第３の電流電圧変換回路）が挿入され、抵抗R４（第３の電流電圧変換回路）を介して接地されている。本実施例では、ダイオードの温度非直線性が補償され、図１３と同等の特性改善が期待できる。付け加えるなら、抵抗R1の挿入箇所を入れ替えてD2/R3−Vref端子間に変更すれば、抵抗R1の他方の端子（Vref端子と接続する側の端子とは別の端子）からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１１−５＞
図１５に示した基準電圧回路を図８０に示した基準電圧回路に変形することができる。図８５はこうして得られる基準電圧回路である。

図８５を参照すると、本実施例では、図１５において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、そのかわりに、ｐチャネルMOSトランジスタM3、M4からなる線形カレントミラー回路がｎチャネルMOSトランジスタM１、M２からなる線形カレントミラー回路を自己バイアスする構成とし、図１５の第１の電流電圧変換回路（D1、R2）、第２の電流電圧変換回路（複数のD2、R４、R３、R5）の下段に抵抗R４（第３の電流電圧変換回路）が挿入され、抵抗R４（第３の電流電圧変換回路）を介して接地されている。本実施例においては、ダイオードの温度非直線性が補償され、図１５と同等の特性改善が期待できる。付け加えるなら、抵抗R1の挿入箇所を入れ替えてD1/R2−Vref端子間に変更すれば、抵抗R1の他方の端子（Vref端子と接続する側の端子とは別の端子）からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１１−６＞
図１７に示した基準電圧回路を図８０に示した基準電圧回路に変形することができる。図８６はこうして得られる基準電圧回路である。

図８６を参照すると、本実施例では、図１７において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、そのかわりに、ｐチャネルMOSトランジスタM3、M4からなる線形カレントミラー回路がｎチャネルMOSトランジスタM１、M２からなる線形カレントミラー回路を自己バイアスする構成とし、図１７の第１の電流電圧変換回路（D1、R2、R3）、第２の電流電圧変換回路（複数のD2、R５、R4、R6）の下段に抵抗R４（第３の電流電圧変換回路）が挿入され、抵抗R４（第３の電流電圧変換回路）を介して接地されている。本実施例においては、ダイオードの温度非直線性が補償され、図１７と同等の特性改善が期待できる。

＜実施例１１−７＞
図１９に示した基準電圧回路を図８０に示した基準電圧回路に変形することができる。図８７はこうして得られる基準電圧回路である。

図８７を参照すると、本実施例では、図１９において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、そのかわりに、ｐチャネルMOSトランジスタM3、M4からなる線形カレントミラー回路がｎチャネルMOSトランジスタM１、M２からなる線形カレントミラー回路を自己バイアスする構成とし、図１９の第１の電流電圧変換回路（D1）、第２の電流電圧変換回路（複数のD2、R２、R１）の下段に抵抗R４（第３の電流電圧変換回路）が挿入され、抵抗R４（第３の電流電圧変換回路）を介して接地されている。本実施例においては、ダイオードの温度非直線性が補償され、図１９と同等の特性改善が期待できる。付け加えるなら、抵抗R1の挿入箇所を入れ替えてD1/R2−Vref端子間に変更すれば、抵抗R1の他方の端子（Vref端子に接続する側の端子とは別の端子）からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１１−８＞
図２２に示した基準電圧回路を図８０に示した基準電圧回路に変形することができる。図８８はこうして得られる基準電圧回路である。

図８８を参照すると、本実施例では、図２２において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、そのかわりに、ｐチャネルMOSトランジスタM3、M4からなる線形カレントミラー回路がｎチャネルMOSトランジスタM１、M２からなる線形カレントミラー回路を自己バイアスする構成とし、図２２の第１の電流電圧変換回路（D1、R2）、第２の電流電圧変換回路（複数のD2、R1、R３、R4）の下段に抵抗R４（第３の電流電圧変換回路）が挿入され、抵抗R４（第３の電流電圧変換回路）を介して接地されている。本実施例においては、ダイオードの温度非直線性が補償され、図２２と同等の特性改善が期待できる。

＜実施例１１−９＞
図３１に示した基準電圧回路を図８０に示した基準電圧回路に変形することができる。図８９はこうして得られる基準電圧回路である。

図８９を参照すると、本実施例では、図３１において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、そのかわりに、ｐチャネルMOSトランジスタM3、M4からなる線形カレントミラー回路がｎチャネルMOSトランジスタM１、M２からなる線形カレントミラー回路を自己バイアスする構成とし、図３１の第１の電流電圧変換回路（D1）、第２の電流電圧変換回路（複数のD2、R1、R３、R4）の下段に抵抗R４（第３の電流電圧変換回路）が挿入され、抵抗R４（第３の電流電圧変換回路）を介して接地されている。本実施例においては、ダイオードの温度非直線性が補償され、図３１と同等の特性改善が期待できる。

＜実施例１２＞
同様に、図２５に示した自己バイアス基準電圧回路においては、自己バイアスする線形カレントミラー回路（M5,M6、M7）から出力トランジスタ（M7）を減らし、さらに回路を簡略化することができる。すなわち、図２５の出力抵抗（I-V3）に回路を上積みして回路電流を出力抵抗に流すことで基準電圧を得ることができる。

図２５に示した自己バイアス基準電圧回路においては、図９０に示すように、自己バイアスする線形カレントミラー回路から出力トランジスタを減らして簡略化することができる。

図９０に示すように、第１の電流−電圧変換回路(I-V1）と第２の電流−電圧変換回路(I-V2）にソースが接続されたｎチャネルMOSトランジスタM1とM2と、ｎチャネルMOSトランジスタM1とM2のそれぞれのドレインと電源VDD間に接続され、ドレインとゲートが共通接続されたｐチャネルMOSトランジスタM5とM8と、２つの第１の電流−電圧変換回路(I-V1）のソースが接続されゲートが共通接続されたｎチャネルMOSトランジスタM3とM4とはカレントミラー回路を構成し、ｎチャネルMOSトランジスタM3とM4のそれぞれのドレインと電源VDD間に接続されたｐチャネルMOSトランジスタM6とM8と、ｎチャネルMOSトランジスタM1とM2のゲートが共通接続され、ｎチャネルMOSトランジスタM３のドレインに接続され、ｐチャネルMOSトランジスタM7とM8のゲートは共通接続されてカレントミラー回路を構成し、ｐチャネルMOSトランジスタM5とM6のゲートは共通接続されてカレントミラー回路を構成している。

したがって、トランジスタM１とM5には電流I1が流れ、第１の電流−電圧変換回路(I-V1）を駆動し、端子電圧VAを得ている。同様に、トランジスタM2とM8には電流I2が流れ、第２の電流−電圧変換回路(I-V2)を駆動し、端子電圧VBを得ている。

また、第1、第2、第1(4)、第1(5)の電流−電圧変換回路（I-V1、I-V2、I-V1、I-V1）の下段には第3の電流−電圧変換回路（I-V3）が挿入され、この第3の電流−電圧変換回路（I-V3）を介して接地されている。したがって、この第3の電流−電圧変換回路（I-V3）の端子電圧が基準電圧回路の出力となって、基準電圧Vrefを得ている。

本実施例の動作を以下に説明する。図９０において、第１の電流−電圧変換回路(I-V1）と第２の電流−電圧変換回路(I-V2）に接続するｎチャネルMOSトランジスタM1とM2のそれぞれに流れる電流は、ｐチャネルMOSトランジスタM5とM6からなるカレントミラー回路とｐチャネルMOSトランジスタM7とM8からなるカレントミラー回路を介して、ｎチャネルMOSトランジスタM3とM4からなるカレントミラー回路において、電流比較され、ｎチャネルMOSトランジスタM1とM2のそれぞれに流れる電流が等しくなるように、ｎチャネルMOSトランジスタM1とM2の共通ゲートが制御される。

したがって、ｎチャネルMOSトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、第１の電流−電圧変換回路(I-V1）に印加される電圧VAと第２の電流−電圧変換回路(I-V2）に印加される電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図２１と同等の特性が得られ、基準電圧回路が実現できる。ここで、２つの第１の電流−電圧変換回路(I-V1）はｎチャネルMOSトランジスタM3とM4のそれぞれのゲート−ソース間電圧が等しくなり、もって、ｎチャネルMOSトランジスタM3とM4のそれぞれのドレイン電圧が等しくなるように挿入している。

また、第1、第2、第1(4)、第1(5)の電流−電圧変換回路（I-V1、I-V2、I-V1、I-V1）の下段には第3の電流−電圧変換回路（I-V3）が挿入され、この第3の電流−電圧変換回路（I-V3）を介して接地されている。したがって、この第3の電流−電圧変換回路（I-V3）の端子電圧が基準電圧回路の出力となって、基準電圧Vrefを得ている。

＜実施例１２−１＞
図４に示した番場の基準電圧回路を図９０に示した基準電圧回路に変形することができる。図９１はこうして得られる基準電圧回路である。

図９１を参照すると、本実施例では、図４において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、その代わりに、図９０の構成にしたがって、ｎチャネルMOSトランジスタM1、M2、M3、M4、ｐチャネルMOSトランジスタM５、M６、M７、M８を備え、トランジスタM1、M2、M3、M4にそれぞれ、第１の電流電圧変換回路（I-V1）（D1、R３）、第２の電流電圧変換回路（複数のD2、R1、R２）、第１（４）の電流電圧変換回路（I-V1）（D３、R４）、第１（５）の電流電圧変換回路（I-V1）（D４、R５）を接続し、抵抗R６（第３の電流電圧変換回路）を、これら第１（４）（５）の電流電圧変換回路、第２の電流電圧変換回路の下段に挿入し、抵抗R６（第３の電流電圧変換回路）を介して接地させるものである。

本実施例においては、番場の基準電圧回路ではダイオードの温度非直線性を半分（程度）しか補償できないが、それなりにダイオードの温度非直線性が補償されると期待できる。

＜実施例１２−２＞
図８に示した基準電圧回路を図９０に示した基準電圧回路に変形することができる。図９２はこうして得られる基準電圧回路である。

図９２を参照すると、本実施例では、図８において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、その代わりに、図９０の構成にしたがって、ｎチャネルMOSトランジスタM1、M2、M3、M4、ｐチャネルMOSトランジスタM５、M６、M７、M８を備え、トランジスタM1、M2、M3、M4にそれぞれ、第１の電流電圧変換回路（D1）、第２の電流電圧変換回路（複数のD2、R1、R２、R3）、第１（４）の電流電圧変換回路（D３）、第１（５）の電流電圧変換回路（D４）を接続し、抵抗R４（第３の電流電圧変換回路）を、これら第１（４）（５）の電流電圧変換回路、第２の電流電圧変換回路の下段に挿入し、抵抗R４（第３の電流電圧変換回路）を介して接地させるものである。本実施例においては、抵抗R1が冗長ではあるが、ダイオードの温度非直線性がかなり補償され特性改善が期待できる。付け加えるなら、抵抗R３の挿入箇所を入れ替えてD2/R2−Vref端子間に変更すれば、抵抗R3の他方の端子（Vref端子と接続する側の端子とは別の端子）からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１２−３＞
図１０に示した基準電圧回路を図９０に示した基準電圧回路に変形することができる。図９３はこうして得られる基準電圧回路である。

図９３を参照すると、本実施例では、図１０において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、その代わりに、図９０の構成にしたがって、ｎチャネルMOSトランジスタM1、M2、M3、M4、ｐチャネルMOSトランジスタM５、M６、M７、M８を備え、トランジスタM1、M2、M3、M4にそれぞれ、第１の電流電圧変換回路（D1、R2）、第２の電流電圧変換回路（複数のD2、R4、R3）、第１（４）の電流電圧変換回路（D３、R6）、第１（５）の電流電圧変換回路（D４、R8）を接続し、抵抗R４（第３の電流電圧変換回路）を、これら第１（４）（５）の電流電圧変換回路、第２の電流電圧変換回路の下段に挿入し、抵抗R４（第３の電流電圧変換回路）を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図１０と同等の特性改善が期待できる。付け加えるなら、抵抗R1とR３の挿入箇所を入れ替えてそれぞれD1/R2−Vref端子間、D2/R4−Vref端子間に変更すれば、抵抗R1とR3の他方の端子（Vref端子と接続する側の端子とは別の端子）からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１２−４＞
図１３に示した基準電圧回路を図９０に示した基準電圧回路に変形することができる。図９４はこうして得られる基準電圧回路である。

図９４を参照すると、本実施例では、図１３において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、その代わりに、図９０の構成にしたがって、ｎチャネルMOSトランジスタM1、M2、M3、M4、ｐチャネルMOSトランジスタM５、M６、M７、M８を備え、トランジスタM1、M2、M3、M4にそれぞれ、第１の電流電圧変換回路（D1、R2）、第２の電流電圧変換回路（複数のD2、R3、R1）、第１（４）の電流電圧変換回路（D３、R４）、第１（５）の電流電圧変換回路（D４、R５）を接続し、抵抗R６（第３の電流電圧変換回路）を、これら第１（４）（５）の電流電圧変換回路、第２の電流電圧変換回路の下段に挿入し、抵抗R６（第３の電流電圧変換回路）を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図１３と同等の特性改善が期待できる。付け加えるなら、抵抗R1の挿入箇所を入れ替えてD2/R3−Vref端子間に変更すれば、抵抗R1の他方の端子（Vref端子と接続する側の端子とは別の端子）からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１２−５＞
図１５に示した基準電圧回路を図９０に示した基準電圧回路に変形することができる。図９５はこうして得られる基準電圧回路である。

図９５を参照すると、本実施例では、図１５において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、その代わりに、図９０の構成にしたがって、ｎチャネルMOSトランジスタM1、M2、M3、M4、ｐチャネルMOSトランジスタM５、M６、M７、M８を備え、トランジスタM1、M2、M3、M4にそれぞれ、第１の電流電圧変換回路（D1、R2、R1）、第２の電流電圧変換回路（複数のD2、R４、R３、R5）、第１（４）の電流電圧変換回路（D３、R７、R6）、第１（５）の電流電圧変換回路（D４、R9、R8）を接続し、抵抗R10（第３の電流電圧変換回路）を、これら第１（４）（５）の電流電圧変換回路、第２の電流電圧変換回路の下段に挿入し、抵抗R10（第３の電流電圧変換回路）を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図１５と同等の特性改善が期待できる。付け加えるなら、抵抗R1の挿入箇所を入れ替えてD1/R2−Vref端子間に変更すれば、抵抗R1の他方の端子（Vref端子と接続する側の端子とは別の端子）からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１２−６＞
図１７に示した基準電圧回路を図９０に示した基準電圧回路に変形することができる。図９６はこうして得られる基準電圧回路である。

図９６を参照すると、本実施例では、図１７において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、その代わりに、図９０の構成にしたがって、ｎチャネルMOSトランジスタM1、M2、M3、M4、ｐチャネルMOSトランジスタM５、M６、M７、M８を備え、トランジスタM1、M2、M3、M4にそれぞれ、第１の電流電圧変換回路（D1、R2、R1、R3）、第２の電流電圧変換回路（複数のD2、R５、R４、R６）、第１（４）の電流電圧変換回路（D３、R８、R7、R９）、第１（５）の電流電圧変換回路（D４、R11、R12、R10）を接続し、抵抗R１３（第３の電流電圧変換回路）を、これら第１（４）（５）の電流電圧変換回路、第２の電流電圧変換回路の下段に挿入し、抵抗R１３（第３の電流電圧変換回路）を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図１７と同等の特性改善が期待できる。

＜実施例１２−７＞
図１９に示した基準電圧回路を図９０に示した基準電圧回路に変形することができる。図９７はこうして得られる基準電圧回路である。

図９７を参照すると、本実施例では、図１９において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、その代わりに、図９０の構成にしたがって、ｎチャネルMOSトランジスタM1、M2、M3、M4、ｐチャネルMOSトランジスタM５、M６、M７、M８を備え、トランジスタM1、M2、M3、M4にそれぞれ、第１の電流電圧変換回路（D1）、第２の電流電圧変換回路（複数のD2、R２、R1）、第１（４）の電流電圧変換回路（D３）、第１（５）の電流電圧変換回路（D４）を接続し、抵抗R３（第３の電流電圧変換回路）を、これら第１（４）、（５）の電流電圧変換回路、第２の電流電圧変換回路の下段に挿入し、抵抗R３（第３の電流電圧変換回路）を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図１９と同等の特性改善が期待できる。付け加えるなら、抵抗R1の挿入箇所を入れ替えて、D1/R2−Vref端子間に変更すれば、抵抗R1の他方の端子（Vref端子と接続する側の端子とは別の端子）からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１２−８＞
図２２に示した基準電圧回路を図９０に示した基準電圧回路に変形することができる。図９８はこうして得られる基準電圧回路である。

図９８を参照すると、本実施例では、図２２において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、その代わりに、図９０の構成にしたがって、ｎチャネルMOSトランジスタM1、M2、M3、M4、ｐチャネルMOSトランジスタM５、M６、M７、M８を備え、トランジスタM1、M2、M3、M4にそれぞれ、第１の電流電圧変換回路（D1、R2）、第２の電流電圧変換回路（複数のD2、R２、R1）、第１（４）の電流電圧変換回路（D３、R5）、第１（５）の電流電圧変換回路（D４、R6）を接続し、抵抗R７（第３の電流電圧変換回路）を、これら第１（４）、（５）の電流電圧変換回路、第２の電流電圧変換回路の下段に挿入し、抵抗R７（第３の電流電圧変換回路）を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図２２と同等の特性改善が期待できる。

＜実施例１２−９＞
図３１に示した基準電圧回路を図９０に示した基準電圧回路に変形することができる。図９９はこうして得られる基準電圧回路である。

図９９を参照すると、本実施例では、図３１において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、その代わりに、図９０の構成にしたがって、ｎチャネルMOSトランジスタM1、M2、M3、M4、ｐチャネルMOSトランジスタM５、M６、M７、M８を備え、トランジスタM1、M2、M3、M4にそれぞれ、第１の電流電圧変換回路（D1）、第２の電流電圧変換回路（複数のD2、R２、R1）、第１（４）の電流電圧変換回路（D３）、第１（５）の電流電圧変換回路（D４）を接続し、抵抗R３（第３の電流電圧変換回路）を、これら第１（４）、（５）の電流電圧変換回路、第２の電流電圧変換回路の下段に挿入し、抵抗R３（第３の電流電圧変換回路）を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図３１と同等の特性改善が期待できる。

＜実施例１３＞
同様に、図２６に示した自己バイアス基準電圧回路においては、自己バイアスする線形カレントミラー回路から出力トランジスタを減らし、さらに回路を簡略化することができる。すなわち、出力抵抗に回路を上積みして回路電流を出力抵抗に流すことで基準電圧を得ることができる。

図１００において、ｐチャネルMOSトランジスタM4のソースと電源VDD間には抵抗R0が挿入され、ｐチャネルMOSトランジスタM5とゲート電圧が共通であるから、等しい電流が流せるように、ｐチャネルMOSトランジスタM4のトランジスタサイズはｐチャネルMOSトランジスタM5のトランジスタサイズよりも大きくしてある。ここで、ｐチャネルMOSトランジスタM4とM5からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。

この、逆ワイドラーカレントミラー回路により、ｎチャネルMOSトランジスタM1、M2がバイアスされ、それぞれ第1、第2の電流−電圧変換回路（I-V1、I-V2）を駆動している。ここで、ｎチャネルMOSトランジスタM3のゲートとドレインは共通接続され、ｎチャネルMOSトランジスタM1、M2のゲートに接続されており、ｎチャネルMOSトランジスタM1、M2、M3はカレントミラー回路を構成している。

ｎチャネルMOSトランジスタM3を駆動しているｐチャネルMOSトランジスタM4はゲートが逆ワイドラーカレントミラー回路の出力を構成しているｐチャネルMOSトランジスタM5のドレインに接続されている。また、ｎチャネルMOSトランジスタM3は第4の電流−電圧変換回路（I-V1）を駆動している。この第4の電流−電圧変換回路（I-V1）はｎチャネルMOSトランジスタM1、M2、M3に流れる電流が等しくなるように挿入されている。

また、第1、第2、第1(4)の電流−電圧変換回路（I-V1、I-V2、I-V1）の下段には第3の電流−電圧変換回路（I-V3）が挿入され、この第3の電流−電圧変換回路（I-V3）を介して接地されている。したがって、この第3の電流−電圧変換回路（I-V3）の端子電圧が基準電圧回路の出力となって、基準電圧Vrefを得ている。

本実施例の動作を以下に説明する。ｎチャネルMOSトランジスタM1に流れる電流が大きくなるとその分だけｐチャネルMOSトランジスタM4に流れる電流が大きくなる。

しかし、ｐチャネルMOSトランジスタM5に流れる電流はそれ以上に大きくなるために、ｎチャネルMOSトランジスタM2では、増えた分の電流を流しきれなくなり、ｐチャネルMOSトランジスタM5のドレイン電圧が高くなり、ｐチャネルMOSトランジスタM5のドレインにゲートが接続されたｐチャネルMOSトランジスタM6に流れる電流が減少する。したがって、ドレイン電流が共通であるｎチャネルMOSトランジスタM3に流れる電流も減少する。

ここで、ｎチャネルMOSトランジスタM3とｎチャネルMOSトランジスタM2はカレントミラー回路を構成しており、ｎチャネルMOSトランジスタM1とｎチャネルMOSトランジスタM2とはゲート電圧が共通になっているから、M1-M3の共通ゲート電圧が低下し、したがって、ｎチャネルMOSトランジスタM1に流れる電流も減少する。

したがって、ｎチャネルMOSトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、第１の電流−電圧変換回路(I-V1）に印加される電圧VAと、第２の電流−電圧変換回路(I-V2）に印加される電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図２１と同等の特性が得られ、基準電圧回路が実現できる。ここで、第１の電流−電圧変換回路(I-V1）はｎチャネルMOSトランジスタM3のゲート−ソース間電圧がｎチャネルMOSトランジスタM1とM2のそれぞれのドレイン電圧が等しくなるように挿入している。

こうして、ｎチャネルMOSトランジスタM1とM2に流れる電流I1、I2が等しくなるように制御され、ｎチャネルMOSトランジスタM3に流れる電流I3もI1、I2に比例する。

また、第1、第2、第1(4)の電流−電圧変換回路（I-V1、I-V2、I-V1）の下段には第3の電流−電圧変換回路（I-V3）が挿入され、この第3の電流−電圧変換回路（I-V3）を介して接地されている。したがって、この第3の電流−電圧変換回路（I-V3）の端子電圧が基準電圧回路の出力となって、基準電圧Vrefを得ている。

＜実施例１３−１＞
図４に示した番場の基準電圧回路を図１００に示した基準電圧回路に変形することができる。図１０１はこうして得られる基準電圧回路である。

図１０１を参照すると、本実施例では、図４において、線形カレントミラー回路（ｐチャネルMOSM1、M2、M3）とOP ampを削除し、その代わりに、図１００の構成にしたがって、ｎチャネルMOSトランジスタM1、M2、M3、ｐチャネルMOSトランジスタM４、M５、M６を備え、トランジスタM1、M2、M3にそれぞれ、第１の電流電圧変換回路（I-V1）（D1、R３）、第２の電流電圧変換回路（複数のD2、R1、R２）、第１（４）の電流電圧変換回路（I-V1）（D３、R４）を接続し、抵抗R５（第３の電流電圧変換回路）を、これら第１（４）の電流電圧変換回路、第２の電流電圧変換回路の下段に挿入し、抵抗R５（第３の電流電圧変換回路）を介して接地させるものである。

本実施例においては、番場の基準電圧回路ではダイオードの温度非直線性を半分（程度）しか補償できないが、それなりにダイオードの温度非直線性が補償されると期待できる。

＜実施例１３−２＞
図８に示した基準電圧回路を図１００に示した基準電圧回路に変形することができる。図１０２はこうして得られる基準電圧回路である。

図１０２を参照すると、本実施例では、図８において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、その代わりに、図１００の構成にしたがって、ｎチャネルMOSトランジスタM1、M2、M3、ｐチャネルMOSトランジスタM４、M５、M６を備え、トランジスタM1、M2、M3にそれぞれ、第１の電流電圧変換回路（D1）、第２の電流電圧変換回路（複数のD2、R1、R２、R3）、第１（４）の電流電圧変換回路（D３）を接続し、抵抗R４（第３の電流電圧変換回路）を、これら第１（４）の電流電圧変換回路、第２の電流電圧変換回路の下段に挿入し、抵抗R４（第３の電流電圧変換回路）を介して接地させるものである。本実施例においては、抵抗R1が冗長ではあるが、ダイオードの温度非直線性がかなり補償され特性改善が期待できる。付け加えるなら、抵抗R３の挿入箇所を入れ替えてD2/R2−Vref端子間に変更すれば、抵抗R3の他方の端子（Vref端子と接続する側の端子とは別の端子）からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１３−３＞
図１０に示した基準電圧回路を図１００に示した基準電圧回路に変形することができる。図１０３はこうして得られる基準電圧回路である。

図１０３を参照すると、本実施例では、図１０において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、その代わりに、図１００の構成にしたがって、ｎチャネルMOSトランジスタM1、M2、M3、ｐチャネルMOSトランジスタM４、M５、M６を備え、トランジスタM1、M2、M3にそれぞれ、第１の電流電圧変換回路（D1、R2、R１）、第２の電流電圧変換回路（複数のD2、R４、R3）、第１（４）の電流電圧変換回路（D３、R6、R5）を接続し、抵抗R７（第３の電流電圧変換回路）を、これら第１（４）の電流電圧変換回路、第２の電流電圧変換回路の下段に挿入し、抵抗R７（第３の電流電圧変換回路）を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図１０と同等の特性改善が期待できる。付け加えるなら、抵抗R1とR３の挿入箇所を入れ替えてそれぞれD1/R2−Vref端子間、D2/R4−Vref端子間に変更すれば、抵抗R1とR3の他方の端子（Vref端子と接続する側の端子とは別の端子）からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１３−４＞
図１３に示した基準電圧回路を図１００に示した基準電圧回路に変形することができる。図１０４はこうして得られる基準電圧回路である。

図１０４を参照すると、本実施例では、図１３において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、その代わりに、図１００の構成にしたがって、ｎチャネルMOSトランジスタM1、M2、M3、ｐチャネルMOSトランジスタM４、M５、M６を備え、トランジスタM1、M2、M3にそれぞれ、第１の電流電圧変換回路（D1、R3）、第２の電流電圧変換回路（複数のD2、R２、R1）、第１（４）の電流電圧変換回路（D３、R4）を接続し、抵抗R５（第３の電流電圧変換回路）を、これら第１（４）の電流電圧変換回路、第２の電流電圧変換回路の下段に挿入し、抵抗R５（第３の電流電圧変換回路）を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図１３と同等の特性改善が期待できる。付け加えるなら、抵抗R1の挿入箇所を入れ替えてD2/R3−Vref端子間に変更すれば、抵抗R1の他方の端子（Vref端子と接続する側の端子とは別の端子）からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１３−５＞
図１５に示した基準電圧回路を図１００に示した基準電圧回路に変形することができる。図１０５はこうして得られる基準電圧回路である。

図１０５を参照すると、本実施例では、図１５において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、その代わりに、図１００の構成にしたがって、ｎチャネルMOSトランジスタM1、M2、M3、ｐチャネルMOSトランジスタM４、M５、M６を備え、トランジスタM1、M2、M3にそれぞれ、第１の電流電圧変換回路（D1、R２）、第２の電流電圧変換回路（複数のD2、R４、R３、R5）、第１（４）の電流電圧変換回路（D３、R７、R6）を接続し、抵抗R８（第３の電流電圧変換回路）を、これら第１（４）の電流電圧変換回路、第２の電流電圧変換回路の下段に挿入し、抵抗R８（第３の電流電圧変換回路）を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図１５と同等の特性改善が期待できる。付け加えるなら、抵抗R1の挿入箇所を入れ替えてD1/R2−Vref端子間に変更すれば、抵抗R1の他方の端子（Vref端子と接続する側の端子とは別の端子）からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１３−６＞
図１７に示した基準電圧回路を図１００に示した基準電圧回路に変形することができる。図１０６はこうして得られる基準電圧回路である。

図１０６を参照すると、本実施例では、図１７において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、その代わりに、図１００の構成にしたがって、ｎチャネルMOSトランジスタM1、M2、M3、ｐチャネルMOSトランジスタM４、M５、M６を備え、トランジスタM1、M2、M3にそれぞれ、第１の電流電圧変換回路（D1、R２、R1、R3）、第２の電流電圧変換回路（複数のD2、R５、R４、R６）、第１（４）の電流電圧変換回路（D３、R8、R７、R９）を接続し、抵抗R１０（第３の電流電圧変換回路）を、これら第１（４）の電流電圧変換回路、第２の電流電圧変換回路の下段に挿入し、抵抗R１０（第３の電流電圧変換回路）を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図１７と同等の特性改善が期待できる。

＜実施例１３−７＞
図１９に示した基準電圧回路を図１００に示した基準電圧回路に変形することができる。図１０７はこうして得られる基準電圧回路である。

図１０７を参照すると、本実施例では、図１９において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、その代わりに、図１００の構成にしたがって、ｎチャネルMOSトランジスタM1、M2、M3、ｐチャネルMOSトランジスタM４、M５、M６を備え、トランジスタM1、M2、M3にそれぞれ、第１の電流電圧変換回路（D1）、第２の電流電圧変換回路（複数のD2、R２、R１）、第１（４）の電流電圧変換回路（D３）を接続し、抵抗R３（第３の電流電圧変換回路）を、これら第１（４）の電流電圧変換回路、第２の電流電圧変換回路の下段に挿入した、抵抗R３（第３の電流電圧変換回路）を介して接地させるのである。本実施例においては、ダイオードの温度非直線性が補償され、図１９と同等の特性改善が期待できる。付け加えるなら、抵抗R1の挿入箇所を入れ替えてD1/R2−Vref端子間に変更すれば、抵抗R1の他方の端子（Vref端子と接続する側の端子とは別の端子）からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１３−８＞
図２２に示した基準電圧回路を図１００に示した基準電圧回路に変形することができる。図１０８はこうして得られる基準電圧回路である。

図１０８を参照すると、本実施例では、図２２において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、その代わりに、図１００の構成にしたがって、ｎチャネルMOSトランジスタM1、M2、M3、ｐチャネルMOSトランジスタM４、M５、M６を備え、トランジスタM1、M2、M3にそれぞれ、第１の電流電圧変換回路（D1、R2）、第２の電流電圧変換回路（複数のD2、R３、R１）、第１（４）の電流電圧変換回路（D３、R5）を接続し、抵抗R６（第３の電流電圧変換回路）を、これら第１（４）の電流電圧変換回路、第２の電流電圧変換回路の下段に挿入し、抵抗R６（第３の電流電圧変換回路）を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図２２と同等の特性改善が期待できる。

＜実施例１３−９＞
図３１に示した基準電圧回路を図１００に示した基準電圧回路に変形することができる。図１０９はこうして得られる基準電圧回路である。

図１０９を参照すると、本実施例では、図３１において、線形カレントミラー回路（M1、M2、M3）とOP ampを削除し、その代わりに、図１００の構成にしたがって、ｎチャネルMOSトランジスタM1、M2、M3、ｐチャネルMOSトランジスタM４、M５、M６を備え、トランジスタM1、M2、M3にそれぞれ、第１の電流電圧変換回路（D1）、第２の電流電圧変換回路（複数のD2、R２、R１）、第１（４）の電流電圧変換回路（D３）を接続し、抵抗R３（第３の電流電圧変換回路）を、これら第１（４）の電流電圧変換回路、第２の電流電圧変換回路の下段に挿入し、抵抗R３（第３の電流電圧変換回路）を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図３１と同等の特性改善が期待できる。

＜実施例１４＞
同様に、図３９に示した自己バイアス基準電圧回路においては、自己バイアスする線形カレントミラー回路から出力トランジスタを減らし、さらに回路を簡略化することができる。すなわち、出力抵抗に回路を上積みして回路電流を出力抵抗に流すことで基準電圧を得ることができる。

図１１０において、MOSトランジスタM1、M2、M3からなる１：１：１のカレントミラー回路でそれぞれ第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路とバイポーラトランジスタＱ３を駆動している。バイポーラトランジスタＱ３のベースは非線形カレントミラー回路の出力端子に接続され、非線形カレントミラー回路の入力端子にはOP ampの逆相入力端子が接続され、非線形カレントミラー回路の出力端子にはOP ampの正相入力端子が接続されており、OP ampの出力はMOSトランジスタM1、M2、M3の共通ゲートに接続されている。

さらに、非線形カレントミラー回路とバイポーラトランジスタＱ３は抵抗RLを介して接地されている。したがって、この抵抗RLの端子電圧が基準電圧回路の出力となって、基準電圧Vrefを得ている。

第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路とバイポーラトランジスタＱ３に等しい電流を流すことでVAとVB(VBE3)が等しくなるようにしている。MOSトランジスタM1、M2、M3、M4の共通ゲートはOPアンプの出力に接続されており、OPアンプの逆相入力端子と正相入力端子はそれぞれ非線形カレントミラー回路の入力端子電圧VAと出力端子電圧（バイポーラトランジスタQ3のベースの端子電圧）VBが等しくなるように制御している。したがって、MOSトランジスタM1、M2、M3に流れる電流I1、I2、I3は等しくなる。この和電流(I1＋I2＋I3)が抵抗RLに流れ、端子電圧から基準電圧回路の出力となる基準電圧Vrefを得ている。

図３９に示した基準電圧回路から類推されるように、この電流I1、I2、I3は温度特性が補償され、バイポーラトランジスタのVBEの温度非直線性も補償された電流となり、得られる基準電圧VrefはバイポーラトランジスタのVBEの温度非直線性も補償された温度特性を持たない基準電圧となる。

＜実施例１４−１＞
図４０に示した基準電圧回路を図１１０に示した基準電圧回路に変形することができる。図１１１はこうして得られる基準電圧回路である。

図１１１を参照すると、本実施例では、図４０において、線形カレントミラー回路（M1、M2、M3、M4）から出力トランジスタM4を削除し、非線形カレントミラー回路（図３８（ａ）の構成を採用）の抵抗R2、トランジスタQ2のエミッタ、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路の抵抗R2、トランジスタQ2のエミッタ、及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる１：１：１のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1＋I2＋I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図４０と同等の特性改善が期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１４−２＞
図４１に示した基準電圧回路を図１１０に示した基準電圧回路に変形することができる。図１１２はこうして得られる基準電圧回路である。

図１１２を参照すると、本実施例では、図４１において、線形カレントミラー回路（M1、M2、M3、M4）から出力トランジスタM4を削除し、非線形カレントミラー回路（図３８（ｂ）の構成を採用）の抵抗R2、トランジスタQ2のエミッタ、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路の抵抗R2、トランジスタQ2のエミッタ、及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる１：１：１のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1＋I2＋I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図４１と同等の特性改善が期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１４−３＞
図４２に示した基準電圧回路を図１１０に示した基準電圧回路に変形することができる。図１１３はこうして得られる基準電圧回路である。

図１１３を参照すると、本実施例では、図４２において、線形カレントミラー回路（M1、M2、M3、M4）から出力トランジスタM4を削除し、非線形カレントミラー回路（図３８（ｃ）の構成を採用）の抵抗R2、R3、トランジスタQ2のエミッタ、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路の抵抗R2、R3、トランジスタQ2のエミッタ、及びトランジスタQ3のエミッタの共通接続点が抵抗RLを介して接地される。MOSトランジスタM1、M2、M3からなる１：１：１のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1＋I2＋I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図４２と同等の特性改善が期待できる。

＜実施例１５＞
同様に、図４９に示した自己バイアス基準電圧回路においては、自己バイアスする線形カレントミラー回路から出力トランジスタを減らし、さらに回路を簡略化することができる。すなわち、出力抵抗に回路を上積みして回路電流を出力抵抗に流すことで基準電圧を得ることができる。

図１１４に示す基準電圧回路において、第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路の入力電流I1と出力電流I2が等しくなるように電流が流れ、入力端子の電圧と出力端子の電圧が等しくなる。ここで、バイポーラトランジスタQ３のベースは非線形カレントミラー回路の出力端子に接続されており、エミッタは接地され、コレクタはゲートとドレインが共通接続されたMOSトランジスタM3に接続されており、MOSトランジスタM1、M2、M3はカレントミラー回路を構成している。

さらに、非線形カレントミラー回路とバイポーラトランジスタＱ３は抵抗RLを介して接地されている。したがって、この抵抗RLの端子電圧が基準電圧回路の出力となって、基準電圧Vrefを得ている。

図１１４に示す基準電圧回路において、MOSトランジスタM1、M2、M3のゲートは共通接続されてカレントミラー回路を構成し、MOSトランジスタM3のゲートとドレインは共通接続されてバイポーラトランジスタQ３に流れるコレクタ電流で駆動され、第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路の入力電流と出力電流が等しくなるように動作している。ここでは、バイポーラトランジスタQ３のベース（入力）とコレクタ（出力）間に位相補償用に直列接続された容量C_Cと抵抗R_Cを追加して示している。

ここで、MOSトランジスタM1、M2からなるカレントミラー回路の出力電流I1、I2が増加した場合に、バイポーラトランジスタQ3のベース電圧が低下するように非線形カレントミラー回路が構成されていれば、不帰還電流ループが形成され、基準電流回路が実現でき、線形カレントミラー回路のもう一方の出力を抵抗に接続し、電流−電圧変換すれば基準電圧Vrefが得られ、基準電圧回路として利用できる。

MOSトランジスタM1、M2、M3からなる１：１：１のカレントミラー回路の出力電流I1、I2、I3は等しくなる。この和電流(I1＋I2＋I3)が抵抗RLに流れ、端子電圧から基準電圧回路の出力となる基準電圧Vrefを得ている。

図４９に示した基準電圧回路から類推されるように、この電流I1、I2、I3は温度特性が補償され、バイポーラトランジスタのVBEの温度非直線性も補償された電流となり、得られる基準電圧VrefはバイポーラトランジスタのVBEの温度非直線性も補償された温度特性を持たない基準電圧となる。

＜実施例１５−１＞
図５０に示した基準電圧回路を図１１４に示した基準電圧回路に変形することができる。図１１５はこうして得られる基準電圧回路である。

図１１５を参照すると、本実施例では、図５０において、線形カレントミラー回路（M1、M2、M3、M4）から出力トランジスタM4を削除し、非線形カレントミラー回路（図３８（ａ）の構成を採用）の抵抗R2、トランジスタQ2のエミッタ、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路の抵抗R2、トランジスタQ2のエミッタ、及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる１：１：１のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1＋I2＋I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。ダイオードの温度非直線性が補償され、図５０と同等の特性改善が期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１５−２＞
図５１に示した基準電圧回路を図１１４に示した基準電圧回路に変形することができる。図１１６はこうして得られる基準電圧回路である。

図１１６を参照すると、本実施例では、図５１において、線形カレントミラー回路（M1、M2、M3、M4）から出力トランジスタM4を削除し、非線形カレントミラー回路（図３８（ｂ）の構成を採用）の抵抗R2、トランジスタQ2のエミッタ、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路の抵抗R2、トランジスタQ2のエミッタ、及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる１：１：１のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1＋I2＋I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図５１と同等の特性改善が期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１５−３＞
図５２に示した基準電圧回路を図１１４に示した基準電圧回路に変形することができる。図１１７はこうして得られる基準電圧回路である。

図１１７を参照すると、本実施例では、図５２において、線形カレントミラー回路（M1、M2、M3、M4）から出力トランジスタM4を削除し、非線形カレントミラー回路（図３８（ｃ）の構成を採用）の抵抗R2、R3、トランジスタQ2のエミッタ、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路の抵抗R2、R3、トランジスタQ2のエミッタ、及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる１：１：１のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1＋I2＋I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図５２と同等の特性改善が期待できる。

＜実施例１５−４＞
図５３に示した基準電圧回路を図１１４に示した基準電圧回路に変形することができる。図１１８はこうして得られる基準電圧回路である。

図１１８を参照すると、本実施例では、図５３（非線形カレントミラー回路が図３８(a)のバイポーラトランジスタQ2のコレクタを抵抗R3を介して接地する構成）において、線形カレントミラー回路（M1、M2、M3、M4）から出力トランジスタM4を削除し、非線形カレントミラー回路（図３８（ａ））の抵抗R2、トランジスタQ2のエミッタ、R3、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路の抵抗R2、トランジスタQ2のエミッタ、Ｒ３，及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる１：１：１のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1＋I2＋I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図５３と同等の特性改善が期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１５−５＞
図５４に示した基準電圧回路を図１１４に示した基準電圧回路に変形することができる。図１１９はこうして得られる基準電圧回路である。

図１１９を参照すると、本実施例では、図５４（非線形カレントミラー回路が図３８(ｃ)のバイポーラトランジスタQ2のコレクタを抵抗R４を介して接地する構成）において、線形カレントミラー回路（M1、M2、M3、M4）から出力トランジスタM4を削除し、非線形カレントミラー回路の抵抗R2、R3、トランジスタQ2のエミッタ、抵抗R４、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路の抵抗R2、R3、トランジスタQ2のエミッタ、Ｒ４、及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる１：１：１のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1＋I2＋I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図５４と同等の特性改善が期待できる。

＜実施例１５−６＞
図５５に示した基準電圧回路を図１１４に示した基準電圧回路に変形することができる。図１２０はこうして得られる基準電圧回路である。

図１２０を参照すると、本実施例では、図５５（非線形カレントミラー回路が永田カレントミラー回路のバイポーラトランジスタQ2のコレクタを抵抗R2を介して接地した場合）において、線形カレントミラー回路（M1、M2、M3、M4）から出力トランジスタM4を削除し、非線形カレントミラー回路のトランジスタQ1、Q2のエミッタ、抵抗R２、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路のトランジスタQ1、Q2のエミッタ、Ｒ２、及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる１：１：１のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1＋I2＋I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図５５と同等の特性改善が期待できる。

＜実施例１５−７＞
図５６に示した基準電圧回路を図１１４に示した基準電圧回路に変形することができる。図１２１はこうして得られる基準電圧回路である。

図１２１を参照すると、本実施例では、図５６（非線形カレントミラー回路が永田カレントミラー回路のバイポーラトランジスタQ1のベースを抵抗R2を介して接地し、バイポーラトランジスタQ2のコレクタを抵抗R3を介して接地した場合）において、線形カレントミラー回路（M1、M2、M3、M4）から出力トランジスタM4を削除し、非線形カレントミラー回路のトランジスタQ1、Q2のエミッタ、抵抗R２、抵抗R3、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路のトランジスタQ1、Q2のエミッタ、抵抗R2、R3、及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる１：１：１のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1＋I2＋I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図５６と同等の特性改善が期待できる。

＜実施例１５−８＞
図５７に示した基準電圧回路を図１１４に示した基準電圧回路に変形することができる。図１２２はこうして得られる基準電圧回路である。

図１２２を参照すると、本実施例では、図５７（非線形カレントミラー回路が永田カレントミラー回路のバイポーラトランジスタQ１のベースを抵抗R2を介して接地し、バイポーラトランジスタQ2のコレクタを抵抗R3を介して接地した場合）において、線形カレントミラー回路（M1、M2、M3、M4）から出力トランジスタM4を削除し、非線形カレントミラー回路の抵抗R２、抵抗R3、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路の抵抗R2、R3、及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる１：１：１のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1＋I2＋I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図５７と同等の特性改善が期待できる。

＜実施例１５−９＞
図５８に示した基準電圧回路を図１１４に示した基準電圧回路に変形することができる。図１２３はこうして得られる基準電圧回路である。

図１２３を参照すると、本実施例では、図５８（バイポーラトランジスタQ1のベースとコレクタが共通接続され、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地され、バイポーラトランジスタQ2のコレクタ−エミッタ間には抵抗R4が接続され、エミッタ抵抗R3を介して接地される）において、線形カレントミラー回路（M1、M2、M3、M4）から出力トランジスタM4を削除し、非線形カレントミラー回路の抵抗R２、抵抗R3、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路の抵抗R2、R3、及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる１：１：１のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1＋I2＋I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図５８と同等の特性改善が期待できる。付け加えるなら、抵抗R2とR3の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１５−１０＞
図５９に示した基準電圧回路を図１１４に示した基準電圧回路に変形することができる。図１２４はこうして得られる基準電圧回路である。

図１２４を参照すると、本実施例では、図５９（バイポーラトランジスタQ1のベースとコレクタが共通接続され、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地され、コレクタ（ベース）は抵抗R3を介して接地され、バイポーラトランジスタQ2のコレクタ−エミッタ間には抵抗R５が接続され、エミッタ抵抗R４を介して接地される）において、線形カレントミラー回路（M1、M2、M3、M4）から出力トランジスタM4を削除し、非線形カレントミラー回路の抵抗R２、R3、R4、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路の抵抗R2、R3、R4、及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる１：１：１のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1＋I2＋I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図５９と同等の特性改善が期待できる。付け加えるなら、抵抗R4の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１５−１１＞
図６０に示した基準電圧回路を図１１４に示した基準電圧回路に変形することができる。図１２５はこうして得られる基準電圧回路である。

図１２５を参照すると、本実施例では、図６０（バイポーラトランジスタQ1のベースとコレクタが共通接続され、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地され、コレクタ（ベース）は抵抗R3を介して接地され、バイポーラトランジスタQ2のコレクタ−エミッタ間には抵抗R５が接続され、エミッタ抵抗R４を介して接地され、コレクタは抵抗R6を介して接地される）において、線形カレントミラー回路（M1、M2、M3、M4）から出力トランジスタM4を削除し、非線形カレントミラー回路の抵抗R２、R3、R4、R6、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路の抵抗R2、R3、R4、R6、及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる１：１：１のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1＋I2＋I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図６０と同等の特性改善が期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。

＜実施例１６＞
次に、旧来の1.2Vを出力電圧とする第一世代の基準電圧回路でも新たに抵抗1本を追加することでトランジスタのVBEの温度非直線性を補償することができることを示す。

図１２６は、ブロコー(Brokaw)型基準電圧回路にトランジスタのベースーエミッタ間電圧VBEの温度非直線性を補償する抵抗R1を追加したものである。

バイポーラトランジスタQ1、Q2はエミッタ面積比が１：N（N.＞0）である。互いのベースが共通接続され、出力端子を構成している。

バイポーラトランジスタQ2はベース−エミッタ間に抵抗R1が挿入され、エミッタ抵抗R2が挿入されてバイポーラトランジスタQ1のエミッタに接続されている。バイポーラトランジスタQ１のエミッタはエミッタ抵抗R3を介して接地される。

さらに、ｐチャネルMOSトランジスタM1はゲートとドレインが共通接続され、トランジスタM1とｐチャネルMOSトランジスタM2のゲートは互いに共通接続されカレントミラー回路を構成し、それぞれバイポーラトランジスタQ1、Q2を自己バイアスしている。

トランジスタM1とトランジスタM2からなるカレントミラー回路は、それぞれ電流I1、I2をバイポーラトランジスタQ1、Q2に流し込み、自己バイアスしている。

ここで、I1＝I2であるとすると、バイポーラトランジスタQ1、Q2はエミッタ面積比が１：N（N.＞0）であるから、

と表される。

MOSトランジスタM１、M2のドレイン電流I１I2は、バイポーラトランジスタQ1のコレクタ電流IC1、IC2と
I₁＝I_C１ (162)
I₂＝I_C2＋V_EB2/R₁ (163)
なる関係を満たす。

したがって、バイポーラトランジスタQ1、Q2のベース−エミッタ間電圧VB1、VBE2の差ΔVBEは、

と表される。

したがって、得られる基準電圧Vrefは

と求められる。

(165)式で、負の温度特性を持つV_BE1と正の温度特性を持つV_Tで温度特性が相殺されるように2R3/R1の値を設定すればVrefの温度特性を相殺することができる。また、V_BE1が持つ温度非直線性を相殺するためには、図７に示したようにする。ただし、正の温度特性は中心温度（２７℃）付近ではその傾きが小さくなっているから、−1.9mV/℃の負の温度特性を持つV_BE1と相殺されるようにするためには係数(2R3/R1)の値はその分だけ大きくする必要があり、得られる基準電圧Vrefは、これまでの値（およそ1.2V）よりかなり大きな値となる。

よって、本実施例においては、トランジスタのVBEの温度非直線性が補償された基準電圧が得られ、ブロコー(Brokaw)型基準電圧回路の特性を改善した特性が得られるものと期待できる。

ここで留意すべき点は、図１２６に示したトランジスタのVBEの温度非直線性が補償されたブロコー(Brokaw)型基準電圧回路と、図６６に示した回路との類似性である。

すなわち、これまでに図７に示した温度非直線性の補償方法の他にも図１１に示した温度非直線性の補償方法が存在することを説明したがそれに対応した２通りの回路が得られている訳である。

＜実施例１７＞
同様に、旧来の1.2Vを出力電圧とする第一世代の基準電圧回路で、トランジスタのVBEの温度非直線性を補償することができる。次に、図１に示した第一世代の基準電圧回路において、ダイオードのVFの温度非直線性を補償するやり方を示す。

図１２７は図１に示した第一世代の基準電圧回路にトランジスタのVBEの温度非直線性を補償する抵抗R0を追加したものである。

図１２７において、第１の電流−電圧変換回路（I-V1）はダイオード単体であり、第2の電流−電圧変換回路（I-V2）は複数個のダイオードと抵抗R0が並列接続され、さらに抵抗R１が直列接続されてなる。第3の電流−電圧変換回路（I-V3）はダイオードと抵抗R2が直列接続されてなる。

MOSトランジスタM1、M2、M3はカレントミラー回路を構成し、それぞれ第1、第2、第3の電流−電圧変換回路（I-V1、I-V2、I-V3）を駆動している。

基準電圧Vrefは第3の電流−電圧変換回路（I-V3）の端子電圧として得られる。

図１２７において、第１の電流−電圧変換回路（I-V1）はダイオード単体であり、第2の電流−電圧変換回路（I-V2）は複数個のダイオードと抵抗R0が並列接続され、さらに抵抗R１が直列接続されてなる。第3の電流−電圧変換回路（I-V3）はダイオードと抵抗R2が直列接続されてなる。

ここで、OPアンプは第１の電流−電圧変換回路（I-V1）の端子電圧VAと第2の電流−電圧変換回路（I-V1）の端子電圧VBが等しくなるようにMOSトランジスタM1、M2、M3からなるカレントミラー回路を制御している。

したがって、
VA＝VB=VF1 (166)

カレントミラー回路の電流比が1:1:1であるとすると、
I1＝I2＝I3＝ΔVF/R1 (167)

MOSトランジスタM1の出力電流（ドレイン電流）I1はダイオードD1の順方向電流に等しく、MOSトランジスタM２の出力電流（ドレイン電流）I2はダイオードD2の順方向電流のN倍とVF2/R0の和に等しい。すなわち、ダイオードD2の順方向電流は(I2-VF2/R0)/Nで与えられ、したがって、
V_F1=V_Tln(I₁/I_S)＝V_Tln(I₂/I_S) (168-1)
V_F2=V_Tln｛(I₂-V_F2/R₀)/(N*I_S)｝ (168-2)
（ただし、I_Sは飽和電流、V_Tは熱温度）より、ΔV_F=V_F1-V_F2は、

基準電圧Vrefはダイオードと抵抗R2が直列接続されてなる第3の電流−電圧変換回路（I-V3）の端子電圧として得られる。

したがって、基準電圧Vrefは、

と求められる。

(170)式において、負の温度特性を持つV_F3と正の温度特性を持つV_Tで温度特性が相殺されるように、R2/R1の値を設定すればVrefの温度特性を相殺することができる。

また、V_F3が持つ温度非直線性を相殺するためには、図７に示したようにする。ただし、正の温度特性は中心温度（２７℃）付近ではその傾きが小さくなっているから、−1.9mV/℃の負の温度特性を持つV_F3と相殺されるようにするためには係数(R2/R1)の値はその分だけ大きくする必要があり、得られる基準電圧Vrefは、これまでの値（およそ1.2V）よりかなり大きな値となる。SPICEシミュレーション値（非掲載）としては3.5Vで、温度変動幅は0.146%あった。得られる基準電圧Vrefは3倍になったが、温度変動幅は1/3になっている。4Vを超えるような高い電源電圧が必要となり、低電圧回路には不向きである。

＜実施例１８＞
同様に、旧来の1.0V前後の電圧を出力電圧とする第１．５世代の基準電圧回路でも、ダイオードのVFの温度非直線性を補償することができる。特に、この第１．５世代の基準電圧回路では、第一世代の基準電圧回路に比べて温度非直線性が2倍程度に拡大していたために、本願のやり方は、温度非直線性の拡大という問題点を克服するものである。

図１２８は、第１．５世代の基準電圧回路にダイオードのVFの温度非直線性を補償する抵抗R0を追加したものである。

図１２８を参照すると、第１の電流−電圧変換回路（I-V1）はダイオード単体であり、第2の電流−電圧変換回路（I-V2）は、複数個（N）のダイオードと抵抗R0が並列接続され、さらに抵抗R１が直列接続されてなる。第3の電流−電圧変換回路（I-V3）はダイオードと抵抗R2が直列接続され、さらに抵抗R3がそれらに並列接続されてなる。

MOSトランジスタM1、M2、M3はカレントミラー回路を構成し、それぞれ第1、第2、第3の電流−電圧変換回路（I-V1、I-V2、I-V3）を駆動している。

第１の電流−電圧変換回路（I-V1）の端子にはOPアンプの逆相入力端子が接続され、第2の電流−電圧変換回路（I-V1）の端子にはOPアンプの正相入力端子が接続され、OPアンプの出力はMOSトランジスタM1、M2、M3の共通ゲートに接続される。

基準電圧Vrefは第3の電流−電圧変換回路（I-V3）の端子電圧として得られる。

図１２８において、第１の電流−電圧変換回路（I-V1）はダイオード単体であり、第2の電流−電圧変換回路（I-V2）は複数個のダイオードと抵抗R0が並列接続され、さらに抵抗R１が直列接続されてなる。第3の電流−電圧変換回路（I-V3）はダイオードと抵抗R2が直列接続され、さらに抵抗R3がそれらに並列接続されてなる。

ここで、OPアンプは第１の電流−電圧変換回路（I-V1）の端子電圧VAと第2の電流−電圧変換回路（I-V1）の端子電圧VBが等しくなるようにMOSトランジスタM1、M2、M3からなるカレントミラー回路を制御している。

したがって、
VA＝VB＝VF1 (171)
カレントミラー回路の電流比が1:1:1であるとすると、
I1＝I2＝I3＝ΔVF/R1 (172)

ここで、ΔVFは

と表される。

基準電圧Vrefはダイオードと抵抗R2が直列接続され、さらに抵抗R3がそれらに並列接続されてなる第3の電流−電圧変換回路（I-V3）の端子電圧として得られる。

したがって、

と求められる。

（175）式で、負の温度特性を持つV_F3と正の温度特性を持つV_Tで温度特性が相殺されるようにR2/R1の値を設定すればVrefの温度特性を相殺することができる。また、V_F3が持つ温度非直線性を相殺するためには、図７に示したようにする。ただし、正の温度特性は中心温度（２７℃）付近ではその傾きが小さくなっているから、−1.9mV/℃の負の温度特性を持つV_F3と相殺されるようにするためには、係数(R2/R1)の値はその分だけ大きくする必要がある。

得られる基準電圧Vrefは、係数R3/(R2+R3)(<1)が掛かるために、これまでの値（およそ1.2V、第1.5世代の基準電圧回路では1V前後）より小さな値（、ただし、VF3の電圧より低く設定することはできない）に設定することができ、電源電圧を下げることができる。

図１２８の回路に関して実際に行ったシミュレーション値を図１２９に示す。VDD＝1.3Vの時に、N=4に設定し、R0=16.08kΩ、R1=0.9kΩ、R2=130kΩ、R3=18kΩとした場合に、Vrefの値は−53℃で365.434mV、−30℃で1.060163V、−10℃で1.06055 V、0℃で1.060502 V、27℃で1.060848 V、50℃で1.060954 V、107℃で1.06019 Vと、波型の特性が得られた。温度変動幅は0.072％に抑えられている。係数R3/(R2+R3)(<1)を除くと8.2V程度となり、電源供給がままならなくなるが、出力回路に抵抗R3を追加して出力される基準電圧を1V程度に設定することで、電源電圧を1.3V程度に下げることができる。また、第1.5世代の基準電圧回路に対して温度変動幅を1桁程度小さくすることができる。

＜実施例１８＞
同様に、旧来の1.2Vを出力電圧とする第一世代の基準電圧回路で、ダイオードのVFの温度非直線性を補償する他の回路をもう1例示す。

図１３０は、旧来の第１世代の基準電圧回路にダイオードのVFの温度非直線性を補償する抵抗R0を追加したものである。

図１３０において、第１の電流−電圧変換回路（I-V1）はダイオード単体であり、第2の電流−電圧変換回路（I-V2）は複数個のダイオードと抵抗R0が並列接続され、さらに抵抗R１が直列接続されてなる。第3の電流−電圧変換回路（I-V3）はなく、第１の電流−電圧変換回路（I-V1）の端子にはOPアンプの正相入力端子が接続され、第2の電流−電圧変換回路（I-V1）の端子にはOPアンプの逆相入力端子が接続され、第１の電流−電圧変換回路（I-V1）と第2の電流−電圧変換回路（I-V2）のそれぞれに直列接続される抵抗R2、R3がOPアンプの出力電圧で駆動され、OPアンプの出力電圧が基準電圧Vrefとして得られる。

図１３０において、第１の電流−電圧変換回路（I-V1）はダイオード単体であり、第2の電流−電圧変換回路（I-V2）は複数個のダイオードと抵抗R0が並列接続され、さらに抵抗R１が直列接続されてなる。第3の電流−電圧変換回路（I-V3）はなく、第１の電流−電圧変換回路（I-V1）と第2の電流−電圧変換回路（I-V2）のそれぞれ直列接続される抵抗R2、R3がOPアンプの出力電圧で駆動され、OPアンプの出力電圧が基準電圧Vrefとして得られる。

ここで、OPアンプは第１の電流−電圧変換回路（I-V1）の端子電圧VAと第2の電流−電圧変換回路（I-V1）の端子電圧VBが等しくなるように抵抗R2、R3の端子電圧を印加している。

したがって、
VA＝VB＝VF1 (176)
ここで、抵抗R2、R3の値を等しく設定すると、
I1＝I2＝ΔVF/R1 (177)
ここで、

基準電圧VrefはOPアンプの出力電圧として得られる。したがって、

と求められる。

(178)式において、負の温度特性を持つV_F1と正の温度特性を持つV_Tで温度特性が相殺されるようにR2/R1の値を設定すればVrefの温度特性を相殺することができる。また、V_F1が持つ温度非直線性を相殺するためには、図７に示したようにする。ただし、正の温度特性は中心温度（２７℃）付近ではその傾きが小さくなっているから、−1.9mV/℃の負の温度特性を持つV_F3と相殺されるようにするためには係数(R2/R1)の値はその分だけ大きくする必要がある。得られる基準電圧Vrefは、これまでの値（およそ1.2V）よりかなり大きな値となる。

＜実施例１９＞
同様に、旧来の1.2Vを出力電圧とする第一世代の基準電圧回路で、トランジスタのVBEの温度非直線性を補償する他の回路を更に1例示す。

図１３１はトランジスタのVBEの温度非直線性を補償する抵抗R3を追加した基準電圧回路である。

バイポーラトランジスタQ1、Q2はエミッタ面積比が１：N（N＞１）である。互いのエミッタが共通接続され、定電流源I0で駆動されている。

バイポーラトランジスタQ1はベース−エミッタ間に抵抗R1が挿入され、ベースは抵抗R2を介して接地されている。

バイポーラトランジスタQ2のベース−コレクタは互いに共通接続されて基準電圧Vrefを出力する出力端子を構成している。また、バイポーラトランジスタQ2のベース−エミッタ間に抵抗R3が挿入されている。

さらに、トランジスタM1、M2はゲートW/L（ゲート幅／ゲート長）比が１：K（K>0）である。トランジスタM1はゲートとドレインが共通接続され、トランジスタM1とトランジスタM2のゲートは互いに共通接続されカレントミラー回路を構成し、それぞれバイポーラトランジスタQ1、Q2を自己バイアスしている。

トランジスタM1とトランジスタM2からなるカレントミラー回路は、それぞれ電流I1、I2をバイポーラトランジスタQ1、Q2に流し込み、自己バイアスしている。

ここで、トランジスタM1、M2はゲートW/L比が１：K（K>0）であるから、I2＝KI1であるとする。

MOSトランジスタM1、M2のドレイン電流I1、I2とバイポーラトランジスタQ１、Q2のコレクタ電流IC1、IC2とは、
I₁=I_C1 (180)
I₂=I_C2＋V_BE2/R₃ (181)
なる関係が成り立つ。

したがって、バイポーラトランジスタQ1、Q2はエミッタ面積比が１：N（N.＞0）であるから、ベース−エミッタ間電圧VBE1、VBE2は、

と表される。

したがって、バイポーラトランジスタQ1、Q2のベース−エミッタ間電圧VBE1、VBE2の差ΔVBEは

と表される。

よって、得られる基準電圧Vrefは、エミッタ電圧をV_Sとおくと

と求められる。

本実施例では、（185）式において、R2/R1<1に設定し、{}内は負の温度特性を持つV_BE1と正の温度特性を持つΔV_BEで温度特性が相殺されるようにR1/R2の値を設定すれば良い。

また、(184)式に示されるように、ΔV_BEは線形な正の温度特性を持つのではなく、ln｛｝の｛｝内の分母は正の温度特性を有する関数であり、{}は負の温度特性を持つ。さらに対数圧縮され、ΔV_BEは線形な正の温度特性を持つのではなく、低温で値が大きくなり、高温で値が小さくなる。

したがって、(185)式においては、{}内では、V_BE1が持つ温度非直線性をΔV_BEが相殺するように設定できる。

また、(184)式に示したΔV_BEの温度特性は、ln（）の（）内が温度で変化するために2次の係数を持ち、図７に示すようなPTAT直線を漸近線とする正の温度特性に近い特性となっている。ただし、正の温度特性は中心温度（２７℃）付近ではその傾きが小さくなっているから、−1.9mV/℃の負の温度特性を持つV_BE1と相殺されるようにするためには係数(R2/R1)の値はその分だけ大きくする必要があり、得られる基準電圧Vrefは、これまでの値（およそ1.2V）よりかなり大きな値となる。

ここで、留意すべき点は、(185)式で、R2/R1<<1に設定できないために、Nの大きな値でなくても実現できるようにK(>1)を導入していることである。よって、トランジスタのVBEの温度非直線性が補償された基準電圧が得られ、改善された特性が得られるものと期待できる。

＜実施例２０＞
同様に、旧来の１．２Ｖを出力電圧とする第一世代の基準電圧回路で、ダイオードのＶＦの温度非直線性を補償する他の回路を、更に２例示す。

図１３２は、本発明請求項４５の一実施例を示す図である。図１３２には、ダイオードのＶＦの温度非直線性を補償する抵抗Ｒ０を追加した基準電圧回路の回路構成が示されている。

図１３２において、第１の電流−電圧変換回路（Ｉ−Ｖ１）は、ダイオード単体である。第２の電流−電圧変換回路（Ｉ−Ｖ２）は、複数個のダイオードと抵抗Ｒ０が並列接続され、さらに抵抗Ｒ１が直列接続されている。第３の電流−電圧変換回路（Ｉ−Ｖ３）はなく、第１の電流−電圧変換回路（Ｉ−Ｖ１）の端子には、ＯＰアンプの逆相入力端子が接続され、第２の電流−電圧変換回路（Ｉ−Ｖ２）の端子には、ＯＰアンプの正相入力端子が接続されている。第１の電流−電圧変換回路（Ｉ−Ｖ１）と、第２の電流−電圧変換回路（Ｉ−Ｖ２）のそれぞれに、直列接続される抵抗Ｒ２、Ｒ３が、それぞれ、カレントミラー回路を構成するトランジスタＭ１、Ｍ２からの電流で駆動される。トランジスタＭ１、Ｍ２の共通ゲートには、ＯＰアンプの出力端子が接続され、ＯＰアンプの正相入力端子電圧と逆相入力端子電圧が等しくなるように制御されている。ここでは、カレントミラー回路を構成するトランジスタＭ１、Ｍ２はいずれもｎチャネルトランジスタであり、トランジスタＭ１、Ｍ２のそれぞれのソース電圧が基準電圧Ｖｒｅｆ’、Ｖｒｅｆとして得られる。

図１３２の回路は、図１３０に示した回路にカレントミラー回路を構成するトランジスタＭ１、Ｍ２を挿入して、ＯＰアンプの出力端子の接続を変更しただけであり、回路動作は等しくなる、ただし、トランジスタＭ１、Ｍ２を挿入することで値の等しい２つの基準電圧Ｖｒｅｆ’、Ｖｒｅｆが得られている。

同様に、カレントミラー回路を構成するトランジスタＭ１、Ｍ２をいずれもｐチャネルトランジスタに変更することでも、同一の動作が得られる。ただし、ＯＰアンプの正相入力端子と逆相入力端子の接続を入れ替える必要がある。図１３３に、この場合の回路構成（本発明請求項４５の他の実施例の回路構成）を示す。

図１３３の回路においては、カレントミラー回路を構成するトランジスタＭ１、Ｍ２をいずれもｐチャネルトランジスタに変更することで、電源電圧を多少下げられる効果がある。これまでの基準電圧回路においても、カレントミラー回路を構成するトランジスタＭ１、Ｍ２はｐチャネルトランジスタを用いる場合が支配的であり、カレントミラー回路を構成するトランジスタＭ１、Ｍ２にｎチャネルトランジスタを用いる場合を見かけることはなかった。

＜実施例２１＞
同様に、旧来の０．２５Ｖ以下の電圧を出力電圧とする第一世代の基準電圧回路で、ダイオードのＶＦの温度非直線性を補償する他の回路を更に１例を示す。図１３４は、本発明請求項４６の一実施例を示す図である。図１３４には、ダイオードのＶＦの温度非直線性を補償する抵抗Ｒ３を追加した基準電圧回路の回路構成が示されている。

図１３４において、バイポーラトランジスタＱ１、Ｑ２はエミッタ面積比が１：Ｎ（Ｎ＞１）である。バイポーラトランジスタＱ１、Ｑ２はカスコード接続され、定電流源Ｉ０で駆動されている。バイポーラトランジスタＱ１のベースとコレクタは共通接続され、ベース−エミッタ間は抵抗Ｒ３で接続されている。バイポーラトランジスタＱ１のベースとバイポーラトランジスタＱ２のベースとは抵抗Ｒ１を介して接続され、バイポーラトランジスタＱ１のベースは抵抗Ｒ２を介して接地されている。バイポーラトランジスタＱ２のエミッタ電圧が基準電圧Ｖｒｅｆとして得られる。

図１３４において、基準電圧Ｖｒｅｆは、

と表される。

ここで、

と表される。ただし、Ｉ１はバイポーラトランジスタＱ１に流れる電流であり、バイポーラトランジスタＱ２と抵抗Ｒ３を介して供給される。

（１８６）式において、負の温度特性を持つＶＢＥ１を分圧した

も負の温度特性を持ち、正の温度特性を持つΔＶＢＥとで温度特性が相殺されるように

を設定すれば、Ｖｒｅｆの温度特性を相殺することができる。

また、（１８７）式のｌｎ（）の（）内が、通常は、１５０以下に設定されるために、得られる基準電圧Ｖｒｅｆは、０．２５Ｖ以下になる。一般には、０．２Ｖ程度に設定される。さらに、ＶＢＥ２が持つ温度非直線性を相殺するためには、図７に示したＶ_Ｔ特性のようになるように、（１８７）式における、Ｉ１・Ｒ３の値を設定すれば良い。

＜実施例２２＞
図１３５は、本発明請求項４７の基準電圧回路の一実施例の回路構成を示す図である。本実施例は、図３６に示した回路において、第１の電流−電圧変換回路にダイオードＤ１に並列抵抗Ｒ５を追加したものである。ただし、ここでは、第１の電流−電圧変換回路（Ｉ−Ｖ１）と、第２の電流−電圧変換回路（Ｉ−Ｖ２）では、ダイオードの個数が異なるものとする。比較される第１の電流−電圧変換回路（Ｉ−Ｖ１）と、第２の電流−電圧変換回路（Ｉ−Ｖ２）では並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数を１：Ｎとする。具体的には、第１の電流−電圧変換回路（Ｉ−Ｖ１）では１個のダイオードＤ１とし、第２の電流−電圧変換回路（Ｉ−Ｖ２）では２〜６個（Ｎ個）のダイオードＤ２を並列接続することとする。

図１３５において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）Ｄ１、Ｄ２の順方向電圧をＶＦ１、ＶＦ２とすると、ＯＰ ａｍｐ（ＡＰ１）により２つの入力端子電圧が等しく（ＶＡ＝ＶＢ）なるように制御される。ここで、カレントミラー回路Ｍ１、Ｍ２、Ｍ３からの出力電流Ｉ１、Ｉ２、Ｉ３が等しいとすると、
I1＝I2＝I3 (188)
となる。

また、電流Ｉ１はダイオードＤ１に流れる電流Ｉ１Ａと、ダイオードＤ１に並列接続された抵抗Ｒ５に流れる電流Ｉ１Ｂとに分流される。同様に電流Ｉ２は、Ｎ個並列接続されたダイオードＤ２に流れるＩ２Ａと、Ｎ個並列接続されたダイオードＤ２に並列接続された抵抗Ｒ４に流れる電流Ｉ２Ｂと並列抵抗（Ｒ２＋Ｒ３）に流れる電流Ｉ２Ｃとに分流される。

したがって、
I1＝I1A＋I1B (189)
I2＝I2A＋I2B＋I2C (190)
である。

ここで、
I1B＝VF1/R5 (191)
I2B＝VF2/R4 (192)
I2C＝VF1/R3 (193)
である。

また、
ΔVF＝VF1−VF2 (194)
とおくと、

となる。

よって、得られる基準電圧Vrefは、

と表される。

(196)式において、R6(R1＋R2)/(R1R3)＜１に設定し、｛｝内は負の温度特性を持つVF1と、正の温度特性を持つΔVFとで温度特性が相殺されるように、R3/(R1＋R2)の値を設定すれば良い。

ここで、

であるから、ΔVFは線形な正の温度特性を持つのではなく、ln{}の｛｝内の分子、分母共に正の温度特性を持つ関数であり、VF1、VF2はほぼ決まった値に設定されるのに対し、抵抗R3、R4、R5の値を設定することで、I1R3、I1R4、I1R5の値を設定することができる。このため、ln{}の｛｝内の値を負の温度特性を持つように設定できる。この場合に、さらに対数圧縮されて、ΔVFは線形な正の温度特性を持つのではなく、低温で値が大きくなり、高温で値が小さくなる。

したがって、(196)式において、｛｝内では、ダイオードのVFが持つ温度非直線性をΔVFが相殺するように設定できる。

＜実施例２３＞
図１３６は、本発明請求項４８の基準電圧回路の一実施例の回路構成を示す図である。本実施例は、図１３５に示した前記実施例２２の回路において、第１の電流−電圧変換回路においてダイオードＤ１に並列接続される抵抗（直列抵抗（Ｒ５＋Ｒ６））から中間電圧、第２の電流−電圧変換回路においてダイオードＤ２と抵抗Ｒ１の並列回路と抵抗Ｒ１の直列回路に並列接続される抵抗（直列抵抗（Ｒ２＋Ｒ３））から中間電圧を得、それぞれの中間電圧をＯＰ ａｍｐ（ＡＰ１）の逆相入力端子（−）と正相入力端子（＋）に供給することで、ＯＰ ａｍｐ（ＡＰ１）の入力端子電圧を低く設定できるようにしたものである。

本実施例においては、直列抵抗（Ｒ５＋Ｒ６）の中間端子電圧ＶＡと、直列抵抗（Ｒ２＋Ｒ３）の中間端子電圧ＶＢを等しくなるようにＯＰ ａｍｐ（ＡＰ１）で制御することで、図１３５と同様の動作を実現することができる。

以上各実施例に即して説明した本発明によれば、特性・性能向上 （1V以上、以下の任意の出力電圧が得られる）、高精度化 （温度特性の向上）、低電圧化 （出力電圧を1V以下にすることで1.2V程度の電圧から動作可能）を実現する。

なお、図２１等に示した実施例では、カレントミラー回路（M1、M2、M3）をpチャネルMOSトランジスタで構成した例について説明したが、図２１のカレントミラー回路（M1、M2、M3）をソースが接地されたｎチャネルMOSトランジスタで構成し、第１乃至第３の電流電圧変換回路（I-V1〜I-V3）の一端を電源VDD側に接続する構成としてもよいことは勿論である。同様に、例えば図３９において、カレントミラー回路（M1、M2、M3、M4）をソースが接地されたｎチャネルMOSトランジスタで構成し、非線形カレントミラー回路を構成するバイポーラトランジスタQ1、Q2、及びバイポーラトランジスタQ3をいずれもpnp型トランジスタとし（エミッタが直接又は抵抗を介して電源側に接続される）、抵抗RLの一端を電源に接続する構成としてもよいことは勿論である。

［産業上の利用可能性］
本発明の活用例として、LSI上に集積される各種基準電圧発生回路が挙げられる。特に、最近の集積回路プロセスの超々微細化の進展に伴い、LSIへの供給電源電圧が低下してきており、電源電圧が1V前後でも動作する温度変動が少ない安定した基準電圧発生回路が必要になってきている。本発明は、そうした要望に答えることができる。

良く知られた従来回路例（第１世代）を示す図である。 従来回路（第１世代）の温度補償の仕組みを示す図である。 従来回路（第１世代）の温度特性を示す図である。 著名な従来回路例（第２世代）を示す図である。 従来回路（第２世代）の温度補償の仕組みを示す図である。 従来回路（第２世代）の温度特性を示す図である。 従来回路（第３世代）の温度補償の仕組みを示す図である。 Brokawが提案した従来回路例（第３世代）を示す図である。 Brokawが提案した従来回路（第３世代）の温度特性を示す図である。 本願発明者が提案した第１の回路例（第３世代）を示す図である。 本願発明者が提案した第１の回路の２つのダイオードの温度特性を示す図である。 本願発明者が提案した第１の回路の温度特性を示す図である。 本願発明者が提案した第２の回路例（第３世代）を示す図である。 本願発明者が提案した第２の回路の温度特性を示す図である。 本願発明者が提案した第３の回路例（第３世代） 本願発明者が提案した第３の回路の温度特性を示す図である。 本願発明者が提案した第４の回路例（第３世代） 本願発明者が提案した第４の回路の温度特性を示す図である。 本願発明者が提案した第５の回路例（第３世代） 本願発明者が提案した第５の回路の温度特性を示す図である。 本願発明の第３世代の基準電圧回路のブロック図である。 本願発明請求項１の一実施例の回路構成を示す図である。 本願発明請求項１の一実施例を示す回路の温度特性を示す図である。 本願発明の第３世代の基準電圧回路の他の第１の実施例を示すブロック図である。 本願発明の第３世代の基準電圧回路の他の第２の実施例を示すブロック図である。 本願発明の第３世代の基準電圧回路の他の第３の実施例を示すブロック図である。 本願発明請求項１の他の第１の実施例の回路構成を示す図である。 本願発明請求項１の他の第２の実施例の回路構成を示す図である。 本願発明請求項１の他の第３の実施例の回路構成を示す図である。 本願発明請求項２の一実施例の回路構成を示す図である。 本願発明請求項３の一実施例の回路構成を示す図である。 本願発明請求項３の一実施例を示す回路の温度特性を示す図である。 本願発明請求項３の他の第１の実施例の回路構成を示す図である。 本願発明請求項３の他の第２の実施例の回路構成を示す図である。 本願発明請求項３の他の第３の実施例の回路構成を示す図である。 本願発明請求項４の一実施例の回路構成を示す図である。 本願発明請求項４の一実施例を示す回路の温度特性を示す図である。 本願発明請求項８の一実施例に用いる非線形カレントミラー回路の例の回路構成を示す図である。 本願発明請求項８の一実施例の回路構成を示す図である。 本願発明請求項８の第１の一実施例の回路構成を示す図である。 本願発明請求項８の第２の一実施例の回路構成を示す図である。 本願発明請求項８の第３の一実施例の回路構成を示す図である。 本願発明請求項９の一実施例の回路構成を示す図である。 本願発明請求項９の第１の一実施例の回路構成を示す図である。 本願発明請求項９の第２の一実施例の回路構成を示す図である。 本願発明請求項９の第３の一実施例の回路構成を示す図である。 本願発明請求項９の第４の一実施例の回路構成を示す図である。 本願発明請求項９の第５の一実施例の回路構成を示す図である。 本願発明請求項１０の一実施例の回路構成を示す図である。 本願発明請求項１０の第１の一実施例の回路構成を示す図である。 本願発明請求項１０の第２の一実施例の回路構成を示す図である。 本願発明請求項１０の第３の一実施例の回路構成を示す図である。 本願発明請求項１０の第４の一実施例の回路構成を示す図である。 本願発明請求項１０の第５の一実施例の回路構成を示す図である。 本願発明請求項１０の第６の一実施例の回路構成を示す図である。 本願発明請求項１０の第７の一実施例の回路構成を示す図である。 本願発明請求項１０の第８の一実施例の回路構成を示す図である。 本願発明請求項１０の第９の一実施例の回路構成を示す図である。 本願発明請求項１０の第１０の一実施例の回路構成を示す図である。 本願発明請求項１０の第１１の一実施例の回路構成を示す図である。 本願発明請求項１１の一実施例の回路構成を示す図である。 本願発明請求項１１の第１の一実施例の回路構成を示す図である。 本願発明請求項１１の第２の一実施例の回路構成を示す図である。 本願発明請求項１１の第３の一実施例の回路構成を示す図である。 本願発明請求項１２の一実施例の回路構成を示す図である。 本願発明請求項１２の第１の一実施例の回路構成を示す図である。 本願発明請求項１２の第２の一実施例の回路構成を示す図である。 本願発明請求項１２の第３の一実施例の回路構成を示す図である。 本願発明請求項１３の一実施例の回路構成を示す図である。 本願発明請求項１３の第１の一実施例の回路構成を示す図である。 本願発明請求項１３の第２の一実施例の回路構成を示す図である。 本願発明請求項１３の第３の一実施例の回路構成を示す図である。 本願発明請求項１３の第４の一実施例の回路構成を示す図である。 本願発明請求項１３の第５の一実施例の回路構成を示す図である。 本願発明請求項１３の第６の一実施例の回路構成を示す図である。 本願発明請求項１３の第７の一実施例の回路構成を示す図である。 本願発明請求項１３の第８の一実施例の回路構成を示す図である。 本願発明請求項１３の第９の一実施例の回路構成を示す図である。 本願発明請求項１３の第１０の一実施例の回路構成を示す図である。 本願発明請求項１４の一実施例の回路構成を示す図である。 本願発明請求項１４の第１の一実施例の回路構成を示す図である。 本願発明請求項１４の第２の一実施例の回路構成を示す図である。 本願発明請求項１４の第３の一実施例の回路構成を示す図である。 本願発明請求項１４の第４の一実施例の回路構成を示す図である。 本願発明請求項１４の第５の一実施例の回路構成を示す図である。 本願発明請求項１４の第６の一実施例の回路構成を示す図である。 本願発明請求項１４の第７の一実施例の回路構成を示す図である。 本願発明請求項１４の第８の一実施例の回路構成を示す図である。 本願発明請求項１４の第９の一実施例の回路構成を示す図である。 本願発明請求項１５の一実施例の回路構成を示す図である。 本願発明請求項１５の第１の一実施例の回路構成を示す図である。 本願発明請求項１５の第２の一実施例の回路構成を示す図である。 本願発明請求項１５の第３の一実施例の回路構成を示す図である。 本願発明請求項１５の第４の一実施例の回路構成を示す図である。 本願発明請求項１５の第５の一実施例の回路構成を示す図である。 本願発明請求項１５の第６の一実施例の回路構成を示す図である。 本願発明請求項１５の第７の一実施例の回路構成を示す図である。 本願発明請求項１５の第８の一実施例の回路構成を示す図である。 本願発明請求項１５の第９の一実施例の回路構成を示す図である。 本願発明請求項１６の一実施例の回路構成を示す図である。 本願発明請求項１６の第１の一実施例の回路構成を示す図である。 本願発明請求項１６の第２の一実施例の回路構成を示す図である。 本願発明請求項１６の第３の一実施例の回路構成を示す図である。 本願発明請求項１６の第４の一実施例の回路構成を示す図である。 本願発明請求項１６の第５の一実施例の回路構成を示す図である。 本願発明請求項１６の第６の一実施例の回路構成を示す図である。 本願発明請求項１６の第７の一実施例の回路構成を示す図である。 本願発明請求項１６の第８の一実施例の回路構成を示す図である。 本願発明請求項１６の第９の一実施例の回路構成を示す図である。 本願発明請求項１７の一実施例の回路構成を示す図である。 本願発明請求項１７の第１の一実施例の回路構成を示す図である。 本願発明請求項１７の第２の一実施例の回路構成を示す図である。 本願発明請求項１７の第３の一実施例の回路構成を示す図である。 本願発明請求項１８の一実施例の回路構成を示す図である。 本願発明請求項１８の第１の一実施例の回路構成を示す図である。 本願発明請求項１８の第２の一実施例の回路構成を示す図である。 本願発明請求項１８の第３の一実施例の回路構成を示す図である。 本願発明請求項１８の第４の一実施例の回路構成を示す図である。 本願発明請求項１８の第５の一実施例の回路構成を示す図である。 本願発明請求項１８の第６の一実施例の回路構成を示す図である。 本願発明請求項１８の第７の一実施例の回路構成を示す図である。 本願発明請求項１８の第８の一実施例の回路構成を示す図である。 本願発明請求項１８の第９の一実施例の回路構成を示す図である。 本願発明請求項１８の第１０の一実施例の回路構成を示す図である。 本願発明請求項１８の第１１の一実施例の回路構成を示す図である。 本願発明請求項１９の一実施例の回路構成を示す図である。 本願発明請求項２０の一実施例の回路構成を示す図である。 本願発明請求項２１の一実施例の回路構成を示す図である。 本願発明請求項２１の一実施例の回路構成を示す図である。の温度特性を示す図である。 本願発明請求項２２の一実施例の回路構成を示す図である。 本願発明請求項２３の一実施例の回路構成を示す図である。 本願発明請求項４５の一実施例の回路構成を示す図である。 本願発明請求項４５の他の実施例の回路構成を示す図である。 本願発明請求項４６の一実施例の回路構成を示す図である。 本願発明請求項４７の一実施例の回路構成を示す図である。 本願発明請求項４８の一実施例の回路構成を示す図である。

符号の説明

AP1 OPａｍｐ（演算増幅器）
D1、D2、D3、D4、 ダイオード
I1、I2、I3 ドレイン電流
IC1、IC2 コレクタ電流
I-V1 第１の電流電圧変換回路
I-V2 第２の電流電圧変換回路
I-V3 第３の電流電圧変換回路
M1、M2、M3、M4、M5、M6、M7、M8 MOSトランジスタ
R0、R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、RL 抵抗

Claims (48)

1. 第１、第２、及び第３の電流−電圧変換回路と、
   前記第１、第２、及び第３の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
   前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
   を有し、
   前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
   前記第１の電流−電圧変換回路は、ダイオードと、該ダイオードに並列接続された抵抗とを備え、
   前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと該抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に並列接続された抵抗と、
   を備え、
   前記第３の電流−電圧変換回路は、抵抗を備えている、ことを特徴とする基準電圧回路。
2. 第１、第２、及び第３の電流−電圧変換回路と、
   前記第１、第２、及び第３の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
   前記第１の電流−電圧変換回路の所定の中間端子電圧と前記第２の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する制御手段と、
   を有し、
   前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
   前記第１の電流−電圧変換回路は、ダイオードと、該ダイオードに並列接続された抵抗と、該ダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第１の電流−電圧変換回路の中間端子電圧を出力する構成とし、
   前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第２の電流−電圧変換回路の中間端子電圧を出力する構成とし、
   前記第３の電流−電圧変換回路は、抵抗を備えている、ことを特徴とする基準電圧回路。
3. 第１、第２、及び第３の電流−電圧変換回路と、
   前記第１、第２、及び第３の電流−電圧変換回路に電流を供給するカレントミラー回路と、
   前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
   を有し、
   前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
   前記第１の電流−電圧変換回路は、ダイオードを備え、
   前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に並列接続された抵抗とを備え、
   前記第３の電流−電圧変換回路は、抵抗を備えている、ことを特徴とする基準電圧回路。
4. 第１、第２、及び第３の電流−電圧変換回路と、
   前記第１、第２、及び第３の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
   前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する制御手段と、
   を有し、
   前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
   前記第１の電流−電圧変換回路は、ダイオードを備え、
   前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第２の電流−電圧変換回路の中間端子電圧を出力する構成とし、
   前記第３の電流−電圧変換回路は、抵抗を備えている、ことを特徴とする基準電圧回路。
5. 前記制御手段は、前記第１及び第２の電流−電圧変換回路からの電圧を逆相入力端子と正相入力端子よりそれぞれ入力し、出力端子が、対応する前記カレントミラー回路の共通ゲートに接続された演算増幅器を含む、ことを特徴とする請求項１乃至４のいずれか一に記載の基準電圧回路。
6. 前記制御手段は、対応する前記カレントミラー回路と前記電流−電圧変換回路間に配置されたカレントミラー回路を含む、ことを特徴とする請求項１乃至３のいずれか一に記載の基準電圧回路。
7. 前記ダイオードは、ダイオード接続されたバイポーラジャンクショントランジスタよりなる、ことを特徴とする請求項１乃至４のいずれか一に記載の基準電圧回路。
8. 第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
   前記非線形カレントミラー回路の出力に接続される第３のバイポーラトランジスタと、
   出力抵抗と
   前記非線形カレントミラー回路と、前記第３のバイポーラトランジスタと、前記出力抵抗とに電流をそれぞれ供給する線形カレントミラー回路と、
   前記非線形カレントミラー回路の入力端子電圧と出力端子電圧とが互いに等しくなるように制御する制御手段としての演算増幅器と、
   を有し、
   前記出力抵抗の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
9. 第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
   出力抵抗と
   前記非線形カレントミラー回路と前記出力抵抗とに電流をそれぞれ供給する線形カレントミラー回路と、
   前記非線形カレントミラー回路の入力端子電圧と出力端子電圧とが互いに等しくなるように制御する制御手段としての演算増幅器と、
   を有し、
   前記出力抵抗の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
10. 第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
    前記非線形カレントミラー回路の出力に接続される第３のバイポーラトランジスタと、
    出力抵抗と
    前記非線形カレントミラー回路と前記出力抵抗とに電流をそれぞれ供給する線形カレントミラー回路と、
    を有し、
    前記線形カレントミラー回路が、前記第３のバイポーラトランジスタの出力で駆動され、
    前記出力抵抗の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
11. 第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
    出力抵抗と、
    前記非線形カレントミラー回路と前記出力抵抗に電流をそれぞれ供給する線形カレントミラー回路と、
    を有し、
    前記線形カレントミラー回路は、前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、
    前記出力抵抗の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
12. 第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
    出力抵抗と
    前記非線形カレントミラー回路に電流を供給する線形カレントミラー回路と、
    を有し、
    前記線形カレントミラー回路は、
    前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、前記出力抵抗を介して接地され、
    前記出力抵抗の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
13. 第１、第２、及び第３の電流−電圧変換回路と、
    前記第１、及び第２の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
    前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
    を有し、
    前記第１、第２の電流−電圧変換回路に直列接続されて接地される前記第３の電流−電圧変換回路の端子電圧を基準電圧とし、
    前記第１の電流−電圧変換回路は、ダイオード、あるいは、ダイオードと抵抗の組み合わせを備え、
    前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせを備え、
    前記第３の電流−電圧変換回路は、抵抗を備えている、ことを特徴とする基準電圧回路。
14. 第１、第２、及び第３の電流−電圧変換回路と、
    前記第１、及び第２の電流−電圧変換回路に電流をそれぞれ供給する第１のカレントミラー回路と、
    前記第１のカレントミラー回路を自己バイアスする第２のカレントミラー回路と
    を有し、
    前記第１、第２の電流−電圧変換回路に直列接続されて接地される前記第３の電流−電圧変換回路の端子電圧を基準電圧とし、
    前記第１の電流−電圧変換回路は、ダイオード、あるいは、ダイオードと抵抗の組み合わせを備え、
    前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせを備え、
    前記第３の電流−電圧変換回路は、抵抗を備えている、ことを特徴とする基準電圧回路。
15. 第１、第２、第３、第４、及び第５の電流−電圧変換回路と、
    前記第１、及び第２の電流−電圧変換回路に電流をそれぞれ供給する第１、第２のトランジスタは、それぞれのゲートが共通接続されて第１のカレントミラー回路を構成し、
    前記第１のトランジスタに流れる電流を第３のトランジスタに流し込む第２カレントミラー回路と、
    前記第２のトランジスタに流れる電流を第４のトランジスタに流し込む第３カレントミラー回路と、
    前記第３、第４のトランジスタからそれぞれ電流が供給される第４、第５の電流−電圧変換回路と
    を有し、
    前記第３、第４のトランジスタは、それぞれゲートが共通接続されて第４のカレントミラー回路を構成し、
    前記第３のトランジスタのドレインは前記第１、第２のトランジスタの共通ゲートに接続され、
    前記第１、第２、第４、第５の電流−電圧変換回路に直列接続されて接地される前記第３の電流−電圧変換回路の端子電圧を基準電圧とし、
    前記第１の電流−電圧変換回路は、ダイオード、又は、ダイオードと抵抗の組み合わせを備え、
    前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせを備え、
    前記第３の電流−電圧変換回路は、抵抗を備え、
    前記第４、第５の電流−電圧変換回路は、前記第１の電流−電圧変換回路と同一構成とされる、ことを特徴とする基準電圧回路。
16. 第１、第２、第３、及び第４の電流−電圧変換回路と、
    前記第１、第２、及び第３の電流−電圧変換回路に電流をそれぞれ供給する第１、第２、第３のトランジスタは、それぞれのゲートが共通接続されて第１のカレントミラー回路を構成し、
    前記第１、第２のトランジスタを自己バイアスする第２のカレントミラー回路を有し、
    前記第２のカレントミラー回路の出力信号で制御され、前記第３のトランジスタにカスコード接続される第４のトランジスタを有し、
    前記第２のカレントミラー回路は非線形カレントミラー回路（逆ワイドラーカレントミラー回路）を備え、
    前記第１、第２、第４の電流−電圧変換回路に直列接続されて接地される前記第３の電流−電圧変換回路の端子電圧を基準電圧とし、
    前記第１の電流−電圧変換回路は、ダイオード、あるいはダイオードと抵抗の組み合わせを備え、
    前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせを備え、
    前記第３の電流−電圧変換回路は、抵抗を備え、
    前記第４の電流−電圧変換回路は、前記第１の電流−電圧変換回路と同一構成である、ことを特徴とする基準電圧回路。
17. 第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
    前記非線形カレントミラー回路の出力に接続される第３のバイポーラトランジスタと、
    逆相入力端子と正相入力端子がそれぞれ前記非線形カレントミラー回路の入力端子と出力端子に接続された演算増幅器と、
    出力抵抗と、
    前記非線形カレントミラー回路に電流を供給する線形カレントミラー回路と、
    を有し、
    前記線形カレントミラー回路が前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、
    前記演算増幅器は、その出力で前記線形カレントミラー回路を制御して、前記非線形カレントミラー回路の入力端子電圧と出力端子電圧が等しくなるように動作し、
    前記非線形カレントミラー回路と前記第３のバイポーラトランジスタに流れる電流が前記出力抵抗を介して流れ、
    前記出力抵抗の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
18. 第１、第２のバイポーラトランジスタを含む非線形カレントミラー回路と、
    前記非線形カレントミラー回路の出力に接続される第３のバイポーラトランジスタと、
    出力抵抗と、
    前記第３のバイポーラトランジスタに流れる電流に比例するか、あるいは等しい電流を前記非線形カレントミラー回路に供給する線形カレントミラー回路と、
    を有し、
    前記線形カレントミラー回路が前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、
    前記非線形カレントミラー回路と前記第３のバイポーラトランジスタに流れる電流が前記出力抵抗を介して流れ、前記出力抵抗の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
19. エミッタ面積比が１：Ｎ（Ｎ＞０）の第１、第２のバイポーラトランジスタのベースが共通接続されて出力端子を構成し、
    前記第２のバイポーラトランジスタのベースとコレクタが共通接続され、ベースとエミッタ間には第１の抵抗が挿入され、
    前記第１のバイポーラトランジスタのエミッタと前記第２のバイポーラトランジスタのエミッタ間には第２の抵抗が挿入され、
    前記第１のバイポーラトランジスタのエミッタは第３の抵抗を介して接地され、
    前記第１、第２のバイポーラトランジスタがカレントミラー回路により自己バイアスされる、ことを特徴とする基準電圧回路。
20. 第１のダイオードと
    並列接続された複数のダイオードからなる第２のダイオードと
    前記第２のダイオードに並列接続される第１の抵抗と
    前記第２のダイオードと前記第１の抵抗に直列接続される第２の抵抗と
    第３の抵抗と第３のダイオードが直列接続されてなる出力回路と
    前記第１のダイオードと前記第２のダイオードと前記第１および第２の抵抗と前記出力回路に電流を供給する線形カレントミラー回路と、
    前記第１のダイオード端子電圧と前記第２のダイオードと前記第１、および第２の抵抗の端子電圧とが互いに等しくなるように制御する制御手段としての演算増幅器と、
    を有し、
    前記出力回路の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
21. 第１のダイオードと
    並列接続された複数のダイオードからなる第２のダイオードと
    前記第２のダイオードに並列接続される第１の抵抗と
    前記第２のダイオードと前記第１の抵抗に直列接続される第２の抵抗と
    第３の抵抗と第３のダイオードが直列接続され、さらに第４の抵抗は並列接続されてなる出力回路と
    前記第１のダイオードと前記第２のダイオードと前記第１、および第２の抵抗と前記出力回路に電流を供給する線形カレントミラー回路と、
    前記第１のダイオード端子電圧と前記第２のダイオードと前記第１、および第２の抵抗の端子電圧とが互いに等しくなるように制御する制御手段としての演算増幅器と、
    を有し、
    前記出力回路の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
22. 第１のダイオードと
    並列接続された複数のダイオードからなる第２のダイオードと
    前記第２のダイオードに並列接続される第１の抵抗と
    前記第２のダイオードと前記第１の抵抗に直列接続される第２の抵抗と
    前記第１のダイオードに直列接続される第３の抵抗と前記第２のダイオードと前記第１、および第２の抵抗に直列接続される第４の抵抗と
    前記第３と第４の抵抗に出力が接続され、前記第１のダイオード端子電圧と前記第２のダイオードと前記第１、および第２の抵抗の端子電圧とが互いに等しくなるように制御する制御手段としての演算増幅器と、
    を有し、
    前記演算増幅器の出力電圧を基準電圧とする、ことを特徴とする基準電圧回路。
23. エミッタ面積比が１：Ｎ（Ｎ＞０）の第１、第２のバイポーラトランジスタと、
    カレントミラー回路と、
    を備え、
    前記第１、第２のバイポーラトランジスタのエミッタが共通接続されて定電流源で駆動され、
    前記第１のバイポーラトランジスタのベースは第１、第２の抵抗によりエミッタと接地間の分圧電圧が印加され、
    前記第２のバイポーラトランジスタのベースとコレクタは共通接続されて出力端子を構成し、ベースとエミッタ間には第３の抵抗が挿入され、
    前記第１、第２のバイポーラトランジスタは前記カレントミラー回路に自己バイアスされることを特徴とする基準電圧回路。
24. 前記カレントミラー回路は、前記第１のバイポーラトランジスタのコレクタにドレインとゲートが接続される第１のMOSトランジスタと、
    前記第２のバイポーラトランジスタのコレクタにドレインが接続されゲートが前記第１のMOSトランジスタのゲートに接続される第２のMOSトランジスタと、
    を備え、
    前記第１のMOSトランジスタと前記第２のMOSトランジスタのゲートW/Lの比が１：K（ただし、K>１）である、ことを特徴とする請求項２３記載の基準電圧回路。
25. 前記非線形カレントミラー回路において、
    前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、
    前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは接地され、
    前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
    前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項８乃至１２のいずれか一に記載の基準電圧回路。
26. 前記非線形カレントミラー回路において、
    前記第１のバイポーラトランジスタのコレクタとベースが接続され、エミッタは直列接続された第１の抵抗と第２の抵抗を介して接地され、ベースと、前記第１の抵抗と第２の抵抗の接続点の間に第３の抵抗が接続され、
    前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは接地され、
    前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
    前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項８乃至１２のいずれか一に記載の基準電圧回路。
27. 前記非線形カレントミラー回路において、
    前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、さらにコレクタは第３の抵抗を介して接地され、
    前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは接地され、
    前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
    前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項８乃至１２のいずれか一に記載の基準電圧回路。
28. 前記非線形カレントミラー回路において、
    前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、
    前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは接地され、コレクタは第３の抵抗を介して接地され、
    前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
    前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項９記載の基準電圧回路。
29. 前記非線形カレントミラー回路において、
    前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、
    前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは第３の抵抗を介して接地され、コレクタとエミッタ間に第４の抵抗が接続され、
    前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
    前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項９記載の基準電圧回路。
30. 前記非線形カレントミラー回路において、
    前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、さらにコレクタは第３の抵抗を介して接地され、
    前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは接地され、コレクタは第４の抵抗を介して接地され、
    前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
    前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項９記載の基準電圧回路。
31. 前記非線形カレントミラー回路において、
    前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、さらにコレクタは第３の抵抗を介して接地され、
    前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは第４の抵抗を介して接地され、コレクタとエミッタ間に第５の抵抗が接続され、
    前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
    前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項８又は１０記載の基準電圧回路。
32. 前記非線形カレントミラー回路において、
    前記第１のバイポーラトランジスタのエミッタは接地され、コレクタは前記第２のバイポーラトランジスタのベースに接続されるとともに、第１の抵抗の一端に接続され、
    前記第１の抵抗の他端は前記第１のバイポーラトランジスタのベースに接続され、
    前記第２のバイポーラトランジスタのエミッタは接地され、
    前記第１、第２のバイポーラトランジスタのエミッタ面積比は１：Nとされ、
    前記第１の抵抗の他端と前記第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項８乃至１２のいずれか一に記載の基準電圧回路。
33. 前記第２のバイポーラトランジスタのコレクタは第２の抵抗を介して接地される、ことを特徴とする請求項３２に記載の基準電圧回路。
34. 前記第１のバイポーラトランジスタのベースは第２の抵抗を介して接地され、前記第２のバイポーラトランジスタのコレクタは第３の抵抗を介して接地される、ことを特徴とする請求項３２に記載の基準電圧回路。
35. 前記第１のバイポーラトランジスタのコレクタは第２の抵抗を介して接地され、前記第２のバイポーラトランジスタのコレクタは第３の抵抗を介して接地される、ことを特徴とする請求項３２に記載の基準電圧回路。
36. 前記非線形カレントミラー回路において、
    前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、
    前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは第３の抵抗を介して接地され、コレクタとエミッタ間に第４の抵抗が接続され、
    前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
    前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項１０に記載の基準電圧回路。
37. 前記非線形カレントミラー回路において、
    前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して接地され、さらにコレクタは第３の抵抗を介して接地され、
    前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは第４の抵抗を介して接地され、コレクタとエミッタ間に第５の抵抗が接続され、
    前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
    前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項１０に記載の基準電圧回路。
38. 前記第２のバイポーラトランジスタのコレクタは第６の抵抗を介して接地される、ことを特徴とする請求項３７に記載の基準電圧回路。
39. 前記非線形カレントミラー回路において、
    前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して前記出力抵抗の一端に接続され、
    前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは前記出力抵抗の一端に接続され、
    前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
    前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項１７又は１８に記載の基準電圧回路。
40. 前記非線形カレントミラー回路において、
    前記第１のバイポーラトランジスタのコレクタとベースが接続され、エミッタは直列接続された第１の抵抗と第２の抵抗を介して前記出力抵抗の一端に接続され、ベースと、前記第１の抵抗と第２の抵抗の接続点の間に第３の抵抗が接続され、
    前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは前記出力抵抗の一端に接続され、
    前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
    前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項１７又は１８に記載の基準電圧回路。
41. 前記非線形カレントミラー回路において、
    前記第１のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第１の抵抗が接続され、エミッタは第２の抵抗を介して前記出力抵抗の一端に接続され、さらにコレクタは第３の抵抗を介して前記出力抵抗の一端に接続され、
    前記第２のバイポーラトランジスタのベースは前記第１のバイポーラトランジスタのベースに接続され、エミッタは前記出力抵抗の一端に接続され、
    前記第１、第２のバイポーラトランジスタのエミッタ面積比はN：１とされ、
    前記第１、第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項１７又は１８に記載の基準電圧回路。
42. 前記非線形カレントミラー回路において、
    前記第１のバイポーラトランジスタのエミッタは前記出力抵抗の一端に接続され、コレクタは前記第２のバイポーラトランジスタのベースに接続されるとともに、第１の抵抗の一端に接続され、
    前記第１の抵抗の他端は前記第１のバイポーラトランジスタのベースに接続され、
    前記第２のバイポーラトランジスタのエミッタは前記出力抵抗の一端に接続され、
    前記第１、第２のバイポーラトランジスタのエミッタ面積比は１：Nとされ、
    前記第１の抵抗の他端と前記第２のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成することを特徴とする請求項１７又は１８に記載の基準電圧回路。
43. 前記第１のバイポーラトランジスタのベースは第２の抵抗を介して前記出力抵抗の一端に接続され、前記第２のバイポーラトランジスタのコレクタは第３の抵抗を介して前記出力抵抗の一端に接続されることを特徴とする請求項４２に記載の基準電圧回路。
44. 前記第１のバイポーラトランジスタのコレクタは第２の抵抗を介して前記出力抵抗の一端に接続され、前記第２のバイポーラトランジスタのコレクタは第３の抵抗を介して前記出力抵抗の一端に接続されることを特徴とする請求項４２に記載の基準電圧回路。
45. 第１のダイオードと
    並列接続された複数の第２のダイオードからなるダイオード群と、
    前記ダイオード群に並列接続される第１の抵抗と、
    前記ダイオード群と前記第１の抵抗の並列回路に直列に接続される第２の抵抗と、
    前記第１のダイオードに直列に接続される第３の抵抗と、
    前記ダイオード群及び前記第１の抵抗の並列回路と前記第２の抵抗との直列回路に直列に接続される第４の抵抗と、
    前記第３の抵抗と第４の抵抗に電流を供給するカレントミラー回路と、
    前記カレントミラー回路を構成する２つのトランジスタの共通ベースに、出力が接続され、前記第１のダイオードの端子電圧と、前記第２の抵抗と第３の抵抗の接続点の電圧とが互いに等しくなるように制御する制御手段としての演算増幅器と、
    を有し、
    前記第３の抵抗、及び／又は、前記第４の抵抗の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。
46. エミッタが接地され単位トランジスタからなる第１のバイポーラトランジスタと、エミッタ面積が前記単位トランジスタのＮ倍である第２のバイポーラトランジスタとがカスコード接続され、
    前記第２のバイポーラトランジスタのベースとコレクタは共通接続されて定電流源に接続されており、
    前記第１のバイポーラトランジスタのベースは、前記定電流源とグランド間に直列に接続された第１の抵抗と第２の抵抗の接続端子に接続され、
    前記第２のバイポーラトランジスタのエミッタを基準電圧の出力端子とし、
    前記第２のバイポーラトランジスタのベース−エミッタ間に第３の抵抗が挿入されている、ことを特徴とする基準電圧回路。
47. 第１、第２、及び第３の電流−電圧変換回路と、
    前記第１、第２、及び第３の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
    前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する手段と、
    を有し、
    前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
    前記第１の電流−電圧変換回路は、第１のダイオードと前記第１のダイオードに並列接続された抵抗とを備え、
    前記第２の電流−電圧変換回路は、
    並列接続された複数の第２のダイオードからなるダイオード群と、
    前記ダイオード群に並列接続された抵抗と、
    前記ダイオード群と前記抵抗の並列回路に直列接続された抵抗と、
    さらに、前記並列回路と前記抵抗の直列回路に並列接続された抵抗と、
    を備え、前記並列接続された抵抗より前記第２の電流−電圧変換回路の前記所定の中間端子電圧を出力する構成とされ、
    前記第３の電流−電圧変換回路は抵抗を備えている、ことを特徴とする基準電圧回路。
48. 第１、第２、及び第３の電流−電圧変換回路と、
    前記第１、第２、及び第３の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
    前記第１の電流−電圧変換回路の所定の中間端子電圧と前記第２の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する手段と、
    を有し、
    前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
    前記第１の電流−電圧変換回路は、
    第１のダイオードと、
    前記第１のダイオードに並列接続された抵抗と、
    を備え、前記並列接続された抵抗より前記第１の電流−電圧変換回路の前記所定の中間端子電圧を出力する構成とされ、
    前記第２の電流−電圧変換回路は、
    並列接続された複数の第２のダイオードからなるダイオード群と、
    前記ダイオード群に並列接続された抵抗と、
    前記ダイオード群と前記抵抗の並列回路に直列接続された抵抗と、
    さらに、前記並列回路と前記抵抗の直列回路に並列接続された抵抗と、
    を備え、前記並列接続された抵抗より前記第２の電流−電圧変換回路の前記所定の中間端子電圧を出力する構成とされ、
    前記第３の電流−電圧変換回路は抵抗を備えている、ことを特徴とする基準電圧回路。

Images