JP2009080786A - 温度非直線性を補償した基準電圧回路 - Google Patents
温度非直線性を補償した基準電圧回路 Download PDFInfo
- Publication number
- JP2009080786A JP2009080786A JP2008034748A JP2008034748A JP2009080786A JP 2009080786 A JP2009080786 A JP 2009080786A JP 2008034748 A JP2008034748 A JP 2008034748A JP 2008034748 A JP2008034748 A JP 2008034748A JP 2009080786 A JP2009080786 A JP 2009080786A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- current
- circuit
- voltage
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
【課題】回路規模を増やさないでダイオードの持つ温度非直線性を補償した基準電圧を得、低電圧で動作する低消費電流の基準電圧回路を提供する。
【解決手段】第1、第2、第3の電流−電圧変換回路I−V1、I−V2、I−V3と、第1、第2、及び第3のカレントミラー回路M1,M2,M3と、第1の電流−電圧変換回路I−V1の出力電圧と第2の電流−電圧変換回路I−V2の出力電圧とを等する制御手段AP1とを有し、第3の電流−電圧変換回路I−V3の所定の電圧を基準電圧とし、第1の電流−電圧変換回路I−V1はダイオードに並列接続された抵抗を備え、第2の電流−電圧変換回路I−V2は並列接続された複数のダイオードと、複数のダイオードに並列接続された抵抗と、複数のダイオードと抵抗の並列回路に直列接続された抵抗と、並列回路と抵抗の直列回路に並列接続された抵抗とを備え、第3の電流−電圧変換回路(I-V3)は、抵抗を備る。
【選択図】図21
【解決手段】第1、第2、第3の電流−電圧変換回路I−V1、I−V2、I−V3と、第1、第2、及び第3のカレントミラー回路M1,M2,M3と、第1の電流−電圧変換回路I−V1の出力電圧と第2の電流−電圧変換回路I−V2の出力電圧とを等する制御手段AP1とを有し、第3の電流−電圧変換回路I−V3の所定の電圧を基準電圧とし、第1の電流−電圧変換回路I−V1はダイオードに並列接続された抵抗を備え、第2の電流−電圧変換回路I−V2は並列接続された複数のダイオードと、複数のダイオードに並列接続された抵抗と、複数のダイオードと抵抗の並列回路に直列接続された抵抗と、並列回路と抵抗の直列回路に並列接続された抵抗とを備え、第3の電流−電圧変換回路(I-V3)は、抵抗を備る。
【選択図】図21
Description
本発明は、CMOS基準電圧発生回路に関し、特に半導体集積回路上に形成され、チップ面積が小さく、低電圧から動作し、温度特性の小さな1 V以下の基準電圧を供給するCMOS基準電圧発生回路に関する。
基準電圧回路といえば、長い間、温度補償された1.2V前後の基準電圧を出力するものであった。これは、回路内部で温度に比例する(PTAT:proportinal to Absolute temperature)電流を発生させ、抵抗で電圧変換し、負の温度特性を持つダイオードの順方向電圧と電圧加算して温度特性を相殺するものであり、第1世代の基準電圧回路と呼ぶべきである。
第1世代の基準電圧回路の代表回路を図1に示す。ダイオードD1からなる第1の電流電圧変換回路と、N個並列接続されたダイオードD2と該並列接続されたダイオードD2に直列接続された抵抗R1からなる第2の電流電圧変換回路と、抵抗R2とダイオードD3の直列回路からなる第3の電流電圧変換回路と、ソースが電源VDDに接続されゲートが共通接続されたpチャネルMOSトランジスタM1、M2、M3と、トランジスタM1のドレインとダイオードD1のアノードの接続点に反転端子(−)が接続され、トランジスタM2のドレインと抵抗R1の接続点に非反転端子(+)が接続され、トランジスタM1、M2、M3の共通ゲートに出力が接続された演算増幅器(OP amp;差動増幅器)(AP1)とを備え、トランジスタM3のドレインと抵抗R2の接続点から基準電圧Vrefが取り出される。
カレントミラー比は等しく、出力電流I1、I2、I3はいずれも等しいものとする。ここで、電流I1は第1の電流−電圧変換回路(I-V1)を構成するダイオードD1に直接流れて電圧変換されるが、第2の電流−電圧変換回路(I-V2)については、電流I2は抵抗R1を介して並列ダイオードD2に流れる。
図1において、OP ampによりVA=VBに制御されているから
VA=VF1=VB (1)
となる。
VA=VF1=VB (1)
となる。
I2はダイオードD1の順方向電圧VF1とダイオードD2の順方向電圧VF2の差電圧を抵抗R1で除した値で与えられ、
I1=I2=I3
=(VF1-VF2)/R1
=ΔVF/R1 (2)
となる。
I1=I2=I3
=(VF1-VF2)/R1
=ΔVF/R1 (2)
となる。
また、D1を単位ダイオードとすると、VF1=VTln(I1/IS)、 VF2=VTln{I1/(N*IS)}
(ただし、ISは飽和電流、VTは熱温度でありVT=kT/qで与えられる(Tは絶対温度[K]、kはボルツマン定数、qは単位電子電荷である))
から、
ΔVF=(VF1 - VF2)
=VTln(N) (3)
と表わされる。
(ただし、ISは飽和電流、VTは熱温度でありVT=kT/qで与えられる(Tは絶対温度[K]、kはボルツマン定数、qは単位電子電荷である))
から、
ΔVF=(VF1 - VF2)
=VTln(N) (3)
と表わされる。
したがって、
Vref=VF3+R2I3=VF3+VT(R2/R1)ln(N) (4)
と表わされる。
Vref=VF3+R2I3=VF3+VT(R2/R1)ln(N) (4)
と表わされる。
ここで、VF3はおよそ−1.9mV/℃の温度特性を持つ。熱電圧VTの温度特性は0.0853mV/℃)にほぼ比例する。すなわち負の温度特性を持つVF3と正の温度特性を持つVTを(R2/R1)ln(N)で重み付け加算することで、Vrefの温度特性をほぼ相殺することができる。この温度補償の仕組みを図2に示す。
実際にシミュレーション値を図3に示す。VDD=1.8Vの時に、N=4に設定し、R1=1.08kΩ、R2=17.8kΩとした場合に、Vrefの値は−53℃で1.38827V、−10℃で1.3934V、0℃で1.39399V、27℃で1.39399V、107℃で1.3889Vと、お椀を伏せた形の特性が得られた。この第1世代の基準電圧回路の温度特性はダイオードの温度非直線性がそのまま現れ、0.5%前後の温度変動幅を持つ。
しかし、1990年台に入り、プロセスの微細化がさらに進み、電源電圧が5Vから3.3Vと低下した。その後も更なるプロセスの微細化が進み、電源電圧は2V以下、例えば、1.2Vとか、場合によっては1V以下、具体的には0.5V程度の場合さえも目にするようになって来ている。そのために、当然ではあるが、基準電圧回路の基準電圧も1V以下の要求が強かった。こうしたなかで温度補償された(temperature-compensated)電流を発生させ、抵抗で電圧変換して任意の電圧を得る基準電圧回路が現れ出した。このなかで、番場の基準電圧回路は最も優れた秀作であり、「電流モード基準電圧回路」と本願発明者により呼ばれるようになっている。こうした温度補償された(temperature-compensated)電流を利用する基準電圧回路は第2世代の基準電圧回路と呼ぶべきである。
第2世代の基準電圧回路の代表回路である番場の基準電圧回路を図4に示す。図4において、OP amp DA1によりVA=VBとなるようにトランジスタP1とP2の共通ゲート電圧が制御される。したがって、
VA=VB (5)
また、
I1=I2 (6)
である。
VA=VB (5)
また、
I1=I2 (6)
である。
また、I1はダイオードD1に流れるI1Aと抵抗R3に流れるI1Bとに分流される。同様にI2は直列接続される抵抗R1とN個並列接続されたダイオードD2に共通に流れるI2Aと抵抗R2に流れるI2Bとに分流される。
ここで、
R2=R3 (7)
とすると、
I1A=I2A (8)
I1B=I2B (9)
となる。
R2=R3 (7)
とすると、
I1A=I2A (8)
I1B=I2B (9)
となる。
また、
VA=VF1 (10)
VB=VF2+ΔVF (11)
とおけ、
ΔVF=VF1−VF2 (12)
となる。
VA=VF1 (10)
VB=VF2+ΔVF (11)
とおけ、
ΔVF=VF1−VF2 (12)
となる。
R1での電圧降下がΔVFであり、
I2A=ΔVF/R1 (13)
I1B=I2B=VF1/R2 (14)
となる。
I2A=ΔVF/R1 (13)
I1B=I2B=VF1/R2 (14)
となる。
ここで、
ΔVF=VTln(N) (15)
である。ただし、VTは熱電圧である。
ΔVF=VTln(N) (15)
である。ただし、VTは熱電圧である。
したがって、I3(=I2)が抵抗R4で電圧変換され、基準電圧Vrefは
Vref=R4×I3
=R4{VF1/R2+(VTln(N))/R1}
=(R4/R2){VF1+(R2/R1)(VTln(N))} (16)
と表わされる。温度補償の仕組みを図5に示す。
Vref=R4×I3
=R4{VF1/R2+(VTln(N))/R1}
=(R4/R2){VF1+(R2/R1)(VTln(N))} (16)
と表わされる。温度補償の仕組みを図5に示す。
実際にシミュレーション値を図6に示す。VDD=1.3Vの時に、N=2に設定し、R1=0.5178kΩ、R2=R4=19kΩ、R3=5kΩとした場合に、Vrefの値は−53℃で367.858mV、−10℃で368.47mV、0℃で368.55mV、27℃で368.645mV、107℃で367.847mVと、お椀を伏せた形の特性が得られた。
この第2世代の基準電圧回路(番場の基準電圧回路)の温度特性は0.2%強の温度変動幅を持つ。すなわち、第2世代の基準電圧回路の代表回路である番場の基準電圧回路においてはダイオードの温度非直線性が改善されていることに注目すべきである。
番場の基準電圧回路においてダイオードの温度非直線性が改善される理由は、図4において、抵抗R3に流れる電流にはダイオードの温度非直線性に起因する電流が流れるのに対し、ダイオードD1にはダイオードの温度非直線性に起因する電流成分が含まれないために、抵抗R3に流れる電流とダイオードD1に流れる電流の比でダイオードの温度非直線性が改善されることになる。
さらに、2005年頃からは、こうした「電流モード基準電圧回路」のなかに、番場の基準電圧回路と同等の回路規模でダイオードの温度非直線性を補償した(carvature-compensated)電流を発生させて温度平坦性を向上させた基準電圧回路が現れはじめた。
こうした温度補償された(curvature-compensated)電流を利用する基準電圧回路は第3世代の基準電圧回路と呼ぶべきである。こうした第3世代の基準電圧回路がダイオードの温度非直線性を補償する仕組みは図7に示される。
すなわち、ダイオードの温度非直線性と丁度逆の温度特性を持つようにPTAT電流を変化させれば良い。回路上はダイオードに並列接続された抵抗で実現される。したがって、回路規模としては大して変化なく実現できることになる。
図8に示す基準電圧回路はUS Patentに出願されようやく登録された回路である。筆頭発明者(first inventor)はこの分野の最長老のBrokawである。この基準電圧回路は回路解析が可能である。
ここで、R1,R2<<R3であるから、
ΔVF≒VTln(N) (22)
と近似できる。
ΔVF≒VTln(N) (22)
と近似できる。
ここで、{VF1+(R3/R2)ΔVF}は温度特性が相殺されたおよそ1.2Vの電圧に設定できるから、分圧比{R2R4/(R1R2+R2R3+R3R1)}(<1)により1.2V以下の基準電圧が得られる。ただし、(21)式に示したΔVFの温度特性はln内が温度で変化するために2次の係数を持ち、図7に示すようなPTAT直線を漸近線とする正の温度特性となっている。
実際にシミュレーション値を図9に示す。VDD=1.3Vの時に、N=5に設定し、R1=1.8kΩ、R2=0.502kΩ、R3=27kΩ、R3=10kΩとした場合に、Vrefの値は−53℃で365.434mV、−10℃で364.74mV、0℃で364.8mV、27℃で365.08mV、107℃で365.183mVと、波型の特性が得られた。温度変動幅は0.2%弱に抑えられている。この温度変動幅は特許公報に示された0.3%より低い値になっている。付け加えるなら、抵抗R3の挿入箇所を入れ替えて接地点に変更すれば(R3をダイオードD2のカソードと抵抗R2の接続点と接地間に挿入)、抵抗R3の他方の端子からもトランジスタの温度非直線性が補償された66mVの基準電圧を得ることができる。ただし、定数を変更してもその電圧は高々数10mVから100数10mV、せいぜい200mVである。
このように、第3世代の基準電圧回路の温度変動幅は第1世代や第2世代の基準電圧回路の温度変動幅よりも小さくなることが期待されるが、拡大して見て見ると温度特性を波打つ形に押さえ込むことで温度変動幅を抑えていることが理解できよう。
すなわち、明らかに、この基準電圧回路ではダイオードの温度非直線性を補償していることが確認できる。付け加えると、第1世代や第2世代の基準電圧回路の温度特性が波打つ形になる場合は、通常はトランジスタのドレイン−ソース間電圧が不足する場合にしばしば現れる。電源電圧を高くすると元のお椀を伏せた形に戻る。
このように、抵抗1本を追加するだけ(最も効果的なのはダイオードに抵抗を並列接続するやり方)でダイオードの温度非直線性を補償する機能を実現できる。
ただし、このBrokawの基準電圧回路にある抵抗R1は回路的には冗長であり、この抵抗R1を取り去ることで後述する図15の回路が得られ、特性が改善されることが理解できる。
並列接続したダイオードに直列に抵抗を接続することはこうした基準電圧回路の構成には必須の技術であるが、比較される2つのダイオード間(、単位ダイオードと並列接続されたダイオード間)の動作点を合わせるために、抵抗を挿入するものであり、Brokawの基準電圧回路においては、その働きは抵抗R3が負っている。
したがって、抵抗R1は回路的には無意味であることが理解できよう。このような新しい回路を提案する場合に、意味の無い回路素子を付け加えることは致命的でもある。
この分野の通常の技術レベルを有する者には技術内容が理解されることが無く、審査官(Examiner)にさえも理解されなかったり、理解されても無意味な回路素子を付け加えてあることに不信感を抱かせ、審査期間が長くなる要因となろう。
また、逆に、抵抗R3を取り外すと温度特性はダイオードの温度非直線性が顕著に現れるようになる。図7において、PTAT(Proportional To Absolute Temperature)電流のカーブが逆に低温時に直線よりも下になるようになるからである。
このことからも、図8における抵抗R1は無駄な抵抗であることが理解できよう(あるいは、図8において抵抗R1は出来るだけ小さな値、具体的には0Ωに設定することで所望の特性が得られる)。
図8に示したBrokawの基準電圧回路は稚拙であることは否めない。しかし、本願や特開2006−209212号公報、特願2006−281619号などに記載された第3世代の基準電圧回路を生み出す端緒を与えたことは肯定できる。
ダイオードの温度非直線性を補償する機能を実現した基準電圧発生回路は、図10に示される。この回路は本願発明者と同一発明者によるものであり、特開2006-209212号公報(2006.08.10)の図12に記載されている。
図10に、電流電圧変換回路I-V1、I-V2共に、ダイオードに抵抗を並列接続し、さらに抵抗を直列接続した電流−電圧変換回路に変更した基準電圧発生回路を示す。しかし、図10に示す回路は解析的ではない。
図10において、カレントミラー比は等しく、出力電流I1、I2、I3はいずれも等しいものとすると
I1=I2=I3 (24)
である。
I1=I2=I3 (24)
である。
また、OP ampによりVA=VBに制御されており、
VA=VF1+R1I1 (25)
VB=VF2+R3I2 (26)
であるから、
VF1−VF2=ΔVF=I1(R3−R1) (27)
である。
VA=VF1+R1I1 (25)
VB=VF2+R3I2 (26)
であるから、
VF1−VF2=ΔVF=I1(R3−R1) (27)
である。
したがって、
I1=I2=I3=ΔVF/(R3−R1) (28)
となる。
I1=I2=I3=ΔVF/(R3−R1) (28)
となる。
得られる基準電圧VREFは
Vref=R5I3=ΔVFR5/(R3−R1) (29)
と表わされる。
Vref=R5I3=ΔVFR5/(R3−R1) (29)
と表わされる。
ここで、Vrefが温度特性を持たないためにはΔVFが温度特性を持たないように設定しなければならない。
ここで、VTは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4%〜0%〜+28.8%の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2%を温度変化幅で割ると高々−0.337%/℃に過ぎない。
この程度の温度変化であれば、{1−VF1/(I1R2)}/{1−VF2/(I1R4)}に持たせることが可能であるように思われる。すなわち、(30)式に示したΔVFの温度特性はln内が温度で変化するために2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は、図11にそれぞれ1点鎖線と2点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。参考のために鎖線で示したVF2は、図1や図4に示した回路で得られる特性であり、VF1とVF2との差電圧ΔVFは温度に比例して変化している。
このように、第3世代の基準電圧回路を実現するために、ダイオードの順方向電圧が持つ温度非直線性を補償するやり方は、図7に示したやり方の他に、図11に示したやり方があり、2つのやり方が混在して用いられることになる。
実際にシミュレーション値を図12に示す。VDD=1.3Vの時に、N=2に設定しR1=1.2kΩ、R2=80kΩ、R3=2.311kΩ、R4=34kΩ、R5=20kΩとした場合に、Vrefの値は−53℃で633.13mV、−10℃で632.692mV、0℃で632.74mV、27℃で632.948mV、107℃で632.799mVと、波打つ形の特性が得られた。温度変動幅は0.07%強に抑えられている。この基準電圧発生回路においても、ダイオードの温度非直線性を補償していることが確認できた。付け加えるなら、抵抗R1とR3の挿入箇所を入れ替えて、ダイオードD1(のカソード)と抵抗R2の接続点と接地間、ダイオードD2(のカソード)と抵抗R4の接続点と接地間に変更すれば、抵抗R1とR3の他方の端子(接地される側の端子とは別の端子)からもトランジスタの温度非直線性が補償されたそれぞれ38mVと73mVの基準電圧を得ることができる。ただし、定数を変更してもその電圧は高々数10mVから100数10mV、せいぜい200mVである。
他に、本願と同一発明者によりこの種の第3世代の基準電圧回路が4回路ほど特許出願されている。回路数がまだ少ないので全て記載しておく。
図13は、図10の回路の抵抗R1(MOSトランジスタM1のドレインとD1/R2間の抵抗R1)を取り去ったものである。なお、図13のR1、R3は、図10のR3、R4にそれぞれ対応する。
得られる基準電圧Vrefは
Vref=R4I3=ΔVFR4/R1 (32)
と表わされる。
Vref=R4I3=ΔVFR4/R1 (32)
と表わされる。
ここで、VTは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4%〜0%〜+28.8%の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2%を温度変化幅で割ると高々−0.337%/℃に過ぎない。
この程度の温度変化であれば、{1−VF1/(I1R2)}/{1−VF2/(I1R3)}に持たせることが可能であるように思われる。すなわち、図10において、R3−R1を新たにR1に置き換えたのと等価である。
ただし、(33)式に示したΔVFの温度特性はln内が温度で変化するために、2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は、図11にそれぞれ1点鎖線と2点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。
実際にシミュレーション値を図14に示す。VDD=1.3Vの時に、N=2に設定し、R1=0.9887kΩ、R2=70kΩ、R3=30kΩ、R4=20kΩとした場合に、Vrefの値は−53℃で709.6mV、−10℃で709.16mV、0℃で709.21mV、27℃で709.425mV、107℃で709.221mVと、波打つ形の特性が得られた。温度変動幅は0.065%までに抑えられている。付け加えるなら、抵抗R1の挿入箇所を入れ替えて接地点に変更すれば(ダイオードD2(のカソード)と抵抗R3の接続点と接地間に挿入するように変更すれば)、抵抗R1の他方の端子(接地される側の端子とは別の端子)からもトランジスタの温度非直線性が補償された35mVの基準電圧を得ることができる。ただし、定数を変更してもその電圧は高々数10mVから100数10mV、せいぜい200mVである。
図15は、図10の回路に抵抗R5を追加したものである。抵抗R5は、複数のダイオードD2、抵抗R4からなる並列回路と該並列回路に直列に接続された抵抗R3とからなる回路に並列に接続されている。図15において、電流I1、I2、I3は等しいものとする。
となっている。
となっている。
(17)式で、{VF1+(R5/R3)ΔVF}の項は、定性的には、VF1は負の温度特性を持ち、(R5/R3)ΔVFは正の温度特性を持つことになる。したがって、(R5/R3)を設定することで、{VF1+(R5/R3)ΔVF}の項の温度特性を相殺できる。
また、係数{R3R6/(R3R5−R1R3−R1R5)}(<1)を設定することで、1.2V以下の基準電圧が得られる。ただし、(36)式に示したΔVFの温度特性はln内が温度で変化するために2次の係数を持ち、図7に示すようなPTAT直線を漸近線とする正の温度特性となっている。
実際にシミュレーション値を図16に示す。VDD=1.3Vの時に、N=2に設定し、R1=1kΩ、R2=36kΩ、R3=2.2147kΩ、R4=59kΩ、R5=90kΩ、R6=10kΩとした場合に、Vrefの値は−53℃で304.308mV、−10℃で304.06mV、0℃で304.082mV、27℃で304.18mV、107℃で304.25mVと、波打つ形の特性が得られた。温度変動幅は0.08%強までに抑えられている。付け加えるなら、抵抗R1の挿入箇所を入れ替えて接地点に変更すれば、抵抗R1の他方の端子(接地される側の端子とは別の端子)からもトランジスタの温度非直線性が補償された30.4mVの基準電圧を得ることができる。ただし、定数を変更してもその電圧は高々数10mVから100数10mV、せいぜい200mVである。
図17は、図10の回路に抵抗R3とR6を追加したものである。抵抗R3は、ダイオードD1及び抵抗R2の並列回路と該並列回路に直列接続された抵抗R1とからなる回路に並列に接続されており、抵抗R6は、複数のダイオードD2と抵抗R5からなる並列回路と該並列回路に直列接続された抵抗R4とからなる回路に並列に接続されている。図17において、電流I1、I2、I3は等しいものとする。
となっている。
となっている。
(41)式で、定性的には、R3R4>R1R6とすれば、(R3R4VF1−R1R6VF2)は負の温度特性を持ち、R3R6ΔVFは正の温度特性を持つことになる。したがって、温度特性を相殺できる。ただし、(40)式に示したΔVFの温度特性は2次の係数を持ち、図7に示すようなPTAT直線を漸近線とする正の温度特性となっている。
実際にシミュレーション値を図18に示す。VDD=1.3Vの時に、N=2に設定し、R1=1.2kΩ、R2=76kΩ、R3=97kΩ、R4=2.00505kΩ、R5=35kΩ、R6=100kΩ、R7=10kΩとした場合に、Vrefの値は−53℃で448.564mV、−10℃で448.3948mV、0℃で448.4137mV、27℃で448.4928mV、107℃で448.446mVと、波打つ形の特性が得られた。温度変動幅は0.04%弱までに抑えられている。このように、新たにそれぞれ並列抵抗を追加することで、図7の回路よりも温度特性を小さくできる。
得られる基準電圧Vrefは
Vref=R3I3=ΔVFR3/R1 (43)
と表わされる。
Vref=R3I3=ΔVFR3/R1 (43)
と表わされる。
(44)式において、VTは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4%〜0%〜+28.8%の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2%を温度変化幅で割ると高々−0.337%/℃に過ぎない。この程度の温度変化であれば、1/{1−VF2/(I1R2)}に持たせることが可能であるように思われる。
すなわち、(44)式に示したΔVFの温度特性はln内が温度で変化するために2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は図11にそれぞれ1点鎖線と2点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。
実際にシミュレーション値を図20に示す。VDD=1.3Vの時に、N=3に設定し、R1=6.8065kΩ、R2=120kΩ、R3=20kΩとした場合に、Vrefの値は−53℃で165.872mV、−10℃で165.602mV、0℃で165.637mV、27℃で165.77mV、107℃で165.592mVと、波打つ形の特性が得られた。温度変動幅は0.17%までに抑えられている。付け加えるなら、抵抗R1の挿入箇所を入れ替えて接地点に変更すれば、抵抗R1の他方の端子(接地される側の端子とは別の端子)からもトランジスタの温度非直線性が補償された56.4mVの基準電圧を得ることができる。ただし、定数を変更してもその電圧は高々数10mVから100数10mV、せいぜい200mVである。
以上、詳しく説明したように、図1や図4に示した第1世代や第2世代の基準電圧回路と同様に、大して回路規模を増やすこともなく、また、図4に示した第2世代の基準電圧回路と同様に回路電流を大して増やすこともなく、ダイオードの温度非直線性を補償した第3世代の基準電圧回路が実現できることを示した。
本発明は、こうした第3世代の基準電圧回路をさらに提案することにある。
従来の基準電圧回路は下記記載の問題点を有している。
第1の問題点は、ダイオードの温度非直線性の影響が顕著に現れる、ということである。その理由は、回路がダイオードの温度非直線性を補償する意図を持って構成されていないためである。
第2の問題点は、ダイオードの温度非直線性を補償する回路を付加すると回路規模が大きくなる、ということである。その理由は、ダイオードと抵抗の組み合わせを変えることのみでダイオードの温度非直線性が補償できるように回路を工夫したためである。
第3の問題点は、ダイオードの温度非直線性を補償する回路を付加すると消費電流が増える、ということである。その理由は、回路を付加せずに抵抗の挿入位置を変更したためである。
本発明の目的は、回路規模を増やさないでダイオードの持つ温度非直線性を補償した基準電圧を得、低電圧で動作する低消費電流の基準電圧回路を提供することにある。
本発明においては、第1、第2、及び第3の電流−電圧変換回路と、
前記第1、第2、及び第3の電流−電圧変換回路に電流を供給するカレントミラー回路と、
前記第1の電流−電圧変換回路の所定の出力電圧と前記第2の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第3の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、ダイオードと、該ダイオードに並列接続された抵抗からなり、
前記第2の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に並列接続された抵抗からなり、
前記第3の電流−電圧変換回路は、抵抗からなる基準電圧発生回路が提供される。
前記第1、第2、及び第3の電流−電圧変換回路に電流を供給するカレントミラー回路と、
前記第1の電流−電圧変換回路の所定の出力電圧と前記第2の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第3の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、ダイオードと、該ダイオードに並列接続された抵抗からなり、
前記第2の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に並列接続された抵抗からなり、
前記第3の電流−電圧変換回路は、抵抗からなる基準電圧発生回路が提供される。
あるいは、本発明においては、
第1、第2、及び第3の電流−電圧変換回路と、
前記第1、第2、及び第3の電流−電圧変換回路に電流を供給するカレントミラー回路と、
前記第1の電流−電圧変換回路の所定の中間端子電圧と前記第2の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第3の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、ダイオードと、該ダイオードに並列接続された抵抗と、該ダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第1の電流−電圧変換回路の中間端子電圧を出力する構成とし、
前記第2の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第2の電流−電圧変換回路の中間端子電圧を出力する構成とし、
前記第3の電流−電圧変換回路は、抵抗からなる。
第1、第2、及び第3の電流−電圧変換回路と、
前記第1、第2、及び第3の電流−電圧変換回路に電流を供給するカレントミラー回路と、
前記第1の電流−電圧変換回路の所定の中間端子電圧と前記第2の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第3の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、ダイオードと、該ダイオードに並列接続された抵抗と、該ダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第1の電流−電圧変換回路の中間端子電圧を出力する構成とし、
前記第2の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第2の電流−電圧変換回路の中間端子電圧を出力する構成とし、
前記第3の電流−電圧変換回路は、抵抗からなる。
あるいは、本発明においては、
第1、第2、及び第3の電流−電圧変換回路と、
前記第1、第2、及び第3の電流−電圧変換回路に電流を供給するカレントミラー回路と、
前記第1の電流−電圧変換回路の所定の出力電圧と前記第2の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第3の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、ダイオードからなり、
前記第2の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に並列接続された抵抗からなり、
前記第3の電流−電圧変換回路は、抵抗からなる。
第1、第2、及び第3の電流−電圧変換回路と、
前記第1、第2、及び第3の電流−電圧変換回路に電流を供給するカレントミラー回路と、
前記第1の電流−電圧変換回路の所定の出力電圧と前記第2の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第3の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、ダイオードからなり、
前記第2の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に並列接続された抵抗からなり、
前記第3の電流−電圧変換回路は、抵抗からなる。
あるいは、本発明においては、
第1、第2、及び第3の電流−電圧変換回路と、
前記第1、第2、及び第3の電流−電圧変換回路に電流を供給するカレントミラー回路と、
前記第1の電流−電圧変換回路の所定の出力電圧と前記第2の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第3の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、ダイオードからなり、
前記第2の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第2の電流−電圧変換回路の中間端子電圧を出力する構成とし、
前記第3の電流−電圧変換回路は、抵抗からなる。
第1、第2、及び第3の電流−電圧変換回路と、
前記第1、第2、及び第3の電流−電圧変換回路に電流を供給するカレントミラー回路と、
前記第1の電流−電圧変換回路の所定の出力電圧と前記第2の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第3の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、ダイオードからなり、
前記第2の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第2の電流−電圧変換回路の中間端子電圧を出力する構成とし、
前記第3の電流−電圧変換回路は、抵抗からなる。
あるいは、本発明においては、
前記制御手段は、2つの電圧を正相入力端子と逆相入力端子より入力し、出力端子が、対応する前記カレントミラー回路の共通ゲートに接続された演算増幅器(OP amp)よりなる。
前記制御手段は、2つの電圧を正相入力端子と逆相入力端子より入力し、出力端子が、対応する前記カレントミラー回路の共通ゲートに接続された演算増幅器(OP amp)よりなる。
あるいは、本発明においては、前記制御手段は、対応する前記カレントミラー回路と前記電流−電圧変換回路間に配置されたカレントミラー回路よりなる。
あるいは、本発明においては、前記ダイオードは、ダイオード接続されたバイポーラジャンクショントランジスタよりなる。
あるいは、本発明においては、第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路と、
前記非線形カレントミラー回路の出力に接続される第3のバイポーラトランジスタと
出力抵抗と
前記非線形カレントミラー回路と前記第3のバイポーラトランジスタと前記出力抵抗に電流を供給する線形カレントミラー回路と、
前記非線形カレントミラー回路の入力端子電圧と出力端子電圧とが互いに等しくなるように制御する制御手段としての差動増幅器(OP amp)と、
を有し、
前記出力抵抗の所定の端子電圧を基準電圧とする。
前記非線形カレントミラー回路の出力に接続される第3のバイポーラトランジスタと
出力抵抗と
前記非線形カレントミラー回路と前記第3のバイポーラトランジスタと前記出力抵抗に電流を供給する線形カレントミラー回路と、
前記非線形カレントミラー回路の入力端子電圧と出力端子電圧とが互いに等しくなるように制御する制御手段としての差動増幅器(OP amp)と、
を有し、
前記出力抵抗の所定の端子電圧を基準電圧とする。
あるいは、本発明においては、前記第3のバイポーラトランジスタとそれにに電流を供給するカレントミラー回路を削除する。
あるいは、本発明においては、第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路と、
前記非線形カレントミラー回路の出力に接続される第3のバイポーラトランジスタと、
出力抵抗と、
前記非線形カレントミラー回路と前記出力抵抗に電流を供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路が前記第3のバイポーラトランジスタで駆動され、前記出力抵抗の所定の端子電圧を基準電圧とする。
前記非線形カレントミラー回路の出力に接続される第3のバイポーラトランジスタと、
出力抵抗と、
前記非線形カレントミラー回路と前記出力抵抗に電流を供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路が前記第3のバイポーラトランジスタで駆動され、前記出力抵抗の所定の端子電圧を基準電圧とする。
あるいは、本発明においては、第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路と、
出力抵抗と、
前記非線形カレントミラー回路と前記出力抵抗に電流を供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路が前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、前記出力抵抗の所定の端子電圧を基準電圧とする。
出力抵抗と、
前記非線形カレントミラー回路と前記出力抵抗に電流を供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路が前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、前記出力抵抗の所定の端子電圧を基準電圧とする。
あるいは、本発明においては、
第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路と、
出力抵抗と、
前記非線形カレントミラー回路に電流を供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路が前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、前記出力抵抗を介して接地され、前記出力抵抗の端子電圧を基準電圧とする。
第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路と、
出力抵抗と、
前記非線形カレントミラー回路に電流を供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路が前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、前記出力抵抗を介して接地され、前記出力抵抗の端子電圧を基準電圧とする。
あるいは、本発明においては、
第1、第2、及び第3の電流−電圧変換回路と、
前記第1、及び第2の電流−電圧変換回路に電流を供給するカレントミラー回路と、
前記第1の電流−電圧変換回路の所定の出力電圧と前記第2の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第1、第2の電流−電圧変換回路に直列接続されて接地される前記第3の電流−電圧変換回路の端子電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、ダイオード、あるいはダイオードと抵抗の組み合わせからなり、
前記第2の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせからなり、
前記第3の電流−電圧変換回路は、抵抗からなる。
第1、第2、及び第3の電流−電圧変換回路と、
前記第1、及び第2の電流−電圧変換回路に電流を供給するカレントミラー回路と、
前記第1の電流−電圧変換回路の所定の出力電圧と前記第2の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第1、第2の電流−電圧変換回路に直列接続されて接地される前記第3の電流−電圧変換回路の端子電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、ダイオード、あるいはダイオードと抵抗の組み合わせからなり、
前記第2の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせからなり、
前記第3の電流−電圧変換回路は、抵抗からなる。
あるいは、本発明においては、
第1、第2、及び第3の電流−電圧変換回路と、
前記第1、及び第2の電流−電圧変換回路に電流を供給する第1のカレントミラー回路と、
前記第1のカレントミラー回路を自己バイアスする第2のカレントミラー回路と、
を有し、
前記第1、第2の電流−電圧変換回路に直列接続されて接地される前記第3の電流−電圧変換回路の端子電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、ダイオード、あるいはダイオードと抵抗の組み合わせからなり、
前記第2の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせからなり、
前記第3の電流−電圧変換回路は、抵抗からなる。
第1、第2、及び第3の電流−電圧変換回路と、
前記第1、及び第2の電流−電圧変換回路に電流を供給する第1のカレントミラー回路と、
前記第1のカレントミラー回路を自己バイアスする第2のカレントミラー回路と、
を有し、
前記第1、第2の電流−電圧変換回路に直列接続されて接地される前記第3の電流−電圧変換回路の端子電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、ダイオード、あるいはダイオードと抵抗の組み合わせからなり、
前記第2の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせからなり、
前記第3の電流−電圧変換回路は、抵抗からなる。
あるいは、本発明においては、
第1、第2、第3、第4、及び第5の電流−電圧変換回路と、
前記第1、及び第2の電流−電圧変換回路にそれぞれ電流を供給する第1、第2のトランジスタはそれぞれのゲートが共通接続されて第1のカレントミラー回路を構成し、
前記第1のトランジスタに流れる電流を第3のトランジスタに流し込む第2カレントミラー回路と、
前記第2のトランジスタに流れる電流を第4のトランジスタに流し込む第3カレントミラー回路と、
前記第3、第4のトランジスタからそれぞれ電流が供給される第4、第5の電流−電圧変換回路と
を有し、
前記第3、第4のトランジスタはそれぞれゲートが共通接続されて第4のカレントミラー回路を構成し、
前記第3のトランジスタのドレインは前記第1、第2のトランジスタの共通ゲートに接続され、
前記第1、第2、第4、第5の電流−電圧変換回路に直列接続されて接地される前記第3の電流−電圧変換回路の端子電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、ダイオード、あるいはダイオードと抵抗の組み合わせからなり、
前記第2の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせからなり、
前記第3の電流−電圧変換回路は、抵抗からなり、
前記第4、第5の電流−電圧変換回路は前記第1の電流−電圧変換回路と同じである。
第1、第2、第3、第4、及び第5の電流−電圧変換回路と、
前記第1、及び第2の電流−電圧変換回路にそれぞれ電流を供給する第1、第2のトランジスタはそれぞれのゲートが共通接続されて第1のカレントミラー回路を構成し、
前記第1のトランジスタに流れる電流を第3のトランジスタに流し込む第2カレントミラー回路と、
前記第2のトランジスタに流れる電流を第4のトランジスタに流し込む第3カレントミラー回路と、
前記第3、第4のトランジスタからそれぞれ電流が供給される第4、第5の電流−電圧変換回路と
を有し、
前記第3、第4のトランジスタはそれぞれゲートが共通接続されて第4のカレントミラー回路を構成し、
前記第3のトランジスタのドレインは前記第1、第2のトランジスタの共通ゲートに接続され、
前記第1、第2、第4、第5の電流−電圧変換回路に直列接続されて接地される前記第3の電流−電圧変換回路の端子電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、ダイオード、あるいはダイオードと抵抗の組み合わせからなり、
前記第2の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせからなり、
前記第3の電流−電圧変換回路は、抵抗からなり、
前記第4、第5の電流−電圧変換回路は前記第1の電流−電圧変換回路と同じである。
あるいは、本発明においては、
第1、第2、第3、及び第4の電流−電圧変換回路と、
前記第1、第2、及び第3の電流−電圧変換回路にそれぞれ電流を供給する第1、第2、第3のトランジスタはそれぞれのゲートが共通接続されて第1のカレントミラー回路を構成し、
前記第1、第2のトランジスタを自己バイアスする第2のカレントミラー回路を有し、
前記第2のカレントミラー回路の出力信号で制御され、前記第3のトランジスタにカスコード接続される第4のトランジスタを有し、
前記第2のカレントミラー回路は非線形カレントミラー回路(逆ワイドラーカレントミラー回路)からなり、
前記第1、第2、第4の電流−電圧変換回路に直列接続されて接地される前記第3の電流−電圧変換回路の端子電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、ダイオード、あるいはダイオードと抵抗の組み合わせからなり、
前記第2の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせからなり、
前記第3の電流−電圧変換回路は、抵抗からなり、
前記第4の電流−電圧変換回路は前記第1の電流−電圧変換回路と同じである。
第1、第2、第3、及び第4の電流−電圧変換回路と、
前記第1、第2、及び第3の電流−電圧変換回路にそれぞれ電流を供給する第1、第2、第3のトランジスタはそれぞれのゲートが共通接続されて第1のカレントミラー回路を構成し、
前記第1、第2のトランジスタを自己バイアスする第2のカレントミラー回路を有し、
前記第2のカレントミラー回路の出力信号で制御され、前記第3のトランジスタにカスコード接続される第4のトランジスタを有し、
前記第2のカレントミラー回路は非線形カレントミラー回路(逆ワイドラーカレントミラー回路)からなり、
前記第1、第2、第4の電流−電圧変換回路に直列接続されて接地される前記第3の電流−電圧変換回路の端子電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、ダイオード、あるいはダイオードと抵抗の組み合わせからなり、
前記第2の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせからなり、
前記第3の電流−電圧変換回路は、抵抗からなり、
前記第4の電流−電圧変換回路は前記第1の電流−電圧変換回路と同じである。
あるいは、本発明においては、
第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路と、
第3のバイポーラトランジスタと、
演算増幅器(OP amp)と、
出力抵抗と、
前記非線形カレントミラー回路に電流を供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路が前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、
前記演算増幅器(OP amp)の逆相入力端子と正相入力端子はそれぞれ前記非線形カレントミラー回路の入力端子と出力端子に接続され、出力端子で前記線形カレントミラー回路を制御して前記非線形カレントミラー回路の入力端子電圧と出力端子電圧が等しくなるように動作し、
前記非線形カレントミラー回路と前記第3のバイポーラトランジスタに流れる電流が前記出力抵抗を介して流れ、前記出力抵抗の所定の端子電圧を基準電圧とすることを特徴とする。
第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路と、
第3のバイポーラトランジスタと、
演算増幅器(OP amp)と、
出力抵抗と、
前記非線形カレントミラー回路に電流を供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路が前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、
前記演算増幅器(OP amp)の逆相入力端子と正相入力端子はそれぞれ前記非線形カレントミラー回路の入力端子と出力端子に接続され、出力端子で前記線形カレントミラー回路を制御して前記非線形カレントミラー回路の入力端子電圧と出力端子電圧が等しくなるように動作し、
前記非線形カレントミラー回路と前記第3のバイポーラトランジスタに流れる電流が前記出力抵抗を介して流れ、前記出力抵抗の所定の端子電圧を基準電圧とすることを特徴とする。
あるいは、本発明においては、
第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路と、
第3のバイポーラトランジスタと、
出力抵抗と、
前記第3のバイポーラトランジスタに流れる電流に比例するか、あるいは等しい電流を前記非線形カレントミラー回路に供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路が前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、
前記非線形カレントミラー回路と前記第3のバイポーラトランジスタに流れる電流が前記出力抵抗を介して流れ、前記出力抵抗の所定の端子電圧を基準電圧とすることを特徴とする。
第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路と、
第3のバイポーラトランジスタと、
出力抵抗と、
前記第3のバイポーラトランジスタに流れる電流に比例するか、あるいは等しい電流を前記非線形カレントミラー回路に供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路が前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、
前記非線形カレントミラー回路と前記第3のバイポーラトランジスタに流れる電流が前記出力抵抗を介して流れ、前記出力抵抗の所定の端子電圧を基準電圧とすることを特徴とする。
あるいは、本発明においては、
エミッタ面積比が1:N(N>0)の第1、第2のバイポーラトランジスタのベースが共通接続されて出力端子を構成し、前記第2のバイポーラトランジスタのベースとコレクタが共通接続され、ベース−エミッタ間には第1の抵抗が挿入され、
前記第1のバイポーラトランジスタのエミッタと前記第2のバイポーラトランジスタのエミッタ間には第2の抵抗が挿入され、
前記第1のバイポーラトランジスタのエミッタは第3の抵抗を介して接地され、
前記第1、第2のバイポーラトランジスタがカレントミラー回路により自己バイアスされる。
エミッタ面積比が1:N(N>0)の第1、第2のバイポーラトランジスタのベースが共通接続されて出力端子を構成し、前記第2のバイポーラトランジスタのベースとコレクタが共通接続され、ベース−エミッタ間には第1の抵抗が挿入され、
前記第1のバイポーラトランジスタのエミッタと前記第2のバイポーラトランジスタのエミッタ間には第2の抵抗が挿入され、
前記第1のバイポーラトランジスタのエミッタは第3の抵抗を介して接地され、
前記第1、第2のバイポーラトランジスタがカレントミラー回路により自己バイアスされる。
あるいは、本発明においては、
第1のダイオードと、
並列接続された複数のダイオードからなる第2のダイオードと、
前記第2のダイオードに並列接続される第1の抵抗と
前記第2のダイオードと前記第1の抵抗に直列接続される第2の抵抗と
第3の抵抗と第3のダイオードが直列接続されてなる出力回路と
前記第1のダイオードと前記第2のダイオードと前記第1、および第2の抵抗と前記出力回路に電流を供給する線形カレントミラー回路と、
前記第1のダイオード端子電圧と前記第2のダイオードと前記第1、および第2の抵抗の端子電圧とが互いに等しくなるように制御する制御手段としての差動増幅器(OP amp)と、
を有し、
前記出力回路の所定の端子電圧を基準電圧とする。
第1のダイオードと、
並列接続された複数のダイオードからなる第2のダイオードと、
前記第2のダイオードに並列接続される第1の抵抗と
前記第2のダイオードと前記第1の抵抗に直列接続される第2の抵抗と
第3の抵抗と第3のダイオードが直列接続されてなる出力回路と
前記第1のダイオードと前記第2のダイオードと前記第1、および第2の抵抗と前記出力回路に電流を供給する線形カレントミラー回路と、
前記第1のダイオード端子電圧と前記第2のダイオードと前記第1、および第2の抵抗の端子電圧とが互いに等しくなるように制御する制御手段としての差動増幅器(OP amp)と、
を有し、
前記出力回路の所定の端子電圧を基準電圧とする。
あるいは、本発明においては、
第1のダイオードと、
並列接続された複数のダイオードからなる第2のダイオードと、
前記第2のダイオードに並列接続される第1の抵抗と、
前記第2のダイオードと前記第1の抵抗に直列接続される第2の抵抗と、
第3の抵抗と第3のダイオードが直列接続され、さらに第4の抵抗は並列接続されてなる出力回路と
前記第1のダイオードと前記第2のダイオードと前記第1、および第2の抵抗と前記出力回路に電流を供給する線形カレントミラー回路と、
前記第1のダイオード端子電圧と前記第2のダイオードと前記第1、および第2の抵抗の端子電圧とが互いに等しくなるように制御する制御手段としての差動増幅器(OP amp)と、
を有し、
前記出力回路の所定の端子電圧を基準電圧とする。
第1のダイオードと、
並列接続された複数のダイオードからなる第2のダイオードと、
前記第2のダイオードに並列接続される第1の抵抗と、
前記第2のダイオードと前記第1の抵抗に直列接続される第2の抵抗と、
第3の抵抗と第3のダイオードが直列接続され、さらに第4の抵抗は並列接続されてなる出力回路と
前記第1のダイオードと前記第2のダイオードと前記第1、および第2の抵抗と前記出力回路に電流を供給する線形カレントミラー回路と、
前記第1のダイオード端子電圧と前記第2のダイオードと前記第1、および第2の抵抗の端子電圧とが互いに等しくなるように制御する制御手段としての差動増幅器(OP amp)と、
を有し、
前記出力回路の所定の端子電圧を基準電圧とする。
あるいは、本発明においては、
第1のダイオードと、
並列接続された複数のダイオードからなる第2のダイオードと、
前記第2のダイオードに並列接続される第1の抵抗と、
前記第2のダイオードと前記第1の抵抗に直列接続される第2の抵抗と、
前記第1のダイオードに直列接続される第3の抵抗と前記第2のダイオードと、前記第1、および第2の抵抗に直列接続される第4の抵抗と、
前記第3と第4の抵抗に出力が接続され、前記第1のダイオード端子電圧と前記第2のダイオードと前記第1、および第2の抵抗の端子電圧とが互いに等しくなるように制御する制御手段としての差動増幅器(OP amp)と、
を有し、
前記差動増幅器(OP amp)の出力電圧を基準電圧とする。
第1のダイオードと、
並列接続された複数のダイオードからなる第2のダイオードと、
前記第2のダイオードに並列接続される第1の抵抗と、
前記第2のダイオードと前記第1の抵抗に直列接続される第2の抵抗と、
前記第1のダイオードに直列接続される第3の抵抗と前記第2のダイオードと、前記第1、および第2の抵抗に直列接続される第4の抵抗と、
前記第3と第4の抵抗に出力が接続され、前記第1のダイオード端子電圧と前記第2のダイオードと前記第1、および第2の抵抗の端子電圧とが互いに等しくなるように制御する制御手段としての差動増幅器(OP amp)と、
を有し、
前記差動増幅器(OP amp)の出力電圧を基準電圧とする。
あるいは、本発明においては、
エミッタ面積比が1:N(N>0)の第1、第2のバイポーラトランジスタのエミッタが共通接続されて定電流源で駆動され、
前記第1のバイポーラトランジスタのベースは第1、第2の抵抗によりエミッタ−接地間の分圧電圧が印加され、
前記第2のバイポーラトランジスタのベースとコレクタは共通接続されて出力端子を構成し、ベース−エミッタ間には第3の抵抗が挿入され、
前記第1、第2のバイポーラトランジスタがカレントミラー回路により自己バイアスされる。
エミッタ面積比が1:N(N>0)の第1、第2のバイポーラトランジスタのエミッタが共通接続されて定電流源で駆動され、
前記第1のバイポーラトランジスタのベースは第1、第2の抵抗によりエミッタ−接地間の分圧電圧が印加され、
前記第2のバイポーラトランジスタのベースとコレクタは共通接続されて出力端子を構成し、ベース−エミッタ間には第3の抵抗が挿入され、
前記第1、第2のバイポーラトランジスタがカレントミラー回路により自己バイアスされる。
本発明において、前記非線形カレントミラー回路を備えた構成では、前記非線形カレントミラー回路において、
前記第1のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第1の抵抗が接続され、エミッタは第2の抵抗を介して接地され、
前記第2のバイポーラトランジスタのベースは前記第1のバイポーラトランジスタのベースに接続され、エミッタは接地され、
前記第1、第2のバイポーラトランジスタのエミッタ面積比はN:1とされ、
前記第1、第2のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する。
あるいは、前記非線形カレントミラー回路が出力抵抗を介して接地される構成の場合、
前記第1のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第1の抵抗が接続され、エミッタは第2の抵抗を介して前記出力抵抗の一端に接続され、
前記第2のバイポーラトランジスタのベースは前記第1のバイポーラトランジスタのベースに接続され、エミッタは前記出力抵抗の一端に接続される。
前記第1のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第1の抵抗が接続され、エミッタは第2の抵抗を介して接地され、
前記第2のバイポーラトランジスタのベースは前記第1のバイポーラトランジスタのベースに接続され、エミッタは接地され、
前記第1、第2のバイポーラトランジスタのエミッタ面積比はN:1とされ、
前記第1、第2のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する。
あるいは、前記非線形カレントミラー回路が出力抵抗を介して接地される構成の場合、
前記第1のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第1の抵抗が接続され、エミッタは第2の抵抗を介して前記出力抵抗の一端に接続され、
前記第2のバイポーラトランジスタのベースは前記第1のバイポーラトランジスタのベースに接続され、エミッタは前記出力抵抗の一端に接続される。
あるいは、本発明において、前記非線形カレントミラー回路を備えた構成では、前記非線形カレントミラー回路において、
前記第1のバイポーラトランジスタのコレクタとベースが接続され、エミッタは直列接続された第1の抵抗と第2の抵抗を介して接地され、ベースと、前記第1の抵抗と第2の抵抗の接続点の間に第3の抵抗が接続され、
前記第2のバイポーラトランジスタのベースは前記第1のバイポーラトランジスタのベースに接続され、エミッタは接地され、
前記第1、第2のバイポーラトランジスタのエミッタ面積比はN:1とされ、
前記第1、第2のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する。
あるいは、前記非線形カレントミラー回路が出力抵抗を介して接地される構成の場合、前記非線形カレントミラー回路において、
前記第1のバイポーラトランジスタのコレクタとベースが接続され、エミッタは直列接続された第1の抵抗と第2の抵抗を介して前記出力抵抗の一端に接続され、ベースと、前記第1の抵抗と第2の抵抗の接続点の間に第3の抵抗が接続され、
前記第2のバイポーラトランジスタのベースは前記第1のバイポーラトランジスタのベースに接続され、エミッタは前記出力抵抗の一端に接続される。
前記第1のバイポーラトランジスタのコレクタとベースが接続され、エミッタは直列接続された第1の抵抗と第2の抵抗を介して接地され、ベースと、前記第1の抵抗と第2の抵抗の接続点の間に第3の抵抗が接続され、
前記第2のバイポーラトランジスタのベースは前記第1のバイポーラトランジスタのベースに接続され、エミッタは接地され、
前記第1、第2のバイポーラトランジスタのエミッタ面積比はN:1とされ、
前記第1、第2のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する。
あるいは、前記非線形カレントミラー回路が出力抵抗を介して接地される構成の場合、前記非線形カレントミラー回路において、
前記第1のバイポーラトランジスタのコレクタとベースが接続され、エミッタは直列接続された第1の抵抗と第2の抵抗を介して前記出力抵抗の一端に接続され、ベースと、前記第1の抵抗と第2の抵抗の接続点の間に第3の抵抗が接続され、
前記第2のバイポーラトランジスタのベースは前記第1のバイポーラトランジスタのベースに接続され、エミッタは前記出力抵抗の一端に接続される。
あるいは、本発明において、前記非線形カレントミラー回路を備えた構成では、前記非線形カレントミラー回路において、
前記第1のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第1の抵抗が接続され、エミッタは第2の抵抗を介して接地され、さらにコレクタは第3の抵抗を介して接地され、
前記第2のバイポーラトランジスタのベースは前記第1のバイポーラトランジスタのベースに接続され、エミッタは接地され、
前記第1、第2のバイポーラトランジスタのエミッタ面積比はN:1とされ、
前記第1、第2のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する。あるいは、前記非線形カレントミラー回路が出力抵抗を介して接地される構成の場合、前記非線形カレントミラー回路において、
前記第1のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第1の抵抗が接続され、エミッタは第2の抵抗を介して前記出力抵抗の一端に接続され、さらにコレクタは第3の抵抗を介して前記出力抵抗の一端に接続され、
前記第2のバイポーラトランジスタのベースは前記第1のバイポーラトランジスタのベースに接続され、エミッタは前記出力抵抗の一端に接続される。
前記第1のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第1の抵抗が接続され、エミッタは第2の抵抗を介して接地され、さらにコレクタは第3の抵抗を介して接地され、
前記第2のバイポーラトランジスタのベースは前記第1のバイポーラトランジスタのベースに接続され、エミッタは接地され、
前記第1、第2のバイポーラトランジスタのエミッタ面積比はN:1とされ、
前記第1、第2のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する。あるいは、前記非線形カレントミラー回路が出力抵抗を介して接地される構成の場合、前記非線形カレントミラー回路において、
前記第1のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第1の抵抗が接続され、エミッタは第2の抵抗を介して前記出力抵抗の一端に接続され、さらにコレクタは第3の抵抗を介して前記出力抵抗の一端に接続され、
前記第2のバイポーラトランジスタのベースは前記第1のバイポーラトランジスタのベースに接続され、エミッタは前記出力抵抗の一端に接続される。
あるいは、本発明において、前記非線形カレントミラー回路を備えた構成では、前記非線形カレントミラー回路において、
前記第1のバイポーラトランジスタのエミッタは接地され、コレクタは、前記第2のバイポーラトランジスタのベースに接続されるとともに、第1の抵抗の一端に接続され、前記第1の抵抗の他端は前記第1のバイポーラトランジスタのベースに接続され、
前記第2のバイポーラトランジスタのエミッタは接地され、
前記第1、第2のバイポーラトランジスタのエミッタ面積比は1:Nとされ、
前記第1の抵抗の他端と前記第2のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する。あるいは、前記非線形カレントミラー回路が出力抵抗を介して接地される構成の場合、前記非線形カレントミラー回路において、前記第1のバイポーラトランジスタのエミッタは前記出力抵抗の一端に接続され、コレクタは、前記第2のバイポーラトランジスタのベースに接続されるとともに、第1の抵抗の一端に接続され、前記第1の抵抗の他端は前記第1のバイポーラトランジスタのベースに接続され、前記第2のバイポーラトランジスタのエミッタは前記出力抵抗の一端に接続される。
前記第1のバイポーラトランジスタのエミッタは接地され、コレクタは、前記第2のバイポーラトランジスタのベースに接続されるとともに、第1の抵抗の一端に接続され、前記第1の抵抗の他端は前記第1のバイポーラトランジスタのベースに接続され、
前記第2のバイポーラトランジスタのエミッタは接地され、
前記第1、第2のバイポーラトランジスタのエミッタ面積比は1:Nとされ、
前記第1の抵抗の他端と前記第2のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する。あるいは、前記非線形カレントミラー回路が出力抵抗を介して接地される構成の場合、前記非線形カレントミラー回路において、前記第1のバイポーラトランジスタのエミッタは前記出力抵抗の一端に接続され、コレクタは、前記第2のバイポーラトランジスタのベースに接続されるとともに、第1の抵抗の一端に接続され、前記第1の抵抗の他端は前記第1のバイポーラトランジスタのベースに接続され、前記第2のバイポーラトランジスタのエミッタは前記出力抵抗の一端に接続される。
本発明によれば、温度変動幅を小さくできる。あるいは、温度変動幅を最小化することが可能である。その理由は、本発明においては、ダイオードの温度非直線性を補償した電流を発生させているからである。本発明によれば、低電圧で動作させることができる。その理由は、本発明においては、出力電圧が低電圧値に設定できるからである。
次に、本発明の実施の形態について図面を参照して詳細に説明する。
<実施例1>
図21は、本発明請求項1に記載されたCMOS基準電圧発生回路の構成を一部をブロック化し、一般化して示した回路図である。実は、この図21は、これまでの従来回路である図1、図4、図8、図10、図13、図15、図18、図19の全てに適用できる。
図21は、本発明請求項1に記載されたCMOS基準電圧発生回路の構成を一部をブロック化し、一般化して示した回路図である。実は、この図21は、これまでの従来回路である図1、図4、図8、図10、図13、図15、図18、図19の全てに適用できる。
図21を参照すると、この基準電圧発生回路は、第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)、第3の電流−電圧変換回路(I-V3)のそれぞれに抵抗とダイオードからなる、あるいは抵抗のみからなるネットワークを組み込むことで上述した回路が導け出せる。この種の無駄を省いて回路規模や消費電流に留意した多くの回路に適用できる汎用性の高い回路トポロジを有している。
図21において、第1の電流−電圧変換回路(I-V1)には電流I1が流し込まれて端子電圧VAを発生し、第2の電流−電圧変換回路(I-V2)には電流I2が流し込まれて端子電圧VBを発生し、第3の電流−電圧変換回路(I-V3)には電流I3が流し込まれて端子電圧が基準電圧Vrefとして出力される。
第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)、第3の電流−電圧変換回路(I-V3)にそれぞれ供給される電流I1、I2および電流I3は、ソースが電源VDDに接続されゲートが共通接続されたpチャネルMOSトランジスタM1、M2、M3のドレインからそれぞれ供給される。MOSトランジスタM1、M2、M3は、カレントミラー回路を構成する。
OP amp(AP1)の出力端子は、MOSトランジスタM1、M2、M3の共通ゲートに接続され、OP amp(AP1)の出力電圧でMOSトランジスタM1、M2、M3の共通ゲートの電圧が制御されている。
OP amp(AP1)の逆相入力端子(-)は第1の電流−電圧変換回路(I-V1)の出力端に接続され、正相入力端子(+)は第2の電流−電圧変換回路(I-V2)の出力端に接続されている。このOP amp(AP1)により、第1の電流−電圧変換回路(I-V1)の端子電圧VAと第2の電流−電圧変換回路(I-V2)の端子電圧VBとが等しい電圧になるように制御される。
また、基準電圧Vrefは、MOSトランジスタM3からの電流I3を受ける第3の電流−電圧変換回路(I-V3)の端子電圧として現れる。
第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)、および第3の電流−電圧変換回路(I-V3)はいずれもカレントミラー回路(M1、M2、M3)からの電流I1、I2、I3が供給されており、等しい温度特性を有している。
ただし、第1の電流−電圧変換回路(I-V1)および第2の電流−電圧変換回路(I-V2)を全く同一の回路構成とすると動作点が無数となって定まらないために、ここでは第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)とでは回路構成を異ならせる必要がある。ここでは簡単にするために、起動回路(スタートアップ回路)は省略してある。以下の動作説明や各実施例についても起動回路(スタートアップ回路)に関しては省略するものとする。
<実施例1−1−1>
図22は、本発明請求項1に記載されたCMOS基準電圧発生回路の一実施例の回路構成を示す図である。図22は、図21において第1の電流−電圧変換回路(I-V1)をダイオードD1と抵抗R2が並列接続された並列回路とし、第2の電流−電圧変換回路(I-V2)を複数のダイオードD2と抵抗R3が並列接続された並列回路にさらに直列に抵抗R1が直列接続された直列回路となり、さらにこの直列回路に抵抗R4が並列接続された複合並列回路とし、第3の電流−電圧変換回路(I-V3)は抵抗のみから構成されている。
図22は、本発明請求項1に記載されたCMOS基準電圧発生回路の一実施例の回路構成を示す図である。図22は、図21において第1の電流−電圧変換回路(I-V1)をダイオードD1と抵抗R2が並列接続された並列回路とし、第2の電流−電圧変換回路(I-V2)を複数のダイオードD2と抵抗R3が並列接続された並列回路にさらに直列に抵抗R1が直列接続された直列回路となり、さらにこの直列回路に抵抗R4が並列接続された複合並列回路とし、第3の電流−電圧変換回路(I-V3)は抵抗のみから構成されている。
ただし、第1の電流−電圧変換回路(I-V1)および第2の電流−電圧変換回路(I-V2)を全く同一の回路構成とすると動作点が無数となって定まらないために、ここでは第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)ではダイオードの個数が異なるものとする。
比較される第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)では並列接続されるダイオード(またはダイオード接続されたバイポーラトランジスタ)の数を1:Nとする。
具体的には第1の電流−電圧変換回路(I-V1)では、1個のダイオードD1とし、第2の電流−電圧変換回路(I-V2)では2〜4個のダイオードD2を並列接続することを考える。
図22において、ダイオード(またはダイオード接続されたバイポーラトランジスタ)D1、D2の順方向電圧をVF1、VF2とすると、OP amp(AP1)により2つの入力端子電圧が等しく(VA=VB)なるように制御される。
ΔVFはおよそ正の温度特性を持ち、(46)式の()内の温度特性をほぼ相殺できる。
実際にシミュレーション値を図23に示す。VDD=1.3Vの時に、N=2に設定し、R1=0.9578kΩ、R2=43.4kΩ、R3=55kΩ、R4=75kΩ、R5=10kΩとした場合に、Vrefの値は−53℃で372.167mV、−10℃で372.1072mV、0℃で372.1152mV、27℃で372.1468mV、107℃で372.1067mVと、波打つ形の特性が得られた。温度変動幅は0.018%弱までに抑えられている。
本実施例によれば、第2の電流−電圧変換回路(I-V2)に新たに並列抵抗R4を追加したことで、図9の回路よりも温度特性を小さくできる。
<実施例1−1−2>
これまでに詳細に説明した本請求項1の実施例(図21)では、所定の電圧が等しくなるように制御する制御手段として、OP ampの場合を例にして説明してきた。しかし、OP ampの代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いることができる。
これまでに詳細に説明した本請求項1の実施例(図21)では、所定の電圧が等しくなるように制御する制御手段として、OP ampの場合を例にして説明してきた。しかし、OP ampの代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いることができる。
具体的には、元となるOP ampを制御手段に用いた基準電圧回路の回路ブロックである図21は、図24、図25、図26のように展開される。
ただし、図25や図26のように、制御回路内の電流−電圧変換回路(I-V)はダイオードの数が少ない第1の電流−電圧変換回路(I-V1)を選択するのがチップ面積を小さくする目的にかなうが、ダイオードの数が多くなる第2の電流−電圧変換回路(I-V2)を選択しても、回路動作上は同一の効果が得られる。
図24において、nチャネルMOSトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、pチャネルMOSトランジスタM3とM4とM5はゲートが共通接続されて、pチャネルMOSトランジスタM4はゲートとドレインが接続されている。したがって、nチャネルMOSトランジスタM1とM2、pチャネルMOSトランジスタM3とM4とM5はそれぞれカレントミラー回路を構成しており、pチャネルMOSトランジスタM3とM4のカレントミラー回路は、nチャネルMOSトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
したがって、MOSトランジスタM1とM3には電流I1が流れ、第1の電流−電圧変換回路(I-V1)を駆動している。同様に、MOSトランジスタM2とM4には電流I2が流れ、第2の電流−電圧変換回路(I-V2)を駆動している。また、MOSトランジスタM5には電流I3が流れ、第3の電流−電圧変換回路(I-V3)を駆動し、出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。図24に示すように、自己バイアス化することで、図21に示した構成におけるOP ampを省略することができる。
図24において、nチャネルMOSトランジスタM1とM2はゲートが共通接続されて、nチャネルMOSトランジスタM1はゲートとドレインが共通接続されている。また、pチャネルMOSトランジスタM3とM4とM5はゲートが共通接続されて、pチャネルMOSトランジスタM4はゲートとドレインが共通接続されている。したがって、nチャネルMOSトランジスタM1とM2、pチャネルMOSトランジスタM3とM4とM5はそれぞれカレントミラー回路を構成しており、pチャネルMOSトランジスタM3とM4のカレントミラー回路はnチャネルMOSトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
ここで、nチャネルMOSトランジスタM1とM2に流れる電流は比例し、nチャネルMOSトランジスタM1とM2とがトランジスタサイズが等しく、pチャネルMOSトランジスタM3とM4とがトランジスタサイズが等しい場合には、nチャネルMOSトランジスタM1とM2に流れる電流は等しくなる。
このようにして、自己バイアスされることで、nチャネルMOSトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、第1の電流−電圧変換回路(I-V1)の端子電圧VAと第2の電流−電圧変換回路(I-V2)の端子電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図21と同等の特性が得られ、基準電圧回路が実現できる。
ただし、上述した図24に示した基準電圧回路においては、トランジスタのチャネル長変調の影響が出易い。また、簡単にするためにスタートアップ回路は省略している。
<実施例1−1−3>
図25において、第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)にソースが接続されたnチャネルMOSトランジスタM1とM2と、nチャネルMOSトランジスタM1とM2のそれぞれのドレインと電源VDD間に接続され、ドレインとゲートが共通接続されたpチャネルMOSトランジスタM5とM8と、2つの第1の電流−電圧変換回路(I-V1)にソースが接続されゲートが共通接続されたnチャネルMOSトランジスタM3とM4とはカレントミラー回路を構成し、nチャネルMOSトランジスタM3とM4のそれぞれのドレインと電源VDD間に接続されたpチャネルMOSトランジスタM6とM9と、nチャネルMOSトランジスタM1とM2のゲートが共通接続され、nチャネルMOSトランジスタM3のドレインに接続され、pチャネルMOSトランジスタM8とM9のゲートは共通接続されてカレントミラー回路を構成している。
図25において、第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)にソースが接続されたnチャネルMOSトランジスタM1とM2と、nチャネルMOSトランジスタM1とM2のそれぞれのドレインと電源VDD間に接続され、ドレインとゲートが共通接続されたpチャネルMOSトランジスタM5とM8と、2つの第1の電流−電圧変換回路(I-V1)にソースが接続されゲートが共通接続されたnチャネルMOSトランジスタM3とM4とはカレントミラー回路を構成し、nチャネルMOSトランジスタM3とM4のそれぞれのドレインと電源VDD間に接続されたpチャネルMOSトランジスタM6とM9と、nチャネルMOSトランジスタM1とM2のゲートが共通接続され、nチャネルMOSトランジスタM3のドレインに接続され、pチャネルMOSトランジスタM8とM9のゲートは共通接続されてカレントミラー回路を構成している。
第3の電流−電圧変換回路(I-V3)にドレインが接続されソースが電源VDDに接続されゲートがトランジスタM5、M6のゲートに共通接続されたpチャネルMOSトランジスタM7を備え、pチャネルMOSトランジスタM5、M6、M7はカレントミラー回路を構成している。
したがって、トランジスタM1とM5には電流I1が流れ、第1の電流−電圧変換回路(I-V1)を駆動し、端子電圧VAを得ている。
同様に、MOSトランジスタM2とM8には電流I2が流れ、第2の電流−電圧変換回路(I-V2)を駆動し、端子電圧VBを得ている。また、MOSトランジスタM7には電流I3が流れ、第3の電流−電圧変換回路(I-V3)を駆動し、端子電圧Vrefを得ている。
なお、図25において、MOSトランジスタM7はトランジスタM5、M6とカレントミラー回路を構成しているが、MOSトランジスタM7のゲートをトランジスタM8、M9のゲートと共通接続し、MOSトランジスタM8、M9とカレントミラー回路を構成しても良い。
本実施例の動作を以下に説明する。図25において、第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)に接続するnチャネルMOSトランジスタM1とM2のそれぞれに流れる電流は、pチャネルMOSトランジスタM5とM6からなるカレントミラー回路とpチャネルMOSトランジスタM8とM9からなるカレントミラー回路を介して、nチャネルMOSトランジスタM3とM4からなるカレントミラー回路において、電流比較され、nチャネルMOSトランジスタM1とM2のそれぞれに流れる電流が等しくなるように、nチャネルMOSトランジスタM1とM2の共通ゲートが制御される。
したがって、nチャネルMOSトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、第1の電流−電圧変換回路(I-V1)に印加される電圧VAと第2の電流−電圧変換回路(I-V2)に印加される電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。
すなわち、図21と同等の特性が得られ、基準電圧回路が実現できる。ここで、2つの第1の電流−電圧変換回路(I-V1)はnチャネルMOSトランジスタM3とM4のそれぞれのゲート−ソース間電圧が等しくなり、もって、nチャネルMOSトランジスタM3とM4のそれぞれのドレイン電圧が等しくなるように挿入している。
したがって、pチャネルMOSトランジスタM5とM6とM7からなるカレントミラー回路を介して、MOSトランジスタM7には電流I1に比例する電流I3が流れ、第3の電流−電圧変換回路(I-V3)を駆動し、端子電圧Vrefが得られる。
<実施例1−1−4>
図26において、pチャネルMOSトランジスタM4のソースと電源VDD間には抵抗R0が挿入され、pチャネルMOSトランジスタM5とゲート電圧が共通であるから、等しい電流が流せるように、pチャネルMOSトランジスタM4のトランジスタサイズはpチャネルMOSトランジスタM5のトランジスタサイズよりも大きくしてある。
図26において、pチャネルMOSトランジスタM4のソースと電源VDD間には抵抗R0が挿入され、pチャネルMOSトランジスタM5とゲート電圧が共通であるから、等しい電流が流せるように、pチャネルMOSトランジスタM4のトランジスタサイズはpチャネルMOSトランジスタM5のトランジスタサイズよりも大きくしてある。
ここで、pチャネルMOSトランジスタM4とM5からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。この逆ワイドラーカレントミラー回路(M4、M5)により、nチャネルMOSトランジスタM1、M2がバイアスされ、それぞれ第1、第2の電流−電圧変換回路(I-V1、I-V2)を駆動している。ここで、nチャネルMOSトランジスタM3のゲートとドレインは共通接続され、nチャネルMOSトランジスタM1、M2のゲートに接続されており、nチャネルMOSトランジスタM1、M2、M3はカレントミラー回路を構成している。
nチャネルMOSトランジスタM3を駆動しているpチャネルMOSトランジスタM6は、ゲートが逆ワイドラーカレントミラー回路の出力を構成しているpチャネルMOSトランジスタM5のドレインに接続されている。
またnチャネルMOSトランジスタM3のソースは第4の電流−電圧変換回路(I-V1)に接続され、第4の電流−電圧変換回路(I-V1)を駆動している。この第4の電流−電圧変換回路(I-V1)は、nチャネルMOSトランジスタM1、M2、M3に流れる電流が等しくなるように挿入されている。
pチャネルMOSトランジスタM7のゲートはpチャネルMOSトランジスタM5のゲートに共通接続されてカレントミラー回路を構成しており、pチャネルMOSトランジスタM7に流れる電流I3が第3の電流−電圧変換回路(I-V3)を駆動し、電圧変換されて基準電圧Vrefを得る。
図26の本実施例の動作を以下に説明する。nチャネルMOSトランジスタM1に流れる電流が大きくなると、その分だけpチャネルMOSトランジスタM4に流れる電流が大きくなる。しかし、pチャネルMOSトランジスタM5に流れる電流はそれ以上に大きくなるために、nチャネルMOSトランジスタM2では、増えた分の電流を流しきれなくなり、pチャネルMOSトランジスタM5のドレイン電圧が高くなり、pチャネルMOSトランジスタM5のドレインにゲートが接続されたpチャネルMOSトランジスタM6に流れる電流が減少する。したがって、ドレイン電流が共通であるnチャネルMOSトランジスタM3に流れる電流も減少する。
ここで、nチャネルMOSトランジスタM3とnチャネルMOSトランジスタM2はカレントミラー回路を構成しており、nチャネルMOSトランジスタM1とnチャネルMOSトランジスタM2とはゲート電圧が共通になっているから、トランジスタM1-M3の共通ゲート電圧が低下し、したがって、nチャネルMOSトランジスタM1に流れる電流も減少する。
したがって、nチャネルMOSトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、第1の電流−電圧変換回路(I-V1)に印加される電圧VAと、第2の電流−電圧変換回路(I-V2)に印加される電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図21と同等の特性が得られ、基準電圧回路が実現できる。ここで、第1の電流−電圧変換回路(I-V1)はnチャネルMOSトランジスタM3のゲート−ソース間電圧がnチャネルMOSトランジスタM1とM2のそれぞれのドレイン電圧が等しくなるように挿入している。
こうして、nチャネルMOSトランジスタM1とM2に流れる電流I1、I2が等しくなるように制御され、pチャネルMOSトランジスタM7に流れる電流I3もI1、I2に比例する。したがって、第3の電流−電圧変換回路(I-V3)に電流I3を流し込み、端子電圧Vrefが得られる。
<実施例1−2−1>
図24を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)、第3の電流−電圧変換回路(I-V3)を、元となるOP ampを制御手段に用いた図22の第1の電流−電圧変換回路(I-V1)(ダイオードD1と抵抗R2の並列回路)、第2の電流−電圧変換回路(I-V2)(複数のダイオードD2と抵抗R3の並列回路に直列接続された抵抗R1からなる回路にR4が並列接続される)、第3の電流−電圧変換回路(I-V3)(抵抗R5)に置き換えると、OP ampの代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図27に具体的な実現回路を示す。
図24を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)、第3の電流−電圧変換回路(I-V3)を、元となるOP ampを制御手段に用いた図22の第1の電流−電圧変換回路(I-V1)(ダイオードD1と抵抗R2の並列回路)、第2の電流−電圧変換回路(I-V2)(複数のダイオードD2と抵抗R3の並列回路に直列接続された抵抗R1からなる回路にR4が並列接続される)、第3の電流−電圧変換回路(I-V3)(抵抗R5)に置き換えると、OP ampの代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図27に具体的な実現回路を示す。
図27の回路は、図22のOP ampを、図24のカレントミラー回路(M1、M2)で置き換えたものである。図27を参照すると、電源VDDにソースが接続されゲートが共通接続されたpチャネルMOSトランジスタM3、M4、M5を備え、MOSトランジスタM4のドレインとゲートは接続され、pチャネルMOSトランジスタM3のドレインにドレインとゲートが接続されたnチャネルMOSトランジスタM1と、pチャネルMOSトランジスタM4のドレインにドレインが接続されたnチャネルMOSトランジスタM2とを備えている。MOSトランジスタM1のソースとグランド間には、ダイオードD1と抵抗R2の並列回路からなる第1の電流電圧変換回路(I-V1)が接続され、MOSトランジスタM2のソースとグランド間には、複数のダイオードD2と抵抗R3の並列回路と該並列回路に直列接続された抵抗R1からなる回路に並列接続された抵抗R4からなる第2の電流電圧変換回路(I-V2)が接続され、MOSトランジスタM3のソースとグランド間には、抵抗R5からなる第3の電流電圧変換回路(I-V3)が接続されている。
<実施例1−2−2>
図25を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)、第3の電流−電圧変換回路(I-V3)を、元となるOP ampを制御手段に用いた図22の第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)、第3の電流−電圧変換回路(I-V3)に置き換えると、OP ampの代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。
図25を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)、第3の電流−電圧変換回路(I-V3)を、元となるOP ampを制御手段に用いた図22の第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)、第3の電流−電圧変換回路(I-V3)に置き換えると、OP ampの代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。
図28に具体的な実現回路を示す。図25及び図28を参照すると、トランジスタM1のソースとグランド間に接続する第1の電流−電圧変換回路(I-V1)は、ダイオードD1と抵抗R2の並列回路からなり、nチャネルMOSトランジスタM3、M4のソースとグランド間にそれぞれ接続する第1の電流−電圧変換回路(I-V1)は、ダイオードD4と抵抗R6の並列回路、ダイオードD3と抵抗R5の並列回路からなり、nチャネルMOSトランジスタM2のソースとグランド間に接続する第2の電流−電圧変換回路(I-V2)は、複数のダイオードD2と抵抗R3の並列回路に直列接続された抵抗R1からなる回路に抵抗R4が並列接続されている。pチャネルMOSトランジスタM7のドレインとグランド間に接続される第3の電流−電圧変換回路(I-V3)は抵抗R7からなる。
<実施例1−2−3>
図26を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)、第3の電流−電圧変換回路(I-V3)を、元となるOP ampを制御手段に用いた図22の第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)、第3の電流−電圧変換回路(I-V3)に置き換えると、OP ampの代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図29に具体的な実現回路を示す。図25及び図29を参照すると、トランジスタM1のソースとグランド間に接続する第1の電流−電圧変換回路(I-V1)は、ダイオードD1と抵抗R2の並列回路からなり、トランジスタM3のソースとグランド間にそれぞれ接続する第1の電流−電圧変換回路(I-V1)は、ダイオードD3と抵抗R5の並列回路からなり、トランジスタM2のソースとグランド間に接続する第2の電流−電圧変換回路(I-V2)は、複数のダイオードD2と抵抗R3の並列回路に直列接続された抵抗R1からなる回路にR4が並列接続されている。トランジスタM7のドレインとグランド間に接続される第3の電流−電圧変換回路(I-V3)は抵抗R7からなる。
図26を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)、第3の電流−電圧変換回路(I-V3)を、元となるOP ampを制御手段に用いた図22の第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)、第3の電流−電圧変換回路(I-V3)に置き換えると、OP ampの代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図29に具体的な実現回路を示す。図25及び図29を参照すると、トランジスタM1のソースとグランド間に接続する第1の電流−電圧変換回路(I-V1)は、ダイオードD1と抵抗R2の並列回路からなり、トランジスタM3のソースとグランド間にそれぞれ接続する第1の電流−電圧変換回路(I-V1)は、ダイオードD3と抵抗R5の並列回路からなり、トランジスタM2のソースとグランド間に接続する第2の電流−電圧変換回路(I-V2)は、複数のダイオードD2と抵抗R3の並列回路に直列接続された抵抗R1からなる回路にR4が並列接続されている。トランジスタM7のドレインとグランド間に接続される第3の電流−電圧変換回路(I-V3)は抵抗R7からなる。
<実施例2>
図30は、本発明請求項2に記載されたCMOS基準電圧発生回路の一実施例の回路構成を示す図である。
図30は、本発明請求項2に記載されたCMOS基準電圧発生回路の一実施例の回路構成を示す図である。
図30を参照すると、本実施例は、図21において、第1の電流−電圧変換回路(I-V1)を、ダイオード(D1)と、抵抗(R2aとR2b)が並列接続された並列回路とし、該並列接続された抵抗(R2aとR2b)の中間端子電圧を所定の出力電圧とする。第2の電流−電圧変換回路(I-V2)を、複数のダイオード(D2)と抵抗(R3)が並列接続された並列回路にさらに直列に抵抗(R1)が直列接続された直列回路となり、さらにこの直列回路に抵抗(R4aとR4b)が並列接続された複合並列回路とし、該並列接続された抵抗(R4aとR4b)の中間端子電圧を所定の出力電圧とする。第3の電流−電圧変換回路(I-V3)は抵抗R5のみから構成されている。
ただし、ここでは、第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)ではダイオードの個数が異なるものとする。比較される第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)では並列接続されるダイオード(またはダイオード接続されたバイポーラトランジスタ)の数を1:Nとする。具体的には第1の電流−電圧変換回路(I-V1)では1個のダイオードとし、第2の電流−電圧変換回路(I-V2)では2〜4個のダイオードを並列接続することを考える。
本実施例は、図22のOP amp(AP1)の入力電圧を下げることができる。図30に示すように、図22のダイオードD1に並列接続された抵抗R2を、分割してR2aとR2bに変更し、同様に並列接続されている抵抗R4を分割してR4aとR4bに変更し、それぞれの分圧抵抗VA、VBの中間端子とOP amp(AP1)の逆相入力端子(−)、正相入力端子(+)を接続することでOP amp(AP1)への入力電圧を下げるようにしたものである。
ここで、
R3a+R3b=R3 (50)
R6a+R6b=R6 (51)
とし、
R3a/R3b=R6a/R6b (52)
が成り立つように抵抗で分圧比を設定すれば、本実施例は、回路動作においては、図22の場合と、およそ変化はない。したがって、図22と同様の基準電圧Vrefが得られる。
R3a+R3b=R3 (50)
R6a+R6b=R6 (51)
とし、
R3a/R3b=R6a/R6b (52)
が成り立つように抵抗で分圧比を設定すれば、本実施例は、回路動作においては、図22の場合と、およそ変化はない。したがって、図22と同様の基準電圧Vrefが得られる。
<実施例3>
図31は、本発明請求項3に記載されたCMOS基準電圧発生回路の一実施例の回路構成を示す図である。図31に示す構成は、図21において第1の電流−電圧変換回路(I-V1)はダイオード(D1)からなり、第2の電流−電圧変換回路(I-V2)は複数のダイオード(D2)と抵抗(R2)が並列接続された並列回路にさらに直列に抵抗(R1)が直列接続された直列回路となり、さらにこの直列回路に抵抗(R3)が並列接続された複合並列回路とし、第3の電流−電圧変換回路(I-V3)は抵抗のみから構成されている。
図31は、本発明請求項3に記載されたCMOS基準電圧発生回路の一実施例の回路構成を示す図である。図31に示す構成は、図21において第1の電流−電圧変換回路(I-V1)はダイオード(D1)からなり、第2の電流−電圧変換回路(I-V2)は複数のダイオード(D2)と抵抗(R2)が並列接続された並列回路にさらに直列に抵抗(R1)が直列接続された直列回路となり、さらにこの直列回路に抵抗(R3)が並列接続された複合並列回路とし、第3の電流−電圧変換回路(I-V3)は抵抗のみから構成されている。
ただし、ここでは第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)ではダイオードの個数が異なるものとする。比較される第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)では並列接続されるダイオード(またはダイオード接続されたバイポーラトランジスタ)の数を1:Nとする。具体的には第1の電流−電圧変換回路(I-V1)では1個のダイオードとし、第2の電流−電圧変換回路(I-V2)では2〜4個のダイオードを並列接続することを考える。
図27において、ソースが電源VDDに共通に接続されゲートが共通接続されたpチャネルMOSトランジスタM1とM2とM3はカレントミラー回路を構成し、MOSトランジスタM1とM2とM3の共通ゲート電圧はOP amp(AP1)により、OP ampの2つの入力端子電圧が等しくなるように制御され、それによりカレントミラー回路に流れる電流I1、I2、I3が決定される。
図31において、ダイオード(またはダイオード接続されたバイポーラトランジスタ)D1、D2の順方向電圧をVF1、VF2とすると、OP amp(AP1)により2つの入力端子電圧が等しく(VA=VB)なるように制御される。
ここで、カレントミラー回路M1、M2、M3からの出力電流(ドレイン電流)I1、I2、I3が等しいとすると、
I1=I2=I3 (53)
となる。
I1=I2=I3 (53)
となる。
また、電流I1はダイオードD1に流れる。同様に電流I2はN個並列接続されたダイオードD2に流れるI2Aとそれに並列接続された抵抗R2に流れるI2Bと並列抵抗R3に流れるI2Cとに分流される。
したがって、
I2=I2A+I2B+I2C (54)
である。
I2=I2A+I2B+I2C (54)
である。
ここで、
I2B=VF2/R2 (55)
I2C=VF1/R3 (56)
である。
I2B=VF2/R2 (55)
I2C=VF1/R3 (56)
である。
また、
ΔVF=VF1−VF2 (57)
とおくと、
I2=VF1/R3+ΔVF /R1 (58)
となり、
得られる基準電圧Vrefは
Vref=R4I3=(R4/R3){VF1+(R3/R1)ΔVF} (59)
と表される。
ΔVF=VF1−VF2 (57)
とおくと、
I2=VF1/R3+ΔVF /R1 (58)
となり、
得られる基準電圧Vrefは
Vref=R4I3=(R4/R3){VF1+(R3/R1)ΔVF} (59)
と表される。
(59)式で、R4/R3<1に設定し、{}内は負の温度特性を持つVF1と正の温度特性を持つΔVFで温度特性が相殺されるように、R3/R1の値を設定すれば良い。
ΔVFは線形な正の温度特性を持つのではなく、ln{}の{}内の分母は正の温度特性を有する関数であり、{}は負の温度特性を持つ。さらに対数圧縮され、ΔVFは、線形な正の温度特性を持つのではなく、低温で値が大きくなり、高温で値が小さくなる。
したがって、(59)式においては{}内では、ダイオードのVF1が持つ温度非直線性をΔVFが相殺するように設定できる。
実際にシミュレーション値を図32に示す。VDD=1.3Vの時に、N=4に設定し、R1=1.2405kΩ、R2=20kΩ、R3=100kΩ、R4=10kΩとした場合に、Vrefの値は−53℃で602.3mV、−10℃で601.123mV、0℃で601.215mV、27℃で601.683mV、107℃で601.856mVと、波打つ形の特性が得られた。温度変動幅は0.2%弱までに抑えられている。
<実施例3-1>
図31を参照して説明した実施例において、OP ampの代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図33に具体的な実現回路を示す。図33を参照すると、図31のOP ampの代わりに、カレントミラー回路(M1、M2)が設けられている。
図31を参照して説明した実施例において、OP ampの代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図33に具体的な実現回路を示す。図33を参照すると、図31のOP ampの代わりに、カレントミラー回路(M1、M2)が設けられている。
<実施例3−2>
図31を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)、第3の電流−電圧変換回路(I-V3)を、元となるOP ampを制御手段に用いた図19の第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)、第3の電流−電圧変換回路(I-V3)に置き換えると、OP ampの代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図34に具体的な実現回路を示す。
図31を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)、第3の電流−電圧変換回路(I-V3)を、元となるOP ampを制御手段に用いた図19の第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)、第3の電流−電圧変換回路(I-V3)に置き換えると、OP ampの代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図34に具体的な実現回路を示す。
図34の回路構成は、図25において、トランジスタM1のソースとグランド間に接続する第1の電流−電圧変換回路(I-V1)はダイオードD1からなり、トランジスタM3、M4のソースとグランド間にそれぞれ接続する第1の電流−電圧変換回路(I-V1)は、ダイオードD4、D3からなり、トランジスタM2のソースとグランド間に接続する第2の電流−電圧変換回路(I-V2)は、複数のダイオードD2と抵抗R2の並列回路に直列接続された抵抗R1からなる回路にR3が並列接続されている。トランジスタM7のドレインとグランド間に接続される第3の電流−電圧変換回路(I-V3)は抵抗R4からなる。
<実施例3−3>
図31を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)、第3の電流−電圧変換回路(I-V3)を、元となるOP ampを制御手段に用いた図19の第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)、第3の電流−電圧変換回路(I-V3)に置き換えると、OP ampの代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図35に具体的な実現回路を示す。
図31を参照して説明した実施例において、具体的には第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)、第3の電流−電圧変換回路(I-V3)を、元となるOP ampを制御手段に用いた図19の第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)、第3の電流−電圧変換回路(I-V3)に置き換えると、OP ampの代わりにカレントミラー回路を、所定の電圧が等しくなるように制御する制御手段として用いた基準電圧回路が得られる。図35に具体的な実現回路を示す。
図35を参照すると、本実施例では、逆ワイドラーカレントミラー回路(M4、M5)を備えた図26において、トランジスタM1のソースとグランド間に接続する第1の電流−電圧変換回路(I-V1)はダイオードD1からなり、トランジスタM3のソースとグランド間に接続する第1の電流−電圧変換回路(I-V1)は、ダイオードD3からなり、トランジスタM2のソースとグランド間に接続する第2の電流−電圧変換回路(I-V2)は、複数のダイオードD2と抵抗R2の並列回路に直列接続された抵抗R1からなる回路にR3が並列接続されている。トランジスタM7のドレインとグランド間に接続される第3の電流−電圧変換回路(I-V3)は抵抗R4からなる。
<実施例4>
図36は、本発明請求項4に記載されたCMOS基準電圧発生回路の一実施例の回路構成を示す図である。図36を参照すると、本実施例は、図21において、第1の電流−電圧変換回路(I-V1)はダイオードD1からなり、第2の電流−電圧変換回路(I-V2)は、複数のダイオードD2と抵抗R4が並列接続された並列回路にさらに直列に抵抗R1が直列接続された直列回路となり、さらにこの直列回路に抵抗(R2とR3)が並列接続された複合並列回路とし、該並列接続された抵抗(R2とR3)の中間端子電圧を、所定の出力電圧としている。第3の電流−電圧変換回路(I-V3)は抵抗のみから構成されている。
図36は、本発明請求項4に記載されたCMOS基準電圧発生回路の一実施例の回路構成を示す図である。図36を参照すると、本実施例は、図21において、第1の電流−電圧変換回路(I-V1)はダイオードD1からなり、第2の電流−電圧変換回路(I-V2)は、複数のダイオードD2と抵抗R4が並列接続された並列回路にさらに直列に抵抗R1が直列接続された直列回路となり、さらにこの直列回路に抵抗(R2とR3)が並列接続された複合並列回路とし、該並列接続された抵抗(R2とR3)の中間端子電圧を、所定の出力電圧としている。第3の電流−電圧変換回路(I-V3)は抵抗のみから構成されている。
ただし、ここでは、第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)ではダイオードの個数が異なるものとする。比較される第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)では並列接続されるダイオード(またはダイオード接続されたバイポーラトランジスタ)の数を1:Nとする。具体的には第1の電流−電圧変換回路(I-V1)では1個のダイオードとし、第2の電流−電圧変換回路(I-V2)では2〜6個のダイオードを並列接続することを考える。
図36において、ダイオード(またはダイオード接続されたバイポーラトランジスタ)D1、D2の順方向電圧をVF1、VF2とすると、OP amp(AP1)により2つの入力端子電圧が等しく(VA=VB)なるように制御される。
ここで、カレントミラー回路M1、M2、M3からの出力電流I1、I2、I3が等しいとすると、
I1=I2=I3 (61)
となる。
I1=I2=I3 (61)
となる。
また、電流I1はダイオードD1に流れる。同様に電流I2はN個並列接続されたダイオードD2に流れるI2Aとそれに並列接続された抵抗R4に流れるI2Bと並列抵抗(R2+R3)に流れるI2Cとに分流される。したがって、
I2=I2A+I2B+I2C (62)
である。
I2=I2A+I2B+I2C (62)
である。
ここで、
I2B=VF2/R4 (63)
I2C=VF1/R3 (64)
である。
I2B=VF2/R4 (63)
I2C=VF1/R3 (64)
である。
(67)式で、R5(R1+R2)/(R1R3)<1に設定し、{}内は負の温度特性を持つVF1と正の温度特性を持つΔVFで温度特性が相殺されるようにR3/(R1+R2)の値を設定すれば良い。
ここで、
であるから、ΔVFは線形な正の温度特性を持つのではなく、ln{}の{}内の分母は正の温度特性を有する関数であり、{}は負の温度特性を持つ。さらに対数圧縮されて、ΔVFは線形な正の温度特性を持つのではなく、低温で値が大きくなり、高温で値が小さくなる。
であるから、ΔVFは線形な正の温度特性を持つのではなく、ln{}の{}内の分母は正の温度特性を有する関数であり、{}は負の温度特性を持つ。さらに対数圧縮されて、ΔVFは線形な正の温度特性を持つのではなく、低温で値が大きくなり、高温で値が小さくなる。
したがって、(67)式において、{}内では、ダイオードのVF1が持つ温度非直線性をΔVFが相殺するように設定できる。
実際にシミュレーション値を図37に示す。VDD=1.3Vの時に、N=6に設定し、R1=1.829kΩ、R2=10kΩ、R3=500kΩ、R4=20kΩ、R5=10kΩとした場合に、Vrefの値は−53℃で511.85mV、−10℃で510.589mV、0℃で510.645mV、27℃で511.06mV、107℃で511.75mVと、波打つ形の特性が得られた。温度変動幅は0.25%弱までに抑えられている。
<実施例5>
これまでの説明では、第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)ではダイオード(またはダイオード接続されたバイポーラトランジスタ)としてきた。
これまでの説明では、第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)ではダイオード(またはダイオード接続されたバイポーラトランジスタ)としてきた。
しかし、ベース、コレクタ、エッミタが分離された3端子素子のバイポーラトランジスタが実現できるのであれば、第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)はベースを共通接続して非線形カレントミラー構成とすることができる。
すなわち、第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路を線形カレントミラー回路で自己バイアスすることでも第3世代の基準電圧回路が実現できる。あるいは、第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路を非線形カレントミラー回路で相互バイアスすることでも第3世代の基準電圧回路が実現できる。ここでは、簡単のために、第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路を線形カレントミラー回路で自己バイアスすることで実現される第3世代の基準電圧回路に限って説明する。
図38(a)、(b)、(c)は、本発明請求項8に記載された基準電圧発生回路を構成するための第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路の構成を示す図である。
図39は、本発明請求項8に記載された基準電圧発生回路の一実施例の回路構成を示す図である。
図38(a)の非線形カレントミラー回路は、コレクタとベースが接続され、エミッタが抵抗R2を介して接地され、ベースとエミッタ間に抵抗R1が接続されたnpn型バイポーラトランジスタQ1(エミッタ面積は単位トランジスタのN倍)と、ベースがトランジスタQ1のベースに接続されエミッタが接地されたnpn型バイポーラトランジスタQ2(単位トランジスタ)を備えている。
図38(b)の非線形カレントミラー回路は、図38(a)の構成に抵抗R0が追加されており、トランジスタQ1のエミッタは、直列に接続された抵抗R0と抵抗R2を介して接地され、一端がトランジスタQ1のベースに接続された抵抗R1の他端は、抵抗R0と抵抗R2の接続点に接続されている。
図38(c)の構成は、図38(a)の構成に抵抗R3が追加され、抵抗R3は、トランジスタQ1のコレクタとグランド間に接続されている。
図38に示した回路構成は、本願発明者により逆ワイドラーカレントミラー回路と呼ばれている。
本願においては、バイポ−ラトランジスタのベース−エミッタ間電圧VBEが持つ温度非直線性を補償した基準電圧回路を提供することになるから、逆ワイドラーカレントミラー回路のダイオード接続されたバイポーラトランジスタQ1側(入力側)には更に抵抗が追加される。基本的にはバイポーラトランジスタQ1のベース−エミッタ間に抵抗R1が接続される。
ただし、図38(a)と図38(c)には、そのまま適用されるが、図38(b)には冗長ではあるがエミッタ抵抗R0が挿入される。図38(b)において、エミッタ抵抗R0を零として短絡すると、図38(a)となる。更に、図38(c)ではベース(コレクタ)から抵抗R3が接地されている。
図38に示した非線形カレントミラー回路を用いて基準電圧回路を構成するためには、図39に示すように、非線形カレントミラー回路内のバイポーラトランジスタQ2(不図示)のコレクタにベースが接続されたエミッタ接地の単位トランジスタからなるバイポーラトランジスタQ3を追加し、これら3つのバイポーラトランジスタQ1、Q2、Q3を自己バイアスすれば良い。
図39においては、ソースが電源VDDに共通に接続され、ゲートが共通接続されたMOSトランジスタM1、M2、M3からなる1:1:1のカレントミラー回路で、それぞれバイポーラトランジスタQ1、Q2、Q3を駆動している。
MOSトランジスタM1、M2、M3の共通ゲートは、OPアンプ(AP1)の出力に接続されており、OPアンプの逆相入力端子(−)と正相入力端子(+)は、それぞれ、非線形カレントミラー回路の入力端子(バイポーラトランジスタQ1のベース(コレクタ))と非線形カレントミラー回路の出力端子(バイポーラトランジスタQ2のコレクタ(バイポーラトランジスタQ3のベース))に接続されている。
図38(a)において、ダイオード接続されたバイポーラトランジスタQ1のコレクタ電流IC1が多少増加してもベース−エミッタ間電圧VBE1は、対数圧縮されるためにその変化は小さくなる。したがって、抵抗R1に流れる電流もVBE1に比例するからほぼ一定となる。
一方、抵抗R2にはバイポーラトランジスタQ1の直流電流増幅率hFEが大きくベース電流が無視できるものとすると、コレクタ電流IC1と抵抗R1に流れる電流が加算されて流れる。このために、エミッタ接地されているバイポーラトランジスタQ2のベース−エミッタ間電圧VBE2は多少高くなり、大きなコレクタ電流IC2が流れることになる。この動作はこれまでに知られている逆ワイドラーカレントミラー回路の入出力電流特性と同様になっている。
図38(b)においても、抵抗R0が挿入されているが回路動作はおよそ類似したものである。
さらに、図38(c)においては、図38(a)に示した非線形カレントミラー回路にさらにベースから抵抗R3を追加して接地している。抵抗R3に流れる電流は、バイポーラトランジスタQ2のベース−エミッタ間電圧VBE2に比例し、バイポーラトランジスタQ2のベース−エミッタ間電圧VBE2が多少高くなっても、その分の多少しか増えないが、コレクタ電流IC2としては大きな電流が流れることになる。この動作はこれまでに知られている逆ワイドラーカレントミラー回路の入出力電流特性と類似している。
前述したように、図38(a)、(b)、(c)に示した非線形カレントミラー回路を用いて基準電圧回路を構成するためには、図39に示すように、バイポーラトランジスタQ2のコレクタにベースが接続されたエミッタ接地の単位トランジスタからなるバイポーラトランジスタQ3を追加し、これら3つのバイポーラトランジスタを自己バイアスすれば良い。図39の構成においては、バイポーラトランジスタQ2とQ3に等しい電流を流すことでベース−エミッタ間電圧VBE2とVBE3が互いに等しくなるようにしている。
図39において、MOSトランジスタM1、M2、M3、M4の共通ゲートはOPアンプ(AP1)の出力に接続されており、OPアンプ(AP1)の逆相入力端子(−)と正相入力端子(+)はそれぞれ、非線形カレントミラー回路の入力端子電圧(バイポーラトランジスタQ1のベース(コレクタ)の端子電圧)と非線形カレントミラー回路の出力端子電圧(バイポーラトランジスタQ2のコレクタの端子電圧(バイポーラトランジスタQ3のベースの端子電圧))が等しくなるように制御している。
したがって、
VA=VB (69)
となり、この時のMOSトランジスタM1、M2、M3、M4からなる1:1:1:1のカレントミラー回路の出力電流I1、I2、I3、I4は等しくなり、
I1=I2=I3=I4 (70)
である。
VA=VB (69)
となり、この時のMOSトランジスタM1、M2、M3、M4からなる1:1:1:1のカレントミラー回路の出力電流I1、I2、I3、I4は等しくなり、
I1=I2=I3=I4 (70)
である。
<実施例5−1>
図39における非線形カレントミラー回路として図38(a)の構成を用いると、図40のようになる。
図39における非線形カレントミラー回路として図38(a)の構成を用いると、図40のようになる。
MOSトランジスタM1からの出力電流I1は、I1=IC1+VBE1/R1で与えられ、MOSトランジスタM1からの出力電流I2=IC2より、バイポーラトランジスタQ2とQ1のベース-エミッタ間電圧VBE2とVBE1の差分ΔVBEは、
と表される。
と表される。
なお、図40より、VBE2=VBE1+R2I1より、(73)式のΔVBE=R2I1が成り立つ。
(73)式で、VTは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4%〜0%〜+28.8%の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2%を温度変化幅で割ると、高々−0.337%/℃に過ぎない。この程度の温度変化であれば、R1を設定することで、1/{1−VBE1/(I1R1)}に持たせることが可能であるように思われる。
すなわち、(73)式に示したΔVFの温度特性はln内が温度で変化するために2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は、図11にそれぞれ1点鎖線と2点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。
したがって、得られる基準電圧Vrefは
Vref=RLI4=(RL/R2)ΔVBE (74)
と表される。
Vref=RLI4=(RL/R2)ΔVBE (74)
と表される。
よって、本実施例は、図22に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R2の他方の端子(接地される側の端子とは別の端子)からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例5−2>
同様に、図39における非線形カレントミラー回路として図38(b)の構成を用いると、図41の構成になる。
同様に、図39における非線形カレントミラー回路として図38(b)の構成を用いると、図41の構成になる。
本実施例においても、バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は、(71)式、(72)式で与えられる。MOSトランジスタM1からの出力電流I1は、
I1=IC1+(VBE1+R0IC1)/R1 (75)
で与えられ、MOSトランジスタM1からの出力電流I2=IC2より、バイポーラトランジスタQ2とQ1のベース-エミッタ間電圧VBE2とVBE1の差分ΔVBEは、
と表される。
I1=IC1+(VBE1+R0IC1)/R1 (75)
で与えられ、MOSトランジスタM1からの出力電流I2=IC2より、バイポーラトランジスタQ2とQ1のベース-エミッタ間電圧VBE2とVBE1の差分ΔVBEは、
と表される。
(75)式において、VTは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4%〜0%〜+28.8%の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2%を温度変化幅で割ると高々−0.337%/℃に過ぎない。この程度の温度変化であればR0を小さな値とし、R1を設定することで、1/{1−(VBE1+R0IC1)/(R1I1)}に持たせることが可能であるように思われる。
すなわち、(75)式に示したΔVFの温度特性はln内が温度で変化するために2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は、図11にそれぞれ1点鎖線と2点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。
したがって、得られる基準電圧Vrefは
Vref=RLI4=(RL/R2)(ΔVBE−R0IC1) (77)
と表され、図8に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R2の他方の端子(接地される側の端子とは別の端子)からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
Vref=RLI4=(RL/R2)(ΔVBE−R0IC1) (77)
と表され、図8に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R2の他方の端子(接地される側の端子とは別の端子)からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例5−3>
同様に、図39における非線形カレントミラー回路として図38(c)の構成を用いると図42の構成となる。バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は、(71)式、(72)式で与えられる。MOSトランジスタM1からの出力電流I1は
と表され、MOSトランジスタM2からの出力電流I2はIC2である。したがって、バイポーラトランジスタQ2とQ1のベース-エミッタ間電圧VBE2とVBE1の差分ΔVBEは、
と表される。
同様に、図39における非線形カレントミラー回路として図38(c)の構成を用いると図42の構成となる。バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は、(71)式、(72)式で与えられる。MOSトランジスタM1からの出力電流I1は
と表され、MOSトランジスタM2からの出力電流I2はIC2である。したがって、バイポーラトランジスタQ2とQ1のベース-エミッタ間電圧VBE2とVBE1の差分ΔVBEは、
と表される。
(80)式で、R4/R3<1に設定し、{}内は負の温度特性を持つVBE2と正の温度特性を持つΔVBEで温度特性が相殺されるように、R3/R1の値を設定すれば良い。
また、(79)式に示されるように、ΔVBEは線形な正の温度特性を持つのではなく、ln()の()内の分母は正の温度特性を有する関数であり、()は負の温度特性を持つ。さらに対数圧縮され、ΔVBEは、線形な正の温度特性を持つのではなく、低温で値が大きくなり、高温で値が小さくなる。
したがって、(80)式においては、()内では、VBE2が持つ温度非直線性をΔVBEが相殺するように設定できる。
また、(79)式に示したΔVBEの温度特性はln内が温度で変化するために2次の係数を持ち、図7に示すようなPTAT直線を漸近線とする正の温度特性に近い特性となっている。
したがって、図31に示した基準電圧回路と同等の特性が得られるものと期待できる。
<実施例6>
非線形カレントミラー回路において、いずれの端子電圧が任意(不定)にはならないなら、図39に示したバイポーラトランジスタQ3が不要となり、削除することができる。
非線形カレントミラー回路において、いずれの端子電圧が任意(不定)にはならないなら、図39に示したバイポーラトランジスタQ3が不要となり、削除することができる。
図43に示す基準電圧回路において、非線形カレントミラー回路の入力端子と出力端子にOPアンプ(AP1)の逆相入力端子(-)と正相入力端子(+)がそれぞれ接続されている。
ここで、非線形カレントミラー回路は、図38等を参照して説明した2つのバイポーラトランジスタQ1、Q2を含んでいる。また、OPアンプの出力端子は、ソースが電源VDDに接続されゲートが共通接続されたpチャネルMOSトランジスタM1、M2(線形カレントミラー回路を構成する)の共通ゲートに接続されている。さらに、ソースが電源VDDに接続されゲートがM1、M2と共通接続されたpチャネルMOSトランジスタM3(線形カレントミラー回路のもう一方の出力である)のドレインは、一端がグランドに接続された抵抗RLの他端に接続され、抵抗RLの端子電圧が基準電圧Vrefとなっている。
図43に示す基準電圧回路において、第1、第2のバイポーラトランジスタ(例えば図38のQ1、Q2参照)を含む非線形カレントミラー回路の入力端子の電圧と出力端子の電圧が等しくなるように、OPアンプ(AP1)の逆相入力端子(−)と正相入力端子(+)がそれぞれ接続され、OPアンプ(AP1)の出力端子は線形カレントミラー回路を構成するトランジスタM1、M2の共通ゲート電圧を制御しており、線形カレントミラー回路のもう一方の出力であるMOSトランジスタM3のドレインは抵抗RLに接続され、抵抗RLにて電流−電圧変換されて基準電圧Vrefを出力している。
図43において、MOSトランジスタM1、M2、M3からなる1:1:1のカレントミラー回路でそれぞれバイポーラトランジスタQ1、Q2を駆動している。MOSトランジスタM1、M2、M3の共通ゲートはOPアンプ(AP1)の出力に接続されており、OPアンプの逆相入力端子(−)と正相入力端子(+)は、非線形カレントミラー回路のバイポーラトランジスタQ1(図38参照)のベース(コレクタ)の端子電圧とバイポーラトランジスタQ2(図38参照)のコレクタの端子電圧(バイポーラトランジスタQ3のベースの端子電圧)が等しくなるように制御している。したがって、
VA=VB (80)
となり、この時のMOSトランジスタM1、M2、M3からなる1:1:1のカレントミラー回路の出力電流I1、I2、I3は等しくなり、
I1=I2=I3 (81)
である。
VA=VB (80)
となり、この時のMOSトランジスタM1、M2、M3からなる1:1:1のカレントミラー回路の出力電流I1、I2、I3は等しくなり、
I1=I2=I3 (81)
である。
<実施例6−1>
図44に示す基準電圧回路は、第1、第2のバイポーラトランジスタQ1、Q2を含む非線形カレントミラー回路を有する。第1のバイポーラトランジスタQ1はエミッタ面積が単位バイポーラトランジスタのN倍であり、ベースとコレクタが共通接続されて非線形カレントミラー回路の入力端子を構成し、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地されている。一方、第2のバイポーラトランジスタQ2は単位バイポーラトランジスタであり、エミッタは直接接地され、コレクタは抵抗R3を介して接地され、コレクタが非線形カレントミラー回路の出力端子を構成している。
図44に示す基準電圧回路は、第1、第2のバイポーラトランジスタQ1、Q2を含む非線形カレントミラー回路を有する。第1のバイポーラトランジスタQ1はエミッタ面積が単位バイポーラトランジスタのN倍であり、ベースとコレクタが共通接続されて非線形カレントミラー回路の入力端子を構成し、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地されている。一方、第2のバイポーラトランジスタQ2は単位バイポーラトランジスタであり、エミッタは直接接地され、コレクタは抵抗R3を介して接地され、コレクタが非線形カレントミラー回路の出力端子を構成している。
また、OPアンプ(AP1)により、VA=VBに制御されるから、
VBE1+R2I1=R3(I2−IC2)=VBE2 (82)
VBE1+R2I1=R3(I2−IC2)=VBE2 (82)
MOSトランジスタM1の出力電流(ドレイン電流)I1は、バイポーラトランジスタQ1のコレクタ電流IC1にVBE1/R1を加えた値であり
I1=IC1+VBE1/R1 (82-1)
MOSトランジスタM2の出力電流(ドレイン電流)I2は、バイポーラトランジスタQ2のコレクタ電流IC2にVBE2/R3を加えた値である。
I2=IC2+VBE2/R3 (82-2)
I1=IC1+VBE1/R1 (82-1)
MOSトランジスタM2の出力電流(ドレイン電流)I2は、バイポーラトランジスタQ2のコレクタ電流IC2にVBE2/R3を加えた値である。
I2=IC2+VBE2/R3 (82-2)
(83)式において、VTは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4%〜0%〜+28.8%の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2%を温度変化幅で割ると高々−0.337%/℃に過ぎない。この程度の温度変化であれば、R1、R2、R3を設定することで、{1−VBE2/(R3I1)}/{1−VBE1/(R1I1)}に持たせることが可能であるように思われる。
すなわち、(83)式に示したΔVFの温度特性はln内が温度で変化するために2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は、図11にそれぞれ1点鎖線と2点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。
したがって、得られる基準電圧Vrefは
Vref=RLI3=(RL/R2)ΔVBE (84)
と表され、図14に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
Vref=RLI3=(RL/R2)ΔVBE (84)
と表され、図14に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例6−2>
図45に示す基準電圧回路は、第1、第2のバイポーラトランジスタQ1、Q2を含む非線形カレントミラー回路を有する。第1のバイポーラトランジスタQ1はエミッタ面積が単位バイポーラトランジスタのN倍であり、ベースとコレクタが共通接続されて非線形カレントミラー回路の入力端子を構成し、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地され、コレクタ(ベース)は抵抗R3を介して接地されている。一方、第2のバイポーラトランジスタQ2は単位バイポーラトランジスタであり、エミッタは直接接地され、コレクタは抵抗R4を介して接地され、コレクタが非線形カレントミラー回路の出力端子を構成している。
図45に示す基準電圧回路は、第1、第2のバイポーラトランジスタQ1、Q2を含む非線形カレントミラー回路を有する。第1のバイポーラトランジスタQ1はエミッタ面積が単位バイポーラトランジスタのN倍であり、ベースとコレクタが共通接続されて非線形カレントミラー回路の入力端子を構成し、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地され、コレクタ(ベース)は抵抗R3を介して接地されている。一方、第2のバイポーラトランジスタQ2は単位バイポーラトランジスタであり、エミッタは直接接地され、コレクタは抵抗R4を介して接地され、コレクタが非線形カレントミラー回路の出力端子を構成している。
また、OPアンプにより、VA=VBに制御されるから、
VBE1+R2(I1−VBE2/R3)=R3(I2−IC2)=VBE2 (85)
VBE1+R2(I1−VBE2/R3)=R3(I2−IC2)=VBE2 (85)
MOSトランジスタM1の出力電流(ドレイン電流)I1は、バイポーラトランジスタQ1のコレクタ電流IC1にVBE1/R1、VBE2/R3を加えた値であり
I1=IC1+VBE1/R1+VBE2/R3 (85-1)
MOSトランジスタM2の出力電流(ドレイン電流)I2は、バイポーラトランジスタQ2のコレクタ電流IC2にVBE2/R4を加えた値である。
I2=IC2+VBE2/R4 (85-2)
I1=IC1+VBE1/R1+VBE2/R3 (85-1)
MOSトランジスタM2の出力電流(ドレイン電流)I2は、バイポーラトランジスタQ2のコレクタ電流IC2にVBE2/R4を加えた値である。
I2=IC2+VBE2/R4 (85-2)
(87)式において、ΔVBEが正の温度特性を持つ場合、(73)式の()内の温度特性を相殺することができる。ただし、(86)式に示したΔVBEの温度特性はln内が温度で変化するために2次の係数を持ち、図7に示すようなPTAT直線を漸近線とする正の温度特性に設定することができる。したがって、本実施例は、図22に示した基準電圧回路と同等の特性が得られるものと期待できる。
<実施例6−3>
図46に示す基準電圧回路は、第1、第2のバイポーラトランジスタQ1、Q2を含む非線形カレントミラー回路を有する。第1のバイポーラトランジスタQ1はエミッタ面積が単位バイポーラトランジスタのN倍であり、ベースとコレクタが共通接続されて非線形カレントミラー回路の入力端子を構成し、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地されている。一方、第2のバイポーラトランジスタQ2は単位バイポーラトランジスタであり、コレクタ−エミッタ間には抵抗R4が接続され、エミッタ抵抗R3を介して接地され、コレクタが非線形カレントミラー回路の出力端子を構成している。
図46に示す基準電圧回路は、第1、第2のバイポーラトランジスタQ1、Q2を含む非線形カレントミラー回路を有する。第1のバイポーラトランジスタQ1はエミッタ面積が単位バイポーラトランジスタのN倍であり、ベースとコレクタが共通接続されて非線形カレントミラー回路の入力端子を構成し、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地されている。一方、第2のバイポーラトランジスタQ2は単位バイポーラトランジスタであり、コレクタ−エミッタ間には抵抗R4が接続され、エミッタ抵抗R3を介して接地され、コレクタが非線形カレントミラー回路の出力端子を構成している。
また、OPアンプにより、VA=VBに制御されるから、
VBE1+R2(I1−VBE1/R1)=VBE2+R3(I2−VBE2/R4) (88)
VBE1+R2(I1−VBE1/R1)=VBE2+R3(I2−VBE2/R4) (88)
MOSトランジスタM1の出力電流(ドレイン電流)I1は、バイポーラトランジスタQ1のコレクタ電流IC1にVBE1/R1を加えた値であり
I1=IC1+VBE1/R1 (88-1)
MOSトランジスタM2の出力電流(ドレイン電流)I2は、バイポーラトランジスタQ2のコレクタ電流IC2にVBE2/R4を加えた値である。
I2=IC2+VBE2/R4 (88-2)
I1=IC1+VBE1/R1 (88-1)
MOSトランジスタM2の出力電流(ドレイン電流)I2は、バイポーラトランジスタQ2のコレクタ電流IC2にVBE2/R4を加えた値である。
I2=IC2+VBE2/R4 (88-2)
(89)式において、VTは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4%〜0%〜+28.8%の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2%を温度変化幅で割ると高々−0.337%/℃に過ぎない。この程度の温度変化であれば、R1、R2、R3を設定することで、{1−VBE2/(R4I1)}/{1−VBE1/(R1I1)}に持たせることが可能であるように思われる。
すなわち、(89)式に示したΔVBEの温度特性はln内が温度で変化するために2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は、図11にそれぞれ1点鎖線と2点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。
したがって、得られる基準電圧Vrefは
Vref=RLI3={(RL/(R3−R2))ΔVBE (90)
と表され、図10に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R2とR3の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
Vref=RLI3={(RL/(R3−R2))ΔVBE (90)
と表され、図10に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R2とR3の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例6−4>
図47に示す基準電圧回路は、第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路を有する。第1のバイポーラトランジスタQ1はエミッタ面積が単位バイポーラトランジスタのN倍であり、ベースとコレクタが共通接続されて非線形カレントミラー回路の入力端子を構成し、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地され、コレクタ(ベース)は抵抗R3を介して接地されている。一方、第2のバイポーラトランジスタQ2は単位バイポーラトランジスタであり、コレクタ−エミッタ間には抵抗R5が接続され、エミッタ抵抗R4を介して接地され、コレクタが非線形カレントミラー回路の出力端子を構成している。
図47に示す基準電圧回路は、第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路を有する。第1のバイポーラトランジスタQ1はエミッタ面積が単位バイポーラトランジスタのN倍であり、ベースとコレクタが共通接続されて非線形カレントミラー回路の入力端子を構成し、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地され、コレクタ(ベース)は抵抗R3を介して接地されている。一方、第2のバイポーラトランジスタQ2は単位バイポーラトランジスタであり、コレクタ−エミッタ間には抵抗R5が接続され、エミッタ抵抗R4を介して接地され、コレクタが非線形カレントミラー回路の出力端子を構成している。
また、OPアンプ(AP1)により、VA=VBに制御されるから、
R3(I1−IC1−VBE1/R1)=VBE2+R4(I1−VBE2/R5) (91)
R3(I1−IC1−VBE1/R1)=VBE2+R4(I1−VBE2/R5) (91)
MOSトランジスタM1の出力電流(ドレイン電流)I1は、バイポーラトランジスタQ1のコレクタ電流IC1にVBE1/R1、(VBE2+R4I4)/R3を加えた値であり
I1=IC1+VBE1/R1+(VBE2+R4I4)/R3 (91-1)
MOSトランジスタM2の出力電流(ドレイン電流)I2は、バイポーラトランジスタQ2のコレクタ電流IC2にVBE2/R5を加えた値である。
I2=IC2+VBE2/R5 (91-2)
I1=IC1+VBE1/R1+(VBE2+R4I4)/R3 (91-1)
MOSトランジスタM2の出力電流(ドレイン電流)I2は、バイポーラトランジスタQ2のコレクタ電流IC2にVBE2/R5を加えた値である。
I2=IC2+VBE2/R5 (91-2)
ΔVBEが正の温度特性を持つなら、(93)式の()内の温度特性を相殺することができる。ただし、(92)式に示したΔVBEの温度特性は、ln内が温度で変化するために2次の係数を持ち、図7に示すようなPTAT直線を漸近線とする正の温度特性に設定することができる。
したがって、図15に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R4の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例6−5>
図48に示す基準電圧回路は、第1、第2のバイポーラトランジスタQ1、Q2を含む非線形カレントミラー回路を有する。第1のバイポーラトランジスタQ1はエミッタ面積が単位バイポーラトランジスタのN倍であり、ベースとコレクタが共通接続されて非線形カレントミラー回路の入力端子を構成し、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地され、コレクタ(ベース)は抵抗R3を介して接地されている。一方、第2のバイポーラトランジスタQ2は単位バイポーラトランジスタであり、コレクタ−エミッタ間には抵抗R5が接続され、エミッタ抵抗R4を介して接地され、コレクタは抵抗R6を介して接地され、コレクタが非線形カレントミラー回路の出力端子を構成している。
図48に示す基準電圧回路は、第1、第2のバイポーラトランジスタQ1、Q2を含む非線形カレントミラー回路を有する。第1のバイポーラトランジスタQ1はエミッタ面積が単位バイポーラトランジスタのN倍であり、ベースとコレクタが共通接続されて非線形カレントミラー回路の入力端子を構成し、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地され、コレクタ(ベース)は抵抗R3を介して接地されている。一方、第2のバイポーラトランジスタQ2は単位バイポーラトランジスタであり、コレクタ−エミッタ間には抵抗R5が接続され、エミッタ抵抗R4を介して接地され、コレクタは抵抗R6を介して接地され、コレクタが非線形カレントミラー回路の出力端子を構成している。
また、OPアンプ(AP1)により、VA=VBに制御されるから、
R3(I1−IC1−VBE1/R1)=R6(I1−IC2−VBE2/R5) (94)
R3(I1−IC1−VBE1/R1)=R6(I1−IC2−VBE2/R5) (94)
MOSトランジスタM1の出力電流(ドレイン電流)I1は、バイポーラトランジスタQ1のコレクタ電流IC1にVBE1/R1、VA/R3を加えた値であり
I1=IC1+VBE1/R1+VA/R3 (94-1)
MOSトランジスタM2の出力電流(ドレイン電流)I2は、バイポーラトランジスタQ2のコレクタ電流IC2にVBE2/R5、VA/R6を加えた値である。
I2=IC2+VBE2/R5+VA/R6 (94-2)
I1=IC1+VBE1/R1+VA/R3 (94-1)
MOSトランジスタM2の出力電流(ドレイン電流)I2は、バイポーラトランジスタQ2のコレクタ電流IC2にVBE2/R5、VA/R6を加えた値である。
I2=IC2+VBE2/R5+VA/R6 (94-2)
(96)式において、VAが負の温度特性を持ちΔVBEは正の温度特性を持つ場合、(96)式の()内の温度特性を相殺することができる。ただし、(95)式に示したΔVBEの温度特性は、ln内が温度で変化するために2次の係数を持ち、図7に示すようなPTAT直線を漸近線とする正の温度特性に設定することができる。したがって、図17に示した基準電圧回路と同等の特性が得られるものと期待できる。
<実施例7>
図39に示した基準電圧回路においては、非線形カレントミラー回の2つの端子電圧VA、VBを等しく制御する手段としてOPアンプ(AP1)を用いた。しかし、より低電圧動作と低消費電流を追及し、素子バラツキに対する耐性も考慮すると、OPアンプを取り除いた自己バイアス手法が有効になる。
図39に示した基準電圧回路においては、非線形カレントミラー回の2つの端子電圧VA、VBを等しく制御する手段としてOPアンプ(AP1)を用いた。しかし、より低電圧動作と低消費電流を追及し、素子バラツキに対する耐性も考慮すると、OPアンプを取り除いた自己バイアス手法が有効になる。
特に、本願では、非線形カレントミラー回路は、逆ワイドラーカレントミラー回路の特性を留める回路(図38)に限定しているために、非線形カレントミラー回路とそれを自己バイアスする線形カレントミラー回路との電流ループを容易に負帰還回路ループに設定でき、基準電圧回路を実現できる。
図49に示す基準電圧回路において、第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路の入力電流I1と出力電流I2が等しくなるように電流が流れ、非線形カレントミラー回路の入力端子の電圧と出力端子の電圧が等しくなる。ここで、バイポーラトランジスタQ3のベースは、非線形カレントミラー回路の出力端子に接続されており、エミッタは接地され、コレクタはpチャネルMOSトランジスタM3のドレインに接続されており、MOSトランジスタM3のゲートとドレインが共通接続され、MOSトランジスタM1、M2、M3、M4はカレントミラー回路を構成している。さらに、MOSトランジスタM4のドレインは抵抗RLを介して接地され、電流−電圧変換され抵抗RLの端子電圧を基準電圧Vrefとして出力している。
図49に示す基準電圧回路において、pチャネルMOSトランジスタM1、M2はソースが電源に接続され、ドレインが、非線形カレントミラー回路の入力端子と出力端子にそれぞれ接続され、MOSトランジスタM1、M2、M3のゲートは共通接続されて、カレントミラー回路を構成している。MOSトランジスタM3のゲートとドレインは共通接続されてバイポーラトランジスタQ3に流れるコレクタ電流で駆動され、第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路の入力電流と出力電流が等しくなるように動作している。
バイポーラトランジスタQ3のベース(入力)とコレクタ(出力)間に位相補償用に直列接続された容量CCと抵抗RCを追加して示している。
ここで、MOSトランジスタM1、M2からなるカレントミラー回路の出力電流I1、I2が増加した場合に、バイポーラトランジスタQ3のベース電圧が低下するように非線形カレントミラー回路が構成されていれば、不帰還電流ループが形成され、基準電流回路が実現でき、線形カレントミラー回路のもう一方の出力を抵抗に接続し、電流−電圧変換すれば基準電圧Vrefが得られ、基準電圧回路として利用できる。
MOSトランジスタM1、M2、M3、M4からなる1:1:1:1のカレントミラー回路の出力電流I1、I2、I3、I4は等しくなり、
I1=I2=I3=I4 (97)
である。
I1=I2=I3=I4 (97)
である。
<実施例7−1>
図50は、図49における非線形カレントミラー回路として図38(a)の構成を用いた場合の構成を示す図である。
図50は、図49における非線形カレントミラー回路として図38(a)の構成を用いた場合の構成を示す図である。
MOSトランジスタM1、M2からの出力電流(ドレイン電流)I1、I2(I1=I2)は、
I1=IC1+VBE1/R1 (100)
I2=IC2 (101)
と表せる。
I1=IC1+VBE1/R1 (100)
I2=IC2 (101)
と表せる。
したがって、バイポーラトランジスタQ2とQ1のベース-エミッタ間電圧VBE2、VBE1の差ΔVBEは、
と表される。
なお、図50から、VBE2=VBE1+R2I1が成り立ち、(102)式のΔVBE=R2I1が成り立つ。
と表される。
なお、図50から、VBE2=VBE1+R2I1が成り立ち、(102)式のΔVBE=R2I1が成り立つ。
(102)式において、VTは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4%〜0%〜+28.8%の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2%を温度変化幅で割ると高々−0.337%/℃に過ぎない。この程度の温度変化であれば、R1を設定することで、1/{1−VBE1/(R1I1)}に持たせることが可能であるように思われる。
すなわち、(102)式に示したΔVBEの温度特性は、ln()の()内が温度で変化するために2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は、図11にそれぞれ1点鎖線と2点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。
したがって、得られる基準電圧Vrefは
Vref=RLI4=(RL/R2)ΔVBE (103)
と表される。
Vref=RLI4=(RL/R2)ΔVBE (103)
と表される。
よって、図50に示した本実施例は、図19に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例7−2>
図51は、図49において、非線形カレントミラー回路として図38(b)の構成を用いた場合の構成を示す図である。
図51は、図49において、非線形カレントミラー回路として図38(b)の構成を用いた場合の構成を示す図である。
図51において、バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は、(98)式、(99)式で表される。
MOSトランジスタM1、M2からの出力電流(ドレイン電流)I1、I2(I1=I2)は、
I1=IC1+ (R0IC1+VBE1)/R1 (104)
I2=IC2 (105)
で与えられる。
I1=IC1+ (R0IC1+VBE1)/R1 (104)
I2=IC2 (105)
で与えられる。
なお、図51より、VBE2=VBE1+R2I1+R0IC1から、(106)式において、ΔVBE=R2I1+R0IC1が成り立つ。
(106)式において、VTは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4%〜0%〜+28.8%の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2%を温度変化幅で割ると高々−0.337%/℃に過ぎない。この程度の温度変化であればR0を小さな値とし、R1を設定することで、1/{1−(VBE1+R0IC1)/(R1I1)}に持たせることが可能であるように思われる。
すなわち、(106)式に示したΔVBEの温度特性はln()の()内が温度で変化するために2次の係数を持ち、図7に示すようなPTAT直線を漸近線とする正の温度特性に近い特性となっている。
したがって、得られる基準電圧Vrefは
Vref=RLI4=(RL/R2)(ΔVBE−R0IC1) (107)
と表される。
Vref=RLI4=(RL/R2)(ΔVBE−R0IC1) (107)
と表される。
よって、図51に示した本実施例は、図8に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例7−3>
図52は、図49において、非線形カレントミラー回路として図38(c)の構成を用いた場合の構成を示す図である。
図52は、図49において、非線形カレントミラー回路として図38(c)の構成を用いた場合の構成を示す図である。
図52において、バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は、(98)式、(99)式で表される。
(111)式において、R4/R3<1に設定し、{}内は負の温度特性を持つVBE2と正の温度特性を持つΔVBEで温度特性が相殺されるようにR3/R1の値を設定すれば良い。また、(110)式に示されるように、ΔVBEは線形な正の温度特性を持つのではなく、ln()の()内の分母は正の温度特性を有する関数であり、ln()の()は負の温度特性を持つ。さらに対数圧縮され、ΔVBEは線形な正の温度特性を持つのではなく、低温で値が大きくなり、高温で値が小さくなる。
したがって、(111)式においては()内では、VBE2が持つ温度非直線性をΔVBEが相殺するように設定できる。また、(110)式に示したΔVBEの温度特性は、ln()の()内が温度で変化するために2次の係数を持ち、図7に示すようなPTAT直線を漸近線とする正の温度特性に近い特性となっている。
したがって、図52に示した本実施例は、図31に示した基準電圧回路と同等の特性が得られるものと期待できる。
<実施例7−4>
図53は、図49において、非線形カレントミラー回路が図38(a)のバイポーラトランジスタQ2のコレクタを抵抗R3を介して接地した場合の構成を示す図である。
図53は、図49において、非線形カレントミラー回路が図38(a)のバイポーラトランジスタQ2のコレクタを抵抗R3を介して接地した場合の構成を示す図である。
MOSトランジスタM1、M2からの出力電流(ドレイン電流)I1、I2(I1=I2)は、
I1=IC1+VBE1/R1、
I2=IC2+VBE2/R3 (114)
と表される。
I1=IC1+VBE1/R1、
I2=IC2+VBE2/R3 (114)
と表される。
なお、図53において、VBE2=VBE1+R2I1より、(115)式のΔVBE=R2I1が成り立つ。
(115)式において、VTは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4%〜0%〜+28.8%の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2%を温度変化幅で割ると高々−0.337%/℃に過ぎない。この程度の温度変化であれば、R1、R2、R3を設定することで、{1−VBE2/(R3I1)}/{1−VBE1/(R1I1)}に持たせることが可能であるように思われる。
すなわち、(115)式に示したΔVBEの温度特性はln()の()内が温度で変化するために2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は、図11にそれぞれ1点鎖線と2点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。
したがって、得られる基準電圧Vrefは
Vref=RLI4=(RL/R2)ΔVBE (116)
と表される。
Vref=RLI4=(RL/R2)ΔVBE (116)
と表される。
よって、本実施例は、図13に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例7−5>
図54は、図49において、非線形カレントミラー回路が図38(c)のバイポーラトランジスタQ2のコレクタを抵抗R4を介して接地した場合の構成を示す図である。
図54は、図49において、非線形カレントミラー回路が図38(c)のバイポーラトランジスタQ2のコレクタを抵抗R4を介して接地した場合の構成を示す図である。
バイポーラトランジスタQ1とQ2の各コレクタ電流は、(112)式、(113)式で表される。MOSトランジスタM1、M2からの出力電流(ドレイン電流)I1、I2は、
I2=IC2+VE2/R4 (118)
と表される。
I2=IC2+VE2/R4 (118)
と表される。
なお、図54において、VBE2=VBE1+R2{I1-(VBE2/R3)}より、(119)式のΔVBE=R2{I1-(VBE2/R3)}が成り立つ。
(120)式において、R4/R3<1に設定し、{}内は負の温度特性を持つVBE2と正の温度特性を持つΔVBEで温度特性が相殺されるようにR3/R1の値を設定すれば良い。また、(116)式に示されるように、ΔVBEは線形な正の温度特性を持つのではなく、ln{}の{}内の分母は正の温度特性を有する関数であり、{}は負の温度特性を持つ。さらに対数圧縮され、ΔVBEは線形な正の温度特性を持つのではなく、低温で値が大きくなり、高温で値が小さくなる。
したがって、(120)式においては()内では、VBE2が持つ温度非直線性をΔVBEが相殺するように設定できる。また、(119)式に示したΔVBEの温度特性はln内が温度で変化するために2次の係数を持ち、図7に示すようなPTAT直線を漸近線とする正の温度特性に近い特性となっている。
よって、本実施例は、図22に示した基準電圧回路と同等の特性が得られるものと期待できる。
<実施例7−6>
本発明において、非線形カレントミラー回路を永田カレントミラー回路の変形に置き換えることができる。
本発明において、非線形カレントミラー回路を永田カレントミラー回路の変形に置き換えることができる。
図55は、図49において、非線形カレントミラー回路が永田カレントミラー回路のバイポーラトランジスタQ2のコレクタを抵抗R2を介して接地した場合の構成を示す図である。永田カレントミラー回路において、バイポーラトランジスタQ1のエミッタは接地されコレクタは抵抗R1の一端に接続され、ベースは抵抗R1の他端に接続されている。
MOSトランジスタM1、M2からの出力電流(ドレイン電流)I1,I2は、
I1=IC1 (123)
I2=IC2+VBE3/R2 (124)
である。
I1=IC1 (123)
I2=IC2+VBE3/R2 (124)
である。
(125)式において、VTは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4%〜0%〜+28.8%の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2%を温度変化幅で割ると高々−0.337%/℃に過ぎない。この程度の温度変化であれば、R1、R2、R3を設定することで、1/{1−VBE3/(R2I1)}に持たせることが可能であるように思われる。
すなわち、(125)式に示したΔVBEの温度特性はln内が温度で変化するために2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は、図11にそれぞれ1点鎖線と2点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。
したがって、得られる基準電圧Vrefは
Vref=RLI4=(RL/R1)ΔVBE (126)
と表される。
Vref=RLI4=(RL/R1)ΔVBE (126)
と表される。
よって、本実施例は、図13に示した基準電圧回路の特性に近い特性が得られるものと期待できる。
<実施例7−7>
図56は、図49において、非線形カレントミラー回路が永田カレントミラー回路のバイポーラトランジスタQ1のベースを抵抗R2を介して接地し、バイポーラトランジスタQ2のコレクタを抵抗R3を介して接地した場合の構成を示す図である。
図56は、図49において、非線形カレントミラー回路が永田カレントミラー回路のバイポーラトランジスタQ1のベースを抵抗R2を介して接地し、バイポーラトランジスタQ2のコレクタを抵抗R3を介して接地した場合の構成を示す図である。
MOSトランジスタM1、M2からの出力電流(ドレイン電流)I1、I2(I1=I2)は、
I1=IC1+VBE1/R2 (129)
I2=IC2+VBE3/R3 (130)
と表される。
I1=IC1+VBE1/R2 (129)
I2=IC2+VBE3/R3 (130)
と表される。
なお、図56より、VBE1=R1IC1+VBE2、したがって(131)式のΔVBE1=R1(I1-VBE1/R2)が成り立つ。
(132)式において、RL/R2<1に設定し、()内は負の温度特性を持つVBE1と正の温度特性を持つΔVBEで温度特性が相殺されるようにR2/R1の値を設定すれば良い。また、(131)式に示されるように、ΔVBEは線形な正の温度特性を持つのではなく、ln{}の{}内の分母は正の温度特性を有する関数であり、{}は負の温度特性を持つ。さらに対数圧縮され、ΔVBEは線形な正の温度特性を持つのではなく、低温で値が大きくなり、高温で値が小さくなる。
したがって、(132)式においては()内では、VBE1が持つ温度非直線性をΔVBEが相殺するように設定できる。また、(131)式に示したΔVBEの温度特性はln内が温度で変化するために2次の係数を持ち、図7に示すようなPTAT直線を漸近線とする正の温度特性に近い特性となっている。
よって、本実施例は、図22に示した基準電圧回路の特性に近い特性が得られるものと期待できる。
<実施例7−8>
図57は、図49において、非線形カレントミラー回路が永田カレントミラー回路のバイポーラトランジスタQ1のベースを抵抗R2を介して接地し、バイポーラトランジスタQ2のコレクタを抵抗R3を介して接地した場合の構成を示す図である。
図57は、図49において、非線形カレントミラー回路が永田カレントミラー回路のバイポーラトランジスタQ1のベースを抵抗R2を介して接地し、バイポーラトランジスタQ2のコレクタを抵抗R3を介して接地した場合の構成を示す図である。
バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は、(127)式、(128)式で表される。
MOSトランジスタM1、M2からの出力電流(ドレイン電流)I1、I2は、
I1=IC1+VBE1/R2 (133)
I2=IC2+VBE3/R3 (134)
と表される。
I1=IC1+VBE1/R2 (133)
I2=IC2+VBE3/R3 (134)
と表される。
なお、図57において、VBE1-R1I1=VBE2より、(131)式のΔVBE=R1I1が成り立つ。
(135)式で、VTは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4%〜0%〜+28.8%の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2%を温度変化幅で割ると高々−0.337%/℃に過ぎない。この程度の温度変化であれば、R1、R2、R3を設定することで、{1−VBE2/(R2I1)}/{1−VBE3/(R3I1)}に持たせることが可能であるように思われる。
すなわち、(135)式に示したΔVBEの温度特性はln内が温度で変化するために2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は、図11にそれぞれ1点鎖線と2点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。
したがって、得られる基準電圧Vrefは
Vref=RLI4=(RL/R1)ΔVBE (136)
と表される。
Vref=RLI4=(RL/R1)ΔVBE (136)
と表される。
よって、本実施例は、図12に示した基準電圧回路の特性に近い特性が得られるものと期待できる。
<実施例7−9>
図58に示す基準電圧回路において、第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路は、第1のバイポーラトランジスタQ1はエミッタ面積が単位バイポーラトランジスタのN倍であり、ベースとコレクタが共通接続されて入力端子を構成し、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地されている。一方、第2のバイポーラトランジスタQ2は単位バイポーラトランジスタであり、コレクタ−エミッタ間には抵抗R4が接続され、エミッタ抵抗R3を介して接地され、コレクタが出力端子を構成している。
図58に示す基準電圧回路において、第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路は、第1のバイポーラトランジスタQ1はエミッタ面積が単位バイポーラトランジスタのN倍であり、ベースとコレクタが共通接続されて入力端子を構成し、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地されている。一方、第2のバイポーラトランジスタQ2は単位バイポーラトランジスタであり、コレクタ−エミッタ間には抵抗R4が接続され、エミッタ抵抗R3を介して接地され、コレクタが出力端子を構成している。
また、MOSトランジスタM1、M2、M3からの出力電流(ドレイン電流)I1、I2、I3は、
I1=I2=I3 (139-1)
であり、
バイポーラトランジスタQ2とQ3のコレクタ電流IC2、IC3は、
IC2<IC3(=I3) (139-2)
であり、
トランジスタQ2、Q3のベース・エミッタ間電圧VBE2、VBE3は、
VBE2<VBE3 (139-3)
であるが、簡単のために、
VBE2+R3I1≒VBE3 (140)
とする。
I1=I2=I3 (139-1)
であり、
バイポーラトランジスタQ2とQ3のコレクタ電流IC2、IC3は、
IC2<IC3(=I3) (139-2)
であり、
トランジスタQ2、Q3のベース・エミッタ間電圧VBE2、VBE3は、
VBE2<VBE3 (139-3)
であるが、簡単のために、
VBE2+R3I1≒VBE3 (140)
とする。
MOSトランジスタM1、M2からの出力電流(ドレイン電流)I1、I2は、
I1=IC1+VBE1/R1 (140-1)
I2=IC2+VBE3/R4 (140-2)
と表される。
I1=IC1+VBE1/R1 (140-1)
I2=IC2+VBE3/R4 (140-2)
と表される。
(141)式において、VTは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4%〜0%〜+28.8%の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2%を温度変化幅で割ると高々−0.337%/℃に過ぎない。この程度の温度変化であれば、R1、R2、R3を設定することで、{1−VBE2/(R4I1)}/{1−VBE1/(R1I1)}に持たせることが可能であるように思われる。
すなわち、(141)式に示したΔVBEの温度特性はln内が温度で変化するために2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は、図11にそれぞれ1点鎖線と2点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。
したがって、得られる基準電圧Vrefは
Vref=RLI3={(RL/(R3−R2))ΔVBE (142)
と表される。
Vref=RLI3={(RL/(R3−R2))ΔVBE (142)
と表される。
よって、本実施例は、図10に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R2とR3の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例7−10>
図59に示す基準電圧回路において、第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路は、第1のバイポーラトランジスタQ1はエミッタ面積が単位バイポーラトランジスタのN倍であり、ベースとコレクタが共通接続されて入力端子を構成し、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地され、コレクタ(ベース)は抵抗R3を介して接地されている。一方、第2のバイポーラトランジスタQ2は単位バイポーラトランジスタであり、コレクタ−エミッタ間には抵抗R5が接続され、エミッタ抵抗R4を介して接地され、コレクタが出力端子を構成している。
図59に示す基準電圧回路において、第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路は、第1のバイポーラトランジスタQ1はエミッタ面積が単位バイポーラトランジスタのN倍であり、ベースとコレクタが共通接続されて入力端子を構成し、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地され、コレクタ(ベース)は抵抗R3を介して接地されている。一方、第2のバイポーラトランジスタQ2は単位バイポーラトランジスタであり、コレクタ−エミッタ間には抵抗R5が接続され、エミッタ抵抗R4を介して接地され、コレクタが出力端子を構成している。
バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は、(137)式、(138)式で表される。
また、MOSトランジスタM1、M2、M3からの出力電流(ドレイン電流)I1、I2、I3は、
I1=I2=I3 (143-1)
であり、
IC2<IC3(=I3) (143-2)
であり、
VBE2<VBE3 (143-3)
であるが、簡単のために
VBE2+R3I1≒VBE3 (143-4)
とする。
I1=I2=I3 (143-1)
であり、
IC2<IC3(=I3) (143-2)
であり、
VBE2<VBE3 (143-3)
であるが、簡単のために
VBE2+R3I1≒VBE3 (143-4)
とする。
MOSトランジスタM1、M2からの出力電流(ドレイン電流)I1、I2は、
I1=IC1+VBE1/R1+(VBE2+R4I1)/R3 (143-5)
I2=IC2+VBE3/R5 (143-6)
と表される。
I1=IC1+VBE1/R1+(VBE2+R4I1)/R3 (143-5)
I2=IC2+VBE3/R5 (143-6)
と表される。
ΔVBEは正の温度特性を持つなら(145)式の()内の温度特性を相殺することができる。ただし、(144)式に示したΔVBEの温度特性はln{}の{}内が温度で変化するために2次の係数を持ち、図7に示すようなPTAT直線を漸近線とする正の温度特性に設定することができる。
したがって、本実施例は、図15に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R4の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例7−11>
図60に示す基準電圧回路において、第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路は、第1のバイポーラトランジスタQ1はエミッタ面積が単位バイポーラトランジスタのN倍であり、ベースとコレクタが共通接続されて入力端子を構成し、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地され、コレクタ(ベース)は抵抗R3を介して接地されている。一方、第2のバイポーラトランジスタQ2は単位バイポーラトランジスタであり、コレクタ−エミッタ間には抵抗R5が接続され、エミッタ抵抗R4を介して接地され、コレクタは抵抗R6を介して接地され、コレクタが出力端子を構成している。
図60に示す基準電圧回路において、第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路は、第1のバイポーラトランジスタQ1はエミッタ面積が単位バイポーラトランジスタのN倍であり、ベースとコレクタが共通接続されて入力端子を構成し、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地され、コレクタ(ベース)は抵抗R3を介して接地されている。一方、第2のバイポーラトランジスタQ2は単位バイポーラトランジスタであり、コレクタ−エミッタ間には抵抗R5が接続され、エミッタ抵抗R4を介して接地され、コレクタは抵抗R6を介して接地され、コレクタが出力端子を構成している。
バイポーラトランジスタQ1とQ2の各コレクタ電流は、(137)式、(138)式で表される。
また、MOSトランジスタM1、M2、M3からの出力電流(ドレイン電流)I1、I2、I3は、
I1=I2=I3 (146-1)
であり、
IC2<IC3(=I3) (146-2)
であり、
VBE2<VBE3 (146-3)
であるが、簡単のために
VBE2+R4I1≒VBE3 (146-4)
I1=I2=I3 (146-1)
であり、
IC2<IC3(=I3) (146-2)
であり、
VBE2<VBE3 (146-3)
であるが、簡単のために
VBE2+R4I1≒VBE3 (146-4)
MOSトランジスタM1、M2からの出力電流(ドレイン電流)I1、I2は、
I1=IC1+VBE1/R1+VBE3/R3 (146-5)
I2=IC2+VBE2/R5+VBE3/R6 (146-6)
と表される。
I1=IC1+VBE1/R1+VBE3/R3 (146-5)
I2=IC2+VBE2/R5+VBE3/R6 (146-6)
と表される。
VBE3が負の温度特性を持ちΔVBEは正の温度特性を持つなら、(148)式の()内の温度特性を相殺することができる。ただし、(147)式に示したΔVBEの温度特性は、ln{}の{}内が温度で変化するために2次の係数を持ち、図7に示すようなPTAT直線を漸近線とする正の温度特性に設定することができる。
したがって、本実施例は、図17に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R4の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例8>
非線形カレントミラー回路とそれを自己バイアスする線形カレントミラー回路のトランジスタ数を合わせてさらに回路を簡略化することができる。
非線形カレントミラー回路とそれを自己バイアスする線形カレントミラー回路のトランジスタ数を合わせてさらに回路を簡略化することができる。
図49に示した自己バイアス基準電圧回路において、非線形カレントミラー回路を構成するバイポーラトランジスタQ2のコレクタが単独でコレクタ電流と線形カレントミラー回路から供給される電流が等しく設定できる場合には、図61に示すように、自己バイアスする線形カレントミラー回路を簡略化することができる。
図61に示すように、MOSトランジスタM1、M2、M3は線形カレントミラー回路を構成し、MOSトランジスタM1、M3は出力を構成し、それぞれ非線形カレントミラー回路の入力と基準電圧回路の出力回路に接続されている。
また、MOSトランジスタM2はゲートとドレインが共通接続され線形カレントミラー回路の入力端子を構成し、非線形カレントミラー回路の出力端子と接続されている。
図61に示すように、MOSトランジスタM1、M2、M3は線形カレントミラー回路を構成し、MOSトランジスタM1、M3は出力を構成し、それぞれ非線形カレントミラー回路の入力と基準電圧回路の出力回路を駆動し、MOSトランジスタM2はゲートとドレインが共通接続され線形カレントミラー回路の入力を構成し、非線形カレントミラー回路の出力電流で駆動されて自己バイアス回路を構成している。
MOSトランジスタM1からの出力電流(ドレイン電流)I1、I2は、
I1=IC1+VBE1/R1 (150-1)
I2=IC2 (150-2)
である。
I1=IC1+VBE1/R1 (150-1)
I2=IC2 (150-2)
である。
(151)式で、VTは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4%〜0%〜+28.8%の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2%を温度変化幅で割ると高々−0.337%/℃に過ぎない。この程度の温度変化であれば、R1を設定することで、1/{1−VBE1/(R1I1)}に持たせることが可能であるように思われる。
すなわち、(151)式に示したΔVBEの温度特性はln内が温度で変化するために、2次の係数を持ち、各ダイオードの順方向電圧VF1、VF2は、図11にそれぞれ1点鎖線と2点鎖線で示すような関係にあり、VF1とVF2との差電圧ΔVFは温度が変化しても一定値を維持している。
したがって、得られる基準電圧Vrefは
Vref=RLI4=(RL/R2)ΔVBE (152)
と表される。
Vref=RLI4=(RL/R2)ΔVBE (152)
と表される。
よって、本実施例は、図18に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例8−2>
図63は、図61において、非線形カレントミラー回路が図38(b)の場合である。バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は、(149)式、(150)式で表される。
図63は、図61において、非線形カレントミラー回路が図38(b)の場合である。バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は、(149)式、(150)式で表される。
図63において、MOSトランジスタM1、M2からの出力電流(ドレイン電流)I1、I2は、
I1=IC1+(VBE1+R3IC1)/R1 (153)
I2=IC2 (154)
で与えられる。
I1=IC1+(VBE1+R3IC1)/R1 (153)
I2=IC2 (154)
で与えられる。
(155)式で、VTは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4%〜0%〜+28.8%の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2%を温度変化幅で割ると高々−0.337%/℃に過ぎない。この程度の温度変化であればR0を小さな値とし、R1を設定することで、1/{1−(VBE1+R3IC1)/(R1I1)}に持たせることが可能であるように思われる。
すなわち、(155)式に示したΔVBEの温度特性はln内が温度で変化するために2次の係数を持ち、図7に示すようなPTAT直線を漸近線とする正の温度特性に近い特性となっている。
したがって、得られる基準電圧Vrefは
Vref=RLI4=(RL/R2)(ΔVBE−R0IC1) (156)
と表される。
Vref=RLI4=(RL/R2)(ΔVBE−R0IC1) (156)
と表される。
よって、本実施例は、図8に示した基準電圧回路と同等の特性が得られるものと期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例8−3>
図64は、図61において、非線形カレントミラー回路が図38(c)の場合の構成を示す図である。
図64は、図61において、非線形カレントミラー回路が図38(c)の場合の構成を示す図である。
図64において、バイポーラトランジスタQ1とQ2の各コレクタ電流IC1、IC2は、(149)式、(150)式で表される。
本実施例では、(159)式において、R4/R3<1に設定し、()内は負の温度特性を持つVBE2と正の温度特性を持つΔVBEで温度特性が相殺されるようにR3/R1の値を設定すれば良い。また、(158)式に示されるように、ΔVBEは線形な正の温度特性を持つのではなく、ln()の()内の分母は正の温度特性を有する関数であり、()は負の温度特性を持つ。さらに対数圧縮され、ΔVBEは線形な正の温度特性を持つのではなく、低温で値が大きくなり、高温で値が小さくなる。
したがって、(159)式においては()内では、VBE2が持つ温度非直線性をΔVBEが相殺するように設定できる。また、(158)式に示したΔVBEの温度特性はln内が温度で変化するために2次の係数を持ち、図7に示すようなPTAT直線を漸近線とする正の温度特性に近い特性となっている。
したがって、本実施例は、図31に示した基準電圧回路と同等の特性が得られるものと期待できる。
<実施例9>
図61に示した自己バイアス基準電圧回路においては、自己バイアスする線形カレントミラー回路から出力トランジスタを減らし、さらに回路を簡略化することができる。すなわち、出力抵抗に回路を上積みして回路電流を出力抵抗に流すことで基準電圧を得ることができる。
図61に示した自己バイアス基準電圧回路においては、自己バイアスする線形カレントミラー回路から出力トランジスタを減らし、さらに回路を簡略化することができる。すなわち、出力抵抗に回路を上積みして回路電流を出力抵抗に流すことで基準電圧を得ることができる。
図61に示した自己バイアス基準電圧回路においては、図65に示すように、自己バイアスする線形カレントミラー回路から出力トランジスタを減らして簡略化することができる。
図65に示すように、MOSトランジスタM2は、ゲートとドレインが共通接続され、MOSトランジスタM1、M2はそれぞれのゲートが共通接続されて線形カレントミラー回路を構成し、それぞれ非線形カレントミラー回路の入力と出力に接続されている。また、非線形カレントミラー回路の下段には抵抗RLが挿入され、この抵抗RLを介して接地されている。この抵抗RLの端子電圧が基準電圧回路の出力となっている。
図65に示すように、MOSトランジスタM2はゲートとドレインが共通接続されMOSトランジスタM1、M2は線形カレントミラー回路を構成し、それぞれ非線形カレントミラー回路の入力と出力に接続されている。ここで、MOSトランジスタM1には電流I1が流れ、MOSトランジスタM2には電流I2が流れている。また、非線形カレントミラー回路の下段には抵抗RLが挿入され、この抵抗RLを介して接地されている。この抵抗RLの端子電圧が基準電圧回路の出力となっている。したがって、抵抗RLには和電流(I1+I2)が流れる。
図61に示した基準電圧回路と比べてみると、MOSトランジスタM3を省略できているが、回路を縦積みしているので基準電圧回路の出力電圧の分だけ高い電源電圧が必要になる。
<実施例9−1>
図62に示した基準電圧回路を図65に示した基準電圧回路に変形することができる。図66はこうして得られる基準電圧回路である。
図62に示した基準電圧回路を図65に示した基準電圧回路に変形することができる。図66はこうして得られる基準電圧回路である。
図66において、非線形カレントミラー回路(バイポーラトランジスタQ1、Q2と、抵抗R1、R2)の抵抗R2とトランジスタQ2のエミッタの接続点とグランド間に抵抗RLを備え、トランジスタQ1、Q2のコレクタに線形カレントミラー回路(M1、M2)が接続されている。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例9−2>
図63に示した基準電圧回路を図65に示した基準電圧回路に変形することができる。図67はこうして得られる基準電圧回路である。
図63に示した基準電圧回路を図65に示した基準電圧回路に変形することができる。図67はこうして得られる基準電圧回路である。
図67において、非線形カレントミラー回路(バイポーラトランジスタQ1、Q2と、抵抗R1、R2、R3)の抵抗R2とトランジスタQ2のエミッタの接続点とグランド間に抵抗RLを備え、トランジスタQ1、Q2のコレクタに線形カレントミラー回路(M1、M2)が接続されている。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例9−3>
図64に示した基準電圧回路を図65に示した基準電圧回路に変形することができる。図68はこうして得られる基準電圧回路である。
図64に示した基準電圧回路を図65に示した基準電圧回路に変形することができる。図68はこうして得られる基準電圧回路である。
図68において、非線形カレントミラー回路(バイポーラトランジスタQ1、Q2と、抵抗R1、R2)の抵抗R2、R3とトランジスタQ2のエミッタの接続点とグランド間に抵抗RLを備え、トランジスタQ1、Q2のコレクタに線形カレントミラー回路(M1、M2)が接続されている。
<実施例10>
同様に、図21に示した自己バイアスする線形カレントミラー回路から出力トランジスタを減らし、さらに回路を簡略化することができる。すなわち、出力抵抗に回路を上積みして回路電流を出力抵抗に流すことで基準電圧を得ることができる。
同様に、図21に示した自己バイアスする線形カレントミラー回路から出力トランジスタを減らし、さらに回路を簡略化することができる。すなわち、出力抵抗に回路を上積みして回路電流を出力抵抗に流すことで基準電圧を得ることができる。
図21に示した自己バイアス基準電圧回路においては、OP ampを制御手段とした自己バイアス基準電圧回路においては、図69に示すように、自己バイアスする線形カレントミラー回路から出力トランジスタを減らして簡略化することができる。
図69に示すように、MOSトランジスタM2はゲートとドレインが共通接続され、MOSトランジスタM1、M2はそれぞれのゲートが共通接続されて線形カレントミラー回路を構成している。第1の電流電圧変換回路I-V1、第2の電流電圧変換回路I-V2は一端(VA、VB)が、それぞれ、MOSトランジスタM1のドレインとOP ampの逆相入力端子の接続点、MOSトランジスタM2のドレインとOP ampの正相入力端子に接続され、第1の電流電圧変換回路I-V1、第2の電流電圧変換回路I-V2の他端は共通接続され、第1、第2の電流−電圧変換回路(I-V1、I-V2)の下段には第3の電流−電圧変換回路(I-V3)が挿入され、この第3の電流−電圧変換回路(I-V3)を介して接地されている。
第3の電流電圧変換回路(I-V3)には、MOSトランジスタドレイン電流I1、I2の和電流I1+I2が流れ、第3の電流電圧変換回路(I-V3)の端子電圧が基準電圧Vrefとされる。
図21に示した基準電圧回路と比べてみると、MOSトランジスタM3を省略できているが、回路を縦積みしているので基準電圧回路の出力電圧の分だけ高い電源電圧が必要になる。
<実施例10−1>
図4に示した番場の基準電圧回路を図69に示した基準電圧回路に変形することができる。図70はこうして得られる基準電圧回路である。
図4に示した番場の基準電圧回路を図69に示した基準電圧回路に変形することができる。図70はこうして得られる基準電圧回路である。
図70の構成は、図4において、線形カレントミラー回路(M1、M2、M3)から出力トランジスタM3を省略し、図4の第1の電流電圧変換回路(D1、R3)、第2の電流電圧変換回路(複数のD2とR1、R2)の下段に抵抗R4(第3の電流電圧変換回路)が挿入され、抵抗R4(第3の電流電圧変換回路)を介して接地されている。
本実施例においては、番場の基準電圧回路ではダイオードの温度非直線性を半分(程度)しか補償できないが、それなりにダイオードの温度非直線性が補償されると期待できる。
<実施例10−2>
図8に示した基準電圧回路を図69に示した基準電圧回路に変形することができる。図71はこうして得られる基準電圧回路である。
図8に示した基準電圧回路を図69に示した基準電圧回路に変形することができる。図71はこうして得られる基準電圧回路である。
図71を参照すると、本実施例では、図8において、線形カレントミラー回路(M1、M2、M3)から出力トランジスタM3を省略し、図8の第1の電流電圧変換回路(D1)、第2の電流電圧変換回路(複数のD2、R1、R2、R3)の下段に抵抗R4(第3の電流電圧変換回路)が挿入され、抵抗R4(第3の電流電圧変換回路)を介して接地されている。
この回路では抵抗R1が冗長ではあるが、ダイオードの温度非直線性がかなり補償され特性改善が期待できる。付け加えるなら、抵抗R3の挿入箇所を入れ替えて、D2/R2−Vref端子間(並列接続されたダイオードD2(のカソード)と抵抗R2の接続点とVref端子間に抵抗R3を挿入)に変更すれば、抵抗R3の他方の端子(Vref端子に接続する側の端子とは別の端子)からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例10−3>
図10に示した基準電圧回路を図69に示した基準電圧回路に変形することができる。図72はこうして得られる基準電圧回路である。
図10に示した基準電圧回路を図69に示した基準電圧回路に変形することができる。図72はこうして得られる基準電圧回路である。
図72を参照すると、本実施例では、図10において、線形カレントミラー回路(M1、M2、M3)から出力トランジスタM3を省略し、図10の第1の電流電圧変換回路(D1、R2)、第2の電流電圧変換回路(複数のD2、R4、R3)の下段に抵抗R5(第3の電流電圧変換回路)が挿入され、抵抗R5(第3の電流電圧変換回路)を介して接地されている。本実施例は、ダイオードの温度非直線性が補償され、図10と同等の特性改善が期待できる。付け加えるなら、抵抗R1とR3の挿入箇所を入れ替えて、それぞれ、D1/R2−Vref端子間(並列接続されたダイオードD1(のカソード)と抵抗R2の接続点とVref端子間に抵抗R1を挿入)、D2/R4−Vref端子間(並列接続されたダイオードD2(のカソード)と抵抗R4の接続点とVref端子間に抵抗R3を挿入)に変更すれば、抵抗R1とR3の他方の端子(Vref端子に接続する側の端子とは別の端子)からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例10−4>
図13に示した基準電圧回路を図69に示した基準電圧回路に変形することができる。図73はこうして得られる基準電圧回路である。
図13に示した基準電圧回路を図69に示した基準電圧回路に変形することができる。図73はこうして得られる基準電圧回路である。
図73を参照すると、本実施例では、図13において、線形カレントミラー回路(M1、M2、M3)から出力トランジスタM3を省略し、図13の第1の電流電圧変換回路(D1、R2)、第2の電流電圧変換回路(複数のD2、R1、R3)の下段に抵抗R5(第3の電流電圧変換回路)が挿入され、抵抗R5(第3の電流電圧変換回路)を介して接地されている。本実施例は、ダイオードの温度非直線性が補償され、図13と同等の特性改善が期待できる。付け加えるなら、抵抗R1の挿入箇所を入れ替えて、D2/R3−Vref端子間(並列接続されたダイオードD2(のカソード)と抵抗R3の接続点とVref端子間に抵抗R1を挿入)に変更すれば、抵抗R1の他方の端子(Vref端子に接続する側の端子とは別の端子)からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例10−5>
図15に示した基準電圧回路を図69に示した基準電圧回路に変形することができる。図74はこうして得られる基準電圧回路である。
図15に示した基準電圧回路を図69に示した基準電圧回路に変形することができる。図74はこうして得られる基準電圧回路である。
図74を参照すると、本実施例では、図15において、線形カレントミラー回路(M1、M2、M3)から出力トランジスタM3を省略し、図15の第1の電流電圧変換回路(D1、R2)、第2の電流電圧変換回路(複数のD2、R4、R3)の下段に抵抗R6(第3の電流電圧変換回路)が挿入され、抵抗R6(第3の電流電圧変換回路)を介して接地されている。本実施例は、ダイオードの温度非直線性が補償され、図15と同等の特性改善が期待できる。付け加えるなら、抵抗R1の挿入箇所を入れ替えて、D1/R2−Vref端子間(並列接続されたダイオードD1(のカソード)と抵抗R2の接続点とVref端子間に抵抗R1を挿入)に変更すれば、抵抗R1の他方の端子(Vref端子に接続する側の端子とは別の端子)からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例10−6>
図17に示した基準電圧回路を図69に示した基準電圧回路に変形することができる。図75はこうして得られる基準電圧回路である。
図17に示した基準電圧回路を図69に示した基準電圧回路に変形することができる。図75はこうして得られる基準電圧回路である。
図75を参照すると、本実施例では、図17において、線形カレントミラー回路(M1、M2、M3)から出力トランジスタM3を省略し、図17の第1の電流電圧変換回路(D1、R2、R3)、第2の電流電圧変換回路(複数のD2、R4、R5)の下段に抵抗R7(第3の電流電圧変換回路)が挿入され、抵抗R7(第3の電流電圧変換回路)を介して接地されている。本実施例は、ダイオードの温度非直線性が補償され、図17と同等の特性改善が期待できる。
<実施例10−7>
図19に示した基準電圧回路を図69に示した基準電圧回路に変形することができる。図76はこうして得られる基準電圧回路である。
図19に示した基準電圧回路を図69に示した基準電圧回路に変形することができる。図76はこうして得られる基準電圧回路である。
図76を参照すると、本実施例では、図19において、線形カレントミラー回路(M1、M2、M3)から出力トランジスタM3を省略し、図19の第1の電流電圧変換回路(D1)、第2の電流電圧変換回路(複数のD2、R1、R2)の下段に抵抗R3(第3の電流電圧変換回路)が挿入され、抵抗R3(第3の電流電圧変換回路)を介して接地されている。本実施例は、ダイオードの温度非直線性が補償され、図19と同等の特性改善が期待できる。付け加えるなら、抵抗R1の挿入箇所を入れ替えてD1/R2−Vref端子間(並列接続されたダイオードD1(のカソード)と抵抗R2の接続点とVref端子間に抵抗R1を挿入)に変更すれば、抵抗R1の他方の端子(Vref端子に接続する側の端子とは別の端子)からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例10−8>
図22に示した基準電圧回路を図69に示した基準電圧回路に変形することができる。図77はこうして得られる基準電圧回路である。
図22に示した基準電圧回路を図69に示した基準電圧回路に変形することができる。図77はこうして得られる基準電圧回路である。
図77を参照すると、本実施例では、図22において、線形カレントミラー回路(M1、M2、M3)から出力トランジスタM3を省略し、図8の第1の電流電圧変換回路(D1、R2)、第2の電流電圧変換回路(複数のD2、R1、R3、R4)の下段に抵抗R5(第3の電流電圧変換回路)が挿入され、抵抗R5(第3の電流電圧変換回路)を介して接地されている。本実施例は、ダイオードの温度非直線性が補償され、図22と同等の特性改善が期待できる。
<実施例10−9>
図30に示した基準電圧回路を図69に示した基準電圧回路に変形することができる。図78はこうして得られる基準電圧回路である。
図30に示した基準電圧回路を図69に示した基準電圧回路に変形することができる。図78はこうして得られる基準電圧回路である。
図78を参照すると、本実施例では、図30において、線形カレントミラー回路(M1、M2、M3)から出力トランジスタM3を省略し、図30の第1の電流電圧変換回路(D1、R2a、R2b)、第2の電流電圧変換回路(複数のD2、R1、R3、R4a、R4b)の下段に抵抗R5(第3の電流電圧変換回路)が挿入され、抵抗R5(第3の電流電圧変換回路)を介して接地されている。本実施例は、ダイオードの温度非直線性が補償され、図30と同等の特性改善が期待できる。
<実施例10−10>
図31に示した基準電圧回路を図69に示した基準電圧回路に変形することができる。図79はこうして得られる基準電圧回路である。
図31に示した基準電圧回路を図69に示した基準電圧回路に変形することができる。図79はこうして得られる基準電圧回路である。
図79を参照すると、本実施例では、図31において、線形カレントミラー回路(M1、M2、M3)から出力トランジスタM3を省略し、図31の第1の電流電圧変換回路(D1)、第2の電流電圧変換回路(複数のD2、R1、R2)の下段に抵抗R4(第3の電流電圧変換回路)が挿入され、抵抗R4(第3の電流電圧変換回路)を介して接地されている。本実施例は、ダイオードの温度非直線性が補償され、図31と同等の特性改善が期待できる。
<実施例11>
同様に、図24に示した自己バイアス基準電圧回路においては、自己バイアスする線形カレントミラー回路(M1、M2、M3)から出力トランジスタ(M3)を減らし、さらに回路を簡略化することができる。すなわち、出力抵抗(R4)に回路を上積みして回路電流を出力抵抗に流すことで基準電圧を得ることができる。
同様に、図24に示した自己バイアス基準電圧回路においては、自己バイアスする線形カレントミラー回路(M1、M2、M3)から出力トランジスタ(M3)を減らし、さらに回路を簡略化することができる。すなわち、出力抵抗(R4)に回路を上積みして回路電流を出力抵抗に流すことで基準電圧を得ることができる。
図24に示した自己バイアス基準電圧回路においては、図80に示すように、自己バイアスする線形カレントミラー回路から出力トランジスタを減らして簡略化することができる。
図80に示すように、nチャネルMOSトランジスタM1はゲートとドレインが共通接続され、nチャネルMOSトランジスタM1、M2はそれぞれのゲートが共通接続されて線形カレントミラー回路を構成し、それぞれ第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)を駆動している。さらに、pチャネルMOSトランジスタM4はゲートとドレインが共通接続され、pチャネルMOSトランジスタM3、M4は線形カレントミラー回路を構成し、nチャネルMOSトランジスタM1、M2からなる線形カレントミラー回路を自己バイアスしている。また、第1、第2の電流−電圧変換回路(I-V1、I-V2)の下段には第3の電流−電圧変換回路(I-V3)が挿入され、この第3の電流−電圧変換回路(I-V3)を介して接地されている。この第3の電流−電圧変換回路(I-V3)の端子電圧が基準電圧回路の出力Vrefとなっている。
図80に示すように、nチャネルMOSトランジスタM1、M2は線形カレントミラー回路を構成し、それぞれ第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)を駆動している。さらに、pチャネルMOSトランジスタM4はゲートとドレインが共通接続され、pチャネルMOSトランジスタM3、M4は線形カレントミラー回路を構成し、nチャネルMOSトランジスタM1、M2からなる線形カレントミラー回路を自己バイアスしている。ここで、nチャネルMOSトランジスタM1とM2のゲートが共通であり、nチャネルMOSトランジスタM1には電流I1が流れ、nチャネルMOSトランジスタM2には電流I2が流れ、それぞれ第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)を駆動している。
また、第1、第2の電流−電圧変換回路(I-V1、I-V2)の下段には第3の電流−電圧変換回路(I-V3)が挿入され、この第3の電流−電圧変換回路(I-V3)を介して接地されている。
第3の電流−電圧変換回路(I-V3)には和電流(I1+I2)が流れ、この第3の電流−電圧変換回路(I-V3)の端子電圧が基準電圧回路の出力Vrefとなっている。
図24に示した基準電圧回路と比べてみると、MOSトランジスタM3を省略できているが、回路を縦積みしているので基準電圧回路の出力電圧の分だけ高い電源電圧が必要になる。
<実施例11−1>
図4に示した番場の基準電圧回路を図80に示した基準電圧回路に変形することができる。図81はこうして得られる基準電圧回路である。
図4に示した番場の基準電圧回路を図80に示した基準電圧回路に変形することができる。図81はこうして得られる基準電圧回路である。
図81を参照すると、本実施例では、図4において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、その代わりに、pチャネルMOSトランジスタM3、M4からなる線形カレントミラー回路がnチャネルMOSトランジスタM1、M2からなる線形カレントミラー回路を自己バイアスする構成とし、図4の第1の電流電圧変換回路(D1、R3)、第2の電流電圧変換回路(複数のD2、R1、R2)の下段に抵抗R4(第3の電流電圧変換回路)が挿入され、抵抗R4(第3の電流電圧変換回路)を介して接地されている。
本実施例では、番場の基準電圧回路ではダイオードの温度非直線性を半分(程度)しか補償できないが、それなりにダイオードの温度非直線性が補償されると期待できる。
<実施例11−2>
図8に示した基準電圧回路を図80に示した基準電圧回路に変形することができる。図82はこうして得られる基準電圧回路である。
図8に示した基準電圧回路を図80に示した基準電圧回路に変形することができる。図82はこうして得られる基準電圧回路である。
図82を参照すると、本実施例では、図8において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、その代わりに、pチャネルMOSトランジスタM3、M4からなる線形カレントミラー回路がnチャネルMOSトランジスタM1、M2からなる線形カレントミラー回路を自己バイアスする構成とし、図8の第1の電流電圧変換回路(D1)、第2の電流電圧変換回路(複数のD2、R1、R2)の下段に抵抗R4(第3の電流電圧変換回路)が挿入され、抵抗R4(第3の電流電圧変換回路)を介して接地されている。
本実施例の回路では抵抗R1が冗長ではあるが、ダイオードの温度非直線性がかなり補償され特性改善が期待できる。付け加えるなら、抵抗R3の挿入箇所を入れ替えてD2/R2−Vref端子間に変更すれば、抵抗R3の他方の端子(Vref端子と接続する側の端子とは別の端子)からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例11−3>
図10に示した基準電圧回路を図80に示した基準電圧回路に変形することができる。図83はこうして得られる基準電圧回路である。
図10に示した基準電圧回路を図80に示した基準電圧回路に変形することができる。図83はこうして得られる基準電圧回路である。
図83を参照すると、本実施例では、図10において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、その代わりに、pチャネルMOSトランジスタM3、M4からなる線形カレントミラー回路がnチャネルMOSトランジスタM1、M2からなる線形カレントミラー回路を自己バイアスする構成とし、抵抗R4(第3の電流電圧変換回路)を、図10の第1の電流電圧変換回路(D1、R2)、第2の電流電圧変換回路(複数のD2、R4、R3)の下段に挿入したものである。本実施例は、ダイオードの温度非直線性が補償され、図10と同等の特性改善が期待できる。付け加えるなら、抵抗R1とR3の挿入箇所を入れ替えてそれぞれD1/R2−Vref端子間、D2/R4−Vref端子間に変更すれば、抵抗R1とR3の他方の端子(Vref端子と接続する側の端子とは別の端子)からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例11−4>
図13に示した基準電圧回路を図80に示した基準電圧回路に変形することができる。図84はこうして得られる基準電圧回路である。
図13に示した基準電圧回路を図80に示した基準電圧回路に変形することができる。図84はこうして得られる基準電圧回路である。
図84を参照すると、本実施例では、図13において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、そのかわりに、pチャネルMOSトランジスタM3、M4からなる線形カレントミラー回路がnチャネルMOSトランジスタM1、M2からなる線形カレントミラー回路を自己バイアスする構成とし、図13の第1の電流電圧変換回路(D1、R2)、第2の電流電圧変換回路(複数のD2、R3、R1)の下段に抵抗R4(第3の電流電圧変換回路)が挿入され、抵抗R4(第3の電流電圧変換回路)を介して接地されている。本実施例では、ダイオードの温度非直線性が補償され、図13と同等の特性改善が期待できる。付け加えるなら、抵抗R1の挿入箇所を入れ替えてD2/R3−Vref端子間に変更すれば、抵抗R1の他方の端子(Vref端子と接続する側の端子とは別の端子)からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例11−5>
図15に示した基準電圧回路を図80に示した基準電圧回路に変形することができる。図85はこうして得られる基準電圧回路である。
図15に示した基準電圧回路を図80に示した基準電圧回路に変形することができる。図85はこうして得られる基準電圧回路である。
図85を参照すると、本実施例では、図15において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、そのかわりに、pチャネルMOSトランジスタM3、M4からなる線形カレントミラー回路がnチャネルMOSトランジスタM1、M2からなる線形カレントミラー回路を自己バイアスする構成とし、図15の第1の電流電圧変換回路(D1、R2)、第2の電流電圧変換回路(複数のD2、R4、R3、R5)の下段に抵抗R4(第3の電流電圧変換回路)が挿入され、抵抗R4(第3の電流電圧変換回路)を介して接地されている。本実施例においては、ダイオードの温度非直線性が補償され、図15と同等の特性改善が期待できる。付け加えるなら、抵抗R1の挿入箇所を入れ替えてD1/R2−Vref端子間に変更すれば、抵抗R1の他方の端子(Vref端子と接続する側の端子とは別の端子)からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例11−6>
図17に示した基準電圧回路を図80に示した基準電圧回路に変形することができる。図86はこうして得られる基準電圧回路である。
図17に示した基準電圧回路を図80に示した基準電圧回路に変形することができる。図86はこうして得られる基準電圧回路である。
図86を参照すると、本実施例では、図17において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、そのかわりに、pチャネルMOSトランジスタM3、M4からなる線形カレントミラー回路がnチャネルMOSトランジスタM1、M2からなる線形カレントミラー回路を自己バイアスする構成とし、図17の第1の電流電圧変換回路(D1、R2、R3)、第2の電流電圧変換回路(複数のD2、R5、R4、R6)の下段に抵抗R4(第3の電流電圧変換回路)が挿入され、抵抗R4(第3の電流電圧変換回路)を介して接地されている。本実施例においては、ダイオードの温度非直線性が補償され、図17と同等の特性改善が期待できる。
<実施例11−7>
図19に示した基準電圧回路を図80に示した基準電圧回路に変形することができる。図87はこうして得られる基準電圧回路である。
図19に示した基準電圧回路を図80に示した基準電圧回路に変形することができる。図87はこうして得られる基準電圧回路である。
図87を参照すると、本実施例では、図19において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、そのかわりに、pチャネルMOSトランジスタM3、M4からなる線形カレントミラー回路がnチャネルMOSトランジスタM1、M2からなる線形カレントミラー回路を自己バイアスする構成とし、図19の第1の電流電圧変換回路(D1)、第2の電流電圧変換回路(複数のD2、R2、R1)の下段に抵抗R4(第3の電流電圧変換回路)が挿入され、抵抗R4(第3の電流電圧変換回路)を介して接地されている。本実施例においては、ダイオードの温度非直線性が補償され、図19と同等の特性改善が期待できる。付け加えるなら、抵抗R1の挿入箇所を入れ替えてD1/R2−Vref端子間に変更すれば、抵抗R1の他方の端子(Vref端子に接続する側の端子とは別の端子)からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例11−8>
図22に示した基準電圧回路を図80に示した基準電圧回路に変形することができる。図88はこうして得られる基準電圧回路である。
図22に示した基準電圧回路を図80に示した基準電圧回路に変形することができる。図88はこうして得られる基準電圧回路である。
図88を参照すると、本実施例では、図22において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、そのかわりに、pチャネルMOSトランジスタM3、M4からなる線形カレントミラー回路がnチャネルMOSトランジスタM1、M2からなる線形カレントミラー回路を自己バイアスする構成とし、図22の第1の電流電圧変換回路(D1、R2)、第2の電流電圧変換回路(複数のD2、R1、R3、R4)の下段に抵抗R4(第3の電流電圧変換回路)が挿入され、抵抗R4(第3の電流電圧変換回路)を介して接地されている。本実施例においては、ダイオードの温度非直線性が補償され、図22と同等の特性改善が期待できる。
<実施例11−9>
図31に示した基準電圧回路を図80に示した基準電圧回路に変形することができる。図89はこうして得られる基準電圧回路である。
図31に示した基準電圧回路を図80に示した基準電圧回路に変形することができる。図89はこうして得られる基準電圧回路である。
図89を参照すると、本実施例では、図31において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、そのかわりに、pチャネルMOSトランジスタM3、M4からなる線形カレントミラー回路がnチャネルMOSトランジスタM1、M2からなる線形カレントミラー回路を自己バイアスする構成とし、図31の第1の電流電圧変換回路(D1)、第2の電流電圧変換回路(複数のD2、R1、R3、R4)の下段に抵抗R4(第3の電流電圧変換回路)が挿入され、抵抗R4(第3の電流電圧変換回路)を介して接地されている。本実施例においては、ダイオードの温度非直線性が補償され、図31と同等の特性改善が期待できる。
<実施例12>
同様に、図25に示した自己バイアス基準電圧回路においては、自己バイアスする線形カレントミラー回路(M5,M6、M7)から出力トランジスタ(M7)を減らし、さらに回路を簡略化することができる。すなわち、図25の出力抵抗(I-V3)に回路を上積みして回路電流を出力抵抗に流すことで基準電圧を得ることができる。
同様に、図25に示した自己バイアス基準電圧回路においては、自己バイアスする線形カレントミラー回路(M5,M6、M7)から出力トランジスタ(M7)を減らし、さらに回路を簡略化することができる。すなわち、図25の出力抵抗(I-V3)に回路を上積みして回路電流を出力抵抗に流すことで基準電圧を得ることができる。
図25に示した自己バイアス基準電圧回路においては、図90に示すように、自己バイアスする線形カレントミラー回路から出力トランジスタを減らして簡略化することができる。
図90に示すように、第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)にソースが接続されたnチャネルMOSトランジスタM1とM2と、nチャネルMOSトランジスタM1とM2のそれぞれのドレインと電源VDD間に接続され、ドレインとゲートが共通接続されたpチャネルMOSトランジスタM5とM8と、2つの第1の電流−電圧変換回路(I-V1)のソースが接続されゲートが共通接続されたnチャネルMOSトランジスタM3とM4とはカレントミラー回路を構成し、nチャネルMOSトランジスタM3とM4のそれぞれのドレインと電源VDD間に接続されたpチャネルMOSトランジスタM6とM8と、nチャネルMOSトランジスタM1とM2のゲートが共通接続され、nチャネルMOSトランジスタM3のドレインに接続され、pチャネルMOSトランジスタM7とM8のゲートは共通接続されてカレントミラー回路を構成し、pチャネルMOSトランジスタM5とM6のゲートは共通接続されてカレントミラー回路を構成している。
したがって、トランジスタM1とM5には電流I1が流れ、第1の電流−電圧変換回路(I-V1)を駆動し、端子電圧VAを得ている。同様に、トランジスタM2とM8には電流I2が流れ、第2の電流−電圧変換回路(I-V2)を駆動し、端子電圧VBを得ている。
また、第1、第2、第1(4)、第1(5)の電流−電圧変換回路(I-V1、I-V2、I-V1、I-V1)の下段には第3の電流−電圧変換回路(I-V3)が挿入され、この第3の電流−電圧変換回路(I-V3)を介して接地されている。したがって、この第3の電流−電圧変換回路(I-V3)の端子電圧が基準電圧回路の出力となって、基準電圧Vrefを得ている。
本実施例の動作を以下に説明する。図90において、第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)に接続するnチャネルMOSトランジスタM1とM2のそれぞれに流れる電流は、pチャネルMOSトランジスタM5とM6からなるカレントミラー回路とpチャネルMOSトランジスタM7とM8からなるカレントミラー回路を介して、nチャネルMOSトランジスタM3とM4からなるカレントミラー回路において、電流比較され、nチャネルMOSトランジスタM1とM2のそれぞれに流れる電流が等しくなるように、nチャネルMOSトランジスタM1とM2の共通ゲートが制御される。
したがって、nチャネルMOSトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、第1の電流−電圧変換回路(I-V1)に印加される電圧VAと第2の電流−電圧変換回路(I-V2)に印加される電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図21と同等の特性が得られ、基準電圧回路が実現できる。ここで、2つの第1の電流−電圧変換回路(I-V1)はnチャネルMOSトランジスタM3とM4のそれぞれのゲート−ソース間電圧が等しくなり、もって、nチャネルMOSトランジスタM3とM4のそれぞれのドレイン電圧が等しくなるように挿入している。
また、第1、第2、第1(4)、第1(5)の電流−電圧変換回路(I-V1、I-V2、I-V1、I-V1)の下段には第3の電流−電圧変換回路(I-V3)が挿入され、この第3の電流−電圧変換回路(I-V3)を介して接地されている。したがって、この第3の電流−電圧変換回路(I-V3)の端子電圧が基準電圧回路の出力となって、基準電圧Vrefを得ている。
<実施例12−1>
図4に示した番場の基準電圧回路を図90に示した基準電圧回路に変形することができる。図91はこうして得られる基準電圧回路である。
図4に示した番場の基準電圧回路を図90に示した基準電圧回路に変形することができる。図91はこうして得られる基準電圧回路である。
図91を参照すると、本実施例では、図4において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、その代わりに、図90の構成にしたがって、nチャネルMOSトランジスタM1、M2、M3、M4、pチャネルMOSトランジスタM5、M6、M7、M8を備え、トランジスタM1、M2、M3、M4にそれぞれ、第1の電流電圧変換回路(I-V1)(D1、R3)、第2の電流電圧変換回路(複数のD2、R1、R2)、第1(4)の電流電圧変換回路(I-V1)(D3、R4)、第1(5)の電流電圧変換回路(I-V1)(D4、R5)を接続し、抵抗R6(第3の電流電圧変換回路)を、これら第1(4)(5)の電流電圧変換回路、第2の電流電圧変換回路の下段に挿入し、抵抗R6(第3の電流電圧変換回路)を介して接地させるものである。
本実施例においては、番場の基準電圧回路ではダイオードの温度非直線性を半分(程度)しか補償できないが、それなりにダイオードの温度非直線性が補償されると期待できる。
<実施例12−2>
図8に示した基準電圧回路を図90に示した基準電圧回路に変形することができる。図92はこうして得られる基準電圧回路である。
図8に示した基準電圧回路を図90に示した基準電圧回路に変形することができる。図92はこうして得られる基準電圧回路である。
図92を参照すると、本実施例では、図8において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、その代わりに、図90の構成にしたがって、nチャネルMOSトランジスタM1、M2、M3、M4、pチャネルMOSトランジスタM5、M6、M7、M8を備え、トランジスタM1、M2、M3、M4にそれぞれ、第1の電流電圧変換回路(D1)、第2の電流電圧変換回路(複数のD2、R1、R2、R3)、第1(4)の電流電圧変換回路(D3)、第1(5)の電流電圧変換回路(D4)を接続し、抵抗R4(第3の電流電圧変換回路)を、これら第1(4)(5)の電流電圧変換回路、第2の電流電圧変換回路の下段に挿入し、抵抗R4(第3の電流電圧変換回路)を介して接地させるものである。本実施例においては、抵抗R1が冗長ではあるが、ダイオードの温度非直線性がかなり補償され特性改善が期待できる。付け加えるなら、抵抗R3の挿入箇所を入れ替えてD2/R2−Vref端子間に変更すれば、抵抗R3の他方の端子(Vref端子と接続する側の端子とは別の端子)からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例12−3>
図10に示した基準電圧回路を図90に示した基準電圧回路に変形することができる。図93はこうして得られる基準電圧回路である。
図10に示した基準電圧回路を図90に示した基準電圧回路に変形することができる。図93はこうして得られる基準電圧回路である。
図93を参照すると、本実施例では、図10において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、その代わりに、図90の構成にしたがって、nチャネルMOSトランジスタM1、M2、M3、M4、pチャネルMOSトランジスタM5、M6、M7、M8を備え、トランジスタM1、M2、M3、M4にそれぞれ、第1の電流電圧変換回路(D1、R2)、第2の電流電圧変換回路(複数のD2、R4、R3)、第1(4)の電流電圧変換回路(D3、R6)、第1(5)の電流電圧変換回路(D4、R8)を接続し、抵抗R4(第3の電流電圧変換回路)を、これら第1(4)(5)の電流電圧変換回路、第2の電流電圧変換回路の下段に挿入し、抵抗R4(第3の電流電圧変換回路)を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図10と同等の特性改善が期待できる。付け加えるなら、抵抗R1とR3の挿入箇所を入れ替えてそれぞれD1/R2−Vref端子間、D2/R4−Vref端子間に変更すれば、抵抗R1とR3の他方の端子(Vref端子と接続する側の端子とは別の端子)からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例12−4>
図13に示した基準電圧回路を図90に示した基準電圧回路に変形することができる。図94はこうして得られる基準電圧回路である。
図13に示した基準電圧回路を図90に示した基準電圧回路に変形することができる。図94はこうして得られる基準電圧回路である。
図94を参照すると、本実施例では、図13において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、その代わりに、図90の構成にしたがって、nチャネルMOSトランジスタM1、M2、M3、M4、pチャネルMOSトランジスタM5、M6、M7、M8を備え、トランジスタM1、M2、M3、M4にそれぞれ、第1の電流電圧変換回路(D1、R2)、第2の電流電圧変換回路(複数のD2、R3、R1)、第1(4)の電流電圧変換回路(D3、R4)、第1(5)の電流電圧変換回路(D4、R5)を接続し、抵抗R6(第3の電流電圧変換回路)を、これら第1(4)(5)の電流電圧変換回路、第2の電流電圧変換回路の下段に挿入し、抵抗R6(第3の電流電圧変換回路)を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図13と同等の特性改善が期待できる。付け加えるなら、抵抗R1の挿入箇所を入れ替えてD2/R3−Vref端子間に変更すれば、抵抗R1の他方の端子(Vref端子と接続する側の端子とは別の端子)からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例12−5>
図15に示した基準電圧回路を図90に示した基準電圧回路に変形することができる。図95はこうして得られる基準電圧回路である。
図15に示した基準電圧回路を図90に示した基準電圧回路に変形することができる。図95はこうして得られる基準電圧回路である。
図95を参照すると、本実施例では、図15において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、その代わりに、図90の構成にしたがって、nチャネルMOSトランジスタM1、M2、M3、M4、pチャネルMOSトランジスタM5、M6、M7、M8を備え、トランジスタM1、M2、M3、M4にそれぞれ、第1の電流電圧変換回路(D1、R2、R1)、第2の電流電圧変換回路(複数のD2、R4、R3、R5)、第1(4)の電流電圧変換回路(D3、R7、R6)、第1(5)の電流電圧変換回路(D4、R9、R8)を接続し、抵抗R10(第3の電流電圧変換回路)を、これら第1(4)(5)の電流電圧変換回路、第2の電流電圧変換回路の下段に挿入し、抵抗R10(第3の電流電圧変換回路)を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図15と同等の特性改善が期待できる。付け加えるなら、抵抗R1の挿入箇所を入れ替えてD1/R2−Vref端子間に変更すれば、抵抗R1の他方の端子(Vref端子と接続する側の端子とは別の端子)からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例12−6>
図17に示した基準電圧回路を図90に示した基準電圧回路に変形することができる。図96はこうして得られる基準電圧回路である。
図17に示した基準電圧回路を図90に示した基準電圧回路に変形することができる。図96はこうして得られる基準電圧回路である。
図96を参照すると、本実施例では、図17において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、その代わりに、図90の構成にしたがって、nチャネルMOSトランジスタM1、M2、M3、M4、pチャネルMOSトランジスタM5、M6、M7、M8を備え、トランジスタM1、M2、M3、M4にそれぞれ、第1の電流電圧変換回路(D1、R2、R1、R3)、第2の電流電圧変換回路(複数のD2、R5、R4、R6)、第1(4)の電流電圧変換回路(D3、R8、R7、R9)、第1(5)の電流電圧変換回路(D4、R11、R12、R10)を接続し、抵抗R13(第3の電流電圧変換回路)を、これら第1(4)(5)の電流電圧変換回路、第2の電流電圧変換回路の下段に挿入し、抵抗R13(第3の電流電圧変換回路)を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図17と同等の特性改善が期待できる。
<実施例12−7>
図19に示した基準電圧回路を図90に示した基準電圧回路に変形することができる。図97はこうして得られる基準電圧回路である。
図19に示した基準電圧回路を図90に示した基準電圧回路に変形することができる。図97はこうして得られる基準電圧回路である。
図97を参照すると、本実施例では、図19において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、その代わりに、図90の構成にしたがって、nチャネルMOSトランジスタM1、M2、M3、M4、pチャネルMOSトランジスタM5、M6、M7、M8を備え、トランジスタM1、M2、M3、M4にそれぞれ、第1の電流電圧変換回路(D1)、第2の電流電圧変換回路(複数のD2、R2、R1)、第1(4)の電流電圧変換回路(D3)、第1(5)の電流電圧変換回路(D4)を接続し、抵抗R3(第3の電流電圧変換回路)を、これら第1(4)、(5)の電流電圧変換回路、第2の電流電圧変換回路の下段に挿入し、抵抗R3(第3の電流電圧変換回路)を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図19と同等の特性改善が期待できる。付け加えるなら、抵抗R1の挿入箇所を入れ替えて、D1/R2−Vref端子間に変更すれば、抵抗R1の他方の端子(Vref端子と接続する側の端子とは別の端子)からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例12−8>
図22に示した基準電圧回路を図90に示した基準電圧回路に変形することができる。図98はこうして得られる基準電圧回路である。
図22に示した基準電圧回路を図90に示した基準電圧回路に変形することができる。図98はこうして得られる基準電圧回路である。
図98を参照すると、本実施例では、図22において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、その代わりに、図90の構成にしたがって、nチャネルMOSトランジスタM1、M2、M3、M4、pチャネルMOSトランジスタM5、M6、M7、M8を備え、トランジスタM1、M2、M3、M4にそれぞれ、第1の電流電圧変換回路(D1、R2)、第2の電流電圧変換回路(複数のD2、R2、R1)、第1(4)の電流電圧変換回路(D3、R5)、第1(5)の電流電圧変換回路(D4、R6)を接続し、抵抗R7(第3の電流電圧変換回路)を、これら第1(4)、(5)の電流電圧変換回路、第2の電流電圧変換回路の下段に挿入し、抵抗R7(第3の電流電圧変換回路)を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図22と同等の特性改善が期待できる。
<実施例12−9>
図31に示した基準電圧回路を図90に示した基準電圧回路に変形することができる。図99はこうして得られる基準電圧回路である。
図31に示した基準電圧回路を図90に示した基準電圧回路に変形することができる。図99はこうして得られる基準電圧回路である。
図99を参照すると、本実施例では、図31において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、その代わりに、図90の構成にしたがって、nチャネルMOSトランジスタM1、M2、M3、M4、pチャネルMOSトランジスタM5、M6、M7、M8を備え、トランジスタM1、M2、M3、M4にそれぞれ、第1の電流電圧変換回路(D1)、第2の電流電圧変換回路(複数のD2、R2、R1)、第1(4)の電流電圧変換回路(D3)、第1(5)の電流電圧変換回路(D4)を接続し、抵抗R3(第3の電流電圧変換回路)を、これら第1(4)、(5)の電流電圧変換回路、第2の電流電圧変換回路の下段に挿入し、抵抗R3(第3の電流電圧変換回路)を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図31と同等の特性改善が期待できる。
<実施例13>
同様に、図26に示した自己バイアス基準電圧回路においては、自己バイアスする線形カレントミラー回路から出力トランジスタを減らし、さらに回路を簡略化することができる。すなわち、出力抵抗に回路を上積みして回路電流を出力抵抗に流すことで基準電圧を得ることができる。
同様に、図26に示した自己バイアス基準電圧回路においては、自己バイアスする線形カレントミラー回路から出力トランジスタを減らし、さらに回路を簡略化することができる。すなわち、出力抵抗に回路を上積みして回路電流を出力抵抗に流すことで基準電圧を得ることができる。
図100において、pチャネルMOSトランジスタM4のソースと電源VDD間には抵抗R0が挿入され、pチャネルMOSトランジスタM5とゲート電圧が共通であるから、等しい電流が流せるように、pチャネルMOSトランジスタM4のトランジスタサイズはpチャネルMOSトランジスタM5のトランジスタサイズよりも大きくしてある。ここで、pチャネルMOSトランジスタM4とM5からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。
この、逆ワイドラーカレントミラー回路により、nチャネルMOSトランジスタM1、M2がバイアスされ、それぞれ第1、第2の電流−電圧変換回路(I-V1、I-V2)を駆動している。ここで、nチャネルMOSトランジスタM3のゲートとドレインは共通接続され、nチャネルMOSトランジスタM1、M2のゲートに接続されており、nチャネルMOSトランジスタM1、M2、M3はカレントミラー回路を構成している。
nチャネルMOSトランジスタM3を駆動しているpチャネルMOSトランジスタM4はゲートが逆ワイドラーカレントミラー回路の出力を構成しているpチャネルMOSトランジスタM5のドレインに接続されている。また、nチャネルMOSトランジスタM3は第4の電流−電圧変換回路(I-V1)を駆動している。この第4の電流−電圧変換回路(I-V1)はnチャネルMOSトランジスタM1、M2、M3に流れる電流が等しくなるように挿入されている。
また、第1、第2、第1(4)の電流−電圧変換回路(I-V1、I-V2、I-V1)の下段には第3の電流−電圧変換回路(I-V3)が挿入され、この第3の電流−電圧変換回路(I-V3)を介して接地されている。したがって、この第3の電流−電圧変換回路(I-V3)の端子電圧が基準電圧回路の出力となって、基準電圧Vrefを得ている。
本実施例の動作を以下に説明する。nチャネルMOSトランジスタM1に流れる電流が大きくなるとその分だけpチャネルMOSトランジスタM4に流れる電流が大きくなる。
しかし、pチャネルMOSトランジスタM5に流れる電流はそれ以上に大きくなるために、nチャネルMOSトランジスタM2では、増えた分の電流を流しきれなくなり、pチャネルMOSトランジスタM5のドレイン電圧が高くなり、pチャネルMOSトランジスタM5のドレインにゲートが接続されたpチャネルMOSトランジスタM6に流れる電流が減少する。したがって、ドレイン電流が共通であるnチャネルMOSトランジスタM3に流れる電流も減少する。
ここで、nチャネルMOSトランジスタM3とnチャネルMOSトランジスタM2はカレントミラー回路を構成しており、nチャネルMOSトランジスタM1とnチャネルMOSトランジスタM2とはゲート電圧が共通になっているから、M1-M3の共通ゲート電圧が低下し、したがって、nチャネルMOSトランジスタM1に流れる電流も減少する。
したがって、nチャネルMOSトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、第1の電流−電圧変換回路(I-V1)に印加される電圧VAと、第2の電流−電圧変換回路(I-V2)に印加される電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図21と同等の特性が得られ、基準電圧回路が実現できる。ここで、第1の電流−電圧変換回路(I-V1)はnチャネルMOSトランジスタM3のゲート−ソース間電圧がnチャネルMOSトランジスタM1とM2のそれぞれのドレイン電圧が等しくなるように挿入している。
こうして、nチャネルMOSトランジスタM1とM2に流れる電流I1、I2が等しくなるように制御され、nチャネルMOSトランジスタM3に流れる電流I3もI1、I2に比例する。
また、第1、第2、第1(4)の電流−電圧変換回路(I-V1、I-V2、I-V1)の下段には第3の電流−電圧変換回路(I-V3)が挿入され、この第3の電流−電圧変換回路(I-V3)を介して接地されている。したがって、この第3の電流−電圧変換回路(I-V3)の端子電圧が基準電圧回路の出力となって、基準電圧Vrefを得ている。
<実施例13−1>
図4に示した番場の基準電圧回路を図100に示した基準電圧回路に変形することができる。図101はこうして得られる基準電圧回路である。
図4に示した番場の基準電圧回路を図100に示した基準電圧回路に変形することができる。図101はこうして得られる基準電圧回路である。
図101を参照すると、本実施例では、図4において、線形カレントミラー回路(pチャネルMOSM1、M2、M3)とOP ampを削除し、その代わりに、図100の構成にしたがって、nチャネルMOSトランジスタM1、M2、M3、pチャネルMOSトランジスタM4、M5、M6を備え、トランジスタM1、M2、M3にそれぞれ、第1の電流電圧変換回路(I-V1)(D1、R3)、第2の電流電圧変換回路(複数のD2、R1、R2)、第1(4)の電流電圧変換回路(I-V1)(D3、R4)を接続し、抵抗R5(第3の電流電圧変換回路)を、これら第1(4)の電流電圧変換回路、第2の電流電圧変換回路の下段に挿入し、抵抗R5(第3の電流電圧変換回路)を介して接地させるものである。
本実施例においては、番場の基準電圧回路ではダイオードの温度非直線性を半分(程度)しか補償できないが、それなりにダイオードの温度非直線性が補償されると期待できる。
<実施例13−2>
図8に示した基準電圧回路を図100に示した基準電圧回路に変形することができる。図102はこうして得られる基準電圧回路である。
図8に示した基準電圧回路を図100に示した基準電圧回路に変形することができる。図102はこうして得られる基準電圧回路である。
図102を参照すると、本実施例では、図8において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、その代わりに、図100の構成にしたがって、nチャネルMOSトランジスタM1、M2、M3、pチャネルMOSトランジスタM4、M5、M6を備え、トランジスタM1、M2、M3にそれぞれ、第1の電流電圧変換回路(D1)、第2の電流電圧変換回路(複数のD2、R1、R2、R3)、第1(4)の電流電圧変換回路(D3)を接続し、抵抗R4(第3の電流電圧変換回路)を、これら第1(4)の電流電圧変換回路、第2の電流電圧変換回路の下段に挿入し、抵抗R4(第3の電流電圧変換回路)を介して接地させるものである。本実施例においては、抵抗R1が冗長ではあるが、ダイオードの温度非直線性がかなり補償され特性改善が期待できる。付け加えるなら、抵抗R3の挿入箇所を入れ替えてD2/R2−Vref端子間に変更すれば、抵抗R3の他方の端子(Vref端子と接続する側の端子とは別の端子)からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例13−3>
図10に示した基準電圧回路を図100に示した基準電圧回路に変形することができる。図103はこうして得られる基準電圧回路である。
図10に示した基準電圧回路を図100に示した基準電圧回路に変形することができる。図103はこうして得られる基準電圧回路である。
図103を参照すると、本実施例では、図10において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、その代わりに、図100の構成にしたがって、nチャネルMOSトランジスタM1、M2、M3、pチャネルMOSトランジスタM4、M5、M6を備え、トランジスタM1、M2、M3にそれぞれ、第1の電流電圧変換回路(D1、R2、R1)、第2の電流電圧変換回路(複数のD2、R4、R3)、第1(4)の電流電圧変換回路(D3、R6、R5)を接続し、抵抗R7(第3の電流電圧変換回路)を、これら第1(4)の電流電圧変換回路、第2の電流電圧変換回路の下段に挿入し、抵抗R7(第3の電流電圧変換回路)を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図10と同等の特性改善が期待できる。付け加えるなら、抵抗R1とR3の挿入箇所を入れ替えてそれぞれD1/R2−Vref端子間、D2/R4−Vref端子間に変更すれば、抵抗R1とR3の他方の端子(Vref端子と接続する側の端子とは別の端子)からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例13−4>
図13に示した基準電圧回路を図100に示した基準電圧回路に変形することができる。図104はこうして得られる基準電圧回路である。
図13に示した基準電圧回路を図100に示した基準電圧回路に変形することができる。図104はこうして得られる基準電圧回路である。
図104を参照すると、本実施例では、図13において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、その代わりに、図100の構成にしたがって、nチャネルMOSトランジスタM1、M2、M3、pチャネルMOSトランジスタM4、M5、M6を備え、トランジスタM1、M2、M3にそれぞれ、第1の電流電圧変換回路(D1、R3)、第2の電流電圧変換回路(複数のD2、R2、R1)、第1(4)の電流電圧変換回路(D3、R4)を接続し、抵抗R5(第3の電流電圧変換回路)を、これら第1(4)の電流電圧変換回路、第2の電流電圧変換回路の下段に挿入し、抵抗R5(第3の電流電圧変換回路)を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図13と同等の特性改善が期待できる。付け加えるなら、抵抗R1の挿入箇所を入れ替えてD2/R3−Vref端子間に変更すれば、抵抗R1の他方の端子(Vref端子と接続する側の端子とは別の端子)からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例13−5>
図15に示した基準電圧回路を図100に示した基準電圧回路に変形することができる。図105はこうして得られる基準電圧回路である。
図15に示した基準電圧回路を図100に示した基準電圧回路に変形することができる。図105はこうして得られる基準電圧回路である。
図105を参照すると、本実施例では、図15において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、その代わりに、図100の構成にしたがって、nチャネルMOSトランジスタM1、M2、M3、pチャネルMOSトランジスタM4、M5、M6を備え、トランジスタM1、M2、M3にそれぞれ、第1の電流電圧変換回路(D1、R2)、第2の電流電圧変換回路(複数のD2、R4、R3、R5)、第1(4)の電流電圧変換回路(D3、R7、R6)を接続し、抵抗R8(第3の電流電圧変換回路)を、これら第1(4)の電流電圧変換回路、第2の電流電圧変換回路の下段に挿入し、抵抗R8(第3の電流電圧変換回路)を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図15と同等の特性改善が期待できる。付け加えるなら、抵抗R1の挿入箇所を入れ替えてD1/R2−Vref端子間に変更すれば、抵抗R1の他方の端子(Vref端子と接続する側の端子とは別の端子)からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例13−6>
図17に示した基準電圧回路を図100に示した基準電圧回路に変形することができる。図106はこうして得られる基準電圧回路である。
図17に示した基準電圧回路を図100に示した基準電圧回路に変形することができる。図106はこうして得られる基準電圧回路である。
図106を参照すると、本実施例では、図17において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、その代わりに、図100の構成にしたがって、nチャネルMOSトランジスタM1、M2、M3、pチャネルMOSトランジスタM4、M5、M6を備え、トランジスタM1、M2、M3にそれぞれ、第1の電流電圧変換回路(D1、R2、R1、R3)、第2の電流電圧変換回路(複数のD2、R5、R4、R6)、第1(4)の電流電圧変換回路(D3、R8、R7、R9)を接続し、抵抗R10(第3の電流電圧変換回路)を、これら第1(4)の電流電圧変換回路、第2の電流電圧変換回路の下段に挿入し、抵抗R10(第3の電流電圧変換回路)を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図17と同等の特性改善が期待できる。
<実施例13−7>
図19に示した基準電圧回路を図100に示した基準電圧回路に変形することができる。図107はこうして得られる基準電圧回路である。
図19に示した基準電圧回路を図100に示した基準電圧回路に変形することができる。図107はこうして得られる基準電圧回路である。
図107を参照すると、本実施例では、図19において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、その代わりに、図100の構成にしたがって、nチャネルMOSトランジスタM1、M2、M3、pチャネルMOSトランジスタM4、M5、M6を備え、トランジスタM1、M2、M3にそれぞれ、第1の電流電圧変換回路(D1)、第2の電流電圧変換回路(複数のD2、R2、R1)、第1(4)の電流電圧変換回路(D3)を接続し、抵抗R3(第3の電流電圧変換回路)を、これら第1(4)の電流電圧変換回路、第2の電流電圧変換回路の下段に挿入した、抵抗R3(第3の電流電圧変換回路)を介して接地させるのである。本実施例においては、ダイオードの温度非直線性が補償され、図19と同等の特性改善が期待できる。付け加えるなら、抵抗R1の挿入箇所を入れ替えてD1/R2−Vref端子間に変更すれば、抵抗R1の他方の端子(Vref端子と接続する側の端子とは別の端子)からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例13−8>
図22に示した基準電圧回路を図100に示した基準電圧回路に変形することができる。図108はこうして得られる基準電圧回路である。
図22に示した基準電圧回路を図100に示した基準電圧回路に変形することができる。図108はこうして得られる基準電圧回路である。
図108を参照すると、本実施例では、図22において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、その代わりに、図100の構成にしたがって、nチャネルMOSトランジスタM1、M2、M3、pチャネルMOSトランジスタM4、M5、M6を備え、トランジスタM1、M2、M3にそれぞれ、第1の電流電圧変換回路(D1、R2)、第2の電流電圧変換回路(複数のD2、R3、R1)、第1(4)の電流電圧変換回路(D3、R5)を接続し、抵抗R6(第3の電流電圧変換回路)を、これら第1(4)の電流電圧変換回路、第2の電流電圧変換回路の下段に挿入し、抵抗R6(第3の電流電圧変換回路)を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図22と同等の特性改善が期待できる。
<実施例13−9>
図31に示した基準電圧回路を図100に示した基準電圧回路に変形することができる。図109はこうして得られる基準電圧回路である。
図31に示した基準電圧回路を図100に示した基準電圧回路に変形することができる。図109はこうして得られる基準電圧回路である。
図109を参照すると、本実施例では、図31において、線形カレントミラー回路(M1、M2、M3)とOP ampを削除し、その代わりに、図100の構成にしたがって、nチャネルMOSトランジスタM1、M2、M3、pチャネルMOSトランジスタM4、M5、M6を備え、トランジスタM1、M2、M3にそれぞれ、第1の電流電圧変換回路(D1)、第2の電流電圧変換回路(複数のD2、R2、R1)、第1(4)の電流電圧変換回路(D3)を接続し、抵抗R3(第3の電流電圧変換回路)を、これら第1(4)の電流電圧変換回路、第2の電流電圧変換回路の下段に挿入し、抵抗R3(第3の電流電圧変換回路)を介して接地させるものである。本実施例においては、ダイオードの温度非直線性が補償され、図31と同等の特性改善が期待できる。
<実施例14>
同様に、図39に示した自己バイアス基準電圧回路においては、自己バイアスする線形カレントミラー回路から出力トランジスタを減らし、さらに回路を簡略化することができる。すなわち、出力抵抗に回路を上積みして回路電流を出力抵抗に流すことで基準電圧を得ることができる。
同様に、図39に示した自己バイアス基準電圧回路においては、自己バイアスする線形カレントミラー回路から出力トランジスタを減らし、さらに回路を簡略化することができる。すなわち、出力抵抗に回路を上積みして回路電流を出力抵抗に流すことで基準電圧を得ることができる。
図110において、MOSトランジスタM1、M2、M3からなる1:1:1のカレントミラー回路でそれぞれ第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路とバイポーラトランジスタQ3を駆動している。バイポーラトランジスタQ3のベースは非線形カレントミラー回路の出力端子に接続され、非線形カレントミラー回路の入力端子にはOP ampの逆相入力端子が接続され、非線形カレントミラー回路の出力端子にはOP ampの正相入力端子が接続されており、OP ampの出力はMOSトランジスタM1、M2、M3の共通ゲートに接続されている。
さらに、非線形カレントミラー回路とバイポーラトランジスタQ3は抵抗RLを介して接地されている。したがって、この抵抗RLの端子電圧が基準電圧回路の出力となって、基準電圧Vrefを得ている。
第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路とバイポーラトランジスタQ3に等しい電流を流すことでVAとVB(VBE3)が等しくなるようにしている。MOSトランジスタM1、M2、M3、M4の共通ゲートはOPアンプの出力に接続されており、OPアンプの逆相入力端子と正相入力端子はそれぞれ非線形カレントミラー回路の入力端子電圧VAと出力端子電圧(バイポーラトランジスタQ3のベースの端子電圧)VBが等しくなるように制御している。したがって、MOSトランジスタM1、M2、M3に流れる電流I1、I2、I3は等しくなる。この和電流(I1+I2+I3)が抵抗RLに流れ、端子電圧から基準電圧回路の出力となる基準電圧Vrefを得ている。
図39に示した基準電圧回路から類推されるように、この電流I1、I2、I3は温度特性が補償され、バイポーラトランジスタのVBEの温度非直線性も補償された電流となり、得られる基準電圧VrefはバイポーラトランジスタのVBEの温度非直線性も補償された温度特性を持たない基準電圧となる。
<実施例14−1>
図40に示した基準電圧回路を図110に示した基準電圧回路に変形することができる。図111はこうして得られる基準電圧回路である。
図40に示した基準電圧回路を図110に示した基準電圧回路に変形することができる。図111はこうして得られる基準電圧回路である。
図111を参照すると、本実施例では、図40において、線形カレントミラー回路(M1、M2、M3、M4)から出力トランジスタM4を削除し、非線形カレントミラー回路(図38(a)の構成を採用)の抵抗R2、トランジスタQ2のエミッタ、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路の抵抗R2、トランジスタQ2のエミッタ、及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる1:1:1のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1+I2+I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図40と同等の特性改善が期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例14−2>
図41に示した基準電圧回路を図110に示した基準電圧回路に変形することができる。図112はこうして得られる基準電圧回路である。
図41に示した基準電圧回路を図110に示した基準電圧回路に変形することができる。図112はこうして得られる基準電圧回路である。
図112を参照すると、本実施例では、図41において、線形カレントミラー回路(M1、M2、M3、M4)から出力トランジスタM4を削除し、非線形カレントミラー回路(図38(b)の構成を採用)の抵抗R2、トランジスタQ2のエミッタ、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路の抵抗R2、トランジスタQ2のエミッタ、及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる1:1:1のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1+I2+I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図41と同等の特性改善が期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例14−3>
図42に示した基準電圧回路を図110に示した基準電圧回路に変形することができる。図113はこうして得られる基準電圧回路である。
図42に示した基準電圧回路を図110に示した基準電圧回路に変形することができる。図113はこうして得られる基準電圧回路である。
図113を参照すると、本実施例では、図42において、線形カレントミラー回路(M1、M2、M3、M4)から出力トランジスタM4を削除し、非線形カレントミラー回路(図38(c)の構成を採用)の抵抗R2、R3、トランジスタQ2のエミッタ、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路の抵抗R2、R3、トランジスタQ2のエミッタ、及びトランジスタQ3のエミッタの共通接続点が抵抗RLを介して接地される。MOSトランジスタM1、M2、M3からなる1:1:1のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1+I2+I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図42と同等の特性改善が期待できる。
<実施例15>
同様に、図49に示した自己バイアス基準電圧回路においては、自己バイアスする線形カレントミラー回路から出力トランジスタを減らし、さらに回路を簡略化することができる。すなわち、出力抵抗に回路を上積みして回路電流を出力抵抗に流すことで基準電圧を得ることができる。
同様に、図49に示した自己バイアス基準電圧回路においては、自己バイアスする線形カレントミラー回路から出力トランジスタを減らし、さらに回路を簡略化することができる。すなわち、出力抵抗に回路を上積みして回路電流を出力抵抗に流すことで基準電圧を得ることができる。
図114に示す基準電圧回路において、第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路の入力電流I1と出力電流I2が等しくなるように電流が流れ、入力端子の電圧と出力端子の電圧が等しくなる。ここで、バイポーラトランジスタQ3のベースは非線形カレントミラー回路の出力端子に接続されており、エミッタは接地され、コレクタはゲートとドレインが共通接続されたMOSトランジスタM3に接続されており、MOSトランジスタM1、M2、M3はカレントミラー回路を構成している。
さらに、非線形カレントミラー回路とバイポーラトランジスタQ3は抵抗RLを介して接地されている。したがって、この抵抗RLの端子電圧が基準電圧回路の出力となって、基準電圧Vrefを得ている。
図114に示す基準電圧回路において、MOSトランジスタM1、M2、M3のゲートは共通接続されてカレントミラー回路を構成し、MOSトランジスタM3のゲートとドレインは共通接続されてバイポーラトランジスタQ3に流れるコレクタ電流で駆動され、第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路の入力電流と出力電流が等しくなるように動作している。ここでは、バイポーラトランジスタQ3のベース(入力)とコレクタ(出力)間に位相補償用に直列接続された容量CCと抵抗RCを追加して示している。
ここで、MOSトランジスタM1、M2からなるカレントミラー回路の出力電流I1、I2が増加した場合に、バイポーラトランジスタQ3のベース電圧が低下するように非線形カレントミラー回路が構成されていれば、不帰還電流ループが形成され、基準電流回路が実現でき、線形カレントミラー回路のもう一方の出力を抵抗に接続し、電流−電圧変換すれば基準電圧Vrefが得られ、基準電圧回路として利用できる。
MOSトランジスタM1、M2、M3からなる1:1:1のカレントミラー回路の出力電流I1、I2、I3は等しくなる。この和電流(I1+I2+I3)が抵抗RLに流れ、端子電圧から基準電圧回路の出力となる基準電圧Vrefを得ている。
図49に示した基準電圧回路から類推されるように、この電流I1、I2、I3は温度特性が補償され、バイポーラトランジスタのVBEの温度非直線性も補償された電流となり、得られる基準電圧VrefはバイポーラトランジスタのVBEの温度非直線性も補償された温度特性を持たない基準電圧となる。
<実施例15−1>
図50に示した基準電圧回路を図114に示した基準電圧回路に変形することができる。図115はこうして得られる基準電圧回路である。
図50に示した基準電圧回路を図114に示した基準電圧回路に変形することができる。図115はこうして得られる基準電圧回路である。
図115を参照すると、本実施例では、図50において、線形カレントミラー回路(M1、M2、M3、M4)から出力トランジスタM4を削除し、非線形カレントミラー回路(図38(a)の構成を採用)の抵抗R2、トランジスタQ2のエミッタ、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路の抵抗R2、トランジスタQ2のエミッタ、及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる1:1:1のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1+I2+I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。ダイオードの温度非直線性が補償され、図50と同等の特性改善が期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例15−2>
図51に示した基準電圧回路を図114に示した基準電圧回路に変形することができる。図116はこうして得られる基準電圧回路である。
図51に示した基準電圧回路を図114に示した基準電圧回路に変形することができる。図116はこうして得られる基準電圧回路である。
図116を参照すると、本実施例では、図51において、線形カレントミラー回路(M1、M2、M3、M4)から出力トランジスタM4を削除し、非線形カレントミラー回路(図38(b)の構成を採用)の抵抗R2、トランジスタQ2のエミッタ、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路の抵抗R2、トランジスタQ2のエミッタ、及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる1:1:1のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1+I2+I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図51と同等の特性改善が期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例15−3>
図52に示した基準電圧回路を図114に示した基準電圧回路に変形することができる。図117はこうして得られる基準電圧回路である。
図52に示した基準電圧回路を図114に示した基準電圧回路に変形することができる。図117はこうして得られる基準電圧回路である。
図117を参照すると、本実施例では、図52において、線形カレントミラー回路(M1、M2、M3、M4)から出力トランジスタM4を削除し、非線形カレントミラー回路(図38(c)の構成を採用)の抵抗R2、R3、トランジスタQ2のエミッタ、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路の抵抗R2、R3、トランジスタQ2のエミッタ、及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる1:1:1のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1+I2+I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図52と同等の特性改善が期待できる。
<実施例15−4>
図53に示した基準電圧回路を図114に示した基準電圧回路に変形することができる。図118はこうして得られる基準電圧回路である。
図53に示した基準電圧回路を図114に示した基準電圧回路に変形することができる。図118はこうして得られる基準電圧回路である。
図118を参照すると、本実施例では、図53(非線形カレントミラー回路が図38(a)のバイポーラトランジスタQ2のコレクタを抵抗R3を介して接地する構成)において、線形カレントミラー回路(M1、M2、M3、M4)から出力トランジスタM4を削除し、非線形カレントミラー回路(図38(a))の抵抗R2、トランジスタQ2のエミッタ、R3、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路の抵抗R2、トランジスタQ2のエミッタ、R3,及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる1:1:1のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1+I2+I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図53と同等の特性改善が期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例15−5>
図54に示した基準電圧回路を図114に示した基準電圧回路に変形することができる。図119はこうして得られる基準電圧回路である。
図54に示した基準電圧回路を図114に示した基準電圧回路に変形することができる。図119はこうして得られる基準電圧回路である。
図119を参照すると、本実施例では、図54(非線形カレントミラー回路が図38(c)のバイポーラトランジスタQ2のコレクタを抵抗R4を介して接地する構成)において、線形カレントミラー回路(M1、M2、M3、M4)から出力トランジスタM4を削除し、非線形カレントミラー回路の抵抗R2、R3、トランジスタQ2のエミッタ、抵抗R4、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路の抵抗R2、R3、トランジスタQ2のエミッタ、R4、及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる1:1:1のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1+I2+I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図54と同等の特性改善が期待できる。
<実施例15−6>
図55に示した基準電圧回路を図114に示した基準電圧回路に変形することができる。図120はこうして得られる基準電圧回路である。
図55に示した基準電圧回路を図114に示した基準電圧回路に変形することができる。図120はこうして得られる基準電圧回路である。
図120を参照すると、本実施例では、図55(非線形カレントミラー回路が永田カレントミラー回路のバイポーラトランジスタQ2のコレクタを抵抗R2を介して接地した場合)において、線形カレントミラー回路(M1、M2、M3、M4)から出力トランジスタM4を削除し、非線形カレントミラー回路のトランジスタQ1、Q2のエミッタ、抵抗R2、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路のトランジスタQ1、Q2のエミッタ、R2、及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる1:1:1のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1+I2+I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図55と同等の特性改善が期待できる。
<実施例15−7>
図56に示した基準電圧回路を図114に示した基準電圧回路に変形することができる。図121はこうして得られる基準電圧回路である。
図56に示した基準電圧回路を図114に示した基準電圧回路に変形することができる。図121はこうして得られる基準電圧回路である。
図121を参照すると、本実施例では、図56(非線形カレントミラー回路が永田カレントミラー回路のバイポーラトランジスタQ1のベースを抵抗R2を介して接地し、バイポーラトランジスタQ2のコレクタを抵抗R3を介して接地した場合)において、線形カレントミラー回路(M1、M2、M3、M4)から出力トランジスタM4を削除し、非線形カレントミラー回路のトランジスタQ1、Q2のエミッタ、抵抗R2、抵抗R3、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路のトランジスタQ1、Q2のエミッタ、抵抗R2、R3、及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる1:1:1のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1+I2+I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図56と同等の特性改善が期待できる。
<実施例15−8>
図57に示した基準電圧回路を図114に示した基準電圧回路に変形することができる。図122はこうして得られる基準電圧回路である。
図57に示した基準電圧回路を図114に示した基準電圧回路に変形することができる。図122はこうして得られる基準電圧回路である。
図122を参照すると、本実施例では、図57(非線形カレントミラー回路が永田カレントミラー回路のバイポーラトランジスタQ1のベースを抵抗R2を介して接地し、バイポーラトランジスタQ2のコレクタを抵抗R3を介して接地した場合)において、線形カレントミラー回路(M1、M2、M3、M4)から出力トランジスタM4を削除し、非線形カレントミラー回路の抵抗R2、抵抗R3、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路の抵抗R2、R3、及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる1:1:1のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1+I2+I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図57と同等の特性改善が期待できる。
<実施例15−9>
図58に示した基準電圧回路を図114に示した基準電圧回路に変形することができる。図123はこうして得られる基準電圧回路である。
図58に示した基準電圧回路を図114に示した基準電圧回路に変形することができる。図123はこうして得られる基準電圧回路である。
図123を参照すると、本実施例では、図58(バイポーラトランジスタQ1のベースとコレクタが共通接続され、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地され、バイポーラトランジスタQ2のコレクタ−エミッタ間には抵抗R4が接続され、エミッタ抵抗R3を介して接地される)において、線形カレントミラー回路(M1、M2、M3、M4)から出力トランジスタM4を削除し、非線形カレントミラー回路の抵抗R2、抵抗R3、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路の抵抗R2、R3、及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる1:1:1のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1+I2+I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図58と同等の特性改善が期待できる。付け加えるなら、抵抗R2とR3の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例15−10>
図59に示した基準電圧回路を図114に示した基準電圧回路に変形することができる。図124はこうして得られる基準電圧回路である。
図59に示した基準電圧回路を図114に示した基準電圧回路に変形することができる。図124はこうして得られる基準電圧回路である。
図124を参照すると、本実施例では、図59(バイポーラトランジスタQ1のベースとコレクタが共通接続され、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地され、コレクタ(ベース)は抵抗R3を介して接地され、バイポーラトランジスタQ2のコレクタ−エミッタ間には抵抗R5が接続され、エミッタ抵抗R4を介して接地される)において、線形カレントミラー回路(M1、M2、M3、M4)から出力トランジスタM4を削除し、非線形カレントミラー回路の抵抗R2、R3、R4、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路の抵抗R2、R3、R4、及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる1:1:1のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1+I2+I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図59と同等の特性改善が期待できる。付け加えるなら、抵抗R4の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例15−11>
図60に示した基準電圧回路を図114に示した基準電圧回路に変形することができる。図125はこうして得られる基準電圧回路である。
図60に示した基準電圧回路を図114に示した基準電圧回路に変形することができる。図125はこうして得られる基準電圧回路である。
図125を参照すると、本実施例では、図60(バイポーラトランジスタQ1のベースとコレクタが共通接続され、ベース−エミッタ間には抵抗R1が接続され、エミッタ抵抗R2を介して接地され、コレクタ(ベース)は抵抗R3を介して接地され、バイポーラトランジスタQ2のコレクタ−エミッタ間には抵抗R5が接続され、エミッタ抵抗R4を介して接地され、コレクタは抵抗R6を介して接地される)において、線形カレントミラー回路(M1、M2、M3、M4)から出力トランジスタM4を削除し、非線形カレントミラー回路の抵抗R2、R3、R4、R6、及びトランジスタQ3のエミッタを直接接地する代わりに、非線形カレントミラー回路の抵抗R2、R3、R4、R6、及びトランジスタQ3のエミッタの共通接続点を抵抗RLを介して接地している。MOSトランジスタM1、M2、M3からなる1:1:1のカレントミラー回路の出力電流I1、I2、I3は等しく、和電流(I1+I2+I3)が抵抗RLに流れ、抵抗RLの端子電圧を基準電圧Vrefとしている。本実施例においては、ダイオードの温度非直線性が補償され、図60と同等の特性改善が期待できる。付け加えるなら、抵抗R2の他方の端子からもトランジスタの温度非直線性が補償された基準電圧を得ることができる。
<実施例16>
次に、旧来の1.2Vを出力電圧とする第一世代の基準電圧回路でも新たに抵抗1本を追加することでトランジスタのVBEの温度非直線性を補償することができることを示す。
次に、旧来の1.2Vを出力電圧とする第一世代の基準電圧回路でも新たに抵抗1本を追加することでトランジスタのVBEの温度非直線性を補償することができることを示す。
図126は、ブロコー(Brokaw)型基準電圧回路にトランジスタのベースーエミッタ間電圧VBEの温度非直線性を補償する抵抗R1を追加したものである。
バイポーラトランジスタQ1、Q2はエミッタ面積比が1:N(N.>0)である。互いのベースが共通接続され、出力端子を構成している。
バイポーラトランジスタQ2はベース−エミッタ間に抵抗R1が挿入され、エミッタ抵抗R2が挿入されてバイポーラトランジスタQ1のエミッタに接続されている。バイポーラトランジスタQ1のエミッタはエミッタ抵抗R3を介して接地される。
さらに、pチャネルMOSトランジスタM1はゲートとドレインが共通接続され、トランジスタM1とpチャネルMOSトランジスタM2のゲートは互いに共通接続されカレントミラー回路を構成し、それぞれバイポーラトランジスタQ1、Q2を自己バイアスしている。
トランジスタM1とトランジスタM2からなるカレントミラー回路は、それぞれ電流I1、I2をバイポーラトランジスタQ1、Q2に流し込み、自己バイアスしている。
MOSトランジスタM1、M2のドレイン電流I1I2は、バイポーラトランジスタQ1のコレクタ電流IC1、IC2と
I1=IC1 (162)
I2=IC2+VEB2/R1 (163)
なる関係を満たす。
I1=IC1 (162)
I2=IC2+VEB2/R1 (163)
なる関係を満たす。
(165)式で、負の温度特性を持つVBE1と正の温度特性を持つVTで温度特性が相殺されるように2R3/R1の値を設定すればVrefの温度特性を相殺することができる。また、VBE1が持つ温度非直線性を相殺するためには、図7に示したようにする。ただし、正の温度特性は中心温度(27℃)付近ではその傾きが小さくなっているから、−1.9mV/℃の負の温度特性を持つVBE1と相殺されるようにするためには係数(2R3/R1)の値はその分だけ大きくする必要があり、得られる基準電圧Vrefは、これまでの値(およそ1.2V)よりかなり大きな値となる。
よって、本実施例においては、トランジスタのVBEの温度非直線性が補償された基準電圧が得られ、ブロコー(Brokaw)型基準電圧回路の特性を改善した特性が得られるものと期待できる。
ここで留意すべき点は、図126に示したトランジスタのVBEの温度非直線性が補償されたブロコー(Brokaw)型基準電圧回路と、図66に示した回路との類似性である。
すなわち、これまでに図7に示した温度非直線性の補償方法の他にも図11に示した温度非直線性の補償方法が存在することを説明したがそれに対応した2通りの回路が得られている訳である。
<実施例17>
同様に、旧来の1.2Vを出力電圧とする第一世代の基準電圧回路で、トランジスタのVBEの温度非直線性を補償することができる。次に、図1に示した第一世代の基準電圧回路において、ダイオードのVFの温度非直線性を補償するやり方を示す。
同様に、旧来の1.2Vを出力電圧とする第一世代の基準電圧回路で、トランジスタのVBEの温度非直線性を補償することができる。次に、図1に示した第一世代の基準電圧回路において、ダイオードのVFの温度非直線性を補償するやり方を示す。
図127は図1に示した第一世代の基準電圧回路にトランジスタのVBEの温度非直線性を補償する抵抗R0を追加したものである。
図127において、第1の電流−電圧変換回路(I-V1)はダイオード単体であり、第2の電流−電圧変換回路(I-V2)は複数個のダイオードと抵抗R0が並列接続され、さらに抵抗R1が直列接続されてなる。第3の電流−電圧変換回路(I-V3)はダイオードと抵抗R2が直列接続されてなる。
MOSトランジスタM1、M2、M3はカレントミラー回路を構成し、それぞれ第1、第2、第3の電流−電圧変換回路(I-V1、I-V2、I-V3)を駆動している。
基準電圧Vrefは第3の電流−電圧変換回路(I-V3)の端子電圧として得られる。
図127において、第1の電流−電圧変換回路(I-V1)はダイオード単体であり、第2の電流−電圧変換回路(I-V2)は複数個のダイオードと抵抗R0が並列接続され、さらに抵抗R1が直列接続されてなる。第3の電流−電圧変換回路(I-V3)はダイオードと抵抗R2が直列接続されてなる。
ここで、OPアンプは第1の電流−電圧変換回路(I-V1)の端子電圧VAと第2の電流−電圧変換回路(I-V1)の端子電圧VBが等しくなるようにMOSトランジスタM1、M2、M3からなるカレントミラー回路を制御している。
したがって、
VA=VB=VF1 (166)
VA=VB=VF1 (166)
カレントミラー回路の電流比が1:1:1であるとすると、
I1=I2=I3=ΔVF/R1 (167)
I1=I2=I3=ΔVF/R1 (167)
MOSトランジスタM1の出力電流(ドレイン電流)I1はダイオードD1の順方向電流に等しく、MOSトランジスタM2の出力電流(ドレイン電流)I2はダイオードD2の順方向電流のN倍とVF2/R0の和に等しい。すなわち、ダイオードD2の順方向電流は(I2-VF2/R0)/Nで与えられ、したがって、
VF1=VTln(I1/IS)=VTln(I2/IS) (168-1)
VF2=VTln{(I2-VF2/R0)/(N*IS)} (168-2)
(ただし、ISは飽和電流、VTは熱温度)より、ΔVF=VF1-VF2は、
VF1=VTln(I1/IS)=VTln(I2/IS) (168-1)
VF2=VTln{(I2-VF2/R0)/(N*IS)} (168-2)
(ただし、ISは飽和電流、VTは熱温度)より、ΔVF=VF1-VF2は、
基準電圧Vrefはダイオードと抵抗R2が直列接続されてなる第3の電流−電圧変換回路(I-V3)の端子電圧として得られる。
(170)式において、負の温度特性を持つVF3と正の温度特性を持つVTで温度特性が相殺されるように、R2/R1の値を設定すればVrefの温度特性を相殺することができる。
また、VF3が持つ温度非直線性を相殺するためには、図7に示したようにする。ただし、正の温度特性は中心温度(27℃)付近ではその傾きが小さくなっているから、−1.9mV/℃の負の温度特性を持つVF3と相殺されるようにするためには係数(R2/R1)の値はその分だけ大きくする必要があり、得られる基準電圧Vrefは、これまでの値(およそ1.2V)よりかなり大きな値となる。SPICEシミュレーション値(非掲載)としては3.5Vで、温度変動幅は0.146%あった。得られる基準電圧Vrefは3倍になったが、温度変動幅は1/3になっている。4Vを超えるような高い電源電圧が必要となり、低電圧回路には不向きである。
<実施例18>
同様に、旧来の1.0V前後の電圧を出力電圧とする第1.5世代の基準電圧回路でも、ダイオードのVFの温度非直線性を補償することができる。特に、この第1.5世代の基準電圧回路では、第一世代の基準電圧回路に比べて温度非直線性が2倍程度に拡大していたために、本願のやり方は、温度非直線性の拡大という問題点を克服するものである。
同様に、旧来の1.0V前後の電圧を出力電圧とする第1.5世代の基準電圧回路でも、ダイオードのVFの温度非直線性を補償することができる。特に、この第1.5世代の基準電圧回路では、第一世代の基準電圧回路に比べて温度非直線性が2倍程度に拡大していたために、本願のやり方は、温度非直線性の拡大という問題点を克服するものである。
図128は、第1.5世代の基準電圧回路にダイオードのVFの温度非直線性を補償する抵抗R0を追加したものである。
図128を参照すると、第1の電流−電圧変換回路(I-V1)はダイオード単体であり、第2の電流−電圧変換回路(I-V2)は、複数個(N)のダイオードと抵抗R0が並列接続され、さらに抵抗R1が直列接続されてなる。第3の電流−電圧変換回路(I-V3)はダイオードと抵抗R2が直列接続され、さらに抵抗R3がそれらに並列接続されてなる。
MOSトランジスタM1、M2、M3はカレントミラー回路を構成し、それぞれ第1、第2、第3の電流−電圧変換回路(I-V1、I-V2、I-V3)を駆動している。
第1の電流−電圧変換回路(I-V1)の端子にはOPアンプの逆相入力端子が接続され、第2の電流−電圧変換回路(I-V1)の端子にはOPアンプの正相入力端子が接続され、OPアンプの出力はMOSトランジスタM1、M2、M3の共通ゲートに接続される。
基準電圧Vrefは第3の電流−電圧変換回路(I-V3)の端子電圧として得られる。
図128において、第1の電流−電圧変換回路(I-V1)はダイオード単体であり、第2の電流−電圧変換回路(I-V2)は複数個のダイオードと抵抗R0が並列接続され、さらに抵抗R1が直列接続されてなる。第3の電流−電圧変換回路(I-V3)はダイオードと抵抗R2が直列接続され、さらに抵抗R3がそれらに並列接続されてなる。
ここで、OPアンプは第1の電流−電圧変換回路(I-V1)の端子電圧VAと第2の電流−電圧変換回路(I-V1)の端子電圧VBが等しくなるようにMOSトランジスタM1、M2、M3からなるカレントミラー回路を制御している。
したがって、
VA=VB=VF1 (171)
カレントミラー回路の電流比が1:1:1であるとすると、
I1=I2=I3=ΔVF/R1 (172)
VA=VB=VF1 (171)
カレントミラー回路の電流比が1:1:1であるとすると、
I1=I2=I3=ΔVF/R1 (172)
基準電圧Vrefはダイオードと抵抗R2が直列接続され、さらに抵抗R3がそれらに並列接続されてなる第3の電流−電圧変換回路(I-V3)の端子電圧として得られる。
(175)式で、負の温度特性を持つVF3と正の温度特性を持つVTで温度特性が相殺されるようにR2/R1の値を設定すればVrefの温度特性を相殺することができる。また、VF3が持つ温度非直線性を相殺するためには、図7に示したようにする。ただし、正の温度特性は中心温度(27℃)付近ではその傾きが小さくなっているから、−1.9mV/℃の負の温度特性を持つVF3と相殺されるようにするためには、係数(R2/R1)の値はその分だけ大きくする必要がある。
得られる基準電圧Vrefは、係数R3/(R2+R3)(<1)が掛かるために、これまでの値(およそ1.2V、第1.5世代の基準電圧回路では1V前後)より小さな値(、ただし、VF3の電圧より低く設定することはできない)に設定することができ、電源電圧を下げることができる。
図128の回路に関して実際に行ったシミュレーション値を図129に示す。VDD=1.3Vの時に、N=4に設定し、R0=16.08kΩ、R1=0.9kΩ、R2=130kΩ、R3=18kΩとした場合に、Vrefの値は−53℃で365.434mV、−30℃で1.060163V、−10℃で1.06055 V、0℃で1.060502 V、27℃で1.060848 V、50℃で1.060954 V、107℃で1.06019 Vと、波型の特性が得られた。温度変動幅は0.072%に抑えられている。係数R3/(R2+R3)(<1)を除くと8.2V程度となり、電源供給がままならなくなるが、出力回路に抵抗R3を追加して出力される基準電圧を1V程度に設定することで、電源電圧を1.3V程度に下げることができる。また、第1.5世代の基準電圧回路に対して温度変動幅を1桁程度小さくすることができる。
<実施例18>
同様に、旧来の1.2Vを出力電圧とする第一世代の基準電圧回路で、ダイオードのVFの温度非直線性を補償する他の回路をもう1例示す。
同様に、旧来の1.2Vを出力電圧とする第一世代の基準電圧回路で、ダイオードのVFの温度非直線性を補償する他の回路をもう1例示す。
図130は、旧来の第1世代の基準電圧回路にダイオードのVFの温度非直線性を補償する抵抗R0を追加したものである。
図130において、第1の電流−電圧変換回路(I-V1)はダイオード単体であり、第2の電流−電圧変換回路(I-V2)は複数個のダイオードと抵抗R0が並列接続され、さらに抵抗R1が直列接続されてなる。第3の電流−電圧変換回路(I-V3)はなく、第1の電流−電圧変換回路(I-V1)の端子にはOPアンプの正相入力端子が接続され、第2の電流−電圧変換回路(I-V1)の端子にはOPアンプの逆相入力端子が接続され、第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)のそれぞれに直列接続される抵抗R2、R3がOPアンプの出力電圧で駆動され、OPアンプの出力電圧が基準電圧Vrefとして得られる。
図130において、第1の電流−電圧変換回路(I-V1)はダイオード単体であり、第2の電流−電圧変換回路(I-V2)は複数個のダイオードと抵抗R0が並列接続され、さらに抵抗R1が直列接続されてなる。第3の電流−電圧変換回路(I-V3)はなく、第1の電流−電圧変換回路(I-V1)と第2の電流−電圧変換回路(I-V2)のそれぞれ直列接続される抵抗R2、R3がOPアンプの出力電圧で駆動され、OPアンプの出力電圧が基準電圧Vrefとして得られる。
ここで、OPアンプは第1の電流−電圧変換回路(I-V1)の端子電圧VAと第2の電流−電圧変換回路(I-V1)の端子電圧VBが等しくなるように抵抗R2、R3の端子電圧を印加している。
(178)式において、負の温度特性を持つVF1と正の温度特性を持つVTで温度特性が相殺されるようにR2/R1の値を設定すればVrefの温度特性を相殺することができる。また、VF1が持つ温度非直線性を相殺するためには、図7に示したようにする。ただし、正の温度特性は中心温度(27℃)付近ではその傾きが小さくなっているから、−1.9mV/℃の負の温度特性を持つVF3と相殺されるようにするためには係数(R2/R1)の値はその分だけ大きくする必要がある。得られる基準電圧Vrefは、これまでの値(およそ1.2V)よりかなり大きな値となる。
<実施例19>
同様に、旧来の1.2Vを出力電圧とする第一世代の基準電圧回路で、トランジスタのVBEの温度非直線性を補償する他の回路を更に1例示す。
同様に、旧来の1.2Vを出力電圧とする第一世代の基準電圧回路で、トランジスタのVBEの温度非直線性を補償する他の回路を更に1例示す。
図131はトランジスタのVBEの温度非直線性を補償する抵抗R3を追加した基準電圧回路である。
バイポーラトランジスタQ1、Q2はエミッタ面積比が1:N(N>1)である。互いのエミッタが共通接続され、定電流源I0で駆動されている。
バイポーラトランジスタQ1はベース−エミッタ間に抵抗R1が挿入され、ベースは抵抗R2を介して接地されている。
バイポーラトランジスタQ2のベース−コレクタは互いに共通接続されて基準電圧Vrefを出力する出力端子を構成している。また、バイポーラトランジスタQ2のベース−エミッタ間に抵抗R3が挿入されている。
さらに、トランジスタM1、M2はゲートW/L(ゲート幅/ゲート長)比が1:K(K>0)である。トランジスタM1はゲートとドレインが共通接続され、トランジスタM1とトランジスタM2のゲートは互いに共通接続されカレントミラー回路を構成し、それぞれバイポーラトランジスタQ1、Q2を自己バイアスしている。
トランジスタM1とトランジスタM2からなるカレントミラー回路は、それぞれ電流I1、I2をバイポーラトランジスタQ1、Q2に流し込み、自己バイアスしている。
ここで、トランジスタM1、M2はゲートW/L比が1:K(K>0)であるから、I2=KI1であるとする。
MOSトランジスタM1、M2のドレイン電流I1、I2とバイポーラトランジスタQ1、Q2のコレクタ電流IC1、IC2とは、
I1=IC1 (180)
I2=IC2+VBE2/R3 (181)
なる関係が成り立つ。
I1=IC1 (180)
I2=IC2+VBE2/R3 (181)
なる関係が成り立つ。
本実施例では、(185)式において、R2/R1<1に設定し、{}内は負の温度特性を持つVBE1と正の温度特性を持つΔVBEで温度特性が相殺されるようにR1/R2の値を設定すれば良い。
また、(184)式に示されるように、ΔVBEは線形な正の温度特性を持つのではなく、ln{}の{}内の分母は正の温度特性を有する関数であり、{}は負の温度特性を持つ。さらに対数圧縮され、ΔVBEは線形な正の温度特性を持つのではなく、低温で値が大きくなり、高温で値が小さくなる。
したがって、(185)式においては、{}内では、VBE1が持つ温度非直線性をΔVBEが相殺するように設定できる。
また、(184)式に示したΔVBEの温度特性は、ln()の()内が温度で変化するために2次の係数を持ち、図7に示すようなPTAT直線を漸近線とする正の温度特性に近い特性となっている。ただし、正の温度特性は中心温度(27℃)付近ではその傾きが小さくなっているから、−1.9mV/℃の負の温度特性を持つVBE1と相殺されるようにするためには係数(R2/R1)の値はその分だけ大きくする必要があり、得られる基準電圧Vrefは、これまでの値(およそ1.2V)よりかなり大きな値となる。
ここで、留意すべき点は、(185)式で、R2/R1<<1に設定できないために、Nの大きな値でなくても実現できるようにK(>1)を導入していることである。よって、トランジスタのVBEの温度非直線性が補償された基準電圧が得られ、改善された特性が得られるものと期待できる。
<実施例20>
同様に、旧来の1.2Vを出力電圧とする第一世代の基準電圧回路で、ダイオードのVFの温度非直線性を補償する他の回路を、更に2例示す。
同様に、旧来の1.2Vを出力電圧とする第一世代の基準電圧回路で、ダイオードのVFの温度非直線性を補償する他の回路を、更に2例示す。
図132は、本発明請求項45の一実施例を示す図である。図132には、ダイオードのVFの温度非直線性を補償する抵抗R0を追加した基準電圧回路の回路構成が示されている。
図132において、第1の電流−電圧変換回路(I−V1)は、ダイオード単体である。第2の電流−電圧変換回路(I−V2)は、複数個のダイオードと抵抗R0が並列接続され、さらに抵抗R1が直列接続されている。第3の電流−電圧変換回路(I−V3)はなく、第1の電流−電圧変換回路(I−V1)の端子には、OPアンプの逆相入力端子が接続され、第2の電流−電圧変換回路(I−V2)の端子には、OPアンプの正相入力端子が接続されている。第1の電流−電圧変換回路(I−V1)と、第2の電流−電圧変換回路(I−V2)のそれぞれに、直列接続される抵抗R2、R3が、それぞれ、カレントミラー回路を構成するトランジスタM1、M2からの電流で駆動される。トランジスタM1、M2の共通ゲートには、OPアンプの出力端子が接続され、OPアンプの正相入力端子電圧と逆相入力端子電圧が等しくなるように制御されている。ここでは、カレントミラー回路を構成するトランジスタM1、M2はいずれもnチャネルトランジスタであり、トランジスタM1、M2のそれぞれのソース電圧が基準電圧Vref’、Vrefとして得られる。
図132の回路は、図130に示した回路にカレントミラー回路を構成するトランジスタM1、M2を挿入して、OPアンプの出力端子の接続を変更しただけであり、回路動作は等しくなる、ただし、トランジスタM1、M2を挿入することで値の等しい2つの基準電圧Vref’、Vrefが得られている。
同様に、カレントミラー回路を構成するトランジスタM1、M2をいずれもpチャネルトランジスタに変更することでも、同一の動作が得られる。ただし、OPアンプの正相入力端子と逆相入力端子の接続を入れ替える必要がある。図133に、この場合の回路構成(本発明請求項45の他の実施例の回路構成)を示す。
図133の回路においては、カレントミラー回路を構成するトランジスタM1、M2をいずれもpチャネルトランジスタに変更することで、電源電圧を多少下げられる効果がある。これまでの基準電圧回路においても、カレントミラー回路を構成するトランジスタM1、M2はpチャネルトランジスタを用いる場合が支配的であり、カレントミラー回路を構成するトランジスタM1、M2にnチャネルトランジスタを用いる場合を見かけることはなかった。
<実施例21>
同様に、旧来の0.25V以下の電圧を出力電圧とする第一世代の基準電圧回路で、ダイオードのVFの温度非直線性を補償する他の回路を更に1例を示す。図134は、本発明請求項46の一実施例を示す図である。図134には、ダイオードのVFの温度非直線性を補償する抵抗R3を追加した基準電圧回路の回路構成が示されている。
同様に、旧来の0.25V以下の電圧を出力電圧とする第一世代の基準電圧回路で、ダイオードのVFの温度非直線性を補償する他の回路を更に1例を示す。図134は、本発明請求項46の一実施例を示す図である。図134には、ダイオードのVFの温度非直線性を補償する抵抗R3を追加した基準電圧回路の回路構成が示されている。
図134において、バイポーラトランジスタQ1、Q2はエミッタ面積比が1:N(N>1)である。バイポーラトランジスタQ1、Q2はカスコード接続され、定電流源I0で駆動されている。バイポーラトランジスタQ1のベースとコレクタは共通接続され、ベース−エミッタ間は抵抗R3で接続されている。バイポーラトランジスタQ1のベースとバイポーラトランジスタQ2のベースとは抵抗R1を介して接続され、バイポーラトランジスタQ1のベースは抵抗R2を介して接地されている。バイポーラトランジスタQ2のエミッタ電圧が基準電圧Vrefとして得られる。
また、(187)式のln()の()内が、通常は、150以下に設定されるために、得られる基準電圧Vrefは、0.25V以下になる。一般には、0.2V程度に設定される。さらに、VBE2が持つ温度非直線性を相殺するためには、図7に示したVT特性のようになるように、(187)式における、I1・R3の値を設定すれば良い。
<実施例22>
図135は、本発明請求項47の基準電圧回路の一実施例の回路構成を示す図である。本実施例は、図36に示した回路において、第1の電流−電圧変換回路にダイオードD1に並列抵抗R5を追加したものである。ただし、ここでは、第1の電流−電圧変換回路(I−V1)と、第2の電流−電圧変換回路(I−V2)では、ダイオードの個数が異なるものとする。比較される第1の電流−電圧変換回路(I−V1)と、第2の電流−電圧変換回路(I−V2)では並列接続されるダイオード(またはダイオード接続されたバイポーラトランジスタ)の数を1:Nとする。具体的には、第1の電流−電圧変換回路(I−V1)では1個のダイオードD1とし、第2の電流−電圧変換回路(I−V2)では2〜6個(N個)のダイオードD2を並列接続することとする。
図135は、本発明請求項47の基準電圧回路の一実施例の回路構成を示す図である。本実施例は、図36に示した回路において、第1の電流−電圧変換回路にダイオードD1に並列抵抗R5を追加したものである。ただし、ここでは、第1の電流−電圧変換回路(I−V1)と、第2の電流−電圧変換回路(I−V2)では、ダイオードの個数が異なるものとする。比較される第1の電流−電圧変換回路(I−V1)と、第2の電流−電圧変換回路(I−V2)では並列接続されるダイオード(またはダイオード接続されたバイポーラトランジスタ)の数を1:Nとする。具体的には、第1の電流−電圧変換回路(I−V1)では1個のダイオードD1とし、第2の電流−電圧変換回路(I−V2)では2〜6個(N個)のダイオードD2を並列接続することとする。
図135において、ダイオード(またはダイオード接続されたバイポーラトランジスタ)D1、D2の順方向電圧をVF1、VF2とすると、OP amp(AP1)により2つの入力端子電圧が等しく(VA=VB)なるように制御される。ここで、カレントミラー回路M1、M2、M3からの出力電流I1、I2、I3が等しいとすると、
I1=I2=I3 (188)
となる。
I1=I2=I3 (188)
となる。
また、電流I1はダイオードD1に流れる電流I1Aと、ダイオードD1に並列接続された抵抗R5に流れる電流I1Bとに分流される。同様に電流I2は、N個並列接続されたダイオードD2に流れるI2Aと、N個並列接続されたダイオードD2に並列接続された抵抗R4に流れる電流I2Bと並列抵抗(R2+R3)に流れる電流I2Cとに分流される。
したがって、
I1=I1A+I1B (189)
I2=I2A+I2B+I2C (190)
である。
I1=I1A+I1B (189)
I2=I2A+I2B+I2C (190)
である。
ここで、
I1B=VF1/R5 (191)
I2B=VF2/R4 (192)
I2C=VF1/R3 (193)
である。
I1B=VF1/R5 (191)
I2B=VF2/R4 (192)
I2C=VF1/R3 (193)
である。
(196)式において、R6(R1+R2)/(R1R3)<1に設定し、{}内は負の温度特性を持つVF1と、正の温度特性を持つΔVFとで温度特性が相殺されるように、R3/(R1+R2)の値を設定すれば良い。
ここで、
であるから、ΔVFは線形な正の温度特性を持つのではなく、ln{}の{}内の分子、分母共に正の温度特性を持つ関数であり、VF1、VF2はほぼ決まった値に設定されるのに対し、抵抗R3、R4、R5の値を設定することで、I1R3、I1R4、I1R5の値を設定することができる。このため、ln{}の{}内の値を負の温度特性を持つように設定できる。この場合に、さらに対数圧縮されて、ΔVFは線形な正の温度特性を持つのではなく、低温で値が大きくなり、高温で値が小さくなる。
であるから、ΔVFは線形な正の温度特性を持つのではなく、ln{}の{}内の分子、分母共に正の温度特性を持つ関数であり、VF1、VF2はほぼ決まった値に設定されるのに対し、抵抗R3、R4、R5の値を設定することで、I1R3、I1R4、I1R5の値を設定することができる。このため、ln{}の{}内の値を負の温度特性を持つように設定できる。この場合に、さらに対数圧縮されて、ΔVFは線形な正の温度特性を持つのではなく、低温で値が大きくなり、高温で値が小さくなる。
したがって、(196)式において、{}内では、ダイオードのVFが持つ温度非直線性をΔVFが相殺するように設定できる。
<実施例23>
図136は、本発明請求項48の基準電圧回路の一実施例の回路構成を示す図である。本実施例は、図135に示した前記実施例22の回路において、第1の電流−電圧変換回路においてダイオードD1に並列接続される抵抗(直列抵抗(R5+R6))から中間電圧、第2の電流−電圧変換回路においてダイオードD2と抵抗R1の並列回路と抵抗R1の直列回路に並列接続される抵抗(直列抵抗(R2+R3))から中間電圧を得、それぞれの中間電圧をOP amp(AP1)の逆相入力端子(−)と正相入力端子(+)に供給することで、OP amp(AP1)の入力端子電圧を低く設定できるようにしたものである。
図136は、本発明請求項48の基準電圧回路の一実施例の回路構成を示す図である。本実施例は、図135に示した前記実施例22の回路において、第1の電流−電圧変換回路においてダイオードD1に並列接続される抵抗(直列抵抗(R5+R6))から中間電圧、第2の電流−電圧変換回路においてダイオードD2と抵抗R1の並列回路と抵抗R1の直列回路に並列接続される抵抗(直列抵抗(R2+R3))から中間電圧を得、それぞれの中間電圧をOP amp(AP1)の逆相入力端子(−)と正相入力端子(+)に供給することで、OP amp(AP1)の入力端子電圧を低く設定できるようにしたものである。
本実施例においては、直列抵抗(R5+R6)の中間端子電圧VAと、直列抵抗(R2+R3)の中間端子電圧VBを等しくなるようにOP amp(AP1)で制御することで、図135と同様の動作を実現することができる。
以上各実施例に即して説明した本発明によれば、特性・性能向上 (1V以上、以下の任意の出力電圧が得られる)、高精度化 (温度特性の向上)、低電圧化 (出力電圧を1V以下にすることで1.2V程度の電圧から動作可能)を実現する。
なお、図21等に示した実施例では、カレントミラー回路(M1、M2、M3)をpチャネルMOSトランジスタで構成した例について説明したが、図21のカレントミラー回路(M1、M2、M3)をソースが接地されたnチャネルMOSトランジスタで構成し、第1乃至第3の電流電圧変換回路(I-V1〜I-V3)の一端を電源VDD側に接続する構成としてもよいことは勿論である。同様に、例えば図39において、カレントミラー回路(M1、M2、M3、M4)をソースが接地されたnチャネルMOSトランジスタで構成し、非線形カレントミラー回路を構成するバイポーラトランジスタQ1、Q2、及びバイポーラトランジスタQ3をいずれもpnp型トランジスタとし(エミッタが直接又は抵抗を介して電源側に接続される)、抵抗RLの一端を電源に接続する構成としてもよいことは勿論である。
[産業上の利用可能性]
本発明の活用例として、LSI上に集積される各種基準電圧発生回路が挙げられる。特に、最近の集積回路プロセスの超々微細化の進展に伴い、LSIへの供給電源電圧が低下してきており、電源電圧が1V前後でも動作する温度変動が少ない安定した基準電圧発生回路が必要になってきている。本発明は、そうした要望に答えることができる。
本発明の活用例として、LSI上に集積される各種基準電圧発生回路が挙げられる。特に、最近の集積回路プロセスの超々微細化の進展に伴い、LSIへの供給電源電圧が低下してきており、電源電圧が1V前後でも動作する温度変動が少ない安定した基準電圧発生回路が必要になってきている。本発明は、そうした要望に答えることができる。
AP1 OPamp(演算増幅器)
D1、D2、D3、D4、 ダイオード
I1、I2、I3 ドレイン電流
IC1、IC2 コレクタ電流
I-V1 第1の電流電圧変換回路
I-V2 第2の電流電圧変換回路
I-V3 第3の電流電圧変換回路
M1、M2、M3、M4、M5、M6、M7、M8 MOSトランジスタ
R0、R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、RL 抵抗
D1、D2、D3、D4、 ダイオード
I1、I2、I3 ドレイン電流
IC1、IC2 コレクタ電流
I-V1 第1の電流電圧変換回路
I-V2 第2の電流電圧変換回路
I-V3 第3の電流電圧変換回路
M1、M2、M3、M4、M5、M6、M7、M8 MOSトランジスタ
R0、R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、RL 抵抗
Claims (48)
- 第1、第2、及び第3の電流−電圧変換回路と、
前記第1、第2、及び第3の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
前記第1の電流−電圧変換回路の所定の出力電圧と前記第2の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第3の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、ダイオードと、該ダイオードに並列接続された抵抗とを備え、
前記第2の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと該抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に並列接続された抵抗と、
を備え、
前記第3の電流−電圧変換回路は、抵抗を備えている、ことを特徴とする基準電圧回路。 - 第1、第2、及び第3の電流−電圧変換回路と、
前記第1、第2、及び第3の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
前記第1の電流−電圧変換回路の所定の中間端子電圧と前記第2の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第3の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、ダイオードと、該ダイオードに並列接続された抵抗と、該ダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第1の電流−電圧変換回路の中間端子電圧を出力する構成とし、
前記第2の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第2の電流−電圧変換回路の中間端子電圧を出力する構成とし、
前記第3の電流−電圧変換回路は、抵抗を備えている、ことを特徴とする基準電圧回路。 - 第1、第2、及び第3の電流−電圧変換回路と、
前記第1、第2、及び第3の電流−電圧変換回路に電流を供給するカレントミラー回路と、
前記第1の電流−電圧変換回路の所定の出力電圧と前記第2の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第3の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、ダイオードを備え、
前記第2の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に並列接続された抵抗とを備え、
前記第3の電流−電圧変換回路は、抵抗を備えている、ことを特徴とする基準電圧回路。 - 第1、第2、及び第3の電流−電圧変換回路と、
前記第1、第2、及び第3の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
前記第1の電流−電圧変換回路の所定の出力電圧と前記第2の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第3の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、ダイオードを備え、
前記第2の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第2の電流−電圧変換回路の中間端子電圧を出力する構成とし、
前記第3の電流−電圧変換回路は、抵抗を備えている、ことを特徴とする基準電圧回路。 - 前記制御手段は、前記第1及び第2の電流−電圧変換回路からの電圧を逆相入力端子と正相入力端子よりそれぞれ入力し、出力端子が、対応する前記カレントミラー回路の共通ゲートに接続された演算増幅器を含む、ことを特徴とする請求項1乃至4のいずれか一に記載の基準電圧回路。
- 前記制御手段は、対応する前記カレントミラー回路と前記電流−電圧変換回路間に配置されたカレントミラー回路を含む、ことを特徴とする請求項1乃至3のいずれか一に記載の基準電圧回路。
- 前記ダイオードは、ダイオード接続されたバイポーラジャンクショントランジスタよりなる、ことを特徴とする請求項1乃至4のいずれか一に記載の基準電圧回路。
- 第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路と、
前記非線形カレントミラー回路の出力に接続される第3のバイポーラトランジスタと、
出力抵抗と
前記非線形カレントミラー回路と、前記第3のバイポーラトランジスタと、前記出力抵抗とに電流をそれぞれ供給する線形カレントミラー回路と、
前記非線形カレントミラー回路の入力端子電圧と出力端子電圧とが互いに等しくなるように制御する制御手段としての演算増幅器と、
を有し、
前記出力抵抗の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。 - 第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路と、
出力抵抗と
前記非線形カレントミラー回路と前記出力抵抗とに電流をそれぞれ供給する線形カレントミラー回路と、
前記非線形カレントミラー回路の入力端子電圧と出力端子電圧とが互いに等しくなるように制御する制御手段としての演算増幅器と、
を有し、
前記出力抵抗の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。 - 第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路と、
前記非線形カレントミラー回路の出力に接続される第3のバイポーラトランジスタと、
出力抵抗と
前記非線形カレントミラー回路と前記出力抵抗とに電流をそれぞれ供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路が、前記第3のバイポーラトランジスタの出力で駆動され、
前記出力抵抗の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。 - 第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路と、
出力抵抗と、
前記非線形カレントミラー回路と前記出力抵抗に電流をそれぞれ供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路は、前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、
前記出力抵抗の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。 - 第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路と、
出力抵抗と
前記非線形カレントミラー回路に電流を供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路は、
前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、前記出力抵抗を介して接地され、
前記出力抵抗の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。 - 第1、第2、及び第3の電流−電圧変換回路と、
前記第1、及び第2の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
前記第1の電流−電圧変換回路の所定の出力電圧と前記第2の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
を有し、
前記第1、第2の電流−電圧変換回路に直列接続されて接地される前記第3の電流−電圧変換回路の端子電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、ダイオード、あるいは、ダイオードと抵抗の組み合わせを備え、
前記第2の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせを備え、
前記第3の電流−電圧変換回路は、抵抗を備えている、ことを特徴とする基準電圧回路。 - 第1、第2、及び第3の電流−電圧変換回路と、
前記第1、及び第2の電流−電圧変換回路に電流をそれぞれ供給する第1のカレントミラー回路と、
前記第1のカレントミラー回路を自己バイアスする第2のカレントミラー回路と
を有し、
前記第1、第2の電流−電圧変換回路に直列接続されて接地される前記第3の電流−電圧変換回路の端子電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、ダイオード、あるいは、ダイオードと抵抗の組み合わせを備え、
前記第2の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせを備え、
前記第3の電流−電圧変換回路は、抵抗を備えている、ことを特徴とする基準電圧回路。 - 第1、第2、第3、第4、及び第5の電流−電圧変換回路と、
前記第1、及び第2の電流−電圧変換回路に電流をそれぞれ供給する第1、第2のトランジスタは、それぞれのゲートが共通接続されて第1のカレントミラー回路を構成し、
前記第1のトランジスタに流れる電流を第3のトランジスタに流し込む第2カレントミラー回路と、
前記第2のトランジスタに流れる電流を第4のトランジスタに流し込む第3カレントミラー回路と、
前記第3、第4のトランジスタからそれぞれ電流が供給される第4、第5の電流−電圧変換回路と
を有し、
前記第3、第4のトランジスタは、それぞれゲートが共通接続されて第4のカレントミラー回路を構成し、
前記第3のトランジスタのドレインは前記第1、第2のトランジスタの共通ゲートに接続され、
前記第1、第2、第4、第5の電流−電圧変換回路に直列接続されて接地される前記第3の電流−電圧変換回路の端子電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、ダイオード、又は、ダイオードと抵抗の組み合わせを備え、
前記第2の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせを備え、
前記第3の電流−電圧変換回路は、抵抗を備え、
前記第4、第5の電流−電圧変換回路は、前記第1の電流−電圧変換回路と同一構成とされる、ことを特徴とする基準電圧回路。 - 第1、第2、第3、及び第4の電流−電圧変換回路と、
前記第1、第2、及び第3の電流−電圧変換回路に電流をそれぞれ供給する第1、第2、第3のトランジスタは、それぞれのゲートが共通接続されて第1のカレントミラー回路を構成し、
前記第1、第2のトランジスタを自己バイアスする第2のカレントミラー回路を有し、
前記第2のカレントミラー回路の出力信号で制御され、前記第3のトランジスタにカスコード接続される第4のトランジスタを有し、
前記第2のカレントミラー回路は非線形カレントミラー回路(逆ワイドラーカレントミラー回路)を備え、
前記第1、第2、第4の電流−電圧変換回路に直列接続されて接地される前記第3の電流−電圧変換回路の端子電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、ダイオード、あるいはダイオードと抵抗の組み合わせを備え、
前記第2の電流−電圧変換回路は、並列接続された複数のダイオードと抵抗の組み合わせを備え、
前記第3の電流−電圧変換回路は、抵抗を備え、
前記第4の電流−電圧変換回路は、前記第1の電流−電圧変換回路と同一構成である、ことを特徴とする基準電圧回路。 - 第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路と、
前記非線形カレントミラー回路の出力に接続される第3のバイポーラトランジスタと、
逆相入力端子と正相入力端子がそれぞれ前記非線形カレントミラー回路の入力端子と出力端子に接続された演算増幅器と、
出力抵抗と、
前記非線形カレントミラー回路に電流を供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路が前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、
前記演算増幅器は、その出力で前記線形カレントミラー回路を制御して、前記非線形カレントミラー回路の入力端子電圧と出力端子電圧が等しくなるように動作し、
前記非線形カレントミラー回路と前記第3のバイポーラトランジスタに流れる電流が前記出力抵抗を介して流れ、
前記出力抵抗の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。 - 第1、第2のバイポーラトランジスタを含む非線形カレントミラー回路と、
前記非線形カレントミラー回路の出力に接続される第3のバイポーラトランジスタと、
出力抵抗と、
前記第3のバイポーラトランジスタに流れる電流に比例するか、あるいは等しい電流を前記非線形カレントミラー回路に供給する線形カレントミラー回路と、
を有し、
前記線形カレントミラー回路が前記非線形カレントミラー回路の出力電流で駆動されることで自己バイアスされ、
前記非線形カレントミラー回路と前記第3のバイポーラトランジスタに流れる電流が前記出力抵抗を介して流れ、前記出力抵抗の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。 - エミッタ面積比が1:N(N>0)の第1、第2のバイポーラトランジスタのベースが共通接続されて出力端子を構成し、
前記第2のバイポーラトランジスタのベースとコレクタが共通接続され、ベースとエミッタ間には第1の抵抗が挿入され、
前記第1のバイポーラトランジスタのエミッタと前記第2のバイポーラトランジスタのエミッタ間には第2の抵抗が挿入され、
前記第1のバイポーラトランジスタのエミッタは第3の抵抗を介して接地され、
前記第1、第2のバイポーラトランジスタがカレントミラー回路により自己バイアスされる、ことを特徴とする基準電圧回路。 - 第1のダイオードと
並列接続された複数のダイオードからなる第2のダイオードと
前記第2のダイオードに並列接続される第1の抵抗と
前記第2のダイオードと前記第1の抵抗に直列接続される第2の抵抗と
第3の抵抗と第3のダイオードが直列接続されてなる出力回路と
前記第1のダイオードと前記第2のダイオードと前記第1および第2の抵抗と前記出力回路に電流を供給する線形カレントミラー回路と、
前記第1のダイオード端子電圧と前記第2のダイオードと前記第1、および第2の抵抗の端子電圧とが互いに等しくなるように制御する制御手段としての演算増幅器と、
を有し、
前記出力回路の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。 - 第1のダイオードと
並列接続された複数のダイオードからなる第2のダイオードと
前記第2のダイオードに並列接続される第1の抵抗と
前記第2のダイオードと前記第1の抵抗に直列接続される第2の抵抗と
第3の抵抗と第3のダイオードが直列接続され、さらに第4の抵抗は並列接続されてなる出力回路と
前記第1のダイオードと前記第2のダイオードと前記第1、および第2の抵抗と前記出力回路に電流を供給する線形カレントミラー回路と、
前記第1のダイオード端子電圧と前記第2のダイオードと前記第1、および第2の抵抗の端子電圧とが互いに等しくなるように制御する制御手段としての演算増幅器と、
を有し、
前記出力回路の所定の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。 - 第1のダイオードと
並列接続された複数のダイオードからなる第2のダイオードと
前記第2のダイオードに並列接続される第1の抵抗と
前記第2のダイオードと前記第1の抵抗に直列接続される第2の抵抗と
前記第1のダイオードに直列接続される第3の抵抗と前記第2のダイオードと前記第1、および第2の抵抗に直列接続される第4の抵抗と
前記第3と第4の抵抗に出力が接続され、前記第1のダイオード端子電圧と前記第2のダイオードと前記第1、および第2の抵抗の端子電圧とが互いに等しくなるように制御する制御手段としての演算増幅器と、
を有し、
前記演算増幅器の出力電圧を基準電圧とする、ことを特徴とする基準電圧回路。 - エミッタ面積比が1:N(N>0)の第1、第2のバイポーラトランジスタと、
カレントミラー回路と、
を備え、
前記第1、第2のバイポーラトランジスタのエミッタが共通接続されて定電流源で駆動され、
前記第1のバイポーラトランジスタのベースは第1、第2の抵抗によりエミッタと接地間の分圧電圧が印加され、
前記第2のバイポーラトランジスタのベースとコレクタは共通接続されて出力端子を構成し、ベースとエミッタ間には第3の抵抗が挿入され、
前記第1、第2のバイポーラトランジスタは前記カレントミラー回路に自己バイアスされることを特徴とする基準電圧回路。 - 前記カレントミラー回路は、前記第1のバイポーラトランジスタのコレクタにドレインとゲートが接続される第1のMOSトランジスタと、
前記第2のバイポーラトランジスタのコレクタにドレインが接続されゲートが前記第1のMOSトランジスタのゲートに接続される第2のMOSトランジスタと、
を備え、
前記第1のMOSトランジスタと前記第2のMOSトランジスタのゲートW/Lの比が1:K(ただし、K>1)である、ことを特徴とする請求項23記載の基準電圧回路。 - 前記非線形カレントミラー回路において、
前記第1のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第1の抵抗が接続され、エミッタは第2の抵抗を介して接地され、
前記第2のバイポーラトランジスタのベースは前記第1のバイポーラトランジスタのベースに接続され、エミッタは接地され、
前記第1、第2のバイポーラトランジスタのエミッタ面積比はN:1とされ、
前記第1、第2のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項8乃至12のいずれか一に記載の基準電圧回路。 - 前記非線形カレントミラー回路において、
前記第1のバイポーラトランジスタのコレクタとベースが接続され、エミッタは直列接続された第1の抵抗と第2の抵抗を介して接地され、ベースと、前記第1の抵抗と第2の抵抗の接続点の間に第3の抵抗が接続され、
前記第2のバイポーラトランジスタのベースは前記第1のバイポーラトランジスタのベースに接続され、エミッタは接地され、
前記第1、第2のバイポーラトランジスタのエミッタ面積比はN:1とされ、
前記第1、第2のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項8乃至12のいずれか一に記載の基準電圧回路。 - 前記非線形カレントミラー回路において、
前記第1のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第1の抵抗が接続され、エミッタは第2の抵抗を介して接地され、さらにコレクタは第3の抵抗を介して接地され、
前記第2のバイポーラトランジスタのベースは前記第1のバイポーラトランジスタのベースに接続され、エミッタは接地され、
前記第1、第2のバイポーラトランジスタのエミッタ面積比はN:1とされ、
前記第1、第2のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項8乃至12のいずれか一に記載の基準電圧回路。 - 前記非線形カレントミラー回路において、
前記第1のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第1の抵抗が接続され、エミッタは第2の抵抗を介して接地され、
前記第2のバイポーラトランジスタのベースは前記第1のバイポーラトランジスタのベースに接続され、エミッタは接地され、コレクタは第3の抵抗を介して接地され、
前記第1、第2のバイポーラトランジスタのエミッタ面積比はN:1とされ、
前記第1、第2のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項9記載の基準電圧回路。 - 前記非線形カレントミラー回路において、
前記第1のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第1の抵抗が接続され、エミッタは第2の抵抗を介して接地され、
前記第2のバイポーラトランジスタのベースは前記第1のバイポーラトランジスタのベースに接続され、エミッタは第3の抵抗を介して接地され、コレクタとエミッタ間に第4の抵抗が接続され、
前記第1、第2のバイポーラトランジスタのエミッタ面積比はN:1とされ、
前記第1、第2のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項9記載の基準電圧回路。 - 前記非線形カレントミラー回路において、
前記第1のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第1の抵抗が接続され、エミッタは第2の抵抗を介して接地され、さらにコレクタは第3の抵抗を介して接地され、
前記第2のバイポーラトランジスタのベースは前記第1のバイポーラトランジスタのベースに接続され、エミッタは接地され、コレクタは第4の抵抗を介して接地され、
前記第1、第2のバイポーラトランジスタのエミッタ面積比はN:1とされ、
前記第1、第2のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項9記載の基準電圧回路。 - 前記非線形カレントミラー回路において、
前記第1のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第1の抵抗が接続され、エミッタは第2の抵抗を介して接地され、さらにコレクタは第3の抵抗を介して接地され、
前記第2のバイポーラトランジスタのベースは前記第1のバイポーラトランジスタのベースに接続され、エミッタは第4の抵抗を介して接地され、コレクタとエミッタ間に第5の抵抗が接続され、
前記第1、第2のバイポーラトランジスタのエミッタ面積比はN:1とされ、
前記第1、第2のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項8又は10記載の基準電圧回路。 - 前記非線形カレントミラー回路において、
前記第1のバイポーラトランジスタのエミッタは接地され、コレクタは前記第2のバイポーラトランジスタのベースに接続されるとともに、第1の抵抗の一端に接続され、
前記第1の抵抗の他端は前記第1のバイポーラトランジスタのベースに接続され、
前記第2のバイポーラトランジスタのエミッタは接地され、
前記第1、第2のバイポーラトランジスタのエミッタ面積比は1:Nとされ、
前記第1の抵抗の他端と前記第2のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項8乃至12のいずれか一に記載の基準電圧回路。 - 前記第2のバイポーラトランジスタのコレクタは第2の抵抗を介して接地される、ことを特徴とする請求項32に記載の基準電圧回路。
- 前記第1のバイポーラトランジスタのベースは第2の抵抗を介して接地され、前記第2のバイポーラトランジスタのコレクタは第3の抵抗を介して接地される、ことを特徴とする請求項32に記載の基準電圧回路。
- 前記第1のバイポーラトランジスタのコレクタは第2の抵抗を介して接地され、前記第2のバイポーラトランジスタのコレクタは第3の抵抗を介して接地される、ことを特徴とする請求項32に記載の基準電圧回路。
- 前記非線形カレントミラー回路において、
前記第1のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第1の抵抗が接続され、エミッタは第2の抵抗を介して接地され、
前記第2のバイポーラトランジスタのベースは前記第1のバイポーラトランジスタのベースに接続され、エミッタは第3の抵抗を介して接地され、コレクタとエミッタ間に第4の抵抗が接続され、
前記第1、第2のバイポーラトランジスタのエミッタ面積比はN:1とされ、
前記第1、第2のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項10に記載の基準電圧回路。 - 前記非線形カレントミラー回路において、
前記第1のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第1の抵抗が接続され、エミッタは第2の抵抗を介して接地され、さらにコレクタは第3の抵抗を介して接地され、
前記第2のバイポーラトランジスタのベースは前記第1のバイポーラトランジスタのベースに接続され、エミッタは第4の抵抗を介して接地され、コレクタとエミッタ間に第5の抵抗が接続され、
前記第1、第2のバイポーラトランジスタのエミッタ面積比はN:1とされ、
前記第1、第2のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項10に記載の基準電圧回路。 - 前記第2のバイポーラトランジスタのコレクタは第6の抵抗を介して接地される、ことを特徴とする請求項37に記載の基準電圧回路。
- 前記非線形カレントミラー回路において、
前記第1のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第1の抵抗が接続され、エミッタは第2の抵抗を介して前記出力抵抗の一端に接続され、
前記第2のバイポーラトランジスタのベースは前記第1のバイポーラトランジスタのベースに接続され、エミッタは前記出力抵抗の一端に接続され、
前記第1、第2のバイポーラトランジスタのエミッタ面積比はN:1とされ、
前記第1、第2のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項17又は18に記載の基準電圧回路。 - 前記非線形カレントミラー回路において、
前記第1のバイポーラトランジスタのコレクタとベースが接続され、エミッタは直列接続された第1の抵抗と第2の抵抗を介して前記出力抵抗の一端に接続され、ベースと、前記第1の抵抗と第2の抵抗の接続点の間に第3の抵抗が接続され、
前記第2のバイポーラトランジスタのベースは前記第1のバイポーラトランジスタのベースに接続され、エミッタは前記出力抵抗の一端に接続され、
前記第1、第2のバイポーラトランジスタのエミッタ面積比はN:1とされ、
前記第1、第2のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項17又は18に記載の基準電圧回路。 - 前記非線形カレントミラー回路において、
前記第1のバイポーラトランジスタのコレクタとベースが接続され、ベースとエミッタ間に第1の抵抗が接続され、エミッタは第2の抵抗を介して前記出力抵抗の一端に接続され、さらにコレクタは第3の抵抗を介して前記出力抵抗の一端に接続され、
前記第2のバイポーラトランジスタのベースは前記第1のバイポーラトランジスタのベースに接続され、エミッタは前記出力抵抗の一端に接続され、
前記第1、第2のバイポーラトランジスタのエミッタ面積比はN:1とされ、
前記第1、第2のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成する、ことを特徴とする請求項17又は18に記載の基準電圧回路。 - 前記非線形カレントミラー回路において、
前記第1のバイポーラトランジスタのエミッタは前記出力抵抗の一端に接続され、コレクタは前記第2のバイポーラトランジスタのベースに接続されるとともに、第1の抵抗の一端に接続され、
前記第1の抵抗の他端は前記第1のバイポーラトランジスタのベースに接続され、
前記第2のバイポーラトランジスタのエミッタは前記出力抵抗の一端に接続され、
前記第1、第2のバイポーラトランジスタのエミッタ面積比は1:Nとされ、
前記第1の抵抗の他端と前記第2のバイポーラトランジスタのコレクタが前記非線形カレントミラー回路の入力端子と出力端子をそれぞれ構成することを特徴とする請求項17又は18に記載の基準電圧回路。 - 前記第1のバイポーラトランジスタのベースは第2の抵抗を介して前記出力抵抗の一端に接続され、前記第2のバイポーラトランジスタのコレクタは第3の抵抗を介して前記出力抵抗の一端に接続されることを特徴とする請求項42に記載の基準電圧回路。
- 前記第1のバイポーラトランジスタのコレクタは第2の抵抗を介して前記出力抵抗の一端に接続され、前記第2のバイポーラトランジスタのコレクタは第3の抵抗を介して前記出力抵抗の一端に接続されることを特徴とする請求項42に記載の基準電圧回路。
- 第1のダイオードと
並列接続された複数の第2のダイオードからなるダイオード群と、
前記ダイオード群に並列接続される第1の抵抗と、
前記ダイオード群と前記第1の抵抗の並列回路に直列に接続される第2の抵抗と、
前記第1のダイオードに直列に接続される第3の抵抗と、
前記ダイオード群及び前記第1の抵抗の並列回路と前記第2の抵抗との直列回路に直列に接続される第4の抵抗と、
前記第3の抵抗と第4の抵抗に電流を供給するカレントミラー回路と、
前記カレントミラー回路を構成する2つのトランジスタの共通ベースに、出力が接続され、前記第1のダイオードの端子電圧と、前記第2の抵抗と第3の抵抗の接続点の電圧とが互いに等しくなるように制御する制御手段としての演算増幅器と、
を有し、
前記第3の抵抗、及び/又は、前記第4の抵抗の端子電圧を基準電圧とする、ことを特徴とする基準電圧回路。 - エミッタが接地され単位トランジスタからなる第1のバイポーラトランジスタと、エミッタ面積が前記単位トランジスタのN倍である第2のバイポーラトランジスタとがカスコード接続され、
前記第2のバイポーラトランジスタのベースとコレクタは共通接続されて定電流源に接続されており、
前記第1のバイポーラトランジスタのベースは、前記定電流源とグランド間に直列に接続された第1の抵抗と第2の抵抗の接続端子に接続され、
前記第2のバイポーラトランジスタのエミッタを基準電圧の出力端子とし、
前記第2のバイポーラトランジスタのベース−エミッタ間に第3の抵抗が挿入されている、ことを特徴とする基準電圧回路。 - 第1、第2、及び第3の電流−電圧変換回路と、
前記第1、第2、及び第3の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
前記第1の電流−電圧変換回路の所定の出力電圧と前記第2の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する手段と、
を有し、
前記第3の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、第1のダイオードと前記第1のダイオードに並列接続された抵抗とを備え、
前記第2の電流−電圧変換回路は、
並列接続された複数の第2のダイオードからなるダイオード群と、
前記ダイオード群に並列接続された抵抗と、
前記ダイオード群と前記抵抗の並列回路に直列接続された抵抗と、
さらに、前記並列回路と前記抵抗の直列回路に並列接続された抵抗と、
を備え、前記並列接続された抵抗より前記第2の電流−電圧変換回路の前記所定の中間端子電圧を出力する構成とされ、
前記第3の電流−電圧変換回路は抵抗を備えている、ことを特徴とする基準電圧回路。 - 第1、第2、及び第3の電流−電圧変換回路と、
前記第1、第2、及び第3の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
前記第1の電流−電圧変換回路の所定の中間端子電圧と前記第2の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する手段と、
を有し、
前記第3の電流−電圧変換回路の所定の電圧を基準電圧とし、
前記第1の電流−電圧変換回路は、
第1のダイオードと、
前記第1のダイオードに並列接続された抵抗と、
を備え、前記並列接続された抵抗より前記第1の電流−電圧変換回路の前記所定の中間端子電圧を出力する構成とされ、
前記第2の電流−電圧変換回路は、
並列接続された複数の第2のダイオードからなるダイオード群と、
前記ダイオード群に並列接続された抵抗と、
前記ダイオード群と前記抵抗の並列回路に直列接続された抵抗と、
さらに、前記並列回路と前記抵抗の直列回路に並列接続された抵抗と、
を備え、前記並列接続された抵抗より前記第2の電流−電圧変換回路の前記所定の中間端子電圧を出力する構成とされ、
前記第3の電流−電圧変換回路は抵抗を備えている、ことを特徴とする基準電圧回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008034748A JP2009080786A (ja) | 2007-09-07 | 2008-02-15 | 温度非直線性を補償した基準電圧回路 |
US12/230,856 US20090066313A1 (en) | 2007-09-07 | 2008-09-05 | Reference voltage circuit compensated for temprature non-linearity |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007233003 | 2007-09-07 | ||
JP2008034748A JP2009080786A (ja) | 2007-09-07 | 2008-02-15 | 温度非直線性を補償した基準電圧回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009080786A true JP2009080786A (ja) | 2009-04-16 |
Family
ID=40655468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008034748A Pending JP2009080786A (ja) | 2007-09-07 | 2008-02-15 | 温度非直線性を補償した基準電圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009080786A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012032867A (ja) * | 2010-07-28 | 2012-02-16 | Lapis Semiconductor Co Ltd | 差動増幅回路 |
JP2012174214A (ja) * | 2011-02-24 | 2012-09-10 | Renesas Electronics Corp | レギュレータ回路 |
JP2015049155A (ja) * | 2013-09-02 | 2015-03-16 | ルネサスエレクトロニクス株式会社 | 信号発生回路および温度センサ |
JP5925357B1 (ja) * | 2015-04-14 | 2016-05-25 | Simplex Quantum株式会社 | 温度補償回路 |
JP5925362B1 (ja) * | 2015-04-20 | 2016-05-25 | Simplex Quantum株式会社 | 温度補償回路 |
WO2018088373A1 (ja) * | 2016-11-10 | 2018-05-17 | 国立大学法人東北大学 | バイアス回路及び増幅装置 |
WO2024111744A1 (ko) * | 2022-11-24 | 2024-05-30 | 서강대학교산학협력단 | 전류 센서 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1145125A (ja) * | 1997-07-29 | 1999-02-16 | Toshiba Corp | 基準電圧発生回路および基準電流発生回路 |
JP2001035177A (ja) * | 1999-07-22 | 2001-02-09 | Toshiba Corp | 電圧発生回路 |
US20030132796A1 (en) * | 2001-11-26 | 2003-07-17 | Stmicroelectronics S.A. | Temperature-compensated current source |
JP2006209212A (ja) * | 2005-01-25 | 2006-08-10 | Nec Electronics Corp | 基準電圧回路 |
US7253597B2 (en) * | 2004-03-04 | 2007-08-07 | Analog Devices, Inc. | Curvature corrected bandgap reference circuit and method |
-
2008
- 2008-02-15 JP JP2008034748A patent/JP2009080786A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1145125A (ja) * | 1997-07-29 | 1999-02-16 | Toshiba Corp | 基準電圧発生回路および基準電流発生回路 |
JP2001035177A (ja) * | 1999-07-22 | 2001-02-09 | Toshiba Corp | 電圧発生回路 |
US20030132796A1 (en) * | 2001-11-26 | 2003-07-17 | Stmicroelectronics S.A. | Temperature-compensated current source |
US7253597B2 (en) * | 2004-03-04 | 2007-08-07 | Analog Devices, Inc. | Curvature corrected bandgap reference circuit and method |
JP2006209212A (ja) * | 2005-01-25 | 2006-08-10 | Nec Electronics Corp | 基準電圧回路 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012032867A (ja) * | 2010-07-28 | 2012-02-16 | Lapis Semiconductor Co Ltd | 差動増幅回路 |
JP2012174214A (ja) * | 2011-02-24 | 2012-09-10 | Renesas Electronics Corp | レギュレータ回路 |
US9891116B2 (en) | 2013-09-02 | 2018-02-13 | Renesas Electronics Corporation | Signal generation circuit and temperature sensor |
JP2015049155A (ja) * | 2013-09-02 | 2015-03-16 | ルネサスエレクトロニクス株式会社 | 信号発生回路および温度センサ |
CN104423410A (zh) * | 2013-09-02 | 2015-03-18 | 瑞萨电子株式会社 | 信号发生电路和温度传感器 |
CN108052149B (zh) * | 2013-09-02 | 2020-07-24 | 瑞萨电子株式会社 | 信号发生电路 |
US10371582B2 (en) | 2013-09-02 | 2019-08-06 | Renesas Electronics Corporation | Signal generation circuit and temperature sensor |
CN108052149A (zh) * | 2013-09-02 | 2018-05-18 | 瑞萨电子株式会社 | 信号发生电路 |
JP5925357B1 (ja) * | 2015-04-14 | 2016-05-25 | Simplex Quantum株式会社 | 温度補償回路 |
JP2016201076A (ja) * | 2015-04-14 | 2016-12-01 | Simplex Quantum株式会社 | 温度補償回路 |
JP2016206829A (ja) * | 2015-04-20 | 2016-12-08 | Simplex Quantum株式会社 | 温度補償回路 |
JP5925362B1 (ja) * | 2015-04-20 | 2016-05-25 | Simplex Quantum株式会社 | 温度補償回路 |
WO2018088373A1 (ja) * | 2016-11-10 | 2018-05-17 | 国立大学法人東北大学 | バイアス回路及び増幅装置 |
JPWO2018088373A1 (ja) * | 2016-11-10 | 2019-10-03 | 国立大学法人東北大学 | バイアス回路及び増幅装置 |
US10897230B2 (en) | 2016-11-10 | 2021-01-19 | Tohoku University | Bias circuit and amplification apparatus |
WO2024111744A1 (ko) * | 2022-11-24 | 2024-05-30 | 서강대학교산학협력단 | 전류 센서 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4780968B2 (ja) | 基準電圧回路 | |
US20090066313A1 (en) | Reference voltage circuit compensated for temprature non-linearity | |
JP2009080786A (ja) | 温度非直線性を補償した基準電圧回路 | |
JP4817825B2 (ja) | 基準電圧発生回路 | |
TWI282050B (en) | A proportional to absolute temperature voltage circuit | |
JP5916172B2 (ja) | 低電圧低電力バンドギャップ回路 | |
TWI418968B (zh) | 參考電壓與參考電流產生電路及方法 | |
US20070080740A1 (en) | Reference circuit for providing a temperature independent reference voltage and current | |
JP2008516328A (ja) | 基準回路 | |
JP2008123480A (ja) | 基準電圧発生回路 | |
JP2008108009A (ja) | 基準電圧発生回路 | |
CN112558675B (zh) | 带隙参考电压产生电路 | |
JP2006133869A (ja) | Cmosカレントミラー回路および基準電流/電圧回路 | |
CN109857185A (zh) | 包括带隙参考电路的电路 | |
CN110162132B (zh) | 一种带隙基准电压电路 | |
JP2009251877A (ja) | 基準電圧回路 | |
TWI716323B (zh) | 電壓產生器 | |
JP2006133916A (ja) | 基準電圧回路 | |
KR100999499B1 (ko) | 밴드 갭 기준전압생성기 | |
JP2007200234A (ja) | 非線形カレントミラー回路で駆動する基準電圧回路 | |
TWI553441B (zh) | 轉動增益電阻器以產生具有低漂移的帶隙電壓 | |
CN110109500B (zh) | 一种可自激补偿的带隙基准电压源 | |
JP2009277076A (ja) | バンドギャップリファレンス回路 | |
JP4445916B2 (ja) | バンドギャップ回路 | |
JPH08185236A (ja) | 基準電圧生成回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130212 |