CN112558675B - 带隙参考电压产生电路 - Google Patents

带隙参考电压产生电路 Download PDF

Info

Publication number
CN112558675B
CN112558675B CN202010020763.8A CN202010020763A CN112558675B CN 112558675 B CN112558675 B CN 112558675B CN 202010020763 A CN202010020763 A CN 202010020763A CN 112558675 B CN112558675 B CN 112558675B
Authority
CN
China
Prior art keywords
current
input terminal
generating circuit
reference voltage
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010020763.8A
Other languages
English (en)
Other versions
CN112558675A (zh
Inventor
吴昌宪
林俊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN112558675A publication Critical patent/CN112558675A/zh
Application granted granted Critical
Publication of CN112558675B publication Critical patent/CN112558675B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种带隙参考电压产生电路，包含一参考电压产生电路、一电流产生电路、一分流电路以及一第一连接路径切换电路。参考电压产生电路在其第一与第二电流输入端形成一参考电压。电流产生电路的第一与第二输入端分别连接至第一与第二电流输入端。电流产生电路产生一第一电流，用以偏压参考电压产生电路。分流电路具有一电流输入端、一第一电流输出端以及一第二电流输出端。第一连接路径切换电路用以切换电流产生电路的第一输入端以及第二输入端与分流电路的第一电流输入端以及第二电流输入端之间的连接路径。

Description

带隙参考电压产生电路
技术领域
本发明有关于一种带隙参考电压产生电路，特别是有关于一种可避免电阻误差的存在造成参考电压受温度影响的带隙参考电压产生电路。
背景技术
请参阅图1，其显示现有的带隙参考电压产生电路的简易电路图。如图1所示，现有的带隙参考电压产生电路包含至少两个双极结晶体管Q1与Q2、PMOS晶体管M1、多个电阻R1A、R1B、R2与R3以及一运算放大器OP。电阻R3电连接于PMOS晶体管M1以及电阻R1A之间，电阻R1A以及电阻R1B的一端电连接电阻R3，而电阻R1A以及电阻R1B的另一端分别电连接运算放大器OP的负输入端以及正输入端。电阻R2电连接于电阻R1B以及双极结晶体管Q2的射极之间。
双极结晶体管Q1与Q2为PNP双极结晶体管，而且双极结晶体管Q2的射极面积是PNP双极结晶体管Q1的多倍，所以PNP双极结晶体管Q2的基射极电压VBE2不同于PNP双极结晶体管Q1的基射极电压VBE1。
回馈机制使得运算放大器OP的两个输入端的电压保持相等。当电阻R1A的电阻值等于电阻R1B，使得流过PNP双极结晶体管Q1和Q2的电流相等。由于PNP双极结晶体管Q2的射极面积是PNP双极结晶体管Q1的数倍，所以PNP双极结晶体管Q2的基射电压VBE2不同于PNP双极结晶体管Q1的基射电压VBE1，PNP双极结晶体管Q1的基射电压VBE1减去PNP双极结晶体管Q2的基射电压VBE2为ΔVBE，而参考电压VOUT的计算如以下方程式(1)所示。
由于正向导通的基射电压VBE1有负的温度系数，即
Figure BDA0002360645620000011
为负值，而ΔVBE是正的温度系数，即
Figure BDA0002360645620000012
为正值。因此，为了获得与温度无关的参考电压VOUT，即
Figure BDA0002360645620000013
可调节参数
Figure BDA0002360645620000014
如以下方程式(2)(3)所示。
Figure BDA0002360645620000015
Figure BDA0002360645620000016
Figure BDA0002360645620000017
但是实际上，即使有精确控制，电阻R1A与电阻R1B的电阻值还是会有误差存在，造成习知的带隙参考电压产生电路不能有效地输出与温度无关的参考电压VOUT。以下将说明上述电阻误差对参考电压VOUT与温度相关性的影响。
假设电阻误差为ε，如方程式(4)所示，而流向电阻R1A与电阻R1B的电流分别为I1以及I2，流经电阻R3的电流为I3。根据方程式(6)与(7)，可推导出参考电压VOUT与电阻误差ε的关系，而方程式(8)表示参考电压VOUT与温度相关性。
R1A＝R1(1+ε),R1B＝R1 方程式(4)
Figure BDA0002360645620000021
Figure BDA0002360645620000022
Figure BDA0002360645620000023
Figure BDA0002360645620000024
Figure BDA0002360645620000025
因此，如果仍根据方程式(3)来调节电阻参数，则参考电压VOUT仍受温度影响，而方程式(9)表示参考电压VOUT受温度的影响与电阻误差ε有关。
发明内容
本发明的一目的在于提供一种带隙参考电压产生电路，以避免电阻误差的存在造成带隙参考电压产生电路的参考电压受温度影响。
根据一实施例，本发明提供一种带隙参考电压产生电路，包含一参考电压产生电路、一电流产生电路、一分流电路、一第一连接路径切换电路以及一控制电路。参考电压产生电路具有一第一电流输入端以及一第二电流输入端，且参考电压产生电路分别在第一电流输入端以及第二电流输入端形成一参考电压。电流产生电路具有一第一输入端以及一第二输入端，而第一输入端以及第二输入端分别电连接至第一电流输入端以及第二电流输入端。电流产生电路产生一第一电流，用以偏压参考电压产生电路。分流电路具有一电流输入端、一第一电流输出端以及一第二电流输出端。电流输入端接收第一电流，其中分流电路的电流输入端的电压作为带隙参考电压产生电路的一输出电压。第一连接路径切换电路电连接于电流产生电路与分流电路之间，且用以切换电流产生电路的第一输入端以及第二输入端与分流电路的第一电流输出端以及第二电流输出端之间的连接路径。控制电路产生一第一控制信号以周期性地控制第一连接路径切换电路的切换操作。
根据一实施例，分流电路可包含一第一电阻、一第二电阻以及一第三电阻。第一电阻的一端电连接电流产生电路而另一端电连接第二电阻以及第三电阻的一端，而第二电阻以及第三电阻的另一端电连接第一连接路径切换电路。
根据一实施例，参考电压产生电路包含一第一双极结晶体管、一第二双极结晶体管以及一第四电阻。第一双极结晶体管的射极电连接第一连接路径切换电路，第一双极结晶体管的基极与集极彼此电连接，第二双极结晶体管的射极电连接第四电阻的一端，第二双极结晶体管的基极与集极电连接第一双极结晶体管的基极，第四电阻的另一端电连接第一连接路径切换电路。第二双极结晶体管的射极面积为第一双极结晶体管的射极面积的多倍。
根据一实施例，第一连接路径切换电路包含一第一开关、一第二开关、一第三开关以及一第四开关。第一开关以及第二开关的一端电连接分流电路的第一电流输出端，而第一开关以及第二开关的另一端分别电连接参考电压产生电路的第一电流输入端以及第二电流输入端，第三开关以及第四开关的一端电连接分流电路的第二电流输出端，而第三开关以及第四开关的另一端分别电连接参考电压产生电路的第一电流输入端以及第二电流输入端。
根据一实施例，电流产生电路包含一第一运算放大器、一信号滤波器以及一MOS晶体管。第一运算放大器的一第一输入端作为电流产生电路的第一输入端，第一运算放大器的一第二输入端作为电流产生电路的第二输入端，第一运算放大器的一输出端电连接信号滤波器的一输入端，信号滤波器的一输出端电连接MOS晶体管的栅极，MOS晶体管的源极接收一供应电压，而MOS晶体管的漏极输出第一电流。
根据一实施例，电流产生电路包含一第二运算放大器、一信号滤波器以及一MOS晶体管。第二运算放大器的一第一输入端作为电流产生电路的第一输入端，第二运算放大器的一第二输入端作为电流产生电路的第二输入端，第二运算放大器的一输出端电连接信号滤波器的一输入端，信号滤波器的一输出端电连接MOS晶体管的栅极，MOS晶体管的源极接收一供应电压，而MOS晶体管的漏极输出第一电流。带隙参考电压产生电路更包含一第二连接路径切换电路，电连接于电流产生电路与第一连接路径切换电路之间，且用以切换电流产生电路的第二运算放大器的两个输入端与第一连接路径切换电路的二个输出端之间的连接路径。第二运算放大器的二输入端的极性为可互换。
根据一实施例，控制电路产生一第二控制信号以周期性地控制第二连接路径切换电路的切换操作以及互换第二运算放大器的二输入端的极性。
根据一实施例，本发明提供一种带隙参考电压产生电路，其包含一参考电压产生电路、一电流产生电路、一分流电路、一连接路径切换电路以及一控制电路。参考电压产生电路具有一第一电流输入端以及一第二电流输入端，参考电压产生电路分别在第一电流输入端以及第二电流输入端形成一参考电压。电流产生电路具有一第一输入端以及一第二输入端，第一输入端以及第二输入端分别电连接至第一电流输入端以及第二电流输入端，电流产生电路用以产生一第一电流，用以偏压参考电压产生电路。电流产生电路包含一运算放大器、一信号滤波器以及一MOS晶体管。运算放大器的一第一输入端作为电流产生电路的第一输入端，运算放大器的一第二输入端作为电流产生电路的第二输入端，运算放大器的一输出端电连接信号滤波器的一输入端，且运算放大器的二输入端的极性为可互换，信号滤波器的一输出端电连接MOS晶体管的栅极，MOS晶体管的源极接收一供应电压，而MOS晶体管的漏极输出第一电流。分流电路具有一电流输入端、一第一电流输出端以及一第二电流输出端，电流输入端接收第一电流。分流电路的电流输入端的电压作为带隙参考电压产生电路的一输出电压。连接路径切换电路电连接于电流产生电路与参考电压产生电路的间，且用以切换电流产生电路的第一输入端以及第二输入端与参考电压产生电路的第一电流输入端以及第二电流输入端之间的连接路径。控制电路产生一第一控制信号以周期性地控制连接路径切换电路的切换操作，以及一第二控制信号以周期性地互换运算放大器的该二输入端的极性。
根据一实施例，分流电路包含一第一电阻、一第二电阻以及一第三电阻。第一电阻的一端电连接电流产生电路而另一端电连接第二电阻以及该第三电阻的一端，而第二电阻以及第三电阻的另一端电连接连接路径切换电路。
根据一实施例，连接路径切换电路包含一第一开关、一第二开关、一第三开关以及一第四开关。第一开关以及第二开关的一端电连接电流产生电路的第一输入端，而第一开关以及第二开关的另一端分别电连接参考电压产生电路的第一电流输入端以及第二电流输入端，第三开关以及第四开关的一端电连接电流产生电路的第二输入端，而第三开关以及第四开关的另一端分别电连接参考电压产生电路的第一电流输入端以及第二电流输入端。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1为现有的带隙参考电压产生电路的示意电路图；
图2为本发明的一带隙参考电压产生电路的方块图；
图3为本发明的一带隙参考电压产生电路的第一实施例的示意电路图；
图4A与图4B为本发明的一带隙参考电压产生电路的第一实施例的不同操作状态的示意电路图；
图5为本发明的一带隙参考电压产生电路的第二实施例的示意电路图；
图6A至图6D为本发明的一带隙参考电压产生电路的第二实施例的不同操作状态的示意电路图；
图7为本发明的一带隙参考电压产生电路的第二实施例的控制信号时序图；
图8为本发明的一带隙参考电压产生电路的第三实施例的示意电路图；
图9A至图9D为本发明的一带隙参考电压产生电路的第三实施例的不同操作状态的示意电路图。
10:电流产生电路；
101:第一输入端；
102:第二输入端；
20、21:分流电路；
201:第一电流输出端；
202:第二电流输出端；
203:电流输入端；
31:第一连接路径切换电路；
32:第二连接路径切换电路；
33:第三连接路径切换电路；
40、41:参考电压产生电路；
401:第一电流输入端；
402:第二电流输入端；
50:控制电路；
501:第一控制信号；
501a:第一控制信号的反相信号；
502:第二控制信号；
502a:第二控制信号的反相信号；
503:第三控制信号；
NF:凹口滤波器；
C:电容；
IB1:第一电流；
OP、OP1、OP2:运算放大器；
R1A、R1B、R2、R3:电阻；
S1、S2、S3、S4、S5、S6、S7、S8、S9、S10、S11、S12:开关；
Q1:第一双极结晶体管；
Q2:第二双极结晶体管；
M1:PMOS晶体管。
具体实施方式
以下将配合图式及实施例来详细说明本发明的实施方式，藉此对本发明如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。
请参阅图2，其为本发明的一带隙参考电压产生电路的方块图。如图2所示，带隙参考电压产生电路可包含一电流产生电路10、一分流电路20、一第一连接路径切换电路31以及一参考电压产生电路40。
参考电压产生电路40具有第一电流输入端401以及第二电流输入端402，且参考电压产生电路40分别在该第一电流输入端401以及该第二电流输入端402形成一参考电压。在一实施例中，参考电压产生电路40可包含一第一双极结晶体管以及一第二双极结晶体管，且第二双极结晶体管的射极面积为第一双极结晶体管的射极面积的多倍，其细节将于以下段落说明。
电流产生电路10具有一第一输入端以及101以及一第二输入端102，第一输入端101以及第二输入端102分别电连接至第一电流输入端401以及第二电流输入端402，以接收参考电压。电流产生电路10产生并输出一第一电流IB1，第一电流IB1可经过分流电路20与第一连接路径切换电路31而流入参考电压产生电路40，以偏压参考电压产生电路40。
分流电路20具有一电流输入端203、一第一电流输出端201以及一第二电流输出端202，电流输入端203接收第一电流IB1，且电流输入端203的电压作为带隙参考电压产生电路的一输出电压。从第一电流输出端201以及第二电流输出端202流出的电流符合一预设比例，例如从第一电流输出端201的电流等于从第二电流输出端202流出的电流。
在一实施例中，分流电路20可包含一第一电阻、一第二电阻以及一第三电阻，第一电阻的一端电连接电流产生电路10，而第一电阻的另一端电连接第二电阻以及第三电阻的一端，而第二电阻以及第三电阻的另一端电连接第一连接路径切换电路31。在一较佳实施例中，第二电阻以及第三电阻具有大致相同的电阻值，使得流经第二电阻的电流与流经第三电阻的电流大致相同。
第一连接路径切换电路31电连接于电流产生电路10与分流电路20之间，且用以切换电流产生电路10的第一输入端101以及第二输入端102与分流电路20的第一电流输出端201以及第二电流输出端202之间的连接路径。
在一实施例中，第一连接路径切换电路31可包含一第一开关、一第二开关、一第三开关以及一第四开关，第一开关以及第二开关的一端电连接分流电路20的第一电流输出端201，而第一开关以及第二开关的另一端分别电连接参考电压产生电路40的第一电流输入端401以及第二电流输入端402，第三开关以及第四开关的一端电连接分流电路20的第二电流输出端202，而第三开关以及第四开关的另一端分别电连接参考电压产生电路40的第一电流输入端401以及第二电流输入端402。
控制电路50产生一第一控制信号501以周期性地控制第一连接路径切换电路31的切换操作。例如，第一控制信号501可周期性地控制上述第一开关、第二开关、第三开关以及第四开关，当第一开关以及第四开关导通时，第二开关以及第三开关关闭；当第二开关以及第三开关导通时，第一开关以及第四开关关闭。
理想上，从第一电流输出端201以及第二电流输出端202流出的电流必须符合一预设比例，例如从第一电流输出端201的电流等于从第二电流输出端202流出的电流，藉此消除参考电压VOUT与温度相关性。分流电路20会配置两个电阻来分别控制从第一电流输出端201以及第二电流输出端202流出的电流，并设定两个电阻的电阻值使得从第一电流输出端201以及第二电流输出端202流出的电流符合预设比例。但是，在实际应用，即使再怎么精准控制电阻的电阻值，上述两个电阻的电阻值仍会有些微差异ε。上述内容说明，两个电阻的电阻值之间的些微差异ε会影响参考电压VOUT与温度相关性。
由于第一连接路径切换电路31周期性地切换电流产生电路10的第一输入端101以及第二输入端102与分流电路20的第一电流输出端201以及第二电流输出端202的间的连接路径，因此电流产生电路10的第一输入端101会周期性地电连接到分流电路20的不同电阻，同时电流产生电路10的第二输入端102也会周期性地电连接到分流电路20的不同电阻，因此可有效降低分流电路20的多个电阻之间的电阻值差异对参考电压VOUT与温度相关性的影响。
请参阅图3、以及图4A与图4B，其分别为本发明的一带隙参考电压产生电路的第一实施例的示意电路图、以及本发明的一带隙参考电压产生电路的第一实施例的不同操作状态的示意电路图。
如图3所示，带隙参考电压产生电路的第一实施例可包含一参考电压产生电路41、电流产生电路、一分流电路21、一第一连接路径切换电路31。参考电压产生电路41包含一第一双极结晶体管Q1、一第二双极结晶体管Q2以及一电阻R2。第一双极结晶体管Q1的射极电连接电流产生电路，以接收电流产生电路产生的电流。第一双极结晶体管Q1的基极与集极彼此电连接且接地。第二双极结晶体管Q2的射极电连接电阻R2的一端，第二双极结晶体管Q2的基极与集极电连接第一双极结晶体管Q1的基极。电阻R2的另一端电连接第一连接路径切换电路31。第二双极结晶体管Q2的射极面积为第一双极结晶体管Q1的射极面积的多倍。
电流产生电路包含一运算放大器OP1、一信号滤波器、一PMOS晶体管M1以及一电容C。在此实施例中，信号滤波器以凹口滤波器(notch filter)NF来实现，但本发明不以此为限制。电容C电连接PMOS晶体管M1。运算放大器OP1的一正输入端电连接电阻R2的一端，例如节点ND2，而负输入端电连接第一双极结晶体管Q1的射极，例如节点ND1。运算放大器OP1的一输出端电连接凹口滤波器NF的一输入端，而凹口滤波器NF的一输出端电连接PMOS晶体管M1的栅极。电容C电连接PMOS晶体管M1的源极以及栅极。PMOS晶体管M1的源极接收一供应电压VDD，而PMOS晶体管M1的漏极输出第一电流IB1。
凹口滤波器NF可根据第三控制信号503对运算放大器OP1的输出信号进行滤波。第一控制信号501的频率与第三控制信号503的频率呈偶数倍关系，在一较佳实施例中，第一控制信号501的频率以及与第三控制信号503的频率的比例为2:1。
分流电路21包含电阻R3、R1A以及R1B，电阻R3的一端电连接PMOS晶体管M1的漏极，而电阻R3的另一端电连接电阻R1A以及R1B的一端。
第一连接路径切换电路31包含一开关S1、一开关S2、一开关S3以及一开关S4。开关S1以及S2的一端电连接分流电路21的电阻R1A的另一端，而开关S1以及S2的另一端分别电连接节点ND2以及ND1，开关S3以及S4的一端电连接分流电路21的电阻R1B的另一端，而开关S3以及S4的另一端分别电连接节点ND2以及ND1。
开关S1以及S4同步操作，而开关S2以及S3同步操作，而且开关S1以及S4与开关S2以及S3相反操作。换句话说，当开关S1以及S4导通时，开关S2以及S3关闭，如图4A所示；当开关S1以及S4关闭时，开关S2以及S3导通，如图4B所示。
第一连接路径切换电路31接收一第一控制信号501，而开关S1、S2、S3以及S4根据第一控制信号501进行操作。实际应用时，第一连接路径切换电路31可使用一反相器以产生第一控制信号501的反相信号501a，第一控制信号501用以控制开关S1与S4，而反相信号501a用以控制开关S2与S3；或者，第一控制信号501为一信号组，包含两个互为反相的控制信号。
如上所述，当第一连接路径切换电路31周期性切换连接路径时，运算放大器OP1的一正输入端周期性地依序电连接到电阻R1A与R1B，同样地，运算放大器OP1的一负输入端周期性地依序电连接到电阻R1B与R1A，藉此可有效降低分流电路20的电阻R1A与R1B之间的电阻值差异对带隙参考电压产生电路的输出电压VOUT与温度相关性的影响。
请参阅图5、图6A至图6D、以及图7，其分别为本发明的一带隙参考电压产生电路的第二实施例的示意电路图、本发明的一带隙参考电压产生电路的第二实施例的不同操作状态的示意电路图、以及本发明的一带隙参考电压产生电路的第二实施例的控制信号时序图。
理想上，运算放大器的两个输入端之间的电压差应为0V，但是在实际应用，运算放大器的两个输入端之间仍存在不为0V的电压差。为了消除运算放大器的两个输入端之间的电压差，运算放大器可周期性地切换两个输入端的极性，而带隙参考电压产生电路的第二实施例使用此种运算放大器。
第二实施例与第一实施例不同之处在于第二实施例更包含第二连接路径切换电路32，而且电流产生电路所包含的运算放大器OP2的两个输入端的极性可以互换。
第二连接路径切换电路32电连接于电流产生电路10与第一连接路径切换电路31之间，且用以切换电流产生电路10的运算放大器OP2的两个输入端与第一连接路径切换电路31的二个输出端(即节点ND3与ND4)之间的连接路径。
第二连接路径切换电路32可包含开关S5、S6、S7与S8，开关S5与S6的一端电连接运算放大器OP2的第一输入端，而开关S5与S6的另一端分别电连接第一连接路径切换电路31的二个输出端，即节点ND3与ND4。开关S7与S8的一端电连接运算放大器OP2的第二输入端，而开关S7与S8的另一端分别电连接第一连接路径切换电路31的二个输出端，即节点ND3与ND4。
开关S5以及S8同步操作，而开关S6以及S7同步操作，而且开关S5以及S8与开关S6以及S7相反操作。换句话说，当开关S5以及S8导通时，开关S6以及S7关闭，如图6A与图6B所示；当开关S5以及S8关闭时，开关S6以及S7导通，如图6C与图6D所示。
第二连接路径切换电路32接收一第二控制信号502，而开关S5、S6、S7以及S8根据第二控制信号502进行操作，而第二控制信号502可包含两个信号，用以分别控制开关S5与S8、以及开关S6与S7；或者，第二连接路径切换电路32可包含一反相器，用以产生第二控制信号502的反相信号502a，第二控制信号502用以控制开关S5与S8，而第二控制信号502的反相信号502a用以控制开关S6与S7；同样的机制也可适用于第一控制信号501，第一控制信号501用以控制开关S1与S4，而第一控制信号501的反相信号501a用以控制开关S2与S3，如图7所示。
此外，运算放大器OP2的两个输入端的极性可根据第二控制信号502而互换，例如，在图6A与图6B中，运算放大器OP2的第一输入端为正输入端而第二输入端为负输入端；在第图6C与图6D中，运算放大器OP2的第一输入端为负输入端而第二输入端为正输入端。第一控制信号501的频率、第二控制信号502的频率以及与第三控制信号503的频率呈偶数倍关系，例如，第一控制信号501的频率与第二控制信号502的频率的比例为1:2或是2:1；在一较佳实施例中，第一控制信号501的频率、第二控制信号502的频率以及第三控制信号503的频率为4:2:1，如图7所示。换句话说，每次运算放大器OP2的两个输入端的极性互换后，运算放大器OP2的每一个输入端都会依序电连接分流电路21的电阻R1A与R1B，藉由周期性地进行上述操作，可有效降低分流电路20的电阻R1A与R1B之间的电阻值差异对参考电压VOUT与温度相关性的影响。
图8、以及图9A与图9B，其分别为本发明的一带隙参考电压产生电路的第三实施例的示意电路图、以及本发明的一带隙参考电压产生电路的第三实施例的不同操作状态的示意电路图。
第三实施例与上述实施例不同之处在于第三实施例的连接路径切换电路33电连接于电流产生电路与参考电压产生电路41之间，而且电流产生电路所包含的运算放大器OP2的两个输入端的极性可以互换。
连接路径切换电路33可根据第一控制信号501切换电流产生电路的两个输入端与参考电压产生电路41的两个电流输入端之间的连接路径。运算放大器OP2可根据一第二控制信号502以互换其二输入端的极性，第二控制信号502的频率与第一控制信号501成偶数倍关系，在一较佳实施例中，第一控制信号501的频率、第二控制信号502的频率以及与第三控制信号503的频率为4:2:1。
连接路径切换电路33包含开关S9、S10、S11以及S12。开关S9以及S10的一端电连接运算放大器OP2的第一输入端，即节点ND6，而开关S9以及S10的另一端分别电连接双极结晶体管Q1的射极以及电阻R2，开关S11以及S12的一端电连接运算放大器OP2的第二输入端，即节点ND5，开关S11以及S12的另一端分别电连接双极结晶体管Q1的射极以及电阻R2。
开关S9以及S12同步操作，而开关S10以及S11同步操作，而且开关S9以及S12与开关S10以及S11相反操作。换句话说，当开关S9以及S12导通时，开关S10以及S11关闭，如图9A与图9B所示；当开关S9以及S12关闭时，开关S10以及S11导通，如图9C与图9D所示。在实际应用时，连接路径切换电路33可使用一反相器以产生第二控制信号502的反相信号，第二控制信号502用以控制开关S9与S12，而第二控制信号502的反相信号用以控制开关S10与S11。
在一较佳实施例中，第一控制信号501的频率以及第二控制信号502的频率的比例为2:1，换句话说，每次运算放大器OP2的两个输入端的极性互换后，运算放大器OP2的每一个输入端都会依序电连接双极结晶体管Q1的射极以及电阻R2，因此电阻R1A与R1B之间的电阻值差异造成的影响可周期性地施加上运算放大器OP2的两个输入端。藉此，可有效降低分流电路21的电阻R1A与R1B之间的电阻值差异对参考电压VOUT与温度相关性的影响。
虽然本发明以前述的实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的专利保护范围须视本说明书所附的权利要求保护范围所界定者为准。

Claims (9)

1.一种带隙参考电压产生电路，其特征在于，包含：
一参考电压产生电路，具有一第一电流输入端以及一第二电流输入端，该参考电压产生电路分别在该第一电流输入端以及该第二电流输入端形成一参考电压；
一电流产生电路，具有一第一输入端以及一第二输入端，该第一输入端以及该第二输入端分别电连接至该第一电流输入端以及该第二电流输入端，该电流产生电路用以产生一第一电流，用以偏压该参考电压产生电路；
一分流电路，具有一电流输入端、一第一电流输出端以及一第二电流输出端，该电流输入端接收该第一电流，其中该分流电路的该电流输入端的电压作为该带隙参考电压产生电路的一输出电压；以及
一第一连接路径切换电路，电连接于该电流产生电路与该分流电路之间，且用以切换该电流产生电路的该第一输入端以及该第二输入端与该分流电路的该第一电流输出端以及该第二电流输出端之间的连接路径；以及
一控制电路，产生一第一控制信号以周期性地控制该第一连接路径切换电路的切换操作；
该参考电压产生电路包含一第一双极结晶体管、一第二双极结晶体管以及一第四电阻，该第一双极结晶体管的射极电连接该第一连接路径切换电路，该第一双极结晶体管的基极与集极彼此电连接，该第二双极结晶体管的射极电连接该第四电阻的一端，该第二双极结晶体管的基极与集极电连接该第一双极结晶体管的该基极，该第四电阻的另一端电连接该第一连接路径切换电路，其中该第二双极结晶体管的射极面积为该第一双极结晶体管的射极面积的多倍。
2.如权利要求1所述的带隙参考电压产生电路，其特征在于，该分流电路包含一第一电阻、一第二电阻以及一第三电阻，该第一电阻的一端电连接该电流产生电路而另一端电连接该第二电阻以及该第三电阻的一端，而该第二电阻以及该第三电阻的另一端电连接该第一连接路径切换电路。
3.如权利要求1所述的带隙参考电压产生电路，其特征在于，该第一连接路径切换电路包含一第一开关、一第二开关、一第三开关以及一第四开关，该第一开关以及该第二开关的一端电连接该分流电路的该第一电流输出端，而该第一开关以及该第二开关的另一端分别电连接该参考电压产生电路的该第一电流输入端以及该第二电流输入端，该第三开关以及该第四开关的一端电连接该分流电路的该第二电流输出端，而该第三开关以及该第四开关的另一端分别电连接该参考电压产生电路的该第一电流输入端以及该第二电流输入端。
4.如权利要求1所述的带隙参考电压产生电路，其特征在于，该电流产生电路包含一第一运算放大器、一信号滤波器、以及一MOS晶体管，该第一运算放大器的一第一输入端作为该电流产生电路的该第一输入端，该第一运算放大器的一第二输入端作为该电流产生电路的该第二输入端，该第一运算放大器的一输出端电连接该信号滤波器的一输入端，该信号滤波器的一输出端电连接该MOS晶体管的栅极，该MOS晶体管的源极接收一供应电压，而该MOS晶体管的漏极输出该第一电流。
5.如权利要求1所述的带隙参考电压产生电路，其特征在于，该电流产生电路包含一第二运算放大器、一信号滤波器、以及一MOS晶体管，该第二运算放大器的一第一输入端作为该电流产生电路的该第一输入端，该第二运算放大器的一第二输入端作为该电流产生电路的该第二输入端，该第二运算放大器的一输出端电连接该信号滤波器的一输入端，该信号滤波器的一输出端电连接该MOS晶体管的栅极，该MOS晶体管的源极接收一供应电压，而该MOS晶体管的漏极输出该第一电流；
其中该带隙参考电压产生电路更包含一第二连接路径切换电路，电连接于该电流产生电路与该第一连接路径切换电路之间，且用以切换该电流产生电路的该第二运算放大器的两个输入端与该第一连接路径切换电路的二个输出端之间的连接路径；
其中该第二运算放大器的二输入端的极性为可互换。
6.如权利要求5所述的带隙参考电压产生电路，其特征在于，该控制电路产生一第二控制信号以周期性地控制该第二连接路径切换电路的切换操作以及互换该第二运算放大器的该二输入端的极性。
7.一种带隙参考电压产生电路，其特征在于，包含：
一参考电压产生电路，具有一第一电流输入端以及一第二电流输入端，该参考电压产生电路分别在该第一电流输入端以及该第二电流输入端形成一参考电压；
一电流产生电路，具有一第一输入端以及一第二输入端，该第一输入端以及该第二输入端分别电连接至该第一电流输入端以及该第二电流输入端，该电流产生电路用以产生一第一电流，用以偏压该参考电压产生电路，其中该电流产生电路包含一运算放大器、一信号滤波器以及一MOS晶体管，该运算放大器的一第一输入端作为该电流产生电路的该第一输入端，该运算放大器的一第二输入端作为该电流产生电路的该第二输入端，该运算放大器的一输出端电连接该信号滤波器的一输入端，且该运算放大器的二输入端的极性为可互换，该信号滤波器的一输出端电连接该MOS晶体管的栅极，该MOS晶体管的源极接收一供应电压，而该MOS晶体管的漏极输出该第一电流；
一分流电路，具有一电流输入端、一第一电流输出端以及一第二电流输出端，该电流输入端接收该第一电流，其中该分流电路的该电流输入端的电压作为该带隙参考电压产生电路的一输出电压；以及
一连接路径切换电路，电连接于该电流产生电路与该参考电压产生电路之间，且用以切换该电流产生电路的该第一输入端以及该第二输入端与该参考电压产生电路的该第一电流输入端以及该第二电流输入端之间的连接路径；
一控制电路，产生一第一控制信号以周期性地控制该连接路径切换电路的切换操作，以及一第二控制信号以周期性地互换该运算放大器的该二输入端的极性。
8.如权利要求7所述的带隙参考电压产生电路，其特征在于，该分流电路包含一第一电阻、一第二电阻以及一第三电阻，该第一电阻的一端电连接该电流产生电路而另一端电连接该第二电阻以及该第三电阻的一端，而该第二电阻以及该第三电阻的另一端电连接该连接路径切换电路。
9.如权利要求7所述的带隙参考电压产生电路，其特征在于，该连接路径切换电路包含一第一开关、一第二开关、一第三开关以及一第四开关，该第一开关以及该第二开关的一端电连接该电流产生电路的该第一输入端，而该第一开关以及该第二开关的另一端分别电连接该参考电压产生电路的该第一电流输入端以及该第二电流输入端，该第三开关以及该第四开关的一端电连接该电流产生电路的该第二输入端，而该第三开关以及该第四开关的另一端分别电连接该参考电压产生电路的该第一电流输入端以及该第二电流输入端。
CN202010020763.8A 2019-09-10 2020-01-09 带隙参考电压产生电路 Active CN112558675B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108132659 2019-09-10
TW108132659A TWI720610B (zh) 2019-09-10 2019-09-10 帶隙參考電壓產生電路

Publications (2)

Publication Number Publication Date
CN112558675A CN112558675A (zh) 2021-03-26
CN112558675B true CN112558675B (zh) 2022-07-15

Family

ID=74850128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010020763.8A Active CN112558675B (zh) 2019-09-10 2020-01-09 带隙参考电压产生电路

Country Status (3)

Country Link
US (2) US11188113B2 (zh)
CN (1) CN112558675B (zh)
TW (1) TWI720610B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI720610B (zh) * 2019-09-10 2021-03-01 新唐科技股份有限公司 帶隙參考電壓產生電路
US11281248B2 (en) * 2020-02-12 2022-03-22 Nuvoton Technology Corporation Audio microphone detection using auto-tracking current comparator
CN114690837B (zh) * 2022-04-27 2023-09-19 思瑞浦微电子科技（苏州）股份有限公司 基于电源电压的带隙基准电压产生电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104066229A (zh) * 2013-03-22 2014-09-24 东芝照明技术株式会社 电源电路及照明装置
CN104375545A (zh) * 2013-08-14 2015-02-25 奕力科技股份有限公司 带隙参考电压电路与其电子装置
CN105242736A (zh) * 2015-10-27 2016-01-13 上海芯圣电子股份有限公司 一种辅助ldo电路及切换供电电路
CN107817860A (zh) * 2016-09-14 2018-03-20 中国科学院微电子研究所 低压带隙基准电路及电压发生电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3914004B2 (ja) * 2001-05-25 2007-05-16 矢崎総業株式会社 半導体素子の過電流検出・保護装置
JP2005071320A (ja) * 2003-08-06 2005-03-17 Denso Corp 電源回路および半導体集積回路装置
US7683701B2 (en) * 2005-12-29 2010-03-23 Cypress Semiconductor Corporation Low power Bandgap reference circuit with increased accuracy and reduced area consumption
GB0614096D0 (en) * 2006-07-14 2006-08-23 Wolfson Ltd Led driver
US7880459B2 (en) * 2007-05-11 2011-02-01 Intersil Americas Inc. Circuits and methods to produce a VPTAT and/or a bandgap voltage
JP2009217809A (ja) * 2008-02-12 2009-09-24 Seiko Epson Corp 基準電圧生成回路、集積回路装置および信号処理装置
CN101686057B (zh) * 2008-09-28 2012-02-29 扬智科技股份有限公司 数字模拟转换器
TWI493822B (zh) * 2014-03-03 2015-07-21 喆富創新科技股份有限公司 分流電路
US10425098B2 (en) * 2017-05-04 2019-09-24 Analog Devices Global Digital-to-analog converter (DAC) termination
US10520972B2 (en) * 2017-11-30 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Bandgap reference circuit
TWI720610B (zh) * 2019-09-10 2021-03-01 新唐科技股份有限公司 帶隙參考電壓產生電路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104066229A (zh) * 2013-03-22 2014-09-24 东芝照明技术株式会社 电源电路及照明装置
CN104375545A (zh) * 2013-08-14 2015-02-25 奕力科技股份有限公司 带隙参考电压电路与其电子装置
CN105242736A (zh) * 2015-10-27 2016-01-13 上海芯圣电子股份有限公司 一种辅助ldo电路及切换供电电路
CN107817860A (zh) * 2016-09-14 2018-03-20 中国科学院微电子研究所 低压带隙基准电路及电压发生电路

Also Published As

Publication number Publication date
US11543847B2 (en) 2023-01-03
TW202111465A (zh) 2021-03-16
CN112558675A (zh) 2021-03-26
US11188113B2 (en) 2021-11-30
TWI720610B (zh) 2021-03-01
US20210072781A1 (en) 2021-03-11
US20220050489A1 (en) 2022-02-17

Similar Documents

Publication Publication Date Title
CN112558675B (zh) 带隙参考电压产生电路
WO2019150744A1 (ja) 補正電流出力回路及び補正機能付き基準電圧回路
CN108646845B (zh) 基准电压电路
CN111506146A (zh) 一种恒流源电路和电源
CN110162132B (zh) 一种带隙基准电压电路
JP7316116B2 (ja) 半導体装置
TW202129456A (zh) 參考電壓電路
CN114080580A (zh) 带隙基准电路以及集成电路
KR20190071590A (ko) 전류 생성 회로
JPH11122059A (ja) 差動アンプ
CN114415776A (zh) 带隙基准电压源电路及电子装置
CN110879626A (zh) 一种低电源电压下的基准电路
CN108345336B (zh) 能隙参考电路
JP2016212476A (ja) バンドギャップリファレンス回路
TWI564692B (zh) 能隙參考電路
CN109582077B (zh) 低耗电电源启动重设电路与参考信号电路
CN112260655A (zh) 非对称三极管输入的折叠式运算放大器、带隙基准电路
KR20120116708A (ko) 기준전류 발생기
JP2009277076A (ja) バンドギャップリファレンス回路
JP2001175343A (ja) カレントミラー回路及びその電流調整方法
CN116700422B (zh) 一种单双极晶体管浮动带隙基准电路
JP2013187815A (ja) ヒステリシスコンパレータ
CN115220519B (zh) 基于齐纳二极管的温度补偿电路及方法
CN209946731U (zh) 电源电路及用电设备
TWI657249B (zh) 電流感測電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant