JP2008123480A - 基準電圧発生回路 - Google Patents

基準電圧発生回路 Download PDF

Info

Publication number
JP2008123480A
JP2008123480A JP2007121032A JP2007121032A JP2008123480A JP 2008123480 A JP2008123480 A JP 2008123480A JP 2007121032 A JP2007121032 A JP 2007121032A JP 2007121032 A JP2007121032 A JP 2007121032A JP 2008123480 A JP2008123480 A JP 2008123480A
Authority
JP
Japan
Prior art keywords
current
voltage
voltage conversion
conversion circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007121032A
Other languages
English (en)
Inventor
Katsuharu Kimura
克治 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007121032A priority Critical patent/JP2008123480A/ja
Priority to US11/907,621 priority patent/US20080129272A1/en
Priority to US11/907,577 priority patent/US20080088361A1/en
Publication of JP2008123480A publication Critical patent/JP2008123480A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】出力される基準電圧を低減可能とし、基準電圧の温度特性の変動幅を狭め基準電圧回路を提供する。
【解決手段】第１乃至第３の電流−電圧変換回路と、第１の電流−電圧変換回路の端子電圧と第２の電流−電圧変換回路の端子電圧が互いに等しくなるように制御する制御手段（AP1）と、前記第１、第２、及び第３の電流−電圧変換回路を駆動するカレントミラー回路（M1、M2、M3）と、を有し、第３の電流−電圧変換回路の所定の電圧を基準電圧（VREF）とし、第１の電流−電圧変換回路はダイオード（D1）からなり、第２の電流−電圧変換回路は、並列接続された複数個のダイオード（D2）と、該複数個のダイオードに並列接続された抵抗（R2）と、該複数個のダイオードと抵抗の並列回路に直列接続された抵抗（R1）からなり、第３の電流−電圧変換回路は抵抗（R3）からなる。
【選択図】図６３

Description

本発明は、基準電圧発生回路に関し、被制御電圧を出力電圧とする基準電圧発生回路および低電圧を出力する基準電圧発生回路に関する。より詳細には、本発明は、半導体集積回路上に形成され、チップ面積が小さく、低電圧から動作し、温度特性の小さな1.2Vあるいはそれ以下の基準電圧を供給するＣＭＯＳ基準電圧発生回路に関する。
特開平１１−４５１２５号公報および特許第３５８６０７３号公報 US Patent No. 3,617,859(Nov. 2, 1971) US 7,009,374 B2 (Mar. 7, 2006) US Patent No. 6,788,041(Sep. 7, 2004) US Patent No. 6,531,857 B2 (Mar. 11, 2003) US Patent No. 6,930,538 B2 (Aug. 16, 2005) US patent No. 7,113,025 B2 (Sep 26 2006） US 2002/0093325 A1および US 6,531,857 B2(Mar. 11, 2003) US 6,788,041B2 (Sep. 7, 2004) US 6,677,808 B1 (Jan. 13, 2004) US 2005/0285666 A1(Dec. 29, 2005) US 7,005,839 B2 (Feb. 28, 2006) US 2005/0194957 A1(Sep. 8, 2005) 特開2006-209212号公報 Robert J. Widlar ,"New developments in IC Voltage Regulators," IEEE Journal of Solid-State Circuits, Vol. SC-6, No. 1, pp. 2-7, Feb. 1971. Paul R. Gray and Robert G. Meyer, Analysis and Design of Analog Integrated Circiuits, New York: John Willey & Sons, Inc. 1977. K. E. kujik, "A Precision Reference Voltage Source," IEEE Journal of Solid-State Circuits, Vol. SC-8, No. 3, pp. 222-226, June 1973. A. Paul Brokaw, "A Simple Three-Terminal IC Bandgap Reference," IEEE Journal of Solid-State Circuits, Vol. SC-9, No. 6, pp. 388-393, Dec. 1974. Robert J. Widlar,"A new breed of linear ICs runs at 1-volt levels," pp. 115-119, Electronics/March 29. 1979. Eric A. Vittos, "MOS Transistor Operated in the Lateral Bipolar Mode and Their Application in CMOS Technology," IEEE Journal of Solid-State Circuits, Vol. SC-18, No. 3, pp. 273-279, June 1983. 木村克治「携帯無線端末のCMOS化のためのアナログ回路設計技術」（トリケップス社、1999年） H. Banba et al., "A CMOS Band-Gap Reference Circuit with Sub 1V Operation," IEEE Symposium on VLSI Circuits 1998(May), pp. 228-229. Lizhong et al., "A 1.0V GHz Range 0.13 μm CMOS Frequency Synthesizer," IEEE CICC 2001, pp. 327-330, May 2001. H. Neuteboom et al. "A DSP-Based Hearing Instrument IC," IEEE Journal of Solid-State Circuits, Vol. 32, No. 11, pp. 1790-1806, Nov. 1997. P. Malcovati et al. "Curvature-Compensated BiCMOS Bandgap with 1-V Supply Voltage," IEEE Journal of Solid-State Circuits, Vol. 36, No. 7, pp. 1076-1086, July 2001.
図１は、従来の基準電圧発生回路の構成の一例を示す図であり、これは、US Patent No. 3,617,859(Robert C. Dobkin and Robert J. Widlar ,"Electrical Regulator Apparatus Including a Zero Temperature Coefficient Voltage Refference Circuit," Nov. 2, 1971)に記載され、出願は1970年3月23日であり、筆頭発明者はRobert C. Dobkinである。
しかし、この基準電圧発生回路は、共同（第２）発明者であるRobert J. Widlarが単独筆者となって、論文（Robert J. Widlar,"New developments in IC Voltage Regulators," IEEE Journal of Solid-State Circuits, Vol. SC-6, No. 1, pp. 2-7, Feb. 1971.）発表され、その後、1977年に出版された著名なテキストであるPaul R. Gray and Robert G. Meyer, ”Analysis and Design of Analog Integrated Circiuits,” New York: John Willey & Sons, Inc. 1977.に、図２に示す回路が“Widlar band-gap reference”として掲載された。
このGray & Meyerのテキスト後(1977年以降)は、この回路は第2（共同）発明者の名(Widlar)を冠するという不可解な状態に陥ったままである。
それ以上に、この分野の専門家に不可解なことは、Dobkin et al.(US Patent No. 3,617,859)やWidlar(JSSC)では、基準電圧発生回路の回路解析において、第1のトランジスタQ1と第2のトランジスタQ2とから得られるVBE1とΔVBE（＝VBE1−VBE2）とで、その基準電圧 VREFが与えられているのではなく、回路を制御する制御トランジスタQ3のVBE3と第2のトランジスタQ2のVBE2とで与えられていることである。
これでは、この分野の専門家にとっては回路解析結果を意味付けすることは難しい。このために、Gray & Meyerのテキストで紹介した"Widlar band-gap reference"の回路は、実はDobkin et al. (US Patent No. 3,617,859)や、Widlar(JSSC)の基準電圧発生回路とは異なり、制御用に定電流源Iの代わりに、トランジスタQ4が追加され、これまでのトランジスタQ3は、電源−トランジスタQ4のベース間に移動された定電流源Iで駆動されるように変更されている。
このことにより、回路解析が可能となった。すなわち、Gray & Meyerにより、基準電圧発生回路の動作が明らかになり、Dobkin にもWidlarにも依らない、Gray & Meyerの回路が“Widlar band-gap reference”の回路に命名されたのである。
このGray & Meyerのテキストの基準電圧発生回路は、現実には、定電流源Iを抵抗に替えて実用に供された。
Gray & Meyerのテキストに記載された最も重要な点は、基準電圧発生回路の動作原理として、図３に示すように、正の温度特性を持つ電圧として絶対温度に比例する(PTAT: proportional to absolute temperature)熱電圧VTと、負の温度特性を持つ(CTAT: complementary proportional to absolute temperature)VBEを重み付け加算して、温度特性を相殺していることを明確に示したことであり、たまたま、このときの電圧が1.2V前後の電圧になるだけであり、何もシリコン(Si)の絶対零度でのバンドギャップ電圧(band-gap voltage)（1.205V）を引き出す回路を実現している訳では決してないことである。
したがって、本願発明者には、Gray & Meyerの命名した“Widlar band-gap reference”のWidlarもband-gapも納得がいかず、“Voltage reference”と呼ぶのがふさわしいものと考えている。
この後、1973年にKujikにより、ダイオードとOP ampを用いた基準電圧発生回路（図４）が発表(K. E. kujik, "A Precision Reference Voltage Source," IEEE Journal of Solid-State Circuits, Vol. SC-8, No. 3, pp. 222-226, June 1973.)された。
この回路は、Gray & Meyerのテキストには、"improved band-gap reference"（改善されたバンドギャップ基準電圧発生回路）として記載されている。
現在ではテクノロジがバイポーラからCMOSに移行しまっており、LSI上にバイポーラトランジスタを形成することは難しく、一般的には形成される寄生バイポーラトランジスタを利用してダイオードとして利用している。
したがって、制御用トランジスタQ3が、OP ampに置き換えられたのは、比較的早い時期であり、このことにより、基準電圧発生回路の動作が理解されるようになり、制御用トランジスタQ3やOP ampを除いたそれらにより制御される２つのバイポーラトランジスタや２つのダイオードにより出力電圧が決定されるという本来の姿に至った。
Gray & Meyerのテキストは、この後のことであり、制御用トランジスタQ3により制御される２つのバイポーラトランジスタにより出力電圧が決定される回路になるように変更が加えられたものであろう。
さらに、1974年にA. Paul Brokawにより、図５に示す自己バイアス化した基準電圧発生回路が発表された(A. Paul Brokaw, "A Simple Three-Terminal IC Bandgap Reference," IEEE Journal of Solid-State Circuits, Vol. SC-9, No. 6, pp. 388-393, Dec. 1974.)。
この後、上述したダイオードとOP ampを用いた基準電圧発生回路においても、自己バイアス化された回路が一般的になり、通常良く用いられる回路となっている。
しかし、驚くべきことに、このBrokawの論文でも、回路解析結果が第1のトランジスタQ1と第2のトランジスタQ2とのエミッタ面積比Nを用いてはいないことである。ただし、この論文の内容を特許出願したUS Patent No. 3,887,863(June 3, 1975)では、第1のトランジスタQ1と第2のトランジスタQ2とのエミッタ面積比nを用いながら、解析式には、nとすべきところがそうはなっていないという不可思議な結果となっている。
したがって、第1のトランジスタQ1と第2のトランジスタQ2とのエミッタ面積比Nを用いて、ΔVBEが表記されるようになるのは、Gray & Meyerのテキストにも見られず、1979年のWidlarの寄稿論文(Robert J. Widlar,"A new breed of linear ICs runs at 1-volt levels," pp. 115-119, Electronics/March 29. 1979.)にもないために、1980年以降のことであるのは間違いのないところである。
例えば、1983年には記載(Eric A. Vittos, "MOS Transistor Operated in the Lateral Bipolar Mode and Their Application in CMOS Technology," IEEE Journal of Solid-State Circuits, Vol. SC-18, No. 3, pp. 273-279, June 1983.)されている。
このように、所謂bandgap referenceと呼ばれる基準電圧発生回路が実用化されて論文も多く発表されている状況においても、回路解析が、この分野の通常の知識を有する者が容易に理解できるようになるまでには、10年以上もの年月がかかっていることに誰もが驚くであろう。
また、1973年以降からこれまでに発表されたこの種の基準電圧発生回路においても、上述したような理不尽な考え方が蔓延ってきた理由にも納得できよう。
この分野の技術者の技術レベルが必ずしも思われている程には高くはなく、他の分野の技術者の技術レベルと比較するとむしろ低い状態にあったことは否めないと思う。現実に、現在最も周知のこの種の基準電圧発生回路は、図６に示されるが、発明者である番場は、この分野の専門家ではなく、メモリ分野の一技術者である（皮肉にも、この分野では、論文を主に、彼の発明の引用回数が抜きん出て多いために、現在では番場はこの分野の大家と認められている）。しかも、番場の基準電圧発生回路は1997年7月29日に出願されており、発明当時番場は26歳であり、（ベテランではなく）若手技術者であった。
番場の考案したCＭＯＳ基準電圧発生回路は、特開平１１−４５１２５号公報、あるいは特許第３５８６０７３号公報に詳しく記載されている。
この基準電圧発生回路は、電流−電圧変換により基準電圧を得ているのはそれ以前に考案された温度特性が相殺されたこの種の基準電圧発生回路と同じであるのは当然であるが、それ以前に考案された温度特性が相殺されたこの種の基準電圧発生回路では、正の温度特性を持つ基準電流を、抵抗とダイオード（あるいはダイオード接続されたトランジスタ）から成る出力回路で電圧に変換し、抵抗での電圧降下分が正の温度特性を持つ電圧成分、ダイオード（あるいはダイオード接続されたトランジスタ）での順方向電圧が負の温度特性を持つ電圧成分を得、両者を加算することで、温度特性が相殺された１．２V前後の基準電圧を得ていた。
一方、特開平１１−４５１２５号公報に記載された番場の考案した基準電圧発生回路では、殆ど温度特性を持たない基準電流を得て抵抗のみから成る出力回路で電圧に変換し任意の電圧値の基準電圧が得られている。
したがって、従来のこの種の基準電圧発生回路の出力電圧として規定される温度特性が相殺される１．２Vを回路内で電流値に変換して得ているために、基準電圧発生回路は１．２V以下の電源電圧で動作させることができる優れものである。
本発明者が筆者であるテキスト、「携帯無線端末のCMOS化のためのアナログ回路設計技術」（トリケップス社、1999年）ではすぐさま公開となったその年の内に「電流モード型基準電圧発生回路」として紹介し、詳しい回路解析を載せて先鞭を付けた。これ以降に発行されたテキストには必ずと言っていいほど、この番場の回路が記載されるようになっている。
このように、基準電圧発生回路では電流モード型に回路構成を変更することで、1.2V以下の電圧を出力電圧とし、電源電圧を下げることができることは今では誰にでも周知されている。この回路形式（回路トポロジ）は、図７に示されるとおりである。
図７に示される回路トポロジは、出展は不明ではあるが、図４に示したOP ampを用いた基準電圧発生回路から導かれる回路として、図８に示す基準電圧発生回路が長きに亘って用いられてきている。
ちなみに、図８に示す従来の基準電圧発生回路を実際にシミュレーションしてその値を示すと、VDD＝1.8Vの時に、N=4に設定し、R1=1.08kΩ、R2＝17.8kΩとした場合に、Vrefの値は、
−53℃で1.38827V、
0℃で1.39399V、
27℃で1.3946V、
103℃で1.3889Vと、お椀を伏せた型の特性が得られた。温度変動幅は0.455％となっている。
このように、従来の1.2Vを得る基準電圧発生回路と、図６に示した1.2V以下の基準電圧を含む任意の基準電圧を得る番場基準電圧発生回路の回路トポロジが同一であり、３つの電流−電圧(I-V)変換回路をそれぞれ異ならせたり、あるいは同一にしたりすることで、1.2Vか任意の基準電圧が得られていることは、この後にこうした基準電圧発生回路を新たに考案する際に大きなヒントとなるので付け加えておく。
ここでは、特開平１１−４５１２５号公報に記載された内容にしたがって、その動作を説明する。ただし、起動回路（スタートアップ回路）は省略されており、説明されてはいない。
図６において、OP amp DA1によりVA=VBとなるようにトランジスタP1とP2の共通ゲート電圧が制御される。
したがって、
VA＝VB (1)
また、
I1＝I2 (2)
である。
また、I1はダイオードD1に流れるI1Aと抵抗R4に流れるI1Bとに分流される。同様にI2は直列接続される抵抗R1とN個並列接続されたダイオードD2に共通に流れるI2Aと抵抗R2に流れるI2Bとに分流される。
ここで、
R2＝R4 (3)
とすると、
I1A＝I2A (4)
I1B＝I2B (5)
となる。
また、
VA＝VF1 (6)
VB＝VF2＋ΔVF (7)
とおけ、
ΔVF＝VF1−VF2 (8)
となる。
R1での電圧降下がΔVFであり、
I2A＝ΔVF/R1 (9)
I1B＝I2B＝VF1/R2 (10)
となる。
ここで、
ΔVF＝VTln(N) (11)
である。
ただし、VTは熱電圧であり、
VT＝kT/q (12)
と表わされる。ここに、Tは絶対温度[K]、kはボルツマン定数、qは単位電子電荷である。
したがって、I3（＝I2）が抵抗R3で電圧変換され、
Vref＝R3×I3
＝R3｛VF1/R2＋(VTln(N))/R1｝
＝(R3/R2){VF1＋(R2/R1)(VTln(N))} (13)
と表わされる。
ここで、{VF1＋(R2/R1)VTln(N)}は、温度特性が相殺された1.2V前後の電圧値である。具体的には、VF1は、およそ−1.9mV/℃の負の温度特性を持ち、VTは、0.0853mV/℃の正の温度特性を持つ。
したがって、温度特性が相殺されるためには(R2/R1)ln(N)の値は22.27となる。
また、VTは常温では26mVであるから、(R2/R1)VTln(N)は、常温ではおよそ579ｍVとなる。
したがって、VF1が常温で626mVであるとすると、{VF1＋(R2/R1)(VTln(N))}は、ほぼ1.205Vとなる。
温度特性を厳密に議論すると、ダイオードD1に抵抗R4が並列接続されているから、低温になると、抵抗R4に流れる電流はダイオードの持つ温度特性の非直線性のために電流値が減少傾向にある。一方、ダイオードD2に抵抗R1が直列接続されているから、ダイオードD2に流れる電流が正の温度特性を持つなら、ダイオードD2と抵抗R1間の電圧は、ダイオードD1での電圧よりも低くなってしまう。両者の電圧が等しくなるように制御されるから、低温では電流が増加することで、両者の電圧が等しくなるように働く。逆に、高温では、その逆に働く。
すなわち、この回路では、ダイオードD1、D2に流れる電流は、(VTln(N))/R1で規定される温度特性よりも小さな温度特性に設定され、抵抗R2、R4に流れる電流(VF1/R2、VF1/R4)も、低温で多少増加する。
こうして、トランジスタP1、P2、およびP3から供給される駆動電流は、ダイオードの持つ順方向電圧の温度特性の非直線性を相殺する方向に働くために、得られる基準電圧の温度特性も、温度に対して変動の少ない直線に非常に近い特性に設定できる。
また、抵抗比(R3/R2)は。温度特性を持たないから、出力される基準電圧Vrefも、温度特性が相殺された電圧となる。
ここで、抵抗比(R3/R2)は任意に設定でき、1<(R3/R2)に設定すれば、Vrefは1.2Vよりも高い電圧となり、1>(R3/R2)に設定すれば、Vrefは1.205Vよりも低い電圧となる。
実際にシミュレーション値を示すと、VDD＝1.2Vの時に、N=100に設定し、R1=309.4kΩ、R2=R4＝2063kΩ、R3=844kΩとした場合に、
Vrefの値は、
−53℃で595.12mV、
0℃で596.18mV、
27℃で596.32mV、
103℃で595.04mVと、お椀を伏せた型の特性が得られた。温度変動幅は0.22％と低い値に抑えられている。ダイオードの並列個数Nが温度変動幅に影響している訳でもない。
ちなみに、VDD＝1.3Vの時に、N=2に設定し、R1=0.5178kΩ、R2=R4＝19kΩ、R3=5kΩとした場合に、Vrefの値は、
−53℃で367.858mV、
0℃で368.55mV、
27℃で368.645mV、
103℃で367.847mVと、同様にお椀を伏せた型の特性が得られた。温度変動幅は0.217％と同程度に低い値に抑えられている。
この番場の回路は、上述したように本願発明者により「電流モード基準電圧発生回路」と命名されたが、この回路の導入へのヒントを与えてくれる図９に示す回路が、後に発表(Lizhong et al., "A 1.0V GHz Range 0.13 μm CMOS Frequency Synthesizer," IEEE CICC 2001, pp. 327-330, May 2001.)されている。この回路は、この分野の専門家によるものではないために、この番場の回路を知らなかったものと考えられる。しかし、この分野の専門家であれば、２つのOP ampを１つのOP ampにできることに容易に気が付く。すなわち、この回路において、抵抗R2をそれぞれトランジスタQ2と直列接続されている抵抗R1とトランジスタQ2にそれぞれ並列接続すれば２つ目のOP amp(A2)を削除できる。
実際に、番場の明細書には、この明細書の図５に示される「電流モード基準電圧発生回路」への導入過程として明細書に図２が示されているが、この図２は、正に、図９そのものである。すなわち、番場の特許第３５８６０７３号の請求項１（図１）に当たる。例えば、Chatal, US Patent No. 6,930,538B2も同様の回路が記載されている。
特開平１１−４５１２５号公報では、具体的なNの値としてN＝10の記載がある。しかし、実際に回路を実現した時（IEEE Symposium on VLSI Circuits 1998(May)）には、N＝100としていた。
CMOSプロセスにおいては、微細化が進み、MOSトランジスタが微細な大きさになったのに対し、寄生バイポーラ素子を流用するダイオードの大きさは、MOSトランジスタに比べると桁違いに大きい。
また、ダイオードD1とD2との比Nを1桁から2桁程度と大きくするからそのチップ上での面積は大きなものとなっている。
また、特開平１１−４５１２５号公報の図６には、図１０に示す、並列接続されるそれぞれの抵抗で分圧してOP ampの入力電圧を下げる回路も記載されている。
こうした回路は、論文等でしばしば目にするが、オリジナリティは番場にあることも明記しておく。すなわち、番場の特許第３５８６０７３号の請求項４（図７）に当たる。
このように、番場の特開平１１−４５１２５号公報においては、発明の過程が明確にたどれるように記載されており、この分野の専門家とは一味違った書き方となっている。
したがって、この分野の専門家から見ても「電流モード基準電圧発生回路」がどのようにして発明されたかが伺い知ることができる。
逆に、この分野の専門家が誰も成しえなかった理由も想像に難くない。すなわち、1段1段ずつ順を追って回路動作を分析し、改良の発想をしていく地道なプロセスをたどることができる。えてしてこの分野の専門家ともなれば、こうした思考のプロセスを飛び越えて結論に達し得ることがしばしば見受けられるものである。
また、図１１に示すように、この番場基準電圧発生回路の２つの並列抵抗をT型抵抗（R2、R3、R4）に変更した基準電圧発生回路 (Neaves, US 7,009,374 B2 (Mar. 7, 2006)も実現できる。
図１１に示す基準電圧発生回路の実際にシミュレーション値を示すと、VDD＝1.3Vの時に、N=2に設定し、R1=0.519kΩ、R2=R3=R4=6.34kΩ、R5=5kΩとした場合に、
Vrefの値は、
−53℃で367.32mV、
0℃で368.04mV、
27℃で368.153mV、
107℃で367.425mVと、お椀を伏せた型の特性が得られた。温度変動幅で0.23％に抑えられている。
こうした電流モードの基準電圧発生回路では、1.205Vよりも低い基準電圧が得られるが、これまでのように、
(Ａ)正の温度特性を持つ電流IPTAT(Inversely Proportional to Absolte Temperature)を発生させ、直列接続されている抵抗とダイオード接続されたトランジスタに、さらに抵抗を並列接続して基準電圧を下げるやり方（H. Neuteboom et al. “A DSP-Based Hearing Instrument IC,” IEEE Journal of Solid-State Circuits, Vol. 32, No. 11, pp. 1790-1806, Nob. 1997.）（図１２）や、
（Ｂ）２つの正の温度特性を持つ電流IPTATをそれぞれダイオード接続されたトランジスタと抵抗に流し込み両者を抵抗で橋掛するやり方（US Patent No. 6,788,041(Sep. 7, 2004)と、
（Ｃ）図１３に示したPeicheng, US Patent No. 6,531,857 B2(Mar. 11, 2003)、（ただし、Fig. 2を出願時の手書き図面を差し替える際に、Prior Artの図面をコピーして作成したために、不要な抵抗が消去されずに記載されたままである）、および、出力回路のダイオードを制御回路部被比較ダイオードと共用化した図１４に示したWashburn, US Patent No. 7,113,025 B2 (Sep 26 2006)と、ダイオードの順方向電圧を分圧して負の温度特性を持つVCTAT電圧を下げ、正の温度特性を持つ電流IPTATを分圧抵抗に流し込み温度特性を相殺するやり方（図１５）と、
（Ｄ）正の温度特性を持つ電流IPTAT から負の温度特性を持つ電流ICTATを減算 (IPTAT-ICTAT)して正の温度特性を大きくしてVPTAT電圧を小さくするやり方（図１６）、
の４つのやり方（電流モードを含めて５通りのやり方）があるが、この分野の技術者に周知されるまでにはまだ至っていない。
このなかで、図１２に示した基準電圧発生回路は、最初に提案された1.2V以下の基準電圧が得られる基準電圧発生回路であるが、不思議なことに最近までは全く知られていなかった。
しかし、本願発明者が、US Patent(No. 6,528,979 B2 (Mar. 4, 2003))や日本国特許（特許第３５８６０７３号）で従来技術として記載したことで、2003年頃からようやく知られるようになった。
図１２に示す基準電圧発生回路は、この分野以外の17ページに渡る長文の論文(H. Neuteboom, B. M. J. Kup, and M. Janssens, ゛A DSP-Based Hearing Instrument IC,゛ IEEE J. Solid-State Circuits, Vol. 32, No. 11, pp. 1790-1806, Nov. 1997.)にわずか１ページだけ記載されたのであるが、図面に記載された抵抗番号と得られる基準電圧の式の抵抗番号が入れ替わっていたり、彼らの主張する定数を代入しても得られる基準電圧の値が大きく異なっていたために長らく無視されてきた。また、特許出願されていなかったために、従来技術として参照されることもなかった。
図１２に示したこの回路も、図７に示した回路トポロジを有し、図８に示した従来の基準電圧発生回路において、出力のI-V変換回路(I-V3)を変更し、抵抗＋ダイオードに新たに抵抗を並列接続しただけものである。
したがって、図１２も図８も基準電流回路として見れば、正の温度特性を持つPTAT基準電流回路である。この基準電圧発生回路は、他の基準電圧発生回路と趣きが大きく異なるので回路解析して説明したい。
図１２において、
I1＝I2＝I3とすると、
I1＝I2＝I3＝ΔVF/R1＝ VTln(N) /R1 (14)
となる。
したがって、
Figure 2008123480
であるから、得られる基準電圧Vrefは、

Figure 2008123480
と表わされる。
ここで、
{VF3＋(R2/R1)VTln(N)}は、温度特性が相殺されたおよそ1.2Vの電圧に設定できるから、分圧比R3/(R2＋R3)(＜1)により、1.2V以下の基準電圧が得られる。
ただし、VF3以下に設定できる訳はなく、VF3が常温で600mVであるとすると、−53℃ではおよそ752mVとなるから、設定できる基準電圧値は900mV以上となる。すなわち、これまでの基準電圧値の3/4程度まで下げられる。
実際にシミュレーション値を示すと、VDD＝1.8Vの時に、N=4に設定し、R1=1.19kΩ、R2=18kΩ、R2=36kΩとした場合に、
Vrefの値は、
−53℃で879.82mV、
0℃で886.68mV、
27℃で886.7mV、
107℃で879.55mVと、多少高温側がなだらかなお椀を伏せた型の特性が得られた。温度変動幅で0.84％に抑えられている。
番場基準電圧発生回路の回路解析だけを詳細に示すに止まり、図１３〜図１６に示した従来回路の回路解析は省略するが、温度特性の相殺方法が、VPTATとVCTATの重み付け加算、あるいは、IPTATとICTATの重み付け加算で実現されることを理解すれば、その重み付け方法に多少の変更を加えることで、図１３〜図１６に示した従来回路が得られることが容易に理解できよう。
さらに、こうした基準電流を発生させてカレントミラー回路を介して出力回路を駆動するやり方は、制御ループの外に置かれているためにチャネル長変調の影響を受け、電源電圧変動の影響が現れることになる。
あるいは、ダイオードが持つ温度非直線性がCTAT電圧に現れるが、上述したこれまでの回路で得られるPTAT電圧は温度直線性に優れているために、CTAT電圧とPTAT電圧とで温度特性を相殺して基準電圧を得るこのやり方では、どうしてもダイオードが持つ温度非直線性が現れる。例えば、図５６に示した従来の基準電圧発生回路では一層顕著に現れることになる。こうしたダイオードが持つ温度非直線性を補償するための構成としては、図１７に示す回路があり、図６に示した番場の基準電圧発生回路に適用される。
図１７に示した回路の回路解析は困難であるが、元の図６に示した番場の基準電圧発生回路の回路解析はこれまでに詳細に説明した通りである。
図１７において、共通のカレントミラー回路からの電流(I4)で駆動されるダイオードD3が追加されている。ここで、カレントミラー回路からは、等しい電流が出力されるから、
I1＝I2＝I3＝I4 (17)
である。
ここで、第1の電流−電圧変換回路では、ダイオードD1に抵抗R1が並列接続されており、駆動電流I1は、ダイオードD1を駆動する電流I1Aと抵抗R1を駆動する電流I1Bに2分され、
I1B＝VF1/R1 (18)
であり、I1Bはダイオードが持つ温度非直線性成分を含む電流である。
さらに、抵抗R5を介してダイオードD3側からダイオードD1を持つ第1の電流−電圧変換回路側に微小な電流INが流れるために、
I1A＝I1−I1B＋IN (19)
である。
同様に、ダイオードD3に流れる電流I4Aは、
I4A＝I4−2IN＝I1−2IN (20)
となる。
ただし、
IN＝(VF4−VF1)/R5 (21)
である。
したがって、
VF4−VF1＝VTln（I4A/I1A）
＝VTln {(I1−2IN)/(I1−I1B＋IN)} (22)
と表わされ、lnの{}内の分母には、−I1Bが含まれている。
ただし、
IN＜＜I1B (23)
であり、VF4−VF1には、ダイオードが持つ温度非直線性成分が含まれる。
したがって、抵抗R5に流れる電流IN（＝{（VF4−VF1）/R5}）には、ダイオードが持つ温度非直線性成分が含まれ、抵抗R1に流れ込み、抵抗R1に流れる電流I1B（＝VF1/R）のダイオードが持つ温度非直線性成分を賄うことになる。
したがって、カレントミラー回路から供給される電流I1（＝I3）には、ダイオードが持つ温度非直線性成分がほとんど含まれなくなる。すなわち、電流INはダイオードが持つ温度非直線性成分を補償する補償電流となっている。
実際に、本願発明者によるシミュレーション値を示すと、VDD＝1.3Vの時に、N=24に設定し、R0=10.9kΩ、R1=R2=80kΩ、R3=35kΩ、R4=R5=8.0625kΩとした場合に、
Vrefの値は
−53℃で515.892mV、
0℃で515.987mV、
27℃で516.063mV、
107℃で515.89mVと、やや高温側に寄ったお椀を伏せた型の特性が得られた。
温度変動幅で0.0382％と極端に低い値に抑えられている。
本願発明者によるSPICEシミュレーションによると、図６に示した番場基準電圧発生回路では、一定電源電圧を印加した場合に、-53℃〜107℃の±80℃の温度範囲においては、0.2％〜0.3％程度の温度変動幅でお椀を伏せた形状になる。一方、図１７に示した追加したダイオードから電流供給して補償した基準電圧発生回路では、一定電源電圧を印加した場合に、-53℃〜107℃の±80℃の温度範囲においては、0.1％以下の温度変動幅で波型かお椀を伏せた形状になる。
ちなみに、図１６の基準電圧発生回路では、ダイオードが持つ温度非直線性が顕著に現れ、一定電源電圧を印加した場合に、-53℃〜107℃の±80℃の温度範囲においては、2％〜3％程度の温度変動幅でお椀を伏せた形状になる。
さらに、図７の回路トポロジを有する1.2V以下の基準電圧が得られる基準電圧発生回路として、
図１８に示す和田（M. Wada, “Reference Power Supply Circuit for Semiconductor Device,” US 7,005,839 B2 (Feb. 28, 2006)）の基準電圧発生回路と、
図１９に示すBrokaw(A. P. Brokaw, “Curvature Corrected Bandgap Reference Circuit and Method,” Pub. No.: US 2005/0194957 A1 (Sep. 8, 2005).) の基準電圧発生回路と、
図２０に示す木村（「基準電圧発生回路」特開 2006-209212(2006.08.10)）の基準電圧発生回路
についてもそれぞれ説明しておく。
図１８に示す基準電圧発生回路は、特開2005-173905号公報に記載されている。既にUS Patent登録済み（US 7,005,839 B2 (Feb. 28, 2006)）でもある。同一の回路は、本願発明者による特開2006-133916号公報（図２）にも見受けられる。図１８の基準電圧発生回路は、ダイオードの非直線性が顕著な低電圧基準電圧発生回路である。この回路も、またもやメモリ部門の技術者の出願である。回路的な特徴としては、図８の基準電圧発生回路と、図６の番場基準電圧発生回路とを組み合わせたように見受けられ、手っ取り早く言えば、番場基準電圧発生回路の電流−電圧変換回路(I-V1)から並列抵抗を取り去っただけである。
図１８において、OP ampによりVA＝VBに制御されているから
VA＝VF1＝VB (24)
となる。
カレントミラー比は等しく、出力電流I1、I2、I3はいずれも等しいものとする。ここで、電流I1は第1の電流−電圧変換回路(I-V1)を構成するダイオードD1に直接流れて電圧変換されるが、第2の電流−電圧変換回路(I-V2)については、電流I2は抵抗R1を介してダイオードD2に流れる電流と抵抗R2に流れる電流に２分される。
したがって、
I1＝I2＝I3
＝(VF1―VF2)/R1＋VF1/R2
＝{VF1＋（R2/R1）ΔVF}/R2 (25)
となる。
ここで、VF1はおよそ−1.9mV/℃の温度特性を持つ。また、VF2もおよそ−1.9mV/℃の温度特性を持つ。
また、D1をいずれも単位ダイオード、D2を単位ダイオードのN倍であるとすると、
ΔVF＝VTln[N{I1/(I2−VF1/R2)}] (26)
と表わされる。
したがって、
VREF＝R3I3＝(R3/R2){VF1＋（R2/R1）ΔVF} (27)
と表わされる。
ここで、I1＝I2であるから、常に、
I1>(I2−VF1/R2)
であり、
I1/(I2−VF1/R2)＞１
が成り立ち、
(26)式のlnの項は、常に正(>0)であることが理解される。すなわち、ΔVFは、良く知られているように、この回路においても、正の温度特性を持つようになる。
したがって、この温度特性は、熱電圧VT（その温度特性は0.0853mV/℃）にほぼ比例する。すなわち、(27)式の{VF1＋(R2/R1)ΔVF}の項の温度特性は、負の温度特性を持つVF1と正の温度特性を持つΔVFを、抵抗比(R2/R1)を設定して重み付け加算することでほぼ相殺することができる。
さらに、詳しく見ると、VF1はおよそ−1.9mV/℃の負の温度特性を持ち、電流（VF1/R2）は負の温度特性を持つ。
したがって、N{I1/(I2−VF1/R2)}は負の温度特性を持ち、その対数値ln[N{I1/(I2−VF1/R2)}]は多少の負の温度特性を持つことになる。
すなわち、(16)式において、VF1の項は、負の温度特性を持ち、ΔVFの項は、正の温度特性を持つのであるが、ΔVFの項は、正の温度特性を持つVTと、負の温度特性を持つln[N{I1/(I2−VF1/R2)}]との積で表されることである。
ここで注目すべきは、電流（VF1/R2）の項である。この項には、VFの温度特性の非直線性が現れ、負の温度特性を持つVF1の項に現れるVFの温度特性の非直線性と、正の温度特性を持つΔVFの項に現れるVFの温度特性の非直線性とが重畳されて現れる。
したがって、この基準電圧発生回路の出力電圧VREFには、これまで詳しく説明した番場の回路よりも、VFの温度特性の非直線性が顕著に現れることになる。しかも、抵抗R2によりその影響を可変設定できるのである。
実際に、本願発明者によるシミュレーション値を示すと、VDD＝1.3Vの時に、N=2に設定し、R1=0.452kΩ、R2=19kΩ、R3=5kΩとした場合に、Vrefの値は
−53℃で527.06mV、
0℃で532.72mV、
27℃で533.48mV、
107℃で527mVと、お椀を伏せた型の特性が得られた。温度変動幅で1.22％と大きな値になっている。
図１９に示す基準電圧発生回路は、US Patentに出願され公開された回路である。この基準電圧発生回路は、図１８に示した基準電圧発生回路の電流−電圧変換回路(I-V2)に新たに直列抵抗R3を挿入している。この基準電圧発生回路は回路解析が可能である。
図１９において、OP ampにより、VA＝VBに制御されているから、
VA＝VB＝VF1であり、

Figure 2008123480
と表わされる。
(28)式からV1は

Figure 2008123480
となり、
(28)式は

Figure 2008123480
と求められる。
また、ダイオードD2に流れる電流I2Aは、

Figure 2008123480
であるから、

Figure 2008123480
と表わされる。
ここで、R1,R2<<R3であるから、

ΔVF≒VTln(N) (33)
と近似できる。
したがって、I1＝I2＝I3とすれば、得られる基準電圧は、

Figure 2008123480
と表わされる。
ここで、{VF1＋(R3/R2)ΔVF}は、温度特性が相殺されたおよそ1.2Vの電圧に設定できるから、分圧比{R2R4/(R1R2＋R2R3＋R3R1)}(<1)により、1.2V以下の基準電圧が得られる。
実際に、本願発明者によるシミュレーション値を示すと、VDD＝1.3Vの時に、N=5に設定し、R1=1.8kΩ、R2=0.502kΩ、R3=27kΩ、R3=10kΩとした場合に、
Vrefの値は、
−53℃で365.434mV、
−10℃で364.74mV、
0℃で364.8mV、
27℃で365.08mV、
107℃で365.183mVと、波型の特性が得られた。温度変動幅は0.193％に抑えられている。この温度変動幅は、特許公報に示された0.3％より低い値になっている。
明らかに、この基準電圧発生回路ではダイオードの温度非直線性を補償していることが確認できる。
このように、抵抗1本を追加するだけで、ダイオードの温度非直線性を補償する機能を実現できる。
同様に、ダイオードの温度非直線性を補償する機能を実現した基準電圧発生回路は、図２０に示される。この回路は、本願発明者と同一発明者によるものであり、特開 2006-209212(2006.08.10)の図１２に記載されている。
図２０に、第１の電流−電圧変換回路(I-V1)、第２の電流−電圧変換回路(I-V2)共にダイオードに抵抗を並列接続し、さらに、抵抗を直列接続した電流−電圧変換回路に変更した基準電圧発生回路を示す。しかし、図２０に示す回路は解析的ではない。
図２０において、カレントミラー比は等しく、出力電流I1、I2、I3はいずれも等しいものとすると
I1＝I2＝I3 (35)
である。
また、OP ampにより、VA＝VBに制御されており、
VA＝VF1＋R1I1 (36)
VB＝VF2＋R3I2 (37)
であるから、
VF1−VF2＝ΔVF
＝I1(R3−R1) (38)
である。
したがって、
I1＝I2＝I3＝ΔVF/(R3−R1) (39)
となる。
得られる基準電圧VREFは
Vref＝R5I3＝ΔVFR5/(R3−R1) (40)
と表わされる。
ここで、Vrefが温度特性を持たないためには、ΔVFが温度特性を持たないように設定しなければならない。
また、

Figure 2008123480
とも表わされる。
ここで、VTは絶対温度に比例するから、±76℃の温度変化では、224/300〜1〜376/300まで変化する。この指数値は、2.10995〜2.71828〜3.501997となり、―22.4％〜0％〜＋28.8％の変化率となる。
しかし、±76℃の温度変化幅は152°であるから、変化率51.2％を温度変化幅で割ると高々−0.337％/℃に過ぎない。
この程度の温度変化であれば、
{1−VF1/(I1R2)}/{1−VF2/(I1R4)}
に持たせることが可能であるように思われる。
実際に、本願発明者によるシミュレーション値を示すと、VDD＝1.3Vの時に、N=2に設定しR1=1.2kΩ、R2=80kΩ、R3=2.311KΩ、R4=34kΩ、R5=20kΩとした場合に、
Vrefの値は、
-53℃で633.13mV、
-20℃で632.682mV、
0℃で632.81mV、
27℃で632.948mV、
70℃で633.13mV、
107℃で632.799mV
と波型の特性が得られた。温度変動幅は0.0714%に抑えられている。
この基準電圧発生回路においても、ダイオードの温度非直線性を補償していることが確認できた。
上記した従来の基準電圧発生回路は下記記載の問題点を有している。
第１の問題点は、電源電圧変動の影響が現れる、ということである。その理由は、出力回路が制御ループの外にあるためである。
第２の問題点は、バラツキが大きくなる、ということである。その理由は、ダイオードに直列接続される抵抗がある回路とない回路で電圧が等しくなるように制御しているためである。
第３の問題点は、OP ampの広い入力電圧範囲が必要であるため、低電圧動作させる場合には困難な点がある、ということである。その理由は、OP ampの入力電圧が温度で変動するためである。
本発明は、これを鑑みて創案さえたものであって、その目的は、被制御電圧を基準電圧とし、制御ループ内に取り込んで変動を少なくする基準電圧発生回路を提供することにある。
本発明の他の目的は、特性・性能向上 （例えば1V以上、以下の任意の出力電圧が得られる）を図る基準電圧発生回路を提供することにある。
本発明の他の目的は、
高精度化 （電源電圧変動時の影響の低減、素子バラツキの影響の低減）
低電圧化 （出力電圧を1V以下にすることで1.2V程度の電圧から動作可能）
を図る基準電圧発生回路を提供することにある。
本願で開示される発明は、前記課題を解決するため、概略以下の構成とされる。
本発明に係る基準電圧発生回路は、第１の電流−電圧変換回路の所定の出力電圧と第２の電流−電圧変換回路の所定の出力電圧が等しくなるように制御する制御手段と前記第１の電流−電圧変換回路と前記第２の電流−電圧変換回路に電流を供給するカレントミラー回路を有し、前記第１の電流−電圧変換回路の所定の出力電圧と前記第2の電流−電圧変換回路の所定の出力電圧のうち少なくても１つを基準電圧とする。
あるいは、本発明においては、前記第1および第2の電流−電圧変換回路はいずれも抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続されている。
あるいは、本発明においては、前記第１および第２の電流−電圧変換回路にそれぞれ、さらに抵抗が並列接続されておのおのの中間電圧を出力電圧とすることができる。
あるいは、本発明においては、前記第１および第２の電流−電圧変換回路はいずれも抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続され、さらに、抵抗がそれぞれに並列接続され、前記並列接続された抵抗の中点電圧をそれぞれの電流−電圧変換回路の所定の出力電圧となる。
あるいは、前記第１および第２の電流−電圧変換回路にそれぞれ、さらに異なる抵抗が並列接続される。
あるいは、本発明においては、第１の電流−電圧変換回路の所定の出力電圧と分圧電圧を出力し、第２の電流−電圧変換回路の所定の出力電圧と分圧電圧を出力し、前記２つの分圧電圧が等しくなるように制御する制御手段と前記第１の電流−電圧変換回路と前記第２の電流−電圧変換回路に電流を供給するカレントミラー回路を有し、前記第１の電流−電圧変換回路の所定の出力電圧と前記第2の電流−電圧変換回路の所定の出力電圧のうち少なくても１つを基準電圧とする基準電圧発生回路であって、
前記第1および第2の電流−電圧変換回路はいずれも抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続され、さらに抵抗が並列接続されておのおのの所定の出力電圧の分圧電圧を出力する。
あるいは、本発明においては、第１の電流−電圧変換回路の所定の出力電圧と第２の電流−電圧変換回路の所定の出力電圧が等しくなるように制御する制御手段と第3の電流−電圧変換回路と第4の電流−電圧変換回路と前記第1から第4の電流−電圧変換回路に電流を供給するカレントミラー回路を有し、前記第１の電流−電圧変換回路と前記第3の電流−電圧変換回路間と前記第2の電流−電圧変換回路と前記第4の電流−電圧変換回路間とにそれぞれ抵抗が接続され、前記第１の電流−電圧変換回路の所定の出力電圧と前記第2の電流−電圧変換回路の所定の出力電圧のうち少なくても１つを基準電圧とする基準電圧発生回路において、
前記第１および第２の電流−電圧変換回路はいずれも抵抗からなり、前記第3の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）からなり、前記第4の電流−電圧変換回路は抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続される。
あるいは、本発明においては、第１の電流−電圧変換回路の所定の分圧電圧と第２の電流−電圧変換回路の所定の分圧電圧が等しくなるように制御する制御手段と第3の電流−電圧変換回路と第4の電流−電圧変換回路と前記第1から第4の電流−電圧変換回路に電流を供給するカレントミラー回路を有し、前記第１の電流−電圧変換回路と前記第3の電流−電圧変換回路間と前記第2の電流−電圧変換回路と前記第4の電流−電圧変換回路間とにそれぞれ抵抗が接続され、前記第１の電流−電圧変換回路の所定の出力電圧と前記第2の電流−電圧変換回路の所定の出力電圧のうち少なくても１つを基準電圧とする基準電圧発生回路において、
前記第１および第２の電流−電圧変換回路はいずれも分圧電圧を出力する分圧抵抗からなり、前記第3の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）からなり、前記第4の電流−電圧変換回路は抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続される。
あるいは、本発明においては、第１の電流−電圧変換回路の所定の出力電圧と第２の電流−電圧変換回路の所定の出力電圧が等しくなるように制御する制御手段と第3の電流−電圧変換回路と第4の電流−電圧変換回路と前記第1から第4の電流−電圧変換回路に電流を供給するカレントミラー回路を有し、前記第１の電流−電圧変換回路と前記第3の電流−電圧変換回路間と前記第2の電流−電圧変換回路と前記第4の電流−電圧変換回路間とにそれぞれ抵抗が接続され、前記第３の電流−電圧変換回路の所定の出力電圧と前記第４の電流−電圧変換回路の所定の出力電圧のうち少なくとも１つを基準電圧とする基準電圧発生回路において、
前記第１の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）からなり、前記第２の電流−電圧変換回路は抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続されてなり、前記第３および第４の電流−電圧変換回路はいずれも抵抗からなる。
あるいは、本発明においては、第１の電流−電圧変換回路の所定の出力電圧と第２の電流−電圧変換回路の所定の出力電圧が等しくなるように制御する制御手段と第3の電流−電圧変換回路と第4の電流−電圧変換回路と前記第1から第4の電流−電圧変換回路に電流を供給するカレントミラー回路を有し、前記第１の電流−電圧変換回路を介して前記第3の電流−電圧変換回路の中間端子に電流を流し込み、前記第2の電流−電圧変換回路を介して前記第4の電流−電圧変換回路の中間端子に電流を流し込み、前記第１の電流−電圧変換回路の所定の出力電圧と前記第2の電流−電圧変換回路の所定の出力電圧のうち少なくても１つを基準電圧とする基準電圧発生回路において、
前記第１および第２の電流−電圧変換回路はいずれも抵抗からなり、前記第3の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）と並列接続される抵抗から構成されて前記中間端子を有し、前記第4の電流−電圧変換回路は抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続され、さらにそれらに並列接続される抵抗から構成されて前記中間端子を有する。
あるいは、本発明においては、第１の電流−電圧変換回路の所定の出力電圧と第２の電流−電圧変換回路の所定の出力電圧が等しくなるように制御する制御手段と第3と第4の電流−電圧変換回路と前記第1から第4の電流−電圧変換回路に電流を供給するカレントミラー回路を有し、前記第３の電流−電圧変換回路と前記第４の電流−電圧変換回路はそれぞれ前記第１の電流−電圧変換回路の中間端子と前記第２の電流−電圧変換回路の中間端子とにそれぞれ電流を流し込み、前記第３の電流−電圧変換回路の所定の出力電圧と前記第４の電流−電圧変換回路の所定の出力電圧のうち少なくても１つを基準電圧とする基準電圧発生回路において、
前記第１の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）と並列接続される抵抗から構成されて前記中間端子を有し、前記第２の電流−電圧変換回路は抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続され、さらにそれらに並列接続される抵抗から構成されて前記中間端子を有する。
あるいは、本発明においては、第１の電流−電圧変換回路の所定の中間端子電圧と第２の電流−電圧変換回路の所定の中間端子電圧が等しくなるように制御する制御手段と第3と第4の電流−電圧変換回路と前記第1から第4の電流−電圧変換回路に電流を供給するカレントミラー回路を有し、前記第３の電流−電圧変換回路と前記第４の電流−電圧変換回路はそれぞれ前記第１の電流−電圧変換回路の中間端子と前記第２の電流−電圧変換回路の中間端子とにそれぞれ電流を流し込み、前記第３の電流−電圧変換回路の所定の出力電圧と前記第４の電流−電圧変換回路の所定の出力電圧のうち少なくても１つを基準電圧とする基準電圧発生回路において、
前記第１の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）と並列接続される抵抗から構成されて前記中間端子を有し、前記第２の電流−電圧変換回路は抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続され、さらにそれらに並列接続される抵抗から構成されて前記中間端子を有する。
あるいは、本発明においては、第１の電流−電圧変換回路の所定の出力電圧と第２の電流−電圧変換回路の所定の出力電圧が等しくなるように制御する第１の制御手段と前記第1と第２の電流−電圧変換回路に電流を供給する第１のカレントミラー回路を有し、第３の電流−電圧変換回路の所定の出力電圧と第４の電流−電圧変換回路の所定の出力電圧が等しくなるように制御する第２の制御手段と前記第３と第４の電流−電圧変換回路に電流を供給する第２のカレントミラー回路を有し、前記第１のカレントミラー回路と前記第２のカレントミラー回路とに流れる電流を重み付け加算する手段を有し、前記重み付け加算された電流を電圧変換して基準電圧とする基準電圧発生回路において、
前記第１の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）と並列接続される抵抗から構成され、前記第２の電流−電圧変換回路は抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続され、さらにそれらに並列接続される抵抗から構成され、前記第３の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）からなり、前記第４の電流−電圧変換回路は抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続されている。
あるいは、本発明においては、前記第1のカレントミラー回路からの電流で駆動されるダイオード（またはダイオード接続されたバイポーラトランジスタ）と前記第１の電流−電圧変換回路および前記第２の電流−電圧変換回路間とにそれぞれ抵抗が接続される。
あるいは、本発明においては、第１の電流−電圧変換回路の所定の出力電圧と第２の電流−電圧変換回路の所定の出力電圧が等しくなるように制御する第１の制御手段と前記第1と第２の電流−電圧変換回路に電流を供給する第１のカレントミラー回路を有し、第３の電流−電圧変換回路の所定の出力電圧と第４の電流−電圧変換回路の所定の出力電圧が等しくなるように制御する第２の制御手段と前記第３と第４の電流−電圧変換回路に電流を供給する第２のカレントミラー回路を有し、前記第１のカレントミラー回路と前記第２のカレントミラー回路とに流れる電流を重み付け加算する手段を有し、前記重み付け加算された電流を電圧変換して基準電圧とする基準電圧発生回路において、
前記第１と第３の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）と並列接続される抵抗から構成され、前記第２と第４の電流−電圧変換回路は抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続され、さらにそれらに並列接続される抵抗から構成される。
あるいは、本発明においては、第１の電流−電圧変換回路の所定の中間端子電圧と第２の電流−電圧変換回路の所定の中間端子電圧が等しくなるように制御する第１の制御手段と前記第1と第２の電流−電圧変換回路に電流を供給する第１のカレントミラー回路を有し、第３の電流−電圧変換回路の所定の中間端子電圧と第４の電流−電圧変換回路の所定の中間端子電圧が等しくなるように制御する第２の制御手段と前記第３と第４の電流−電圧変換回路に電流を供給する第２のカレントミラー回路を有し、前記第１のカレントミラー回路と前記第２のカレントミラー回路とに流れる電流を重み付け加算する手段を有し、前記重み付け加算された電流を電圧変換して基準電圧とする基準電圧発生回路において、
前記第１と第３の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）と並列接続される抵抗から構成されて前記中間端子を有し、前記第２と第４の電流−電圧変換回路は抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続され、さらにそれらに並列接続される抵抗から構成されて前記中間端子を有する。
あるいは、本発明においては、前記第1のカレントミラー回路からの電流で駆動されるダイオード（またはダイオード接続されたバイポーラトランジスタ）と前記第１の電流−電圧変換回路および前記第２の電流−電圧変換回路間とにそれぞれ抵抗が接続され、前記第２のカレントミラー回路からの電流で駆動されるダイオード（またはダイオード接続されたバイポーラトランジスタ）と前記第３の電流−電圧変換回路および前記第４の電流−電圧変換回路間とにそれぞれ抵抗が接続される。
あるいは、本発明においては、第１の電流−電圧変換回路の所定の中間端子電圧と第２の電流−電圧変換回路の所定の中間端子電圧が等しくなるように制御する制御手段と第3の電流−電圧変換回路を有し、前記第1と第２、および第３の電流−電圧変換回路に電流を供給するカレントミラー回路を有し、第３の電流−電圧変換回路の所定の出力電圧を基準電圧とする基準電圧発生回路において、
前記第１と第２の電流−電圧変換回路はそれぞれ、抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続され、さらにそれらに抵抗が並列接続されて前記中間端子電圧を出力する手段を有し、前記第３の電流−電圧変換回路は抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続されて構成される。
あるいは、本発明においては、第１の電流−電圧変換回路と第２の電流−電圧変換回路が抵抗を介して接続され、前記２つの端子電圧が等しくなるように制御する制御手段と第3の電流−電圧変換回路を有し、前記第1と第２、および第３の電流−電圧変換回路に電流を供給するカレントミラー回路を有し、第３の電流−電圧変換回路の所定の出力電圧を基準電圧とする基準電圧発生回路において、
前記第１の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）からなり、前記第２の電流−電圧変換回路は抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続されて構成され、前記第３の電流−電圧変換回路は抵抗からなる。
あるいは、本発明においては、第１の電流−電圧変換回路の所定の中間端子と第２の電流−電圧変換回路の所定の中間端子が抵抗を介して接続され、前記２つの中間端子電圧が等しくなるように制御する制御手段と第３の電流−電圧変換回路と前記第１、第２、第３の電流−電圧変換回路に電流を供給するカレントミラー回路を有し、第３の電流−電圧変換回路の所定の出力電圧を基準電圧とする基準電圧発生回路において、
前記第１と第２の電流−電圧変換回路はそれぞれ、抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続され、さらにそれらに抵抗が並列接続されて前記中間端子電圧を出力する手段を有し、前記第３の電流−電圧変換回路は抵抗からなる。
あるいは、本発明においては、第１の電流−電圧変換回路の所定の出力電圧と第２の電流−電圧変換回路の所定の出力電圧が等しくなるように制御する制御手段と第３と第４の電流−電圧変換回路と前記第1と第２、第３、および第４の電流−電圧変換回路に電流を供給するカレントミラー回路を有し、前記第1と第２の電流−電圧変換回路と前記第３の電流−電圧変換回路はそれぞれ抵抗を介して接続され、前記第４の電流−電圧変換回路の所定の出力電圧を基準電圧とする基準電圧発生回路において、
前記第１の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）からなり、前記第２の電流−電圧変換回路は抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続されて構成され、前記第３と第４の電流−電圧変換回路はそれぞれ抵抗からなる。
あるいは、本発明においては、前記第1のカレントミラー回路からの電流で駆動されるダイオード（またはダイオード接続されたバイポーラトランジスタ）と前記第１の電流−電圧変換回路および前記第２の電流−電圧変換回路間とにそれぞれ抵抗が接続される。
あるいは、本発明においては、第１の電流−電圧変換回路と第２の電流−電圧変換回路が直列抵抗を介して接続され、前記直列抵抗の中間接続点からさらに抵抗が接続されて接地され、前記第１および第２の電流−電圧変換回路の端子電圧が等しくなるように制御する制御手段と第３および第４の電流−電圧変換回路を有し、前記第１と第２と第３、および第４の電流−電圧変換回路に電流を供給するカレントミラー回路を有し、前記第３の電流−電圧変換回路と前記第１および第２の電流−電圧変換回路間にはそれぞれ抵抗を介して接続され、前記第４の電流−電圧変換回路の所定の出力電圧を基準電圧とする基準電圧発生回路において、
前記第１および第3の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）からなり、前記第２の電流−電圧変換回路は抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続されて構成され、前記第４の電流−電圧変換回路は抵抗からなる。
あるいは、本発明においては、第１の電流−電圧変換回路と第２の電流−電圧変換回路の２つの端子電圧が等しくなるように制御する第１の制御手段と第３、第４の電流−電圧変換回路を有し、前記第１と第２、第３、および第４の電流−電圧変換回路に電流を供給する第１のカレントミラー回路と、前記第１と第２の電流−電圧変換回路にはそれぞれ抵抗を介してさらに電流を供給する第２のカレントミラー回路を有し、前記第４の電流−電圧変換回路の所定の出力電圧と前記２つの抵抗のいずれか一方の端子電圧が等しくなるように制御する第２の制御手段を有し、前記第３の電流−電圧変換回路の所定の出力電圧を基準電圧とする基準電圧発生回路において、
前記第１の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）からなり、前記第２の電流−電圧変換回路は抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続されて構成され、前記第３の電流−電圧変換回路は抵抗からなり、前記第４の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）からなる。
あるいは、本発明においては、前記第1のカレントミラー回路からの電流で駆動されるダイオード（またはダイオード接続されたバイポーラトランジスタ）と、前記第１と第２の電流−電圧変換回路にはそれぞれ抵抗を介してさらに電流を供給する第２のカレントミラー回路を有し、前記ダイオード（またはダイオード接続されたバイポーラトランジスタ）の所定の出力電圧と前記２つの抵抗のいずれか一方の端子電圧が等しくなるように制御する第２の制御手段を有する。
あるいは、本発明においては、第１の電流−電圧変換回路と第２の電流−電圧変換回路が直列抵抗を介して接続され、前記直列抵抗の中間接続点からさらに抵抗が接続されて接地され、前記第１および第２の電流−電圧変換回路の端子電圧が等しくなるように制御する第１の制御手段と第3および第4の電流−電圧変換回路を有し、前記第1と第２と第３、および第４の電流−電圧変換回路に電流を供給する第１のカレントミラー回路と、前記第１と第２の電流−電圧変換回路にはそれぞれ抵抗を介してさらに電流を供給する第２のカレントミラー回路を有し、前記第４の電流−電圧変換回路の所定の出力電圧と前記２つの抵抗のいずれか一方の端子電圧が等しくなるように制御する第２の制御手段を有し、前記第４の電流−電圧変換回路の所定の出力電圧を基準電圧とする基準電圧発生回路において、
前記第１および第3の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）からなり、前記第２の電流−電圧変換回路は抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続されて構成され、前記第４の電流−電圧変換回路は抵抗からなる。
あるいは、本発明においては、定電流で駆動される第１と第２の電流−電圧変換回路の所定の端子電圧が等しくなるように制御する制御手段と前記第２の電流−電圧変換回路の出力電圧を分圧する手段を有し、その分圧電圧を基準電圧とする基準電圧発生回路において、
前記第１の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）からなり、前記第２の電流−電圧変換回路は並列接続された複数個のダイオード（またはダイオード接続されたバイポーラトランジスタ）からなる。
あるいは、本発明においては、定電流で駆動される第１と第２の電流−電圧変換回路と前記第２の電流−電圧変換回路の出力電圧を分圧する手段と前記第１の電流−電圧変換回路の端子電圧と前記第２の電流−電圧変換回路からの分圧電圧が等しくなるように制御する制御手段とを有し、前記第２の電流−電圧変換回路の所定の電圧を基準電圧とする基準電圧発生回路において、
前記第１の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）からなり、前記第２の電流−電圧変換回路は並列接続された複数個のダイオード（またはダイオード接続されたバイポーラトランジスタ）からなる。
あるいは、本発明においては、定電流で駆動される第１と第２の電流−電圧変換回路と前記第２の電流−電圧変換回路の出力電圧を分圧する手段と前記第１の電流−電圧変換回路の端子電圧と前記第２の電流−電圧変換回路からの分圧電圧が等しくなるように制御する制御手段とを有し、前記第２の電流−電圧変換回路の所定の電圧を基準電圧とする基準電圧発生回路において、
前記第１の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）からなり、前記第２の電流−電圧変換回路は並列接続された複数個のダイオード（またはダイオード接続されたバイポーラトランジスタ）からなる。
あるいは、本発明においては、第１と第２の電流−電圧変換回路と前記第２の電流−電圧変換回路の出力電圧を分圧する手段と前記第１の電流−電圧変換回路の端子電圧と前記第２の電流−電圧変換回路からの分圧電圧が等しくなるように制御する制御手段と第３の電流−電圧変換回路と前記第１と第２と第３の電流−電圧変換回路を駆動するカレントミラー回路を有し、前記第３の電流−電圧変換回路の所定の電圧を基準電圧とする基準電圧発生回路において、
前記第１の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）からなり、前記第２の電流−電圧変換回路は並列接続された複数個のダイオード（またはダイオード接続されたバイポーラトランジスタ）からなり、前記第３の電流−電圧変換回路は抵抗からなる。
あるいは、本発明においては、第１の電流−電圧変換回路の所定の端子電圧と第２の電流−電圧変換回路の所定の中間端子電圧が等しくなるように制御する制御手段と前記第１と第２の電流−電圧変換回路を駆動する非線形カレントミラー回路と、第３の電流−電圧変換回路を駆動し前記第１の電流−電圧変換回路または前記第２の電流−電圧変換回路のいずれかを駆動する電流に比例する線形カレントミラー回路を有し、前記第３の電流−電圧変換回路の所定の電圧を基準電圧とする基準電圧発生回路において、
前記第１の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）からなり、前記第２の電流−電圧変換回路は抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続され、さらにそれらに抵抗が並列接続されて前記中間端子電圧を出力する手段を有し、前記第３の電流−電圧変換回路は抵抗からなる。
あるいは、本発明においては、第１の電流−電圧変換回路の所定の端子電圧と第２の電流−電圧変換回路の所定の中間端子電圧が等しくなるように制御する制御手段と前記第１と第２と第３の電流−電圧変換回路を駆動するカレントミラー回路を有し、前記第３の電流−電圧変換回路の所定の電圧を基準電圧とする基準電圧発生回路において、
前記第１の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）と並列接続された抵抗からなり、前記第２の電流−電圧変換回路は抵抗と複数個のダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続され、さらにそれらに抵抗が並列接続されて前記中間端子電圧を出力する手段を有し、前記第３の電流−電圧変換回路は抵抗からなる。
あるいは、本発明においては、第１の電流−電圧変換回路の所定の中間端子電圧と第２の電流−電圧変換回路の所定の中間端子電圧が等しくなるように制御する制御手段と前記第１と第２と第３の電流−電圧変換回路を駆動するカレントミラー回路を有し、前記第３の電流−電圧変換回路の所定の電圧を基準電圧とする基準電圧発生回路において、
前記第１の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）と抵抗が並列接続されて前記中間端子電圧を出力する手段を有し、前記第２の電流−電圧変換回路は抵抗と複数個のダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続され、さらにそれらに抵抗が並列接続されて前記中間端子電圧を出力する手段を有し、前記第３の電流−電圧変換回路は抵抗からなる。
あるいは、本発明においては、ドレインが抵抗を介して接地され、ゲートが直接接地され、ソースが正の温度特性を有する電流で駆動されるMOSトランジスタを有し、MOSトランジスタのドレイン−ソース間電圧を分圧する手段を有し、前記分圧電圧を基準電圧とする。
あるいは、本発明においては、第１と第２の電流−電圧変換回路と前記第１の電流−電圧変換回路の端子電圧と前記第２の電流−電圧変換回路の端子電圧が等しくなるように制御する制御手段と第３の電流−電圧変換回路と前記第１と第２と第３の電流−電圧変換回路を駆動するカレントミラー回路を有し、前記第３の電流−電圧変換回路の所定の電圧を基準電圧とする基準電圧発生回路において、
前記第１の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）からなり、前記第２の電流−電圧変換回路は並列接続された複数個のダイオード（またはダイオード接続されたバイポーラトランジスタ）と並列接続された抵抗とこれらに直列接続された抵抗からなり、前記第３の電流−電圧変換回路は抵抗からなる。
あるいは、本発明においては、第１と第２の電流−電圧変換回路と前記第１の電流−電圧変換回路の端子電圧と前記第２の電流−電圧変換回路の端子電圧が等しくなるように制御する制御手段と第３の電流−電圧変換回路と前記第１と第２と第３の電流−電圧変換回路を駆動するカレントミラー回路を有し、前記第３の電流−電圧変換回路の所定の電圧を基準電圧とする基準電圧発生回路において、
前記第１の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）と抵抗が並列接続されてなり、前記第２の電流−電圧変換回路は並列接続された複数個のダイオード（またはダイオード接続されたバイポーラトランジスタ）と並列接続された抵抗とこれらに直列接続された抵抗からなり、前記第３の電流−電圧変換回路は抵抗からなる。
あるいは、本発明においては、第１と第２の電流−電圧変換回路と前記第１の電流−電圧変換回路の端子電圧と前記第２の電流−電圧変換回路の端子電圧が等しくなるように制御する制御手段と第３の電流−電圧変換回路と前記第１と第２と第３の電流−電圧変換回路を駆動するカレントミラー回路を有し、前記第３の電流−電圧変換回路の所定の電圧を基準電圧とする基準電圧発生回路において、
前記第１の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）と並列接続された抵抗とこれらに直列接続された抵抗とさらにこれらに並列接続された抵抗からなり、前記第２の電流−電圧変換回路は並列接続された複数個のダイオード（またはダイオード接続されたバイポーラトランジスタ）と並列接続された抵抗とこれらに直列接続された抵抗とさらにこれらに並列接続された抵抗からなり、前記第３の電流−電圧変換回路は抵抗からなる。
本発明の第１の効果は、変動を最小にできる、ということである。その理由は、本発明においては、制御ループ内に取り込み基準電圧を被制御電圧としているからである。
本発明の第２の効果は、バラツキに対する影響を低減できる、ということである。その理由は、本発明においては、比較される２つの電流−電圧変換回路と出力回路の回路トポロジを同一にできるからである。
本発明の第３の効果は、低電圧で動作させることができる、ということである。その理由は、本発明においては、出力電圧が定電圧値に設定されるからである。
次に、本発明の実施の形態について図面を参照して詳細に説明する。図２１は、本発明（請求項１）のＣＭＯＳ基準電圧発生回路の回路構成を示す図である。
図２１において、第１の電流−電圧変換回路(I-V1)には、電流I1が流し込まれて端子電圧VAを発生し、この電圧が基準電圧Vrefとして出力される。また、第２の電流−電圧変換回路(I-V２）には、電流I2が流し込まれて端子電圧VBを発生し、この電圧が、基準電圧Vref'として出力される。
電流I1および電流I2はカレントミラー回路から供給される。このカレントミラー回路は、MOSトランジスタM1、M2から構成され、MOSトランジスタM1から電流I1が供給され、MOSトランジスタM2から電流I2が供給されている。カレントミラー回路は、OP amp(AP1)の出力電圧で、MOSトランジスタM1とMOSトランジスタM2の共通ゲートが制御されている。
OP amp(AP1)の逆相入力端子（−）は、第１の電流−電圧変換回路(I-V1)に接続され、正相入力端子（＋）は第2の電流−電圧変換回路(I-V２）に接続されている。
このOP amp(AP1)により、第１の電流−電圧変換回路(I-V1)の端子電圧VAと第2の電流−電圧変換回路(I-V２）の端子電圧VBとが等しい電圧になるように制御される。
これらの端子電圧VAとVBは、それぞれ基準電圧VrefとVref'に等しく、したがって、基準電圧VrefまたはVref'は、制御ループ内に取り込まれており、新たな出力回路を必要としない。
また、基準電圧VrefとVref'は温度特性が相殺され、電源電圧VDDが変動しても、一定な電圧となるから、OP amp(AP1)の正相・逆相入力端子が常に一定電圧となり、動作点が固定される。
ただし、第１の電流−電圧変換回路(I-V1)および第２の電流−電圧変換回路(I-V２）を全く同一の回路構成とすると、動作点が無数となって、定まらないために、ここでは第１の電流−電圧変換回路(I-V1)と第２の電流−電圧変換回路(I-V２）では、回路トポロジを揃えて、素子バラツキに対して、同一に特性が変化する方が好ましい。
ここでは、簡単にするために、起動回路（スタートアップ回路）は省略してある。以下の動作説明や各実施例についても、起動回路（スタートアップ回路）に関しては省略するものとする。
＜実施例１＞
図２２は、本発明（請求項２）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。
図２２において、MOSトランジスタM1とM2はカレントミラー回路を構成し、共通ゲート電圧は、OP amp（AP1）により、OP amp(AP1)の２つの入力端子（＋）と入力端子（−）の電圧が等しくなるように制御され、それによりカレントミラー回路に流れる電流I1、I2が決定される。
ここで、比較される第１の電流−電圧変換回路（抵抗R1とダイオードD1からなる）と第２の電流−電圧変換回路（抵抗R4とダイオードD2からなる）は、いずれも抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続されている。
したがって、この第１の電流−電圧変換回路と第２の電流−電圧変換回路では回路トポロジが同一である。
このように、第１と第２の電流−電圧変換回路の回路トポロジを統一することで、回路動作が同一になり、プロセスにゆらぎが生じても、その変動は同じように変化するものと期待でき、出力電圧の電圧特性は製造バラツキに対して小さくなるものと期待される。
ただし、第１の電流−電圧変換回路および第２の電流−電圧変換回路を全く同一の回路構成とすると動作点が無数となって定まらないために、ここでは、第１の電流−電圧変換回路と第２の電流−電圧変換回路では、ダイオードの個数が異なるものとする。
比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路では並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数を１：Nとする。具体的には第１の電流−電圧変換回路では1個のダイオードD1とし、第２の電流−電圧変換回路では、２〜４個のダイオードD2を並列接続することを考える。４個並列接続されたダイオードD2の共通アノードは抵抗R2を介してOP amp(AP1)の正相入力端子（＋）に接続されている。
図２２において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により２つの入力端子電圧が等しく（VA＝VB）なるように制御される。
図２において、カレントミラー回路からの出力電流I1、I2が等しいとすると、
I1＝I2 (42)
となる。
したがって、
VA＝R1I1＋VF1 (43)
VB＝R2I2＋VF2
=R2I1＋VF2
＝VA (44)
となる。
したがって、
ΔVF＝VF1−VF2＝(R2−R1)I1＝ΔRI1＝VTln(N) (45)
となる。
ただし、R2>R1（ΔR >0）である。
(43)式と(44)式に代入すると、
Figure 2008123480

Figure 2008123480
と表される。
ここで、{VF1＋(R１/ΔR)VTln(N)}は、温度特性が相殺された1.2V前後の電圧値である。具体的には、VF1は、およそ−1.9mV/℃の負の温度特性を持ち、VTは0.0853mV/℃の正の温度特性を持つ。したがって、温度特性が相殺されるためには、(R１/ΔR)ln(N)の値は22.27となる。また、VTは常温では26mVであるから、(R１/ΔR)VTln(N)は、常温ではおよそ579ｍVとなる。したがって、VF1が常温で626mVであるとすると、{VF1＋(R１/ΔR)VTln(N)}はほぼ1.205Vとなる。
同様に、{VF2＋(R2/ΔR)VTln(N)}も温度特性が相殺された1.205V前後の電圧値である。具体的にはVF２はおよそ−1.9mV/℃の負の温度特性を持ち、VTは0.0853mV/℃の正の温度特性を持つ。
したがって、温度特性が相殺されるためには(R2/ΔR)ln(N)の値は22.27より1大きな値、すなわち23.27となる。また、VTは常温では26mVであるから、(R2/ΔR)VTln(N)は常温ではおよそ605ｍVとなる。したがって、VF2が常温で600mVであるとすると、{VF2＋(R2/ΔR)VTln(N)}はほぼ1.205Vとなる。
実際に、シミュレーション値を示すと、VDD＝1.8V時に、N＝4に設定し、R1＝16.3kΩ、R2＝17.0305kΩとした場合に、
Vrefの値は、
−53℃で1.33307V、
27℃で1.33837V、
107℃で1.3322Vと、お椀を伏せた型の特性が得られた。温度変動幅は0.47％になった。
＜実施例２＞
図２３は、本発明（請求項３）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。被制御電圧を基準電圧にする本願の発明において、1.205Vより低い基準電圧を得る分かり易い方法を示している。
図２３において、MOSトランジスタM1とM2はカレントミラー回路を構成し、共通ゲート電圧は、OP amp（AP1）により、OP amp（AP1）の２つの入力端子電圧が等しくなるように制御され、それによりカレントミラー回路（M1、M2）に流れる電流I1、I2が決定される。
ここで、比較される第１の電流−電圧変換回路(I-V1)と第２の電流−電圧変換回路(I-V1)はいずれも抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続され、さらに抵抗が並列接続されている。
したがって、この第１の電流−電圧変換回路(I-V1)と第２の電流−電圧変換回路(I-V1)では回路トポロジが同一である。
このように、第１と第２の電流−電圧変換回路(I-V変換回路）の回路トポロジを統一することで回路動作が同一になり、プロセスにゆらぎが生じてもその変動は同じように変化するものと期待でき、出力電圧の電圧特性は製造バラツキに対して小さくなるものと期待される。
ただし、第１の電流−電圧変換回路および第２の電流−電圧変換回路を全く同一の回路構成とすると動作点が無数となって定まらないために、ここでは並列接続される２つの抵抗値は等しくするが、第１の電流−電圧変換回路と第２の電流−電圧変換回路ではダイオードの個数が異なるものとする。
比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路では並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数を１：Nとする。
具体的には第１の電流−電圧変換回路では1個のダイオードD1とし、第２の電流−電圧変換回路では２〜４個のダイオードD2を並列接続することを考える。
図２３において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により２つの入力端子電圧が等しく（VA＝VB）なるように制御される。
ここで、カレントミラー回路からの出力電流I1、I2が等しいとすると、
I1＝I2 (48)
となる。
また、電流I1は、ダイオードD1に流れるI1Aと、直列抵抗(R3a＋R3b)に流れるI1Bとに分流される。
同様に、電流I2は、抵抗R2とN個並列接続されたダイオードD2に共通に流れるI2Aと直列抵抗(R4a＋R4b)に流れるI2Bとに分流される。
したがって、
I1＝I1A＋I1B (49)
I2＝I2A＋I2B (50)
である。
ここで、ダイオードD1、D2のそれぞれに並列接続される抵抗（R3a、R3b）、（R4a、R4b）の抵抗値が等しいとすると、
R3a＋R3b＝R4a＋R4b (51)
である。
したがって、電圧VAと電圧VBが等しく制御されると、それぞれの直列抵抗(R3a＋R3b)、( R4a＋R4b)に流れる電流が等しくなり、
I1B＝I2B (52)
となる。
また、(45)式より、
I1A＝I2A (53)
となる。
したがって、
VA＝R1I1A＋VF1 (54)
VB＝R2I2A＋VF2
=R2I1A＋VF2
＝VA (55)
となる。
したがって、
ΔVF＝VF1−VF2
＝(R2−R1)I1A
＝ΔRI1A＝VTln(N) (56)
となる。
ただし、R2>R1（ΔR>0）である。
(54)式と(44)式に代入すると、
Figure 2008123480

Figure 2008123480
ここで、{VF1＋(R１/ΔR)VTln(N)}は、温度特性が相殺された1.2V前後の電圧値である。具体的には、VF1はおよそ−1.9mV/℃の負の温度特性を持ち、VTは0.0853mV/℃の正の温度特性を持つ。
したがって、温度特性が相殺されるためには(R１/ΔR)ln(N)の値は22.27となる。また、VTは常温では26mVであるから、(R１/ΔR)VTln(N)は常温ではおよそ579ｍVとなる。したがって、VF1が常温で626mVであるとすると、{VF1＋(R１/ΔR)VTln(N)}はほぼ1.205Vとなる。
同様に、{VF2＋(R2/ΔR)VTln(N)}も温度特性が相殺された1.2V前後の電圧値である。具体的にはVF２は、およそ−1.9mV/℃の負の温度特性を持ち、VTは0.0853mV/℃の正の温度特性を持つ。したがって、温度特性が相殺されるためには(R2/ΔR)ln(N)の値は22.27より1大きな値、すなわち23.27となる。また、VTは常温では26mVであるから、(R2/ΔR)VTln(N)は常温ではおよそ605ｍVとなる。したがって、VF2が常温で600mVであるとすると、{VF2＋(R2/ΔR)VTln(N)}はほぼ1.205Vとなる。
さらに、抵抗R3aとR3bとで分圧され、

Figure 2008123480
さらに、抵抗R4aとR4bとで分圧され、

Figure 2008123480
と求められる。
こうして得られる基準電圧Vref3、Vref4は1.2V以下の一定電圧であり、いずれも温度特性が相殺（補償）された定電圧である。したがって、基準電圧として利用できる。
このように、図２２に示した基準電圧発生回路に、直列抵抗(R3a＋R3b)と(R4a＋R4b)をそれぞれ並列接続しても、抵抗値の和が等しければ得られる基準電圧には何も変化がない。
＜実施例３＞
図２４は、本発明（請求項４）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。図２４おいて、MOSトランジスタM1とM2はカレントミラー回路を構成し、共通ゲート電圧はOP amp(AP1)により、OP ampの２つの入力端子電圧が等しくなるように制御され、それによりカレントミラー回路に流れる電流I1、I2が決定される。ここで、比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路はいずれも抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続され、さらに抵抗が並列接続されその中間電圧が被制御電圧となっている。
したがって、この第１の電流−電圧変換回路(I-V1)と第２の電流−電圧変換回路(I-V２）では、回路トポロジが同一である。
このように、第１と第２の電流−電圧変換回路（Ｉ−Ｖ変換回路）の回路トポロジを統一することで回路動作が同一になり、プロセスにゆらぎが生じてもその変動は同じように変化するものと期待でき、出力電圧の電圧特性は製造バラツキに対して小さくなるものと期待される。
ただし、第１の電流−電圧変換回路および第２の電流−電圧変換回路を全く同一の回路構成とすると動作点が無数となって定まらないために、ここでは並列接続される２つの抵抗値は等しくし中間電圧も等しくなるように分圧比も等しくするが、第１の電流−電圧変換回路と第２の電流−電圧変換回路ではダイオードの個数が異なるものとする。比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路では並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数を１：Nとする。具体的には第１の電流−電圧変換回路では1個のダイオードとし、第２の電流−電圧変換回路では２〜４個のダイオードを並列接続することを考える。
本実施例の動作を以下に説明する。図２４において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により２つの入力端子電圧が等しく（VA＝VB）なるように制御される。
ここで、カレントミラー回路からの出力電流が等しいとすると、
I1＝I2 (61)
となる。
また、電流I1はダイオードD1に流れるI1Aと直列抵抗(R3a＋R3b)に流れるI1Bとに分流される。
同様に、電流I2は直列接続される抵抗R1とN個並列接続されたダイオードD2に共通に流れるI2Aと直列抵抗(R4a＋R4b)に流れるI2Bとに分流される。
したがって、
I1＝I1A＋I1B (62)
I2＝I2A＋I2B (63)
である。
ここで、ダイオードD1、D2にそれぞれ並列接続される抵抗（R3a、R3b）、（R4a、R4b）の抵抗値が等しいとすると、
R3a＋R3b＝R4a＋R4b (64)
である。
また、分圧比を等しくすると、
R3a＝R4a (65)
R3b＝R4b (66)
である。
したがって、電圧VAと電圧VBが等しく制御されると、それぞれの直列抵抗(R3a＋R3b)、( R4a＋R4b)に流れる電流が等しくなり、
I1B＝I2B (67)
となる。
また、(61)式より、
I1A＝I2A (68)
となる。
したがって、MOSトランジスタM1のドレイン電圧VD1は
VD1＝R1I1A＋VF1 (69)
となる。
またMOSトランジスタM2のドレイン電圧VD2は
VD2＝R2I2A＋VF2
=R2I1A＋VF2
＝VD1 (70)
となる。
したがって、
ΔVF＝VF1−VF2
＝(R2−R1)I1A
＝ΔRI1A＝VTln(N) (71)
となる。ただし、R2>R1（ΔR>0）である。
したがって、
Figure 2008123480
Figure 2008123480
と表される。
ここで、{VF1＋(R１/ΔR)VTln(N)}は、温度特性が相殺された1.2V前後の電圧値である。具体的にはVF1はおよそ−1.9mV/℃の負の温度特性を持ち、VTは0.0853mV/℃の正の温度特性を持つ。したがって、温度特性が相殺されるためには(R１/ΔR)ln(N)の値は22.27となる。また、VTは常温では26mVであるから、(R１/ΔR)VTln(N)は常温ではおよそ579ｍVとなる。
したがって、VF1が常温で626mVであるとすると、{VF1＋(R１/ΔR)VTln(N)}はほぼ1.205Vとなる。さらに、抵抗R3aとR3bとで分圧され、1.205VのR3b/(R3a＋R3b)（<1）倍の電圧となり、低電圧の基準電圧Vrefが得られる。
同様に、{VF2＋(R2/ΔR)VTln(N)}も温度特性が相殺された1.2V前後の電圧値である。具体的には、VF２はおよそ−1.9mV/℃の負の温度特性を持ち、VTは0.0853mV/℃の正の温度特性を持つ。したがって、温度特性が相殺されるためには、(R2/ΔR)ln(N)の値は22.27より1大きな値、すなわち23.27となる。また、VTは常温では26mVであるから、(R2/ΔR)VTln(N)は常温ではおよそ605ｍVとなる。
したがって、VF2が常温で600mVであるとすると、{VF2＋(R2/ΔR)VTln(N)}はほぼ1.205Vとなる。さらに、抵抗R4aとR4bとで分圧され、1.205VのR4b/(R4a＋R4b)（<1）倍の電圧となり、低電圧の基準電圧Vrefが得られる。
この場合にも、図２２に示した基準電圧発生回路に直列抵抗(R3a＋R3b)と(R4a＋R4b)をそれぞれ並列接続しても抵抗値の和が等しければ得られる基準電圧は単に分圧されるだけで回路動作上は何も変化がない。
＜実施例４＞
図２５は、本発明（請求項５）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。回路トポロジは、図２３と同じく見える。しかし、並列接続された抵抗R3とR4を異ならせることで、基準電圧Vref（Vref'）を1.205Vよりも低くなるようにしている。
図２５において、MOSトランジスタM1とM2はカレントミラー回路を構成し、共通ゲート電圧はOP amp(AP1)により、OP amp(AP1)の２つの入力端子電圧が等しくなるように制御され、それによりカレントミラー回路に流れる電流I1、I2が決定される。
ここで、比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路はいずれも抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続され、さらに抵抗R3、R4がそれぞれ並列接続されている。
したがって、この第１の電流−電圧変換回路と第２の電流−電圧変換回路では回路トポロジが同一である。このように、第１と第２の電流−電圧変換回路の回路トポロジを統一することで回路動作が同一になり、プロセスにゆらぎが生じてもその変動は同じように変化するものと期待でき、出力電圧の電圧特性は製造バラツキに対して小さくなるものと期待される。ただし、第１の電流−電圧変換回路および第２の電流−電圧変換回路を全く同一の回路構成とすると動作点が無数となって定まらないために、ここでは並列接続される２つの抵抗R3、R4の抵抗値は等しくするが、第１の電流−電圧変換回路と第２の電流−電圧変換回路ではダイオードの個数が異なるものとする。
比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路では並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数を１：Nとする。具体的には第１の電流−電圧変換回路では1個のダイオードD1とし、第２の電流−電圧変換回路では２〜４個のダイオードD2を並列接続することを考える。
本実施例の動作を以下に説明する。図２５において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により２つの入力端子電圧が等しく（VA＝VB）なるように制御される。ここで、カレントミラー回路からの出力電流が等しいとすると、
I1＝I2 (74)
となる。
また、電流I1はダイオードD1に流れるI1Aと抵抗R3に流れるI1Bとに分流される。同様に電流I2は直列接続される抵抗R1とN個並列接続されたダイオードD2に共通に流れるI2Aと抵抗R4に流れるI2Bとに分流される。
したがって、
I1＝I1A＋I1B (75)
I2＝I2A＋I2B (76)
である。
ここで、並列接続される抵抗値が異なるとすると、
R3≠R4 (77)
である。
したがって、電圧VAと電圧VBが等しく制御されると、それぞれの抵抗R3、R4に流れる電流が異なり、
I1B≠I2B (78)
である。
ここで、

Figure 2008123480
Figure 2008123480
と表わせる。
したがって、

Figure 2008123480

Figure 2008123480
と表される。
ここで、(VF1＋R１I1)は温度特性を相殺した1.2V前後の電圧値に設定できる。具体的には、VF1はおよそ−1.9mV/℃の負の温度特性を持ち、抵抗の温度特性を無視すると、電流I1には正の温度特性を持たせ、これまでのように絶対温度に比例する電流、VTln(N)/ΔRにほぼ等しくなれば良い。ここで、 VTは0.0853mV/℃の正の温度特性を持つ。したがって、温度特性が相殺されるためには(R１/ΔR)ln(N)の値は22.27となる。また、VTは常温では26mVであるから、(R１/ΔR)VTln(N)は常温ではおよそ579ｍVとなる。したがって、VF1が常温で626mVであるとすると、{VF1＋(R１/ΔR)VTln(N)}はほぼ1.205Vとなる。
同様に、(VF2＋R2I2)も温度特性を相殺した1.2V前後の電圧値に設定できる。具体的にはVF２はおよそ−1.9mV/℃の負の温度特性を持ち、抵抗の温度特性を無視すると、電流I2には正の温度特性を持たせ、これまでのように絶対温度に比例する電流、VTln(N)/ΔRにほぼ等しくなれば良い。ここで、VTは0.0853mV/℃の正の温度特性を持つ。したがって、温度特性が相殺されるためには(R2/ΔR)ln(N)の値は22.27より1大きな値、すなわち23.27となる。また、VTは常温では26mVであるから、(R2/ΔR)VTln(N)は常温ではおよそ605ｍVとなる。したがって、VF2が常温で600mVであるとすると、{VF2＋(R2/ΔR)(VTln(N))}はほぼ1.205Vとなる。
さらに、VA＝VBとなるから、ΔR＝R2−R1とおいて、
VF1＋R１I1＝VF1＋(R１/ΔR)VTln(N) (83)
VF2＋R2I2＝VF2＋(R2/ΔR)VTln(N) (84)
が成り立つものと仮定すると、

Figure 2008123480
が成り立たなければならない。
(64)式を解くと

Figure 2008123480
と求められる。
すなわち、抵抗R2を抵抗R1よりも少し大きな値に設定し、さらに抵抗R4を抵抗R3よりも多少大きな値に設定すれば条件を満足させることができるものと期待できる。
こうして得られる基準電圧Vref3、Vref4は(81)式と(82)式に示したように、1.205V以下の一定電圧であり、いずれも温度特性が相殺された定電圧である。したがって、基準電圧として利用できる。
このように、図２５に示した基準電圧発生回路は、図２３に示した基準電圧発生回路において直列抵抗(R3a＋R3b)（＝R3）と(R4a＋R4b)（＝R4）をそれぞれ並列接続してそれぞれの抵抗値の和（R3とR4に相当）を異ならせただけである。たったこれだけで基準電圧発生回路の動作が変わり低電圧の基準電圧が得られるようになる訳である。
なお、図２５に示した抵抗R1とダイオードD1が直列接続されてさらにそれに抵抗R3が並列接続されてなる電流−電圧変換回路に正の温度特性を持つ電流I1（具体的には絶対温度に比例する電流IPTAT）を流し込んで温度特性が相殺された1.205V以下の定電圧を得るやり方は、上述したH. Neuteboom et al.のやり方であるが、彼らの論文(“A DSP-Based Hearing Instrument IC,” IEEE Journal of Solid-State Circuits, Vol. 32, No. 11, pp. 1790-1806, Nob. 1997.)は17ページに亘る長文であり、論文の題名からも分かるように、彼らはこの分野の専門家ではなく、基準電圧発生回路に関してはたった1ページを割いたに止まる。
また、この論文に関する彼らの専門分野内の新たな技術は2件ほど特許出願されて登録となっているが、彼らの専門分野外であったこの基準電圧発生回路に関しては何も特許出願もされなかった。
したがって、この分野の専門家の目に留まることもなく、しかも図面の抵抗の番号と導入式の抵抗の番号が入れ違えになっており、その上に彼らの設計値を彼らの導入式に代入しても彼らが実現できたと主張する基準電圧値が得られないために長らく無視されてきた。
本願発明者が特許第３６３８５３０号（US Patent No. 6,528,979 B2(Mar. 4, 2003)）で最初に従来技術として参照してようやくその技術が明らかになった。2004年に至ってようやく論文にreferされるようになった。(ISCAS'04 Vol. 1, pp. I-397-400, 23-26 May 2004が初出。)
しかし、この本願図２５においては得られる基準電圧Vref、Vref'はそれぞれダイオードに直列に接続される抵抗とこれらに並列接続される抵抗を用いて式(81)と式(82)のように表わされ、VF1やVF2が想定値から乖離した場合にはVA＝VBとなり得るそれぞれの抵抗値を設定することはもともとシヴィアである。
実際に、シミュレーション値を示すと、VDD＝1.5V時に、N＝4に設定し、R1＝16.5kΩ、R2＝R3＝50kΩ、R4＝17.5kΩ、R5＝48kΩ、R6＝50kΩとした場合に、
Vrefの値は、
−53℃で942.2mV、
27℃で946.25mV、
103℃で940.37mVと、お椀を伏せた型の特性が得られた。温度変動幅は0.65％に抑えられている。
＜発明の他の実施の形態＞
図２６は、本発明請求項５に記載の第２の実施例の回路構成を示す図である。図２５では、これまでのように、カレントミラー回路には線形カレントミラー回路、具体的には単純カレントミラー回路を用いた。しかも、抵抗R3と抵抗R4の値を異ならせるだけで低電圧基準電圧発生回路を実現していた。OP ampのオフセット等の問題が発生すると所望の動作点からズレ、回路が所望の動作点の近傍では起動できなくなる場合も想定できよう。
図２６は、こうした場合を想定して、I1＝I2とならない場合にも回路が起動し、所望の動作点であるI1＝I2に近づいていくように、カレントミラー回路を線形カレントミラー回路から非線形カレントミラー回路、具体的にはワイドラー(Widlar) カレントミラー回路に変更した場合の回路図である。I1＝I2の動作点から多少ズレて、I1<I2となっても、逆にI1>I2となっても動作点が存在し得る。図２６と図２５との違いは、第１の電流−電圧変換回路と第２の電流−電圧変換回路を駆動するカレントミラー回路が非線形カレントミラー回路（図２６ではM1のソースと電源間に抵抗R5を備えている）か線形カレントミラー回路かの点である。
これまでに詳しく説明したように、線形カレントミラー回路では両者の電流比が固定されるために、定数の値が所望の特性が得られるべき設定値から多少でもブレた場合やOP ampのオフセット等の問題が発生すると、所望の動作点に到達できない場合が発生し得る。
したがって、第１の電流−電圧変換回路と第２の電流−電圧変換回路を駆動するカレントミラー回路を非線形カレントミラー回路に変更することで第１の電流−電圧変換回路を駆動する電流I1と第２の電流−電圧変換回路を駆動する電流I2の関係を、所望の動作点であるI1＝I2の近傍の値、具体的にはI1＞I2、I1＜I2を取ることができるようになり、第１の電流−電圧変換回路の端子電圧VAと第２の電流−電圧変換回路の端子電圧VBが等しくなるように制御されるようになる。
図２６において、抵抗R5がソース抵抗として挿入されたMOSトランジスタM1とM2は非線形カレントミラー回路（Widlar current mirror）を構成し、共通ゲート電圧はOP amp(AP1)により、OP amp（AP1）の２つの入力端子電圧が等しくなるように制御され、それによりカレントミラー回路に流れる電流I1、I2が決定される。
ここで、比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路はいずれも抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続され、さらに抵抗が並列接続されている。
したがって、この第１の電流−電圧変換回路と第２の電流−電圧変換回路では回路トポロジが同一である。このように、第１と第２の電流−電圧変換回路（Ｉ−Ｖ変換回路）の回路トポロジを統一することで回路動作が同一になり、プロセスにゆらぎが生じてもその変動は同じように変化するものと期待でき、出力電圧の電圧特性は製造バラツキに対して小さくなるものと期待される。ただし、第１の電流−電圧変換回路および第２の電流−電圧変換回路を全く同一の回路構成とすると動作点が無数となって定まらないために、ここでは並列接続される２つの抵抗値は等しくするが、第１の電流−電圧変換回路と第２の電流−電圧変換回路ではダイオードの個数が異なるものとする。比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路では並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数を１：Nとする。具体的には第１の電流−電圧変換回路では1個のダイオードとし、第２の電流−電圧変換回路では２〜４個のダイオードを並列接続することを考える。
本実施例の動作を以下に説明する。図２６において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により２つの入力端子電圧が等しく（VA＝VB）なるように制御される。
ここで、カレントミラー回路からの出力電流をそれぞれI1、I2とする。線形カレントミラー回路では両者の電流比が固定されるために、定数の値が所望の特性が得られるべき設定値I1＝I2から多少でもブレた場合に、所望の動作点に到達できない場合が発生し得るが、図２６のように、第１の電流−電圧変換回路と第２の電流−電圧変換回路を駆動するカレントミラー回路を非線形カレントミラー回路に変更すると、第１の電流−電圧変換回路を駆動する電流I1と第２の電流−電圧変換回路を駆動する電流I2の関係を、所望の動作点であるI1＝I2の近傍の値、具体的にはI1＞I2、I1＜I2を取ることができるようになり、第１の電流−電圧変換回路の端子電圧VAと第２の電流−電圧変換回路の端子電圧VBが等しくなるように制御されるようになる。
したがって、図２５に示した実施例の動作説明に示した式(74)〜式(82)が同様に成り立ち、1.205V以下の温度特性が相殺された基準電圧が得られる。
実際に、シミュレーション値を示すと、VDD＝1.5V時に、N＝4、K1＝2に設定し、R1＝18.3kΩ、R2＝19.38kΩ、R3＝36.6kΩ、R4＝41.5kΩ、R5＝1.8kΩとした場合に、
Vrefの値は、
−53℃で876mV、
27℃で899mV、
107℃で877mVと、お椀を伏せた型の特性が得られた。温度変動幅は2.6％と大きく現れている。
＜実施例５＞
図２７は、本発明請求項６に記載されたＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。上述したH. Neuteboom et al.の提案した出力回路を第１の電流−電圧変換回路と第２の電流−電圧変換回路に用いるには、それぞれ並列接続される抵抗を分割して電圧分圧された２つの電圧が等しくなるように制御する方法も考えられる。
図２７において、MOSトランジスタM1とM2はカレントミラー回路を構成し、共通ゲート電圧はOP amp(AP1)により、OP ampの２つの入力端子電圧が等しくなるように制御され、それによりカレントミラー回路に流れる電流I1、I2が決定される。
ここで、比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路はいずれも抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続され、さらに抵抗が並列接続されその分圧電圧が被制御電圧となっている。したがって、この第１の電流−電圧変換回路と第２の電流−電圧変換回路では回路トポロジが同一である。このように、第１と第２の電流−電圧変換回路（Ｉ−Ｖ変換回路）の回路トポロジを統一することで回路動作が同一になり、プロセスにゆらぎが生じてもその変動は同じように変化するものと期待でき、出力電圧の電圧特性は製造バラツキに対して小さくなるものと期待される。ただし、第１の電流−電圧変換回路および第２の電流−電圧変換回路では定数が異なり、第１の電流−電圧変換回路と第２の電流−電圧変換回路ではダイオードの個数も異なるものとする。比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路では並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数を１：Nとする。具体的には第１の電流−電圧変換回路では1個のダイオードとし、第２の電流−電圧変換回路では２〜４個のダイオードを並列接続することを考える。
本実施例の動作を以下に説明する。 図２７において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により２つの入力端子電圧が等しく（VA＝VB）なるように制御される。
ここで、カレントミラー回路からの出力電流が等しいとすると、
I1＝I2 (87)
となる。
また、電流I1はダイオードD1に流れるI1Aと直列抵抗(R3a＋R3b)に流れるI1Bとに分流される。同様に電流I2は直列接続される抵抗R1とN個並列接続されたダイオードD2に共通に流れるI2Aと直列抵抗(R4a＋R4b)に流れるI2Bとに分流される。
したがって、
I1＝I1A＋I1B (88)
I2＝I2A＋I2B (89)
である。
また、MOSトランジスタM1のドレイン電圧VD1はVref'となり、MOSトランジスタM2のドレイン電圧VD2はVrefとなっている。
したがって、

Figure 2008123480
Figure 2008123480
Figure 2008123480
Figure 2008123480
となる。
式(88)〜式(93)を解くと

Figure 2008123480

Figure 2008123480

と求められる。
ここで、(VF1＋R１I1)は温度特性が相殺された1.2V前後の電圧値である。具体的にはVF1はおよそ−1.9mV/℃の負の温度特性を持つ。
したがって、温度特性が相殺されるためにはR１I1の温度特性は1.9mV/℃の正の温度特性となる。さらに、抵抗R3aとR3bとで分圧され、1.205Vの(R3a＋R3b)/(R1＋R3a＋R3b)（<1）倍の電圧となり、低電圧の基準電圧Vrefが得られる。
同様に、({VF2＋R2I2)も温度特性が相殺された1.2V前後の電圧値である。具体的にはVF２はおよそ−1.9mV/℃の負の温度特性を持つ。したがって、温度特性が相殺されるためにはR2I2の温度特性は1.9mV/℃の正の温度特性となる。さらに、抵抗R4aとR4bとで分圧され、1.205Vの(R4a＋R4b)/(R2＋R4a＋R4b)（<1）倍の電圧となり、低電圧の基準電圧Vrefが得られる。
また、

Figure 2008123480

Figure 2008123480
である。
ここで、OP ampにより、VA＝VBに制御されるから、Vref＝Vref'となる必要はなく、

Figure 2008123480
が成り立つように定数を設定すれば良い。
＜実施例６＞
図２８は、本発明（請求項７）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。図２８において、ＭＯＳトランジスタM1、M2、M3とＭ４はカレントミラー回路を構成し、共通ゲート電圧はOP amp(AP1)により、OP ampの２つの入力端子電圧が等しくなるように制御され、それによりカレントミラー回路に流れる電流I1、I2、I3、I4が決定される。
ここで、第１の電流−電圧変換回路はダイオードD1（またはダイオード接続されたバイポーラトランジスタ）であり、第２の電流−電圧変換回路は抵抗R1とダイオードD2（またはダイオード接続されたバイポーラトランジスタ）が直列接続されている。
また、比較される第３の電流−電圧変換回路と第4の電流−電圧変換回路はいずれも抵抗R4、R5からなる。
さらに第１の電流−電圧変換回路（D1）と第３の電流−電圧変換回路（R4）間は抵抗R2で接続され、第２の電流−電圧変換回路（R1、D2）と第４の電流−電圧変換回路（R5）間も抵抗（R3）で接続されている。したがって、この第１の電流−電圧変換回路と第２の電流−電圧変換回路では回路トポロジが異なる。
ここでは第１の電流−電圧変換回路と第２の電流−電圧変換回路は異なるが、第3の電流−電圧変換回路と第4の電流−電圧変換回路は同一である。また、第１の電流−電圧変換回路と第２の電流−電圧変換回路ではダイオードの個数が異なるものとする。比較される第１の電流−電圧変換回路のダイオードD1と第２の電流−電圧変換回路では並列接続されるダイオードD2（またはダイオード接続されたバイポーラトランジスタ）の数を１：Nとする。具体的には、第１の電流−電圧変換回路では1個のダイオードD1とし、第２の電流−電圧変換回路では２〜４個のダイオードD2を並列接続することを考える。
本実施例の動作を以下に説明する。図２８において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により２つの入力端子電圧が等しく（VA＝VB）なるように制御される。
カレントミラー回路からの出力電流が等しいとすると、

I1＝I2＝I3＝I4 (99)
となる。
さらに、電流I1はダイオードD1に流れるI1Aと抵抗R2から抵抗R4に流れるI1Bとに分流される。ここで、Vrefの値をダイオードの順方向電圧(0.6V)以下に設定すると分流される電流I1Bは正になり、Vrefの値をダイオードの順方向電圧(0.6V)以上に設定すると分流される電流I1Bは負になる。同様に電流I2は直列接続される抵抗R1とN個並列接続されたダイオードD2に共通に流れるI2Aと抵抗R3から抵抗R5に流れるI2Bとに分流される。
したがって、
I1＝I1A＋I1B (100)
I2＝I2A＋I2B (101)
である。
ここで、抵抗値が等しく、R2＝R3、R4＝R5とする。したがって、電圧VAと電圧VBが等しくなるように制御されると、それぞれの抵抗R4、R5に流れる電流が等しくなり、

I3＋I1B＝I4＋I2B (102)
となる。
ここでI3＝I4であるから、
I1B＝I2B (103)
である。
また、(92)式と(93)式と(94)式より

I1A＝I2A (104)
となる。
したがって、

ΔVF＝VF1−VF2＝VTln(N) (105)
と表わされる。
よって、

Figure 2008123480
となる。
これを解くと

Figure 2008123480
と求められる。
ここで、[VF1＋{R2/(2R1)}VTln(N)]は温度特性を相殺した1.2V前後の電圧値に設定できる。具体的にはVF1はおよそ−1.9mV/℃の負の温度特性を持ち、VTは0.0853mV/℃の正の温度特性を持つ。したがって、温度特性が相殺されるためには(R2/2R1)ln(N)の値は22.27となる。また、VTは常温では26mVであるから、(R2/2R1)VTln(N)は常温ではおよそ579ｍVとなる。したがって、VF1が常温で626mVであるとすると、{VF1＋(R2/2R1)VTln(N)}はほぼ1.205Vとなる。
こうして得られる基準電圧Vref、Vref'は(107)式に示したように、抵抗で分圧されて2R4/(R2＋2R4)倍される1.205V以下に設定可能な一定電圧であり、いずれも温度特性が相殺された定電圧である。したがって、基準電圧として利用できる。
実際に、シミュレーション値を示すと、VDD＝1.2V時に、N＝4に設定し、R1＝1.115kΩ、R2＝R3＝40kΩ、R4＝R5＝6kΩとした場合に、
Vrefの値は、
−53℃で315.97mV、
27℃で317.08ｍV、
103℃で315.96mVと、お椀を伏せた型の特性が得られた。温度変動幅は0.36％に抑えられている。
＜発明の他の実施の形態＞
図２９は、本発明（請求項８）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。
図２８において、制御用OP ampの入力電圧を下げたい場合には抵抗R4とR5をそれぞれ分割してR4a、R4bとR5a、R5bとして分圧電圧を制御用OP ampの入力電圧とすれば良い。ただし、R4a＝R5a、R4b＝R5bに設定する。
＜発明の更なる他の実施の形態＞
図３０は、本発明（請求項９）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。
図２８においては、２つの基準電圧出力をOP ampの正相・逆相入力端子に印加して被制御電圧としていた。しかし、カレントミラー回路（M1、M2、M3、M4）からの４つの出力電流I1、I2、I3、I4により駆動される各電流−電圧変換回路端子電圧のうち２つしか被制御電圧としては利用していない。被制御電圧とはならない２つの電流−電圧変換回路端子電圧は、被制御電圧となっている電流−電圧変換回路端子電圧とは抵抗を介して結合されており、制御ループへ影響を及ぼしている。ここで、被制御電圧となる電流−電圧変換回路端子電圧を入れ替えることができることは容易に理解できる。
図３０において、ＭＯＳトランジスタM1、M2、M3とＭ４はカレントミラー回路を構成し、共通ゲート電圧はOP amp(AP1)により、OP ampの２つの入力端子電圧が等しくなるように制御され、それによりカレントミラー回路に流れる電流I1、I2、I3、I4が決定される。
ここで、比較される第１の電流−電圧変換回路はダイオードD1（またはダイオード接続されたバイポーラトランジスタ）であり、第２の電流−電圧変換回路は抵抗R1とダイオードD2（またはダイオード接続されたバイポーラトランジスタ）が直列接続されている。また、第３の電流−電圧変換回路と第4の電流−電圧変換回路はいずれも抵抗R4、R5からなる。さらに第１の電流−電圧変換回路と第３の電流−電圧変換回路間は抵抗R2で接続され、第２の電流−電圧変換回路と第４の電流−電圧変換回路間も抵抗R3で接続されている。
したがって、この第１の電流−電圧変換回路と第２の電流−電圧変換回路では回路トポロジが異なる。ここでは、第１の電流−電圧変換回路と第２の電流−電圧変換回路は異なるが第3の電流−電圧変換回路と第4の電流−電圧変換回路は同一である。また、第１の電流−電圧変換回路と第２の電流−電圧変換回路ではダイオードの個数が異なるものとする。比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路では並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数を１：Nとする。具体的には第１の電流−電圧変換回路では1個のダイオードD1とし、第２の電流−電圧変換回路では２〜４個のダイオードD2を並列接続することを考える。
本実施例の動作を以下に説明する。図３０において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により２つの入力端子電圧が等しく（VA＝VB）なるように制御される。
カレントミラー回路（M1、M2、M3、M4）からの出力電流I1、I2、I3、I4が等しいとすると、
I1＝I2＝I3＝I4 (108)
となる。
さらに、電流I1はダイオードD1に流れるI1Aと抵抗R2から抵抗R4に流れるI1Bとに分流される。ここで、Vrefの値をダイオードの順方向電圧(0.6V)以下に設定すると分流される電流I1Bは正になり、Vrefの値をダイオードの順方向電圧(0.6V)以上に設定すると分流される電流I1Bは負になる。同様に電流I2は直列接続される抵抗R1とN個並列接続されたダイオードD2に共通に流れるI2Aと抵抗R3から抵抗R5に流れるI2Bとに分流される。
したがって、
I1＝I1A＋I1B (109)
I2＝I2A＋I2B (110)
である。
ここで、抵抗値が等しく、R2＝R3、R4＝R5とする。したがって、電圧VAと電圧VBが等しく制御されると、それぞれの抵抗R4、R5に流れる電流が等しくなり、
I3＋I1B＝I4＋I2B (111)
となる。
ここでI3＝I4であるから、
I1B＝I2B (112)
である。
また、(109)式と(110)式と(112)式より
I1A＝I2A (113)
となる。
したがって、

Figure 2008123480

Figure 2008123480
である。
Vrefは抵抗R4の端子電圧であるから、

Figure 2008123480
と表わされる。
Vrefを求めると、

Figure 2008123480
と求められる。
ここで、[VF1＋{R2/(2R1)}VTln(N)]は温度特性を相殺した1.2V前後の電圧値に設定できる。具体的にはVF1はおよそ−1.9mV/℃の負の温度特性を持ち、VTは0.0853mV/℃の正の温度特性を持つ。したがって、温度特性が相殺されるためには(R2/2R1)ln(N)の値は22.27となる。また、VTは常温では26mVであるから、(R2/2R1)VTln(N)は常温ではおよそ579ｍVとなる。したがって、VF1が常温で626mVであるとすると、{VF1＋(R2/2R1)VTln(N)}はほぼ1.205Vとなる。
こうして得られる基準電圧Vref、Vref'は、(117)式に示したように、抵抗で分圧されて2R4/(R2＋2R4)倍される1.205V以下に設定可能な一定電圧であり、いずれも温度特性が相殺された定電圧である。したがって、基準電圧として利用できる。
＜実施例７＞
図３１は、本発明（請求項１０）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。従来回路例で示した特開平１１−４５１２５号公報の動作は温度特性が相殺される動作点になるように並列接続される抵抗R2、R4が設定されている。しかし、並列接続される抵抗R2、R4を大きくすれば正の温度特性を持つことになる。このことは、並列接続される抵抗R2、R4を大きくして無限大にすれば、並列接続される抵抗R2、R4を取り去ることになり、この時には、正の温度特性を持つ周知の従来回路になることから明らかである。一方、並列接続される抵抗R2、R4を小さくすると、温度特性が相殺されずに負の温度特性を持つことになる。こうして得られる負の温度特性を持つCTAT(complementary proportional to absolute temperature)電流からはダイオードの順方向電圧（およそ600mV）より小さな負の温度特性を持つ電圧値が得られる。
始めに、並列接続される抵抗R2、R4を大きくして正の温度特性を持つ場合に設定して低電圧の基準電圧を得るやり方を示す。
図１５に示した従来回路においては、新たに出力回路を設けていた。しかし、上述したように、番場基準電圧発生回路においては並列接続される抵抗R2、R4を大きくすれば正の温度特性を持つことになるので、出力回路のダイオードをOP ampで制御されるD1、D2と共有化できる。また、OP ampの２つの入力電圧は２つの出力電圧Vref、Vref'に設定することができる。
回路構成としては、番場基準電圧発生回路を図６に示した回路ではなく、図１０に示した並列接続される抵抗R2、R4をそれぞれR2a、R2bと、R4a、R4bに分割し、それぞれの分割点に、共通のカレントミラー回路からそれぞれ抵抗R３、R５を介して電流を流し込み、それぞれ抵抗R３、R５の端子電圧を出力電圧Vref'、Vrefとしている。抵抗R３、R５の一端は、R2aとR2bの接続点と、R4aとR4bの接続点にそれぞれ接続され、他端は、OP amp（AP1）の正相入力端子（＋）とトランジスタM4のドレインとVref'、逆相入力端子（−）とトランジスタM3のドレインとVrefに接続されている。
本実施例の動作を以下に説明する。 図３１において、トランジスタM1〜M4はカレントミラー回路を構成し、それぞれ電流I1〜I4を出力する。カレントミラー回路（M1〜M4）からの出力電流が等しいとすると、

I1＝I2＝I3＝I4 (118)
となる。
さらに、電流I1はダイオードD1に流れるI1Aと抵抗R2ａ、R2bに流れるI1Bとに分流される。同様に電流I2は直列接続される抵抗R1とN個並列接続されたダイオードD2に共通に流れるI2Aと抵抗R4a、R4bに流れるI2Bとに分流される。
したがって、
I1＝I1A＋I1B (119)
I2＝I2A＋I2B (120)
である。
ここで、抵抗値が等しいとすると
R2a＋R2b＝R4a＋R4b (121)
また、
R2b＝R4b (122)
であるとすると、
R2a＝R4a (123)
である。
また、
R３＝R5 (124)
である。
ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とし、抵抗R1の端子電圧をVXとすると、

Figure 2008123480

Figure 2008123480
と表わされる。
したがって、OP amp（AP1）により２つの端子電圧が等しく（VA＝VB）なるように制御され、
VX＝VF1 (127)
となる。
したがって、
I1a＝I2aとなり、

ΔVF＝VF1−VF2＝VTln(N) (128)
となっている。
したがって、

Figure 2008123480
となる。
出力される基準電圧は

Figure 2008123480
と表わされる。
ここで、[VF1＋{(R3+R2b)(R2a+R2b)/(R3+2R2B)(R1)}VTln(N)]は温度特性を相殺した1.2V前後の電圧値に設定できる。具体的には、VF1はおよそ−1.9mV/℃の負の温度特性を持ち、抵抗の温度特性が無視でき、VTは0.0853mV/℃の正の温度特性を持から、温度特性が相殺されるためには、{(R3+R2b)(R2a+R2b)/(R3+2R2B)(R1)}ln(N)の値は22.27となる。また、VTは常温では26mVであるから、{(R3+R2b)(R2a+R2b)/(R3+2R2B)(R1)}VTln(N)は常温ではおよそ579ｍVとなる。
したがって、VF1が常温で626mVであるとすると、[VF1＋{(R3+R2b)(R2a+R2b)/(R3+2R2B)(R1)}VTln(N)]は、ほぼ1.205Vとなる。
こうして得られる基準電圧Vref、Vref'は(130)式に示したように、抵抗R2a、R2bとR3での分圧電圧で表わされる1.205V以下の一定電圧であり、いずれも温度特性が相殺された定電圧である。したがって、基準電圧として利用できる。
また、基準電圧Vref、Vref'を制御ループ内に持ってきているので変動を抑えられる。
実際に、シミュレーション値を示すと、VDD＝1.5V時に、N＝4に設定し、R1＝1kΩ、R2a＝R4a＝19kΩ、R2b＝R4b＝2kΩ、R3＝R5＝10kΩとした場合に、
Vrefの値は、
−53℃で817.11mV、
27℃で820.18ｍV、
103℃で817.55mVと、お椀を伏せた型の特性が得られた。温度変動幅は0.38％に抑えられている。
＜発明の他の実施の形態＞
図３２は、本発明（請求項１１）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。図３２は、図３１に示した回路において、OP ampへの入力電圧（VA、VB）を、ダイオードD1、D2にそれぞれ並列接続される抵抗R2a、R2bと、抵抗R4a R4bの端子電圧に変更したものであり、回路動作は同一となっている。
＜発明の更なる他の実施の形態＞
図３３は、本発明（請求項１２）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。図３３は、図３１に示した回路において、OP amp（AP1）への入力電圧（VA、VB）を、ダイオードD1、D2にそれぞれ並列接続される抵抗R2a、R2bと抵抗R4a、R4bのそれぞれの分圧電圧に変更したものであり、回路動作は同一となっている。
このように、OP amp（AP1）への入力電圧を低くする方法は、他にも考えられ、抵抗R3やR5の他方の端子に限定する必要は全くない。抵抗R3やR4をさらに分割する方法や抵抗R3やR5を分割する方法も考えられる。
＜実施例８＞
図３４は、本発明（請求項１３）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。ダイオードの順方向電圧（およそ600mV）より小さな負の温度特性を持つ電圧値VCTATが得られれば、それを相殺する正の温度特性を持つ電圧値VPTATも小さくすることができ、低電圧の基準電圧が得られる。
図９や図１６に示した従来回路においては、電流ICPATをダイオードの端子電圧を参照して実現していた。しかし、上述したように、番場基準電圧発生回路においては並列接続される抵抗R2、R4を小さくすれば負の温度特性を持つことになるので、比較的ダイオードの温度特性の非直線性が小さな電流ICPATが得られる。
本実施例の回路構成としては、番場基準電圧発生回路である図６に示した回路において、並列接続される抵抗R2、R4をこれまでよりも小さな値に設定して、CTAP電流回路を実現し、図９や図１６に示した従来回路のPTAT電流回路を用いて、ICTATとIPTATを重み付け加算して温度特性を相殺し、抵抗R3に流し込むことで基準電圧が得られる。
本実施例の動作を以下に説明する。図３４において、OP amp（AP1）によりVA=VBとなるようにトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、

VA＝VB (131)
また、
I1＝I2 (132)
である。
また、I1はダイオードD1に流れるI1Aと抵抗R4に流れるI1Bとに分流される。同様にI2は直列接続される抵抗R1とN個並列接続されたダイオードD2に共通に流れるI2Aと抵抗R2に流れるI2Bとに分流される。
ここで、
R2＝R4 (133)
とすると、
I1A＝I2A (134)
I1B＝I2B (135)
となる。
また、
VA＝VF1 (136)
VB＝VF2＋ΔVF (137)
とおけ、
ΔVF＝VF1−VF2 (138)
となる。
R1での電圧降下がΔVFであり、
I2A＝ΔVF/R1 (139)
I1B＝I2B＝VF1/R2 (140)
となる。
ここで、
ΔVF＝VTln(N) (141)
である。ただし、VTは熱電圧である。
したがって、I3（＝I2）は

I3＝VF1/R2＋(VTln(N))/R1
＝{VF1＋(R2/R1)(VTln(N))}/R2 (142)
と表わされる。
ここで、VF1はおよそ−1.9mV/℃の負の温度特性を持ち、VTは0.0853mV/℃の正の温度特性を持つ。したがって、温度特性が相殺される場合には(R2/R1)ln(N)の値は22.27となる。しかし、(R2/R1)ln(N)の値が22.27より大きくなると、電流I3は正の温度特性を持ち、逆に、(R2/R1)ln(N)の値が22.27より小さくなると、電流I3は負の温度特性を持つことになる。ここでは、(R2/R1)ln(N)＜22.27として負の温度特性を持つ電流ICTATを得る。
次に、OP amp AP2によりVC=VDとなるようにトランジスタM4とM5の共通ゲート電圧が制御される。
したがって、
VC＝VD (143)
また、
I4＝I5 (144)
である。
また、
VC＝VF3 (145)
VD＝VF4＋ΔVF' (146)
とおけ、
ΔVF'＝VF3−VF4 (147)
となる。
R5での電圧降下がΔVF'であり、
ΔVF'＝VTln(M) (148)
である。ただし、VTは熱電圧である。
したがって、I6（＝I5）は
I6＝ΔVF'/R5
＝{VTln(M)}/R5 (149)
と表わされる。
ここで、VTは0.0853mV/℃の正の温度特性を持つ。したがって、電流I6は正の温度特性を持つIPTAT電流となっている。
このようにして得られたICTAT(I3)とIPTAT(I6)を重み付け加算して抵抗R3に流し込むことで、温度特性が相殺された1.205Vよりも低い基準電圧が得られる。
実際に、シミュレーション値を示すと、VDD＝1.5V時に、N＝M＝4に設定し、R1＝1kΩ、R2＝R4＝10kΩ、R3＝5kΩ、R5＝1.28kΩとした場合に、
Vrefの値は、
−53℃で754.78mV、
27℃で757.01ｍV、
103℃で754.72mVと、お椀を伏せた型の特性が得られた。温度変動幅は0.3％程度に抑えられている。
＜発明の他の実施の形態＞
図３５は、本発明（請求項１４）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。
本実施例は、図３４に示したＣＭＯＳ基準電圧発生回路において、カレントミラー回路に追加されたトランジスタM12はダイオードD12を駆動している。さらに抵抗R12、R13を介してそれぞれダイオードD12と第1の電流−電圧変換回路と第2の電流−電圧変換回路との間が接続されている。
本実施例の動作を以下に説明する。図３５において、図３４に追加されたトランジスタM12とダイオードD12、抵抗R12、R13はダイオードの温度非直線性を補償する補償回路である。
実際に、シミュレーション値を示すと、VDD＝1.5V時に、N＝M＝4に設定し、R1＝1kΩ、R2＝R4＝10kΩ、R12＝R13＝3kΩ、R3＝5kΩ、R5＝1.418kΩとした場合に、
Vrefの値は、
−53℃で631.242mV、
27℃で631.612ｍV、
107℃で631.228mVと、お椀を伏せた型の特性が得られた。温度変動幅は0.059％に抑えられている。
＜発明の更なる他の実施の形態＞
図３６は、本発明（請求項１５）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。IPTAT電流は上述したように、(142)式において、(R2/R1)ln(N)＞22.27に設定しても得られる。したがって、図３６に示されるように、IPTAT電流回路とICTAT電流回路を同一回路トポロジとして、それぞれの並列接続される抵抗を大きくすることでIPTAT電流回路を実現し、それぞれの並列接続される抵抗を小さくすることでICTAT電流回路を実現することができ、こうして得られたICTAT(I3)とIPTAT(I6)を重み付け加算して抵抗R3に流し込むことで、温度特性が相殺された1.205Vよりも低い基準電圧が得られる。
実際に、シミュレーション値を示すと、VDD＝1.5V時に、N＝M＝4に設定し、R1＝1kΩ、R2＝R4＝10kΩ、R3＝5kΩ、R5＝1kΩ、R6＝R7＝87kΩとした場合に、
Vrefの値は、
−53℃で754.77mV、
27℃で757.01ｍV、
103℃で754.73mVと、お椀を伏せた型の特性が得られた。温度変動幅は0.32％に抑えられている。
＜発明の更なる他の実施の形態＞
図３７は、本発明（請求項１６）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。同様に、図３６における並列接続された抵抗R2、R4、R6、R7はそれぞれ分圧抵抗R2a、R2b、R4a、R4b、R6a、R6b、R7a、R7bに分割すれば、OP amp１、OP amp2のそれぞれの入力電圧を下げることができる。したがって、図３７のようになる。ただし、R2a＝R4a、R2b＝R4b、R6a＝R7A、R6b＝R7Bである。
＜発明の更なる他の実施の形態＞
図３８は、本発明（請求項３７）のＣＭＯＳ基準電圧発生回路の第1の実施例の回路構成を示す図である。図３６に示した基準電圧発生回路においても、ダイオードの温度非直線性を補償する補償回路を追加することができる。
図３８は、PTAT回路とCTAT回路のそれぞれにダイオードの温度非直線性を補償する補償回路を追加した基準電圧発生回路である。
第1のカレントミラー回路（M1、M2）に追加されたトランジスタM12はダイオードD12を駆動している。さらに、抵抗R13、R12を介してそれぞれダイオードD12と、第1の電流−電圧変換回路（D1、R4）と第2の電流−電圧変換回路（D2、R1、R2）との間が接続されている。
また、第2のカレントミラー回路（M4、M5）に追加されたトランジスタM13は、ダイオードD13を駆動している。さらに抵抗R14、R15を介してそれぞれダイオードD13と第3の電流−電圧変換回路（D3、R7）と第4の電流−電圧変換回路（D4、R5、R6）との間が接続されている。
実際に、シミュレーション値を示すと、VDD＝1.5V時に、N＝M＝4に設定し、R1＝1kΩ、R2＝R4＝10kΩ、R12＝R13＝3kΩ、R3＝5kΩ、R5＝1.115kΩ、R6＝R7＝87kΩ、R14＝R15＝8kΩとした場合に、
Vrefの値は、
−53℃で701.545mV、
27℃で702.124ｍV、
107℃で701.542mVと、お椀を伏せた型の特性が得られた。温度変動幅は0.083％に抑えられている。
＜発明の更なる他の実施の形態＞
図３９は、本発明（請求項１７）のＣＭＯＳ基準電圧発生回路の第2の実施例の回路構成を示す図である。同様に、図３７に示した基準電圧発生回路においても、ダイオードの温度非直線性を補償する補償回路を追加することができる。
図３８における並列接続された抵抗R2、R4、R6、R7は、それぞれ分圧抵抗R2a、R2b、R4a、R4b、R6a、R6b、R7a、R7bに分割すれば、OP amp１、OP amp2のそれぞれの入力電圧を下げることができる。したがって、図３９のようになる。ただし、R2a＝R4a、R2b＝R4b、R6a＝R7A、R6b＝R7Bである。
図３９は、PTAT回路とCTAT回路のそれぞれにダイオードの温度非直線性を補償する補償回路を追加した基準電圧発生回路である。
第1のカレントミラー回路（Ｍ１、Ｍ２）に追加されたトランジスタM12はダイオードD12を駆動している。さらに抵抗R12、R13を介してそれぞれダイオードD12と第1の電流−電圧変換回路（ダイオードD1と抵抗R4a、R4b）と第2の電流−電圧変換回路（抵抗R1とダイオードD2、R2a、R2b）との間が接続されている。また、第2のカレントミラー回路（M4、M6）に追加されたトランジスタM13はダイオードD13を駆動している。さらに抵抗R14、R15を介してそれぞれダイオードD13と第3の電流−電圧変換回路（抵抗R5とダイオードD4、R6a、R6b）と第4の電流−電圧変換回路（ダイオードD3、抵抗R7a、R7b）との間が接続されている。
本実施例の動作は、図３８に示した基準電圧発生回路と同等である。
＜実施例９＞
図４０は、本発明（請求項１８）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。
さらに大きな正の温度特性を持つ電流IPTATが得られれば、ダイオードのVCTAT電圧（常温で約600mV）を相殺する正の温度特性を持つ電圧値VPTATも小さくすることができ、低電圧の基準電圧が得られる。
図１６に示した従来回路においては、電流ICPATをダイオードの端子電圧を参照して実現し、IPTAT電流から減ずることでより大きな正の温度特性を持つIPTAT 電流を得ていた。しかし、上述したように、ダイオードの温度特性の非直線性が顕著になる。
図４０において、トランジスタM1〜M3はカレントミラー回路を構成し、トランジスタM1〜M3の共通ゲート電圧は、OP amp(AP1)により、OP ampの２つの入力端子電圧が等しくなるように制御され、それにより、カレントミラー回路に流れる電流I1、I2、I3が決定される。
ここで、比較される第１の電流−電圧変換回路（R1、D1、R3a、R3b）と第２の電流−電圧変換回路（R2、D2、R4a、R4b）はいずれも抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続され、さらに抵抗が並列接続されて分圧電圧を出力する。これら２つの分圧電圧が、OP amp(AP1)の入力電圧となっている。したがって、この第１の電流−電圧変換回路と第２の電流−電圧変換回路では回路トポロジが同一である。このように、第１と第２の電流−電圧変換回路（Ｉ−Ｖ変換回路）の回路トポロジを統一することで回路動作が同一になり、プロセスにゆらぎが生じてもその変動は同じように変化するものと期待でき、出力電圧の電圧特性は製造バラツキに対して小さくなるものと期待される。ただし、第１の電流−電圧変換回路と第２の電流−電圧変換回路ではほとんどの定数を異ならせている。また、第１の電流−電圧変換回路と第２の電流−電圧変換回路ではダイオードの個数が異なるものとする。すなわち、第１の電流−電圧変換回路と第２の電流−電圧変換回路では並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数を１：Nとする。具体的には第１の電流−電圧変換回路では1個のダイオードとし、第２の電流−電圧変換回路では２〜４個のダイオードを並列接続することを考える。
さらに、出力回路は抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続されて、一方は接地され、他方の端子電圧が基準電圧出力となっている。
本実施例の動作を以下に説明する。図４０において、D1、D2いずれのダイオード（またはダイオード接続されたバイポーラトランジスタ）にそれぞれ抵抗R1、R2が直列接続されている。ここで、それらの端子電圧をそれぞれV1、V2とする。また、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とする。電流I1、I2により、それぞれ駆動されている第１の電流−電圧変換回路と第２の電流−電圧変換回路においては、電流I1、I2が大きくなると、挿入された抵抗R1、R2により、V1、V2は電流に応じて大きくなるが、一方、VF1、VF2は緩やかに大きくなる。
ここで、カレントミラー回路からの出力電流が等しいとすると、

I1＝I2 (150)
となる。
また、電流I1は直列接続される抵抗R1とダイオードD1に流れるI1Aと直列抵抗(R3a＋R3b)に流れるI1Bとに分流される。
同様に電流I2は直列接続される抵抗R2とN個並列接続されたダイオードD2に共通に流れるI2Aと直列抵抗(R4a＋R4b)に流れるI2Bとに分流される。
したがって、
I1＝I1A＋I1B (151)
I2＝I2A＋I2B (152)
である。
また、

Figure 2008123480

Figure 2008123480

Figure 2008123480

Figure 2008123480
である。
ここで、OP amp（AP1）により２つの入力端子電圧が等しく（VA＝VB）なるように制御されるから、

Figure 2008123480
となっている。
ここで、簡単にするために、R3b＝R4bとすると、(157)式より、(154)式と(156)式が等しくなる。
したがって、

I1B＝I2B (158)
が成り立ち、(153)式と(155)式も等しくなる。
I1A＝I2A (159)
したがって、

ΔVF＝VF1−VF2＝VTln(N) (160)
の関係が成り立っていることがわかる。
また、V1とV2の関係は、

Figure 2008123480
と表わされる。
ここで、R3a＞R4aに設定すると、V1＞V2となる。また、N＞１のときにR1＜R2であるなら、図２１に図示したように、駆動電流I1、I2を正の温度特性になるようにすることができ、しかも正の温度特性を大きく設定できる。だだし、出力回路の電流−電圧変換回路には抵抗とダイオード（またはダイオード接続されたバイポーラトランジスタ）が直列接続されてなるから、基準電圧出力としてはダイオード（またはダイオード接続されたバイポーラトランジスタ）の低温時のVFよりも高く、1.205Vの間の電圧値、具体的には１V程度の値となる。
実際に、シミュレーション値を示すと、VDD＝1.5V時に、N＝４に設定し、R1＝1.25kΩ、R2＝1.375kΩ、R3a＝25kΩ、R3b＝R4b＝50kΩ、R4a＝22.85kΩ、R5＝1.72kΩとした場合に、
Vrefの値は、
−53℃で910.02ｍV、
27℃で916.52ｍV、
103℃で909.98mVと、お椀を伏せた型の特性が得られた。温度変動幅は0.72%に抑えられている。したがって、基準電圧を3/4程度に下げられる。
＜実施例１０＞
図４２は、本発明（請求項１９）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。
図６に示した番場基準電圧発生回路は、図１１に示したようなＴ型抵抗に変更することができる。当然ではあるが、図１１に示した基準電圧発生回路においてＴ型抵抗をπ型抵抗に変更しても等価になることは明白である。
図４２に示す回路は、図１１に示した従来の基準電圧発生回路において、Ｔ型抵抗をπ型抵抗に変更したものである。この場合には、図６に示した従来の番場基準電圧発生回路において、ＯＰ amp(AP1)の２つの入力端子間に新たに抵抗R5を追加したことに相当している。
本実施例の動作を以下に説明する。 図４２において、回路の安定動作時には、ＯＰ amp(AP1)に制御されてVA＝VBになっている。したがって、抵抗R5には電流が流れないから回路動作は同一である。ただし、起動時にVA≠VBとなっても、抵抗R5を介して、電圧の高い端子から電圧の低い端子へ電流が流れるから、安定動作条件であるVA＝VBに至るまでの時間がこれまでの従来の番場基準電圧発生回路よりも短くなるものと期待される。
実際に、シミュレーション値を示すと、VDD＝1.3V時に、N＝４に設定し、R1＝0.518kΩ、R2＝R3＝R4＝19kΩ、R5＝5kΩとした場合に、
Vrefの値は、
−53℃で367.82ｍV、
27℃で368.7ｍV、
107℃で368.02mVと、お椀を伏せた型の特性が得られた。温度変動幅は0.24%に抑えられている。
＜発明の他の実施の形態＞
図４３は、本発明（請求項２０）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。
図４３は、図４２において並列接続されている２つの抵抗R2、R4を、分圧抵抗（R2a、R2b）、(R4a、R4b)に変更してOP amp(AP1)への入力電圧を下げたものである。回路動作においては、およそ変化はない。したがって、図４２と同様の基準電圧が得られる。
＜実施例１１＞
図４４は、本発明（請求項２１）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。さらに、図１１に示した従来の基準電圧発生回路においてT型抵抗の共通端子をカレントミラー回路からの電流で駆動しても低電圧の基準電圧を得ることができる。
図４４において、MOSトランジスタM1とM2とＭ３とＭ４はカレントミラー回路を構成し、共通ゲート電圧は、OP amp(AP1)により、OP ampの２つの入力端子電圧が等しくなるように制御され、それにより、カレントミラー回路に流れる電流I1、I2、I3、I4が決定される。
ここで、比較される第１の電流−電圧変換回路はダイオードＤ１（またはダイオード接続されたバイポーラトランジスタ）からなり、第２の電流−電圧変換回路は抵抗R1とダイオードD2（またはダイオード接続されたバイポーラトランジスタ）が直列接続されている。ただし、ここでは、第１の電流−電圧変換回路と第２の電流−電圧変換回路ではダイオードの個数が異なるものとする。比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路では並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数を１：Nとする。具体的には第１の電流−電圧変換回路では1個のダイオードとし、第２の電流−電圧変換回路では２〜４個のダイオードを並列接続することを考える。
さらに、ＭＯＳトランジスタM3からの電流I3は抵抗R4を駆動し、抵抗R4の端子はそれぞれ抵抗R2とR3を介して第１の電流−電圧変換回路と第２の電流−電圧変換回路の被制御端子に接続されている。
また、出力回路は抵抗R5からなり、ＭＯＳトランジスタM４からの電流I4により駆動されて、基準電圧Vrefを出力している。
本実施例の動作を以下に説明する。 図４４において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により２つの入力端子電圧が等しく（VA＝VB）なるように制御される。
ここで、カレントミラー回路（M1、M2、M3、M4）からの出力電流が等しいとすると、

I1＝I2＝I3＝I4 (162)
となる。
ここで、抵抗R4の端子電圧をVCとすると、抵抗R2、R3を介してそれぞれVAからVCへとVBからVCへ電流が流れる。
したがって、抵抗R4に流れる電流はこれらの電流の和になり、
VC＝R4{I3＋(VA−VC)/R2＋(VB−VC)/R3} (163)
と表わされる。
また、
VA＝VF1 (164)
であるから、R2＝R3に設定すれば、
(VA−VC)/R2＝(VB−VC)/R3 (165)
となり、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2に流れる電流も互いに等しくなり、
ΔVF＝VF1−VF2＝VTln(N) (166)
と表わされる。
また、
I3＝I2＝(VF1−VF2)/R1＋(VF1−VC)/R2
＝ΔVF/R1＋（VF1−VC）/R2 (167)
と表わされる。
したがって、(163)式は、

Figure 2008123480
であるから、(146)式に代入してI3は以下のように求められる。

Figure 2008123480
したがって、基準電圧Vrefは

Figure 2008123480
となる。
ここで、{VF1＋(R2＋2R4)VTln(N)/R1}は温度特性を相殺した1.2V前後の電圧値に設定できる。具体的には、VF1はおよそ−1.9mV/℃の負の温度特性を持ち、VTは0.0853mV/℃の正の温度特性を持つから、温度特性を相殺するためには(R2＋2R4)ln(N)/R1の値は22.27に設定すれば良い。また、VTは常温では26mVであるから、(R2＋2R4)VTln(N)/R1は常温ではおよそ579ｍVとなる。したがって、VF1が常温で626mVであるとすると、{VF1＋(R2＋2R4))VTln(N)/R1}はほぼ1.205Vとなる。
こうして得られる基準電圧Vrefは(170)式に示したように、抵抗で分圧されて(R5/R4){(R2＋3R4)/(R2＋2R4)}倍される1.205V以下に設定可能な一定電圧であり、温度特性が相殺された定電圧である。したがって、基準電圧として利用できる。
実際に、シミュレーション値を示すと、VDD＝1.3V時に、N＝２に設定し、R1＝0.513kΩ、R2＝R3＝R4＝6.15kΩ、R5＝5kΩとした場合に、
Vrefの値は、
−53℃で367.82ｍV、
27℃で368.7ｍV、
107℃で368.02mVと、お椀を伏せた型の特性が得られた。温度変動幅は0.29%に抑えられている。
＜発明の他の実施の形態＞
図４５は、本発明（請求項２２）のCMOS基準電圧発生回路の第1の実施例の回路構成を示す図である。図４５においては、図４２に示したＣＭＯＳ基準電圧発生回路においてダイオードの温度非直線性を補償する補償回路を追加している。すなわち、カレントミラー回路に追加されたトランジスタM4はダイオードD3を駆動している。さらに抵抗R6、R7を介してそれぞれダイオードD3と第1の電流−電圧変換回路（D1、R4）と第2の電流−電圧変換回路（R1、D2、R2）との間が接続されている。
本実施例の動作を以下に説明する。図４５において、図４２に追加されたトランジスタM4とダイオードD3、抵抗R6、R7はダイオードの温度非直線性を補償する補償回路である。
実際に、シミュレーション値を示すと、VDD＝1.3V時に、N＝2に設定し、R1＝0.5737kΩ、R2＝R4＝R5＝19kΩ、R6＝R7＝3kΩ、R3＝5kΩとした場合に、
Vrefの値は、
−53℃で328.029mV、
−10℃で328.319mV、
27℃で328.95ｍV、
70℃で328.983ｍV、
107℃で328.943mVと、波型の特性が得られた。温度変動幅は0.034％に抑えられている。
＜発明の更なる他の実施の形態＞
図４６は、本発明（請求項２２）のCMOS基準電圧発生回路の第2の実施例の回路構成を示す図である。図４６においては、図４３に示したＣＭＯＳ基準電圧発生回路においてダイオードの温度非直線性を補償する補償回路を追加している。すなわち、カレントミラー回路に追加されたトランジスタM4はダイオードD3を駆動している。さらに抵抗R6、R7を介してそれぞれダイオードD3と第1の電流−電圧変換回路と第2の電流−電圧変換回路との間が接続されている。
図４６のように、図４５における並列接続された抵抗R2、R4はそれぞれ分圧抵抗R2a、R2b、R4a、R4bに分割すれば、OP amp１、OP amp2のそれぞれの入力電圧を下げることができる。ただし、R2a＝R4a、R2b＝R4bである。
＜発明の更なる他の実施の形態＞
図４７は、本発明（請求項２２）のＣＭＯＳ基準電圧発生回路の第3の実施例の回路構成を示す図である。同様に、図４７においては、図４４に示したＣＭＯＳ基準電圧発生回路において、ダイオードの温度非直線性を補償する補償回路を追加している。すなわち、カレントミラー回路に追加されたトランジスタM5は、ダイオードD3を駆動している。さらに、抵抗R6、R7を介してそれぞれダイオードD3と第1の電流−電圧変換回路（Ｄ１）と第2の電流−電圧変換回路（R1、D2）との間が接続されている。
実際に、シミュレーション値を示すと、VDD＝1.3V時に、N＝2に設定し、R1＝0.58367kΩ、R2＝R3＝R4＝6.15kΩ、R6＝R7＝3kΩ、R5＝5kΩとした場合に、
Vrefの値は、
−53℃で255.103mV、
27℃で255.35ｍV、
103℃で255.1mVと、お椀を伏せた型の特性が得られた。温度変動幅は0.098％に抑えられている。
＜発明の更なる他の実施の形態＞
図４８は、本発明（請求項２３）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。図４８においては、図１１に示した従来回路のＣＭＯＳ基準電圧発生回路において、ダイオードの温度非直線性を補償する補償回路を追加している。すなわち、カレントミラー回路に追加されたトランジスタM4はダイオードD3を駆動している。さらに抵抗R6、R7を介してそれぞれダイオードD3と第1の電流−電圧変換回路と第2の電流−電圧変換回路との間が接続されている。
実際に、シミュレーション値を示すと、VDD＝1.3V時に、N＝2に設定し、R1＝0.574kΩ、R2＝R3＝R4＝6.34kΩ、R5＝5kΩ、R6＝R7＝3kΩとした場合に、
Vrefの値は、
−53℃で327.735mV、
−20℃で327.638mV、
27℃で327.6833ｍV、
80℃で327.7292mV、
107℃で327.6996 mVと、波型の特性が得られた。温度変動幅は0.03％に抑えられている。
＜実施例１２＞
図４９は、本発明（請求項２４）のＣＭＯＳ基準電圧発生回路の回路構成を示す図である。
図４９においては、図６に示したCMOS基準電圧発生回路においてダイオードの温度非直線性を補償する補償回路を追加している。すなわち、MOSトランジスタM1とM2とＭ３とM4は電流比が１：１：１の第１のカレントミラー回路を構成し、この第１のカレントミラー回路に追加されたトランジスタM4はダイオードD3を駆動している。さらにトランジスタM５とM6からなる第2のカレントミラー回路がそれぞれ抵抗R5とR6を介して、前記追加されたダイオードD3の端子電圧と前記抵抗R5の端子電圧が等しくなるように、第2のOP amp（AP2）によりゲート電圧が制御されて第1と第２の電流−電圧変換回路へ電流を供給している。
図４９では、抵抗R5の端子電圧を比較電圧にしているが、抵抗R６の端子電圧を用いても同様の効果が得られる。すなわち、比較電圧を得るための抵抗は所望の値に設定する必要があるが、比較電圧を得るために用いない方の抵抗の値は任意の値で良い。
本実施例の動作を以下に説明する。図４９において、図６に追加されたトランジスタM4とダイオードD3、抵抗R5、R6とOP amp（AP2）はダイオードの温度非直線性を補償する補償回路である。
実際に、シミュレーション値を示すと、VDD＝1.3V時に、N＝2に設定し、R1＝0.54023kΩ、R2＝R4＝19kΩ、R5＝R6＝5kΩ、R3＝5kΩとした場合に、
Vrefの値は、
−53℃で342.6753mV、
−10℃で342.609mV、
27℃で342.6387ｍV、
80℃で342.6735ｍV、
107℃で342.6627mVと、波型の特性が得られた。温度変動幅は0.0196％に抑えられている。
＜実施例１３＞
図５０は、本発明（請求項２５）のＣＭＯＳ基準電圧発生回路の第1の実施例の回路構成を示す図である。
図５０においては、図４２に示したCMOS基準電圧発生回路においてダイオードの温度非直線性を補償する補償回路を追加している。すなわち、MOSトランジスタM1とM2とM3とM4は電流比が１：１：１：１の第１のカレントミラー回路を構成し、この第１のカレントミラー回路に追加されたトランジスタM4はダイオードD3を駆動している。さらにトランジスタM５とM6からなる第2のカレントミラー回路がそれぞれ抵抗R6とR7を介して、前記追加されたダイオードD3の端子電圧と前記抵抗R5の端子電圧が等しくなるように、第2のOP amp（AP2）によりゲート電圧が制御されて第1と第２の電流−電圧変換回路へ電流を供給している。
図５０では、抵抗R6の端子電圧を比較電圧にしているが、抵抗R7の端子電圧を用いても同様の効果が得られる。すなわち、比較電圧を得るための抵抗は、所望の値に設定する必要があるが、比較電圧を得るために用いない方の抵抗の値は任意の値で良い。
本実施例の動作を以下に説明する。図５０において、図４２に追加されたトランジスタM4とダイオードD3、抵抗R6、R7とOP amp（AP2）はダイオードの温度非直線性を補償する補償回路である。
実際に、シミュレーション値を示すと、VDD＝1.3V時に、N＝2に設定し、R1＝0.54187kΩ、R2＝R4＝R5＝19kΩ、R6＝R7＝5kΩ、R3＝5kΩとした場合に、
Vrefの値は、
−53℃で342.283mV、
−10℃で342.2278mV、
27℃で342.252ｍV、
80℃で342.2829ｍV、
107℃で342.271mVと、波型の特性が得られた。温度変動幅は0.0159％に抑えられている。
＜発明の他の実施の形態＞
図５１は、本発明（請求項２５）のＣＭＯＳ基準電圧発生回路の第２の実施例の回路構成を示す図である。
図５１においては、図４４に示したCMOS基準電圧発生回路においてダイオードの温度非直線性を補償する補償回路を追加している。すなわち、MOSトランジスタM1とM2とMとM4は電流比が１：１：１：１の第１のカレントミラー回路を構成し、この第１のカレントミラー回路に追加されたトランジスタM4はダイオードD3を駆動している。
さらにトランジスタM6とM7からなる第2のカレントミラー回路がそれぞれ抵抗R6とR7を介して、前記追加されたダイオードD3の端子電圧と前記抵抗R6の端子電圧が等しくなるように、第2のOP amp（AP2）によりゲート電圧が制御されて、第1の電流−電圧変換回路（Ｄ１）と第２の電流−電圧変換回路（抵抗R1とＮ個のダイオードD2）へ電流を供給している。
図５１では抵抗R6の端子電圧を比較電圧にしているが、抵抗R7の端子電圧を用いても同様の効果が得られる。すなわち、比較電圧を得るための抵抗は所望の値に設定する必要があるが、比較電圧を得るために用いない方の抵抗の値は任意の値で良い。
本実施例の動作を以下に説明する。 図５１において、図４４に追加されたトランジスタM5とダイオードD3、抵抗R6、R7とOP amp（AP2）はダイオードの温度非直線性を補償する補償回路である。
実際に、シミュレーション値を示すと、VDD＝1.3V時に、N＝2に設定し、R1＝0.56518kΩ、R2＝R3＝R4＝6.15kΩ、R6＝R7＝4kΩ、R5＝5kΩとした場合に、
Vrefの値は、
−53℃で258.512mV、
−20℃で258.4962mV、
27℃で258.5073ｍV、
60℃で258.5139ｍV、
107℃で258.496mVと、波型の特性が得られた。温度変動幅は0.0685％に抑えられている。
＜実施例１４＞
図５２は、本発明（請求項２６）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。
図５２においては、図１１に示したCMOS基準電圧発生回路においてダイオードの温度非直線性を補償する補償回路を追加している。すなわち、MOSトランジスタM1とM2とM3とM4は電流比が１：１：１：１の第１のカレントミラー回路を構成し、この第１のカレントミラー回路に追加されたトランジスタM3はダイオードD3を駆動している。さらにトランジスタM５とM6からなる第2のカレントミラー回路がそれぞれ抵抗R6とR7を介して、前記追加されたダイオードD3の端子電圧と前記抵抗R6の端子電圧が等しくなるように、第2のOP amp（AP2）によりゲート電圧が制御されて第1と第２の電流−電圧変換回路へ電流を供給している。
図５２では抵抗R6の端子電圧を比較電圧にしているが、抵抗R7の端子電圧を用いても同様の効果が得られる。すなわち、比較電圧を得るための抵抗は所望の値に設定する必要があるが、比較電圧を得るためには用いない方の抵抗の値は任意の値で良い。
本実施例の動作を以下に説明する。図５２において、図１１に追加されたトランジスタM3とダイオードD3、抵抗R6、R7とOP amp（AP2）はダイオードの温度非直線性を補償する補償回路である。
実際に、シミュレーション値を示すと、VDD＝1.3V時に、N＝2に設定し、R1＝0.54245kΩ、R2＝R3＝R4＝6.34kΩ、R6＝R7＝5kΩ、R5＝5kΩとした場合に、
Vrefの値は、
−53℃で341.9005mV、
−10℃で341.8455mV、
27℃で341.87ｍV、
80℃で341.9017ｍV、
107℃で341.89mVと、波型の特性が得られた。温度変動幅は0.0164％に抑えられている。
＜実施例１５＞
図５３は、本発明（請求項２７）のＣＭＯＳ基準電圧発生回路の回路構成を示す図である。
図５３において、MOSトランジスタM1とM2とＭ３は電流比がＫ：１：１のカレントミラー回路を構成し、定電流I0で駆動されるＭＯＳトランジスタM３により、ＭＯＳトランジスタM１およびＭ２にそれぞれＩ１(＝KI0)、I2(＝I0)の電流が流れる。共通ゲート電圧はOP amp(AP1)により、OP ampの２つの入力端子電圧が等しくなるように制御される。
ここで、比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）からなる。ただし、ここでは第１の電流−電圧変換回路と第２の電流−電圧変換回路ではダイオードの個数が異なるものとする。比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路では並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数を１：Nとする。具体的には第１の電流−電圧変換回路では1個のダイオードとし、第２の電流−電圧変換回路では２〜４個のダイオードを並列接続することを考える。
さらに、第１の電流−電圧変換回路であるダイオード（またはダイオード接続されたバイポーラトランジスタ）D1の他方の端子は接地され、第２の電流−電圧変換回路であるダイオード（またはダイオード接続されたバイポーラトランジスタ）D２の他方の端子はOP amp(AP1)の出力に接続されて、第１の電流−電圧変換回路と第２の電流−電圧変換回路の端子電圧が等しくなるように制御されている。
また、出力回路は第２の電流−電圧変換回路であるダイオード（またはダイオード接続されたバイポーラトランジスタ）D２の順方向電圧を分圧する抵抗R１とR2からなり、その分圧電圧を基準電圧Vrefとして出力している。
本実施例の動作を以下に説明する。 図５３において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により２つの入力端子電圧が等しく（VA＝VB）なるように制御される。
ここで、カレントミラー回路からの出力電流I1とI2の電流比がK:１であるから、
I1＝KI0 (171)
I2＝I0 (172)
である。
D1を単位ダイオード（またはダイオード接続されたバイポーラトランジスタ）とし、D2を単位ダイオード（またはダイオード接続されたバイポーラトランジスタ）がN個並列接続されているとすると、D1とD2の電圧差ΔVFは

ΔVF＝VF1−VF2＝VTln(KN) (173)
と表わされる。
ここで、VTは0.0853mV/℃の正の温度特性を持つから、この電圧差は正の温度特性を持ち、グランドとOP amp(AP1)の出力電圧との間に現れる。
一方、D1の順方向電圧VF1はおよそ−1.9mV/℃の負の温度特性を持つから、温度特性を相殺するためには、D1とD2の電圧差ΔVFとダイオード（またはダイオード接続されたバイポーラトランジスタ）の順方向電圧VFとで相殺すれば良い。ただし、D1とD2の電圧差ΔVFは、VTが常温では26mVであるから、例えばKN＝55としても、ln(KN)＝4しかならず、ΔVF＝VTln(KN)＝104mVにしかならない。
したがって、ΔVF＝VTln(KN)の温度特性は＋0.3412 mV/℃となる。すなわち、ダイオード（またはダイオード接続されたバイポーラトランジスタ）の順方向電圧VFを1/5.5686にして重荷付け加算すれば良い。ここで、分圧抵抗R1、R2を十分に大きな値に設定して分圧抵抗に流れる電流を無視する。VF2が常温でおよそ579ｍVとなるものとすると、分圧電圧は104mVとなり、重荷付け加算した温度特性が相殺された一定電圧としておよそ208mVが得られる。尚、このときのVF1は常温でおよそ683mVである。
また、図５３では分圧抵抗R1をVBに接続しているが、これをVAに接続しても同等の特性が得られる。
＜実施例を示す具体的回路＞
図５４においては、図５３で示した回路において、定電流源I0を、逆ワイドラーカレントミラー回路を自己バイアス化した基準電流回路から供給した回路例を示す。ここで、I0は正の温度特性を持つようになる。ただし、ΔVFは常温でも100mV前後かそれ以下の電圧値にしかならないために、留意する必要がある。
実際に、シミュレーション値を示すと、VDD＝1.2V時に、N＝6、K1＝2、K2＝9、K3＝4に設定し、R0＝70kΩ、R1＝2187kΩ、R2＝200kΩ、R3＝250kΩ、R4＝500kΩ、C1＝50pFとした場合に、
Vrefの値は、
−53℃で145.36mV、
−40℃で145.362mV、
27℃で145.07ｍV、
103℃で145.35 mVと、お椀を伏せた型の特性が得られた。温度変動幅は0.68％に抑えられている。
＜実施例１６＞
図５５は、本発明請求項２８に記載されたＣＭＯＳ基準電圧発生回路の回路構成を示す図である。図５３に示した回路においては、対グランド間に発生する正の温度特性を持つΔVFの値が、常温でも100mV前後かそれ以下の電圧値にしかならないために、確実な回路動作を確保するためには回路を工夫する必要がある。それであれば、図５５に示すような回路構成も考えられる。
図５５において、MOSトランジスタM1とM2とＭ３は電流比がＫ：１：１のカレントミラー回路を構成し、定電流I0で駆動されるＭＯＳトランジスタM３により、ＭＯＳトランジスタM１およびＭ２にそれぞれＩ１(＝KI0)、I2(＝I0)の電流が流れる。共通ゲート電圧はOP amp(AP1)により、OP ampの２つの入力端子電圧が等しくなるように制御される。ここで、比較される第１の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）からなり、第２の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）と分圧抵抗R1、R2からなる。
ただし、ここでは第１の電流−電圧変換回路と第２の電流−電圧変換回路ではダイオードの個数が異なるものとする。比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路では並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数を１：Nとする。
具体的には第１の電流−電圧変換回路では1個のダイオードＤ１とし、第２の電流−電圧変換回路では２〜６個のダイオードＤ２を並列接続することを考える。
さらに、第１の電流−電圧変換回路であるダイオード（またはダイオード接続されたバイポーラトランジスタ）D1の他方の端子は接地され、第２の電流−電圧変換回路であるダイオード（またはダイオード接続されたバイポーラトランジスタ）D２の他方の端子はOP amp(AP1)の出力電圧で制御されるトランジスタのゲートに接続されて、第１の電流−電圧変換回路の端子電圧と第２の電流−電圧変換回路の分圧電圧が等しくなるように制御されている。
また、基準電圧出力Vrefは第２の電流−電圧変換回路であるダイオード（またはダイオード接続されたバイポーラトランジスタ）D２の下部電極から出力される。
本実施例の動作を以下に説明する。 図５５において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により２つの入力端子電圧が等しく（VA＝VB）なるように制御される。
ここで、カレントミラー回路からの出力電流I1とI2の電流比がK：１であるから、
I1＝KI0 (174)
I2＝I0 (175)
である。
D1を単位ダイオード（またはダイオード接続されたバイポーラトランジスタ）とし、D2を単位ダイオード（またはダイオード接続されたバイポーラトランジスタ）がN個並列接続されている。分圧抵抗R1、R2を十分に大きな値に設定して分圧抵抗に流れる電流を無視できるものとすると、D1とD2の電圧差ΔVFは
ΔVF＝VF1−VF2＝VTln(KN) (176)
と表わされる。
ここで、VTは0.0853mV/℃の正の温度特性を持つから、この電圧差は正の温度特性を持ち、グランドとOP amp(AP1)の出力電圧との間に現れる電圧に含まれている。
一方、D1の順方向電圧VF1はおよそ−1.9mV/℃の負の温度特性を持つ。また、D2の順方向電圧VF2もおよそ−1.9mV/℃の負の温度特性を持から、分圧抵抗R1、R2で分圧された電圧の温度特性も分圧抵抗比に縮小されて、

VA＝VF1＝VB (177)

Figure 2008123480
となる。
したがって、
Figure 2008123480
と求められる。
ここで、{VF1＋(R2/R1)VTln(KN)}は温度特性を相殺した1.2V前後の電圧値に設定できる。具体的には、VF1はおよそ−1.9mV/℃の負の温度特性を持ち、VTは0.0853mV/℃の正の温度特性を持つから、温度特性を相殺するためには(R2/R1)ln(KN)の値は22.27に設定すれば良い。また、VTは常温では26mVであるから、(R2/R1)VTln(KN)は常温ではおよそ579ｍVとなる。したがって、VF1が常温で626mVであるとすると、{VF1＋(R2/R1)VTln(KN)}はほぼ1.205Vとなる。
こうして得られる基準電圧Vrefは(179)式に示したように、抵抗で分圧電圧されてR1/(R1＋R2)倍される1.205V以下に設定される温度特性が相殺された一定電圧である。したがって、基準電圧として利用できる。
＜実施例を示す具体的回路＞
図５６は、本発明（請求項２８）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。図５６は、図５５で示した回路において、定電流源I0を、逆ワイドラーカレントミラー回路を自己バイアス化した基準電流回路から供給した回路例を示している。ここで、I0は正の温度特性を持つようになる。
実際に、シミュレーション値を示すと、VDD＝1.2V時に、N＝6、K1＝2、K2＝9、K3＝4、に設定し、R1＝200kΩ、R2＝2220kΩ、R3＝250kΩ、R4＝500kΩ、C1＝50pFとした場合に、
Vrefの値は、
−53℃で144.94mV、
0℃で145.28mV、
27℃で145.34ｍV、
103℃で144.9mVと、お椀を伏せた型の特性が得られた。電源電圧が一定の場合に、温度変動幅は1％以内に抑えられている。
＜実施例１７＞
図５７は、本発明（請求項２９）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。図５４に示した回路を自己バイアス化することで、図５６に示したような基準電流回路を省略することができる。図５７に示した基準電圧発生回路も、図７に示した回路トポロジに属している。
図５７において、MOSトランジスタM1とM2とＭ３は電流比が１：１：１のカレントミラー回路を構成し、それぞれのＭＯＳトランジスタM1、M2、M3によりそれぞれＩ１、I2、I3の電流が流れている。共通ゲート電圧はOP amp(AP1)により、OP ampの２つの入力端子電圧が等しくなるように制御される。ここで、比較される第１の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）からなり、第２の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）と分圧抵抗R1、R2とそれらに直列接続される抵抗R3からなる。
ただし、ここでは第１の電流−電圧変換回路と第２の電流−電圧変換回路ではダイオードの個数が異なるものとする。比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路では並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数を１：Nとする。具体的には第１の電流−電圧変換回路では1個のダイオードとし、第２の電流−電圧変換回路では２〜４個のダイオードを並列接続することを考える。
さらに、第１の電流−電圧変換回路であるダイオード（またはダイオード接続されたバイポーラトランジスタ）D1の他方の端子は接地され、第２の電流−電圧変換回路であるダイオード（またはダイオード接続されたバイポーラトランジスタ）D２と分圧抵抗R1、R2とそれらに直列接続される抵抗R3の他方の端子は接地され、OP amp(AP1)により、第１の電流−電圧変換回路の端子電圧と第２の電流−電圧変換回路の分圧電圧が等しくなるように制御されている。
また、基準電圧出力Vrefは電流I3が抵抗R4により電圧変換されて出力される。
本実施例の動作を以下に説明する。 図５７において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により２つの入力端子電圧が等しく（VA＝VB）なるように制御される。
ここで、カレントミラー回路からの出力電流I1とI2とI3の電流比が１：１：１であるから、

I1＝I2＝I3 (180)
である。
D1を単位ダイオード（またはダイオード接続されたバイポーラトランジスタ）とし、D2を単位ダイオード（またはダイオード接続されたバイポーラトランジスタ）がN個並列接続されているものとする。分圧抵抗R1、R2を十分に大きな値に設定して分圧抵抗に流れる電流を無視できるものとすると、D1とD2の電圧差ΔVFは、

ΔVF＝VF1−VF2＝VTln(N) (181)
と表わされる。ここで、VTは0.0853mV/℃の正の温度特性を持つから、この電圧差は正の温度特性を持つ。
一方、D1の順方向電圧VF1はおよそ−1.9mV/℃の負の温度特性を持つ。
また、D2の順方向電圧VF2もおよそ−1.9mV/℃の負の温度特性を持から、分圧抵抗R1、R2で分圧された電圧の温度特性も分圧抵抗比に縮小されて、

VA＝VF1＝VB (182)

Figure 2008123480
となる。
したがって、
Figure 2008123480
と求められる。
したがって、

Figure 2008123480
と求められる。
ここで、{VF1＋(R2/R1)VTln(N)}は温度特性を相殺した1.2V前後の電圧値に設定できる。具体的には、VF1はおよそ−1.9mV/℃の負の温度特性を持ち、VTは0.0853mV/℃の正の温度特性を持つから、温度特性を相殺するためには(R2/R1)ln(N)の値は22.27に設定すれば良い。また、VTは常温では26mVであるから、(R2/R1)VTln(N)は常温ではおよそ579ｍVとなる。したがって、VF1が常温で626mVであるとすると、{VF1＋(R2/R1)VTln(N)}はほぼ1.205Vとなる。
こうして得られる基準電圧Vrefは、(185)式に示したように、抵抗で分圧電圧されて(R4/R3){R1/(R1＋R2)}倍される1.205V以下に設定される温度特性が相殺された一定電圧である。したがって、基準電圧として利用できる。
＜発明の他の実施の形態＞
図５８は、本発明（請求項３０）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。図５７においては、D2と分圧抵抗R1、R2に直列に接続される抵抗R3が接地されていた。しかし、D2が接地されてしか実現できずに、フローティングでは利用できない場合も想定されよう。図５８に示した基準電圧発生回路も図７に示した回路トポロジに属している。
図５８において、MOSトランジスタM1とM2とM3は電流比が１：１：１のカレントミラー回路を構成し、それぞれのＭＯＳトランジスタM1、M2、M3によりそれぞれI1、I2、I3の電流が流れている。共通ゲート電圧はOP amp(AP1)により、OP ampの２つの入力端子電圧が等しくなるように制御される。
ここで、比較される第１の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）からなり、第２の電流−電圧変換回路は抵抗R1と直列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）とそれらに並列接続される分圧抵抗R2、R3とからなる。ただし、ここでは第１の電流−電圧変換回路と第２の電流−電圧変換回路ではダイオードの個数が異なるものとする。比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路では並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数を１：Nとする。具体的には第１の電流−電圧変換回路では1個のダイオードとし、第２の電流−電圧変換回路では２〜４個のダイオードを並列接続することを考える。
さらに、第１の電流−電圧変換回路であるダイオード（またはダイオード接続されたバイポーラトランジスタ）D1の他方の端子は接地され、第２の電流−電圧変換回路である抵抗R1と直列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）D２とそれらに並列接続される分圧抵抗R2、R3の他方の端子は接地され、OP amp(AP1)により、第１の電流−電圧変換回路の端子電圧と第２の電流−電圧変換回路の分圧電圧が等しくなるように制御されている。
また、基準電圧出力Vrefは電流I3が抵抗R4により電圧変換されて出力される。
本実施例の動作を以下に説明する。 図５８において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により２つの入力端子電圧が等しく（VA＝VB）なるように制御される。
ここで、カレントミラー回路からの出力電流I1とI2とI3の電流比が１：１：１であるから、
I1＝I2＝I3 (186)
である。
また、
VA＝VF1＝VB (187)

Figure 2008123480
となる。
したがって、D1を単位ダイオード（またはダイオード接続されたバイポーラトランジスタ）とし、D2を単位ダイオード（またはダイオード接続されたバイポーラトランジスタ）がN個並列接続されている。分圧抵抗R2、R3を十分に大きな値に設定して分圧抵抗に流れる電流を無視できるものとすると、D1とD2の電圧差ΔVFは、
ΔVF＝VF1−VF2＝VTln(N) (189)
と表わされる。
ここで、VTは0.0853mV/℃の正の温度特性を持つから、この電圧差は正の温度特性を持つ。
一方、D1の順方向電圧VF1はおよそ−1.9mV/℃の負の温度特性を持つ。また、D2の順方向電圧VF2もおよそ−1.9mV/℃の負の温度特性を持から、分圧抵抗R2、R3で分圧された電圧の温度特性も分圧抵抗比に縮小される。
したがって、(188)式より、

Figure 2008123480
と求められる。
よって、

Figure 2008123480
と求められる。
ここで、{VF1＋(R3/R2)VTln(N)}は温度特性を相殺した1.2V前後の電圧値に設定できる。具体的には、VF1はおよそ−1.9mV/℃の負の温度特性を持ち、VTは0.0853mV/℃の正の温度特性を持つから、温度特性を相殺するためには(R3/R2)ln(N)の値は22.27に設定すれば良い。また、VTは常温では26mVであるから、(R3/R2)VTln(N)は常温ではおよそ579ｍVとなる。したがって、VF1が常温で626mVであるとすると、{VF1＋(R3/R2)VTln(N)}はほぼ1.205Vとなる。
こうして得られる基準電圧Vrefは、(191)式に示したように、抵抗で分圧電圧されて(R4/R3)(R2/R1)倍される1.205V以下に設定される温度特性が相殺された一定電圧である。したがって、基準電圧として利用できる。
実際に、シミュレーション値を示すと、VDD＝1.3V時に、N＝4に設定し、R1＝2.6kΩ、R2＝23kΩ、R3＝500kΩ、R4＝10kΩとした場合に、
Vrefの値は、
−53℃で288.87mV、
27℃で368.1ｍV、
103℃で288.76mVと、お椀を伏せた型の特性が得られた。温度変動幅は0.4%程度に抑えられている。
＜発明の他の実施の形態＞
図５９は、本発明（請求項３１）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。第１の電流−電圧変換回路と第２の電流−電圧変換回路ではダイオードの個数が等しい場合には更にチップ面積を縮小できる。
図５９において、抵抗R5がソース抵抗として挿入されたMOSトランジスタM1とM2は非線形カレントミラー回路（Widlar current mirror）を構成し、ＭＯＳトランジスタM２とＭ３は電流比が１：１のカレントミラー回路を構成し、それぞれのＭＯＳトランジスタM1、M2、M3によりそれぞれＩ１、I2、I3の電流が流れている。共通ゲート電圧はOP amp(AP1)により、OP ampの２つの入力端子電圧が等しくなるように制御される。
ここで、比較される第１の電流−電圧変換回路はダイオード（またはダイオード接続されたバイポーラトランジスタ）からなり、第２の電流−電圧変換回路は抵抗R1と直列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）とそれらに並列接続される分圧抵抗R2、R3とからなる。ただし、ここでは第１の電流−電圧変換回路と第２の電流−電圧変換回路ではダイオードの個数が等しいものとする。比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路では並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数を１：１とする。具体的には第１の電流−電圧変換回路では1個のダイオードとし、第２の電流−電圧変換回路でも１個のダイオードとすることを考える。
さらに、第１の電流−電圧変換回路であるダイオード（またはダイオード接続されたバイポーラトランジスタ）D1の他方の端子は接地され、第２の電流−電圧変換回路である抵抗R1と直列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）D２とそれらに並列接続される分圧抵抗R2、R3の他方の端子は接地され、OP amp(AP1)により、第１の電流−電圧変換回路の端子電圧と第２の電流−電圧変換回路の分圧電圧が等しくなるように制御されている。
また、基準電圧出力Vrefは電流I3が抵抗R4により電圧変換されて出力される。
本実施例の動作を以下に説明する。 図５９において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により２つの入力端子電圧が等しく（VA＝VB）なるように制御される。
ここで、非線形カレントミラー回路(Widlar current mirror)からの出力電流I1とI2との電流の関係を求めてみる。
I1＝K1β(VGS1-VTH)2＝K1β(VGS2-I1R5−VTH)2 (192)
I2＝β(VGS2-VTH)2 (193)
と表わされる。
ここで、βは単位とトランジスタM2のトランスコンコクダクタンスパラメータであり、VTHはスレッショルド電圧である。
(192)式と(193)式から、I2＝0のときにI1＝0であるから、2次方程式の根に含まれる±は−を採用し、

Figure 2008123480
と求められる。
ここで、非線形カレントミラー回路(Widlar current mirror)は基準電流I2に対して出力電流I1は正の温度特性を持ち、VF1＜VF2に設定され、

Figure 2008123480
と表わされる。
一方、OP amp（AP1）により２つの入力端子電圧が等しく（VA＝VB）なるように制御されるから、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向時飽和電流をIsとすると、VA、VBはそれぞれ、

Figure 2008123480

Figure 2008123480
と表わされる。
ここで、VA＝VBであるから、(175)式と(176)式が等しくなるように制御される。しかし、本回路を解析的に示すことはもともと困難である。
けれども、簡略化すれば、定性的には、D1、D2ともに駆動電流が多少変化してもそれぞれの順方向電圧VF1、VF2はそれらの駆動電流値がおよそ対数圧縮されているために、およそ大きな変化は生じない。
したがって、VAは駆動電流I1が正の温度特性であっても、およそ−1.9mV/℃前後の負の温度特性を持って変化するのに対し、VBは抵抗R1とダイオード（またはダイオード接続されたバイポーラトランジスタ）D2が直列接続されており、D2の順方向電圧VF2の温度特性は同様におよそ−1.9mV/℃の負の温度特性となるが、分圧抵抗R2、R3により温度特性も抵抗分圧比に圧縮されるために、直列抵抗R1での電圧降下分でその温度特性を合わせ込まれなければならない。
したがって、駆動電流I2（＝I3）は正の温度特性が小さくなって負の温度特性に近づいて行くようになる必要がある。すなわち、駆動電流I1が正の温度特性を取り、逆に駆動電流I2（＝I3）は温度特性がほぼ零に近づく。
したがって、電流I3を抵抗R4により電圧変換して得られる基準電圧Vrefは温度特性が相殺された一定電圧に成し得る。ここで、R4を設定することでVrefを1.205V以下に設定できる。すなわち、基準電圧として利用できる。
実際に、シミュレーション値を示すと、VDD＝1.3V時に、K1＝4に設定し、R1＝1kΩ、R2＝11.4kΩ、R3＝500kΩ、R4＝15kΩ、R5＝2kΩとした場合に、
Vrefの値は、
−53℃で452.97mV、
0℃で454.43mV、
27℃で454.78ｍV、
103℃で452.87mVと、多少右に傾いたお椀を伏せた型の特性が得られた。温度変動幅は0.43%に抑えられている。
＜実施例１８＞
図６０は、本発明（請求項３２）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。図６０に示した基準電圧発生回路も、図７に示した回路トポロジに属している。
図６０において、MOSトランジスタM1とM2とＭ３は電流比が１：１：１のカレントミラー回路を構成し、それぞれのＭＯＳトランジスタM1、M2、M3によりそれぞれＩ１、I2、I3の電流が流れている。共通ゲート電圧はOP amp(AP1)により、OP ampの２つの入力端子電圧が等しくなるように制御される。
ここで、比較される第１の電流−電圧変換回路はダイオードD1（またはダイオード接続されたバイポーラトランジスタ）とそれに並列接続された抵抗R4からなり、第２の電流−電圧変換回路は抵抗R1と直列接続されるダイオードD2（またはダイオード接続されたバイポーラトランジスタ）とそれらに並列接続される分圧抵抗R2、R3とからなる。
ただし、ここでは第１の電流−電圧変換回路と第２の電流−電圧変換回路ではダイオードの個数が異なるものとする。比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路では並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数を１：Nとする。具体的には第１の電流−電圧変換回路では1個のダイオードとし、第２の電流−電圧変換回路では２〜４個のダイオードを並列接続することを考える。
さらに、第１の電流−電圧変換回路であるダイオード（またはダイオード接続されたバイポーラトランジスタ）D1とそれに並列接続された抵抗R4の他方の端子は接地され、第２の電流−電圧変換回路である抵抗R1と直列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）D２とそれらに並列接続される分圧抵抗R2、R3の他方の端子は接地され、OP amp(AP1)により、第１の電流−電圧変換回路の端子電圧と第２の電流−電圧変換回路の分圧電圧が等しくなるように制御されている。
また、基準電圧出力Vrefは電流I3が抵抗R4により電圧変換されて出力される。
本実施例の動作を以下に説明する。 図６０において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により２つの入力端子電圧が等しく（VA＝VB）なるように制御される。
ここで、カレントミラー回路からの出力電流I1とI2とI3の電流比が１：１：１であるから、
I1＝I2＝I3 (198)
である。
また、駆動電流I1はダイオードD1（またはダイオード接続されたバイポーラトランジスタ）に流れる電流I1Aと抵抗R4に流れる電流I1Bとに分流される。同様に、駆動電流I2は直列接続される抵抗R1とN個並列接続されたダイオードD2（またはダイオード接続されたバイポーラトランジスタ）に共通に流れる電流I2Aと直列接続された抵抗R2とR3に共通に流れる電流I2Bとに分流される。
ここで、
R3＝R4 (199)
とすると、VA＝VBが成り立つから、
I1B＝I2B (200)
である。
したがって、
I1A＝I2A (201)
である。
ここで、
ΔVF＝VF1−VF2 (202)
とおくと、
D1、D2に流れる電流が等しいから、
ΔVF＝VF1−VF2＝VTln(N) (203)
と表わされる。
ここで、VTは0.0853mV/℃の正の温度特性を持つから、この電圧差は正の温度特性を持つ。
ここで、抵抗R1とR2の共通端子電圧をVXとすると、

Figure 2008123480
であるから、

Figure 2008123480
となる。
したがって、分流される電流I2Aは

Figure 2008123480
となり、

Figure 2008123480
と表わされる。
よって、Vrefは、

Figure 2008123480
と求められる。
ここで、[VF1＋{R3/(R1＋R2)}VTln(N)]は温度特性を相殺した1.2V前後の電圧値に設定できる。具体的には、VF1はおよそ−1.9mV/℃の負の温度特性を持ち、VTは0.0853mV/℃の正の温度特性を持つから、温度特性を相殺するためには{R3/(R1＋R2)}ln(N)の値は22.27に設定すれば良い。また、VTは常温では26mVであるから、{R3/(R1＋R2)}VTln(N)は常温ではおよそ579ｍVとなる。したがって、VF1が常温で626mVであるとすると、{VF1＋{R3/(R1＋R2)}VTln(N)}はほぼ1.205Vとなる。
こうして得られる基準電圧Vrefは(208)式に示したように、抵抗で分圧電圧されてR5(R1＋R2)/(R1R3)倍される1.205V以下に設定される温度特性が相殺された一定電圧である。したがって、基準電圧として利用できる。
実際に、シミュレーション値を示すと、VDD＝1.3V時に、N＝3に設定し、R1＝1.445kΩ、R2＝2.7kΩ、R3＝R4＝100kΩ、R5＝15kΩとした場合に、
Vrefの値は、
−53℃で606.44mV、
27℃で607.78ｍV、
103℃で606.273mVと、お椀を伏せた型の特性が得られた。温度変動幅は0.25%程度に抑えられている。
＜発明の他の実施の形態＞
図６１は、本発明（請求項３３）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。図６１に示した基準電圧発生回路も図７に示した回路トポロジに属している。
図６０において、OP ampの入力電圧を下げることができる。図６１に示すように、D1に並列接続された抵抗R4を分割してR4aとR4bとし、同様に抵抗R3を分割してR3aとR3bとし、R3B＝R4Bとすれば、抵抗R4aとR4bの中点電圧VAと抵抗R3aとR3の中点電圧VBを等しくなるようにOP ampで制御することで図６０と同様の動作が実現できる。
実際に、シミュレーション値を示すと、VDD＝1.3V時に、N＝3に設定し、R1＝1.44kΩ、R2＋R3a＝52.77kΩ、R3a＝R3b＝R4b＝50kΩ、R5＝15kΩとした場合に、
Vrefの値は、
−53℃で615.53mV、
27℃で616.99ｍV、
103℃で615.62mVと、お椀を伏せた型の特性が得られた。温度変動幅は0.24%程度に抑えられている。
＜実施例１９＞
図６２は、本発明（請求項３４）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。さらに、ダイオード（またはダイオード接続されたバイポーラトランジスタ）を使用せずに全てがMOSトランジスタで構成できたらチップ面積を小さくできる。図６２は、図５４に示した基準電圧発生回路を、ダイオード（またはダイオード接続されたバイポーラトランジスタ）を使用せずに、全てMOSトランジスタで構成した場合の回路例に相当する。
図６２においては、図５４や図５６で用いた基準電流回路からMOSトランジスタM4で駆動電流I4を受けている。ダイオードであれば2端子であるが、MOSトランジスタであれば3端子であり、ソースから駆動電流I4を流し込み、ゲートを直接接地し、ドレインは抵抗R3を介して接地される。ゲート−ソース間電圧VGSは負の温度特性を持つが、正の温度特性を持つ駆動電流I3で駆動することでグランド−ドレイン間に挿入された抵抗R3の電圧降下は正の温度特性を持つ。したがって、ドレイン−ソース間電圧VDSを抵抗R1、R2で分圧することで負の温度特性を持つVDSを分圧加算でき、分圧端子から温度特性を相殺した基準電圧Vrefが得られる。
本実施例の動作を以下に説明する。 図６２においては、図５４や図５６で用いた基準電流回路から出力される基準電流の温度特性が特性に影響するから、この基準電流回路の回路から解析を行う。
ソース抵抗R0が挿入されたMOSトランジスタM1とMOSトランジスタM2は逆ワイドラーカレントミラー回路(Inverse-Widlar current mirror)を構成している。MOSトランジスタM1、M2はMOSトランジスタM6、M7により自己バイアスされている。
ここで、MOSトランジスタM1のドレイン電圧とMOSトランジスタM2のドレイン電圧がほぼ等しくなるように、MOSトランジスタM6、M7の共通ゲート電圧を供給するダイオード接続されたMOSトランジスタM8を付加し、ゲートがMOSトランジスタM2のドレインに接続されたMOSトランジスタM3により駆動している。また、この回路ではMOSトランジスタM3のゲート−ドレイン間に位相補償用に容量C1と抵抗R4を直列接続している。
いま、MOSトランジスタM2を単位トランジスタとしてMOSトランジスタM1を単位トランジスタのK1（＞1）倍とすると、MOSトランジスタM1、M2のそれぞれのドレイン電流I1、I2は
I1＝K1β(VGS1−VTH)2 (209)
I2＝β(VGS2−VTH)2＝β(VGS1＋I1R0―VTH)2 (210)
と表わされる。
ここで、I1＝I2とおいて、(209)式を(210)式に代入すると、

Figure 2008123480
となる。
両辺をI1（≠0）で割ると、

Figure 2008123480
となり、√I1 (＞0)に関する2次方程式が得られる。
これを解くと、

Figure 2008123480
と求められる。
したがって、I1は、
Figure 2008123480
と求められる。トランスコンダクタンスパラメータβは負の温度特性を持つから、I1(＝I2＝I3)は正の温度特性を持つことが理解される。
したがって、

Figure 2008123480
となり、基準電圧Vrefは、

Figure 2008123480
と表わされる。
ここで、ΔVは正の温度特性を持ち、VGS5は負の温度特性を持つ。したがって、{VGS5＋(R1/R2)ΔV}は温度特性が相殺されるように設定できる。さらに、係数R2/(R1＋R2)（＜1）が掛かるから1V以下の一定電圧にも設定可能である。
実際に、シミュレーション値を示すと、VDD＝1.0V時に、K1＝K2＝K3＝4に設定し、R0＝250kΩ、R1＝500kΩ、R2＝170kΩ、R3＝300kΩ、R4＝500kΩ、C1＝50pFとした場合に、
Vrefの値は、
−53℃で406.6mV、
−30℃で408.38mV、
0℃で406.3mV、
27℃で404.95ｍV、
40℃で404.81mV、
103℃で409.22mVと、波型の特性が得られた。電源電圧が一定の場合に、温度変動幅は1.09%に抑えられている。
＜実施例２０＞
図６３は、本発明（請求項３５）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。図６３に示した基準電圧発生回路も図７に示した回路トポロジに属している。図６３において、MOSトランジスタM1とM2とＭ３は電流比が１：１：１のカレントミラー回路を構成し、それぞれのＭＯＳトランジスタM1、M2、M3によりそれぞれＩ１、I2、I3の電流が流れている。共通ゲート電圧は、OP amp(AP1)により、OP ampの２つの入力端子電圧が等しくなるように制御される。
ここで、比較される第１の電流−電圧変換回路はダイオードD1（またはダイオード接続されたバイポーラトランジスタ）からなり、第２の電流−電圧変換回路はダイオードD2（またはダイオード接続されたバイポーラトランジスタ）とそれに並列接続される抵抗R2とそれらに直列接続される抵抗R1とからなる。ただし、ここでは第１の電流−電圧変換回路と第２の電流−電圧変換回路ではダイオードの個数が異なるものとする。比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路では並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数を１：Nとする。具体的には第１の電流−電圧変換回路では1個のダイオードとし、第２の電流−電圧変換回路では２〜４個のダイオードを並列接続することを考える。
また、基準電圧出力Vrefは電流I3が抵抗R3により電圧変換されて出力される。
本実施例の動作を以下に説明する。 図６３において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により２つの入力端子電圧が等しく（VA＝VB）なるように制御される。I-V1はダイオード単体であるからVA＝VF1である。
ここで、カレントミラー回路からの出力電流I1とI2とI3の電流比が１：１：１であるから、

Figure 2008123480
となっている。
得られる基準電圧Vrefは

Vref＝R3I3＝ΔVFR3/R1 (218)
と表わされる。
ここで、

Figure 2008123480
とも表わされる。
ここで、VTは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4％〜0％〜＋28.8％の変化率となる。しかし、±76℃の温度変化幅は152°であるから、変化率51.2％を温度変化幅で割ると高々−0.337％/℃に過ぎない。この程度の温度変化であれば、
{1−VF1/(I1R2)}/{1−VF2/(I1R3)}
に持たせることが可能であるように思われる。
実際に、シミュレーション値を示すと、VDD＝1.3V時に、N=3に設定し、R1=6.8065kΩ、R2=120kΩ、R3=20kΩとした場合に、
Vrefの値は、
−53℃で165.872mV、
−20℃で165.593mV、
0℃で165.637mV、
27℃で165.77ｍV、
60℃で165.873mV、
107℃で165.592mVと、波型の特性が得られた。電源電圧が一定の場合に、温度変動幅は0.17％に抑えられている。
＜実施例２１＞
図６４は、本発明（請求項３６）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。図６４に示した基準電圧発生回路も図７に示した回路トポロジに属している。
図６４において、MOSトランジスタM1とM2とＭ３は電流比が１：１：１のカレントミラー回路を構成し、それぞれのＭＯＳトランジスタM1、M2、M3によりそれぞれI1、I2、I3の電流が流れている。共通ゲート電圧はOP amp(AP1)により、OP amp(AP1)の２つの入力端子電圧が等しくなるように制御される。ここで、比較される第１の電流−電圧変換回路はダイオードD1（またはダイオード接続されたバイポーラトランジスタ）とそれに並列接続された抵抗R2からなり、第２の電流−電圧変換回路はダイオードD2（またはダイオード接続されたバイポーラトランジスタ）とそれに並列接続される抵抗R3とそれらに直列接続される抵抗R1とからなる。ただし、ここでは第１の電流−電圧変換回路と第２の電流−電圧変換回路ではダイオードの個数が異なるものとする。比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路では並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数を１：Nとする。具体的には第１の電流−電圧変換回路では1個のダイオードとし、第２の電流−電圧変換回路では２〜４個のダイオードを並列接続することを考える。
また、基準電圧出力Vrefは電流I3が抵抗R4により電圧変換されて出力される。
本実施例の動作を以下に説明する。 図６４において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により２つの入力端子電圧が等しく（VA＝VB）なるように制御される。I-V1はダイオードD1と抵抗R2が並列接続されているあるからVA＝VF1である。
ここで、カレントミラー回路からの出力電流I1とI2とI3の電流比が１：１：１であるから、

Figure 2008123480
となっている。
得られる基準電圧Vrefは
Vref＝R4I3＝ΔVFR4/R1 (221)
と表わされる。
ここで、

Figure 2008123480
とも表わされる。
ここで、VTは絶対温度に比例するから、±76℃の温度変化では224/300〜1〜376/300まで変化する。この指数値は2.10995〜2.71828〜3.501997となり、―22.4％〜0％〜＋28.8％の変化率となる。
しかし、±76℃の温度変化幅は152°であるから、変化率51.2％を温度変化幅で割ると高々−0.337％/℃に過ぎない。この程度の温度変化であれば、{1−VF1/(I1R2)}/{1−VF2/(I1R3)}に持たせることが可能であるように思われる。すなわち、図２０において、R3−R1を新たにR1に置き換えたのと等価である。
実際に、シミュレーション値を示すと、VDD＝1.3V時に、N=2に設定し、R1=0.9887kΩ、R2=70kΩ、R3=30kΩ、R4=20kΩとした場合に、
Vrefの値は、
−53℃で709.6mV、
−20℃で709.145mV、
0℃で709.21mV、
27℃で709.425ｍV、
60℃で709.605mV、
107℃で709.221mVと、波型の特性が得られた。電源電圧が一定の場合に、温度変動幅は0.0653％までに抑えられている。
＜実施例２２＞
図６５は、本発明（請求項３７）のＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。図６５に示した基準電圧発生回路は図２０に示した基準電圧発生回路において、第１の電流−電圧変換回路I-V1、第２の電流−電圧変換回路I-V2のそれぞれに並列抵抗を付加したものである。図６５に示した基準電圧発生回路も図７に示した回路トポロジに属している。
図６５において、MOSトランジスタM1とM2とＭ３は電流比が１：１：１のカレントミラー回路を構成し、それぞれのＭＯＳトランジスタM1、M2、M3によりそれぞれＩ１、I2、I3の電流が流れている。共通ゲート電圧はOP amp(AP1)により、OP amp(AP1)の２つの入力端子電圧が等しくなるように制御される。
ここで、比較される第１の電流−電圧変換回路はダイオードD1（またはダイオード接続されたバイポーラトランジスタ）とそれに並列接続される抵抗R2とそれらに直列接続される抵抗R1とさらにそれらに並列接続される抵抗R3からなり、第２の電流−電圧変換回路はダイオードD2（またはダイオード接続されたバイポーラトランジスタ）とそれに並列接続される抵抗R5とそれらに直列接続される抵抗R4とさらにそれらに並列接続される抵抗R6とからなる。
このように、第１の電流−電圧変換回路と第２の電流−電圧変換回路の回路トポロジは同一となっており、素子の整合性が向上するものと期待できる。ただし、ここでは、第１の電流−電圧変換回路と第２の電流−電圧変換回路ではダイオードの個数が異なるものとする。比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路では並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数を１：Nとする。具体的には第１の電流−電圧変換回路では1個のダイオードとし、第２の電流−電圧変換回路では２〜４個のダイオードを並列接続することを考える。
また、基準電圧出力Vrefは電流I3が抵抗R7により電圧変換されて出力される。
本実施例の動作を以下に説明する。 図６５において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により２つの入力端子電圧が等しく（VA＝VB）なるように制御される。
ここで、カレントミラー回路からの出力電流I1とI2とI3の電流比が１：１：１であるから、

Figure 2008123480
となっている。
また、OP ampでVA＝VBに制御されているから、(223)式から、

Figure 2008123480
と求められる。
したがって、

Figure 2008123480
と求められる。
得られる基準電圧Vrefは

Figure 2008123480
と表わされる。
ここで、定性的には、R3R4＞R1R6とすれば(R3R4VF1−R1R6VF2)は負の温度特性を持ち、R3R6ΔVFは正の温度特性を持つことになる。したがって、温度特性を相殺できる。
実際に、シミュレーション値を示すと、VDD＝1.3V時に、N=2に設定し、R1=1.2kΩ、R2=76kΩ、R3=97kΩ、R4=2.00505kΩ、R5=35kΩ、R6=100kΩ、R7=10kΩとした場合に、
Vrefの値は、
−53℃で448.564mV、
−20℃で448.3898mV、
0℃で448.4137mV、
27℃で448.4928ｍV、
70℃で448.5612mV、
107℃で448.446mVと、波型の特性が得られた。電源電圧が一定の場合に、温度変動幅は0.039％と極端に低い値に抑えられている。
＜従来回路と本発明回路の温度変動幅の一覧表＞
以上、本願発明と従来回路との比較のために、主な従来回路と本願発明の回路の温度変動幅を表にして図６６(a)と図６６(b)に示す。
＜発明の他の実施の形態１−１＞
これまでに詳細に説明した本請求項１、２の実施例（図２１、２２）では、所定の電圧が等しくなるように制御する制御手段として、OP ampの場合を例にして説明してきた。
しかし、本願発明者と同一発明者による特開2006-133916(US 2006/0091875 A1)や特開 2006-209212(US 2006/0164158 A1)に記載されているようにOP ampの代わりにカレントミラー回路を所定の電圧が等しくなるように制御する制御手段として用いることができることを付け加えておく。
具体的な図２２の基準電圧発生回路の元となる回路ブロックである図２１は図６７、図６８、図６９のように展開される。ただし、図６８や図６９のように、制御回路内のI-V変換回路はダイオード数が少ない第１の電流−電圧変換回路I-V1を選択するのがチップ面積を小さくする目的にかなうが、ダイオード数が多くなる第２の電流−電圧変換回路I-V2でも回路動作上は同一の効果が得られる。
図６７において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM４はそれぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM３とM４のカレントミラー回路はｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
したがって、トランジスタM1、M3には電流I1が流れ、第1の電流−電圧変換回路(I-V1)を駆動し、出力電圧Vrefを得ている。同様に、トランジスタM2、M4には電流I2が流れ、第2の電流−電圧変換回路(I-V2)を駆動し、出力電圧Vref'を得ている。ここで、第1の電流−電圧変換回路(I-V1)は図２２に示されるように、ダイオードと抵抗が直列接続されてなり、第2の電流−電圧変換回路(I-V2)はN個並列接続されたダイオードと抵抗が直列接続されている。
本実施例の動作を以下に説明する。図６７に示すように、自己バイアス化することで、図２１に示した構成におけるOP ampを省略することができる。
図６７において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM4は、それぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM３とM4のカレントミラー回路は、ｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
ここで、nチャネルトランジスタM1とM2に流れる電流は比例し、nチャネルトランジスタM1とM2とがトランジスタサイズが等しく、ｐチャネルトランジスタM3とM4とがトランジスタサイズが等しい場合には、nチャネルトランジスタM1とM2に流れる電流は等しくなる。
このようにして、自己バイアスされることで、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、第１の電流−電圧変換回路I-V1の端子電圧VAと第２の電流−電圧変換回路I-V2の端子電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図２１と同等の特性が得られ、基準電圧発生回路が実現できる。
ただし、上述した図６７に示した基準電圧発生回路においては、トランジスタのチャネル長変調の影響が出やすい。また、簡単にするためにスタートアップ回路は省略している。
＜発明の他の実施の形態１−２＞
図６８において、第１、第２の電流−電圧変換回路(I-V1、I-V2)にソースが接続されたnチャネルトランジスタM1とM2と、nチャネルトランジスタM1とM2のドレインと電源VDD間に接続され、ドレインとゲートが接続されたpチャネルトランジスタM７とM５と、２つの第１の電流−電圧変換回路(I-V1)にソースが接続されゲートが共通接続されたnチャネルトランジスタM３とM４はカレントミラー回路を構成し、nチャネルトランジスタM３とM４のドレインと電源VDD間に接続されたpチャネルトランジスタM８とM６と、nチャネルトランジスタM1とM2のゲートが共通接続され、nチャネルトランジスタM４のドレインに接続され、pチャネルトランジスタM５、M６のゲートは共通接続されてカレントミラー回路を構成し、ｐチャネルトランジスタM７、M８のゲートは共通接続されカレントミラー回路を構成している。
したがって、トランジスタM1、M7には電流I1が流れ、第1の電流−電圧変換回路(I-V1)を駆動し、出力電圧Vrefを得ている。同様に、トランジスタM2、M5には電流I2が流れ、第2の電流−電圧変換回路(I-V2)を駆動し、出力電圧Vref'を得ている。
ここで、第1の電流−電圧変換回路(I-V1)は、図２２に示されるように、ダイオードと抵抗が直列接続されてなり、第2の電流−電圧変換回路(I-V2)は、N個並列接続されたダイオードと抵抗が直列接続されている。
本実施例の動作を以下に説明する。図６８において、第１、第２の電流−電圧変換回路に接続するnチャネルトランジスタM1とM2のそれぞれに流れる電流は、ｐチャネルトランジスタM5とM6からなるカレントミラー回路とｐチャネルトランジスタM7とM8からなるカレントミラー回路を介して、nチャネルトランジスタM3とM4からなるカレントミラー回路において、電流比較され、nチャネルトランジスタM1とM2のそれぞれに流れる電流が等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、第１の電流−電圧変換回路に印加される電圧VAと第２の電流−電圧変換回路に印加される電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図２２と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つの第１の電流−電圧変換回路(I-V1)は、nチャネルトランジスタM3とM4とのドレイン電圧が等しくなるように挿入している。
図６９において、ｐチャネルトランジスタM4のソースと電源VDD間には抵抗R1が挿入され、ｐチャネルトランジスタM5とゲート電圧が共通であるから、等しい電流が流せるように、ｐチャネルトランジスタM4のトランジスタサイズはｐチャネルトランジスタM5のトランジスタサイズよりも大きくしてある。ここで、ｐチャネルトランジスタM4とM5からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。
本実施例の動作を以下に説明する。nチャネルトランジスタM1に流れる電流が大きくなると、その分だけｐチャネルトランジスタM4に流れる電流が大きくなる。しかし、ｐチャネルトランジスタM5に流れる電流はそれ以上に大きくなるために、nチャネルトランジスタM2では、増えた分の電流を流しきれなくなり、ｐチャネルトランジスタM5のドレイン電圧が高くなり、ｐチャネルトランジスタM5のドレインにゲートが接続されたｐチャネルトランジスタM6に流れる電流が減少する。したがって、ドレイン電流が共通であるnチャネルトランジスタM3に流れる電流も減少する。
ここで、nチャネルトランジスタM3とnチャネルトランジスタM2とはカレントミラー回路を構成しており、nチャネルトランジスタM1とnチャネルトランジスタM2とはゲート電圧が共通になっているから、M1-M3の共通ゲート電圧が低下し、したがって、nチャネルトランジスタM1に流れる電流も減少する。
すなわち、nチャネルトランジスタM1-M3とｐチャネルトランジスタM4-M6からなる電流ループは、負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介して、nチャネルトランジスタM1とnチャネルトランジスタM2の電流が所定の値、この例では、等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、第１の電流−電圧変換回路に印加される電圧と第２の電流−電圧変換回路に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図２２と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つの電流−電圧変換回路はnチャネルトランジスタM3とM1とのドレイン電圧が等しくなるように挿入している。
＜発明の他の実施の形態２−１＞
前記した本発明（請求項７）の実施例６（図２８）では、所定の電圧が等しくなるように制御する制御手段としてOP ampの場合を例にして説明してきた。
しかし、本願発明者と同一発明者による特開2006-133916(US 2006/0091875 A1)や特開 2006-209212(US 2006/0164158 A1)に記載されているようにOP ampの代わりにカレントミラー回路を所定の電圧が等しくなるように制御する制御手段として用いることができることを付け加えておく。
具体的には、図２８の基準電圧発生回路は、図７０、図７１、図７２のように展開される。ただし、図７１や図７２のように、制御回路内のI-V変換回路はダイオード数が少ない第１の電流−電圧変換回路I-V1を選択するのがチップ面積を小さくする目的にかなうが、ダイオード数が多くなる第2の電流−電圧変換回路(I-V2)でも回路動作上は同一の効果が得られる。
図７０において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5とM6はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM４とM5とM6はそれぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM３とM４のカレントミラー回路はｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
したがって、トランジスタM1、M3には電流I1が流れ、トランジスタM5には電流I3が流れ、抵抗R2、R4とダイオードD1から構成されるπ型の第1の電流−電圧変換回路(I-V1)を駆動し、抵抗R4の端子電圧から出力電圧Vrefを得ている。
同様に、トランジスタM2、M4には電流I2が流れ、トランジスタM6には電流I4が流れ、抵抗R3、R5と抵抗R1とダイオードD２から構成されるπ型の第2の電流−電圧変換回路(I-V2)を駆動し、抵抗R5の端子電圧から出力電圧Vref'を得ている。ここで、第2の電流−電圧変換回路(I-V2)のダイオードD2はN個並列接続されている。
本実施例の動作を以下に説明する。図７０に示すように、自己バイアス化することで、図２８に示した構成におけるOP ampを省略することができる。図７０において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5とM6はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM4とM5とM6は、それぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM３とM４のカレントミラー回路は、ｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
ここで、nチャネルトランジスタM1とM2に流れる電流は比例し、nチャネルトランジスタM1とM2とがトランジスタサイズが等しく、ｐチャネルトランジスタM3とM4とがトランジスタサイズが等しい場合には、nチャネルトランジスタM1とM2に流れる電流は等しくなる。
このようにして、自己バイアスされることで、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、抵抗R2、R4とダイオードD1から構成されるπ型の第１の電流−電圧変換回路I-V1の抵抗R4の端子電圧VAと抵抗R3、R5と抵抗R1とダイオードD２から構成されるπ型の第２の電流−電圧変換回路I-V2の抵抗R5の端子電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図２８と同等の特性が得られ、基準電圧発生回路が実現できる。
ただし、上述した図７０に示した基準電圧発生回路においては、トランジスタのチャネル長変調の影響が出やすい。また、簡単にするためにスタートアップ回路は省略している。
＜発明の他の実施の形態２−２＞
図７１において、抵抗R2、R4とダイオードD1から構成されるπ型の第１の電流−電圧変換回路(I-V1)の抵抗R4の端子と、抵抗R3、R5と抵抗R1とダイオードD２から構成されるπ型の第２の電流−電圧変換回路(I-V2)の抵抗R5の端子に、ソースがそれぞれ接続されたnチャネルトランジスタM1とM2を備え、nチャネルトランジスタM1とM2のドレインと電源VDD間に接続され、ドレインとゲートが接続されたpチャネルトランジスタM７とM5と、２つの第１の電流−電圧変換回路(I-V1)にソースが接続されゲートが共通接続されたnチャネルトランジスタM３とM４は、カレントミラー回路を構成している。nチャネルトランジスタM３とM４のドレインと電源VDD間に接続されたpチャネルトランジスタM８とM６と、nチャネルトランジスタM1とM2のゲートが共通接続され、nチャネルトランジスタM４のドレインに接続され、pチャネルトランジスタM５、M６のゲートは共通接続されてカレントミラー回路を構成し、ｐチャネルトランジスタM７、M８のゲートは共通接続されカレントミラー回路を構成している。
したがって、トランジスタM1、M5には電流I1が流れ、トランジスタM6には電流I3が流れ、抵抗R2、R4とダイオードD1から構成されるπ型の第1の電流−電圧変換回路(I-V1)を駆動し、抵抗R4の端子電圧から出力電圧Vrefを得ている。
同様に、トランジスタM2、M9には電流I2が流れ、トランジスタM10には電流I4が流れ、抵抗R3、R5と抵抗R1とダイオードD２から構成されるπ型の第2の電流−電圧変換回路(I-V2)を駆動し、抵抗R5の端子電圧から出力電圧Vref'を得ている。ここで、第2の電流−電圧変換回路(I-V2)のダイオードD2はN個並列接続されている。
本実施例の動作を以下に説明する。図７１において、抵抗R2、R4とダイオードD1から構成されるπ型の第１の電流−電圧変換回路、抵抗R3、R5と抵抗R1とダイオードD２から構成されるπ型の第２の電流−電圧変換回路に接続するnチャネルトランジスタM1とM2のそれぞれに流れる電流I1、I2は、ｐチャネルトランジスタM5-M8からなるカレントミラー回路とｐチャネルトランジスタM9-M12からなるカレントミラー回路を介して、nチャネルトランジスタM3とM4からなるカレントミラー回路において、電流比較され、nチャネルトランジスタM1とM2のそれぞれに流れる電流I1、I2が等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、抵抗R2、R4とダイオードD1から構成されるπ型の第１の電流−電圧変換回路に印加される電圧VAと、抵抗R3、R5と抵抗R1とダイオードD２から構成されるπ型の第２の電流−電圧変換回路に印加される電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図２８と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つの第１の電流−電圧変換回路(I-V1)（D4、R7、R9）、（D3、R6、R8）は、nチャネルトランジスタM3とM4とのドレイン電圧が等しくなるように挿入している。
＜発明の他の実施の形態２−３＞
図７２において、ｐチャネルトランジスタM4のソースと電源VDD間には抵抗R8が挿入され、ｐチャネルトランジスタM5とゲート電圧が共通であるから、等しい電流が流せるように、ｐチャネルトランジスタM4のトランジスタサイズはｐチャネルトランジスタM5のトランジスタサイズよりも大きくしてある。ここで、ｐチャネルトランジスタM4とM5からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。
本実施例の動作を以下に説明する。nチャネルトランジスタM1に流れる電流が大きくなると、その分だけｐチャネルトランジスタM4に流れる電流が大きくなる。しかし、ｐチャネルトランジスタM5に流れる電流はそれ以上に大きくなるために、nチャネルトランジスタM2では、増えた分の電流を流しきれなくなり、ｐチャネルトランジスタM5のドレイン電圧が高くなり、ｐチャネルトランジスタM5のドレインにゲートが接続されたｐチャネルトランジスタM9に流れる電流が減少する。したがって、ドレイン電流が共通であるnチャネルトランジスタM3に流れる電流も減少する。
ここで、nチャネルトランジスタM3とnチャネルトランジスタM2とはカレントミラー回路を構成しており、nチャネルトランジスタM1とnチャネルトランジスタM2とはゲート電圧が共通になっているから、M1-M3の共通ゲート電圧が低下し、したがって、nチャネルトランジスタM1に流れる電流も減少する。
すなわち、nチャネルトランジスタM1-M3とｐチャネルトランジスタM4-M9からなる電流ループは、負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介して、nチャネルトランジスタM1とnチャネルトランジスタM2の電流が所定の値、この例では、等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、第１の電流−電圧変換回路に印加される電圧と第２の電流−電圧変換回路に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図２８と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つの第１の電流−電圧変換回路(I-V1)は、nチャネルトランジスタM3とM1とのドレイン電圧が等しくなるように挿入している。
＜発明の他の実施の形態３−１＞
前記した本発明（請求項９）の実施例（図３０）では、所定の電圧が等しくなるように制御する制御手段としてOP ampの場合を例にして説明してきた。しかし、本願発明者と同一発明者による特開2006-133916(US 2006/0091875 A1)や特開 2006-209212(US 2006/0164158 A1)に記載されているようにOP ampの代わりにカレントミラー回路を所定の電圧が等しくなるように制御する制御手段として用いることができることを付け加えておく。
具体的には、図３０の基準電圧発生回路は、図７３、図７４、図７５のように展開される。ただし、図７４や図７５のように、制御回路内のI-V変換回路はダイオード数が少ない第１の電流−電圧変換回路I-V1を選択するのがチップ面積を小さくする目的にかなうが、ダイオード数が多くなる第2の電流−電圧変換回路(I-V2)でも回路動作上は同一の効果が得られる。
図７３において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5とM6はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM４とM5とM6はそれぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM3とM4のカレントミラー回路はｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。したがって、トランジスタM1、M3には電流I1が流れ、トランジスタM5には電流I3が流れ、ダイオードD1、抵抗R2、R4から構成されるπ型の第1の電流−電圧変換回路(I-V1)を駆動し、ダイオードD1の端子電圧から出力電圧Vrefを得ている。
同様に、トランジスタM2、M4には電流I2が流れ、トランジスタM6には電流I4が流れ、抵抗R1とダイオードD２、抵抗R3、R5とから構成されるπ型の第2の電流−電圧変換回路(I-V2)を駆動し、抵抗R1とダイオードD２の端子電圧から出力電圧Vref'を得ている。ここで、第2の電流−電圧変換回路(I-V2)のダイオードD2はN個並列接続されている。
本実施例の動作を以下に説明する。図７３に示すように、自己バイアス化することで、図３０に示した構成におけるOP ampを省略することができる。
図７３において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5とM6はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM4とM5とM6は、それぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM３とM４のカレントミラー回路は、ｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
ここで、nチャネルトランジスタM1とM2に流れる電流は比例し、nチャネルトランジスタM1とM2とがトランジスタサイズが等しく、ｐチャネルトランジスタM3とM4とがトランジスタサイズが等しい場合には、nチャネルトランジスタM1とM2に流れる電流は等しくなる。
このようにして、自己バイアスされることで、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、抵抗R2、R4とダイオードD1から構成されるπ型の第１の電流−電圧変換回路I-V1の抵抗R4の端子電圧VAと抵抗R3、R5と抵抗R1とダイオードD２から構成されるπ型の第２の電流−電圧変換回路I-V2の抵抗R1とダイオードD２の端子電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図３０と同等の特性が得られ、基準電圧発生回路が実現できる。
ただし、上述した図７３に示した基準電圧発生回路においては、トランジスタのチャネル長変調の影響が出やすい。また、簡単にするためにスタートアップ回路は省略している。
＜発明の他の実施の形態３−２＞
図７４において、ダイオードD1、抵抗R2、R4から構成されるπ型の第１の電流−電圧変換回路(I-V1)のダイオードD1の端子と、抵抗R1とダイオードD２、抵抗R3、R5から構成されるπ型の第２の電流−電圧変換回路(I-V2)の抵抗R1とダイオードD２の端子にソースが接続されたnチャネルトランジスタM1とM2を備え、nチャネルトランジスタM1とM2のドレインと電源VDD間に接続され、ドレインとゲートが接続されたpチャネルトランジスタM5とM9と、２つの第１の電流−電圧変換回路(I-V1)にソースが接続されゲートが共通接続されたnチャネルトランジスタM３とM４はカレントミラー回路を構成している。
nチャネルトランジスタM３とM４のドレインと電源VDD間に接続されたpチャネルトランジスタM８とM６と、nチャネルトランジスタM1とM2のゲートが共通接続され、nチャネルトランジスタM４のドレインに接続され、pチャネルトランジスタM５、M６のゲートは共通接続されてカレントミラー回路を構成し、ｐチャネルトランジスタM７、M８のゲートは共通接続されカレントミラー回路を構成している。
したがって、トランジスタM1、M5には電流I1が流れ、トランジスタM6には電流I3が流れ、抵抗R2、R4とダイオードD1から構成されるπ型の第1の電流−電圧変換回路(I-V1)を駆動し、抵抗R4の端子電圧から出力電圧Vrefを得ている。同様に、トランジスタM2、M9には電流I2が流れ、トランジスタM10には電流I4が流れ、抵抗R3、R5と抵抗R1とダイオードD２から構成されるπ型の第2の電流−電圧変換回路(I-V2)を駆動し、抵抗R1とダイオードD２の端子電圧から出力電圧Vref'を得ている。ここで、第2の電流−電圧変換回路(I-V2)のダイオードD2はN個並列接続されている。
本実施例の動作を以下に説明する。図７４において、ダイオードD1、抵抗R2、R4から構成されるπ型の第１の電流−電圧変換回路、抵抗R1とダイオードD２、抵抗R3、R5から構成されるπ型の第２の電流−電圧変換回路に接続するnチャネルトランジスタM1とM2のそれぞれに流れる電流は、ｐチャネルトランジスタM5-M8からなるカレントミラー回路とｐチャネルトランジスタM9-M12からなるカレントミラー回路を介して、nチャネルトランジスタM3とM4からなるカレントミラー回路において、電流比較され、nチャネルトランジスタM1とM2のそれぞれに流れる電流が等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1、抵抗R2、R4から構成されるπ型の第１の電流−電圧変換回路に印加される電圧VAと抵抗R1とダイオードD２、抵抗R3、R5から構成されるπ型の第２の電流−電圧変換回路に印加される電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図３０と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つの第１の電流−電圧変換回路(I-V1)（D4、R7、R9）、（D３、R６、R８）は、nチャネルトランジスタM3とM4とのドレイン電圧が等しくなるように挿入している。
＜発明の他の実施の形態３−３＞
図７５において、ｐチャネルトランジスタM4のソースと電源VDD間には抵抗R8が挿入され、ｐチャネルトランジスタM5とゲート電圧が共通であるから、等しい電流が流せるように、ｐチャネルトランジスタM4のトランジスタサイズはｐチャネルトランジスタM5のトランジスタサイズよりも大きくしてある。ここで、ｐチャネルトランジスタM4とM5からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。
本実施例の動作を以下に説明する。nチャネルトランジスタM1に流れる電流が大きくなると、その分だけｐチャネルトランジスタM4に流れる電流が大きくなる。しかし、ｐチャネルトランジスタM5に流れる電流はそれ以上に大きくなるために、nチャネルトランジスタM2では、増えた分の電流を流しきれなくなり、ｐチャネルトランジスタM5のドレイン電圧が高くなり、ｐチャネルトランジスタM5のドレインにゲートが接続されたｐチャネルトランジスタM9に流れる電流が減少する。したがって、ドレイン電流が共通であるnチャネルトランジスタM3に流れる電流も減少する。
ここで、nチャネルトランジスタM3とnチャネルトランジスタM2とはカレントミラー回路を構成しており、nチャネルトランジスタM1とnチャネルトランジスタM2とはゲート電圧が共通になっているから、M1-M3の共通ゲート電圧が低下し、したがって、nチャネルトランジスタM1に流れる電流も減少する。
すなわち、nチャネルトランジスタM1-M3とｐチャネルトランジスタM4-M9からなる電流ループは、負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介して、nチャネルトランジスタM1とnチャネルトランジスタM2の電流が所定の値、この例では、等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1、抵抗R2、R4から構成されるπ型の第１の電流−電圧変換回路に印加される電圧と抵抗R1とダイオードD２、抵抗R3、R5から構成されるπ型の第２の電流−電圧変換回路に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図３０と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つの第１の電流−電圧変換回路(I-V1)（D1、R2、R4）、（D3、R6、R7）はnチャネルトランジスタM3とM1とのドレイン電圧が等しくなるように挿入している。
＜発明の他の実施の形態４−１＞
前記した実施例10（図３１）では、所定の電圧が等しくなるように制御する制御手段としてOP ampの場合を例にして説明してきた。しかし、本願発明者と同一発明者による特開2006-133916(US 2006/0091875 A1)や特開 2006-209212(US 2006/0164158 A1)に記載されているようにOP ampの代わりにカレントミラー回路を所定の電圧が等しくなるように制御する制御手段として用いることができることを付け加えておく。
具体的には、図３１の基準電圧発生回路は図７６、図７７、図７８のように展開される。ただし、図７７や図７８のように、制御回路内のI-V変換回路はダイオード数が少ない第１の電流−電圧変換回路I-V1を選択するのがチップ面積を小さくする目的にかなうが、ダイオード数が多くなる第2の電流−電圧変換回路(I-V2)でも回路動作上は同一の効果が得られる。
図７６において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5とM6はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM４とM5とM6はそれぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM3とM4のカレントミラー回路はｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
したがって、トランジスタM1、M3には電流I1が流れ、抵抗R5を介して第1の電流−電圧変換回路(I-V1)を駆動し、トランジスタM5には電流I3が流れ、ダイオードD1とそれに並列接続された分圧抵抗R4aとR4bを駆動する。したがって、ダイオードD1と、それに並列接続された分圧抵抗R4aとR4b、その中間端子に接続された抵抗R５から構成される第1の電流−電圧変換回路(I-V1)においては、抵抗R3の端子電圧から出力電圧Vrefを得ている。
同様に、トランジスタM2、M4には電流I2が流れ、抵抗R3を介して第2の電流−電圧変換回路(I-V2)を駆動し、トランジスタM6には電流I4が流れ、抵抗R1とダイオードD２とそれに並列接続された分圧抵抗R2aとR2bを駆動する。したがって、抵抗R1とダイオードD２と、それに並列接続された分圧抵抗R2aとR2b、その中間端子に接続された抵抗R3から構成される第2の電流−電圧変換回路(I-V2)においては、抵抗R3の端子電圧から出力電圧Vref'を得ている。ここで、第2の電流−電圧変換回路(I-V2)のダイオードD2はN個並列接続されている。
本実施例の動作を以下に説明する。図７６に示すように、自己バイアス化することで、図３１に示した構成におけるOP ampを省略することができる。図７６において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5とM6はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM4とM5とM6は、それぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM３とM４のカレントミラー回路は、ｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
ここで、nチャネルトランジスタM1とM2に流れる電流は比例し、nチャネルトランジスタM1とM2とがトランジスタサイズが等しく、ｐチャネルトランジスタM3とM4とがトランジスタサイズが等しい場合には、nチャネルトランジスタM1とM2に流れる電流は等しくなる。
このようにして、自己バイアスされることで、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1と、それに並列接続された分圧抵抗R4aとR4b、その中間端子に接続された抵抗R５から構成される第１の電流−電圧変換回路I-V1の抵抗R5の端子電圧VAと、抵抗R1とダイオードD２と、それに並列接続された分圧抵抗R2aとR2b、その中間端子に接続された抵抗R3から構成される第２の電流−電圧変換回路I-V2の抵抗R3の端子電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図３１と同等の特性が得られ、基準電圧発生回路が実現できる。
ただし、上述した図７６に示した基準電圧発生回路においては、トランジスタのチャネル長変調の影響が出やすい。また、簡単にするためにスタートアップ回路は省略している。
＜発明の他の実施の形態４−２＞
図７７において、ダイオードD1と、それに並列接続された分圧抵抗R4aとR4b、その中間端子に接続された抵抗R5から構成される第１の電流−電圧変換回路(I-V1)の抵抗R5の端子と、抵抗R1とダイオードD２と、それに並列接続された分圧抵抗R2aとR2b、その中間端子に接続された抵抗R3から構成される第２の電流−電圧変換回路(I-V2)の抵抗R3の端子にソースが接続されたnチャネルトランジスタM1とM2と、nチャネルトランジスタM1とM2のドレインと電源VDD間に接続され、ドレインとゲートが接続されたpチャネルトランジスタM5とM9と、２つの第１の電流−電圧変換回路(I-V1)にソースが接続されゲートが共通接続されたnチャネルトランジスタM３とM４はカレントミラー回路を構成し、nチャネルトランジスタM３とM４のドレインと電源VDD間に接続されたpチャネルトランジスタM８とM６と、nチャネルトランジスタM1とM2のゲートが共通接続され、nチャネルトランジスタM４のドレインに接続され、pチャネルトランジスタM5-M8のゲートは共通接続されてカレントミラー回路を構成し、ｐチャネルトランジスタM9-M12のゲートは共通接続されカレントミラー回路を構成している。
したがって、トランジスタM1、M5には電流I1が流れ、トランジスタM6には電流I3が流れ、ダイオードD1と、それに並列接続された分圧抵抗R4aとR4b、その中間端子に接続された抵抗R5から構成される第1の電流−電圧変換回路(I-V1)を駆動し、抵抗R5の端子電圧から出力電圧Vrefを得ている。同様に、トランジスタM2、M9には電流I2が流れ、トランジスタM10には電流I4が流れ、抵抗R1とダイオードD２と、それに並列接続された分圧抵抗R2aとR2b、その中間端子に接続された抵抗R3から構成される第2の電流−電圧変換回路(I-V2)を駆動し、抵抗R3の端子電圧から出力電圧Vref'を得ている。ここで、第2の電流−電圧変換回路(I-V2)のダイオードD2はN個並列接続されている。
本実施例の動作を以下に説明する。図７７において、ダイオードD1と、それに並列接続された分圧抵抗R4aとR4b、その中間端子に接続された抵抗R5から構成され第１の電流−電圧変換回路、抵抗R1とダイオードD２と、それに並列接続された分圧抵抗R2aとR2b、その中間端子に接続された抵抗R3から構成される第２の電流−電圧変換回路に接続するnチャネルトランジスタM1とM2のそれぞれに流れる電流は、ｐチャネルトランジスタM5-M8からなるカレントミラー回路とｐチャネルトランジスタM9-M12からなるカレントミラー回路を介して、nチャネルトランジスタM3とM4からなるカレントミラー回路において、電流比較され、nチャネルトランジスタM1とM2のそれぞれに流れる電流が等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1と、それに並列接続された分圧抵抗R4aとR4b、その中間端子に接続された抵抗R5から構成される第１の電流−電圧変換回路に印加される電圧VAと、抵抗R1とダイオードD２と、それに並列接続された分圧抵抗R2aとR2b、その中間端子に接続された抵抗R3から構成される第２の電流−電圧変換回路に印加される電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図３１と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つの第１の電流−電圧変換回路(I-V1)は、nチャネルトランジスタM3とM4とのドレイン電圧が等しくなるように挿入している。
＜発明の他の実施の形態４−３＞
図７８において、ｐチャネルトランジスタM4のソースと電源VDD間には抵抗R8が挿入され、ｐチャネルトランジスタM5とゲート電圧が共通であるから、等しい電流が流せるように、ｐチャネルトランジスタM4のトランジスタサイズはｐチャネルトランジスタM5のトランジスタサイズよりも大きくしてある。ここで、ｐチャネルトランジスタM4とM5からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。
本実施例の動作を以下に説明する。nチャネルトランジスタM1に流れる電流が大きくなると、その分だけｐチャネルトランジスタM4に流れる電流が大きくなる。しかし、ｐチャネルトランジスタM5に流れる電流はそれ以上に大きくなるために、nチャネルトランジスタM2では、増えた分の電流を流しきれなくなり、ｐチャネルトランジスタM5のドレイン電圧が高くなり、ｐチャネルトランジスタM5のドレインにゲートが接続されたｐチャネルトランジスタM9に流れる電流が減少する。
したがって、ドレイン電流が共通であるnチャネルトランジスタM3に流れる電流も減少する。ここで、nチャネルトランジスタM3とnチャネルトランジスタM2とはカレントミラー回路を構成しており、nチャネルトランジスタM1とnチャネルトランジスタM2とはゲート電圧が共通になっているから、M1-M3の共通ゲート電圧が低下し、したがって、nチャネルトランジスタM1に流れる電流も減少する。
すなわち、nチャネルトランジスタM1-M3とｐチャネルトランジスタM4-M9からなる電流ループは、負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介して、nチャネルトランジスタM1とnチャネルトランジスタM2の電流が所定の値、この例では、等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1と、それに並列接続された分圧抵抗R4aとR4b、その中間端子に接続された抵抗R5から構成される第１の電流−電圧変換回路に印加される電圧と抵抗R1とダイオードD２と、それに並列接続された分圧抵抗R2aとR2b、その中間端子に接続された抵抗R3から構成される第２の電流−電圧変換回路に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図３１と同等の特性が得られ、基準電圧発生回路が実現できる。
ここで、２つの第１の電流−電圧変換回路(I-V1)はnチャネルトランジスタM3とM1とのドレイン電圧が等しくなるように挿入している。
＜発明の他の実施の形態５−１＞
前記請求項１１の実施例（図３２）では、所定の電圧が等しくなるように制御する制御手段としてOP ampの場合を例にして説明してきた。しかし、本願発明者と同一発明者による特開2006-133916(US 2006/0091875 A1)や特開 2006-209212(US 2006/0164158 A1)に記載されているようにOP ampの代わりにカレントミラー回路を所定の電圧が等しくなるように制御する制御手段として用いることができることを付け加えておく。
具体的には、図３２の基準電圧発生回路は図７９、図８０、図８１のように展開される。ただし、図８０や図８１のように、制御回路内のI-V変換回路はダイオード数が少ない第１の電流−電圧変換回路I-V1を選択するのがチップ面積を小さくする目的にかなうが、ダイオード数が多くなる第2の電流−電圧変換回路(I-V2)でも回路動作上は同一の効果が得られる。
図７９において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5とM6はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM４とM5とM6はそれぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM3とM4のカレントミラー回路はｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。したがって、トランジスタM1、M3には電流I1が流れ、第1の電流−電圧変換回路(I-V1)を駆動し、トランジスタM5には電流I3が流れ、ダイオードD1とそれに並列接続された分圧抵抗R4aとR4bを駆動する。したがって、ダイオードD1と、それに並列接続された分圧抵抗R4aとR4b、その中間端子に接続された抵抗R５から構成される第1の電流−電圧変換回路(I-V1)においては、抵抗R3の端子電圧から出力電圧Vrefを得ている。
同様に、トランジスタM2、M4には電流I2が流れ、抵抗R3を介して第2の電流−電圧変換回路(I-V2)を駆動し、トランジスタM6には電流I4が流れ、抵抗R1とダイオードD２とそれに並列接続された分圧抵抗R2aとR2bを駆動する。したがって、抵抗R1とダイオードD２と、それに並列接続された分圧抵抗R2aとR2b、その中間端子に接続された抵抗R3から構成される第2の電流−電圧変換回路(I-V2)においては、抵抗R3の端子電圧から出力電圧Vref'を得ている。ここで、第2の電流−電圧変換回路(I-V2)のダイオードD2はN個並列接続されている。
本実施例の動作を以下に説明する。図７９に示すように、自己バイアス化することで、図３１に示した構成におけるOP ampを省略することができる。図７９において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5とM6はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM4とM5とM6は、それぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM３とM４のカレントミラー回路は、ｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
ここで、nチャネルトランジスタM1とM2に流れる電流は比例し、nチャネルトランジスタM1とM2とがトランジスタサイズが等しく、ｐチャネルトランジスタM3とM4とがトランジスタサイズが等しい場合には、nチャネルトランジスタM1とM2に流れる電流は等しくなる。
このようにして、自己バイアスされることで、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1と、それに並列接続された分圧抵抗R4aとR4b、その中間端子に接続された抵抗R５から構成される第１の電流−電圧変換回路I-V1のダイオードD1とそれに並列接続された分圧抵抗R4aとR4bの端子電圧VAと、抵抗R1とダイオードD２と、それに並列接続された分圧抵抗R2aとR2b、その中間端子に接続された抵抗R3から構成される第２の電流−電圧変換回路I-V2の抵抗R1とダイオードD２とそれに並列接続された分圧抵抗R2aとR2bの端子電圧VBは等しくなり、したがって、抵抗R5の端子点圧Vrefと抵抗R3の端子点圧Vref'は等しくなる。上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図３２と同等の特性が得られ、基準電圧発生回路が実現できる。
ただし、上述した図７９に示した基準電圧発生回路においては、トランジスタのチャネル長変調の影響が出やすい。また、簡単にするためにスタートアップ回路は省略している。
＜発明の他の実施の形態５−２＞
図８０において、ダイオードD1と、それに並列接続された分圧抵抗R4aとR4b、その中間端子に接続された抵抗R5から構成される第１の電流−電圧変換回路(I-V1)のダイオードD1とそれに並列接続された分圧抵抗R4aとR4bの端子と、抵抗R1とダイオードD２と、それに並列接続された分圧抵抗R2aとR2b、その中間端子に接続された抵抗R3から構成される第２の電流−電圧変換回路(I-V2)の抵抗R1とダイオードD２とそれに並列接続された分圧抵抗R2aとR2bの端子にソースが接続されたnチャネルトランジスタM1とM2と、nチャネルトランジスタM1とM2のドレインと電源VDD間に接続され、ドレインとゲートが接続されたpチャネルトランジスタM5とM9と、２つの第１の電流−電圧変換回路(I-V1)にソースが接続されゲートが共通接続されたnチャネルトランジスタM３とM４はカレントミラー回路を構成している。
nチャネルトランジスタM３とM４のドレインと電源VDD間に接続されたpチャネルトランジスタM８とM６と、nチャネルトランジスタM1とM2のゲートが共通接続され、nチャネルトランジスタM４のドレインに接続され、pチャネルトランジスタM5-M8のゲートは共通接続されてカレントミラー回路を構成し、ｐチャネルトランジスタM9-M12のゲートは共通接続されカレントミラー回路を構成している。
したがって、トランジスタM1、M5には電流I1が流れ、トランジスタM6には電流I3が流れ、ダイオードD1と、それに並列接続された分圧抵抗R4aとR4b、その中間端子に接続された抵抗R5から構成される第1の電流−電圧変換回路(I-V1)を駆動し、抵抗R5の端子電圧から出力電圧Vrefを得ている。同様に、トランジスタM2、M9には電流I2が流れ、トランジスタM10には電流I4が流れ、抵抗R1とダイオードD２と、それに並列接続された分圧抵抗R2aとR2b、その中間端子に接続された抵抗R3から構成される第2の電流−電圧変換回路(I-V2)を駆動し、抵抗R3の端子電圧から出力電圧Vref'を得ている。ここで、第2の電流−電圧変換回路(I-V2)のダイオードD2はN個並列接続されている。
本実施例の動作を以下に説明する。図８０において、ダイオードD1と、それに並列接続された分圧抵抗R4aとR4b、その中間端子に接続された抵抗R5から構成された第１の電流−電圧変換回路、抵抗R1とダイオードD２と、それに並列接続された分圧抵抗R2aとR2b、その中間端子に接続された抵抗R3から構成される第２の電流−電圧変換回路に接続するnチャネルトランジスタM1とM2のそれぞれに流れる電流は、ｐチャネルトランジスタM5-M8からなるカレントミラー回路とｐチャネルトランジスタM9-M12からなるカレントミラー回路を介して、nチャネルトランジスタM3とM4からなるカレントミラー回路において、電流比較され、nチャネルトランジスタM1とM2のそれぞれに流れる電流が等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1と、それに並列接続された分圧抵抗R4aとR4b、その中間端子に接続された抵抗R5から構成される第１の電流−電圧変換回路に印加される電圧VAと、抵抗R1とダイオードD２と、それに並列接続された分圧抵抗R2aとR2b、その中間端子に接続された抵抗R3から構成される第２の電流−電圧変換回路に印加される電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。
すなわち、図３２と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つの第１の電流−電圧変換回路(I-V1)は、nチャネルトランジスタM3とM4とのドレイン電圧が等しくなるように挿入している。
＜発明の他の実施の形態５−３＞
図８１において、ｐチャネルトランジスタM4のソースと電源VDD間には抵抗R8が挿入され、ｐチャネルトランジスタM5とゲート電圧が共通であるから、等しい電流が流せるように、ｐチャネルトランジスタM4のトランジスタサイズはｐチャネルトランジスタM5のトランジスタサイズよりも大きくしてある。ここで、ｐチャネルトランジスタM4とM5からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。
本実施例の動作を以下に説明する。nチャネルトランジスタM1に流れる電流が大きくなると、その分だけｐチャネルトランジスタM4に流れる電流が大きくなる。しかし、ｐチャネルトランジスタM5に流れる電流はそれ以上に大きくなるために、nチャネルトランジスタM2では、増えた分の電流を流しきれなくなり、ｐチャネルトランジスタM5のドレイン電圧が高くなり、ｐチャネルトランジスタM5のドレインにゲートが接続されたｐチャネルトランジスタM9に流れる電流が減少する。したがって、ドレイン電流が共通であるnチャネルトランジスタM3に流れる電流も減少する。
ここで、nチャネルトランジスタM3とnチャネルトランジスタM2とはカレントミラー回路を構成しており、nチャネルトランジスタM1とnチャネルトランジスタM2とはゲート電圧が共通になっているから、M1-M3の共通ゲート電圧が低下し、したがって、nチャネルトランジスタM1に流れる電流も減少する。
すなわち、nチャネルトランジスタM1-M3とｐチャネルトランジスタM4-M9からなる電流ループは、負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介して、nチャネルトランジスタM1とnチャネルトランジスタM2の電流が所定の値、この例では、等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1と、それに並列接続された分圧抵抗R4aとR4b、その中間端子に接続された抵抗R5から構成される第１の電流−電圧変換回路に印加される電圧と抵抗R1とダイオードD２と、それに並列接続された分圧抵抗R2aとR2b、その中間端子に接続された抵抗R3から構成される第２の電流−電圧変換回路に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。
すなわち、図３２と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つの第１の電流−電圧変換回路(I-V1)はnチャネルトランジスタM3とM1とのドレイン電圧が等しくなるように挿入している。
＜発明の他の実施の形態６−１＞
前記した本発明（請求項１３）の実施例８（図３４）では、所定の電圧が等しくなるように制御する制御手段としてOP ampの場合を例にして説明してきた。しかし、本願発明者と同一発明者による特開2006-133916(US 2006/0091875 A1)や特開 2006-209212(US 2006/0164158 A1)に記載されているようにOP ampの代わりにカレントミラー回路を所定の電圧が等しくなるように制御する制御手段として用いることができることを付け加えておく。
具体的には、図３４の基準電圧発生回路は、図８２、図８３、図８４のように展開される。ただし、図８３や図８４のように、２つある制御回路内のI-V変換回路はいずれもダイオード数が少ない第１の電流−電圧変換回路(I-V1)を選択するのがチップ面積を小さくする目的にかなうが、ダイオード数が多くなる第２の電流−電圧変換回路(I-V2)でも回路動作上は同一の効果が得られる。
図８２において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM４とM5はそれぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM3とM4のカレントミラー回路はｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。したがって、トランジスタM1、M3には電流I1が流れ、ダイオードD1とそれに並列接続された抵抗R4からなる第1の電流−電圧変換回路(I-V1)を駆動し、抵抗R1と直列接続されたダイオードD2とそれに並列接続された抵抗R2からなる第2の電流−電圧変換回路(I-V2)を駆動する。
同様に、nチャネルトランジスタM6とM7はゲートが共通接続されて、M6はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM８とM９とM10はゲートが共通接続されて、M8はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM6とM7、ｐチャネルトランジスタM8とM９とM１０はそれぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM8とM9のカレントミラー回路はｎチャネルトランジスタM6とM7のカレントミラー回路を自己バイアスしている。したがって、トランジスタM6、M8には電流I4が流れ、ダイオードD3からなる第3の電流−電圧変換回路(I-V3)を駆動し、抵抗R5と直列接続されたダイオードD4からなる第4の電流−電圧変換回路(I-V4)を駆動する。
ここで、第2の電流−電圧変換回路(I-V2)のダイオードD2はN個並列接続されてなり、第4の電流−電圧変換回路(I-V4)のダイオードD2はM個並列接続されている。
さらに、トランジスタM5とM10からの電流で抵抗R3を駆動し、抵抗R3の端子電圧から出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。図８２に示すように、自己バイアス化することで、図３４に示した構成におけるOP ampを省略することができる。図８２において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM4とM5は、それぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM３とM４のカレントミラー回路は、ｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
ここで、nチャネルトランジスタM1とM2に流れる電流は比例し、nチャネルトランジスタM1とM2とがトランジスタサイズが等しく、ｐチャネルトランジスタM3とM4とがトランジスタサイズが等しい場合には、nチャネルトランジスタM1とM2に流れる電流は等しくなる。
このようにして、自己バイアスされることで、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1とそれに並列接続された抵抗R4から構成される第１の電流−電圧変換回路I-V1のダイオードD1とそれに並列接続された抵抗R4の端子電圧VAと、抵抗R1と直列接続されたダイオードD２と、それに並列接続された抵抗R2から構成される第２の電流−電圧変換回路I-V2の抵抗R1と直列接続されたダイオードD２とそれに並列接続された抵抗R2の端子電圧VBは等しくなる。したがって、上述したOP ampを用いた場合と等しい動作条件が実現できる。
また同様に、nチャネルトランジスタM6とM7はゲートが共通接続されて、M7はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM8とM9とM10はゲートが共通接続されて、M8はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM6とM7、ｐチャネルトランジスタM8とM9とM10は、それぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM8とM9のカレントミラー回路は、ｎチャネルトランジスタM6とM7のカレントミラー回路を自己バイアスしている。
ここで、nチャネルトランジスタM6とM7に流れる電流は比例し、nチャネルトランジスタM6とM7とがトランジスタサイズが等しく、ｐチャネルトランジスタM8とM9とがトランジスタサイズが等しい場合には、nチャネルトランジスタM6とM7に流れる電流は等しくなる。
このようにして、自己バイアスされることで、nチャネルトランジスタM6とM7のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD3からなる第3の電流−電圧変換回路(I-V3)の端子電圧VCと、抵抗R5と直列接続されたダイオードD4から構成される第4の電流−電圧変換回路(I-V4)の端子電圧VDは等しくなる。したがって、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図３４と同等の特性が得られ、基準電圧発生回路が実現できる。
ただし、上述した図８２に示した基準電圧発生回路においては、トランジスタのチャネル長変調の影響が出やすい。また、簡単にするためにスタートアップ回路は省略している。
＜発明の他の実施の形態６−２＞
図８３において、ダイオードD1とそれに並列接続された抵抗R3から構成された第１の電流−電圧変換回路(I-V1)の端子と、抵抗R1と直列接続されたダイオードD２とそれに並列接続された抵抗R2から構成される第２の電流−電圧変換回路(I-V2)の端子に、それぞれソースが接続されたnチャネルトランジスタM1とM2と、nチャネルトランジスタM1とM2のドレインと電源VDD間に接続され、ドレインとゲートが接続されたpチャネルトランジスタM5とM7と、２つの第１の電流−電圧変換回路(I-V1)にソースが接続されゲートが共通接続されたnチャネルトランジスタM3とM4はカレントミラー回路を構成している。
nチャネルトランジスタM３とM４のドレインと電源VDD間に接続されたpチャネルトランジスタM6とM8と、nチャネルトランジスタM1とM2のゲートが共通接続され、nチャネルトランジスタM４のドレインに接続され、pチャネルトランジスタM5-M6のゲートは共通接続されてカレントミラー回路を構成し、ｐチャネルトランジスタM7-M9のゲートは共通接続されカレントミラー回路を構成している。
したがって、トランジスタM1、M7には電流I1が流れ、ダイオードD1と、それに並列接続された抵抗R3から構成される第1の電流−電圧変換回路(I-V1)を駆動し、同様に、トランジスタM2、M5には電流I2が流れ、抵抗R1と直列接続されたダイオードD２と、それに並列接続された抵抗R2から構成される第2の電流−電圧変換回路(I-V2)を駆動している。ここで、第2の電流−電圧変換回路(I-V2)のダイオードD2はN個並列接続されている。
同様に、ダイオードD5からなる第3の電流−電圧変換回路(I-V3)の端子と、抵抗R6と直列接続されたダイオードD6から構成される第4の電流−電圧変換回路(I-V4)の端子に、それぞれソースが接続されたnチャネルトランジスタM10とM11と、nチャネルトランジスタM10とM11のドレインと電源VDD間に接続され、ドレインとゲートが接続されたpチャネルトランジスタM14とM16と、２つの第3の電流−電圧変換回路(I-V3)にソースが接続されゲートが共通接続されたnチャネルトランジスタM12とM13はカレントミラー回路を構成している。nチャネルトランジスタM12とM13のドレインと電源VDD間に接続されたpチャネルトランジスタM15とM17と、nチャネルトランジスタM10とM11のゲートが共通接続され、nチャネルトランジスタM13のドレインに接続され、pチャネルトランジスタM14-M15のゲートは共通接続されてカレントミラー回路を構成し、ｐチャネルトランジスタM16-M18のゲートは共通接続されカレントミラー回路を構成している。
したがって、トランジスタM10、M16には電流I4が流れ、ダイオードD5からなる第3の電流−電圧変換回路(I-V3)を駆動し、同様に、トランジスタM11、M15には電流I5が流れ、抵抗R6と直列接続されたダイオードD6から構成される第4の電流−電圧変換回路(I-V4)を駆動している。ここで、第4の電流−電圧変換回路(I-V4)のダイオードD6はM個並列接続されている。
トランジスタM9には電流I3が流れ、トランジスタM18には電流I6が流れ、それらの和電流が抵抗R7に流れ、抵抗R7の端子電圧から出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。
図８３において、ダイオードD1と、それに並列接続された抵抗R3から構成される第１の電流−電圧変換回路と、抵抗R1とダイオードD２と、それに並列接続された抵抗R2から構成される第２の電流−電圧変換回路に接続するnチャネルトランジスタM1とM2のそれぞれに流れる電流は、ｐチャネルトランジスタM5-M6からなるカレントミラー回路とｐチャネルトランジスタM7-M9からなるカレントミラー回路を介して、nチャネルトランジスタM3とM4からなるカレントミラー回路において、電流比較され、nチャネルトランジスタM1とM2のそれぞれに流れる電流が等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1と、それに並列接続された抵抗R3から構成される第１の電流−電圧変換回路に印加される電圧VAと、抵抗R1と直列接続されたダイオードD２と、それに並列接続された抵抗R2から構成される第２の電流−電圧変換回路に印加される電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図３４と同等の特性が得られ、基準電圧発生回路が実現できる。
ここで、２つの第１の電流−電圧変換回路(I-V1)は、nチャネルトランジスタM3とM4とのドレイン電圧が等しくなるように挿入している。
同様に、ダイオードD5からなる第3の電流−電圧変換回路、抵抗R6と直列接続されたダイオードD6から構成される第4の電流−電圧変換回路に接続するnチャネルトランジスタM10とM11のそれぞれに流れる電流は、ｐチャネルトランジスタM14-M15からなるカレントミラー回路とｐチャネルトランジスタM16-M18からなるカレントミラー回路を介して、nチャネルトランジスタM12とM13からなるカレントミラー回路において、電流比較され、nチャネルトランジスタM10とM11のそれぞれに流れる電流が等しくなるように、nチャネルトランジスタM10とM11の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM10とM11のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD5からなる第3の電流−電圧変換回路に印加される電圧VCと、抵抗R6と直列接続されたダイオードD6から構成される第4の電流−電圧変換回路に印加される電圧VDは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図３４と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つの第3の電流−電圧変換回路(I-V3)は、nチャネルトランジスタM12とM13とのドレイン電圧が等しくなるように挿入している。
トランジスタM9には電流I3が流れ、トランジスタM18には電流I6が流れ、それらの和電流が抵抗R7に流れ、抵抗R7の端子電圧から出力電圧Vrefを得ている。
＜発明の他の実施の形態６−３＞
図８４において、ｐチャネルトランジスタM4のソースと電源VDD間には抵抗R5が挿入され、ｐチャネルトランジスタM5とゲート電圧が共通であるから、等しい電流が流せるように、ｐチャネルトランジスタM4のトランジスタサイズはｐチャネルトランジスタM5のトランジスタサイズよりも大きくしてある。ここで、ｐチャネルトランジスタM4とM5からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。
同様に、ｐチャネルトランジスタM11のソースと電源VDD間には抵抗R7が挿入され、ｐチャネルトランジスタM12とゲート電圧が共通であるから、等しい電流が流せるように、ｐチャネルトランジスタM11のトランジスタサイズはｐチャネルトランジスタM12のトランジスタサイズよりも大きくしてある。ここで、ｐチャネルトランジスタM11とM12からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。
本実施例の動作を以下に説明する。nチャネルトランジスタM1に流れる電流が大きくなると、その分だけｐチャネルトランジスタM4に流れる電流が大きくなる。しかし、ｐチャネルトランジスタM5に流れる電流はそれ以上に大きくなるために、nチャネルトランジスタM2では、増えた分の電流を流しきれなくなり、ｐチャネルトランジスタM5のドレイン電圧が高くなり、ｐチャネルトランジスタM5のドレインにゲートが接続されたｐチャネルトランジスタM6に流れる電流が減少する。したがって、ドレイン電流が共通であるnチャネルトランジスタM3に流れる電流も減少する。
ここで、nチャネルトランジスタM3とnチャネルトランジスタM2とはカレントミラー回路を構成しており、nチャネルトランジスタM1とnチャネルトランジスタM2とはゲート電圧が共通になっているから、M1-M3の共通ゲート電圧が低下し、したがって、nチャネルトランジスタM1に流れる電流も減少する。
すなわち、nチャネルトランジスタM1-M4とｐチャネルトランジスタM4-M6からなる電流ループは、負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介して、nチャネルトランジスタM1とnチャネルトランジスタM2の電流が所定の値、この例では、等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1と、それに並列接続された抵抗R3から構成される第１の電流−電圧変換回路に印加される電圧と抵抗R1と直列接続されたダイオードD２と、それに並列接続された抵抗R2から構成される第２の電流−電圧変換回路に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。
同様に、nチャネルトランジスタM8に流れる電流が大きくなると、その分だけｐチャネルトランジスタM11に流れる電流が大きくなる。しかし、ｐチャネルトランジスタM12に流れる電流はそれ以上に大きくなるために、nチャネルトランジスタM9では、増えた分の電流を流しきれなくなり、ｐチャネルトランジスタM12のドレイン電圧が高くなり、ｐチャネルトランジスタM12のドレインにゲートが接続されたｐチャネルトランジスタM13に流れる電流が減少する。
したがって、ドレイン電流が共通であるnチャネルトランジスタM10に流れる電流も減少する。ここで、nチャネルトランジスタM10とnチャネルトランジスタM9とはカレントミラー回路を構成しており、nチャネルトランジスタM8とnチャネルトランジスタM9とはゲート電圧が共通になっているから、M8-M10の共通ゲート電圧が低下し、したがって、nチャネルトランジスタM1に流れる電流も減少する。
すなわち、nチャネルトランジスタM8-M10とｐチャネルトランジスタM11-M13からなる電流ループは、負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介して、nチャネルトランジスタM8とnチャネルトランジスタM9の電流が所定の値、この例では、等しくなるように、nチャネルトランジスタM8とM9の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM8とM9のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD6からなる第3の電流−電圧変換回路に印加される電圧と抵抗R6と直列接続されたダイオードD6から構成される第4の電流−電圧変換回路に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。
そして、トランジスタM7には電流I3が流れ、トランジスタM14には電流I6が流れ、それらの和電流が抵抗R8に流れ、抵抗R8の端子電圧から出力電圧Vrefを得ている。すなわち、図３４と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つの第3の電流−電圧変換回路(I-V3)はnチャネルトランジスタM10とM8とのドレイン電圧が等しくなるように挿入している。
＜発明の他の実施の形態７−１＞
前記した本発明（請求項１４）の実施例（図３５）では、所定の電圧が等しくなるように制御する制御手段としてOP ampの場合を例にして説明してきた。しかし、本願発明者と同一発明者による特開2006-133916(US 2006/0091875 A1)や特開 2006-209212(US 2006/0164158 A1)に記載されているようにOP ampの代わりにカレントミラー回路を所定の電圧が等しくなるように制御する制御手段として用いることができることを付け加えておく。
具体的には、図３５の基準電圧発生回路は、図８５、図８６、図８７のように展開される。ただし、図８６や図８７のように、２つある制御回路内のI-V変換回路はいずれもダイオード数が少ない第１の電流−電圧変換回路I-V1を選択するのがチップ面積を小さくする目的にかなうが、ダイオード数が多くなる第2の電流−電圧変換回路(I-V2)でも回路動作上は同一の効果が得られる。
図８５において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5とM12はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM４とM5とM12はそれぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM3とM4のカレントミラー回路はｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
したがって、トランジスタM1、M3には電流I1が流れ、ダイオードD1とそれに並列接続された抵抗R4から構成される第1の電流−電圧変換回路(I-V1)を駆動し、抵抗R1と直列接続されたダイオードD2とそれに並列接続された抵抗R2から構成される第2の電流−電圧変換回路(I-V2)を駆動する。
さらに、ｐチャネルトランジスタM12はダイオードの温度非直線性を補償する目的で追加され、ダイオードD12を駆動し、ダイオードD12の端子電圧と第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)の間でそれぞれ抵抗R13、R12を介して補償電流を供給している。
同様に、nチャネルトランジスタM6とM7はゲートが共通接続されて、M７はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM８とM９とM10はゲートが共通接続されて、M8はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM6とM7、ｐチャネルトランジスタM8とM９とM１０はそれぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM8とM9のカレントミラー回路はｎチャネルトランジスタM6とM7のカレントミラー回路を自己バイアスしている。
したがって、トランジスタM6、M8には電流I4が流れ、ダイオードD3からなる第3の電流−電圧変換回路(I-V3)を駆動し、抵抗R5と直列接続されたダイオードD4から構成される第4の電流−電圧変換回路(I-V4)を駆動する。
ここで、第2の電流−電圧変換回路(I-V2)のダイオードD2はN個並列接続されてなり、第4の電流−電圧変換回路(I-V4)のダイオードD2はM個並列接続されている。
さらに、トランジスタM5とM10からの電流で抵抗R3を駆動し、抵抗R3の端子電圧から出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。図８５に示すように、自己バイアス化することで、図３５に示した構成におけるOP ampを省略することができる。図８５において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5とM12はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM4とM5は、それぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM３とM４のカレントミラー回路は、ｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
さらに、ｐチャネルトランジスタM12はダイオードの温度非直線性を補償する目的で追加され、ダイオードD12を駆動し、ダイオードD12の端子電圧と第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)の間でそれぞれ抵抗R13、R12を介して補償電流を供給している。
ここで、nチャネルトランジスタM1とM2に流れる電流は比例し、nチャネルトランジスタM1とM2とがトランジスタサイズが等しく、ｐチャネルトランジスタM3とM4とがトランジスタサイズが等しい場合には、nチャネルトランジスタM1とM2に流れる電流は等しくなる。
このようにして、自己バイアスされることで、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1とそれに並列接続された抵抗R4から構成される第１の電流−電圧変換回路I-V1のダイオードD1とそれに並列接続された抵抗R4の端子電圧VAと、抵抗R1とダイオードD２と、それに並列接続された抵抗R2から構成される第２の電流−電圧変換回路I-V2の抵抗R1とダイオードD２とそれに並列接続された抵抗R2の端子電圧VBは等しくなる。したがって、上述したOP ampを用いた場合と等しい動作条件が実現できる。
また同様に、nチャネルトランジスタM6とM7はゲートが共通接続されて、M6はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM8とM9とM10はゲートが共通接続されて、M8はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM6とM7、ｐチャネルトランジスタM8とM9とM10は、それぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM8とM9のカレントミラー回路は、ｎチャネルトランジスタM6とM7のカレントミラー回路を自己バイアスしている。
ここで、nチャネルトランジスタM6とM7に流れる電流は比例し、nチャネルトランジスタM6とM7とがトランジスタサイズが等しく、ｐチャネルトランジスタM8とM9とがトランジスタサイズが等しい場合には、nチャネルトランジスタM6とM7に流れる電流は等しくなる。
このようにして、自己バイアスされることで、nチャネルトランジスタM6とM7のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD3からなる第3の電流−電圧変換回路(I-V3)の端子電圧VCと、抵抗R5と直列接続されたダイオードD4から構成される第4の電流−電圧変換回路(I-V4)の端子電圧VDは等しくなる。したがって、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図３５と同等の特性が得られ、基準電圧発生回路が実現できる。
ただし、上述した図８５に示した基準電圧発生回路においては、トランジスタのチャネル長変調の影響が出やすい。また、簡単にするためにスタートアップ回路は省略している。
＜発明の他の実施の形態７−２＞
図８６において、ダイオードD1と、D1に並列接続された抵抗R3とから構成された第１の電流−電圧変換回路(I-V1)の端子と、抵抗R1と直列接続されたダイオードD２と、R1とD1に並列接続された抵抗R2から構成される第２の電流−電圧変換回路(I-V2)の端子に、それぞれソースが接続されたnチャネルトランジスタM1とM2と、nチャネルトランジスタM1とM2のドレインと電源VDD間に接続され、ドレインとゲートが接続されたpチャネルトランジスタM5とM7と、２つの第１の電流−電圧変換回路(I-V1)にソースが接続されゲートが共通接続されたnチャネルトランジスタM3とM4はカレントミラー回路を構成している。
nチャネルトランジスタM３とM４のドレインと電源VDD間に接続されたpチャネルトランジスタM6とM8と、nチャネルトランジスタM1とM2のゲートが共通接続され、nチャネルトランジスタM４のドレインに接続され、pチャネルトランジスタM5-M6のゲートは共通接続されてカレントミラー回路を構成し、ｐチャネルトランジスタM7-M9のゲートは共通接続されカレントミラー回路を構成している。
したがって、トランジスタM1、M7には電流I1が流れ、ダイオードD1と、それに並列接続された抵抗R3から構成される第1の電流−電圧変換回路(I-V1)を駆動し、同様に、トランジスタM2、M5には電流I2が流れ、抵抗R1とダイオードD２と、それに並列接続された抵抗R2から構成される第2の電流−電圧変換回路(I-V2)を駆動している。
さらに、ｐチャネルトランジスタM12はダイオードの温度非直線性を補償する目的で追加され、ダイオードD12を駆動し、ダイオードD12の端子電圧と第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)の間でそれぞれ抵抗R13、R12を介して補償電流を供給している。
ここで、第2の電流−電圧変換回路(I-V2)のダイオードD2はN個並列接続されている。同様に、ダイオードD5からなる第3の電流−電圧変換回路(I-V3)の端子と、抵抗R6と直列接続されたダイオードD6から構成される第4の電流−電圧変換回路(I-V4)の端子に、それぞれソースが接続されたnチャネルトランジスタM10とM11と、nチャネルトランジスタM10とM11のドレインと電源VDD間に接続され、ドレインとゲートが接続されたpチャネルトランジスタM16とM18と、２つの第3の電流−電圧変換回路(I-V3)にソースが接続されゲートが共通接続されたnチャネルトランジスタM13とM14はカレントミラー回路を構成し、nチャネルトランジスタM13とM14のドレインと電源VDD間に接続されたpチャネルトランジスタM15とM17と、nチャネルトランジスタM10とM11のゲートが共通接続され、nチャネルトランジスタM14のドレインに接続され、pチャネルトランジスタM15とM1６のゲートは共通接続されてカレントミラー回路を構成し、ｐチャネルトランジスタM17、M18、M19のゲートは共通接続されカレントミラー回路を構成している。
したがって、トランジスタM10、M1８には電流I4が流れ、ダイオードD5からなる第3の電流−電圧変換回路(I-V3)を駆動し、同様に、トランジスタM11、M16には電流I5が流れ、抵抗R6と直列接続されたダイオードD6から構成される第4の電流−電圧変換回路(I-V4)を駆動している。ここで、第4の電流−電圧変換回路(I-V4)のダイオードD6はM個並列接続されている。
トランジスタM9には電流I3が流れ、トランジスタM19には電流I6が流れ、それらの和電流が抵抗R7に流れ、抵抗R7の端子電圧から出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。図８６において、ダイオードD1と、それに並列接続された抵抗R3から構成される第１の電流−電圧変換回路、抵抗R1と直列接続されたダイオードD２と、それに並列接続された抵抗R2から構成される第２の電流−電圧変換回路に接続するnチャネルトランジスタM1とM2のそれぞれに流れる電流は、ｐチャネルトランジスタM5-M6からなるカレントミラー回路とｐチャネルトランジスタM7-M9からなるカレントミラー回路を介して、nチャネルトランジスタM3とM4からなるカレントミラー回路において、電流比較され、nチャネルトランジスタM1とM2のそれぞれに流れる電流が等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
さらに、ｐチャネルトランジスタM12はダイオードの温度非直線性を補償する目的で追加され、ダイオードD12を駆動し、ダイオードD12の端子電圧と第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)の間でそれぞれ抵抗R13、R12を介して補償電流を供給している。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1と、それに並列接続された抵抗R3から構成される第１の電流−電圧変換回路に印加される電圧VAと、抵抗R1と直列接続されたダイオードD２と、R1とD1に並列接続された抵抗R2から構成される第２の電流−電圧変換回路に印加される電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図３４と同等の特性が得られ、基準電圧発生回路が実現できる。
ここで、２つの第１の電流−電圧変換回路(I-V1)は、nチャネルトランジスタM3とM4とのドレイン電圧が等しくなるように挿入している。
同様に、ダイオードD5からなる第１の電流−電圧変換回路、抵抗R6と直列接続されたダイオードD6から構成される第２の電流−電圧変換回路に接続するnチャネルトランジスタM10とM11のそれぞれに流れる電流は、ｐチャネルトランジスタM15とM16からなるカレントミラー回路とｐチャネルトランジスタM17-M19からなるカレントミラー回路を介して、nチャネルトランジスタM13とM14からなるカレントミラー回路において、電流比較され、nチャネルトランジスタM10とM11のそれぞれに流れる電流が等しくなるように、nチャネルトランジスタM10とM11の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM10とM11のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD5からなる第3の電流−電圧変換回路に印加される電圧VCと、抵抗R6と直列接続されたダイオードD6から構成される第4の電流−電圧変換回路に印加される電圧VDは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図３５と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つの第3の電流−電圧変換回路(I-V3)は、nチャネルトランジスタM12とM13とのドレイン電圧が等しくなるように挿入している。
トランジスタM9には電流I3が流れ、トランジスタM19には電流I6が流れ、それらの和電流が抵抗R3に流れ、抵抗R3の端子電圧から出力電圧Vrefを得ている。
＜発明の他の実施の形態７−３＞
図８７において、ｐチャネルトランジスタM4のソースと電源VDD間には抵抗R5が挿入され、ｐチャネルトランジスタM5とゲート電圧が共通であるから、等しい電流が流せるように、ｐチャネルトランジスタM4のトランジスタサイズはｐチャネルトランジスタM5のトランジスタサイズよりも大きくしてある。ここで、ｐチャネルトランジスタM4とM5からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。
同様に、ｐチャネルトランジスタM11のソースと電源VDDには抵抗R7が挿入され、ｐチャネルトランジスタM12とゲート電圧が共通であるから、等しい電流が流せるように、ｐチャネルトランジスタM11のトランジスタサイズはｐチャネルトランジスタM12のトランジスタサイズよりも大きくしてある。ここで、ｐチャネルトランジスタM11とM12からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。
本実施例の動作を以下に説明する。nチャネルトランジスタM1に流れる電流が大きくなると、その分だけｐチャネルトランジスタM4に流れる電流が大きくなる。しかし、ｐチャネルトランジスタM5に流れる電流はそれ以上に大きくなるために、nチャネルトランジスタM2では、増えた分の電流を流しきれなくなり、ｐチャネルトランジスタM5のドレイン電圧が高くなり、ｐチャネルトランジスタM5のドレインにゲートが接続されたｐチャネルトランジスタM6に流れる電流が減少する。したがって、ドレイン電流が共通であるnチャネルトランジスタM3に流れる電流も減少する。
ここで、nチャネルトランジスタM3とnチャネルトランジスタM2とはカレントミラー回路を構成しており、nチャネルトランジスタM1とnチャネルトランジスタM2とはゲート電圧が共通になっているから、M1-M3の共通ゲート電圧が低下し、したがって、nチャネルトランジスタM1に流れる電流も減少する。
すなわち、nチャネルトランジスタM1-M4とｐチャネルトランジスタM4-M6からなる電流ループは、負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介して、nチャネルトランジスタM1とnチャネルトランジスタM2の電流が所定の値、この例では、等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1と、それに並列接続された抵抗R3から構成される第１の電流−電圧変換回路に印加される電圧と抵抗R1と直列接続されたダイオードD２と、それに並列接続された抵抗R2から構成される第２の電流−電圧変換回路に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。
さらに、ｐチャネルトランジスタM12はダイオードの温度非直線性を補償する目的で追加され、ダイオードD12を駆動し、ダイオードD12の端子電圧と第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)の間でそれぞれ抵抗R13、R12を介して補償電流を供給している。
同様に、nチャネルトランジスタM8に流れる電流が大きくなると、その分だけｐチャネルトランジスタM11に流れる電流が大きくなる。しかし、ｐチャネルトランジスタM12に流れる電流はそれ以上に大きくなるために、nチャネルトランジスタM9では、増えた分の電流を流しきれなくなり、ｐチャネルトランジスタM12のドレイン電圧が高くなり、ｐチャネルトランジスタM12のドレインにゲートが接続されたｐチャネルトランジスタM13に流れる電流が減少する。したがって、ドレイン電流が共通であるnチャネルトランジスタM10に流れる電流も減少する。
ここで、nチャネルトランジスタM10とnチャネルトランジスタM9とはカレントミラー回路を構成しており、nチャネルトランジスタM8とnチャネルトランジスタM9とはゲート電圧が共通になっているから、M8-M10の共通ゲート電圧が低下し、したがって、nチャネルトランジスタM1に流れる電流も減少する。
すなわち、nチャネルトランジスタM8-M10とｐチャネルトランジスタM11-M13からなる電流ループは、負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介して、nチャネルトランジスタM8とnチャネルトランジスタM9の電流が所定の値、この例では、等しくなるように、nチャネルトランジスタM8とM9の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM8とM9のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD6からなる第3の電流−電圧変換回路に印加される電圧と抵抗R6と直列接続されたダイオードD6から構成される第4の電流−電圧変換回路に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。
そして、トランジスタM7には電流I3が流れ、トランジスタM14には電流I6が流れ、それらの和電流が抵抗R8に流れ、抵抗R8の端子電圧から出力電圧Vrefを得ている。
すなわち、図３５と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つの第3の電流−電圧変換回路(I-V3)はnチャネルトランジスタM10とM8とのドレイン電圧が等しくなるように挿入している。
＜発明の他の実施の形態８−１＞
前記した本発明（請求項１５）の実施例（図３６）では、所定の電圧が等しくなるように制御する制御手段としてOP ampの場合を例にして説明してきた。しかし、本願発明者と同一発明者による特開2006-133916(US 2006/0091875 A1)や特開 2006-209212(US 2006/0164158 A1)に記載されているようにOP ampの代わりにカレントミラー回路を所定の電圧が等しくなるように制御する制御手段として用いることができることを付け加えておく。
具体的には、図３６の基準電圧発生回路は、図８８、図８９、図９０のように展開される。ただし、図８９や図９０のように、２つある制御回路内のI-V変換回路はいずれもダイオード数が少ない第１の電流−電圧変換回路(I-V1)を選択するのがチップ面積を小さくする目的にかなうが、ダイオード数が多くなる第2の電流−電圧変換回路(I-V2)でも回路動作上は同一の効果が得られる。
図８８において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM４とM5はそれぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM3とM4のカレントミラー回路はｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
したがって、トランジスタM1、M3には電流I1が流れ、ダイオードD1とそれに並列接続された抵抗R4からなる第1の電流−電圧変換回路(I-V1)を駆動し、抵抗R1と直列接続されたダイオードD2とそれに並列接続された抵抗R2からなる第2の電流−電圧変換回路(I-V2)を駆動する。
同様に、nチャネルトランジスタM6とM7はゲートが共通接続されて、M7はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM８とM９とM10はゲートが共通接続されて、M8はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM6とM7、ｐチャネルトランジスタM8とM９とM１０はそれぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM8とM9のカレントミラー回路はｎチャネルトランジスタM6とM7のカレントミラー回路を自己バイアスしている。
したがって、トランジスタM6、M8には電流I4が流れ、ダイオードD3とそれに並列接続された抵抗R7からなる第3の電流−電圧変換回路(I-V3)を駆動し、抵抗R5と直列接続されたダイオードD4とそれに並列接続された抵抗R6からなる第4の電流−電圧変換回路(I-V4)を駆動する。
ここで、第2の電流−電圧変換回路(I-V2)のダイオードD2はN個並列接続されてなり、第4の電流−電圧変換回路(I-V4)のダイオードD4はM個並列接続されている。
さらに、トランジスタM5とM10からの電流で抵抗R3を駆動し、抵抗R3の端子電圧から出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。図８８に示すように、自己バイアス化することで、図３６に示した構成におけるOP ampを省略することができる。図８８において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。
したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM4とM5は、それぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM３とM４のカレントミラー回路は、ｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
ここで、nチャネルトランジスタM1とM2に流れる電流は比例し、nチャネルトランジスタM1とM2とがトランジスタサイズが等しく、ｐチャネルトランジスタM3とM4とがトランジスタサイズが等しい場合には、nチャネルトランジスタM1とM2に流れる電流は等しくなる。
このようにして、自己バイアスされることで、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1とそれに並列接続された抵抗R4から構成される第1の電流−電圧変換回路(I-V1)のダイオードD1とそれに並列接続された抵抗R4の端子電圧VAと、抵抗R1と直列接続されたダイオードD２と、それに並列接続された抵抗R2から構成される第２の電流−電圧変換回路I-V2の抵抗R1と直列接続されたダイオードD２とそれに並列接続された抵抗R2の端子電圧VBは等しくなる。したがって、上述したOP ampを用いた場合と等しい動作条件が実現できる。
また同様に、nチャネルトランジスタM6とM7はゲートが共通接続されて、M6はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM8とM9とM10はゲートが共通接続されて、M8はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM6とM7、ｐチャネルトランジスタM8とM9とM10は、それぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM8とM9のカレントミラー回路は、ｎチャネルトランジスタM6とM7のカレントミラー回路を自己バイアスしている。
ここで、nチャネルトランジスタM6とM7に流れる電流は比例し、nチャネルトランジスタM6とM7とがトランジスタサイズが等しく、ｐチャネルトランジスタM8とM9とがトランジスタサイズが等しい場合には、nチャネルトランジスタM6とM7に流れる電流は等しくなる。
このようにして、自己バイアスされることで、nチャネルトランジスタM6とM7のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD3とそれに並列接続された抵抗R7からなる第3の電流−電圧変換回路(I-V3)の端子電圧VCと、抵抗R5と直列接続されたダイオードD4とそれに並列接続された抵抗R6から構成される第4の電流−電圧変換回路(I-V4)の端子電圧VDは等しくなる。したがって、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図３６と同等の特性が得られ、基準電圧発生回路が実現できる。
ただし、上述した図８８に示した基準電圧発生回路においては、トランジスタのチャネル長変調の影響が出やすい。また、簡単にするためにスタートアップ回路は省略している。
＜発明の他の実施の形態８−２＞
図８９において、ダイオードD1とそれに並列接続された抵抗R3から構成された第１の電流−電圧変換回路(I-V1)の端子と、抵抗R1と直列接続されたダイオードD２とそれに並列接続された抵抗R2から構成される第２の電流−電圧変換回路(I-V2)の端子に、それぞれソースが接続されたnチャネルトランジスタM1とM2と、nチャネルトランジスタM1とM2のドレインと電源VDD間に接続され、ドレインとゲートが接続されたpチャネルトランジスタM5とM7と、２つの第１の電流−電圧変換回路(I-V1)にソースが接続されゲートが共通接続されたnチャネルトランジスタM3とM4はカレントミラー回路を構成している。
nチャネルトランジスタM３とM４のドレインと電源VDD間に接続されたpチャネルトランジスタM6とM8と、nチャネルトランジスタM1とM2のゲートが共通接続され、nチャネルトランジスタM４のドレインに接続され、pチャネルトランジスタM5-M6のゲートは共通接続されてカレントミラー回路を構成し、ｐチャネルトランジスタM7-M9のゲートは共通接続されカレントミラー回路を構成している。
したがって、トランジスタM1、M7には電流I1が流れ、ダイオードD1と、それに並列接続された抵抗R3から構成される第1の電流−電圧変換回路(I-V1)を駆動し、同様に、トランジスタM2、M5には電流I2が流れ、抵抗R1と直列接続されたダイオードD２と、それに並列接続された抵抗R2から構成される第2の電流−電圧変換回路(I-V2)を駆動している。ここで、第2の電流−電圧変換回路(I-V2)のダイオードD2はN個並列接続されている。
同様に、ダイオードD5とそれに並列接続された抵抗R7から構成される第3の電流−電圧変換回路(I-V3)の端子と、抵抗R6と直列接続されたダイオードD6とそれに並列接続された抵抗R8から構成される第4の電流−電圧変換回路(I-V4)の端子に、それぞれソースが接続されたnチャネルトランジスタM10とM11と、nチャネルトランジスタM10とM11のドレインと電源VDD間に接続され、ドレインとゲートが接続されたpチャネルトランジスタM14とM16と、２つの第3の電流−電圧変換回路(I-V3)にソースが接続されゲートが共通接続されたnチャネルトランジスタM12とM13はカレントミラー回路を構成している。
nチャネルトランジスタM12とM13のドレインと電源VDD間に接続されたpチャネルトランジスタM15とM17と、nチャネルトランジスタM10とM11のゲートが共通接続され、nチャネルトランジスタM13のドレインに接続され、pチャネルトランジスタM14-M15のゲートは共通接続されてカレントミラー回路を構成し、ｐチャネルトランジスタM16-M18のゲートは共通接続されカレントミラー回路を構成している。
したがって、トランジスタM10、M16には電流I4が流れ、ダイオードD5とそれに並列接続された抵抗R7から構成される第3の電流−電圧変換回路(I-V3)を駆動し、同様に、トランジスタM11、M15には電流I5が流れ、抵抗R6と直列接続されたダイオードD6とそれに並列接続された抵抗R8から構成される第4の電流−電圧変換回路(I-V4)を駆動している。ここで、第4の電流−電圧変換回路(I-V4)のダイオードD6はM個並列接続されている。
トランジスタM9には電流I3が流れ、トランジスタM18には電流I6が流れ、それらの和電流が抵抗R11に流れ、抵抗R11の端子電圧から出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。図８９において、ダイオードD1と、それに並列接続された抵抗R3から構成される第１の電流−電圧変換回路、抵抗R1とダイオードD２と、それに並列接続された抵抗R2から構成される第２の電流−電圧変換回路に接続するnチャネルトランジスタM1とM2のそれぞれに流れる電流は、ｐチャネルトランジスタM5-M6からなるカレントミラー回路とｐチャネルトランジスタM7-M9からなるカレントミラー回路を介して、nチャネルトランジスタM3とM4からなるカレントミラー回路において、電流比較され、nチャネルトランジスタM1とM2のそれぞれに流れる電流が等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1と、それに並列接続された抵抗R3から構成される第１の電流−電圧変換回路に印加される電圧VAと、抵抗R1と直列接続されたダイオードD２と、それに並列接続された抵抗R2から構成される第２の電流−電圧変換回路に印加される電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図３６と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つの第１の電流−電圧変換回路(I-V1)は、nチャネルトランジスタM3とM4とのドレイン電圧が等しくなるように挿入している。
同様に、ダイオードD5とそれに並列接続された抵抗R7から構成される第3の電流−電圧変換回路、抵抗R6と直列接続されたダイオードD6とそれに並列接続された抵抗R8から構成される第4の電流−電圧変換回路に接続するnチャネルトランジスタM10とM11のそれぞれに流れる電流は、ｐチャネルトランジスタM14-M15からなるカレントミラー回路とｐチャネルトランジスタM16-M18からなるカレントミラー回路を介して、nチャネルトランジスタM12とM13からなるカレントミラー回路において、電流比較され、nチャネルトランジスタM10とM11のそれぞれに流れる電流が等しくなるように、nチャネルトランジスタM10とM11の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM10とM11のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD5とそれに並列接続された抵抗R7から構成される第3の電流−電圧変換回路に印加される電圧VCと、抵抗R6と直列接続されたダイオードD6とそれに並列接続された抵抗R8から構成される第4の電流−電圧変換回路に印加される電圧VDは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図３６と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つの第3の電流−電圧変換回路(I-V3)は、nチャネルトランジスタM12とM13とのドレイン電圧が等しくなるように挿入している。
トランジスタM9には電流I3が流れ、トランジスタM18には電流I6が流れ、それらの和電流が抵抗R11に流れ、抵抗R11の端子電圧から出力電圧Vrefを得ている。
＜発明の他の実施の形態８−３＞
図９０において、ｐチャネルトランジスタM4のソースと電源VDD間には抵抗R5が挿入され、ｐチャネルトランジスタM5とゲート電圧が共通であるから、等しい電流が流せるように、ｐチャネルトランジスタM4のトランジスタサイズはｐチャネルトランジスタM5のトランジスタサイズよりも大きくしてある。ここで、ｐチャネルトランジスタM4とM5からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。
同様に、ｐチャネルトランジスタM11のソースと電源VDD間には抵抗R10が挿入され、ｐチャネルトランジスタM12とゲート電圧が共通であるから、等しい電流が流せるように、ｐチャネルトランジスタM11のトランジスタサイズはｐチャネルトランジスタM12のトランジスタサイズよりも大きくしてある。ここで、ｐチャネルトランジスタM11とM12からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。
本実施例の動作を以下に説明する。nチャネルトランジスタM1に流れる電流が大きくなると、その分だけｐチャネルトランジスタM4に流れる電流が大きくなる。しかし、ｐチャネルトランジスタM5に流れる電流はそれ以上に大きくなるために、nチャネルトランジスタM2では、増えた分の電流を流しきれなくなり、ｐチャネルトランジスタM5のドレイン電圧が高くなり、ｐチャネルトランジスタM5のドレインにゲートが接続されたｐチャネルトランジスタM6に流れる電流が減少する。したがって、ドレイン電流が共通であるnチャネルトランジスタM3に流れる電流も減少する。
ここで、nチャネルトランジスタM3とnチャネルトランジスタM2とはカレントミラー回路を構成しており、nチャネルトランジスタM1とnチャネルトランジスタM2とはゲート電圧が共通になっているから、M1-M3の共通ゲート電圧が低下し、したがって、nチャネルトランジスタM1に流れる電流も減少する。
すなわち、nチャネルトランジスタM1-M4とｐチャネルトランジスタM4-M6からなる電流ループは、負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介して、nチャネルトランジスタM1とnチャネルトランジスタM2の電流が所定の値、この例では、等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1と、それに並列接続された抵抗R3から構成される第１の電流−電圧変換回路に印加される電圧と、抵抗R1と直列接続されたダイオードD２と、それに並列接続された抵抗R2から構成される第２の電流−電圧変換回路に印加される電圧は、等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。
同様に、nチャネルトランジスタM8に流れる電流が大きくなると、その分だけｐチャネルトランジスタM11に流れる電流が大きくなる。しかし、ｐチャネルトランジスタM12に流れる電流はそれ以上に大きくなるために、nチャネルトランジスタM9では、増えた分の電流を流しきれなくなり、ｐチャネルトランジスタM12のドレイン電圧が高くなり、ｐチャネルトランジスタM12のドレインにゲートが接続されたｐチャネルトランジスタM13に流れる電流が減少する。
したがって、ドレイン電流が共通であるnチャネルトランジスタM10に流れる電流も減少する。ここで、nチャネルトランジスタM10とnチャネルトランジスタM9とはカレントミラー回路を構成しており、nチャネルトランジスタM8とnチャネルトランジスタM9とはゲート電圧が共通になっているから、M8-M10の共通ゲート電圧が低下し、したがって、nチャネルトランジスタM1に流れる電流も減少する。
すなわち、nチャネルトランジスタM8-M10とｐチャネルトランジスタM11-M13からなる電流ループは、負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介して、nチャネルトランジスタM8とnチャネルトランジスタM9の電流が所定の値、この例では、等しくなるように、nチャネルトランジスタM8とM9の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM8とM9のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD6からなる第3の電流−電圧変換回路に印加される電圧と抵抗R6と直列接続されたダイオードD6から構成される第4の電流−電圧変換回路に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。
そして、トランジスタM7には電流I3が流れ、トランジスタM14には電流I6が流れ、それらの和電流が抵抗R11に流れ、抵抗R11の端子電圧から出力電圧Vrefを得ている。
すなわち、図３６と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つの第3の電流−電圧変換回路(I-V3)はnチャネルトランジスタM10とM8とのドレイン電圧が等しくなるように挿入している。
＜発明の他の実施の形態９−１＞
前記した本発明（請求項１７）の実施例（図３８）では、所定の電圧が等しくなるように制御する制御手段としてOP ampの場合を例にして説明してきた。しかし、本願発明者と同一発明者による特開2006-133916(US 2006/0091875 A1)や特開 2006-209212(US 2006/0164158 A1)に記載されているようにOP ampの代わりにカレントミラー回路を所定の電圧が等しくなるように制御する制御手段として用いることができることを付け加えておく。
具体的には図３８の基準電圧発生回路は図９１、図９２、図９３のように展開される。ただし、図９２や図９３のように、２つある制御回路内のI-V変換回路はいずれもダイオード数が少ない第１の電流−電圧変換回路I-V1を選択するのがチップ面積を小さくする目的にかなうが、ダイオード数が多くなる第2の電流−電圧変換回路(I-V2)でも回路動作上は同一の効果が得られる。
図９１において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5とM12はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM４とM5とM12はそれぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM3とM4のカレントミラー回路はｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
したがって、トランジスタM1、M3には電流I1が流れ、ダイオードD1とそれに並列接続された抵抗R4から構成される第1の電流−電圧変換回路(I-V1)を駆動し、抵抗R1と直列接続されたダイオードD2とそれに並列接続された抵抗R2から構成される第2の電流−電圧変換回路(I-V2)を駆動する。
さらに、ｐチャネルトランジスタM12はダイオードの温度非直線性を補償する目的で追加され、ダイオードD12を駆動し、ダイオードD12の端子電圧と第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)の間でそれぞれ抵抗R13、R12を介して補償電流を供給している。
同様に、nチャネルトランジスタM6とM7はゲートが共通接続されて、M6はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM８とM９とM10はゲートが共通接続されて、M8はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM6とM7、ｐチャネルトランジスタM8とM９とM１０はそれぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM8とM9のカレントミラー回路はｎチャネルトランジスタM6とM7のカレントミラー回路を自己バイアスしている。
したがって、トランジスタM6、M8には電流I4が流れ、ダイオードD3とそれに並列接続された抵抗R7から構成される第3の電流−電圧変換回路(I-V3)を駆動し、抵抗R5と直列接続されたダイオードD4とそれに並列接続された抵抗R6から構成される第4の電流−電圧変換回路(I-V4)を駆動する。
さらに、ｐチャネルトランジスタM13はダイオードの温度非直線性を補償する目的で追加され、ダイオードD13を駆動し、ダイオードD13の端子電圧と第3の電流−電圧変換回路(I-V3)、4の電流−電圧変換回路I-V4の間でそれぞれ抵抗R15、R14を介して補償電流を供給している。
ここで、第2の電流−電圧変換回路(I-V2)のダイオードD2はN個並列接続されてなり、第4の電流−電圧変換回路(I-V4)のダイオードD4はM個並列接続されている。
さらに、トランジスタM5とM10からの電流で抵抗R3を駆動し、抵抗R3の端子電圧から出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。図９１に示すように、自己バイアス化することで、図３８に示した構成における２つのOP ampを省略することができる。図９１において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5とM12はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM4とM5は、それぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM３とM４のカレントミラー回路は、ｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
さらに、ｐチャネルトランジスタM12はダイオードの温度非直線性を補償する目的で追加され、ダイオードD12を駆動し、ダイオードD12の端子電圧と第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)の間でそれぞれ抵抗R13、R12を介して補償電流を供給している。
ここで、nチャネルトランジスタM1とM2に流れる電流は比例し、nチャネルトランジスタM1とM2とがトランジスタサイズが等しく、ｐチャネルトランジスタM3とM4とがトランジスタサイズが等しい場合には、nチャネルトランジスタM1とM2に流れる電流は等しくなる。
このようにして、自己バイアスされることで、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1とそれに並列接続された抵抗R4から構成される第１の電流−電圧変換回路I-V1のダイオードD1とそれに並列接続された抵抗R4の端子電圧VAと、抵抗R1とダイオードD２と、それに並列接続された抵抗R2から構成される第２の電流−電圧変換回路I-V2の抵抗R1とダイオードD２とそれに並列接続された抵抗R2の端子電圧VBは等しくなる。したがって、上述したOP ampを用いた場合と等しい動作条件が実現できる。
また同様に、nチャネルトランジスタM6とM7はゲートが共通接続されて、M6はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM8とM9とM10はゲートが共通接続されて、M8はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM6とM7、ｐチャネルトランジスタM8とM9とM10は、それぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM8とM9のカレントミラー回路は、ｎチャネルトランジスタM6とM7のカレントミラー回路を自己バイアスしている。
さらに、ｐチャネルトランジスタM13はダイオードの温度非直線性を補償する目的で追加され、ダイオードD13を駆動し、ダイオードD13の端子電圧と第3の電流−電圧変換回路(I-V3)、第4の電流−電圧変換回路(I-V4)の間でそれぞれ抵抗R15、R14を介して補償電流を供給している。
ここで、nチャネルトランジスタM6とM7に流れる電流は比例し、nチャネルトランジスタM6とM7とがトランジスタサイズが等しく、ｐチャネルトランジスタM8とM9とがトランジスタサイズが等しい場合には、nチャネルトランジスタM6とM7に流れる電流は等しくなる。
このようにして、自己バイアスされることで、nチャネルトランジスタM6とM7のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD3とそれに並列接続された抵抗R7から構成される第3の電流−電圧変換回路(I-V3)の端子電圧VCと、抵抗R5と直列接続されたダイオードD4とそれに並列接続された抵抗R6から構成される第4の電流−電圧変換回路(I-V4)の端子電圧VDは等しくなる。したがって、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図３８と同等の特性が得られ、基準電圧発生回路が実現できる。
ただし、上述した図９１に示した基準電圧発生回路においては、トランジスタのチャネル長変調の影響が出やすい。また、簡単にするためにスタートアップ回路は省略している。
＜発明の他の実施の形態９−２＞
図９２において、ダイオードD1とそれに並列接続された抵抗R3から構成された第１の電流−電圧変換回路(I-V1)の端子と、抵抗R1と直列接続されたダイオードD２とそれに並列接続された抵抗R2から構成される第２の電流−電圧変換回路(I-V2)の端子に、それぞれソースが接続されたnチャネルトランジスタM1とM2と、nチャネルトランジスタM1とM2のドレインと電源VDD間に接続され、ドレインとゲートが接続されたpチャネルトランジスタM5とM7と、２つの第１の電流−電圧変換回路(I-V1：D4とR5からなる第１の電流−電圧変換回路、D3、R4からなる第１の電流−電圧変換回路）にソースが接続されゲートが共通接続されたnチャネルトランジスタM3とM4はカレントミラー回路を構成している。
nチャネルトランジスタM３とM４のドレインと電源VDD間に接続されたpチャネルトランジスタM6とM8と、nチャネルトランジスタM1とM2のゲートが共通接続され、nチャネルトランジスタM４のドレインに接続され、pチャネルトランジスタM5-M6のゲートは共通接続されてカレントミラー回路を構成し、ｐチャネルトランジスタM7-M9のゲートは共通接続されカレントミラー回路を構成している。
したがって、トランジスタM1、M7には電流I1が流れ、ダイオードD1と、それに並列接続された抵抗R3から構成される第1の電流−電圧変換回路(I-V1)を駆動し、同様に、トランジスタM2、M5には電流I2が流れ、抵抗R1とダイオードD２と、それに並列接続された抵抗R2から構成される第2の電流−電圧変換回路(I-V2)を駆動している。
さらに、ｐチャネルトランジスタM22はダイオードの温度非直線性を補償する目的で追加され、ダイオードD12を駆動し、ダイオードD12の端子電圧と第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)の間でそれぞれ抵抗R13、R12を介して補償電流を供給している。
ここで、第2の電流−電圧変換回路(I-V2)のダイオードD2はN個並列接続されている。
同様に、ダイオードD５とそれに並列接続された抵抗R8から構成される第3の電流−電圧変換回路(I-V3)の端子と、抵抗R6と直列接続されたダイオードD6とそれに並列接続された抵抗R7から構成される第4の電流−電圧変換回路(I-V4)の端子に、それぞれソースが接続されたnチャネルトランジスタM10とM11と、nチャネルトランジスタM10とM11のドレインと電源VDD間に接続され、ドレインとゲートが接続されたpチャネルトランジスタM14とM16と、２つの第3の電流−電圧変換回路(I-V3：D7とR9からなる第3の電流−電圧変換回路と、D8とR10からなる第3の電流−電圧変換回路）にソースが接続されゲートが共通接続されたnチャネルトランジスタM12とM13はカレントミラー回路を構成している。nチャネルトランジスタM12とM13のドレインと電源VDD間に接続されたpチャネルトランジスタM15とM17と、nチャネルトランジスタM10とM11のゲートが共通接続され、nチャネルトランジスタM13のドレインに接続され、pチャネルトランジスタM14-M15のゲートは共通接続されてカレントミラー回路を構成し、ｐチャネルトランジスタM16-M18のゲートは共通接続されカレントミラー回路を構成している。
さらに、ｐチャネルトランジスタM２3はダイオードの温度非直線性を補償する目的で追加され、ダイオードD13を駆動し、ダイオードD13の端子電圧と、第3の電流−電圧変換回路(I-V3)（D5とR8）、第4の電流−電圧変換回路(I-V4)（R6、D６、R7）の間でそれぞれ抵抗R15、R14を介して補償電流を供給している。
したがって、トランジスタM10、M16には電流I4が流れ、ダイオードD5からなる第3の電流−電圧変換回路(I-V3)を駆動し、同様に、トランジスタM11、M15には電流I5が流れ、抵抗R6と直列接続されたダイオードD6から構成される第4の電流−電圧変換回路(I-V4)を駆動している。ここで、第4の電流−電圧変換回路(I-V4)のダイオードD6はM個並列接続されている。
トランジスタM9には電流I3が流れ、トランジスタM18には電流I6が流れ、それらの和電流が抵抗R11に流れ、抵抗R11の端子電圧から出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。図９２において、ダイオードD1と、それに並列接続された抵抗R3から構成される第１の電流−電圧変換回路、抵抗R1と直列接続されたダイオードD２と、それに並列接続された抵抗R2から構成される第２の電流−電圧変換回路に接続するnチャネルトランジスタM1とM2のそれぞれに流れる電流は、ｐチャネルトランジスタM5-M6からなるカレントミラー回路とｐチャネルトランジスタM7-M9からなるカレントミラー回路を介して、nチャネルトランジスタM3とM4からなるカレントミラー回路において、電流比較され、nチャネルトランジスタM1とM2のそれぞれに流れる電流が等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
さらに、ｐチャネルトランジスタM２2はダイオードの温度非直線性を補償する目的で追加され、ダイオードD12を駆動し、ダイオードD12の端子電圧と第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)の間でそれぞれ抵抗R13、R12を介して補償電流を供給している。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1と、それに並列接続された抵抗R3から構成される第１の電流−電圧変換回路に印加される電圧VAと、抵抗R1と直列接続されたダイオードD２と、それに並列接続された抵抗R2から構成される第２の電流−電圧変換回路に印加される電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図３８の構成と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つの第１の電流−電圧変換回路(I-V1：D3とR4、D4とR5）は、nチャネルトランジスタM3とM4とのドレイン電圧が等しくなるように挿入している。
同様に、ダイオードD5とそれに並列接続された抵抗R8から構成される第１の電流−電圧変換回路、抵抗R6と直列接続されたダイオードD6とそれに並列接続された抵抗R7から構成される第２の電流−電圧変換回路に接続するnチャネルトランジスタM10とM11のそれぞれに流れる電流は、ｐチャネルトランジスタM14-M15からなるカレントミラー回路とｐチャネルトランジスタM16-M18からなるカレントミラー回路を介して、nチャネルトランジスタM12とM13からなるカレントミラー回路において、電流比較され、nチャネルトランジスタM10とM11のそれぞれに流れる電流が等しくなるように、nチャネルトランジスタM10とM11の共通ゲート電圧が制御される。
さらに、ｐチャネルトランジスタM２3はダイオードの温度非直線性を補償する目的で追加され、ダイオードD13を駆動し、ダイオードD13の端子電圧と第3の電流−電圧変換回路(I-V3)、第4の電流−電圧変換回路(I-V4)の間でそれぞれ抵抗R15、R14を介して補償電流を供給している。
したがって、nチャネルトランジスタM10とM11のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD5とそれに並列接続された抵抗R8から構成される第3の電流−電圧変換回路に印加される電圧VCと、抵抗R6と直列接続されたダイオードD6とそれに並列接続された抵抗R7から構成される第4の電流−電圧変換回路に印加される電圧VDは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図３８と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つの第3の電流−電圧変換回路(I-V3：D7とR9、D8とR10）は、nチャネルトランジスタM12とM13とのドレイン電圧が等しくなるように挿入している。
トランジスタM9には電流I3が流れ、トランジスタM18には電流I6が流れ、それらの和電流が抵抗R11に流れ、抵抗R11の端子電圧から出力電圧Vrefを得ている。
＜発明の他の実施の形態９−３＞
図９３において、ｐチャネルトランジスタM4のソースと電源VDD間には抵抗R5が挿入され、ｐチャネルトランジスタM5とゲート電圧が共通であるから、等しい電流が流せるように、ｐチャネルトランジスタM4のトランジスタサイズはｐチャネルトランジスタM5のトランジスタサイズよりも大きくしてある。ここで、ｐチャネルトランジスタM4とM5からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。
同様に、ｐチャネルトランジスタM11のソースと電源VDD間には抵抗R10が挿入され、ｐチャネルトランジスタM12とゲート電圧が共通であるから、等しい電流が流せるように、ｐチャネルトランジスタM11のトランジスタサイズはｐチャネルトランジスタM12のトランジスタサイズよりも大きくしてある。ここで、ｐチャネルトランジスタM11とM12からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。
本実施例の動作を以下に説明する。nチャネルトランジスタM1に流れる電流が大きくなると、その分だけｐチャネルトランジスタM4に流れる電流が大きくなる。しかし、ｐチャネルトランジスタM5に流れる電流はそれ以上に大きくなるために、nチャネルトランジスタM2では、増えた分の電流を流しきれなくなり、ｐチャネルトランジスタM5のドレイン電圧が高くなり、ｐチャネルトランジスタM5のドレインにゲートが接続されたｐチャネルトランジスタM6に流れる電流が減少する。したがって、ドレイン電流が共通であるnチャネルトランジスタM3に流れる電流も減少する。
ここで、nチャネルトランジスタM3とnチャネルトランジスタM2とはカレントミラー回路を構成しており、nチャネルトランジスタM1とnチャネルトランジスタM2とはゲート電圧が共通になっているから、M1-M3の共通ゲート電圧が低下し、したがって、nチャネルトランジスタM1に流れる電流も減少する。
すなわち、nチャネルトランジスタM1-M4とｐチャネルトランジスタM4-M6からなる電流ループは、負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介して、nチャネルトランジスタM1とnチャネルトランジスタM2の電流が所定の値、この例では、等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1とそれに並列接続された抵抗R3から構成される第１の電流−電圧変換回路I-V1に印加される電圧と、抵抗R1と直列接続されたダイオードD２と、それに並列接続された抵抗R2から構成される第２の電流−電圧変換回路I-V２に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。
さらに、ｐチャネルトランジスタM２2はダイオードの温度非直線性を補償する目的で追加され、ダイオードD４を駆動し、ダイオードD４の端子電圧と第1の電流−電圧変換回路(I-V1)（D1、R3）、第2の電流−電圧変換回路(I-V2)（R1、D2、R2）の間でそれぞれ抵抗R13、R12を介して補償電流を供給している。
同様に、nチャネルトランジスタM8に流れる電流が大きくなると、その分だけｐチャネルトランジスタM11に流れる電流が大きくなる。しかし、ｐチャネルトランジスタM12に流れる電流はそれ以上に大きくなるために、nチャネルトランジスタM9では、増えた分の電流を流しきれなくなり、ｐチャネルトランジスタM12のドレイン電圧が高くなり、ｐチャネルトランジスタM12のドレインにゲートが接続されたｐチャネルトランジスタM13に流れる電流が減少する。
したがって、ドレイン電流が共通であるnチャネルトランジスタM10に流れる電流も減少する。ここで、nチャネルトランジスタM10とnチャネルトランジスタM9とはカレントミラー回路を構成しており、nチャネルトランジスタM8とnチャネルトランジスタM9とはゲート電圧が共通になっているから、M8-M10の共通ゲート電圧が低下し、したがって、nチャネルトランジスタM1に流れる電流も減少する。
さらに、ｐチャネルトランジスタM２3はダイオードの温度非直線性を補償する目的で追加され、ダイオードD８を駆動し、ダイオードD８の端子電圧と第3の電流−電圧変換回路(I-V3)、第4の電流−電圧変換回路(I-V4)の間でそれぞれ抵抗R15、R14を介して補償電流を供給している。
すなわち、nチャネルトランジスタM8-M10とｐチャネルトランジスタM11-M13からなる電流ループは、負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介して、nチャネルトランジスタM8とnチャネルトランジスタM9の電流が所定の値、この例では、等しくなるように、nチャネルトランジスタM8とM9の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM8とM9のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD5とそれに並列接続された抵抗R8から構成される第3の電流−電圧変換回路に印加される電圧と抵抗R6と直列接続されたダイオードD6とそれに並列接続された抵抗R7から構成される第4の電流−電圧変換回路に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。
そして、トランジスタM7には電流I3が流れ、トランジスタM14には電流I6が流れ、それらの和電流が抵抗R9に流れ、抵抗R9の端子電圧から出力電圧Vrefを得ている。すなわち、図３８と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つの第3の電流−電圧変換回路(I-V3)はnチャネルトランジスタM10とM8とのドレイン電圧が等しくなるように挿入している。
＜発明の他の実施の形態１０−１＞
前記した本発明（請求項１９）の実施例１０（図４２）では、所定の電圧が等しくなるように制御する制御手段としてOP ampの場合を例にして説明してきた。しかし、本願発明者と同一発明者による特開2006-133916(US 2006/0091875 A1)や特開 2006-209212(US 2006/0164158 A1)に記載されているようにOP ampの代わりにカレントミラー回路を所定の電圧が等しくなるように制御する制御手段として用いることができることを付け加えておく。
具体的には、図４２の基準電圧発生回路は、図９４、図９５、図９６のように展開される。ただし、図９５や図９６のように、２つある制御回路内のI-V変換回路はいずれもダイオード数が少ない第１の電流−電圧変換回路I-V1を選択するのがチップ面積を小さくする目的にかなうが、ダイオード数が多くなる第2の電流−電圧変換回路(I-V2)でも回路動作上は同一の効果が得られる。
図９４において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM４とM5はそれぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM3とM4のカレントミラー回路はｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
また、ダイオードD1とそれに並列接続された抵抗R4から構成される第1の電流−電圧変換回路(I-V1)と抵抗R1と直列接続されたダイオードD2とそれに並列接続された抵抗R2から構成される第2の電流−電圧変換回路(I-V2)の端子間は抵抗R5を介して接続されており、トランジスタM1、M3には電流I1が流れ、トランジスタM2、M4には電流I2が流れ、ダイオードD1とそれに並列接続された抵抗R4から構成される第1の電流−電圧変換回路(I-V1)と、抵抗R1と直列接続されたダイオードD2とそれに並列接続された抵抗R2から構成される第2の電流−電圧変換回路(I-V2)と第1、第2の電流−電圧変換回路の端子間に接続された抵抗R5を駆動する。
さらに、トランジスタM5からの電流で抵抗R3を駆動し、抵抗R3の端子電圧から出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。図９４に示すように、自己バイアス化することで、図４２に示した構成におけるOP ampを省略することができる。図９４において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM4とM5は、それぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM３とM４のカレントミラー回路は、ｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
ここで、nチャネルトランジスタM1とM2に流れる電流は比例し、nチャネルトランジスタM1とM2とがトランジスタサイズが等しく、ｐチャネルトランジスタM3とM4とがトランジスタサイズが等しい場合には、nチャネルトランジスタM1とM2に流れる電流は等しくなる。
このようにして、自己バイアスされることで、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1とそれに並列接続された抵抗R4から構成される第１の電流−電圧変換回路I-V1と抵抗R1と直列接続されたダイオードD２と、それに並列接続された抵抗R2から構成される第２の電流−電圧変換回路I-V2と第1、第2の電流−電圧変換回路の端子間に接続された抵抗R5の端子電圧VAとVBは等しくなる。したがって、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図４２と同等の特性が得られ、基準電圧発生回路が実現できる。
ただし、上述した図９４に示した基準電圧発生回路においては、トランジスタのチャネル長変調の影響が出やすい。また、簡単にするためにスタートアップ回路は省略している。
＜発明の他の実施の形態１０−２＞
図９５において、ダイオードD1とそれに並列接続された抵抗R3から構成された第１の電流−電圧変換回路(I-V1)の端子と、抵抗R1と直列接続されたダイオードD２とそれに並列接続された抵抗R2から構成される第２の電流−電圧変換回路(I-V2)の端子が抵抗R4を介して接続され、それぞれソースが接続されたnチャネルトランジスタM1とM2と、nチャネルトランジスタM1とM2のドレインと電源VDD間に接続され、ドレインとゲートが接続されたpチャネルトランジスタM5とM7と、２つの第１の電流−電圧変換回路(I-V1)にソースが接続されゲートが共通接続されたnチャネルトランジスタM3とM4はカレントミラー回路を構成している。
nチャネルトランジスタM３とM４のドレインと電源VDD間に接続されたpチャネルトランジスタM6とM8と、nチャネルトランジスタM1とM2のゲートが共通接続され、nチャネルトランジスタM４のドレインに接続され、pチャネルトランジスタM5、M6のゲートは共通接続されてカレントミラー回路を構成し、ｐチャネルトランジスタM7、M9のゲートは共通接続されカレントミラー回路を構成している。
したがって、トランジスタM1、M7には電流I1が流れ、ダイオードD1と、それに並列接続された抵抗R3から構成される第1の電流−電圧変換回路(I-V1)を駆動する。同様に、トランジスタM2、M5には電流I2が流れ、抵抗R1と直列接続されたダイオードD２と、それに並列接続された抵抗R2から構成される第2の電流−電圧変換回路(I-V2)を駆動している。ここで、第2の電流−電圧変換回路(I-V2)のダイオードD2はN個並列接続されている。
トランジスタM9には電流I3が流れ、その電流を抵抗R7に流し込み、抵抗R7の端子電圧から出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。図９５において、ダイオードD1と、それに並列接続された抵抗R3から構成される第１の電流−電圧変換回路、抵抗R1とダイオードD２と、それに並列接続された抵抗R2から構成される第２の電流−電圧変換回路間は抵抗R4を介して接続され、nチャネルトランジスタM1とM2のそれぞれに流れる電流は、ｐチャネルトランジスタM5-M6からなるカレントミラー回路とｐチャネルトランジスタM7-M9からなるカレントミラー回路を介して、nチャネルトランジスタM3とM4からなるカレントミラー回路において、電流比較され、nチャネルトランジスタM1とM2のそれぞれに流れる電流が等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1と、それに並列接続された抵抗R3から構成される第１の電流−電圧変換回路に印加される電圧VAと、抵抗R1と直列接続されたダイオードD２と、それに並列接続された抵抗R2から構成される第２の電流−電圧変換回路に印加される電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図４２と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つの第１の電流−電圧変換回路(I-V1)は、nチャネルトランジスタM3とM4とのドレイン電圧が等しくなるように挿入している。
トランジスタM9には電流I3が流れ、その電流を抵抗R7に流し込み、抵抗R7の端子電圧から出力電圧Vrefを得ている。
＜発明の他の実施の形態１０−３＞
図９６において、ｐチャネルトランジスタM4のソースと電源VDD間には抵抗R6が挿入され、ｐチャネルトランジスタM5とゲート電圧が共通であるから、等しい電流が流せるように、ｐチャネルトランジスタM4のトランジスタサイズはｐチャネルトランジスタM5のトランジスタサイズよりも大きくしてある。ここで、ｐチャネルトランジスタM4とM5からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。
本実施例の動作を以下に説明する。nチャネルトランジスタM1に流れる電流が大きくなると、その分だけｐチャネルトランジスタM4に流れる電流が大きくなる。しかし、ｐチャネルトランジスタM5に流れる電流はそれ以上に大きくなるために、nチャネルトランジスタM2では、増えた分の電流を流しきれなくなり、ｐチャネルトランジスタM5のドレイン電圧が高くなり、ｐチャネルトランジスタM5のドレインにゲートが接続されたｐチャネルトランジスタM6に流れる電流が減少する。したがって、ドレイン電流が共通であるnチャネルトランジスタM3に流れる電流も減少する。
ここで、nチャネルトランジスタM3とnチャネルトランジスタM2とはカレントミラー回路を構成しており、nチャネルトランジスタM1とnチャネルトランジスタM2とはゲート電圧が共通になっているから、M1-M3の共通ゲート電圧が低下し、したがって、nチャネルトランジスタM1に流れる電流も減少する。
すなわち、nチャネルトランジスタM1-M4とｐチャネルトランジスタM4-M6からなる電流ループは、負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介して、nチャネルトランジスタM1とnチャネルトランジスタM2の電流が所定の値、この例では、等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1と、それに並列接続された抵抗R3から構成される第１の電流−電圧変換回路に印加される電圧と抵抗R1と直列接続されたダイオードD２と、それに並列接続された抵抗R2から構成される第２の電流−電圧変換回路間に接続された抵抗R5に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。
そして、トランジスタM7には電流I3が流れ、その電流を抵抗R7に流し込み、抵抗R7の端子電圧から出力電圧Vrefを得ている。すなわち、図４２と同等の特性が得られ、基準電圧発生回路が実現できる。
＜発明の他の実施の形態１１−１＞
前記した本発明（請求項２１）の実施例１１（図４４）では、所定の電圧が等しくなるように制御する制御手段としてOP ampの場合を例にして説明してきた。しかし、本願発明者と同一発明者による特開2006-133916(US 2006/0091875 A1)や特開 2006-209212(US 2006/0164158 A1)に記載されているようにOP ampの代わりにカレントミラー回路を所定の電圧が等しくなるように制御する制御手段として用いることができることを付け加えておく。
具体的には、図４４の基準電圧発生回路は、図９７、図９８、図９９のように展開される。ただし、図９８や図９９のように、２つある制御回路内のI-V変換回路はいずれもダイオード数が少ない第１の電流−電圧変換回路I-V1を選択するのがチップ面積を小さくする目的にかなうが、ダイオード数が多くなる第2の電流−電圧変換回路(I-V2)でも回路動作上は同一の効果が得られる。
図９７において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5とM6はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM４とM5とM6はそれぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM3とM4のカレントミラー回路はｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
また、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)と、抵抗R1と直列接続されたダイオードD2から構成される第2の電流−電圧変換回路(I-V2)と、トランジスタM5からの電流で駆動される抵抗R4の端子間はそれぞれ抵抗R3、R2を介して接続されており、トランジスタM1、M3には電流I1が流れ、トランジスタM2、M4には電流I2が流れ、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)と、抵抗R1と直列接続されたダイオードD2から構成される第2の電流−電圧変換回路(I-V2)とトランジスタM5からの電流で駆動される抵抗R4の端子間に接続された抵抗R3、R2を駆動する。
さらに、トランジスタM6からの電流で抵抗R5を駆動し、抵抗R5の端子電圧から出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。図９７に示すように、自己バイアス化することで、図４４に示した構成におけるOP ampを省略することができる。図９７において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5とM6はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM4とM5とM6は、それぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM３とM４のカレントミラー回路は、ｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
ここで、nチャネルトランジスタM1とM2に流れる電流は比例し、nチャネルトランジスタM1とM2とがトランジスタサイズが等しく、ｐチャネルトランジスタM3とM4とがトランジスタサイズが等しい場合には、nチャネルトランジスタM1とM2に流れる電流は等しくなる。
このようにして、自己バイアスされることで、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1からなる第１の電流−電圧変換回路I-V1と抵抗R1と直列接続されたダイオードD２から構成される第２の電流−電圧変換回路I-V2とトランジスタM5からの電流で駆動される抵抗R4の端子間に接続された抵抗R3、R2の端子電圧VAとVBは等しくなる。
したがって、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図４４と同等の特性が得られ、基準電圧発生回路が実現できる。
ただし、上述した図９７に示した基準電圧発生回路においては、トランジスタのチャネル長変調の影響が出やすい。また、簡単にするためにスタートアップ回路は省略している。
＜発明の他の実施の形態１１−２＞
図９８において、ダイオードD1からなる第１の電流−電圧変換回路(I-V1)の端子と、抵抗R1と直列接続されたダイオードD２から構成される第２の電流−電圧変換回路(I-V2)の各端子がトランジスタM9からの電流で駆動される抵抗R4の端子に接続された抵抗R2、R3を介して接続され、それぞれソースが接続されたnチャネルトランジスタM1とM2と、nチャネルトランジスタM1とM2のドレインと電源VDD間に接続され、ドレインとゲートが接続されたpチャネルトランジスタM5とM8と、２つの第１の電流−電圧変換回路(I-V1)にソースが接続されゲートが共通接続されたnチャネルトランジスタM3とM4はカレントミラー回路を構成している。
nチャネルトランジスタM３とM４のドレインと電源VDD間に接続されたpチャネルトランジスタM6とM10と、nチャネルトランジスタM1とM2のゲートが共通接続され、nチャネルトランジスタM４のドレインに接続され、pチャネルトランジスタM5-M７のゲートは共通接続されてカレントミラー回路を構成し、ｐチャネルトランジスタM8-M11のゲートは共通接続されカレントミラー回路を構成している。したがって、トランジスタM1、M8には電流I1が流れ、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)と抵抗R2を駆動し、同様に、トランジスタM2、M5には電流I2が流れ、抵抗R1と直列接続されたダイオードD２から構成される第2の電流−電圧変換回路(I-V2)と抵抗R3を駆動している。ここで、第2の電流−電圧変換回路(I-V2)のダイオードD2はN個並列接続されている。
トランジスタM11には電流I4が流れ、その電流を抵抗R8に流し込み、抵抗R8の端子電圧から出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。図９８において、ダイオードD1からなる第１の電流−電圧変換回路、抵抗R1とダイオードD２から構成される第２の電流−電圧変換回路の各端子がトランジスタM９からの電流で駆動される抵抗R4の端子に接続された抵抗R2、R3を介して接続され、nチャネルトランジスタM1とM2のそれぞれに流れる電流は、ｐチャネルトランジスタM5-M7からなるカレントミラー回路とｐチャネルトランジスタM8-M11からなるカレントミラー回路を介して、nチャネルトランジスタM3とM4からなるカレントミラー回路において、電流比較され、nチャネルトランジスタM1とM2のそれぞれに流れる電流が等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1からなる第１の電流−電圧変換回路と抵抗R2に印加される電圧VAと、抵抗R1と直列接続されたダイオードD２から構成される第２の電流−電圧変換回路と抵抗R3に印加される電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図４４と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つの第１の電流−電圧変換回路(I-V1)は、nチャネルトランジスタM3とM4とのドレイン電圧が等しくなるように挿入している。
トランジスタM11には電流I4が流れ、その電流を抵抗R8に流し込み、抵抗R8の端子電圧から出力電圧Vrefを得ている。
＜発明の他の実施の形態１１−３＞
図９９において、ｐチャネルトランジスタM4のソースと電源VDDには抵抗R5が挿入され、ｐチャネルトランジスタM5とゲート電圧が共通であるから、等しい電流が流せるように、ｐチャネルトランジスタM4のトランジスタサイズはｐチャネルトランジスタM5のトランジスタサイズよりも大きくしてある。ここで、ｐチャネルトランジスタM4とM5からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。
本実施例の動作を以下に説明する。nチャネルトランジスタM1に流れる電流が大きくなると、その分だけｐチャネルトランジスタM4に流れる電流が大きくなる。しかし、ｐチャネルトランジスタM5に流れる電流はそれ以上に大きくなるために、nチャネルトランジスタM2では、増えた分の電流を流しきれなくなり、ｐチャネルトランジスタM5のドレイン電圧が高くなり、ｐチャネルトランジスタM5のドレインにゲートが接続されたｐチャネルトランジスタM6に流れる電流が減少する。したがって、ドレイン電流が共通であるnチャネルトランジスタM3に流れる電流も減少する。
ここで、nチャネルトランジスタM3とnチャネルトランジスタM2とはカレントミラー回路を構成しており、nチャネルトランジスタM1とnチャネルトランジスタM2とはゲート電圧が共通になっているから、M1-M3の共通ゲート電圧が低下し、したがって、nチャネルトランジスタM1に流れる電流も減少する。
すなわち、nチャネルトランジスタM1-M4とｐチャネルトランジスタM4-M6からなる電流ループは、負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介して、nチャネルトランジスタM1とnチャネルトランジスタM2の電流が所定の値、この例では、等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1からなる第１の電流−電圧変換回路と抵抗R2に印加される電圧と抵抗R1と直列接続されたダイオードD２から構成される第２の電流−電圧変換回路と抵抗R3に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。
そして、トランジスタM7には電流I4が流れ、その電流を抵抗R7に流し込み、抵抗R7の端子電圧から出力電圧Vrefを得ている。すなわち、図４４と同等の特性が得られ、基準電圧発生回路が実現できる。
＜発明の他の実施の形態１２−１＞
前記した本発明（請求項２２）の実施例（図４５）では、所定の電圧が等しくなるように制御する制御手段としてOP ampの場合を例にして説明してきた。しかし、本願発明者と同一発明者による特開2006-133916(US 2006/0091875 A1)や特開 2006-209212(US 2006/0164158 A1)に記載されているようにOP ampの代わりにカレントミラー回路を所定の電圧が等しくなるように制御する制御手段として用いることができることを付け加えておく。
具体的には図４５の基準電圧発生回路は、図１００、図１０１、図１０２のように展開される。ただし、図１０１や図１０２のように、２つある制御回路内のI-V変換回路はいずれもダイオード数が少ない第１の電流−電圧変換回路I-V1を選択するのがチップ面積を小さくする目的にかなうが、ダイオード数が多くなる第２の電流−電圧変換回路I-V2でも回路動作上は同一の効果が得られる。
図１００において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM４とM5はそれぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM3とM4のカレントミラー回路はｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
また、ダイオードD1とそれに並列接続された抵抗R4から構成される第1の電流−電圧変換回路(I-V1)と抵抗R1と直列接続されたダイオードD2とそれに並列接続された抵抗R2から構成される第2の電流−電圧変換回路(I-V2)の端子間は抵抗R5を介して接続されており、トランジスタM1、M3には電流I1が流れ、トランジスタM2、M4には電流I2が流れ、ダイオードD1とそれに並列接続された抵抗R4から構成される第1の電流−電圧変換回路(I-V1)と、抵抗R1と直列接続されたダイオードD2とそれに並列接続された抵抗R2から構成される第2の電流−電圧変換回路(I-V2)と第1、第2の電流−電圧変換回路の端子間に接続された抵抗R5を駆動する。
さらに、ｐチャネルトランジスタM12はダイオードの温度非直線性を補償する目的で追加され、ダイオードD12を駆動し、ダイオードD12の端子電圧と第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)の間でそれぞれ抵抗R13、R12を介して補償電流を供給している。
さらに、トランジスタM5からの電流で抵抗R3を駆動し、抵抗R3の端子電圧から出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。図１００に示すように、自己バイアス化することで、図４５に示した構成におけるOP ampを省略することができる。図１００において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM4とM5は、それぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM３とM４のカレントミラー回路は、ｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
さらに、ｐチャネルトランジスタM12はダイオードの温度非直線性を補償する目的で追加され、ダイオードD12を駆動し、ダイオードD12の端子電圧と第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)の間でそれぞれ抵抗R13、R12を介して補償電流を供給している。
ここで、nチャネルトランジスタM1とM2に流れる電流は比例し、nチャネルトランジスタM1とM2とがトランジスタサイズが等しく、ｐチャネルトランジスタM3とM4とがトランジスタサイズが等しい場合には、nチャネルトランジスタM1とM2に流れる電流は等しくなる。
このようにして、自己バイアスされることで、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1とそれに並列接続された抵抗R4から構成される第１の電流−電圧変換回路I-V1と抵抗R1と直列接続されたダイオードD２と、それに並列接続された抵抗R2から構成される第２の電流−電圧変換回路I-V2と第1、第2の電流−電圧変換回路の端子間に接続された抵抗R5の端子電圧VAとVBは等しくなる。したがって、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図４５と同等の特性が得られ、基準電圧発生回路が実現できる。
ただし、上述した図１００に示した基準電圧発生回路においては、トランジスタのチャネル長変調の影響が出やすい。また、簡単にするためにスタートアップ回路は省略している。
＜発明の他の実施の形態１２−２＞
図１０１において、ダイオードD1とそれに並列接続された抵抗R3から構成された第１の電流−電圧変換回路(I-V1)の端子と、抵抗R1と直列接続されたダイオードD２とそれに並列接続された抵抗R2から構成される第２の電流−電圧変換回路(I-V2)の端子が抵抗R5を介して接続され、それぞれソースが接続されたnチャネルトランジスタM1とM2と、nチャネルトランジスタM1とM2のドレインと電源VDD間に接続され、ドレインとゲートが接続されたpチャネルトランジスタM5とM7と、２つの第１の電流−電圧変換回路(I-V1)にソースが接続されゲートが共通接続されたnチャネルトランジスタM3とM4はカレントミラー回路を構成している。
nチャネルトランジスタM３とM４のドレインと電源VDD間に接続されたpチャネルトランジスタM6とM8と、nチャネルトランジスタM1とM2のゲートが共通接続され、nチャネルトランジスタM４のドレインに接続され、pチャネルトランジスタM5-M6のゲートは共通接続されてカレントミラー回路を構成し、ｐチャネルトランジスタM7-M9のゲートは共通接続されカレントミラー回路を構成している。
したがって、トランジスタM1、M7には電流I1が流れ、ダイオードD1と、それに並列接続された抵抗R3から構成される第1の電流−電圧変換回路(I-V1)を駆動し、同様に、トランジスタM2、M5には電流I2が流れ、抵抗R1と直列接続されたダイオードD２と、それに並列接続された抵抗R2から構成される第2の電流−電圧変換回路(I-V2)を駆動している。ここで、第2の電流−電圧変換回路(I-V2)のダイオードD2はN個並列接続されている。
さらに、ｐチャネルトランジスタM12はダイオードの温度非直線性を補償する目的で追加され、ダイオードD12を駆動し、ダイオードD12の端子電圧と第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)の間でそれぞれ抵抗R13、R12を介して補償電流を供給している。
トランジスタM9には電流I3が流れ、その電流を抵抗R7に流し込み、抵抗R7の端子電圧から出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。図１０１において、ダイオードD1と、それに並列接続された抵抗R3から構成される第１の電流−電圧変換回路、抵抗R1とダイオードD２と、それに並列接続された抵抗R2から構成される第２の電流−電圧変換回路間は抵抗R5を介して接続され、nチャネルトランジスタM1とM2のそれぞれに流れる電流は、ｐチャネルトランジスタM5-M6からなるカレントミラー回路とｐチャネルトランジスタM7-M9からなるカレントミラー回路を介して、nチャネルトランジスタM3とM4からなるカレントミラー回路において、電流比較され、nチャネルトランジスタM1とM2のそれぞれに流れる電流が等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1と、それに並列接続された抵抗R3から構成される第１の電流−電圧変換回路に印加される電圧VAと、抵抗R1と直列接続されたダイオードD２と、それに並列接続された抵抗R2から構成される第２の電流−電圧変換回路に印加される電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図３４と同等の特性が得られ、基準電圧発生回路が実現できる。
ここで、２つの第１の電流−電圧変換回路(I-V1)は、nチャネルトランジスタM3とM4とのドレイン電圧が等しくなるように挿入している。
さらに、ｐチャネルトランジスタM12はダイオードの温度非直線性を補償する目的で追加され、ダイオードD12を駆動し、ダイオードD12の端子電圧と第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)の間でそれぞれ抵抗R13、R12を介して補償電流を供給している。
トランジスタM9には電流I3が流れ、その電流を抵抗R7に流し込み、抵抗R7の端子電圧から出力電圧Vrefを得ている。
＜発明の他の実施の形態１２−３＞
図１０２において、ｐチャネルトランジスタM4のソースと電源VDD間には抵抗R5が挿入され、ｐチャネルトランジスタM5とゲート電圧が共通であるから、等しい電流が流せるように、ｐチャネルトランジスタM4のトランジスタサイズはｐチャネルトランジスタM5のトランジスタサイズよりも大きくしてある。ここで、ｐチャネルトランジスタM4とM5からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。
本実施例の動作を以下に説明する。nチャネルトランジスタM1に流れる電流が大きくなると、その分だけｐチャネルトランジスタM4に流れる電流が大きくなる。しかし、ｐチャネルトランジスタM5に流れる電流はそれ以上に大きくなるために、nチャネルトランジスタM2では、増えた分の電流を流しきれなくなり、ｐチャネルトランジスタM5のドレイン電圧が高くなり、ｐチャネルトランジスタM5のドレインにゲートが接続されたｐチャネルトランジスタM6に流れる電流が減少する。したがって、ドレイン電流が共通であるnチャネルトランジスタM3に流れる電流も減少する。
ここで、nチャネルトランジスタM3とnチャネルトランジスタM2とはカレントミラー回路を構成しており、nチャネルトランジスタM1とnチャネルトランジスタM2とはゲート電圧が共通になっているから、M1-M3の共通ゲート電圧が低下し、したがって、nチャネルトランジスタM1に流れる電流も減少する。
すなわち、nチャネルトランジスタM1-M4とｐチャネルトランジスタM4-M6からなる電流ループは、負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介して、nチャネルトランジスタM1とnチャネルトランジスタM2の電流が所定の値、この例では、等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1と、それに並列接続された抵抗R3から構成される第１の電流−電圧変換回路に印加される電圧と抵抗R1と直列接続されたダイオードD２と、それに並列接続された抵抗R2から構成される第２の電流−電圧変換回路間に接続された抵抗R5に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。
さらに、ｐチャネルトランジスタM12はダイオードの温度非直線性を補償する目的で追加され、ダイオードD12を駆動し、ダイオードD12の端子電圧と第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)の間でそれぞれ抵抗R13、R12を介して補償電流を供給している。
そして、トランジスタM7には電流I3が流れ、その電流を抵抗R7に流し込み、抵抗R7の端子電圧から出力電圧Vrefを得ている。
すなわち、図４５と同等の特性が得られ、基準電圧発生回路が実現できる。
＜発明の他の実施の形態１３−１＞
前記した本発明（請求項２２）の実施例（図４７）では、所定の電圧が等しくなるように制御する制御手段としてOP ampの場合を例にして説明してきた。しかし、本願発明者と同一発明者による特開2006-133916(US 2006/0091875 A1)や特開 2006-209212(US 2006/0164158 A1)に記載されているようにOP ampの代わりにカレントミラー回路を所定の電圧が等しくなるように制御する制御手段として用いることができることを付け加えておく。
具体的には、図４７の基準電圧発生回路は、図１０３、図１０４、図１０５のように展開される。ただし、図１０４や図１０５のように、２つある制御回路内のI-V変換回路はいずれもダイオード数が少ない第１の電流−電圧変換回路I-V1を選択するのがチップ面積を小さくする目的にかなうが、ダイオード数が多くなる第2の電流−電圧変換回路(I-V2)でも回路動作上は同一の効果が得られる。
図１０３において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5とM6とM7はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM４とM5とM6とM7はそれぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM3とM4のカレントミラー回路はｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
また、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)と、抵抗R1と直列接続されたダイオードD2から構成される第2の電流−電圧変換回路(I-V2)と、トランジスタM5からの電流で駆動される抵抗R4の端子間はそれぞれ抵抗R3、R2を介して接続されており、トランジスタM1、M3には電流I1が流れ、トランジスタM2、M4には電流I2が流れ、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)と、抵抗R1と直列接続されたダイオードD2から構成される第2の電流−電圧変換回路(I-V2)とトランジスタM5からの電流で駆動される抵抗R4の端子間に接続された抵抗R3、R2を駆動する。
さらに、ｐチャネルトランジスタM6はダイオードの温度非直線性を補償する目的で追加され、ダイオードD3を駆動し、ダイオードD3の端子電圧と第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)の間でそれぞれ抵抗R6、R7を介して補償電流を供給している。
さらに、トランジスタM7からの電流I5で抵抗R5を駆動し、抵抗R5の端子電圧から出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。図１０３に示すように、自己バイアス化することで、図４７に示した構成におけるOP ampを省略することができる。図１０３において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5とM6とM7はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。
したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM4とM5とM6とM7は、それぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM３とM４のカレントミラー回路は、ｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
ここで、nチャネルトランジスタM1とM2に流れる電流は比例し、nチャネルトランジスタM1とM2とがトランジスタサイズが等しく、ｐチャネルトランジスタM3とM4とがトランジスタサイズが等しい場合には、nチャネルトランジスタM1とM2に流れる電流は等しくなる。
さらに、ｐチャネルトランジスタM6はダイオードの温度非直線性を補償する目的で追加され、ダイオードD3を駆動し、ダイオードD3の端子電圧と第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)の間でそれぞれ抵抗R6、R7を介して補償電流を供給している。
このようにして、自己バイアスされることで、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1からなる第１の電流−電圧変換回路I-V1と抵抗R1と直列接続されたダイオードD２から構成される第２の電流−電圧変換回路I-V2とトランジスタM5からの電流で駆動される抵抗R4の端子間に接続された抵抗R3、R2の端子電圧VAとVBは等しくなる。したがって、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図４７と同等の特性が得られ、基準電圧発生回路が実現できる。
ただし、上述した図１０３に示した基準電圧発生回路においては、トランジスタのチャネル長変調の影響が出やすい。また、簡単にするためにスタートアップ回路は省略している。
＜発明の他の実施の形態１３−２＞
図１０４において、ダイオードD1からなる第１の電流−電圧変換回路(I-V1)の端子と、抵抗R1と直列接続されたダイオードD２から構成される第２の電流−電圧変換回路(I-V2)の各端子がトランジスタM9からの電流で駆動される抵抗R4の端子に接続された抵抗R2、R3を介して接続され、それぞれソースが接続されたnチャネルトランジスタM1とM2と、nチャネルトランジスタM1とM2のドレインと電源VDD間に接続され、ドレインとゲートが接続されたpチャネルトランジスタM5とM8と、２つの第１の電流−電圧変換回路(I-V1)にソースが接続されゲートが共通接続されたnチャネルトランジスタM3とM4はカレントミラー回路を構成し、nチャネルトランジスタM３とM４のドレインと電源VDD間に接続されたpチャネルトランジスタM6とM11と、nチャネルトランジスタM1とM2のゲートが共通接続され、nチャネルトランジスタM４のドレインに接続され、pチャネルトランジスタM5-M７のゲートは共通接続されてカレントミラー回路を構成し、ｐチャネルトランジスタM8-M12のゲートは共通接続されカレントミラー回路を構成している。
したがって、トランジスタM1、M8には電流I1が流れ、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)と抵抗R2を駆動し、同様に、トランジスタM2、M5には電流I2が流れ、抵抗R1と直列接続されたダイオードD２から構成される第2の電流−電圧変換回路(I-V2)と抵抗R3を駆動している。
さらに、ｐチャネルトランジスタM10はダイオードの温度非直線性を補償する目的で追加され、ダイオードD3を駆動し、ダイオードD3の端子電圧と第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)の間でそれぞれ抵抗R7、R8を介して補償電流を供給している。
ここで、第2の電流−電圧変換回路(I-V2)のダイオードD2はN個並列接続されている。
トランジスタM12には電流I5が流れ、その電流を抵抗R8に流し込み、抵抗R8の端子電圧から出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。図１０４において、ダイオードD1からなる第１の電流−電圧変換回路、抵抗R1とダイオードD２から構成される第２の電流−電圧変換回路の各端子がトランジスタM9からの電流で駆動される抵抗R4の端子に接続された抵抗R2、R3を介して接続され、nチャネルトランジスタM1とM2のそれぞれに流れる電流は、ｐチャネルトランジスタM5-M7からなるカレントミラー回路とｐチャネルトランジスタM8-M12からなるカレントミラー回路を介して、nチャネルトランジスタM3とM4からなるカレントミラー回路において、電流比較され、nチャネルトランジスタM1とM2のそれぞれに流れる電流が等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
さらに、ｐチャネルトランジスタM10はダイオードの温度非直線性を補償する目的で追加され、ダイオードD3を駆動し、ダイオードD3の端子電圧と第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)の間でそれぞれ抵抗R7、R8を介して補償電流を供給している。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1からなる第１の電流−電圧変換回路と抵抗R2に印加される電圧VAと、抵抗R1と直列接続されたダイオードD２から構成される第２の電流−電圧変換回路と抵抗R3に印加される電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図４７と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つの第１の電流−電圧変換回路(I-V1)は、nチャネルトランジスタM3とM4とのドレイン電圧が等しくなるように挿入している。
トランジスタM12には電流I5が流れ、その電流を抵抗R8に流し込み、抵抗R8の端子電圧から出力電圧Vrefを得ている。
＜発明の他の実施の形態１３−３＞
図１０５において、ｐチャネルトランジスタM4のソースと電源VDD間には抵抗R5が挿入され、ｐチャネルトランジスタM5とゲート電圧が共通であるから、等しい電流が流せるように、ｐチャネルトランジスタM4のトランジスタサイズはｐチャネルトランジスタM5のトランジスタサイズよりも大きくしてある。ここで、ｐチャネルトランジスタM4とM5からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。
本実施例の動作を以下に説明する。nチャネルトランジスタM1に流れる電流が大きくなると、その分だけｐチャネルトランジスタM4に流れる電流が大きくなる。しかし、ｐチャネルトランジスタM5に流れる電流はそれ以上に大きくなるために、nチャネルトランジスタM2では、増えた分の電流を流しきれなくなり、ｐチャネルトランジスタM5のドレイン電圧が高くなり、ｐチャネルトランジスタM5のドレインにゲートが接続されたｐチャネルトランジスタM6に流れる電流が減少する。したがって、ドレイン電流が共通であるnチャネルトランジスタM3に流れる電流も減少する。
ここで、nチャネルトランジスタM3とnチャネルトランジスタM2とはカレントミラー回路を構成しており、nチャネルトランジスタM1とnチャネルトランジスタM2とはゲート電圧が共通になっているから、M1-M3の共通ゲート電圧が低下し、したがって、nチャネルトランジスタM1に流れる電流も減少する。
さらに、ｐチャネルトランジスタM8はダイオードの温度非直線性を補償する目的で追加され、ダイオードD4を駆動し、ダイオードD4の端子電圧と第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)の間でそれぞれ抵抗R７、R8を介して補償電流を供給している。
すなわち、nチャネルトランジスタM1-M4とｐチャネルトランジスタM4-M6からなる電流ループは、負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介して、nチャネルトランジスタM1とnチャネルトランジスタM2の電流が所定の値、この例では、等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1からなる第１の電流−電圧変換回路と抵抗R2に印加される電圧と抵抗R1と直列接続されたダイオードD２から構成される第２の電流−電圧変換回路と抵抗R3に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。
そして、トランジスタM9には電流I5が流れ、その電流を抵抗R9に流し込み、抵抗R9の端子電圧から出力電圧Vrefを得ている。
すなわち、図４７と同等の特性が得られ、基準電圧発生回路が実現できる。
＜発明の他の実施の形態１４−１＞
前記した本発明（請求項２３）の実施例（図４８）では、所定の電圧が等しくなるように制御する制御手段としてOP ampの場合を例にして説明してきた。しかし、本願発明者と同一発明者による特開2006-133916(US 2006/0091875 A1)や特開 2006-209212(US 2006/0164158 A1)に記載されているようにOP ampの代わりにカレントミラー回路を所定の電圧が等しくなるように制御する制御手段として用いることができることを付け加えておく。
具体的には、図４８の基準電圧発生回路は、図１０６、図１０７、図１０８のように展開される。ただし、図１０７や図１０８のように、２つある制御回路内のI-V変換回路はいずれもダイオード数が少ない第１の電流−電圧変換回路I-V1を選択するのがチップ面積を小さくする目的にかなうが、ダイオード数が多くなる第２の電流−電圧変換回路I-V2でも回路動作上は同一の効果が得られる。
図１０６において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5とM6はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM４とM5とM6はそれぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM3とM4のカレントミラー回路はｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
また、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)と、抵抗R1と直列接続されたダイオードD2から構成される第2の電流−電圧変換回路(I-V2)とは抵抗R2、R3、R4からなるT型抵抗を介して接続されており、トランジスタM1、M3には電流I1が流れ、トランジスタM2、M4には電流I2が流れ、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)と、抵抗R1と直列接続されたダイオードD2から構成される第2の電流−電圧変換回路(I-V2)と抵抗R2、R3、R4からなるT型抵抗を駆動する。
さらに、ｐチャネルトランジスタM5はダイオードの温度非直線性を補償する目的で追加され、ダイオードD3を駆動し、ダイオードD3の端子電圧と第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)の間でそれぞれ抵抗R6、R7を介して補償電流を供給している。
さらに、トランジスタM6からの電流I4で抵抗R5を駆動し、抵抗R5の端子電圧から出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。図１０６に示すように、自己バイアス化することで、図４８に示した構成におけるOP ampを省略することができる。図１０６において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5とM6はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。
したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM4とM5とM6は、それぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM３とM４のカレントミラー回路は、ｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
ここで、nチャネルトランジスタM1とM2に流れる電流は比例し、nチャネルトランジスタM1とM2とがトランジスタサイズが等しく、ｐチャネルトランジスタM3とM4とがトランジスタサイズが等しい場合には、nチャネルトランジスタM1とM2に流れる電流は等しくなる。
さらに、ｐチャネルトランジスタM5はダイオードの温度非直線性を補償する目的で追加され、ダイオードD3を駆動し、ダイオードD3の端子電圧と第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)の間でそれぞれ抵抗R6、R7を介して補償電流を供給している。
このようにして、自己バイアスされることで、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1からなる第１の電流−電圧変換回路I-V1と、抵抗R1と直列接続されたダイオードD２から構成される第２の電流−電圧変換回路I-V2と、抵抗R2、R3、R4からなるT型抵抗の端子電圧VAとVBは等しくなる。したがって、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図４８と同等の特性が得られ、基準電圧発生回路が実現できる。
ただし、上述した図１０６に示した基準電圧発生回路においては、トランジスタのチャネル長変調の影響が出やすい。また、簡単にするためにスタートアップ回路は省略している。
＜発明の他の実施の形態１４−２＞
図１０７において、ダイオードD1からなる第１の電流−電圧変換回路(I-V1)の端子と、抵抗R1と直列接続されたダイオードD２から構成される第２の電流−電圧変換回路(I-V2)の各端子が、抵抗R2、R3、R4からなるT型抵抗を介して接続され、それぞれソースが接続されたnチャネルトランジスタM1とM2と、nチャネルトランジスタM1とM2のドレインと電源VDD間に接続され、ドレインとゲートが接続されたpチャネルトランジスタM5とM7と、２つのダイオードD3、D4と抵抗R5、R6、R7からなるT型抵抗にソースが接続されゲートが共通接続されたnチャネルトランジスタM3とM4はカレントミラー回路を構成している。
nチャネルトランジスタM３とM４のドレインと電源VDD間に接続されたpチャネルトランジスタM6とM9と、nチャネルトランジスタM1とM2のゲートが共通接続され、nチャネルトランジスタM４のドレインに接続され、pチャネルトランジスタM5-M6のゲートは共通接続されてカレントミラー回路を構成し、ｐチャネルトランジスタM7-M10のゲートは共通接続されカレントミラー回路を構成している。
したがって、トランジスタM1、M7には電流I1が流れ、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)とT型抵抗を抵抗R2側から駆動し、同様に、トランジスタM2、M5には電流I2が流れ、抵抗R1と直列接続されたダイオードD２から構成される第2の電流−電圧変換回路(I-V2)とT型抵抗を抵抗R3側から駆動している。
さらに、ｐチャネルトランジスタM8はダイオードの温度非直線性を補償する目的で追加され、ダイオードD5を駆動し、ダイオードD5の端子電圧と第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)の間でそれぞれ抵抗R8、R9を介して補償電流を供給している。
ここで、第2の電流−電圧変換回路(I-V2)のダイオードD2はN個並列接続されている。
トランジスタM10には電流I4が流れ、その電流を抵抗R10に流し込み、抵抗R10の端子電圧から出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。図１０７において、ダイオードD1からなる第１の電流−電圧変換回路、抵抗R1とダイオードD２から構成される第２の電流−電圧変換回路の各端子が、抵抗R2、R3、R4からなるT型抵抗を介して接続され、nチャネルトランジスタM1とM2のそれぞれに流れる電流は、ｐチャネルトランジスタM5-M6からなるカレントミラー回路とｐチャネルトランジスタM7-M10からなるカレントミラー回路を介して、nチャネルトランジスタM3とM4からなるカレントミラー回路において、電流比較され、nチャネルトランジスタM1とM2のそれぞれに流れる電流が等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
さらに、ｐチャネルトランジスタM8はダイオードの温度非直線性を補償する目的で追加され、ダイオードD5を駆動し、ダイオードD5の端子電圧と第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)の間でそれぞれ抵抗R8、R9を介して補償電流を供給している。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1からなる第１の電流−電圧変換回路と抵抗R2に印加される電圧VAと、抵抗R1と直列接続されたダイオードD２から構成される第２の電流−電圧変換回路と抵抗R3に印加される電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図４８と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つのダイオードD3、D4と抵抗R5、R6、R7からなるT型抵抗は、nチャネルトランジスタM3とM4とのドレイン電圧が等しくなるように挿入している。
トランジスタM10には電流I4が流れ、その電流を抵抗R10に流し込み、抵抗R10の端子電圧から出力電圧Vrefを得ている。
＜発明の他の実施の形態１４−３＞
図１０８において、ｐチャネルトランジスタM5のソースと電源VDD間には抵抗R5が挿入され、ｐチャネルトランジスタM6とゲート電圧が共通であるから、等しい電流が流せるように、ｐチャネルトランジスタM５のトランジスタサイズはｐチャネルトランジスタM６のトランジスタサイズよりも大きくしてある。ここで、ｐチャネルトランジスタM５とM６からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。
本実施例の動作を以下に説明する。nチャネルトランジスタM1に流れる電流が大きくなると、その分だけｐチャネルトランジスタM５に流れる電流が大きくなる。しかし、ｐチャネルトランジスタM６に流れる電流はそれ以上に大きくなるために、nチャネルトランジスタM2では、増えた分の電流を流しきれなくなり、ｐチャネルトランジスタM６のドレイン電圧が高くなり、ｐチャネルトランジスタM６のドレインにゲートが接続されたｐチャネルトランジスタM７に流れる電流が減少する。したがって、ドレイン電流が共通であるnチャネルトランジスタM3に流れる電流も減少する。
ここで、nチャネルトランジスタM3とnチャネルトランジスタM2とはカレントミラー回路を構成しており、nチャネルトランジスタM1とnチャネルトランジスタM2とはゲート電圧が共通になっているから、M1-M3の共通ゲート電圧が低下し、したがって、nチャネルトランジスタM1に流れる電流も減少する。
さらに、ｐチャネルトランジスタM9はダイオードの温度非直線性を補償する目的で追加され、ダイオードD5を駆動し、ダイオードD5の端子電圧と第1の電流−電圧変換回路(I-V1)、第2の電流−電圧変換回路(I-V2)の間でそれぞれ抵抗R9、R10を介して補償電流を供給している。
すなわち、nチャネルトランジスタM1-M4とｐチャネルトランジスタM4-M6からなる電流ループは、負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介して、nチャネルトランジスタM1とnチャネルトランジスタM2の電流が所定の値、この例では、等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1からなる第１の電流−電圧変換回路と抵抗R2に印加される電圧と抵抗R1と直列接続されたダイオードD２から構成される第２の電流−電圧変換回路と抵抗R3に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。
そして、トランジスタM10には電流I3が流れ、その電流を抵抗R11に流し込み、抵抗R11の端子電圧から出力電圧Vrefを得ている。
すなわち、図４８と同等の特性が得られ、基準電圧発生回路が実現できる。
＜発明の他の実施の形態１５−１＞
前記した本発明（請求項３５）の実施例（図６３）では、所定の電圧が等しくなるように制御する制御手段としてOP ampの場合を例にして説明してきた。しかし、本願発明者と同一発明者による特開2006-133916(US 2006/0091875 A1)や特開 2006-209212(US 2006/0164158 A1)に記載されているようにOP ampの代わりにカレントミラー回路を所定の電圧が等しくなるように制御する制御手段として用いることができることを付け加えておく。
具体的には、図６３の基準電圧発生回路は、図１０９、図１１０、図１１１のように展開される。ただし、図１１０や図１１１のように、２つある制御回路内のI-V変換回路はいずれもダイオード数が少ない第１の電流−電圧変換回路I-V1を選択するのがチップ面積を小さくする目的にかなうが、ダイオード数が多くなる第2の電流−電圧変換回路(I-V2)でも回路動作上は同一の効果が得られる。
図１０９において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。
したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM４とM5はそれぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM3とM4のカレントミラー回路はｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。また、トランジスタM1、M3には電流I1が流れ、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)を駆動しており、トランジスタM2、M4には電流I2が流れ、抵抗R1と直列接続されたダイオードD2とダイオードD2に並列接続された抵抗R2から構成される第2の電流−電圧変換回路(I-V2)を駆動している。
さらに、トランジスタM5からの電流I3で抵抗R3を駆動し、抵抗R3の端子電圧から出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。図１０９に示すように、自己バイアス化することで、図６３に示した構成におけるOP ampを省略することができる。図１０９において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。
したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM4とM5は、それぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM３とM４のカレントミラー回路は、ｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
ここで、nチャネルトランジスタM1とM2に流れる電流は比例し、nチャネルトランジスタM1とM2とがトランジスタサイズが等しく、ｐチャネルトランジスタM3とM4とがトランジスタサイズが等しい場合には、nチャネルトランジスタM1とM2に流れる電流は等しくなる。
このようにして、自己バイアスされることで、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1からなる第１の電流−電圧変換回路I-V1と抵抗R1と直列接続されたダイオードD２とダイオードD2に並列接続された抵抗R2から構成される第２の電流−電圧変換回路I-V2の端子電圧VAとVBは等しくなる。したがって、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図６３と同等の特性が得られ、基準電圧発生回路が実現できる。
ただし、上述した図１０９に示した基準電圧発生回路においては、トランジスタのチャネル長変調の影響が出やすい。また、簡単にするためにスタートアップ回路は省略している。
＜発明の他の実施の形態１５−２＞
図１１０において、ダイオードD1からなる第１の電流−電圧変換回路(I-V1)の端子と、抵抗R1と直列接続されたダイオードD２とダイオードD2に並列接続された抵抗R2から構成される第２の電流−電圧変換回路(I-V2)の各端子が、それぞれソースが接続されたnチャネルトランジスタM1とM2と、nチャネルトランジスタM1とM2のドレインと電源VDD間に接続され、ドレインとゲートが接続されたpチャネルトランジスタM5とM7と、２つのダイオードD3、D4にソースが接続されゲートが共通接続されたnチャネルトランジスタM3とM4はカレントミラー回路を構成している。
nチャネルトランジスタM３とM４のドレインと電源VDD間に接続されたpチャネルトランジスタM6とM8と、nチャネルトランジスタM1とM2のゲートが共通接続され、nチャネルトランジスタM４のドレインに接続され、pチャネルトランジスタM5-M6のゲートは共通接続されてカレントミラー回路を構成し、ｐチャネルトランジスタM7-M9のゲートは共通接続されカレントミラー回路を構成している。
したがって、トランジスタM1、M7には電流I1が流れ、ダイオードD1からなる第1の電流−電圧変換回路(I-V1)を駆動し、同様に、トランジスタM2、M5には電流I2が流れ、抵抗R1と直列接続されたダイオードD２とダイオードD2に並列接続された抵抗R2から構成される第2の電流−電圧変換回路(I-V2)を駆動している。
ここで、第2の電流−電圧変換回路(I-V2)のダイオードD2はN個並列接続されている。
トランジスタM9には電流I3が流れ、その電流を抵抗R3に流し込み、抵抗R3の端子電圧から出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。図１１０において、ダイオードD1からなる第１の電流−電圧変換回路、抵抗R1とダイオードD２とダイオードD2に並列接続された抵抗R2から構成される第２の電流−電圧変換回路を具備している。nチャネルトランジスタM1とM2のそれぞれに流れる電流は、ｐチャネルトランジスタM5-M6からなるカレントミラー回路とｐチャネルトランジスタM7-M9からなるカレントミラー回路を介して、nチャネルトランジスタM3とM4からなるカレントミラー回路において、電流比較され、nチャネルトランジスタM1とM2のそれぞれに流れる電流が等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1からなる第１の電流−電圧変換回路に印加される電圧VAと、抵抗R1と直列接続されたダイオードD２とダイオードD2に並列接続された抵抗R2から構成される第２の電流−電圧変換回路に印加される電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図６３と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つのダイオードD3、D4は、nチャネルトランジスタM3とM4とのドレイン電圧が等しくなるように挿入している。
トランジスタM9には電流I3が流れ、その電流を抵抗R3に流し込み、抵抗R3の端子電圧から出力電圧Vrefを得ている。
＜発明の他の実施の形態１５−３＞
図１１１において、ｐチャネルトランジスタM4のソースと電源VDD間には抵抗R3が挿入され、ｐチャネルトランジスタM5とゲート電圧が共通であるから、等しい電流が流せるように、ｐチャネルトランジスタM4のトランジスタサイズはｐチャネルトランジスタM5のトランジスタサイズよりも大きくしてある。ここで、ｐチャネルトランジスタM4とM5からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。
本実施例の動作を以下に説明する。nチャネルトランジスタM1に流れる電流が大きくなると、その分だけｐチャネルトランジスタM4に流れる電流が大きくなる。しかし、ｐチャネルトランジスタM5に流れる電流はそれ以上に大きくなるために、nチャネルトランジスタM2では、増えた分の電流を流しきれなくなり、ｐチャネルトランジスタM5のドレイン電圧が高くなり、ｐチャネルトランジスタM5のドレインにゲートが接続されたｐチャネルトランジスタM6に流れる電流が減少する。したがって、ドレイン電流が共通であるnチャネルトランジスタM3に流れる電流も減少する。
ここで、nチャネルトランジスタM3とnチャネルトランジスタM2とはカレントミラー回路を構成しており、nチャネルトランジスタM1とnチャネルトランジスタM2とはゲート電圧が共通になっているから、M1-M3の共通ゲート電圧が低下し、したがって、nチャネルトランジスタM1に流れる電流も減少する。
すなわち、nチャネルトランジスタM1-M4とｐチャネルトランジスタM4-M6からなる電流ループは、負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介して、nチャネルトランジスタM1とnチャネルトランジスタM2の電流が所定の値、この例では、等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1からなる第１の電流−電圧変換回路に印加される電圧と抵抗R1と直列接続されたダイオードD２とダイオードD2に並列接続された抵抗R2から構成される第２の電流−電圧変換回路に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。
そして、トランジスタM7には電流I3が流れ、その電流を抵抗R4に流し込み、抵抗R4の端子電圧から出力電圧Vrefを得ている。
すなわち、図６３と同等の特性が得られ、基準電圧発生回路が実現できる。
＜発明の他の実施の形態１６−１＞
前記した本発明（請求項３６）の実施例１９（図６４）では、所定の電圧が等しくなるように制御する制御手段としてOP ampの場合を例にして説明してきた。しかし、本願発明者と同一発明者による特開2006-133916(US 2006/0091875 A1)や特開 2006-209212(US 2006/0164158 A1)に記載されているようにOP ampの代わりにカレントミラー回路を所定の電圧が等しくなるように制御する制御手段として用いることができることを付け加えておく。
具体的には、図６４の基準電圧発生回路は、図１１２、図１１３、図１１４のように展開される。ただし、図１１３、図１１４のように、２つある制御回路内のI-V変換回路はいずれもダイオード数が少ないI-V1を選択するのがチップ面積を小さくする目的にかなうが、ダイオード数が多くなる第2の電流−電圧変換回路(I-V2)でも回路動作上は同一の効果が得られる。
図１１２において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM４とM5はそれぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM3とM4のカレントミラー回路はｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
また、トランジスタM1、M3には電流I1が流れ、ダイオードD1とそれに並列接続された抵抗R2から構成される第1の電流−電圧変換回路(I-V1)を駆動しており、トランジスタM2、M4には電流I2が流れ、抵抗R1と直列接続されたダイオードD2とダイオードD2に並列接続された抵抗R3から構成される第2の電流−電圧変換回路(I-V2)を駆動している。
さらに、トランジスタM5からの電流I3で抵抗R4を駆動し、抵抗R4の端子電圧から出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。図１１２に示すように、自己バイアス化することで、図６４に示した構成におけるOP ampを省略することができる。図１１２において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。
したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM4とM5は、それぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM３とM４のカレントミラー回路は、ｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
ここで、nチャネルトランジスタM1とM2に流れる電流は比例し、nチャネルトランジスタM1とM2とがトランジスタサイズが等しく、ｐチャネルトランジスタM3とM4とがトランジスタサイズが等しい場合には、nチャネルトランジスタM1とM2に流れる電流は等しくなる。
このようにして、自己バイアスされることで、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1とそれに並列接続された抵抗R2から構成される第１の電流−電圧変換回路I-V1と、抵抗R1と直列接続されたダイオードD２とダイオードD2に並列接続された抵抗R3から構成される第２の電流−電圧変換回路I-V2の端子電圧VAとVBは等しくなる。したがって、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図６４と同等の特性が得られ、基準電圧発生回路が実現できる。
ただし、上述した図１１２に示した基準電圧発生回路においては、トランジスタのチャネル長変調の影響が出やすい。また、簡単にするためにスタートアップ回路は省略している。
＜発明の他の実施の形態１６−２＞
図１１３において、ダイオードD1とそれに並列接続された抵抗R2から構成される第１の電流−電圧変換回路(I-V1)の端子と、抵抗R1と直列接続されたダイオードD２とダイオードD2に並列接続された抵抗R3から構成される第２の電流−電圧変換回路(I-V2)の各端子が、それぞれソースが接続されたnチャネルトランジスタM1とM2と、nチャネルトランジスタM1とM2のドレインと電源VDD間に接続され、ドレインとゲートが接続されたpチャネルトランジスタM5とM7と、２つのダイオードD3、D4にソースが接続されゲートが共通接続されたnチャネルトランジスタM3とM4はカレントミラー回路を構成している。
nチャネルトランジスタM３とM４のドレインと電源VDD間に接続されたpチャネルトランジスタM6とM8と、nチャネルトランジスタM1とM2のゲートが共通接続され、nチャネルトランジスタM４のドレインに接続され、pチャネルトランジスタM5-M6のゲートは共通接続されてカレントミラー回路を構成し、ｐチャネルトランジスタM7-M9のゲートは共通接続されカレントミラー回路を構成している。
したがって、トランジスタM1、M7には電流I1が流れ、ダイオードD1とそれに並列接続された抵抗R2から構成される第1の電流−電圧変換回路(I-V1)を駆動し、同様に、トランジスタM2、M5には電流I2が流れ、抵抗R1と直列接続されたダイオードD２とダイオードD2に並列接続された抵抗R3から構成される第2の電流−電圧変換回路(I-V2)を駆動している。ここで、第2の電流−電圧変換回路(I-V2)のダイオードD2はN個並列接続されている。
トランジスタM9には電流I3が流れ、その電流を抵抗R6に流し込み、抵抗R6の端子電圧から出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。図１１３において、ダイオードD1とそれに並列接続された抵抗R2から構成される第１の電流−電圧変換回路、抵抗R1とダイオードD２とダイオードD2に並列接続された抵抗R3から構成される第２の電流−電圧変換回路を具備している。nチャネルトランジスタM1とM2のそれぞれに流れる電流は、ｐチャネルトランジスタM5-M6からなるカレントミラー回路とｐチャネルトランジスタM7-M9からなるカレントミラー回路を介して、nチャネルトランジスタM3とM4からなるカレントミラー回路において、電流比較され、nチャネルトランジスタM1とM2のそれぞれに流れる電流が等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1とそれに並列接続された抵抗R2から構成される第１の電流−電圧変換回路に印加される電圧VAと、抵抗R1と直列接続されたダイオードD２とダイオードD2に並列接続された抵抗R3から構成される第２の電流−電圧変換回路に印加される電圧VBは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図６４と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つのダイオードD3、D4とそれらの並列接続された抵抗R4、R5は、nチャネルトランジスタM3とM4とのドレイン電圧が等しくなるように挿入している。
トランジスタM9には電流I3が流れ、その電流を抵抗R6に流し込み、抵抗R6の端子電圧から出力電圧Vrefを得ている。
＜発明の他の実施の形態１６−３＞
図１１４において、ｐチャネルトランジスタM4のソースと電源VDD間には抵抗R5が挿入され、ｐチャネルトランジスタM5とゲート電圧が共通であるから、等しい電流が流せるように、ｐチャネルトランジスタM4のトランジスタサイズはｐチャネルトランジスタM5のトランジスタサイズよりも大きくしてある。ここで、ｐチャネルトランジスタM4とM5からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。
本実施例の動作を以下に説明する。nチャネルトランジスタM1に流れる電流が大きくなると、その分だけｐチャネルトランジスタM4に流れる電流が大きくなる。しかし、ｐチャネルトランジスタM5に流れる電流はそれ以上に大きくなるために、nチャネルトランジスタM2では、増えた分の電流を流しきれなくなり、ｐチャネルトランジスタM5のドレイン電圧が高くなり、ｐチャネルトランジスタM5のドレインにゲートが接続されたｐチャネルトランジスタM6に流れる電流が減少する。したがって、ドレイン電流が共通であるnチャネルトランジスタM3に流れる電流も減少する。
ここで、nチャネルトランジスタM3とnチャネルトランジスタM2とはカレントミラー回路を構成しており、nチャネルトランジスタM1とnチャネルトランジスタM2とはゲート電圧が共通になっているから、M1-M3の共通ゲート電圧が低下し、したがって、nチャネルトランジスタM1に流れる電流も減少する。
すなわち、nチャネルトランジスタM1-M4とｐチャネルトランジスタM4-M6からなる電流ループは、負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介して、nチャネルトランジスタM1とnチャネルトランジスタM2の電流が所定の値、この例では、等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、ダイオードD1とそれに並列接続された抵抗R2から構成される第１の電流−電圧変換回路に印加される電圧と抵抗R1と直列接続されたダイオードD２とダイオードD2に並列接続された抵抗R3から構成される第２の電流−電圧変換回路に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。
そして、トランジスタM7には電流I3が流れ、その電流を抵抗R6に流し込み、抵抗R6の端子電圧から出力電圧Vrefを得ている。
すなわち、図６４と同等の特性が得られ、基準電圧発生回路が実現できる。
＜発明の他の実施の形態１７−１＞
前記した本発明（請求項３７）の実施例２１（図６５）では、所定の電圧が等しくなるように制御する制御手段としてOP ampの場合を例にして説明してきた。しかし、本願発明者と同一発明者による特開2006-133916(US 2006/0091875 A1)や特開 2006-209212(US 2006/0164158 A1)に記載されているようにOP ampの代わりにカレントミラー回路を所定の電圧が等しくなるように制御する制御手段として用いることができることを付け加えておく。
具体的には、図６５の基準電圧発生回路は、図１１５、図１１６、図１１７のように展開される。ただし、図１１６や図１１７のように、２つある制御回路内のI-V変換回路はいずれもダイオード数が少ないI-V1を選択するのがチップ面積を小さくする目的にかなうが、ダイオード数が多くなる第2の電流−電圧変換回路(I-V2)でも回路動作上は同一の効果が得られる。
図１１５において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM４とM5はそれぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM3とM4のカレントミラー回路はｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
また、トランジスタM1、M3には電流I1が流れ、抵抗R1と直列接続されるダイオードD1とダイオードD1に並列接続された抵抗R2とこれらに並列接続された抵抗R3から構成される第1の電流−電圧変換回路(I-V1)を駆動しており、トランジスタM2、M4には電流I2が流れ、抵抗R4と直列接続されたダイオードD2とダイオードD2に並列接続された抵抗R5とこれらに並列接続された抵抗R6から構成される第2の電流−電圧変換回路(I-V2)を駆動している。
さらに、トランジスタM5からの電流I3で抵抗R7を駆動し、抵抗R7の端子電圧から出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。図１１５に示すように、自己バイアス化することで、図６５に示した構成におけるOP ampを省略することができる。図１１５において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、ｐチャネルトランジスタM3とM4とM5はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。
したがって、nチャネルトランジスタM1とM2、ｐチャネルトランジスタM3とM4とM5は、それぞれカレントミラー回路を構成しており、ｐチャネルトランジスタM３とM４のカレントミラー回路は、ｎチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
ここで、nチャネルトランジスタM1とM2に流れる電流は比例し、nチャネルトランジスタM1とM2とがトランジスタサイズが等しく、ｐチャネルトランジスタM3とM4とがトランジスタサイズが等しい場合には、nチャネルトランジスタM1とM2に流れる電流は等しくなる。
このようにして、自己バイアスされることで、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、抵抗R1と直列接続されるダイオードD1とダイオードD1に並列接続された抵抗R2とこれらに並列接続された抵抗R3から構成される第１の電流−電圧変換回路I-V1と抵抗R4と直列接続されたダイオードD2とダイオードD2に並列接続された抵抗R5とこれらに並列接続された抵抗R6から構成される第２の電流−電圧変換回路I-V2の端子電圧VAとVBは等しくなる。したがって、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図６５と同等の特性が得られ、基準電圧発生回路が実現できる。
ただし、上述した図１１５に示した基準電圧発生回路においては、トランジスタのチャネル長変調の影響が出やすい。また、簡単にするためにスタートアップ回路は省略している。
＜発明の他の実施の形態１７−２＞
図１１６において、抵抗R1と直列接続されるダイオードD1とダイオードD1に並列接続された抵抗R2とこれらに並列接続された抵抗R3から構成される第１の電流−電圧変換回路(I-V1)の端子と抵抗R4と直列接続されたダイオードD2とダイオードD2に並列接続された抵抗R5とこれらに並列接続された抵抗R6から構成される第２の電流−電圧変換回路(I-V2)の各端子が、それぞれソースが接続されたnチャネルトランジスタM1とM2と、nチャネルトランジスタM1とM2のドレインと電源VDD間に接続され、ドレインとゲートが接続されたpチャネルトランジスタM5とM7と、２つのダイオードD3、D4にソースが接続されゲートが共通接続されたnチャネルトランジスタM3とM4はカレントミラー回路を構成している。
nチャネルトランジスタM３とM４のドレインと電源VDD間に接続されたpチャネルトランジスタM6とM8と、nチャネルトランジスタM1とM2のゲートが共通接続され、nチャネルトランジスタM４のドレインに接続され、pチャネルトランジスタM5-M6のゲートは共通接続されてカレントミラー回路を構成し、ｐチャネルトランジスタM7-M9のゲートは共通接続されカレントミラー回路を構成している。
したがって、トランジスタM1、M7には電流I1が流れ、抵抗R1と直列接続されるダイオードD1とダイオードD1に並列接続された抵抗R2とこれらに並列接続された抵抗R3から構成される第1の電流−電圧変換回路(I-V1)を駆動し、同様に、トランジスタM2、M5には電流I2が流れ、抵抗R4と直列接続されたダイオードD2とダイオードD2に並列接続された抵抗R5とこれらに並列接続された抵抗R6から構成される第2の電流−電圧変換回路(I-V2)を駆動している。
ここで、第2の電流−電圧変換回路(I-V2)のダイオードD2はN個並列接続されている。トランジスタM9には電流I3が流れ、その電流を抵抗R10に流し込み、抵抗R10の端子電圧から出力電圧Vrefを得ている。
本実施例の動作を以下に説明する。図１１６において、抵抗R1と直列接続されるダイオードD1とダイオードD1に並列接続された抵抗R2とこれらに並列接続された抵抗R3から構成される第１の電流−電圧変換回路、抵抗R4と直列接続されたダイオードD2とダイオードD2に並列接続された抵抗R5とこれらに並列接続された抵抗R6から構成される第２の電流−電圧変換回路を具備している。
nチャネルトランジスタM1とM2のそれぞれに流れる電流は、ｐチャネルトランジスタM5-M6からなるカレントミラー回路とｐチャネルトランジスタM7-M9からなるカレントミラー回路を介して、nチャネルトランジスタM3とM4からなるカレントミラー回路において、電流比較され、nチャネルトランジスタM1とM2のそれぞれに流れる電流が等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、抵抗R1と直列接続されるダイオードD1とダイオードD1に並列接続された抵抗R2とこれらに並列接続された抵抗R3から構成される第１の電流−電圧変換回路に印加される電圧VAと、抵抗R4と直列接続されたダイオードD2とダイオードD2に並列接続された抵抗R5とこれらに並列接続された抵抗R6から構成される第２の電流−電圧変換回路に印加される電圧VBとは等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図６５と同等の特性が得られ、基準電圧発生回路が実現できる。ここで、２つのI-V1は、nチャネルトランジスタM3とM4とのドレイン電圧が等しくなるように挿入している。
トランジスタM9には電流I3が流れ、その電流を抵抗R10に流し込み、抵抗R10の端子電圧から出力電圧Vrefを得ている。
＜発明の他の実施の形態１７−３＞
図１１７において、ｐチャネルトランジスタM4のソースと電源VDD間には抵抗R10が挿入され、ｐチャネルトランジスタM5とゲート電圧が共通であるから、等しい電流が流せるように、ｐチャネルトランジスタM4のトランジスタサイズはｐチャネルトランジスタM5のトランジスタサイズよりも大きくしてある。ここで、ｐチャネルトランジスタM4とM5からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。
本実施例の動作を以下に説明する。nチャネルトランジスタM1に流れる電流が大きくなると、その分だけｐチャネルトランジスタM4に流れる電流が大きくなる。しかし、ｐチャネルトランジスタM5に流れる電流はそれ以上に大きくなるために、nチャネルトランジスタM2では、増えた分の電流を流しきれなくなり、ｐチャネルトランジスタM5のドレイン電圧が高くなり、ｐチャネルトランジスタM5のドレインにゲートが接続されたｐチャネルトランジスタM6に流れる電流が減少する。したがって、ドレイン電流が共通であるnチャネルトランジスタM3に流れる電流も減少する。
ここで、nチャネルトランジスタM3とnチャネルトランジスタM2とはカレントミラー回路を構成しており、nチャネルトランジスタM1とnチャネルトランジスタM2とはゲート電圧が共通になっているから、M1-M3の共通ゲート電圧が低下し、したがって、nチャネルトランジスタM1に流れる電流も減少する。
すなわち、nチャネルトランジスタM1-M4とｐチャネルトランジスタM4-M6からなる電流ループは、負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介して、nチャネルトランジスタM1とnチャネルトランジスタM2の電流が所定の値、この例では、等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、抵抗R1と直列接続されるダイオードD1とダイオードD1に並列接続された抵抗R2とこれらに並列接続された抵抗R3から構成される第１の電流−電圧変換回路に印加される電圧と抵抗R4と直列接続されたダイオードD2とダイオードD2に並列接続された抵抗R5とこれらに並列接続された抵抗R6から構成される第２の電流−電圧変換回路に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。
そして、トランジスタM7には電流I3が流れ、その電流を抵抗R11に流し込み、抵抗R11の端子電圧から出力電圧Vrefを得ている。
すなわち、図６５と同等の特性が得られ、基準電圧発生回路が実現できる。
図１１８は、本発明（請求項３８）に記載されたＣＭＯＳ基準電圧発生回路の一実施例の回路構成を示す図である。第１、第２、及び第３の電流−電圧変換回路と、前記第１、第２、及び第３の電流−電圧変換回路に電流I1、I2、I3をそれぞれ供給するカレントミラー回路（M1、M2、M3）と、前記第１の電流−電圧変換回路の所定の中間端子電圧VAと前記第２の電流−電圧変換回路の所定の中間端子電圧VBとが互いに等しくなるように制御する制御手段（OP amp AP1）と、を有し、前記第３の電流−電圧変換回路の所定の電圧を基準電圧Vrefとする。第１の電流−電圧変換回路は、ダイオードD1と、該ダイオードに並列接続された抵抗R2と、該ダイオードD1と抵抗R2の並列回路に直列接続された抵抗R1と、さらに、該並列回路(D1、R2)と抵抗R1の直列回路に抵抗（R3a、R3b）が並列接続され、前記並列接続された抵抗（R3a、R3b）より前記第１の電流−電圧変換回路の前記所定の中間端子電圧VAを出力する。また第２の電流−電圧変換回路は、並列接続された複数のダイオードD2と、該複数のダイオードD2に並列接続された抵抗R5と、該複数のダイオードと抵抗の並列回路（D2、R5）に直列接続された抵抗R4と、さらに、該並列回路（D2、R5）と抵抗R4の直列回路に抵抗（R6a、R6b）が並列接続され、前記並列接続された抵抗（R6a、R6b）より前記第２の電流−電圧変換回路の前記所定の中間端子電圧VBを出力する。第３の電流−電圧変換回路は、抵抗R7からなる。ダイオード（D1、D2）は、ダイオード接続されたバイポーラジャンクショントランジスタで構成してもよい。図１１８に示した構成は、図６５において、並列接続されている２つの抵抗R3、R6を、分圧抵抗（R3a、R3b）、（R6a、R6b）に変更して、それぞれの分圧抵抗の中間端子とOP amp(AP1)の所定の入力端子を接続することでOP amp(AP1)への入力電圧を下げたものである。
ここで、
R3a＋R3b＝R3 (227)
R6a＋R6b＝R6 (228)
とし、
R3a/R3b＝R6a/R6b (229)
が成り立つように、抵抗で分圧比を設定すれば、回路動作においては、およそ変化はない。したがって、図６５と同様の基準電圧が得られる。
本発明の活用例として、LSI上に集積される各種基準電圧発生回路が挙げられる。特に、最近の集積回路プロセスの超々微細化の進展に伴い、MOSトランジスタのチャネル長変調の影響が顕著に現れ、また、LSIへの供給電源電圧が低下してきており、電源電圧が1V前後でも動作する温度変動がない安定した基準電圧発生回路が必要になってきている。本発明は、そうした要望に答えることができる。
従来回路例を示す図である。 テキストに掲載された従来回路例を示す図である。 テキストに掲載された従来回路の温度特性の相殺方法を説明する図である。 OP ampを用いた従来回路例を示す図である。 自己バイアス化した従来回路例を示す図である。 低電圧化された従来回路例を示す図である。 基準電圧発生回路の代表的な回路トポロジを示すブロック図である。 良く知られた従来回路例を示す図である。 低電圧化された従来回路が導入される過程に位置する回路例を示す図である。 入力電圧を低電圧化した従来回路例を示す図である。 低電圧化された従来回路の変形例を示す図である。 出力回路を工夫して低電圧化された従来回路例（１）を示す図である。 出力回路を工夫して低電圧化された従来回路例（２）を示す図である。 出力回路を工夫して低電圧化された従来回路(２)の変形例を示す図である。 出力回路を工夫して低電圧化された従来回路例（３）を示す図である。 温度特性を大きくして低電圧化された他の従来回路例を示す図である。 ダイオードの温度非直線性を改善した従来回路例（１）を示す図である。 ダイオードの温度非直線性が顕著に現れる従来回路例を示す図である。 ダイオードの温度非直線性を補償した従来回路例（２）を示す図である。 ダイオードの温度非直線性を補償した従来回路例（３）を示す図である。 本発明（請求項１）の一実施例の回路構成を示す図である。 本発明（請求項２）の一実施例の回路構成を示す図である。 本発明（請求項３）の一実施例の回路構成を示す図である。 本発明（請求項４）の一実施例の回路構成を示す図である。 本発明（請求項５）の第一の実施例を示す回路構成を示す図である。 本発明（請求項５）の第二の実施例を示す回路構成を示す図である。 本発明（請求項６）の一実施例の回路構成を示す図である。 本発明（請求項７）の一実施例の回路構成を示す図である。 本発明（請求項８）の一実施例の回路構成を示す図である。 本発明（請求項９）の一実施例の回路構成を示す図である。 本発明（請求項１０）の一実施例の回路構成を示す図である。 本発明（請求項１１）の一実施例の回路構成を示す図である。 本発明（請求項１２）の一実施例の回路構成を示す図である。 本発明（請求項１３）の一実施例の回路構成を示す図である。 本発明（請求項１４）の一実施例の回路構成を示す図である。 本発明（請求項１５）の一実施例の回路構成を示す図である。 本発明（請求項１６）の一実施例の回路構成を示す図である。 本発明（請求項１７）の第１の実施例の回路構成を示す図である。 本発明（請求項１７）の第２の実施例の回路構成を示す図である。 本発明（請求項１８）の一実施例の回路構成を示す図である。 本発明（請求項１８）の一実施例の動作を説明する特性図である。 本発明（請求項１９）の一実施例の回路構成を示す図である。 本発明（請求項２０）の一実施例の回路構成を示す図である。 本発明（請求項２１）の一実施例の回路構成を示す図である。 本発明（請求項２２）の第１の実施例の回路構成を示す図である。 本発明（請求項２２）の第２の実施例の回路構成を示す図である。 本発明（請求項２２）の第３の実施例の回路構成を示す図である。 本発明（請求項２３）の一実施例の回路構成を示す図である。 本発明（請求項２４）の一実施例の回路構成を示す図である。 本発明（請求項２５）の第１の実施例の回路構成を示す図である。 本発明（請求項２５）の第２の実施例の回路構成を示す図である。 本発明（請求項２６）の一実施例の回路構成を示す図である。 本発明（請求項２７）の一実施例の回路構成を示す図である。 本発明（請求項２７）の一実施例の回路構成を示す図である。 本発明（請求項２８）の一実施例の回路構成を示す図である。。 本発明（請求項２８）の一実施例の回路構成を示す図である。 本発明（請求項２９）の一実施例の回路構成を示す図である。 本発明（請求項３０）の一実施例の回路構成を示す図である。 本発明（請求項３１）の一実施例の回路構成を示す図である。 本発明（請求項３２）の一実施例の回路構成を示す図である。 本発明（請求項３３）の一実施例の回路構成を示す図である。 本発明（請求項３４）の一実施例の回路構成を示す図である。 本発明（請求項３５）の一実施例の回路構成を示す図である。 本発明（請求項３６）の一実施例の回路構成を示す図である。 本発明（請求項３７）の一実施例の回路構成を示す図である。 従来回路と本発明回路との温度変動幅の一覧を示す図である。 本発明（請求項１）の他の第１の実施例の回路構成を示す図である。 本発明（請求項１）の他の第２の実施例の回路構成を示す図である。 本発明（請求項１）の他の第３の実施例の回路構成を示す図である。 本発明（請求項７）の他の第１の実施例の回路構成を示す図である。 本発明（請求項７）の他の第２の実施例の回路構成を示す図である。 本発明（請求項７）の他の第３の実施例の回路構成を示す図である。 本発明（請求項９）の他の第１の実施例の回路構成を示す図である。 本発明（請求項９）の他の第２の実施例の回路構成を示す図である。 本発明（請求項９）の他の第３の実施例の回路構成を示す図である。 本発明（請求項１０）の他の第１の実施例の回路構成を示す図である。 本発明（請求項１０）の他の第２の実施例の回路構成を示す図である。 本発明（請求項１０）の他の第３の実施例の回路構成を示す図である。 本発明（請求項１１）の他の第１の実施例の回路構成を示す図である。 本発明（請求項１１）の他の第２の実施例の回路構成を示す図である。 本発明（請求項１１）の他の第３の実施例の回路構成を示す図である。 本発明（請求項１３）の他の第１の実施例の回路構成を示す図である。 本発明（請求項１３）の他の第２の実施例の回路構成を示す図である。 本発明（請求項１３）の他の第３の実施例の回路構成を示す図である。 本発明（請求項１４）の他の第１の実施例の回路構成を示す図である。 本発明（請求項１４）の他の第２の実施例の回路構成を示す図である。 本発明（請求項１４）の他の第３の実施例の回路構成を示す図である。 本発明（請求項１５）の他の第１の実施例の回路構成を示す図である。 本発明（請求項１５）の他の第２の実施例の回路構成を示す図である。 本発明（請求項１５）の他の第３の実施例の回路構成を示す図である。 本発明（請求項１７）の他の第１の実施例の回路構成を示す図である。 本発明（請求項１７）の他の第２の実施例の回路構成を示す図である。 本発明（請求項１７）の他の第３の実施例の回路構成を示す図である。 本発明（請求項１９）の他の第１の実施例の回路構成を示す図である。 本発明（請求項１９）の他の第２の実施例の回路構成を示す図である。 本発明（請求項１９）の他の第３の実施例の回路構成を示す図である。 本発明（請求項２１）の他の第１の実施例の回路構成を示す図である。 本発明（請求項２１）の他の第２の実施例の回路構成を示す図である。 本発明（請求項２１）の他の第３の実施例の回路構成を示す図である。 本発明（請求項２２）の他の第１の実施例の回路構成を示す図である。 本発明（請求項２２）の他の第２の実施例の回路構成を示す図である。 本発明（請求項２２）の他の第３の実施例の回路構成を示す図である。 本発明（請求項２２）の別の第１の実施例の回路構成を示す図である。 本発明（請求項２２）の別の第２の実施例の回路構成を示す図である。 本発明（請求項２２）の別の第３の実施例の回路構成を示す図である。 本発明（請求項２３）の他の第１の実施例の回路構成を示す図である。 本発明（請求項２３）の他の第２の実施例の回路構成を示す図である。 本発明（請求項２３）の他の第３の実施例の回路構成を示す図である。 本発明（請求項３５）の他の第１の実施例の回路構成を示す図である。 本発明（請求項３５）の他の第２の実施例の回路構成を示す図である。 本発明（請求項３５）の他の第３の実施例の回路構成を示す図である。 本発明（請求項３６）の他の第１の実施例の回路構成を示す図である。 本発明（請求項３６）の他の第２の実施例の回路構成を示す図である。 本発明（請求項３６）の他の第３の実施例の回路構成を示す図である。 本発明（請求項３７）の他の第１の実施例の回路構成を示す図である。 本発明（請求項３７）の他の第２の実施例の回路構成を示す図である。 本発明（請求項３７）の他の第３の実施例の回路構成を示す図である。 本発明（請求項３８）の一実施例の回路構成を示す図である。
符号の説明
AP1 Op amp
D1〜D13 ダイオード
I-V1 第１の電流−電圧変換回路
I-V2 第２の電流−電圧変換回路
I-V3 第３の電流−電圧変換回路
I-V4 第４の電流−電圧変換回路
M1〜M10 MOSトランジスタ
R1〜R1５ 抵抗

Claims (41)

  1. 第１の電流−電圧変換回路と、
    第２の電流−電圧変換回路と、
    前記第１の電流−電圧変換回路と前記第２の電流−電圧変換回路とに電流を供給するカレントミラー回路と、
    前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
    を有し、
    前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧のうち少なくとも１つを基準電圧とする、ことを特徴とする基準電圧発生回路。
  2. 前記第１及び第２の電流−電圧変換回路は、抵抗とダイオードとが直列接続されてなる、ことを特徴とする請求項１に記載の基準電圧発生回路。
  3. 前記第１及び第２の電流−電圧変換回路に、それぞれ、さらに抵抗が並列接続され、該並列接続されたそれぞれの抵抗の中間電圧を出力電圧とする、ことを特徴とする請求項１又は２に記載の基準電圧発生回路。
  4. 前記第１及び第２の電流−電圧変換回路は、抵抗とダイオードが直列接続され、該抵抗とダイオードの直列回路に、さらに、抵抗がそれぞれに並列接続されて構成され、該並列接続されたそれぞれの抵抗の中点電圧が、前記第１及び第２の電流−電圧変換回路の所定の出力電圧とされる、ことを特徴とする請求項１に記載の基準電圧発生回路。
  5. 前記第１及び第２の電流−電圧変換回路に、それぞれ、さらに抵抗が並列接続される、ことを特徴とする請求項１又は２に記載の基準電圧発生回路。
  6. 第１の電流−電圧変換回路と、
    第２の電流−電圧変換回路と、
    前記第１の電流−電圧変換回路と前記第２の電流−電圧変換回路とに電流を供給するカレントミラー回路と、
    を有し、
    前記第１の電流−電圧変換回路の所定の出力電圧と分圧電圧とを出力し、
    前記第２の電流−電圧変換回路の所定の出力電圧と分圧電圧とを出力し、
    前記第１の電流−電圧変換回路の分圧電圧と前記第２の電流−電圧変換回路の分圧電圧とが互いに等しくなるように制御する制御手段を有し、
    前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧のうち少なくとも１つを基準電圧とし、
    前記第１及び第２の電流−電圧変換回路は、いずれも、抵抗とダイオードが直列接続され、該抵抗とダイオードの直列回路に並列に抵抗が接続され、前記並列に接続された抵抗より前記所定の出力電圧の分圧電圧をそれぞれ出力する、ことを特徴とする基準電圧発生回路。
  7. 第１、第２、第３、及び第４の電流−電圧変換回路と、
    前記第１、第２、第３、及び第４の電流−電圧変換回路に電流を供給するカレントミラー回路と、
    前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
    を有し、
    前記第１の電流−電圧変換回路と前記第３の電流−電圧変換回路間に抵抗が接続され、
    前記第２の電流−電圧変換回路と前記第４の電流−電圧変換回路間に抵抗が接続され、
    前記第１の電流−電圧変換回路の所定の出力電圧と、前記第２の電流−電圧変換回路の所定の出力電圧のうち少なくとも１つを基準電圧とし、
    前記第１及び第２の電流−電圧変換回路は、いずれも、抵抗からなり、
    前記第３の電流−電圧変換回路は、ダイオードからなり、
    前記第４の電流−電圧変換回路は、抵抗とダイオードとが直列接続されてなる、ことを特徴とする基準電圧発生回路。
  8. 第１、第２、第３、及び第４の電流−電圧変換回路と、
    前記第１、第２、第３、及び第４の電流−電圧変換回路に電流を供給するカレントミラー回路と、
    前記第１の電流−電圧変換回路の所定の分圧電圧と前記第２の電流−電圧変換回路の所定の分圧電圧とが互いに等しくなるように制御する制御手段と、
    前記第１の電流−電圧変換回路と前記第３の電流−電圧変換回路間に抵抗が接続され、
    前記第２の電流−電圧変換回路と前記第４の電流−電圧変換回路間に抵抗が接続され、
    前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧のうち少なくとも１つを基準電圧とし、
    前記第１及び第２の電流−電圧変換回路は、いずれも分圧電圧を出力する分圧抵抗からなり、
    前記第３の電流−電圧変換回路は、ダイオードからなり、
    前記第４の電流−電圧変換回路は、抵抗とダイオードとが直列接続されてなる、ことを特徴とする基準電圧発生回路。
  9. 第１、第２、第３、及び第４の電流−電圧変換回路と、
    前記第１、第２、第３、及び第４の電流−電圧変換回路に電流を供給するカレントミラー回路と、
    前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
    を有し、
    前記第１の電流−電圧変換回路と前記第３の電流−電圧変換回路間に抵抗が接続され、
    前記第２の電流−電圧変換回路と前記第４の電流−電圧変換回路間に抵抗が接続され、
    前記第３の電流−電圧変換回路の所定の出力電圧と前記第４の電流−電圧変換回路の所定の出力電圧のうち少なくとも１つを基準電圧とし、
    前記第１の電流−電圧変換回路は、ダイオードからなり、
    前記第２の電流−電圧変換回路は抵抗とダイオードが直列接続されてなり、
    前記第３及び第４の電流−電圧変換回路は、いずれも抵抗からなる、ことを特徴とする基準電圧発生回路。
  10. 第１、第２、第３、及び第４の電流−電圧変換回路と、
    前記第１、第２、第３、及び第４の電流−電圧変換回路に電流を供給するカレントミラー回路と、
    前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
    を有し、
    前記第１の電流−電圧変換回路は、前記第３の電流−電圧変換回路の中間端子に電流を流し込み、
    前記第２の電流−電圧変換回路は、前記第４の電流−電圧変換回路の中間端子に電流が流し込み、
    前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧のうち少なくとも１つを基準電圧とし、
    前記第１及び第２の電流−電圧変換回路は、いずれも抵抗からなり、
    前記第３の電流−電圧変換回路は、ダイオードと、該ダイオードと並列接続される抵抗とから構成され、前記並列接続される抵抗が、前記第３の電流−電圧変換回路の前記中間端子を有し、
    前記第４の電流−電圧変換回路は、抵抗とダイオードが直列接続され、さらに該抵抗とダイオードの直列回路に並列接続される抵抗から構成され、前記並列接続される抵抗が、前記第４の電流−電圧変換回路の前記中間端子を有する、ことを特徴とする基準電圧発生回路。
  11. 第１、第２、第３、及び第４の電流−電圧変換回路と、
    前記第１、第２、第３、及び第４の電流−電圧変換回路に電流を供給するカレントミラー回路と、
    前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
    を有し、
    前記第３の電流−電圧変換回路は、前記第１の電流−電圧変換回路の中間端子に電流を流し込み、
    前記第４の電流−電圧変換回路は、前記第２の電流−電圧変換回路の中間端子に電流を流し込み、
    前記第３の電流−電圧変換回路の所定の出力電圧と前記第４の電流−電圧変換回路の所定の出力電圧のうち少なくとも１つを基準電圧とし、
    前記第１の電流−電圧変換回路は、ダイオードと、該ダイオードと並列接続される抵抗から構成され、前記並列接続される抵抗が、前記第１の電流−電圧変換回路の前記中間端子を有し、
    前記第２の電流−電圧変換回路は、抵抗とダイオードが直列接続され、さらに該抵抗とダイオードの直列回路に並列接続される抵抗から構成され、前記並列接続される抵抗が、前記第２の電流−電圧変換回路の前記中間端子を有する、ことを特徴とする基準電圧発生回路。
  12. 第１、第２、第３、及び第４の電流−電圧変換回路と、
    前記第１、第２、第３、及び第４の電流−電圧変換回路に電流を供給するカレントミラー回路と、
    前記第１の電流−電圧変換回路の所定の中間端子電圧と前記第２の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する制御手段と、
    を有し、
    前記第３の電流−電圧変換回路は、前記第１の電流−電圧変換回路の中間端子に電流を流し込み、
    前記第４の電流−電圧変換回路は、前記第２の電流−電圧変換回路の中間端子に電流を流し込み、
    前記第３の電流−電圧変換回路の所定の出力電圧と前記第４の電流−電圧変換回路の所定の出力電圧のうち少なくとも１つを基準電圧とし、
    前記第１の電流−電圧変換回路は、ダイオードと、該ダイオードと並列接続される抵抗から構成され、前記並列接続される抵抗が、前記第１の電流−電圧変換回路の前記中間端子を有し、
    前記第２の電流−電圧変換回路は、抵抗とダイオードが直列接続され、さらに該抵抗とダイオードの直列回路に並列接続される抵抗から構成され、前記並列接続される抵抗が、前記第２の電流−電圧変換回路の前記中間端子を有する、ことを特徴とする基準電圧発生回路。
  13. 第１、第２、第３、及び第４の電流−電圧変換回路と、
    前記第１と第２の電流−電圧変換回路に電流を供給する第１のカレントミラー回路と、
    前記第３と第４の電流−電圧変換回路に電流を供給する第２のカレントミラー回路と、
    前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する第１の制御手段と、
    前記第３の電流−電圧変換回路の所定の出力電圧と前記第４の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する第２の制御手段と、
    前記第１のカレントミラー回路に流れる電流と前記第２のカレントミラー回路に流れる電流とを重み付け加算する手段と、
    を有し、
    前記第１と第２のカレントミラー回路に流れる電流を重み付け加算した電流を電圧変換して基準電圧とし、
    前記第１の電流−電圧変換回路は、ダイオードと、該ダイオードと並列接続される抵抗から構成され、
    前記第２の電流−電圧変換回路は、抵抗とダイオードが直列接続され、さらに該抵抗とダイオードの直列回路に並列接続される抵抗から構成され、
    前記第３の電流−電圧変換回路は、ダイオードからなり、
    前記第４の電流−電圧変換回路は、抵抗とダイオードとが直列接続されてなる、ことを特徴とする基準電圧発生回路。
  14. 前記第１のカレントミラー回路からの電流で駆動される第１のダイオードと、前記第１のダイオードと前記第１の電流−電圧変換回路間、及び、前記第１のダイオードと前記第２の電流−電圧変換回路間にそれぞれ接続された第１及び第２の抵抗を備えている、ことを特徴とする請求項１３に記載の基準電圧発生回路。
  15. 第１、第２、第３、及び第４の電流−電圧変換回路と、
    前記第１と第２の電流−電圧変換回路に電流を供給する第１のカレントミラー回路と、
    前記第３と第４の電流−電圧変換回路に電流を供給する第２のカレントミラー回路と、
    前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する第１の制御手段と、
    前記第３の電流−電圧変換回路の所定の出力電圧と前記第４の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する第２の制御手段と、
    前記第１のカレントミラー回路に流れる電流と前記第２のカレントミラー回路に流れる電流とを重み付け加算する手段と、
    を有し、
    前記第１と第２のカレントミラー回路に流れる電流を重み付け加算した電流を電圧変換して基準電圧とし、
    前記第１と第３の電流−電圧変換回路は、ダイオードと、該ダイオードと並列接続される抵抗からなり、
    前記第２と第４の電流−電圧変換回路は、抵抗とダイオードが直列接続され、さらに該抵抗とダイオードの直列回路に並列接続される抵抗から構成される、ことを特徴とする基準電圧発生回路。
  16. 第１、第２、第３、及び第４の電流−電圧変換回路と、
    前記第１と第２の電流−電圧変換回路に電流を供給する第１のカレントミラー回路と、
    前記第３と第４の電流−電圧変換回路に電流を供給する第２のカレントミラー回路と、
    前記第１の電流−電圧変換回路の所定の中間端子電圧と前記第２の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する第１の制御手段と、
    前記第３の電流−電圧変換回路の所定の中間端子電圧と前記第４の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する第２の制御手段と、
    前記第１のカレントミラー回路に流れる電流と前記第２のカレントミラー回路に流れる電流とを重み付け加算する手段と、
    を有し、
    前記重み付け加算された電流を電圧変換して基準電圧とし、
    前記第１と第３の電流−電圧変換回路は、ダイオードと、該ダイオードと並列接続される抵抗から構成され、前記並列接続される抵抗が、前記第１と第３の電流−電圧変換回路の前記中間端子をそれぞれ有し、
    前記第２と第４の電流−電圧変換回路は、抵抗とダイオードが直列接続され、さらに該抵抗とダイオードの直列回路に並列接続される抵抗から構成され、前記並列接続される抵抗が、前記第２と第４の電流−電圧変換回路の前記中間端子を有する、ことを特徴とする基準電圧発生回路。
  17. 前記第１のカレントミラー回路からの電流で駆動される第１のダイオードと、該第１のダイオードと前記第１の電流−電圧変換回路間、及び、該第１のダイオードと前記第２の電流−電圧変換回路間にそれぞれ接続された第１及び第２の抵抗を備え、
    前記第２のカレントミラー回路からの電流で駆動される第２のダイオードと、該第２のダイオードと前記第３の電流−電圧変換回路間、及び、該第２のダイオードと前記第４の電流−電圧変換回路間とにそれぞれ接続された第３及び第４の抵抗を備えている、ことを特徴とする請求項１５又は１６に記載の基準電圧発生回路。
  18. 第１、第２、及び第３の電流−電圧変換回路と、
    前記第１、第２、及び第３の電流−電圧変換回路に電流を供給するカレントミラー回路と、
    前記第１の電流−電圧変換回路の所定の中間端子電圧と前記第２の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する制御手段と、
    を有し、
    第３の電流−電圧変換回路の所定の出力電圧を基準電圧とし、
    前記第１と第２の電流−電圧変換回路は、それぞれ、抵抗とダイオードが直列接続され、さらに、該抵抗とダイオードの直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第１と第２の電流−電圧変換回路の前記中間端子電圧をそれぞれ出力する構成とされ、
    前記第３の電流−電圧変換回路は、抵抗とダイオードが直列接続されてなる、ことを特徴とする基準電圧発生回路。
  19. 第１、第２、及び第３の電流−電圧変換回路と、
    前記第１、第２、及び第３の電流−電圧変換回路に電流を供給するカレントミラー回路と、
    を有し、
    前記第１の電流−電圧変換回路の一の端子と前記第２の電流−電圧変換回路の一の端子とが抵抗を介して接続され、
    前記第１の電流−電圧変換回路の端子電圧と前記第２の電流−電圧変換回路の端子電圧とが互いに等しくなるように制御する制御手段を有し、
    第３の電流−電圧変換回路の所定の出力電圧を基準電圧とし、
    前記第１の電流−電圧変換回路は、ダイオードからなり、
    前記第２の電流−電圧変換回路は、抵抗とダイオードが直列接続されて構成され、
    前記第３の電流−電圧変換回路は、抵抗からなる、ことを特徴とする基準電圧発生回路。
  20. 第１、第２、及び第３の電流−電圧変換回路と、
    前記第１、第２、及び第３の電流−電圧変換回路に電流を供給するカレントミラー回路と、
    を有し、
    前記第１の電流−電圧変換回路の所定の中間端子と前記第２の電流−電圧変換回路の所定の中間端子が抵抗を介して接続され、
    前記第１の電流−電圧変換回路の中間端子電圧と前記第２の電流−電圧変換回路の中間端子電圧とが互いに等しくなるように制御する制御手段を有し、
    前記第３の電流−電圧変換回路の所定の出力電圧を基準電圧とし、
    前記第１と第２の電流−電圧変換回路は、それぞれ、抵抗とダイオードが直列接続され、さらに該抵抗とダイオードの直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第１と第２の電流−電圧変換回路の中間端子電圧をそれぞれ出力する構成とされ、
    前記第３の電流−電圧変換回路は、抵抗からなる、ことを特徴とする基準電圧発生回路。
  21. 第１、第２、第３、及び第４の電流−電圧変換回路と、
    前記第１、第２、第３、及び第４の電流−電圧変換回路に電流を供給するカレントミラー回路と、
    前記第１の電流−電圧変換回路の所定の出力電圧と、前記第２の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段と、
    を有し、
    前記第１と第２の電流−電圧変換回路と前記第３の電流−電圧変換回路はそれぞれ抵抗を介して接続され、
    前記第４の電流−電圧変換回路の所定の出力電圧を基準電圧とし、
    前記第１の電流−電圧変換回路は、ダイオードからなり、
    前記第２の電流−電圧変換回路は、抵抗とダイオードが直列接続されて構成され、
    前記第３と第４の電流−電圧変換回路は、それぞれ抵抗からなる、ことを特徴とする基準電圧発生回路。
  22. 前記第１のカレントミラー回路からの電流で駆動される第１のダイオードと、前記第１のダイオードと前記第１の電流−電圧変換回路間、及び、前記第１のダイオードと前記第２の電流−電圧変換回路間にそれぞれ接続された第１及び第２の抵抗を備えている、ことを特徴とする請求項１８乃至２１のいずれか一に記載の基準電圧発生回路。
  23. 第１、第２、第３、及び第４の電流−電圧変換回路と、
    前記第１、第２、第３、及び第４の電流−電圧変換回路に電流を供給するカレントミラー回路と、
    を有し、
    前記第１の電流−電圧変換回路と前記第２の電流−電圧変換回路とが直列抵抗を介して接続され、前記直列抵抗の中間接続点から、さらに抵抗が接続されて接地され、
    前記第３の電流−電圧変換回路と前記第１及び第２の電流−電圧変換回路間は、それぞれ抵抗を介して接続され、
    前記第１の電流−電圧変換回路の端子電圧と前記第２の電流−電圧変換回路の端子電圧とが互いに等しくなるように制御する制御手段を有し、
    前記第４の電流−電圧変換回路の所定の出力電圧を基準電圧とし、
    前記第１及び第３の電流−電圧変換回路は、ダイオードからなり、
    前記第２の電流−電圧変換回路は、抵抗とダイオードが直列接続されて構成され、
    前記第４の電流−電圧変換回路は、抵抗からなる、ことを特徴とする基準電圧発生回路。
  24. 第１、第２、第３、及び第４の電流−電圧変換回路と、
    前記第１、第２、第３、及び第４の電流−電圧変換回路に電流を供給するカレントミラー回路と、
    前記第１と第２の電流−電圧変換回路にそれぞれ第１と第２抵抗を介してさらに電流を供給する第２のカレントミラー回路と、
    前記第１の電流−電圧変換回路の端子電圧と前記第２の電流−電圧変換回路の端子電圧とが互いに等しくなるように制御する第１の制御手段と、
    前記第４の電流−電圧変換回路の所定の出力電圧と、前記第１及び第２抵抗のいずれか一方の端子電圧とが互いに等しくなるように制御する第２の制御手段と、
    を有し、
    前記第３の電流−電圧変換回路の所定の出力電圧を基準電圧とし、
    前記第１の電流−電圧変換回路は、ダイオードからなり、
    前記第２の電流−電圧変換回路は、抵抗とダイオードが直列接続されて構成され、
    前記第３の電流−電圧変換回路は、抵抗からなり、
    前記第４の電流−電圧変換回路は、ダイオードからなる、ことを特徴とする基準電圧発生回路。
  25. 前記第１のカレントミラー回路からの電流で駆動される第１のダイオードと、
    前記第１と第２の電流−電圧変換回路にそれぞれ第１と第２の抵抗を介して、さらに電流を供給する第２のカレントミラー回路と、
    前記第１のダイオードの所定の出力電圧と、前記第１と第２の抵抗のいずれか一方の端子電圧とが互いに等しくなるように制御する第２の制御手段と、
    を有する、ことを特徴とする請求項１９又は２１に記載の基準電圧発生回路。
  26. 第１、第２、第３、及び第４の電流−電圧変換回路と、
    前記第１、第２、第３、及び第４の電流−電圧変換回路に電流を供給するカレントミラー回路と、
    前記第１と第２の電流−電圧変換回路にそれぞれ第１と第２の抵抗を介してさらに電流を供給する第２のカレントミラー回路と、
    を有し、
    前記第１の電流−電圧変換回路と前記第２の電流−電圧変換回路が直列抵抗を介して接続され、前記直列抵抗の中間接続点からさらに抵抗が接続されて接地され、
    前記第１及び第２の電流−電圧変換回路の端子電圧とが互いに等しくなるように制御する第１の制御手段と、
    前記第４の電流−電圧変換回路の所定の出力電圧と、前記第１と第２の抵抗のいずれか一方の端子電圧とが互いに等しくなるように制御する第２の制御手段と、
    を有し、
    前記第４の電流−電圧変換回路の所定の出力電圧を基準電圧とし、
    前記第１及び第３の電流−電圧変換回路は、ダイオードからなり、
    前記第２の電流−電圧変換回路は、抵抗とダイオードが直列接続されて構成され、
    前記第４の電流−電圧変換回路は、抵抗からなる、ことを特徴とする基準電圧発生回路。
  27. 定電流で駆動される第１及び第２の電流−電圧変換回路と、
    前記第１の電流−電圧変換回路の所定の端子電圧と前記第２の電流−電圧変換回路の所定の端子電圧とが互いに等しくなるように制御する制御手段と、
    前記第２の電流−電圧変換回路の出力電圧を分圧する手段と、
    を有し、
    前記第２の電流−電圧変換回路の出力電圧を分圧した電圧を基準電圧とし、
    前記第１の電流−電圧変換回路は、ダイオードからなり、
    前記第２の電流−電圧変換回路は、並列接続された複数のダイオードからなる、ことを特徴とする基準電圧発生回路。
  28. 定電流で駆動される第１及び第２の電流−電圧変換回路と、
    前記第２の電流−電圧変換回路の出力電圧を分圧する手段と、
    前記第１の電流−電圧変換回路の端子電圧と前記第２の電流−電圧変換回路からの分圧電圧とが互いに等しくなるように制御する制御手段と、
    を有し、
    前記第２の電流−電圧変換回路の所定の電圧を基準電圧とし、
    前記第１の電流−電圧変換回路は、ダイオードからなり、
    前記第２の電流−電圧変換回路は、並列接続された複数のダイオードからなる、ことを特徴とする基準電圧発生回路。
  29. 定電流で駆動される第１と第２の電流−電圧変換回路と、
    前記第２の電流−電圧変換回路の出力電圧を分圧する手段と、
    前記第１の電流−電圧変換回路の端子電圧と前記第２の電流−電圧変換回路からの分圧電圧とが互いに等しくなるように制御する制御手段と、
    を有し、
    前記第２の電流−電圧変換回路の所定の電圧を基準電圧とし、
    前記第１の電流−電圧変換回路は、ダイオードからなり、
    前記第２の電流−電圧変換回路は、並列接続された複数のダイオードからなる、ことを特徴とする基準電圧発生回路。
  30. 第１、第２、及び第３の電流−電圧変換回路と、
    前記第１、第２、及び第３の電流−電圧変換回路に電流を供給するカレントミラー回路と、
    前記第２の電流−電圧変換回路の出力電圧を分圧する手段と、
    前記第１の電流−電圧変換回路の端子電圧と前記第２の電流−電圧変換回路からの分圧電圧とが互いに等しくなるように制御する制御手段と、
    を有し、
    前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
    前記第１の電流−電圧変換回路は、ダイオードからなり、
    前記第２の電流−電圧変換回路は、並列接続された複数のダイオードからなり、
    前記第３の電流−電圧変換回路は、抵抗からなる、ことを特徴とする基準電圧発生回路。
  31. 第１、第２、及び第３の電流−電圧変換回路と、
    前記第１と第２の電流−電圧変換回路に電流を供給する非線形カレントミラー回路と、
    前記第３の電流−電圧変換回路に電流を供給し、前記第１の電流−電圧変換回路または前記第２の電流−電圧変換回路のいずれかを駆動する電流に比例する線形カレントミラー回路と、
    前記第１の電流−電圧変換回路の所定の端子電圧と前記第２の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する制御手段と、
    を有し、
    前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
    前記第１の電流−電圧変換回路は、ダイオードからなり、
    前記第２の電流−電圧変換回路は、抵抗とダイオードが直列接続され、さらに該抵抗とダイオードの直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第２の電流−電圧変換回路の前記中間端子電圧を出力する構成とされ、
    前記第３の電流−電圧変換回路は、抵抗からなる、ことを特徴とする基準電圧発生回路。
  32. 第１、第２、及び第３の電流−電圧変換回路と、
    前記第１、第２、及び第３の電流−電圧変換回路に電流を供給するカレントミラー回路と、
    前記第１の電流−電圧変換回路の所定の端子電圧と前記第２の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する制御手段と、
    を有し、
    前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
    前記第１の電流−電圧変換回路は、ダイオードと、該ダイオードと並列接続された抵抗からなり、
    前記第２の電流−電圧変換回路は、抵抗と複数のダイオードとが直列接続され、さらに、該抵抗とダイオードの直列回路に、抵抗が並列接続され、前記並列接続された抵抗より前記第２の電流−電圧変換回路の前記中間端子電圧を出力する構成とされ、
    前記第３の電流−電圧変換回路は、抵抗からなる、ことを特徴とする基準電圧発生回路。
  33. 第１、第２、及び第３の電流−電圧変換回路と、
    前記第１、第２、及び第３の電流−電圧変換回路に電流を供給するカレントミラー回路と、
    前記第１の電流−電圧変換回路の所定の中間端子電圧と前記第２の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する制御手段と、
    を有し、
    前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
    前記第１の電流−電圧変換回路は、ダイオードと、該ダイオードに並列接続された抵抗からなり、前記並列接続された抵抗より前記第１の電流−電圧変換回路の前記中間端子電圧を出力する構成とされ、
    前記第２の電流−電圧変換回路は、抵抗と複数のダイオードが直列接続され、さらに該抵抗とダイオードの直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第２の電流−電圧変換回路の前記中間端子電圧を出力する構成とされ、
    前記第３の電流−電圧変換回路は、抵抗からなる、ことを特徴とする基準電圧発生回路。
  34. ドレインが抵抗を介して接地され、ゲートが直接接地され、ソースが正の温度特性を有する電流で駆動されるＭＯＳトランジスタと、
    前記ＭＯＳトランジスタのドレイン−ソース間電圧を分圧する手段と、
    を有し、
    前記分圧電圧を基準電圧とする、ことを特徴とする基準電圧発生回路。
  35. 第１、第２、及び第３の電流−電圧変換回路と、
    前記第１、第２、及び第３の電流−電圧変換回路に電流を供給するカレントミラー回路と、
    前記第１の電流−電圧変換回路の端子電圧と前記第２の電流−電圧変換回路の端子電圧とが互いに等しくなるように制御する制御手段と、
    を有し、
    前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
    前記第１の電流−電圧変換回路は、ダイオードからなり、
    前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗からなり、
    前記第３の電流−電圧変換回路は、抵抗からなる、ことを特徴とする基準電圧発生回路。
  36. 第１、第２、及び第３の電流−電圧変換回路と、
    前記第１、第２、及び第３の電流−電圧変換回路に電流を供給するカレントミラー回路と、
    前記第１の電流−電圧変換回路の端子電圧と前記第２の電流−電圧変換回路の端子電圧とが互いに等しくなるように制御する制御手段と、
    を有し、
    前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
    前記第１の電流−電圧変換回路は、ダイオードと抵抗が並列接続されてなり、
    前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードと並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗からなり、
    前記第３の電流−電圧変換回路は、抵抗からなる、ことを特徴とする基準電圧発生回路。
  37. 第１、第２、及び第３の電流−電圧変換回路と、
    前記第１、第２、及び第３の電流−電圧変換回路に電流を供給するカレントミラー回路と、
    前記第１の電流−電圧変換回路の端子電圧と前記第２の電流−電圧変換回路の端子電圧とが互いに等しくなるように制御する制御手段と、
    を有し、
    前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
    前記第１の電流−電圧変換回路は、ダイオードと、該ダイオードに並列接続された抵抗と、該ダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に並列接続された抵抗からなり、
    前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードと並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に並列接続された抵抗からなり、
    前記第３の電流−電圧変換回路は、抵抗からなる、ことを特徴とする基準電圧発生回路。
  38. 第１、第２、及び第３の電流−電圧変換回路と、
    前記第１、第２、及び第３の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路と、
    前記第１の電流−電圧変換回路の所定の中間端子電圧と前記第２の電流−電圧変換回路の所定の中間端子電圧とが互いに等しくなるように制御する制御手段と、
    を有し、
    前記第３の電流−電圧変換回路の所定の電圧を基準電圧とし、
    前記第１の電流−電圧変換回路は、ダイオードと、該ダイオードに並列接続された抵抗と、該ダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第１の電流−電圧変換回路の前記所定の中間端子電圧を出力する構成とし、
    前記第２の電流−電圧変換回路は、並列接続された複数のダイオードと、該複数のダイオードに並列接続された抵抗と、該複数のダイオードと抵抗の並列回路に直列接続された抵抗と、さらに、該並列回路と抵抗の直列回路に抵抗が並列接続され、前記並列接続された抵抗より前記第２の電流−電圧変換回路の前記所定の中間端子電圧を出力する構成とし、
    前記第３の電流−電圧変換回路は、抵抗からなる、ことを特徴とする基準電圧発生回路。
  39. 前記制御手段は、２つの電圧を正相入力端子と逆相入力端子より入力し、出力端子が、対応する前記カレントミラー回路の共通ゲートに接続された演算増幅器よりなる、ことを特徴とする、請求項１乃至３３、３５乃至３８のいずれか一に記載の基準電圧発生回路。
  40. 前記制御手段は、対応する前記カレントミラー回路と、前記電流−電圧変換回路間に配設されたカレントミラーよりなる、ことを特徴とする、請求項１乃至３３、３５乃至３７のいずれか一に記載の基準電圧発生回路。
  41. 前記ダイオードは、ダイオード接続されたバイポーラジャンクショントランジスタよりなる、ことを特徴とする請求項２、４、６乃至３３、３５乃至３８のいずれか一記載の基準電圧発生回路。
JP2007121032A 2006-10-16 2007-05-01 基準電圧発生回路 Pending JP2008123480A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007121032A JP2008123480A (ja) 2006-10-16 2007-05-01 基準電圧発生回路
US11/907,621 US20080129272A1 (en) 2006-10-16 2007-10-15 Reference voltage generating circuit
US11/907,577 US20080088361A1 (en) 2006-10-16 2007-10-15 Reference voltage generating circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006281619 2006-10-16
JP2007121032A JP2008123480A (ja) 2006-10-16 2007-05-01 基準電圧発生回路

Publications (1)

Publication Number Publication Date
JP2008123480A true JP2008123480A (ja) 2008-05-29

Family

ID=39302545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007121032A Pending JP2008123480A (ja) 2006-10-16 2007-05-01 基準電圧発生回路

Country Status (2)

Country Link
US (2) US20080088361A1 (ja)
JP (1) JP2008123480A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011017641A (ja) * 2009-07-09 2011-01-27 Univ Of Miyazaki 温度検出方法および温度センサ
JP2011150526A (ja) * 2010-01-21 2011-08-04 Renesas Electronics Corp 基準電圧発生回路及びそれを用いた集積回路
JP2011196742A (ja) * 2010-03-18 2011-10-06 Ricoh Co Ltd 温度検出回路
JP2013093782A (ja) * 2011-10-27 2013-05-16 Renesas Mobile Corp 半導体集積回路、それを備えた受信装置及び無線通信端末

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080164567A1 (en) * 2007-01-09 2008-07-10 Motorola, Inc. Band gap reference supply using nanotubes
KR100888483B1 (ko) * 2007-05-16 2009-03-12 삼성전자주식회사 공정 변동을 보상하는 기준 바이어스 회로
JP2009251877A (ja) * 2008-04-04 2009-10-29 Nec Electronics Corp 基準電圧回路
US8159206B2 (en) * 2008-06-10 2012-04-17 Analog Devices, Inc. Voltage reference circuit based on 3-transistor bandgap cell
US9310825B2 (en) * 2009-10-23 2016-04-12 Rochester Institute Of Technology Stable voltage reference circuits with compensation for non-negligible input current and methods thereof
US8354875B2 (en) 2010-03-25 2013-01-15 Qualcomm Incorporated Low voltage temperature sensor and use thereof for autonomous multiprobe measurement device
JP6061589B2 (ja) * 2012-03-22 2017-01-18 エスアイアイ・セミコンダクタ株式会社 基準電圧回路
JP5969237B2 (ja) * 2012-03-23 2016-08-17 エスアイアイ・セミコンダクタ株式会社 半導体装置
US9170595B2 (en) * 2012-10-12 2015-10-27 Stmicroelectronics International N.V. Low power reference generator circuit
EP2905672A1 (en) * 2014-02-11 2015-08-12 Dialog Semiconductor GmbH An apparatus and method for a modified brokaw bandgap reference circuit for improved low voltage power supply
US9600014B2 (en) 2014-05-07 2017-03-21 Analog Devices Global Voltage reference circuit
FR3023669A1 (fr) * 2014-07-11 2016-01-15 Aledia Circuit optoelectronique a diodes electroluminescentes a scintillement reduit
KR102347178B1 (ko) * 2017-07-19 2022-01-04 삼성전자주식회사 기준 전압 회로를 포함하는 단말 장치
US10739808B2 (en) * 2018-05-31 2020-08-11 Richwave Technology Corp. Reference voltage generator and bias voltage generator
KR20210064497A (ko) * 2019-11-25 2021-06-03 삼성전자주식회사 밴드갭 기준 전압 생성 회로
US11983026B2 (en) * 2022-03-16 2024-05-14 Apple Inc. Low output impedance voltage reference circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0275010A (ja) * 1988-09-12 1990-03-14 Nippon Telegr & Teleph Corp <Ntt> 基準電圧発生回路
JPH1145125A (ja) * 1997-07-29 1999-02-16 Toshiba Corp 基準電圧発生回路および基準電流発生回路
JP2000267749A (ja) * 1999-01-14 2000-09-29 Sony Corp 起動回路およびそれを用いた電圧供給回路
JP2001085548A (ja) * 1999-09-09 2001-03-30 Sony Corp ＢｉＣＭＯＳ素子、オペアンプ、及びＢＧＲ回路
JP2006209212A (ja) * 2005-01-25 2006-08-10 Nec Electronics Corp 基準電圧回路

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3617859A (en) * 1970-03-23 1971-11-02 Nat Semiconductor Corp Electrical regulator apparatus including a zero temperature coefficient voltage reference circuit
JP3954245B2 (ja) * 1999-07-22 2007-08-08 株式会社東芝 電圧発生回路
US6531857B2 (en) * 2000-11-09 2003-03-11 Agere Systems, Inc. Low voltage bandgap reference circuit
JP3638530B2 (ja) * 2001-02-13 2005-04-13 Ｎｅｃエレクトロニクス株式会社 基準電流回路及び基準電圧回路
US6788041B2 (en) * 2001-12-06 2004-09-07 Skyworks Solutions Inc Low power bandgap circuit
FR2842317B1 (fr) * 2002-07-09 2004-10-01 Atmel Nantes Sa Source de tension de reference, capteur de temperature, detecteur de seuil de temperature, puce et systeme correspondant
US6677808B1 (en) * 2002-08-16 2004-01-13 National Semiconductor Corporation CMOS adjustable bandgap reference with low power and low voltage performance
US6724176B1 (en) * 2002-10-29 2004-04-20 National Semiconductor Corporation Low power, low noise band-gap circuit using second order curvature correction
JP2005063026A (ja) * 2003-08-08 2005-03-10 Nec Micro Systems Ltd 基準電圧発生回路
GB2405707B (en) * 2003-09-05 2007-03-14 Micron Technology Europ Ltd Low voltage bandgap reference circuit with reduced area
US7199646B1 (en) * 2003-09-23 2007-04-03 Cypress Semiconductor Corp. High PSRR, high accuracy, low power supply bandgap circuit
US7170274B2 (en) * 2003-11-26 2007-01-30 Scintera Networks, Inc. Trimmable bandgap voltage reference
JP3808867B2 (ja) * 2003-12-10 2006-08-16 株式会社東芝 基準電源回路
US7253597B2 (en) * 2004-03-04 2007-08-07 Analog Devices, Inc. Curvature corrected bandgap reference circuit and method
US7113025B2 (en) * 2004-04-16 2006-09-26 Raum Technology Corp. Low-voltage bandgap voltage reference circuit
US7224210B2 (en) * 2004-06-25 2007-05-29 Silicon Laboratories Inc. Voltage reference generator circuit subtracting CTAT current from PTAT current
US7173407B2 (en) * 2004-06-30 2007-02-06 Analog Devices, Inc. Proportional to absolute temperature voltage circuit
US20060043957A1 (en) * 2004-08-30 2006-03-02 Carvalho Carlos M Resistance trimming in bandgap reference voltage sources
JP4157865B2 (ja) * 2004-10-27 2008-10-01 株式会社日立製作所 半導体集積回路装置及び非接触電子装置
JP2006133916A (ja) * 2004-11-02 2006-05-25 Nec Electronics Corp 基準電圧回路
US7119620B2 (en) * 2004-11-30 2006-10-10 Broadcom Corporation Method and system for constant or proportional to absolute temperature biasing for minimizing transmitter output power variation
US7224209B2 (en) * 2005-03-03 2007-05-29 Etron Technology, Inc. Speed-up circuit for initiation of proportional to absolute temperature biasing circuits
US7119528B1 (en) * 2005-04-26 2006-10-10 International Business Machines Corporation Low voltage bandgap reference with power supply rejection
US7256643B2 (en) * 2005-08-04 2007-08-14 Micron Technology, Inc. Device and method for generating a low-voltage reference
US7259543B2 (en) * 2005-10-05 2007-08-21 Taiwan Semiconductor Manufacturing Co. Sub-1V bandgap reference circuit
US7511567B2 (en) * 2005-10-06 2009-03-31 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Bandgap reference voltage circuit
SG134189A1 (en) * 2006-01-19 2007-08-29 Micron Technology Inc Regulated internal power supply and method
KR100780771B1 (ko) * 2006-06-30 2007-11-29 주식회사 하이닉스반도체 밴드-갭 기준 전압 발생 장치
JP2008108009A (ja) * 2006-10-24 2008-05-08 Matsushita Electric Ind Co Ltd 基準電圧発生回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0275010A (ja) * 1988-09-12 1990-03-14 Nippon Telegr & Teleph Corp <Ntt> 基準電圧発生回路
JPH1145125A (ja) * 1997-07-29 1999-02-16 Toshiba Corp 基準電圧発生回路および基準電流発生回路
JP2000267749A (ja) * 1999-01-14 2000-09-29 Sony Corp 起動回路およびそれを用いた電圧供給回路
JP2001085548A (ja) * 1999-09-09 2001-03-30 Sony Corp ＢｉＣＭＯＳ素子、オペアンプ、及びＢＧＲ回路
JP2006209212A (ja) * 2005-01-25 2006-08-10 Nec Electronics Corp 基準電圧回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011017641A (ja) * 2009-07-09 2011-01-27 Univ Of Miyazaki 温度検出方法および温度センサ
JP2011150526A (ja) * 2010-01-21 2011-08-04 Renesas Electronics Corp 基準電圧発生回路及びそれを用いた集積回路
JP2011196742A (ja) * 2010-03-18 2011-10-06 Ricoh Co Ltd 温度検出回路
JP2013093782A (ja) * 2011-10-27 2013-05-16 Renesas Mobile Corp 半導体集積回路、それを備えた受信装置及び無線通信端末

Also Published As

Publication number Publication date
US20080088361A1 (en) 2008-04-17
US20080129272A1 (en) 2008-06-05

Similar Documents

Publication Publication Date Title
JP2008123480A (ja) 基準電圧発生回路
JP4780968B2 (ja) 基準電圧回路
JP3638530B2 (ja) 基準電流回路及び基準電圧回路
US7304466B1 (en) Voltage reference circuit compensated for non-linearity in temperature characteristic of diode
JP4817825B2 (ja) 基準電圧発生回路
KR100981732B1 (ko) 밴드갭 기준전압 발생기
CN109976425B (zh) 一种低温度系数基准源电路
JP5085238B2 (ja) 基準電圧回路
US20090058512A1 (en) Process independent curvature compensation scheme for bandgap reference
JP2006133869A (ja) Ｃｍｏｓカレントミラー回路および基準電流／電圧回路
US20090066313A1 (en) Reference voltage circuit compensated for temprature non-linearity
US20080218253A1 (en) Low power voltage reference
JP2002270768A (ja) Ｃｍｏｓ基準電圧回路
CN108345338B (zh) 用于电压生成的***和方法
JP2008516328A (ja) 基準回路
US20160077541A1 (en) Method and circuit for low power voltage reference and bias current generator
US8089260B2 (en) Low voltage bandgap reference circuit
US20120262146A1 (en) Reference-voltage generation circuit
Filanovsky et al. BiCMOS cascaded bandgap voltage reference
JP2009251877A (ja) 基準電圧回路
KR101085870B1 (ko) 온도 및 공정 보상회로
US7372243B2 (en) Reference voltage circuit driven by non-linear current mirror circuit
US10642304B1 (en) Low voltage ultra-low power continuous time reverse bandgap reference circuit
Acharya et al. A supply insensitive resistor-less bandgap reference with buffered output
Qianneng et al. Novel high PSRR high-order temperature-compensated subthreshold MOS bandgap reference

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130212