JP2006133916A - 基準電圧回路 - Google Patents
基準電圧回路 Download PDFInfo
- Publication number
- JP2006133916A JP2006133916A JP2004319908A JP2004319908A JP2006133916A JP 2006133916 A JP2006133916 A JP 2006133916A JP 2004319908 A JP2004319908 A JP 2004319908A JP 2004319908 A JP2004319908 A JP 2004319908A JP 2006133916 A JP2006133916 A JP 2006133916A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- voltage conversion
- conversion circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
【課題】 2個ダイオードを用い、チップ面積が小さいCMOS基準電圧回路を実現する。
【解決手段】 基準電圧回路は、第1電流−電圧変換回路13と、第2電流−電圧変換回路15の電圧が等しくなるように制御する制御部を有し、回路13または15に供給される電流値に比例する電流を出力する第1カレントミラー回路を有し、前記第1カレントミラー回路からの出力電流を第3抵抗を介して流すことにより電圧を供給する。回路13は第1ダイオードで構成され、回路15は第2ダイオードと第1抵抗が直列接続され、さらに第2抵抗が並列接続されてなる。
【選択図】 図2
【解決手段】 基準電圧回路は、第1電流−電圧変換回路13と、第2電流−電圧変換回路15の電圧が等しくなるように制御する制御部を有し、回路13または15に供給される電流値に比例する電流を出力する第1カレントミラー回路を有し、前記第1カレントミラー回路からの出力電流を第3抵抗を介して流すことにより電圧を供給する。回路13は第1ダイオードで構成され、回路15は第2ダイオードと第1抵抗が直列接続され、さらに第2抵抗が並列接続されてなる。
【選択図】 図2
Description
本発明は、半導体CMOS基準電圧回路に関する。
従来のCMOS基準電圧回路は特開平11−45125に詳しく記載されている(特許文献1参照)。この従来例の基準電圧回路は、電流−電圧変換により基準電圧を得ている点で、それ以前に考案された、温度特性が相殺されるこの種の更に従来の基準電圧回路と同様である。しかしながら、この従来例の基準電圧回路では、チップ上での面積が小さい基準電圧回路を実現することが難しかった。
この従来例の更に以前の基準電圧回路では、正の温度特性を持つ基準電流が、抵抗とダイオード(あるいはダイオード接続されたトランジスタ)からなる出力回路で電圧に変換される。抵抗での電圧降下分が正の温度特性を持ち、ダイオード(あるいはダイオード接続されたトランジスタ)の順方向電圧が負の温度特性を持つ。こうして、両者を加算して、温度特性が相殺された1.2V前後の基準電圧が得られていた。
一方、特開平11−45125に記載された基準電圧回路では、殆ど温度特性を持たない基準電流が得られ、その基準電流が抵抗のみからなる出力回路で任意の電圧値の基準電圧に変換されている。したがって、この従来例の基準電圧回路は、1.2V以下の電源電圧で動作することができ、温度特性が相殺される優れものである。本発明者は、この従来例の基準電圧回路が出願公開されるとすぐに「携帯無線端末のCMOS化のためのアナログ回路設計技術」(トリケップス社、1999年)で「電流モード型基準電圧回路」として紹介し、詳しい回路解析を載せている。ここではその記載内容にしたがって、特開平11−45125に開示された基準電圧回路の動作を説明する。
図1において、オペアンプDA1によりVA=VBとなるようにトタンジスタP1とP2の共通ゲート電圧が制御される。したがって、
VA=VB (1)
また、
I1=I2 (2)
である。また、I1はダイオードD1に流れるI1Aと抵抗R4に流れるI1Bとに分流される。同様にI2は直列接続される抵抗R1とN個並列に接続されたダイオードD2に共通に流れるI2Aと抵抗R2に流れるI2Bとに分流される。ここで、
R2=R4 (3)
とすると、
I1A=I2A (4)
I1B=I2B (5)
となる。また、
VA=VF1 (6)
VB=VF2+ΔVF (7)
とおけ、
ΔVF=VF1−VF2 (8)
となる。
R1での電圧降下がΔVFであり、
I2A=ΔVF/R1 (9)
I1B=I2B=VF1/R2 (10)
となる。
ここで、
ΔVF=VTln(N) (11)
である。ただし、VTは熱電圧であり、
VT=kT/q (12)
と表わされる。ここで、Tは絶対温度[K]、kはボルツマン定数、qは単位電子電荷である。したがって、I3(=I2)が抵抗R3で電圧変換され、
VREF=R3*I3=R3{VF1/R2+(VTln(N))/R1}
=(R3/R2){VF1+(R2/R1)(VTln(N))} (13)
と表わされる。ここで、{VF1+(R2/R1)(VTln(N))}は温度特性が相殺された1.2V前後の電圧値である。具体的にはVF1はおよそ−1.9mV/℃の負の温度特性を持ち、VTは0.0853mV/℃の正の温度特性を持つ。したがって、温度特性が相殺されるためには(R2/R1)ln(N)の値は22.3となる。また、VTは常温では26mVであるから、(R2/R1)(VTln(N))は常温ではおよそ580mVとなる。したがって、VF1が常温で620mVであるとすると{VF1+(R2/R1)(VTln(N))}はほぼ1.2Vとなる。
VA=VB (1)
また、
I1=I2 (2)
である。また、I1はダイオードD1に流れるI1Aと抵抗R4に流れるI1Bとに分流される。同様にI2は直列接続される抵抗R1とN個並列に接続されたダイオードD2に共通に流れるI2Aと抵抗R2に流れるI2Bとに分流される。ここで、
R2=R4 (3)
とすると、
I1A=I2A (4)
I1B=I2B (5)
となる。また、
VA=VF1 (6)
VB=VF2+ΔVF (7)
とおけ、
ΔVF=VF1−VF2 (8)
となる。
R1での電圧降下がΔVFであり、
I2A=ΔVF/R1 (9)
I1B=I2B=VF1/R2 (10)
となる。
ここで、
ΔVF=VTln(N) (11)
である。ただし、VTは熱電圧であり、
VT=kT/q (12)
と表わされる。ここで、Tは絶対温度[K]、kはボルツマン定数、qは単位電子電荷である。したがって、I3(=I2)が抵抗R3で電圧変換され、
VREF=R3*I3=R3{VF1/R2+(VTln(N))/R1}
=(R3/R2){VF1+(R2/R1)(VTln(N))} (13)
と表わされる。ここで、{VF1+(R2/R1)(VTln(N))}は温度特性が相殺された1.2V前後の電圧値である。具体的にはVF1はおよそ−1.9mV/℃の負の温度特性を持ち、VTは0.0853mV/℃の正の温度特性を持つ。したがって、温度特性が相殺されるためには(R2/R1)ln(N)の値は22.3となる。また、VTは常温では26mVであるから、(R2/R1)(VTln(N))は常温ではおよそ580mVとなる。したがって、VF1が常温で620mVであるとすると{VF1+(R2/R1)(VTln(N))}はほぼ1.2Vとなる。
また、抵抗比(R3/R2)は温度特性を持たないから、出力される基準電圧VREFも温度特性が相殺された電圧となる。ここで、抵抗比(R3/R2)は任意に設定でき、1<(R3/R2)に設定すればVREFは1.2Vよりも高い電圧となり、1>(R3/R2)に設定すればVREFは1.2Vよりも低い電圧となる。
基準電圧回路では、ダイオードD1を流れる電流の密度とダイオードD2を流れる電流の密度の比が大きいこと、即ちダイオードD1での電圧降下とダイオードD2での電圧降下の差が大きいことが望ましい。このため、特開平11−45125に開示された基準電圧回路では、ダイオードD2を多くの(N個の)ダイオードで構成し、各ダイオードD2の電流密度を下げ、ダイオードD2での電圧降下を小さくしている。具体的なNの値としてN=10の記載がある。しかし、実際に回路を実現した時(IEEE Symposium on VLSI circuits 1998,May)にはN=100としていた。CMOSプロセスにおいては微細化が進みMOSトランジスタが微細な大きさになったのに対し、寄生バイポーラ素子を流用するダイオードの大きさはMOSトランジスタに比べると桁違いに大きい。また、ダイオードD1とD2との比Nを1桁から2桁程度と大きくする必要があるので、チップ上での面積は大きなものとなっている。
本発明は、2個のダイオードのみを使用して小さなチップ面積で構成されるCMOS基準電圧回路を提供することである。
本発明の基準電圧回路は、第1電流−電圧変換回路と第2電流−電圧変換回路の電圧が等しくなるように制御する制御手段を有し、前記第1電流−電圧変換回路または前記第2電流−電圧変換回路に供給される電流値に比例する電流を出力する第1カレントミラー回路を有し、前記第1カレントミラー回路からの出力電流を第3抵抗を介して電圧を供給する基準電圧回路において、前記第1電流−電圧変換回路は第1ダイオード(またはダイオード接続された第1バイポーラトランジスタ)で構成され、前記第2電流−電圧変換回路は第2ダイオード(またはダイオード接続された第2バイポーラトランジスタ)と第1抵抗が直列接続され、さらに第2抵抗が並列接続されてなる。
あるいは、前記第1電流−電圧変換回路は第1ダイオード(またはダイオード接続された第1バイポーラトランジスタ)で構成され、前記第2電流−電圧変換回路は第2ダイオード(またはダイオード接続された第2バイポーラトランジスタ)と第1抵抗が並列接続され、さらに第2抵抗が直列接続されてなる。あるいは、前記制御手段が、差動増幅器(あるいはオペアンプ)である。あるいは、前記制御手段が、前記第1カレントミラー回路を含むカレントミラー回路により自己バイアスされた第2カレントミラー回路である。
あるいは、前記第1電流−電圧変換回路は第1ダイオード(またはダイオード接続された第1バイポーラトランジスタ)で構成され、前記第2電流−電圧変換回路は第2ダイオード(またはダイオード接続された第2バイポーラトランジスタ)と第1抵抗が並列接続され、さらに第2抵抗が直列接続されてなる。あるいは、前記制御手段が、差動増幅器(あるいはオペアンプ)である。あるいは、前記制御手段が、前記第1カレントミラー回路を含むカレントミラー回路により自己バイアスされた第2カレントミラー回路である。
あるいは、前記制御手段が、前記第1電流−電圧変換回路に供給される電流と前記第2電流−電圧変換回路に供給される電流を第2カレントミラー回路により比較し、前記第2カレントミラー回路の出力で第3カレントミラー回路をバイアスすることで前記第1電流−電圧変換回路と前記第2電流−電圧変換回路の電圧が等しくなるように制御する。
あるいは、前記制御手段が、前記第1カレントミラー回路を含む逆ワイドラーカレントミラー回路により自己バイアスされた第2カレントミラー回路である。
あるいは、前記制御手段が、前記第1カレントミラー回路を含む逆ワイドラーカレントミラー回路により自己バイアスされた第2カレントミラー回路である。
あるいは、第1電流−電圧変換回路と第2電流−電圧変換回路の電圧が等しくなるように制御する制御手段を有し、前記第1電流−電圧変換回路または前記第2電流−電圧変換回路に供給される電流値に比例する電流を出力する第1カレントミラー回路を有し、前記第1カレントミラー回路からの出力電流を第3抵抗を介して電圧を供給する基準電圧回路において、前記第1電流−電圧変換回路は第1バイポーラトランジスタのコレクタと第2バイポーラトランジスタのバースが共通接続されて構成され、前記第2電流−電圧変換回路はダイオード接続された第3バイポーラトランジスタと第1抵抗が直列接続され、さらに第2抵抗が並列接続されてなり、前記第1バイポーラトランジスタのベースは前記第2電流−電圧変換回路の出力端子に接続され、前記第2バイポーラトランジスタのコレクタは前記第1カレントミラー回路を駆動する。
あるいは、第1電流−電圧変換回路と第2電流−電圧変換回路の電圧が等しくなるように制御する制御手段を有し、前記第1電流−電圧変換回路または前記第2電流−電圧変換回路に供給される電流値に比例する電流を出力する第1カレントミラー回路を有し、前記第1カレントミラー回路からの出力電流を第3抵抗を介して電圧を供給する基準電圧回路において、前記第1電流−電圧変換回路は第1バイポーラトランジスタのコレクタと第2バイポーラトランジスタのバースが共通接続されて構成され、前記第2電流−電圧変換回路はダイオード接続された第3バイポーラトランジスタと第1抵抗が並列接続され、さらに第2抵抗が直列接続されてなり、前記第1バイポーラトランジスタのベースには前記第2電流−電圧変換回路の出力端子に接続され、前記第2バイポーラトランジスタのコレクタは前記第1カレントミラー回路を駆動する。
あるいは、第1電流−電圧変換回路と第2電流−電圧変換回路の電圧が等しくなるように制御する制御手段を有し、前記第1電流−電圧変換回路または前記第2電流−電圧変換回路に供給される電流値に比例する電流を出力する第1カレントミラー回路を有し、前記第1カレントミラー回路からの出力電流を第3抵抗を介して電圧を供給する基準電圧回路において、前記第1電流−電圧変換回路は第1ダイオード(またはダイオード接続された第1バイポーラトランジスタ)と第1抵抗が並列接続されてなり、前記第2電流−電圧変換回路は第2ダイオード(またはダイオード接続された第2バイポーラトランジスタ)と第2抵抗が直列接続され、さらに第3抵抗が並列接続されてなり、前記第1電流−電圧変換回路に供給される電流と前記第2電流−電圧変換回路に供給される電流を第2カレントミラー回路により比較し、前記第2カレントミラー回路の出力で第3カレントミラー回路をバイアスすることで前記第1電流−電圧変換回路と前記第2電流−電圧変換回路の電圧が等しくなるように制御する制御手段を有する。
あるいは、第1電流−電圧変換回路と第2電流−電圧変換回路の電圧が等しくなるように制御する制御手段を有し、前記第1電流−電圧変換回路または前記第2電流−電圧変換回路に供給される電流値に比例する電流を出力する第1カレントミラー回路を有し、前記第1カレントミラー回路からの出力電流を第3抵抗を介して電圧を供給する基準電圧回路において、前記第1電流−電圧変換回路は第1ダイオード(またはダイオード接続された第1バイポーラトランジスタ)と第1抵抗が並列接続されてなり、前記第2電流−電圧変換回路は第2ダイオード(またはダイオード接続された第2バイポーラトランジスタ)と第2抵抗が直列接続され、さらに第3抵抗が並列接続されてなり、前記制御手段が、前記第1カレントミラー回路を含む逆ワイドラーカレントミラー回路により自己バイアスされた第2カレントミラー回路を有する。
[作用]
ダイオード(またはダイオード接続されたバイポーラトランジスタ)と抵抗を直列接続し、さらに抵抗を並列接続することで0.7V程度の低電圧で温度特性が相殺された基準電流が得られる。さらに、オペアンプの基準となる電圧をダイオード(またはダイオード接続されたバイポーラトランジスタ)1個で構成することで小さなチップ面積で実現できる。
ダイオード(またはダイオード接続されたバイポーラトランジスタ)と抵抗を直列接続し、さらに抵抗を並列接続することで0.7V程度の低電圧で温度特性が相殺された基準電流が得られる。さらに、オペアンプの基準となる電圧をダイオード(またはダイオード接続されたバイポーラトランジスタ)1個で構成することで小さなチップ面積で実現できる。
第1効果はチップ面積を小さくできることである。その理由は、ダイオードを2個だけしか用いないでも回路を構成できるからである。
第2効果は低電圧で動作させることができるということである。その理由は、出力電圧が1.2V以下の任意の電圧値に設定できるからである。
第2効果は低電圧で動作させることができるということである。その理由は、出力電圧が1.2V以下の任意の電圧値に設定できるからである。
以下に添付図面を参照して、本発明の基準電圧回路について詳細に説明する。
図2は、本発明の第1実施形態によるCMOS基準電圧回路の構成を示す回路図である。図2を参照して、第1実施形態のCMOS基準電圧回路は、オペアンプAP1と、PチャンネルCMOSトランジスタMP1〜MP3、ダイオードD1とD2、抵抗R1〜R3を有している。ダイオードD1,D2は、単一であり、ダイオード接続されたバイポーラトランジスタであってもよい。以下では、特に参照しない限り、ダイオードは、ダイオード接続されたバイポーラトランジスタを含む。
ソースが電源VDDに接続されたPチャンネルMOSトランジスタMP1とMP2とMP3は、カレントミラー回路を構成している。CMOSトランジスタMP1のドレインと接地(GND)の間にはダイオードD1が設けられている。ダイオードD1は、第1電流−電圧変換回路13を構成している。MOSトランジスタMP2のドレインと接地の間には、抵抗R1とダイオードD2の直列回路と、それに並列に設けられた抵抗R2とが接続されている。抵抗R1、ダイオードD2、抵抗R2より構成される回路は、第2電流−電圧変換回路15を構成している。MOSトランジスタMP1と第1電流−電圧変換回路13の間のノードN1はオペアンプAP1の反転入力端子に接続されている。MOSトランジスタMP2と第2電流−電圧変換回路15の間のノードN2はオペアンプAP1の非反転入力端子に接続されている。オペアンプAP1の出力端子は、MOSトランジスタMP1、MP2、MP3のゲートに接続されている。MOSトランジスタMP3と接地の間には抵抗R3が接続され、MOSトランジスタMP3と抵抗R3の間のノードN3からは基準出力電圧VREFが出力される。
MOSトランジスタMP1〜MP3に共通のゲート電圧は、オペアンプAP1の2つの入力端子電圧が等しくなるように、オペアンプAP1により制御され、MOSトランジスタMP1〜MP3の各々を流れる電流が制御されている。
ダイオードD1,D2の順方向電圧をVF1,VF2とし、MOSトランジスタMP2とMP3の電流が等しいとすると、
I2=I3=VF1/R2+(VF1−VF2)/R1
={VF1+(R2/R1)ΔVF}/R2 (14)
となる。ここでVF1はおよそ−1.9mV/℃の温度特性を持つ。また、VF2もおよそ−1.9mV/℃の温度特性を持つ。
I2=I3=VF1/R2+(VF1−VF2)/R1
={VF1+(R2/R1)ΔVF}/R2 (14)
となる。ここでVF1はおよそ−1.9mV/℃の温度特性を持つ。また、VF2もおよそ−1.9mV/℃の温度特性を持つ。
ここで、ダイオードD1,D2がいずれも単位ダイオードであるとすると、
ΔVF=VTln{I1/(I2−VF1/R2)} (15)
と表わされる。ここで、I1=I2とすると、常にI1>(I2−VF1/R2)であるから、I1/(I2−VF1/R2)}>1が成り立ち、(15)式のlnの項は常に正(>0)であることが理解される。すなわち、ΔVFは良く知られているようにこの回路においても正の温度特性を持つ。したがって、この温度特性は、熱電圧VT(その温度特性は0.00853mV/℃)にほぼ比例する。すなわち、(14)式の{VF1+(R2/R1)ΔVF}の項の温度特性は、負の温度特性を持つVF1と正の温度特性を持つΔVFを抵抗比(R2/R1)を設定して重み付け加算することでほぼ相殺することができる。
ΔVF=VTln{I1/(I2−VF1/R2)} (15)
と表わされる。ここで、I1=I2とすると、常にI1>(I2−VF1/R2)であるから、I1/(I2−VF1/R2)}>1が成り立ち、(15)式のlnの項は常に正(>0)であることが理解される。すなわち、ΔVFは良く知られているようにこの回路においても正の温度特性を持つ。したがって、この温度特性は、熱電圧VT(その温度特性は0.00853mV/℃)にほぼ比例する。すなわち、(14)式の{VF1+(R2/R1)ΔVF}の項の温度特性は、負の温度特性を持つVF1と正の温度特性を持つΔVFを抵抗比(R2/R1)を設定して重み付け加算することでほぼ相殺することができる。
ここで、(14)式の{VF1+(R2/R1)ΔVF}の項の温度特性を相殺できると、電流I2、I3は抵抗R2による温度特性以外にはほぼ温度特性を持たない電流であることになり、電流I2で駆動される第2電流−電圧変換回路の動作条件は従来技術の動作条件と同一になる。ただし、ダイオードD1とD2は単位ダイオードであり、両者の電流密度は当然異なるが、ダイオードD2の電流密度は抵抗R2に流れる電流分だけ小さくなる。したがって、上述したようにI1=I2の場合にもVF1>VF2が常に成立している。
この時に、出力される基準電圧VREFは
VREF=R3*I3
=(R3/R2)*{VF1+(R2/R1)ΔVF} (16)
と表わされる。ここで、VF2は常温でおよそ580mVとなるものとすると、VF1は常温で620mVとなり、{VF1+(R3/R1)ΔVF}は、従来技術の説明と同様に、ほぼ1.2Vとなることがわかる。また、抵抗比(R3/R2)は温度特性を持たないから、出力される基準電圧VREFも温度特性が相殺された電圧となる。
VREF=R3*I3
=(R3/R2)*{VF1+(R2/R1)ΔVF} (16)
と表わされる。ここで、VF2は常温でおよそ580mVとなるものとすると、VF1は常温で620mVとなり、{VF1+(R3/R1)ΔVF}は、従来技術の説明と同様に、ほぼ1.2Vとなることがわかる。また、抵抗比(R3/R2)は温度特性を持たないから、出力される基準電圧VREFも温度特性が相殺された電圧となる。
ここで、抵抗比(R3/R2)は任意に設定でき、1<(R3/R2)に設定すればVREFは1.2Vよりも高い電圧となり、1>(R3/R2)に設定すればVREFは1.2Vよりも低い電圧となることは従来技術の場合と同様である。特に、VREFが1.2Vよりも低い電圧となる1>(R3/R2)に設定する場合には、電源電圧を下げられる。例えば、VREF=1.0Vに設定すれば電源電圧が1.2V程度から動作させることができる。
なお、ダイオードの順方向電圧VFの温度特性の非線形性、具体的には良く知られているように温度が低くなると鈍っていく特性を補正して多少お椀を伏せたような特性、具体的には常温でピークとなり、低温側と高温側では多少下がる特性を実現するために、MOSトランジスタMP1とMP2からなるカレントミラー回路の電流比は、1:1から多少変更する必要が生じることがある。あるいは、ダイオードD1とD2の電流密度を大きく異ならせるためにMOSトランジスタMP1のトランジスタサイズをMOSトランジスタMP2のトランジスタサイズに比べて大きな値に設定することもなされる。勿論、D2を単位ダイオードをN個並列接続してD1とD2の電流密度を大きく異ならせる手法も依然として有効である。ただし、この場合においても、もともとダイオードD1にはダイオードD2よりも大きな電流が流れることより、このNの値はこれまでの10〜100などと大きな値ではなく、小さな自然数で良い。また、ダイオードD1に並列に接続される抵抗を省略することができ、チップ面積を小型化できる。
さらに言えば、図2を参照して、動作説明が簡単になるように、カレントミラー回路に単純カレントミラー回路を用いた場合について説明した。しかし、最近ではCMOSプロセスの微細化が著しく進み、トランジスタのチャネル長変調の影響が出やすくなっている。例えば、図2の回路においては、MOSトランジスタMP1とMP2とはドレイン−ソース電圧が等しいが、MOSトランジスタMP3とはドレイン−ソース電圧に多少の違いが生じる。特に、温度変動時にはMP1、MP2、MP3のドレイン−ソース電圧はダイオードの順方向電圧の温度特性による変動分だけ変動することになる。したがって、厳密に見れば極多少ではあるがトランジスタのチャネル長変調の影響が見出せる。このために、カレントミラー回路にカスコードカレントミラー回路などを用いてこの影響を低減することが通常行われている。
次に、本発明の第2実施形態による基準電圧回路を説明する。第2実施形態は、第1実施形態と同様であるが、図3に示されるように、第1実施形態の第2電流−電圧変換回路15に代えて、第2電流−電圧変換回路15Aが採用されている。第2電流−電圧変換回路15Aでは、抵抗R2はダイオードD2と並列に接続され、さらに、抵抗R1と直列に接続されている。ここで、ダイオードD1、D2をいずれも単位ダイオードであるとすると、MOSトランジスタMP1とMP2はオペアンプAP1により2つの入力端子電圧が等しくなるように制御される。MOSトランジスタMP2とMP3の電流が等しいとすると、
I2=I3=(VF1−VF2)/R1
=ΔVF/R1 (17)
となる。VF1はおよそ−1.9mV/℃の温度特性を持ち、また、VF2もおよそ−1.9mV/℃の温度特性を持つ。
I2=I3=(VF1−VF2)/R1
=ΔVF/R1 (17)
となる。VF1はおよそ−1.9mV/℃の温度特性を持ち、また、VF2もおよそ−1.9mV/℃の温度特性を持つ。
ここで、ダイオードD1、D2をいずれも単位ダイオードであるとすると、
ΔVF=VTln{I1/(I2−VF2/R2)} (18)
と表わされる。ここで、I1=I2とすると、常にI1>(I2−VF2/R2)であるから、I1/(I2−VF2/R2)}>1が成り立ち、(18)式のlnの項は常に正(>0)であることが理解される。すなわち、
ΔVF=VTln[1/{1−VF2/(I2R2)}] (18)’
となる。(17)式は(14)式とは形が異なり、(18)’式に示されるΔVFが正の温度特性を持つ訳ではない。ここでは、ΔVFがほとんど温度特性を持たないことを説明する。
ΔVF=VTln{I1/(I2−VF2/R2)} (18)
と表わされる。ここで、I1=I2とすると、常にI1>(I2−VF2/R2)であるから、I1/(I2−VF2/R2)}>1が成り立ち、(18)式のlnの項は常に正(>0)であることが理解される。すなわち、
ΔVF=VTln[1/{1−VF2/(I2R2)}] (18)’
となる。(17)式は(14)式とは形が異なり、(18)’式に示されるΔVFが正の温度特性を持つ訳ではない。ここでは、ΔVFがほとんど温度特性を持たないことを説明する。
(18)’式において、VTは温度に比例する正の温度特性(+0.0853mV/℃)を持つ。また、[]内のVF2はおよそ−1.9mV/℃前後の負の温度特性を持つ。簡単のために、抵抗R2の温度特性は無視できるほど小さいとすると、R2>>R1であるから、I2R2の積はVF2を越える値となる(即ちI2R2>VF2)。したがって、1/{1−VF2/(I2R2)}の値が1より大きな値、例えば2(それを与えるのはI2R2=0.5VF2)とか3(それを与えるのはI2R2=0.667VF2)とかの値をとり、このように設定された値を中心にして温度が変化すると、ln[1/{1−VF2/(I2R2)}]は、変動することになる。この変動する領域は、ln[1/{1−VF2/(I2R2)}]の関数においては比較的傾きが大きい領域にある。例えば、所望の電流I2が温度特性を持たない場合でも、VF2の持つ温度特性のために、{1−VF2/(I2R2)}は温度に準じて変化する。すなわち、この温度変化のために[1/{1−VF2/(I2R2)}]は負の温度特性となる。このために、ln[1/{1−VF2/(I2R2)}]も負の温度特性を持ち、温度が低くなると大きくなり、温度が高くなると小さくなる。
ここで、I2は、単位ダイオードD2に流れる電流と単位ダイオードD2に並列接続された抵抗R2に流れる電流の和である。したがって、単位ダイオードD1に流れる電流I1とこのI2が等しく制御されることでI2の温度特性は、抵抗R2に流れる電流の温度特性(負の温度特性を持つVF2に準じた負の温度特性)と抵抗R2に流れる電流の温度特性(VF2とは逆の正の温度特性)とが互いに相殺されておよそ温度特性を持たなくなる。この時に、温度特性がほぼ相殺され、ln[1/{1−VF2/(I2R2)}]の[]内の値[1/{1−VF2/(I2R2)}]も温度が低くなると大きくなり、温度が高くなると小さくなる。ここで抵抗R1とR2の値を適切に設定することでVTの正の温度特性(その温度特性は0.0853mV/℃)をほぼ相殺するようにln[]の項の温度による変動を合わせ込むことができる。すなわち、ΔVFは温度特性がほぼ相殺された電圧となる。この時に、出力される基準電圧VREFは
VREF=R3*I3
=(R3/R1)ΔVF (19)
と表わされる。また、抵抗比(R3/R1)は温度特性を持たないから、出力される基準電圧VREFも温度特性が相殺された電圧となる。ここで、抵抗比(R3/R1)は任意に設定でき、ΔVFは数十mVから百数十mV程度の電圧であり、(R3/R1)>1を設定する((R3/R1)>1)ことで、VREFは1.0Vよりも低い電圧に設定できる。この場合には、電源電圧を下げることが可能である。例えば、VREF=1.0Vに設定すれば、基準電圧回路は、1.2V程度の電源電圧から動作可能である。
VREF=R3*I3
=(R3/R1)ΔVF (19)
と表わされる。また、抵抗比(R3/R1)は温度特性を持たないから、出力される基準電圧VREFも温度特性が相殺された電圧となる。ここで、抵抗比(R3/R1)は任意に設定でき、ΔVFは数十mVから百数十mV程度の電圧であり、(R3/R1)>1を設定する((R3/R1)>1)ことで、VREFは1.0Vよりも低い電圧に設定できる。この場合には、電源電圧を下げることが可能である。例えば、VREF=1.0Vに設定すれば、基準電圧回路は、1.2V程度の電源電圧から動作可能である。
次に、本発明の第3実施形態による基準電圧回路を説明する。ダイオードD1と、ダイオードD2と抵抗R1の直列接続に、さらに抵抗R2が並列に接続された第2電流−電圧変換回路トポロジ(D1,{(R1−D2)//R2})を使用する第3実施形態による基準電圧回路では、自己バイアス化によりオペアンプAP1が省略されている。
図4は、第3実施形態による自己バイアス化を用いる基準電圧回路の一例を示す。ただし、簡単にするためにスタートアップ回路は省略されている。図4において、オペアンプAP1が省略され、NチャネルMOSトランジスタMN1とMN2が追加されている。ソースが電源VDDに接続されたPチャネルトランジスタMP1〜MP3はゲートが共通に接続され、トランジスタMP2ではゲートとドレインが共通接続されている。NチャネルMOSトランジスタMN1とMN2はゲートが共通に接続され、トランジスタMN1はゲートとドレインが共通に接続されている。NチャネルMOSトランジスタMN1のドレインはPチャンネルMOSトランジスタMP1のドレインに接続され、NチャネルMOSトランジスタMN1のソースは、第1電流−電圧変換回路13に接続されている。NチャネルMOSトランジスタMN2のドレインはPチャンネルMOSトランジスタMP1のドレインに接続され、NチャネルMOSトランジスタMN1のソースは、第2電流−電圧変換回路15に接続されている。
したがって、PチャネルトランジスタMP1とMP2及びNチャネルトランジスタMN1とMN2はそれぞれカレントミラー回路を構成しており、PチャネルトランジスタMP1とMP2のカレントミラー回路は、NチャネルトランジスタMN1とMN2のカレントミラー回路を自己バイアスしている。こうして、NチャネルトランジスタMN1とMN2に流れる電流は比例する。NチャネルトランジスタMN1とMN2とのトランジスタサイズが等しく、PチャネルトランジスタMP1とMP2とのトランジスタサイズが等しい場合には、NチャネルトランジスタMN1とMN2に流れる電流は等しくなる。いずれにしても自己バイアスされることでNチャネルトランジスタMN1とMN2のそれぞれのゲート−ソース間電圧が等しくなり、第1電流−電圧変換回路13、即ち、ダイオードD1に印加される電圧と、第2電流−電圧変換回路15、即ちダイオードD2に直列接続された抵抗R1とそれらに並列に接続された抵抗R2を有する回路{(R1−D2)//R2}に印加される電圧は等しくなる。(D1,{(R1−D2)//R2})には上述したオペアンプを用いた場合と等しい動作条件が実現できる。したがって、図2に示される第1実施形態の基準電圧回路と同等の特性が得られる。なお、ダイオードD1と回路{(R1−D2)//R2}はNチャネルトランジスタMN1とMN2のいずれで駆動しても良い。
次に、本発明の第4実施形態による基準電圧回路について説明する。第4実施形態による基準電圧回路では、上述と同様に、ダイオードD1を有する第1電流−電圧変換回路13と、ダイオードD2と抵抗R2の並列接続に直列接続された抵抗R1を有する第2電流−電圧変換回路15Aの回路トポロジ(D1,{R1−(D2//R2)})についても自己バイアス化することで、図5のように、オペアンプを省略することができる。
ソースが電源VDDに接続されたPチャネルトランジスタMP1〜MP3はゲートが共通に接続され、トランジスタMP2ではゲートとドレインが共通接続されている。NチャネルMOSトランジスタMN1とMN2はゲートが共通に接続され、トランジスタMN1はゲートとドレインが共通に接続されている。NチャネルMOSトランジスタMN1のドレインはPチャンネルMOSトランジスタMP1のドレインに接続され、NチャネルMOSトランジスタMN1のソースは、第1電流−電圧変換回路13に接続されている。NチャネルMOSトランジスタMN2のドレインはPチャンネルMOSトランジスタMP1のドレインに接続され、NチャネルMOSトランジスタMN1のソースは、第2電流−電圧変換回路15Aに接続されている。したがって、PチャネルトランジスタMP1とMP2及びNチャネルトランジスタMN1とMN2はそれぞれカレントミラー回路を構成しており、PチャネルトランジスタMP1とMP2のカレントミラー回路は、NチャネルトランジスタMN1とMN2のカレントミラー回路を自己バイアスしている。したがって、NチャネルトランジスタMN1とMN2に流れる電流は比例し、NチャネルトランジスタMN1とMN2とのトランジスタサイズが等しく、PチャネルトランジスタMP1とMP2とのトランジスタサイズが等しい場合には、NチャネルトランジスタMN1とMN2に流れる電流は等しくなる。いずれにしても自己バイアスされることでNチャネルトランジスタMN1とMN2のそれぞれのゲート−ソース間電圧が等しくなり、第1電流−電圧変換回路13、即ち、ダイオードD1に印加される電圧と、第2電流−電圧変換回路15A、即ちダイオードD2に直列接続された抵抗R1とそれらに並列に接続された抵抗R2を有する回路{(R1−D2)//R2}に印加される電圧は等しくなる。(D1,{(R1−D2)//R2})には上述したオペアンプを用いた場合と等しい動作条件が実現できる。したがって、図3に示される第1実施形態の基準電圧回路と同等の特性が得られる。なお、ダイオードD1と回路{(R1−D2)//R2}はNチャネルトランジスタMN1とMN2のいずれで駆動しても良い。ただし、上述した図4,5に示した基準電圧回路においては、トランジスタのチャネル長変調の影響が出やすい。
ソースが電源VDDに接続されたPチャネルトランジスタMP1〜MP3はゲートが共通に接続され、トランジスタMP2ではゲートとドレインが共通接続されている。NチャネルMOSトランジスタMN1とMN2はゲートが共通に接続され、トランジスタMN1はゲートとドレインが共通に接続されている。NチャネルMOSトランジスタMN1のドレインはPチャンネルMOSトランジスタMP1のドレインに接続され、NチャネルMOSトランジスタMN1のソースは、第1電流−電圧変換回路13に接続されている。NチャネルMOSトランジスタMN2のドレインはPチャンネルMOSトランジスタMP1のドレインに接続され、NチャネルMOSトランジスタMN1のソースは、第2電流−電圧変換回路15Aに接続されている。したがって、PチャネルトランジスタMP1とMP2及びNチャネルトランジスタMN1とMN2はそれぞれカレントミラー回路を構成しており、PチャネルトランジスタMP1とMP2のカレントミラー回路は、NチャネルトランジスタMN1とMN2のカレントミラー回路を自己バイアスしている。したがって、NチャネルトランジスタMN1とMN2に流れる電流は比例し、NチャネルトランジスタMN1とMN2とのトランジスタサイズが等しく、PチャネルトランジスタMP1とMP2とのトランジスタサイズが等しい場合には、NチャネルトランジスタMN1とMN2に流れる電流は等しくなる。いずれにしても自己バイアスされることでNチャネルトランジスタMN1とMN2のそれぞれのゲート−ソース間電圧が等しくなり、第1電流−電圧変換回路13、即ち、ダイオードD1に印加される電圧と、第2電流−電圧変換回路15A、即ちダイオードD2に直列接続された抵抗R1とそれらに並列に接続された抵抗R2を有する回路{(R1−D2)//R2}に印加される電圧は等しくなる。(D1,{(R1−D2)//R2})には上述したオペアンプを用いた場合と等しい動作条件が実現できる。したがって、図3に示される第1実施形態の基準電圧回路と同等の特性が得られる。なお、ダイオードD1と回路{(R1−D2)//R2}はNチャネルトランジスタMN1とMN2のいずれで駆動しても良い。ただし、上述した図4,5に示した基準電圧回路においては、トランジスタのチャネル長変調の影響が出やすい。
次に、本発明の第5実施形態と第6実施形態による基準電圧回路について図6と図7を参照して説明する。これらの実施形態では、チャネル長変調の影響が低減されている。ただし、簡単にするためにスタートアップ回路は省略している。
図6を参照して、ソースが電源VDDに接続されたPチャネルトランジスタMP1からMP3はカレントミラー回路を構成し、PチャネルトランジスタMP2のゲートはドレインに接続されている。PチャネルトランジスタMP4とMP5はカレントミラー回路を構成し、トランジスタMP4とMP5のソースは電源VDDに接続され、トランジスタMP4とMP5のゲートは共通に接続され、トランジスタMP4のゲートはそのドレインに接続されている。トランジスタMP2とMP4のドレインにはNチャンネルトランジスタMN2とMN1のドレインがそれぞれ接続され、NチャンネルトランジスタMN2とMN1のゲートは共通に接続されている。NチャンネルトランジスタMN2とMN1のソースには、第1実施形態における第2電流−電圧変換回路15と第1電流−電圧変換回路13がそれぞれ接続されている。トランジスタMP1とMP5のドレインにはNチャンネルトランジスタMN4とMN3のドレインがそれぞれ接続され、NチャンネルトランジスタMN4とMN3のゲートは共通に接続されている。トランジスタMN3のゲートはそのドレインに接続され、トランジスタMN4のドレインはトランジスタMN1、MN2のゲートに接続されている。NチャンネルトランジスタMN4とMN3のソースと接地の間には、ダイオードD4とD3がそれぞれ接続されている。トランジスタMP3に関しては上述の実施形態と同様である。
NチャネルトランジスタMN1とMN2のそれぞれに流れる電流は、PチャネルトランジスタMP4とMP5からなるカレントミラー回路とPチャネルトランジスタMP1とMP2からなるカレントミラー回路を介して、NチャネルトランジスタMN3とMN4からなるカレントミラー回路において電流比較され、NチャネルトランジスタMN1とMN2のそれぞれに流れる電流が等しくなるようにNチャネルトランジスタMN1とMN2の共通ゲート電圧が制御される。したがって、NチャネルトランジスタMN1とMN2のそれぞれのゲート−ソース間電圧が等しくなり、ダイオードD1に印加される電圧と、ダイオードD2と抵抗R1の直列接続に並列接続された抵抗R2を有する第2電流−電圧変換回路{(R1−D2)//R2}15に印加される電圧は等しくなり、(D1,{(R1−D2)//R2})には上述したオペアンプを用いた場合と等しい動作条件を実現できる。したがって、図2と同等の特性が得られ、基準電圧回路が実現できる。ここで、D3とD4はNチャネルトランジスタMN3とMN4とのドレイン電圧を等しくするように挿入されている。なお、ダイオードD1と{(R1−D2)//R2}はNチャネルトランジスタMP1とMP2のいずれで駆動されても良い。
図7は、第6実施形態による基準電圧回路を示している。第6実施形態による基準電圧回路は、第5実施形態による基準電圧回路と同様でありが、第2電流−電圧変換回路15が第2電流−電圧変換回路15Aが変更されている点で異なる。NチャネルトランジスタMN1とMN2のそれぞれに流れる電流は、PチャネルトランジスタMP1とMP2からなるカレントミラー回路とPチャネルトランジスタMP4とMP5からなるカレントミラー回路を介して、NチャネルトランジスタMN3とMN4からなるカレントミラー回路において電流比較され、NチャネルトランジスタMN1とMN2のそれぞれに流れる電流が等しくなるようにNチャネルトランジスタMN1とMN2の共通ゲート電圧が制御される。したがって、NチャネルトランジスタMN1とMN2のそれぞれのゲート−ソース間電圧が等しくなり、第1電流−電圧変換回路13のダイオードD1に印加される電圧と、第2電流−電圧変換回路15AのダイオードD2と抵抗R2の並列接続の直列接続された抵抗R1を有する回路{R1−(D2//R2)}に印加される電圧は等しくなり、(D1,{R1−(D2//R2)})には上述したオペアンプを用いた場合と等しい動作条件が実現されることできる。したがって、図3と同等の特性が得られ、基準電圧回路が実現できる。ここで、ダイオードD3とD4はNチャネルトランジスタMN3とMN4とのドレイン電圧が等しくなるように挿入されている。なお、D1と{R1−(D2//R2)}はNチャネルトランジスタMN1とMN2のいずれで駆動しても良い。
次に、本発明の第7実施形態と第8実施形態による基準電圧回路について図8と図9を参照して説明する。これらの実施形態では、チャネル長変調の影響が低減されている。尚、簡単にするためにスタートアップ回路は省略している。
図8を参照して、本発明の第7実施形態による基準電圧回路では、PチャネルトランジスタM1からMP3のゲートは共通に接続されている。PチャネルトランジスタMP2のソースと電源VDDの間には抵抗R4が挿入され、トランジスタMP2のゲートはドレインと接続されている。PチャネルトランジスタMP1とMP3とMP5のソースは電源VDDに接続されている。PチャネルトランジスタMP2、MP1、MP5のドレインはNチャンネルトランジスタMN2、MN1、MN3のドレインにそれぞれ接続されている。トランジスタMP5のゲートはトランジスタMP1のドレインに接続されている。トランジスタMN3のゲートは、そのドレインに接続されると共に、トランジスタMN1とMN2のゲートに接続されている。トランジスタMN3のソースは、ダイオードD3を介して接地に接続されている。その他の接続は、第1実施形態と同様である。
PチャネルトランジスタMP1からMP3のゲート電圧が共通であるから、等しい電流が流せるように、PチャネルトランジスタMP2のトランジスタサイズはPチャネルトランジスタMP1のトランジスタサイズよりも大きくしてある。ここで、PチャネルトランジスタMP2とMP1からなるカレントミラー回路は逆ワイドラーカレントミラー回路を構成している。したがって、NチャネルトランジスタMN2に流れる電流が大きくなるとその分だけPチャネルトランジスタMP2に流れる電流が大きくなる。しかし、PチャネルトランジスタMP1に流れる電流はそれ以上に大きくなるために、NチャネルトランジスタMN1では増えた分の電流を流しきれなくなり、PチャネルトランジスタMP1のドレイン電圧が高くなり、PチャネルトランジスタMP1のドレインにゲートが接続されたPチャネルトランジスタMP5に流れる電流が減少する。したがって、ドレイン電流が共通であるNチャネルトランジスタMN3に流れる電流も減少する。ここで、NチャネルトランジスタMN3とNチャネルトランジスタMN1とはカレントミラー回路を構成しており、NチャネルトランジスタMN1とNチャネルトランジスタMN2とはゲート電圧が共通になっているから、MN1〜MN3の共通ゲート電圧が低下し、したがって、NチャネルトランジスタMN2に流れる電流も減少する。すなわち、NチャネルトランジスタMN1〜MN3とPチャネルトランジスタMP1〜MP3とMP5からなる電流ループは負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介してNチャネルトランジスタMN1とNチャネルトランジスタMN2の電流が所定の値になるように、この例では等しくなるように、NチャネルトランジスタMN1とMN2の共通ゲート電圧が制御される。
したがって、NチャネルトランジスタMN1とMN2のそれぞれのゲート−ソース間電圧が等しくなり、ダイオードD1を有する第1電流−電圧変換回路13に印加される電圧と、ダイオードD2と抵抗R1の直列接続に並列接続された抵抗R2を有する第2電流−電圧変換回路15{(R1−D2)//R2}に印加される電圧は等しくなり、(D1,{(R1−D2)//R2})には上述したオペアンプを用いた場合と等しい動作条件が実現できる。したがって、図2と同等の特性が得られ、基準電圧回路が実現できる。ここで、ダイオードD3はNチャネルトランジスタMN3のゲート電圧がNチャネルトランジスタMN1とMN2のゲート電圧と等しくなるように挿入している。なお、D1と{(R1−D2)//R2}はNチャネルトランジスタMN1とMN2のいずれで駆動しても良い。
図9を参照して、第8実施形態による基準電圧回路を説明する。第8実施例の基準電圧回路の構成は、第7実施形態による基準電圧回路と同様であり、このなる点は、第2電流−電圧変換回路15が第2電流−電圧変換回路15Aに置換されていることである。PチャネルトランジスタMP2のソースには抵抗R4が挿入され、PチャネルトランジスタMP1とゲート電圧が共通であるから、等しい電流が流せるように、PチャネルトランジスタMP2のトランジスタサイズはPチャネルトランジスタMP1のトランジスタサイズよりも大きくしてある。ここで、PチャネルトランジスタMP2とMP1からなるカレントミラー回路は逆ワイドラーカレントミラー回路を構成している。したがって、NチャネルトランジスタMN2に流れる電流が大きくなるとその分だけPチャネルトランジスタMP2に流れる電流が大きくなる。しかし、PチャネルトランジスタMP1に流れる電流はそれ以上に大きくなるために、NチャネルトランジスタMN1では増えた分の電流を流しきれなくなり、PチャネルトランジスタMP1のドレイン電圧が高くなり、PチャネルトランジスタMP1のドレインにゲートが接続されたPチャネルトランジスタMP5に流れる電流が減少する。したがって、ドレイン電流が共通であるNチャネルトランジスタMN3に流れる電流も減少する。ここで、NチャネルトランジスタMN3とNチャネルトランジスタMN1とはカレントミラー回路を構成しており、NチャネルトランジスタMN1とNチャネルトランジスタMN2とはゲート電圧が共通になっているから、MN1〜MN3の共通ゲート電圧が低下し、したがって、NチャネルトランジスタMN2に流れる電流も減少する。すなわち、NチャネルトランジスタMN1〜MN3とPチャネルトランジスタMP1、MP2、MP5からなる電流ループは負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介してNチャネルトランジスタMN1とNチャネルトランジスタMN2の電流が所定の値になるように、この例では等しくなるように、NチャネルトランジスタMN1とMN2の共通ゲート電圧が制御される。したがって、NチャネルトランジスタMN1とMN2のそれぞれのゲート−ソース間電圧が等しくなり、第1電流−電圧変換回路13のダイオードD1に印加される電圧と、第2電流−電圧変換回路15AのダイオードD2と抵抗R2の並列接続に直列接続された抵抗R1を有する回路{R1−(D2//R2)}に印加される電圧は等しくなり、(D1,{R1−(D2//R2)})には上述したオペアンプを用いた場合と等しい動作条件が実現できる。したがって、図3と同等の特性が得られ、基準電圧回路が実現できる。ここで、ダイオードD3はNチャネルトランジスタMN3のゲート電圧がNチャネルトランジスタMN1とMN2のゲート電圧と等しくなるように挿入している。なお、D1と{R1−(D2//R2)}はNチャネルトランジスタMN1とMN2のいずれで駆動しても良い。
次に、本発明の第9実施形態と第10実施形態による基準電圧回路について図10、図11を参照して説明する。上述の実施形態におけるダイオードをバイポーラトランジスタに置き換えることで低電圧化が計られる。ただし、簡単にするためにスタートアップ回路は省略している。
図10を参照して、本発明の第9実施形態による基準電圧回路では、PチャンネルトランジスタMP1’、MP2’、MP3’、MP6’、MP7、MP8’のソースは電源VDDに接続され、トランジスタMP7以外のトランジスタのゲートは互いに接続されている。PチャンネルトランジスタMP1’、MP2’、MP3’、MP6’、MP8’のドレインは、PチャンネルトランジスタMP1、MP2、MP3、MP6、MP8のソースにそれぞれ接続されている。PチャンネルトランジスタMP1、MP2、MP3、MP6、MP7、MP8のゲートは共通に接続されている。トランジスタMP7のゲートはそのドレインに接続され、トランジスタMP6のドレインはトランジスタMP6’のゲートに接続されている。トランジスタMP7とMP8のドレインには、NチャンネルトランジスタMN3とMN4のドレインがそれぞれ接続されている。トランジスタMN3とMN4のゲートは互いに接続され、またトランジスタMN3のドレインに接続されている。トランジスタMN3とMN4のソースは接地されている。トランジスタMP6のドレインはトランジスタQ3のコレクタに接続され、トランジスタQ3のエミッタは接地されている。トランジスタMP1のドレインは、トランジスタQ3のベースと第1電流−電圧変換回路13Bに接続されている。トランジスタMP2のドレインは、第2電流−電圧変換回路15Bに接続されている。第1電流−電圧変換回路13Bは、接地されたエミッタとトランジスタMP1のドレインに接続されたコレクタを有するバイポーラトランジスタQ1を有している。第2電流−電圧変換回路15Bは、バイポーラトランジスタQ2と抵抗R1とR2とを有している。バイポーラトランジスタQ2のコレクタは、トランジスタMP2のドレインに接続され、また抵抗R2を介して接地されている。また、バイポーラトランジスタQ2のエミッタは抵抗R1を介して接地されている。トランジスタQ2のベースは、そのコレクタに接続され、またトランジスタQ1のベースに接続されている。トランジスタMP3のドレインは、抵抗R3を介して接地されている。
図10において、バイポーラトランジスタQ2とバイポーラトランジスタQ1とは逆ワイドラーカレントミラー回路を構成しており、共通ベース−グランド(GND)間には抵抗R2が挿入されている。したがって、コスコードトランジスタMP2’とMP2に流れる電流が増えるとQ2に流れる電流が増え、抵抗R2に流れる電流も増え、電流の増加分を吸収する。ここでR2>>R1であるから、抵抗R1での電圧降下の増加は小さく、抵抗R2の端子間電圧の上昇はわずかである。しかし、抵抗R2での電圧降下の増加分はそのままバイポーラトランジスタQ1のベース−エミッタ間電圧となり、バイポーラトランジスタQ1に流れる電流の増加分は大きな値となる。この時にコスコードトランジスタMP1とMP1’に流れる電流はコスコードトランジスタMP2とMP2’に流れる電流と等しいから、バイポーラトランジスタQ1に供給する電流が足りなくなり、バイポーラトランジスタQ1のコレクタ電圧が低下する。ここで、バイポーラトランジスタQ3のベースはバイポーラトランジスタQ1のコレクタに接続されているために、バイポーラトランジスタQ3に流れる電流が減少する。ここで、バイポーラトランジスタQ3は自己バイアスしているカスコードカレントミラー回路を駆動しているから、コスコードトランジスタMP2とMP2’に流れる電流も減少し、所定の電流値に落ち着くことになる。すなわち、バイポーラトランジスタQ1〜Q3と自己バイアス回路を構成しているカスコードカレントミラー回路との間で負帰還の電流ループを形成していることがわかる。
この時に、コスコードトランジスタMP2とMP2’に流れる電流はコスコードトランジスタMP3とMP3’に流れる電流IOUTと等しいとすると、
IOUT=VBE1/R2+(VBE1−VBE2)/R1
={VBE1+(R2/R1)ΔVBE}/R2 (20)
となる。ここでVBE1はおよそ−1.9mV/℃の温度特性を持つ。また、VBE2もおよそ−1.9mV/℃の温度特性を持つ。トランジスタQ1、Q2をいずれも単位トランジスタであるとすると、
ΔVBE=VTln{IC1/(IC2−VBE1/R2)} (21)
と表わされる。ここで、IC1=IC2とすると常にIC1>(IC2−VBE1/R2)であるから、IC1/(IC2−VBE1/R2)}>1が成り立ち、(21)式のlnの項は常に正(>0)であることが理解される。すなわち、ΔVBEは良く知られているようにこの回路においても正の温度特性を持つようになる。したがって、この温度特性は熱電圧VT(その温度特性は0.0853mV/℃)にほぼ比例する。すなわち、(20)式の{VBE1+(R2/R1)ΔVBE}の項の温度特性は、負の温度特性を持つVBE1と正の温度特性を持つΔVBEを抵抗比(R2/R1)を設定して重み付け加算することでほぼ相殺することができる。
IOUT=VBE1/R2+(VBE1−VBE2)/R1
={VBE1+(R2/R1)ΔVBE}/R2 (20)
となる。ここでVBE1はおよそ−1.9mV/℃の温度特性を持つ。また、VBE2もおよそ−1.9mV/℃の温度特性を持つ。トランジスタQ1、Q2をいずれも単位トランジスタであるとすると、
ΔVBE=VTln{IC1/(IC2−VBE1/R2)} (21)
と表わされる。ここで、IC1=IC2とすると常にIC1>(IC2−VBE1/R2)であるから、IC1/(IC2−VBE1/R2)}>1が成り立ち、(21)式のlnの項は常に正(>0)であることが理解される。すなわち、ΔVBEは良く知られているようにこの回路においても正の温度特性を持つようになる。したがって、この温度特性は熱電圧VT(その温度特性は0.0853mV/℃)にほぼ比例する。すなわち、(20)式の{VBE1+(R2/R1)ΔVBE}の項の温度特性は、負の温度特性を持つVBE1と正の温度特性を持つΔVBEを抵抗比(R2/R1)を設定して重み付け加算することでほぼ相殺することができる。
ここで、(20)式の{VBE1+(R2/R1)ΔVBE}の項の温度特性を相殺できると、電流IC2、IOUTは抵抗R2による温度特性以外にはほぼ温度特性を持たない電流であることになる。この時に、出力される基準電圧VREFは
VREF=R3×IOUT
=(R3/R2){VBE1+(R2/R1)ΔVBE} (22)
と表わされる。ここで、VBE2は常温でおよそ580mVとなるものとすると、VBE1は常温で620mVとなり、{VBE1+(R3/R1)ΔVBE}は、同様に、ほぼ1.2Vとなることがわかる。また、抵抗比(R3/R2)は温度特性を持たないから、出力される基準電圧VREFも温度特性が相殺された電圧となる。ここで、抵抗比(R3/R2)は任意に設定でき、1<(R3/R2)に設定すればVREFは1.2Vよりも高い電圧となり、1>(R3/R2)に設定すればVREFは1.2Vよりも低い電圧となることは従来技術の場合と同様である。特に、VREFが1.2Vよりも低い電圧となる1>(R3/R2)に設定する場合には、電源電圧を下げられる。例えば、VREF=0.8Vに設定すれば、カスコードカレントミラー回路でバイアスしているために多少電源電圧は高くなり、
電源電圧が1.2V程度から動作させることができる。
VREF=R3×IOUT
=(R3/R2){VBE1+(R2/R1)ΔVBE} (22)
と表わされる。ここで、VBE2は常温でおよそ580mVとなるものとすると、VBE1は常温で620mVとなり、{VBE1+(R3/R1)ΔVBE}は、同様に、ほぼ1.2Vとなることがわかる。また、抵抗比(R3/R2)は温度特性を持たないから、出力される基準電圧VREFも温度特性が相殺された電圧となる。ここで、抵抗比(R3/R2)は任意に設定でき、1<(R3/R2)に設定すればVREFは1.2Vよりも高い電圧となり、1>(R3/R2)に設定すればVREFは1.2Vよりも低い電圧となることは従来技術の場合と同様である。特に、VREFが1.2Vよりも低い電圧となる1>(R3/R2)に設定する場合には、電源電圧を下げられる。例えば、VREF=0.8Vに設定すれば、カスコードカレントミラー回路でバイアスしているために多少電源電圧は高くなり、
電源電圧が1.2V程度から動作させることができる。
次に、図11を参照して、本発明の第10実施形態による基準電圧回路は、第9実施形態による基準電圧回路と同様であり、異なる点は、第2電流−電圧変換回路15Bが第2電流−電圧変換回路1Cに置換されている点にある。第2電流−電圧変換回路1Cでは、抵抗R1の一端がPチャンネルトランジスタMP2のドレインとトランジスタQ1のベースに接続されている。抵抗R1の他端は、抵抗R2を介して接地され、またトランジスタQ2のコレクタに接続されている。トランジスタQ2のベースはコレクタに接続され、エミッタは接地されている。
図11において、バイポーラトランジスタQ2とバイポーラトランジスタQ1とは逆ワイドラーカレントミラー回路を構成しており、バイポーラトランジスタQ2のベース−グランド(GND)間には抵抗R2が挿入されている。したがって、コスコードトランジスタMP2とMP2’に流れる電流が増えるとQ2に流れる電流が増え、抵抗R2に流れる電流も増え、電流の増加分を吸収する。ここでR2>>R1であるから、抵抗R1での電圧降下の増加は小さく、また、バイポーラトランジスタQ2のベース−エミッタ間電圧は流れる電流に対して対数圧縮されるためにほとんど抵抗R2の端子間電圧は上昇しない。しかし、抵抗R2での電圧降下の増加分はそのままバイポーラトランジスタQ1のベース−エミッタ間電圧となり、バイポーラトランジスタQ1に流れる電流の増加分は大きな値となる。この時にコスコードトランジスタMP1とMP1’に流れる電流はコスコードトランジスタMP2とMP2’に流れる電流と等しいから、バイポーラトランジスタQ1に供給する電流が足りなくなり、バイポーラトランジスタQ1のコレクタ電圧が低下する。ここで、バイポーラトランジスタQ3のベースはバイポーラトランジスタQ1のコレクタに接続されているために、バイポーラトランジスタQ3に流れる電流が減少する。ここで、バイポーラトランジスタQ3は自己バイアスしているカスコードカレントミラー回路を駆動しているから、コスコードトランジスタMP2とMP2’に流れる電流も減少し、所定の電流値に落ち着くことになる。すなわち、バイポーラトランジスタQ1〜Q3と自己バイアス回路を構成しているカスコードカレントミラー回路との間で負帰還の電流ループを形成していることがわかる。
この時に、コスコードトランジスタMP2とMP2’に流れる電流はコスコードトランジスタMP3〜MP3’に流れる電流IOUTと等しいとすると、
IOUT=(VBE1−VBE2)/R1
=ΔVBE/R1 (23)
となる。ここでVBE1はおよそ−1.9mV/℃の温度特性を持つ。また、VBE2もおよそ−1.9mV/℃の温度特性を持つ。ここで、Q1、Q2をいずれも単位トランジスタであるとすると、
ΔVBE=VTln{IC1/(IC2−VBE2/R2)} (24)
と表わされる。ここで、IC1=IC2とすると常にIC1>(IC2−VBE2/R2)であるから、IC1/(IC2−VBE2/R2)}>1が成り立ち、(24)式のlnの項は常に正(>0)であることが理解される。すなわち、
ΔVBE=VTln[1/{1−VBE2/(IC2R2)}] (24)’
となる。(23)式は(20)式とは形が異なり、(24)’式に示すΔVBEが正の温度特性を持つ訳ではない。ここでは、ΔVBEがほとんど温度特性を持たないことを説明する。
IOUT=(VBE1−VBE2)/R1
=ΔVBE/R1 (23)
となる。ここでVBE1はおよそ−1.9mV/℃の温度特性を持つ。また、VBE2もおよそ−1.9mV/℃の温度特性を持つ。ここで、Q1、Q2をいずれも単位トランジスタであるとすると、
ΔVBE=VTln{IC1/(IC2−VBE2/R2)} (24)
と表わされる。ここで、IC1=IC2とすると常にIC1>(IC2−VBE2/R2)であるから、IC1/(IC2−VBE2/R2)}>1が成り立ち、(24)式のlnの項は常に正(>0)であることが理解される。すなわち、
ΔVBE=VTln[1/{1−VBE2/(IC2R2)}] (24)’
となる。(23)式は(20)式とは形が異なり、(24)’式に示すΔVBEが正の温度特性を持つ訳ではない。ここでは、ΔVBEがほとんど温度特性を持たないことを説明する。
(24)’式において、VTは温度に比例する正の温度特性(+0.0853mV/℃)を持つ。また、(24)’式の[]内のVBE2はおよそ−1.9mV/℃前後の負の温度特性を持つ。簡単のために、抵抗R2の温度特性は無視できるほど小さいとすると、R2>>R1であるから、IC2R2の積はVBE2を越える(IC2R2>VBE2)値となる。したがって、ln[1/{1−VBE2/(IC2R2)}]は1/{1−VBE2/(IC2R2)}の値が1より大きな、例えば2(それを与えるのはIC2R2=0.5VBE2)とか3(それを与えるのはIC2R2=0.667VBE2)とかの値となり、このように設定された値を中心にして温度が変化すると変動することになる。この変動する領域は、ln[1/{1−VBE2/(IC2R2)}]の関数においては比較的傾きが大きい領域にある。例えば、所望のIC2が温度特性を持たない場合でも、VBE2の持つ温度特性のために{1−VBE2/(IC2R2)}は温度に準じて変化する。すなわち、この温度変化のために[1/{1−VBE2/(IC2R2)}]は負の温度特性となる。このために、ln[1/{1−VBE2/(IC2R2)}]も負の温度特性を持ち、温度が低くなると大きくなり、温度が高くなると小さくなる。
ここで、IC2は、単位トランジスタQ2に流れる電流と単位トランジスタQ2に並列接続された抵抗R2に流れる電流の和である。したがって、単位トランジスタQ1に流れる電流IC1とこのIC2が等しく制御されることでIC2の温度特性は、抵抗R2に流れる電流の温度特性(負の温度特性を持つVBE2に準じた負の温度特性)と抵抗R2に流れる電流の温度特性(VBE2とは逆の正の温度特性)とが互いに相殺されておよそ温度特性を持たなくなる。この時に、温度特性がほぼ相殺され、ln[1/{1−VBE2/(IC2R2)}]の[]内の値[1/{1−VBE2/(IC2R2)}]も温度が低くなると大きくなり、温度が高くなると小さくなる。ここで抵抗R1とR2の値を設定することでVTの正の温度特性(その温度特性は0.0853mV/℃)をほぼ相殺するようにln[]の温度による変動を合わせ込むことができる。すなわち、ΔVBEは温度特性がほぼ相殺された電圧となる。
この時に、出力される基準電圧VREFは
VREF=R3*IOUT
=(R3/R1)ΔVF (25)
と表わされる。また、抵抗比(R3/R1)は温度特性を持たないから、出力される基準電圧VREFも温度特性が相殺された電圧となる。ここで、抵抗比(R3/R1)は任意に設定でき、ΔVBEは数十mVから百数十mV程度の電圧であり、(R3/R1)>1を設定する((R3/R1)>1)ことで、VREFは1.0Vよりも低い電圧に設定できる。この場合には、電源電圧を下げられる。例えば、VREF=1.0Vに設定すれば電源電圧が1.2V程度から動作させることができる。
VREF=R3*IOUT
=(R3/R1)ΔVF (25)
と表わされる。また、抵抗比(R3/R1)は温度特性を持たないから、出力される基準電圧VREFも温度特性が相殺された電圧となる。ここで、抵抗比(R3/R1)は任意に設定でき、ΔVBEは数十mVから百数十mV程度の電圧であり、(R3/R1)>1を設定する((R3/R1)>1)ことで、VREFは1.0Vよりも低い電圧に設定できる。この場合には、電源電圧を下げられる。例えば、VREF=1.0Vに設定すれば電源電圧が1.2V程度から動作させることができる。
以上、図10、図11に示した回路は、チャネル長変調の影響を低減する意図があり、カスコードカレントミラー回路で自己バイアスした場合を示した。こうしたカスコードカレントミラー回路を用いるやり方はこれまで説明したいずれの基準電圧回路にも適用可能であることは言を待たない。また、NチャネルトランジスタとNチャネルトランジスタも用いたbi−CMOSの場合に相当しているが、NPNトランジスタの他にPNPトランジスタが形成できるのであればバイポーラプロセスでも実現できる。
最後に、図1に示した従来例の回路に自己バイアス化手法を適用するとオペアンプを省略することができる。ただし、ダイオード間の電流密度を異ならせるためにD2は10〜100程度を並列接続する必要があり、チップ面積においては優位性がない。ただし、図4と図5に示した自己バイアス化手法は、本発明者による技術セミナー配布資料(2002年3月)に記載されており周知である。あるいはDesign Wave Magazine 2002 August(pp.153−158)にも掲載されている。
図1に示した従来例の回路に図6と図7に示した自己バイアス化手法を適用すると図12に示される回路が構成される。図6と図7に示した回路の動作説明と同様に、図12においてもMOSトランジスタMP1とMP2のソース電圧は等しくなるように制御され、(13)式が得られ、基準電圧回路が実現できる。さらに、図8と図9に示した自己バイアス化手法を適用すると図13に示される回路が構成される。図8と図9に示した回路の動作説明と同様に、逆ワイドラーカレントミラー回路を介して自己バイアスすることで、図13においてもMOSトランジスタMP1とMP2のソース電圧は等しくなるように制御され、(13)式が得られ、基準電圧回路が実現できる。
MP1−MP8:PチャンネルMOSトランジスタ
MN1−MN4:NチャンネルMOSトランジスタ
D1−D4:ダイオード
R1−R5:抵抗
Q1−Q3:バイポーラトランジスタ
MN1−MN4:NチャンネルMOSトランジスタ
D1−D4:ダイオード
R1−R5:抵抗
Q1−Q3:バイポーラトランジスタ
Claims (10)
- 第1電流−電圧変換回路と、
第2電流−電圧変換回路と、
前記第1電流−電圧変換回路と第2電流−電圧変換回路の電圧が等しくなるように制御する制御部と、
前記第1電流−電圧変換回路または前記第2電流−電圧変換回路に供給される電流値に比例する電流を出力する第1カレントミラー回路と、
前記第1カレントミラー回路からの出力電流を第3抵抗を介して電圧を供給する基準電圧回路であって、
前記第1電流−電圧変換回路は、第1ダイオードまたはダイオード接続された第1バイポーラトランジスタを有し、
前記第2電流−電圧変換回路は、第2ダイオードまたはダイオード接続された第2バイポーラトランジスタと第1抵抗の直列接続に並列接続された第2抵抗を有する
基準電圧回路。 - 第1電流−電圧変換回路と、
第2電流−電圧変換回路と、
前記第1電流−電圧変換回路と第2電流−電圧変換回路の電圧が等しくなるように制御する制御部と、
前記第1電流−電圧変換回路または前記第2電流−電圧変換回路に供給される電流値に比例する電流を出力する第1カレントミラー回路と、
前記第1カレントミラー回路からの出力電流を第3抵抗を介して電圧を供給する基準電圧回路であって、
前記第1電流−電圧変換回路は、第1ダイオードまたはダイオード接続された第1バイポーラトランジスタを有し、
前記第2電流−電圧変換回路は、第2ダイオードまたはダイオード接続された第2バイポーラトランジスタと第1抵抗の並列接続に直列接続された第2抵抗を有する
基準電圧回路。 - 請求項1および請求項2に記載の基準電圧回路において、
前記制御部は、差動増幅器あるいはオペアンプである
基準電圧回路。 - 請求項1および請求項2に記載の基準電圧回路において、
前記制御部は、前記第1カレントミラー回路を含むカレントミラー回路により自己バイアスされた第2カレントミラー回路である
基準電圧回路。 - 請求項1および請求項2に記載の基準電圧回路において、
前記制御部が、前記第1電流−電圧変換回路に供給される電流と前記第2電流−電圧変換回路に供給される電流を第2カレントミラー回路により比較し、前記第2カレントミラー回路の出力で第3カレントミラー回路をバイアスすることで前記第1電流−電圧変換回路と前記第2電流−電圧変換回路の電圧が等しくなるように制御する
基準電圧回路。 - 請求項1および請求項2に記載の基準電圧回路において、
前記制御部が、前記第1カレントミラー回路を含む逆ワイドラーカレントミラー回路により自己バイアスされた第2カレントミラー回路である
基準電圧回路。 - 第1電流−電圧変換回路と、
第2電流−電圧変換回路と、
前記第1電流−電圧変換回路と第2電流−電圧変換回路の電圧が等しくなるように制御する制御部と、
前記第1電流−電圧変換回路または前記第2電流−電圧変換回路に供給される電流値に比例する電流を出力する第1カレントミラー回路と、
前記第1カレントミラー回路からの出力電流を第3抵抗を介して電圧を供給する基準電圧回路であって、
前記第1電流−電圧変換回路は、第1バイポーラトランジスタを有し、
前記第2電流−電圧変換回路では、ダイオード接続された第2バイポーラトランジスタと第1抵抗が直列接続され、さらに第2抵抗が並列接続されており、前記第1バイポーラトランジスタのベースと前記第2バイポーラトランジスタのベースが共通接続され、
第3バイポーラトランジスタのベースは、前記第1電流−電圧変換回路の出力端子に接続され、前記第3バイポーラトランジスタのコレクタは前記第1カレントミラー回路を駆動する
基準電圧回路。 - 第1電流−電圧変換回路と、
第2電流−電圧変換回路と、
前記第1電流−電圧変換回路と第2電流−電圧変換回路の電圧が等しくなるように制御する制御部と、
前記第1電流−電圧変換回路または前記第2電流−電圧変換回路に供給される電流値に比例する電流を出力する第1カレントミラー回路と、
前記第1カレントミラー回路からの出力電流を第3抵抗を介して電圧を供給する基準電圧回路であって、
前記第1電流−電圧変換回路は、第1バイポーラトランジスタを有し、
前記第2電流−電圧変換回路では、ダイオード接続された第2バイポーラトランジスタと第1抵抗が並列接続され、さらに第2抵抗が直列接続されており、前記第1バイポーラトランジスタのベースは、前記第2抵抗に接続され、
第3バイポーラトランジスタのベースは前記第1バイポーラトランジスタのコレクタに接続され、前記第3バイポーラトランジスタのコレクタは前記第1カレントミラー回路を駆動する
基準電圧回路 - 第1電流−電圧変換回路と、
第2電流−電圧変換回路と、
前記第1電流−電圧変換回路と第2電流−電圧変換回路の電圧が等しくなるように制御する制御部と、
前記第1電流−電圧変換回路または前記第2電流−電圧変換回路に供給される電流値に比例する電流を出力する第1カレントミラー回路と、
前記第1カレントミラー回路からの出力電流を第3抵抗を介して電圧を供給する基準電圧回路であって、
前記第1電流−電圧変換回路では、第1ダイオードまたはダイオード接続された第1バイポーラトランジスタと第1抵抗が並列接続されており、
前記第2電流−電圧変換回路では、第2ダイオードまたはダイオード接続された第2バイポーラトランジスタと第2抵抗が直列接続され、さらに第3抵抗が並列接続されており、
前記制御部が、前記第1電流−電圧変換回路に供給される電流と前記第2電流−電圧変換回路に供給される電流を第2カレントミラー回路により比較し、前記第2カレントミラー回路の出力で第3カレントミラー回路をバイアスすることで前記第1電流−電圧変換回路と前記第2電流−電圧変換回路の電圧が等しくなるように制御する
基準電圧回路。 - 第1電流−電圧変換回路と、
第2電流−電圧変換回路と、
前記第1電流−電圧変換回路と第2電流−電圧変換回路の電圧が等しくなるように制御する制御部と、
前記第1電流−電圧変換回路または前記第2電流−電圧変換回路に供給される電流値に比例する電流を出力する第1カレントミラー回路と、
前記第1カレントミラー回路からの出力電流を第3抵抗を介して電圧を供給する基準電圧回路であって、
前記第1電流−電圧変換回路では、第1ダイオードまたはダイオード接続された第1バイポーラトランジスタと第1抵抗が並列接続されており、
前記第2電流−電圧変換回路は第2ダイオードまたはダイオード接続された第2バイポーラトランジスタと第2抵抗が直列接続され、さらに第3抵抗が並列接続されており、
前記制御部が、前記第1カレントミラー回路を含む逆ワイドラーカレントミラー回路により自己バイアスされた第2カレントミラー回路である
基準電圧回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004319908A JP2006133916A (ja) | 2004-11-02 | 2004-11-02 | 基準電圧回路 |
US11/261,506 US20060091875A1 (en) | 2004-11-02 | 2005-10-31 | Reference voltage circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004319908A JP2006133916A (ja) | 2004-11-02 | 2004-11-02 | 基準電圧回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006133916A true JP2006133916A (ja) | 2006-05-25 |
Family
ID=36261069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004319908A Pending JP2006133916A (ja) | 2004-11-02 | 2004-11-02 | 基準電圧回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060091875A1 (ja) |
JP (1) | JP2006133916A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010165177A (ja) * | 2009-01-15 | 2010-07-29 | Renesas Electronics Corp | 定電流回路 |
JP2010198196A (ja) * | 2009-02-24 | 2010-09-09 | Fujitsu Ltd | 基準信号発生回路 |
JP2013183268A (ja) * | 2012-03-01 | 2013-09-12 | Denso Corp | コンパレータ |
JP2019082951A (ja) * | 2017-10-31 | 2019-05-30 | シナプティクス インコーポレイテッド | バンドギャップリファレンス回路 |
JP2021022177A (ja) * | 2019-07-29 | 2021-02-18 | エイブリック株式会社 | 基準電圧回路 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008123480A (ja) * | 2006-10-16 | 2008-05-29 | Nec Electronics Corp | 基準電圧発生回路 |
US7821245B2 (en) * | 2007-08-06 | 2010-10-26 | Analog Devices, Inc. | Voltage transformation circuit |
JP6196834B2 (ja) * | 2013-08-01 | 2017-09-13 | ローム株式会社 | スイッチング電源制御回路 |
EP2897021B1 (en) * | 2014-01-21 | 2020-04-29 | Dialog Semiconductor (UK) Limited | An apparatus and method for a low voltage reference and oscillator |
EP3021189B1 (en) * | 2014-11-14 | 2020-12-30 | ams AG | Voltage reference source and method for generating a reference voltage |
US9519298B2 (en) * | 2015-03-20 | 2016-12-13 | Nxp B.V. | Multi-junction semiconductor circuit and method |
KR102347178B1 (ko) * | 2017-07-19 | 2022-01-04 | 삼성전자주식회사 | 기준 전압 회로를 포함하는 단말 장치 |
US10636872B1 (en) * | 2018-10-31 | 2020-04-28 | Globalfoundries Inc. | Apparatus and method to prevent integrated circuit from entering latch-up mode |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1145125A (ja) * | 1997-07-29 | 1999-02-16 | Toshiba Corp | 基準電圧発生回路および基準電流発生回路 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6052020A (en) * | 1997-09-10 | 2000-04-18 | Intel Corporation | Low supply voltage sub-bandgap reference |
US6529066B1 (en) * | 2000-02-28 | 2003-03-04 | National Semiconductor Corporation | Low voltage band gap circuit and method |
DE60118697D1 (de) * | 2001-01-31 | 2006-05-24 | St Microelectronics Srl | Bandabstands-Referenzspannung mit niedriger Versorgungsspannung |
US6501256B1 (en) * | 2001-06-29 | 2002-12-31 | Intel Corporation | Trimmable bandgap voltage reference |
US6489835B1 (en) * | 2001-08-28 | 2002-12-03 | Lattice Semiconductor Corporation | Low voltage bandgap reference circuit |
FR2832819B1 (fr) * | 2001-11-26 | 2004-01-02 | St Microelectronics Sa | Source de courant compensee en temperature |
TW574782B (en) * | 2002-04-30 | 2004-02-01 | Realtek Semiconductor Corp | Fast start-up low-voltage bandgap voltage reference circuit |
US6954059B1 (en) * | 2003-04-16 | 2005-10-11 | National Semiconductor Corporation | Method and apparatus for output voltage temperature dependence adjustment of a low voltage band gap circuit |
JP3808867B2 (ja) * | 2003-12-10 | 2006-08-16 | 株式会社東芝 | 基準電源回路 |
US6885179B1 (en) * | 2004-02-17 | 2005-04-26 | Silicon Integrated Systems Corp. | Low-voltage bandgap reference |
US7170336B2 (en) * | 2005-02-11 | 2007-01-30 | Etron Technology, Inc. | Low voltage bandgap reference (BGR) circuit |
US7224209B2 (en) * | 2005-03-03 | 2007-05-29 | Etron Technology, Inc. | Speed-up circuit for initiation of proportional to absolute temperature biasing circuits |
JP2006244228A (ja) * | 2005-03-04 | 2006-09-14 | Elpida Memory Inc | 電源回路 |
-
2004
- 2004-11-02 JP JP2004319908A patent/JP2006133916A/ja active Pending
-
2005
- 2005-10-31 US US11/261,506 patent/US20060091875A1/en not_active Abandoned
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1145125A (ja) * | 1997-07-29 | 1999-02-16 | Toshiba Corp | 基準電圧発生回路および基準電流発生回路 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010165177A (ja) * | 2009-01-15 | 2010-07-29 | Renesas Electronics Corp | 定電流回路 |
JP2010198196A (ja) * | 2009-02-24 | 2010-09-09 | Fujitsu Ltd | 基準信号発生回路 |
JP2013183268A (ja) * | 2012-03-01 | 2013-09-12 | Denso Corp | コンパレータ |
JP2019082951A (ja) * | 2017-10-31 | 2019-05-30 | シナプティクス インコーポレイテッド | バンドギャップリファレンス回路 |
JP2021022177A (ja) * | 2019-07-29 | 2021-02-18 | エイブリック株式会社 | 基準電圧回路 |
JP7334081B2 (ja) | 2019-07-29 | 2023-08-28 | エイブリック株式会社 | 基準電圧回路 |
Also Published As
Publication number | Publication date |
---|---|
US20060091875A1 (en) | 2006-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3638530B2 (ja) | 基準電流回路及び基準電圧回路 | |
JP4722502B2 (ja) | バンドギャップ回路 | |
JP4780968B2 (ja) | 基準電圧回路 | |
US8441309B2 (en) | Temperature independent reference circuit | |
JP4817825B2 (ja) | 基準電圧発生回路 | |
US7755344B2 (en) | Ultra low-voltage sub-bandgap voltage reference generator | |
US6384586B1 (en) | Regulated low-voltage generation circuit | |
US20060091875A1 (en) | Reference voltage circuit | |
US7902912B2 (en) | Bias current generator | |
JP2000293248A (ja) | フィードバック制御低電圧電流シンク/ソース | |
JP2006133869A (ja) | Cmosカレントミラー回路および基準電流/電圧回路 | |
US6894555B2 (en) | Bandgap reference circuit | |
CN114690829A (zh) | 温度补偿电路、电压参考电路及产生参考电压的方法 | |
KR20190049551A (ko) | 밴드갭 레퍼런스 회로 | |
JP2874634B2 (ja) | 基準電圧回路 | |
JP3818925B2 (ja) | Mos型基準電圧発生回路 | |
CN107422777A (zh) | Ptat电流源 | |
US7372243B2 (en) | Reference voltage circuit driven by non-linear current mirror circuit | |
JP4355710B2 (ja) | Mos型基準電圧発生回路 | |
JPH0659751A (ja) | バンドギャップ基準電圧調整回路 | |
KR100825956B1 (ko) | 기준전압 발생기 | |
US7834609B2 (en) | Semiconductor device with compensation current | |
JP3414320B2 (ja) | 基準電圧回路 | |
US11762410B2 (en) | Voltage reference with temperature-selective second-order temperature compensation | |
JPH10112614A (ja) | バイアス電流供給方法およびその回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100610 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100617 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101014 |