JP2009071153A - 光結合装置 - Google Patents

光結合装置 Download PDF

Info

Publication number
JP2009071153A
JP2009071153A JP2007239546A JP2007239546A JP2009071153A JP 2009071153 A JP2009071153 A JP 2009071153A JP 2007239546 A JP2007239546 A JP 2007239546A JP 2007239546 A JP2007239546 A JP 2007239546A JP 2009071153 A JP2009071153 A JP 2009071153A
Authority
JP
Japan
Prior art keywords
voltage
light emitting
emitting element
terminal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007239546A
Other languages
English (en)
Other versions
JP4503059B2 (ja
Inventor
Hisami Saitou
比佐実 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007239546A priority Critical patent/JP4503059B2/ja
Priority to US12/208,910 priority patent/US7859810B2/en
Publication of JP2009071153A publication Critical patent/JP2009071153A/ja
Application granted granted Critical
Publication of JP4503059B2 publication Critical patent/JP4503059B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2632Circuits therefor for testing diodes
    • G01R31/2635Testing light-emitting diodes, laser diodes or photodiodes

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Electronic Switches (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

【課題】光素子を精度よく検査でき、信頼性が改善された光結合装置を提供する。
【解決手段】発光素子と、電源端子と、入力端子と、接地端子と、に接続され、前記発光素子を駆動し光信号に変換する駆動回路と、前記入力端子に接続されたクランプ回路と、前記光信号を電気信号に変換し出力する受光部と、を備え、前記入力端子への入力電圧が第1の電圧乃至第2の電圧の範囲内にある場合、2前記駆動回路が前記発光素子を駆動し前記光信号に変換し前記受光部から前記電気信号が出力される動作モードとでき、入力電圧が前記第1の電圧乃至前記第2の電圧の範囲外にある場合、前記駆動回路が前記発光素子の駆動を停止し、前記クランプ回路がトランジスタがオンし前記クランプ回路のクランプ電流と略同一または前記クランプ電流に比例した電流が前記発光素子に供給され、前記発光素子の検査モードとできることを特徴とする光結合装置が提供される。
【選択図】図1

Description

本発明は、光結合装置に関する。
電源系間を絶縁した状態で信号が伝送できる光結合装置は、システム間を接続するバスなどの制御信号やディジタル信号などを大量に送受信することが要求される。このような信号伝送システムを構成するためには、端子数が少なく、小型、軽量化された光結合装置が必要となる。
光結合装置では、入力電気信号が半導体発光素子により光信号に変換されるが、半導体発光素子を駆動するためのドライブ回路などが光結合装置に組み込まれている場合が多い。一般に半導体発光素子の特性分布範囲は広く、また特性の温度変動もある。光結合装置として実装した状態において、ドライブ回路などの影響を受けることなく半導体発光素子の特性を検査できれば、動作余裕を明確にすることができ信頼性確保が容易となる。
端子数を増やすことなく、電源電圧が動作保証範囲よりも低い領域に検査モードを設定し、信号入力を半導体発光素子の電流入力に変え、検査する技術開示例がある(特許文献1)。しかしながら、電源電圧の立ち上がり、立ち下がりにおいて検査モードに入ることや、低い電源電圧において検査モードの動作範囲が狭いことなどの問題がある。
特許第3367718号公報
発光素子を精度よく検査でき、信頼性が改善された光結合装置を提供する。
本発明の一態様によれば、発光素子と、電源端子と、入力端子と、接地端子と、に接続され、前記入力端子へ入力されたディジタル信号により前記発光素子を駆動し光信号に変換する駆動回路と、前記入力端子に接続されたクランプ回路と、前記光信号を電気信号に変換し出力する受光部と、を備え、前記入力端子への入力電圧が第1の電圧乃至第2の電圧の範囲内にある場合、前記ディジタル信号が入力された前記駆動回路が前記発光素子を駆動し前記光信号に変換し、前記受光部から前記電気信号が外部へ出力される動作モードとでき、前記入力端子への入力電圧が前記第1の電圧乃至前記第2の電圧の範囲外にある場合、前記駆動回路が前記発光素子の駆動を停止し、前記クランプ回路がトランジスタがオンし前記クランプ回路のクランプ電流と略同一または前記クランプ電流に比例した電流が前記発光素子に供給され、前記発光素子の特性を測定する検査モードとできることを特徴とする光結合装置が提供される。
発光素子を精度よく検査でき、信頼性が改善された光結合装置が提供される。
以下、図面を参照しつつ本発明の実施の形態について説明する。
図1は、本発明の第1の実施形態にかかる光結合装置を説明するためのブロック図である。光結合装置80は、発光部80aと受光部80bとを含む。発光部80aには電源電圧(以下VCC1)が加えられるVCC1端子20、入力電圧(以下VIN)が入力されるVIN端子22、接地(以下GND)端子24、半導体からなる発光素子42、クランプ回路40、駆動回路44、駆動停止回路46などを有する。なお、GNDはシステムまたは機器の接地である。また受光部80bは電源電圧(以下VCC2)が加えられるVCC2端子30、出力電圧(以下VOUT)が出力されるVOUT端子32、接地(以下GND)端子34、フォトダイオード50、受光回路52などを有する。
IN端子22から入力されたディジタル信号は駆動回路44により、ディジタル信号のHigh/Lowに応じて発光素子42をON/OFFし、光信号に変換される。光信号は、フォトダイオード50により電流に変換され、受光回路52で増幅、整形され、光信号のON/OFFに応じたディジタル信号に戻されてVOUT端子32から出力される。これは光結合装置80の動作モードである。ディジタル信号の入力電圧VINを、例えばVCC1とGNDとの電圧の範囲内とすると、システムまたは機器を構成する他の電子回路との整合性がよい。このため、ディジタル信号の電圧は、GND(例えばゼロ)乃至VCC1の範囲を少なくとも含んで設定する。
他方、動作電圧がディジタル信号の入力電圧の範囲外に設定されたクランプ回路40を設け、クランプ回路40が動作した場合に検査モードとなり、駆動回路44から発光素子42へ流れる電流をオフとし、クランプ回路40へ流れ込むクランプ電流ICLと略同一か、あるいはICLに比例する電流を発光素子42へ供給することにより、発光素子42の電流感度などのアナログ的電流特性を測定できるようにする。
この場合、例えばクランプ回路40に設定された動作電圧以上の電圧がVIN端子22に入力されると、設定された動作電圧を駆動停止回路44が検出し、駆動回路44の動作を停止し、発光素子42を外部から任意の電流で駆動し、電流感度などアナログ的な動作特性を測定する。
図2は比較例にかかる光結合装置のブロック図である。光結合装置180は発光部180a及び受光部180bとを含む。発光部180aは、VCC1端子120、VIN端子122,GND端子124、電圧検出回路130、駆動回路144、駆動停止回路146、電流バイパス回路148などを有する。 本比較例において、例えばVCC1端子120の電源電圧VCC1が光結合装置180の動作保証範囲内の場合、VIN端子122からのディジタル信号は駆動回路144を介して発光素子142へ伝達される。発光素子142からの光信号は受光部180bにより電気信号に変換されて光結合装置180のディジタル出力となる。
他方、VCC1が動作保証範囲外の場合、VCC1端子の入力電圧により、駆動回路停止回路146及び電流バイパス回路148がオンする。このために駆動回路144がオフとなり、発光素子142を通った電流Iは、電流バイパス回路148を介して、GND端子124から流出する。比較例の場合、電源電圧で検査モードを判別し、VIN端子122で発光素子142の電流を制御する。このため2つの端子を制御する必要があり、検査装置が複雑となる。また、光結合装置を機器やシステムに組み込んだ状態では電源電圧が制御できず、検査が困難となる。これに対して本実施形態では、VIN端子122への入力電圧を制御するだけで容易に検査モードとするとできる。
化合物半導体の積層からなり、可視光〜赤外光を放射する発光素子42は製造プロセス制御が容易ではなく、素子特性のバラツキが大きく、温度による特性変動が大きく、長時間の連続動作による劣化を生じることもある。また、光の伝達効率によって感度が変化する。このため、光結合装置80に組み込まれた発光素子42を精度よく測定することが重要である。
本実施形態においては、検査モードで電流はVCC1端子20及びVIN端子22の間に流れ、GND端子24を経由しない。このためにクランプ回路40、駆動回路44などを経由してGND端子24から流出する電流を分離でき、検査モードで精度よくクランプ回路40の電流ICLを測定することができる。
すなわち、検査モードのための端子を新たに設けることなく、クランプ回路40が動作するクランプ電圧を設定することにより検査モードとし、駆動回路44とは分離され、クランプ回路40に流れるクランプ電流ICLと略同一または、これに比例した電流を発光素子42に供給し、電流感度などアナログ的な発光素子42の特性を測定できる。これにより、使用状態における光結合装置80としての動作余裕が保てるかを精度よく評価することができ、信頼性改善が容易となる。
図3は第1の実施形態にかかる光結合装置の回路図である。しかし回路は図2に限定されることはない。VIN−VCC1<VF(但し、VF:トランジスタQ1のベース・エミッタ間順方向電圧)の場合、Q1はオフであり、動作モードである。VIN端子22から入力されたディジタル信号は駆動回路44を介して発光素子42へ入力され、光信号に変換され、受光部80bで再びディジタル信号に変換される。
クランプ回路40は、トランジスタQ1、Q2、Q3、並びに抵抗R1を含む。VIN−VCC1≧VFの場合、Q1がオンし、クランプ回路40へクランプ電流ICLが流れ始める。Q2、Q3、Q4はカレントミラー回路を構成し、Q1のオンと同時に電流I、I、Iがそれぞれに流れ始める。すなわち、光結合装置80は検査モードとなる。
この場合、駆動停止回路46は、VCC1端子20と、GND端子24との間に配置された抵抗R2とQ4とを含み、抵抗R2による電圧降下によりQ4の出力電圧が降下し、検査モードとなることを検出し駆動回路44の動作を停止し、発光素子42への電流供給を停止する。
図3において、Q3のコレクタは発光素子42のカソードに接続されており、クランプ回路40に流れるクランプ電流ICLと略同一か、またはICLに比例した電流Iを発光素子42に供給することができる。この場合、発光素子42に供給される電流Iは駆動回路44を経由しないので精度よく測定することが可能となる。
図4は第2の実施形態にかかる光結合装置の回路図である。なお、ブロック図は図1で表すことができる。本実施形態ではクランプ回路40をGNDよりも低い電位に設定している。例えば、(GND電位−500mV)でクランプをかける場合、P点の電位VBを抵抗R6、R7で分割して設定する。すなわち、VFを700mVとしVBを200mVに設定すると、(GND電位−500mV)でトランジスタQ6、Q7がオンし、電流が流れ、抵抗R9の電圧が降下し、Q7の出力電圧が低下する。
また、駆動停止回路46が検査モードであることを検出し、駆動回路44の動作を停止する。Q6のコレクタは発光素子42のカソードに接続されておりIが流れる。Q7に流れる電流が十分小さいとすると、発光素子42に流れる電流IはICLと略一致した電流となり、駆動回路44を介すことなく発光素子42の感度などの測定ができる。
VF以上に低下する過電圧は、ESD(Electro Static Discharge)保護用ダイオード48を介して流れ、Q6及びQ7を保護する。このように、通常VIN端子22とGND端子24との間に、ESD保護用ダイオード48や内部回路の寄生素子が入る場合、これらの素子が動作するGND端子24よりも順方向電圧以上離れた電圧で動作するようにクランプ回路40を設定することは実用的ではない。
すなわち、GND>VIN>(GND−VF)の入力電圧VINをクランプ動作電圧として設定し、検査モードとすることが好ましい。この場合、ESD保護ダイオード48が動作する直前の電圧でクランプされるようにQ6のバイアスVBを設定することが好ましい。ESD保護用ダイオード48を用いない場合は、GND>VIN とする。また、クランプ回路40の動作電圧の設定は、ESD保護ダイオード48に限定されない。すなわち、所望の動作電圧を有するESD保護回路などとすることができ、ツェナーダイオードなどであってもよい。
図5は第3の実施形態を表すブロック図、図6はその回路図である。本実施形態のように、発光素子42をGND側に配置し駆動する場合も多い。
図6において、VINがVCC1よりも低い場合は駆動回路44により動作モードであることを検出し、駆動回路44により発光素子42が駆動される。他方、VINがVCC1よりもVFだけ高くなると、トランジスタQ8及びQ9がオンとなり電流が流れる。R12の電圧降下によりQ9の出力電圧が上昇し、検査モードであることを検出し、駆動回路44の動作を停止する。Q9に流れる電流が十分に小さいとすると、クランプ電流ICLは、Q8に流れるコレクタ電流Iと略一致し、発光素子42を駆動し、発光素子42の電流感度などのアナログ的な動作特性を精度よく測定できる。
図7はVIN と、動作または検査モードとの関係を表す。VIN 端子22への入力電圧が第1の電圧乃至第2の電圧の範囲内にある場合に光結合装置80は動作モードであり、範囲外にある場合に光結合装置80は検査モードである。第2の電圧は、第1の電圧よりも低く、かつ0Vまたは負の電圧とすることが好ましい。図7を用いて、図3に表す第1の実施形態及び図6に表す第3実施形態を説明することができる。
すなわち、第1及び第3の実施形態では、VIN端子22とVCC1端子20との間にESD保護用ダイオード48のようなESD保護回路が無い場合、入力電圧VIN が(VCC1+VF)以上において斜線に表す検査モードである。他方、ESD保護回路がある場合、検査モードの範囲には(VCC1+VESD)よりも小さい条件が加わる。
また、図7を用いて図4に表す第2の実施形態を説明することができる。すなわち、ESD保護回路が無い場合には入力電圧VINが(GND1+VB−VF)以下で斜線に表す検査モードである。この場合、GNDよりも低いVINでクランプを掛けるために、VF>VB≧0とし、(VB−VF)は負となる。他方、順方向電圧がVESDであるESD保護用ダイオード48が有る場合、検査モードにはVINが(GND1−ESD)よりも高い条件が加わる。すなわち、検査モードのVINは(式1)の範囲で表される。

GND−VESD<IN≦ GND1+VB−VF (式1)

なお、pn接合がシリコンの場合、VFとVESDは、それぞれ700mVの近傍である。
図7より、VINが(式2)に表される範囲である場合においても動作モードとなることが理解される。

CC1<VIN<VCC1+VF (式2)

すなわち、第1の電圧は(VCC1+VF)よりも小さい範囲で設定できる。しかし、動作モードと検査モードとが隣接していると、ノイズなどによる誤動作を生じやすくなる。このため、ディジタル信号の入力電圧VINは、VCC1以下であることがより好ましい。
また、VINが(式3)に表される範囲である場合においても動作モードとなることが理解される。

GND1+VB−VF<VIN<GND (式3)

すなわち、第2の電圧は第1の電圧よりも低く、かつ(式3)の範囲で設定できる。しかし、動作モードと検査モードとが隣接していると、ノイズなどによる誤動作を生じやすくなる。このため、ディジタル信号の入力電圧VINはGND以上であることがより好ましい。従って、動作モードであるディジタル信号の入力電圧VINのより好ましい範囲Zは、(式4)で表される。

GND≦VIN≦VCC1 (式4)
但し、VCC1>0
なお、検査モードを電源側とする第1の実施形態(図3)及び第3の実施形態(図6)においてもESD保護回路を設けることができる。
第1〜第3の実施形態において、検査のために新たに端子を設けることが不要で、光結合装置80の小型化が可能となり、発光素子42の電流感度などのアナログ的な特性を精度よく測定でき、動作余裕を精度高く知ることができる。このために用途に適合した光結合装置を提供することが容易になり、信頼性がより改善される。しかも入力のインピーダンスや電源の過渡特性などの制約の少ない信号カプラなどの光結合装置が可能となる。さらに、電源電圧の立ち上がり、立ち下がりにおいて検査モードに入ることを抑制し、低い電源電圧においても検査モードの動作範囲を広く保つことができる。
なお、本実施形態において、トランジスタがバイポーラトランジスタである場合について説明したが、同じ極性の電界効果トランジスタ(FET)であってもよい。
以上、図面を参照しつつ本発明の実施の形態について説明したが、本発明はこれら実施の形態に限定されることはない。本発明を構成するクランプ回路、駆動回路、駆動停止回路、発光素子、ESD保護用ダイオード、受光部などの配置及び構成などに関して当業者が変更を行ったものであっても本発明の主旨を逸脱しない限り本発明の範囲に包含される。
第1の実施形態にかかる光結合装置のブロック図 比較例にかかる光結合装置のブロック図 第1の実施形態にかかる光結合装置の回路図 第2の実施形態にかかる光結合装置の回路図 第3の実施形態にかかる光結合装置のブロック図 第3の実施形態にかかる光結合装置の回路図 IN と動作及び検査モードとの関係を表す図
符号の説明
20 VCC1端子、22 VIN端子、24 GND端子、40 クランプ回路、42 発光素子、44 駆動回路、48 ESD保護用ダイオード、80 光結合装置、80b 受光部

Claims (5)

  1. 発光素子と、
    電源端子と、入力端子と、接地端子と、に接続され、前記入力端子へ入力されたディジタル信号により前記発光素子を駆動し光信号を出力させる駆動回路と、
    前記入力端子に接続された第1のトランジスタを含むクランプ回路と、
    前記光信号を電気信号に変換し出力する受光部と、
    を備え、
    前記入力端子への入力電圧が第1の電圧乃至第2の電圧の範囲内にある場合、前記ディジタル信号が入力された前記駆動回路が前記発光素子を駆動し前記光信号に変換し、前記受光部から前記電気信号が外部へ出力される動作モードとでき、
    前記入力端子への入力電圧が前記第1の電圧乃至前記第2の電圧の範囲外にある場合、前記駆動回路が前記発光素子の駆動を停止し、前記クランプ回路の前記第1のトランジスタがオンし、前記クランプ回路のクランプ電流と略同一または前記クランプ電流に比例した電流が前記発光素子に供給され、前記発光素子の特性を測定可能な検査モードとできることを特徴とする光結合装置。
  2. 前記クランプ回路は第2及び第3のトランジスタからなるカレントミラーをさらに含み、前記入力端子と前記接地端子との間に前記第1のトランジスタと前記第2のトランジスタとを直列に接続し、
    前記発光素子は前記電源端子に接続され、
    前記入力電圧が前記電源端子の電圧よりも上がった範囲で前記第1のトランジスタがオンし、前記クランプ電流を前記第2のトランジスタに供給すると共に前記クランプ電流と略同一または前記クランプ電流に比例した前記電流が前記第3のトランジスタから前記発光素子に供給され、前記検査モードとできることを特徴とする請求項1記載の光結合装置。
  3. 前記発光素子は、前記電源端子または前記接地端子に接続され、
    前記発光素子が前記電源端子に接続された場合は、前記入力電圧が前記接地端子の電圧よりも下がった範囲で前記第1のトランジスタがオンし、前記クランプ電流が前記発光素子に供給されて、前記検査モードとでき、
    前記発光素子が前記接地端子に接続された場合は、前記入力電圧が前記電源端子の電圧よりも上がった範囲でオンし、前記クランプ電流が前記発光素子に供給されて、前記検査モードとできることを特徴とする請求項1記載の光結合装置。
  4. 前記クランプ回路は第2及び第3のトランジスタからなるカレントミラーをさらに含み、前記入力端子と前記電源端子との間に前記第1のトランジスタと前記第2のトランジスタとを直列に接続し、
    前記発光素子は前記接地端子に接続され、
    前記入力電圧が前記接地端子の電圧よりも下がった範囲でオンし、前記クランプ電流を前記第2のトランジスタに供給すると共に前記クランプ電流と略同一または前記クランプ電流に比例した前記電流が前記第3のトランジスタから前記発光素子に供給され、前記検査モードとできることを特徴とする請求項1記載の光結合装置。
  5. 前記入力端子と前記接地端子との間、または前記入力端子と前記電源端子との間に接続され、前記駆動回路または前記クランプ回路を保護するESD保護回路をさらに備え、
    前記入力電圧が前記接地端子の前記電圧と前記ESD保護回路がオンする電圧との間であるか、または前記入力電圧が前記電源端子の前記電圧と前記ESD保護回路がオンする電圧との間である場合に、前記第1のトランジスタがオンするように前記第1のトランジスタのベースバイアス電圧を設定したことを特徴とする請求項2〜4のいずれか1つに記載の光結合装置。
JP2007239546A 2007-09-14 2007-09-14 光結合装置 Active JP4503059B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007239546A JP4503059B2 (ja) 2007-09-14 2007-09-14 光結合装置
US12/208,910 US7859810B2 (en) 2007-09-14 2008-09-11 Photocoupler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007239546A JP4503059B2 (ja) 2007-09-14 2007-09-14 光結合装置

Publications (2)

Publication Number Publication Date
JP2009071153A true JP2009071153A (ja) 2009-04-02
JP4503059B2 JP4503059B2 (ja) 2010-07-14

Family

ID=40454212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007239546A Active JP4503059B2 (ja) 2007-09-14 2007-09-14 光結合装置

Country Status (2)

Country Link
US (1) US7859810B2 (ja)
JP (1) JP4503059B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013042280A (ja) * 2011-08-12 2013-02-28 Toshiba Corp 半導体装置、その検査方法および送信回路
JP2013179661A (ja) * 2013-04-30 2013-09-09 Toshiba Corp 光結合型絶縁回路
US8731407B2 (en) 2010-01-29 2014-05-20 Kabushiki Kaisha Toshiba Optically coupled insulating device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735820B2 (en) * 2013-03-15 2017-08-15 Microchip Technology Incorporated Multi-current harmonized paths for low power local interconnect network (LIN) receiver
JP2019087938A (ja) * 2017-11-09 2019-06-06 ルネサスエレクトロニクス株式会社 半導体装置、半導体システム及び半導体装置の制御方法
JP2021048523A (ja) * 2019-09-19 2021-03-25 株式会社東芝 Led駆動制御回路、電子回路及びled駆動制御方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5057163A (ja) * 1973-09-18 1975-05-19
JPS6051317A (ja) * 1983-08-30 1985-03-22 Sharp Corp Mos・icに於ける電圧検出回路
JPS61265883A (ja) * 1985-05-20 1986-11-25 Olympus Optical Co Ltd 半導体レ−ザ駆動装置
JPH01204521A (ja) * 1988-02-10 1989-08-17 Fuji Electric Co Ltd 出力インターフェース回路
JPH02301216A (ja) * 1989-05-15 1990-12-13 Omron Corp 光電スイッチ
JPH0927740A (ja) * 1995-07-13 1997-01-28 Toshiba Corp 半導体集積回路
JPH11251624A (ja) * 1998-02-27 1999-09-17 Nippon Signal Co Ltd:The ホトセンサ装置
JP3367718B2 (ja) * 1993-09-09 2003-01-20 株式会社東芝 半導体フォト・カプラ
JP2004080346A (ja) * 2002-08-16 2004-03-11 Nec Electronics Corp 電流制限回路およびそれを備えた出力回路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5057163A (ja) * 1973-09-18 1975-05-19
JPS6051317A (ja) * 1983-08-30 1985-03-22 Sharp Corp Mos・icに於ける電圧検出回路
JPS61265883A (ja) * 1985-05-20 1986-11-25 Olympus Optical Co Ltd 半導体レ−ザ駆動装置
JPH01204521A (ja) * 1988-02-10 1989-08-17 Fuji Electric Co Ltd 出力インターフェース回路
JPH02301216A (ja) * 1989-05-15 1990-12-13 Omron Corp 光電スイッチ
JP3367718B2 (ja) * 1993-09-09 2003-01-20 株式会社東芝 半導体フォト・カプラ
JPH0927740A (ja) * 1995-07-13 1997-01-28 Toshiba Corp 半導体集積回路
JPH11251624A (ja) * 1998-02-27 1999-09-17 Nippon Signal Co Ltd:The ホトセンサ装置
JP2004080346A (ja) * 2002-08-16 2004-03-11 Nec Electronics Corp 電流制限回路およびそれを備えた出力回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8731407B2 (en) 2010-01-29 2014-05-20 Kabushiki Kaisha Toshiba Optically coupled insulating device
JP2013042280A (ja) * 2011-08-12 2013-02-28 Toshiba Corp 半導体装置、その検査方法および送信回路
JP2013179661A (ja) * 2013-04-30 2013-09-09 Toshiba Corp 光結合型絶縁回路

Also Published As

Publication number Publication date
JP4503059B2 (ja) 2010-07-14
US7859810B2 (en) 2010-12-28
US20090073626A1 (en) 2009-03-19

Similar Documents

Publication Publication Date Title
JP6396730B2 (ja) 半導体装置
JP4503059B2 (ja) 光結合装置
US7479743B2 (en) Vehicle lighting apparatus
US7684163B2 (en) Abnormal connection detecting circuit and driving device including the same
JP4794896B2 (ja) 半導体回路、半導体デバイス、および、該半導体回路の検査方法
US7642494B2 (en) Light emitting apparatus and method for inspecting same
KR100213845B1 (ko) 집적 전원 공급 모니터회로
US10670476B2 (en) Temperature sensing for USB Type-C cables
US20090224804A1 (en) Detecting circuit and electronic apparatus using detecting circuit
US7336122B2 (en) Low power high side current monitor which operates at high voltages and method therefor
US9331684B2 (en) Semiconductor device for sensing physical quantity
WO2014187017A1 (zh) 过压保护电路以及具有过压保护电路的电子装置
US9214853B2 (en) Two-wire transmitter starter circuit and two-wire transmitter including the same
JP2006349466A (ja) 温度検出装置
JP4746489B2 (ja) 半導体測定装置
US20100228433A1 (en) Equipment for Vehicle and Communication Interface Circuit for Use In this Equipment
CN114825563A (zh) 一种具有温度保护的电路结构
JP2005188936A (ja) 電圧降下式電流計測装置
US20100188789A1 (en) Window comparator circuit for limiting input voltage applied to object circuit
JP2021141443A (ja) 半導体集積回路装置および電流検出回路
TWI822524B (zh) 具保護功能的電壓偵測裝置
JP2009033726A (ja) バッファ回路、増幅回路、および、試験装置
US20210080492A1 (en) Semiconductor device and power device
JP2009225095A (ja) 光電流・電圧変換回路
TW202423183A (zh) 故障診斷設備及方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100325

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100420

R151 Written notification of patent or utility model registration

Ref document number: 4503059

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4