JP2019087938A - 半導体装置、半導体システム及び半導体装置の制御方法 - Google Patents
半導体装置、半導体システム及び半導体装置の制御方法 Download PDFInfo
- Publication number
- JP2019087938A JP2019087938A JP2017216518A JP2017216518A JP2019087938A JP 2019087938 A JP2019087938 A JP 2019087938A JP 2017216518 A JP2017216518 A JP 2017216518A JP 2017216518 A JP2017216518 A JP 2017216518A JP 2019087938 A JP2019087938 A JP 2019087938A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal path
- circuit
- semiconductor device
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 239
- 238000000034 method Methods 0.000 title claims abstract description 8
- 230000008859 change Effects 0.000 claims abstract description 83
- 238000002955 isolation Methods 0.000 claims abstract description 38
- 230000000694 effects Effects 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 6
- 230000000630 rising effect Effects 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims 4
- 230000001172 regenerating effect Effects 0.000 claims 2
- 238000012546 transfer Methods 0.000 description 56
- 238000009413 insulation Methods 0.000 description 46
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 20
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 20
- 230000008054 signal transmission Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 18
- 230000004048 modification Effects 0.000 description 16
- 238000012986 modification Methods 0.000 description 16
- 101100063435 Caenorhabditis elegans din-1 gene Proteins 0.000 description 14
- 101000786631 Homo sapiens Protein SYS1 homolog Proteins 0.000 description 14
- 102100025575 Protein SYS1 homolog Human genes 0.000 description 14
- 101100522111 Oryza sativa subsp. japonica PHT1-11 gene Proteins 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 10
- 101100522114 Oryza sativa subsp. japonica PHT1-12 gene Proteins 0.000 description 6
- 101001139126 Homo sapiens Krueppel-like factor 6 Proteins 0.000 description 5
- 101100018857 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) IMH1 gene Proteins 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
- H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
- H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
- H03K17/945—Proximity switches
- H03K17/955—Proximity switches using a capacitive detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
- H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
【課題】消費電力を低減することが可能な半導体装置、半導体システム及び半導体装置の制御方法を提供すること。【解決手段】一実施の形態によれば、半導体装置1は、外部から供給された入力信号Dinの変化を検出した場合にのみ、所定期間、第1信号経路に電流を流すフォトカプラ制御回路14と、第1信号経路に電流が流れることにより、入力信号Dinの変化を示すパルス信号を、第1信号経路から、第1信号経路と絶縁された第2信号経路に伝達する、絶縁回路13と、絶縁回路13によって第2信号経路に伝達されたパルス信号から入力信号Dinを再生信号である入力再生信号Din’を生成する保持回路15と、保持回路15によって生成された入力再生信号Din’が入力される内部回路11と、を備える。【選択図】図1
Description
本発明は、半導体装置、半導体システム及び半導体装置の制御方法に関し、例えば消費電力を低減するのに適した半導体装置、半導体システム及び半導体装置の制御方法に関する。
一般的に、産業ネットワークの末端において用いられるリモートI/O機器の入出力部には、リモートI/O機器と外部機器との間を絶縁させるための絶縁回路が設けられている。例えば、リモートI/O機器の入出力部には、I/Oのチャンネル数分のフォトカプラが絶縁回路として設けられている。しかしながら、これらフォトカプラには常時電流が流れているため、リモートI/O機器では消費電力が増大してしまうという問題があった。その結果、この産業ネットワークの仕組みが採用されている工場等では、消費電力が増大してしまうという問題があった。
このような問題に対する解決策が、特許文献1に開示されている。特許文献1に開示された絶縁信号伝送回路は、フォトカプラの発光ダイオードに直列接続されたスイッチのオンオフを周期的に切り替えることにより、当該発光ダイオードに流れる電流を抑制し、その結果、フォトカプラの消費電力を低減させている。
しかしながら、特許文献1の構成では、入力信号が変化しているか否かに関わらず周期的にスイッチがオンするため、入力信号が電源電圧レベル(Hレベル)に固定されている場合には、スイッチがオンするたびに発光ダイオードに電流が流れてしまう。つまり、特許文献1の構成では、依然として消費電力が増大してしまうという問題があった。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置は、外部から供給された第1入力信号の変化を検出した場合にのみ、所定期間、第1電源系統の第1信号経路に電流を流す第1制御回路と、前記第1信号経路に電流が流れることにより、前記第1入力信号の変化を示す第1パルス信号を、前記第1信号経路から、前記第1信号経路と絶縁された第2電源系統の第2信号経路に伝達する、第1絶縁部と、前記第1絶縁部によって前記第2信号経路に伝達された前記第1パルス信号から前記第1入力信号を再生する第1保持回路と、前記第1保持回路によって再生された前記第1入力信号が入力される第1内部回路と、を備える。
他の実施の形態によれば、半導体装置の制御方法は、外部から供給された第1入力信号の変化を検出した場合にのみ、所定期間、第1電源系統の第1信号経路に電流を流し、前記第1信号経路に電流が流れることにより、前記第1入力信号の変化を示す第1パルス信号を、前記第1信号経路から、前記第1信号経路と絶縁された第2電源系統の第2信号経路に伝達し、前記第2信号経路に伝達された前記第1パルス信号から前記第1入力信号を再生し、再生された前記第1入力信号を第1内部回路に供給する。
前記一実施の形態によれば、消費電力を低減することが可能な半導体装置、半導体システム及び半導体装置の制御方法を提供することができる。
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素(動作ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等(個数、数値、量、範囲等を含む)についても同様である。
<実施の形態1>
図1は、実施の形態1にかかる半導体装置1が搭載された半導体システムSYS1の構成例を示すブロック図である。半導体装置1は、例えば産業ネットワークの末端において用いられるリモートI/O機器であって、外部装置から供給された入力信号をフォトカプラ等の絶縁回路を介して受信する。ここで、半導体装置1は、外部装置から供給された入力信号の変化を検出した場合にのみ絶縁回路を駆動することにより、絶縁回路によって消費される電力を低減させることができる。以下、具体的に説明する。
図1は、実施の形態1にかかる半導体装置1が搭載された半導体システムSYS1の構成例を示すブロック図である。半導体装置1は、例えば産業ネットワークの末端において用いられるリモートI/O機器であって、外部装置から供給された入力信号をフォトカプラ等の絶縁回路を介して受信する。ここで、半導体装置1は、外部装置から供給された入力信号の変化を検出した場合にのみ絶縁回路を駆動することにより、絶縁回路によって消費される電力を低減させることができる。以下、具体的に説明する。
図1に示すように、半導体システムSYS1は、半導体装置1と、外部装置5と、を備える。
半導体装置1は、例えば一つ又は複数の半導体チップをパッケージ化したものであって、内部回路11と、I/Oコネクタ12と、絶縁回路(絶縁部)13と、フォトカプラ制御回路14と、保持回路15と、絶縁回路17と、を備える。絶縁回路13、フォトカプラ制御回路14及び保持回路15によって、絶縁信号伝達回路10が構成される。
外部装置5は、半導体装置1のパッケージ外部に設けられ、半導体装置1との間で信号の受け渡しを行う。外部装置5は、例えば半導体装置1と同様の絶縁回路の仕組みが採用されている。
半導体装置1において、I/Oコネクタ12は、外部装置5のI/Oコネクタ51に接続され、半導体装置1と外部装置5との間で送受信される信号のインターフェースを行う。図1の例では、外部装置5からの入力信号DinがI/Oコネクタ12を介して半導体装置1に供給されている。また、半導体装置1の内部回路11によって生成された出力信号DoutがI/Oコネクタ12を介して外部装置5に対して出力されている。
絶縁信号伝達回路10は、外部装置5から供給された入力信号Dinを、当該入力信号Dinの信号経路と絶縁された別の信号経路に入力再生信号Din’として伝達する。絶縁信号伝達回路10を介して当該別の信号経路に伝達された入力再生信号Din’は、内部回路11に入力される。
絶縁信号伝達回路10において、フォトカプラ制御回路14は、入力信号Dinの論理レベルの変化を検出した場合に、絶縁回路13に対して所定期間、電源電圧VDD1を供給する。絶縁回路13は、フォトカプラ制御回路14によって電源電圧VDD1が供給された場合に駆動され、入力信号Dinの変化(換言すると、入力信号Dinの変化を示すパルス信号)を、電源電圧VDD1が供給される信号経路から、電源電圧VDD2が供給される別の信号経路に伝達する。ここで、所定期間とは、絶縁回路13が入力信号Dinの変化を一方の信号経路から別の信号経路に伝達させるのに十分な期間のことである。保持回路15は、絶縁回路13によって伝達された入力信号Dinの変化から、入力信号Dinの再生信号である入力再生信号Din’を生成する。保持回路15によって生成された入力再生信号Din’は、内部回路11に入力される。ここで、絶縁信号伝達回路10は、入力信号Dinの変化を検出場合にのみ絶縁回路13を駆動しているため、絶縁回路13によって消費される電力を低減させることができる。
(絶縁信号伝達回路10の第1具体的構成例)
図2は、絶縁信号伝達回路10の第1具体的構成例を絶縁信号伝達回路10aとして示す図である。図3は、絶縁信号伝達回路10aの動作を示すタイミングチャートである。図2の例では、絶縁信号伝達回路10aを構成する絶縁回路13、フォトカプラ制御回路14及び保持回路15の第1具体的構成例が、絶縁回路13a、フォトカプラ制御回路14a及び保持回路15aとして示されている。
図2は、絶縁信号伝達回路10の第1具体的構成例を絶縁信号伝達回路10aとして示す図である。図3は、絶縁信号伝達回路10aの動作を示すタイミングチャートである。図2の例では、絶縁信号伝達回路10aを構成する絶縁回路13、フォトカプラ制御回路14及び保持回路15の第1具体的構成例が、絶縁回路13a、フォトカプラ制御回路14a及び保持回路15aとして示されている。
フォトカプラ制御回路14aは、インバータIV1と、抵抗素子R1と、容量素子C1と、否定排他的論理和回路(XNOR回路と称す)EX1と、を有する。インバータIV1は、入力信号Dinの反転信号を出力する。ここで、インバータIV1の出力信号(ノードN11の電圧レベル)は、入力信号Dinが変化してから(図3の時刻t11,t13,t15)、抵抗素子R1の抵抗値及び容量素子C1の容量値によって決まる時定数に応じた時間、遅れて変化する(図3の時刻t12,t14,t16)。XNOR回路EX1は、入力信号Dinと、入力信号Dinの反転信号を遅延させた信号(ノードN11の電圧)と、の否定排他的論理和を出力する。つまり、フォトカプラ制御回路14aは、入力信号Dinの変化を検出した場合、出力信号を所定期間アクティブ(Hレベル)にする(図3の時刻t11〜t12、時刻t13〜t14、時刻t15〜t16)。換言すると、フォトカプラ制御回路14aは、入力信号Dinの変化を検出した場合、出力信号にパルスを発生させる。
絶縁回路13aは、例えばフォトカプラであって、発光ダイオードPD11と、フォトトランジスタPT11と、抵抗素子R11,R12と、スイッチトランジスタST11と、を有する。
発光ダイオードPD11、抵抗素子R11及びスイッチトランジスタST11は、電源電圧VDD1が供給される電源電圧端子(以下、電源電圧端子VDD1と称す)と、接地電圧GNDが供給される接地電圧端子(以下、接地電圧端子GNDと称す)と、の間の信号経路(第1信号経路)上に直列に設けられている。スイッチトランジスタST11のコレクタ−エミッタ間に流れる電流は、フォトカプラ制御回路14aの出力信号(ノードN12の電流)によって制御される。具体的には、入力信号Dinの変化を検出してフォトカプラ制御回路14aの出力信号がアクティブ(Hレベル)になっている期間中、スイッチトランジスタST11のコレクタ−エミッタ間には電流が流れ、それ以外では、電流は流れない。発光ダイオードPD11は、スイッチトランジスタST11がオンして自身に電流が流れている期間中に発光する。
フォトトランジスタPT11及び抵抗素子R11は、電源電圧VDD1とは異なる電源電圧VDD2が供給される電源電圧端子(以下、電源電圧端子VDD2と称す)と接地電圧端子GNDとの間の、第1信号経路と絶縁された別の信号経路(第2信号経路)上に直列に設けられている。発光ダイオードPD11が発光している場合、フォトトランジスタPT11のコレクタ−エミッタ間には電流が流れる。このとき、抵抗素子R12にも電流が流れるため、フォトトランジスタPT11と抵抗素子R12との間のノードN13の電圧は、電源電圧VDD2レベル(Hレベル)を示す。それに対し、発光ダイオードPD11が発光していない場合、フォトトランジスタPT11のコレクタ−エミッタ間に電流は流れない。このとき、抵抗素子R12には電流が流れないため、ノードN13の電圧は、接地電圧レベル(Lレベル)を示す。つまり、ノードN12の電圧は、絶縁回路13aを介して、ノードN13に伝達される。このノードN13の電圧は、絶縁回路13aの出力信号として出力される。
保持回路15aは、例えばフリップフロップFF1を有する。フリップフロップFF1の入力端子Dは、内部においてプルアップされており、電源立ち上げ時には、電源電圧VDD2レベル(Hレベル)に設定される。その後、フリップフロップFF1は、絶縁回路13aの出力信号(ノードN13の電圧)の立ち上がりに同期して、フリップフロップFF1の出力信号Qの反転信号QBを取り込んで出力する。つまり、フリップフロップFF1は、絶縁回路13aの出力信号の立ち上がりに同期して、出力信号Qを反転させる(図3の時刻t11,t13,t15)。保持回路15aは、このフリップフロップFF1の出力信号Qを、入力信号Dinの再生信号Din’として内部回路11に対して出力する。
図1に戻り、説明を続ける。
絶縁回路17は、内部回路11によって生成された出力信号Doutを、当該出力信号Doutの信号経路と絶縁された別の信号経路に出力再生信号Dout’として伝達する。絶縁回路17を介して当該別の信号経路に伝達された出力再生信号Dout’は、I/Oコネクタ12を介して、外部装置5に出力される。
絶縁回路17は、内部回路11によって生成された出力信号Doutを、当該出力信号Doutの信号経路と絶縁された別の信号経路に出力再生信号Dout’として伝達する。絶縁回路17を介して当該別の信号経路に伝達された出力再生信号Dout’は、I/Oコネクタ12を介して、外部装置5に出力される。
内部回路11は、外部装置5から受信した入力信号Dinに基づいて所定の処理を実行したり、その処理結果を出力信号Doutとして外部装置5に送信したりする。内部回路11は、例えば、CPU(Central processing Unit)111、RTOSアクセラレータ(Real Time OS)112、RAM(Random Access Memory)113及びGPIO(General Purpose Input/Output)114を有する。
内部回路11において、CPU111は、例えば、RAM113に格納された複数のプログラムの中から指定されたアドレスのプログラムを実行する。RAM113には、CPU111によって実行される複数のプログラムのほか、CPU111による処理結果、及び、外部から供給される入力信号Din(具体的には、絶縁信号伝達回路10を介して得られた入力再生信号Din’)等が格納される。RTOSアクセラレータ112は、内部回路11のリアルタイム性を確保するために、例えば割り込みに対する応答やタスク切り替えの速度を改善する機能を有する。なお、RTOSアクセラレータ112は、例えばハードウエアにより実装されている。GPIO114は、汎用入出力ポートであって、内部回路11とその外部との間で送受信される信号のインターフェースを行う。例えば、入力再生信号Din’は、GPIO114を介してRAM113に格納され、RAM113から読み出されたデータは、GPIO114を介して出力信号Doutとして出力される。なお、内部回路11は、上記した構成要素に限られず、他の構成要素を備えていてもよい。
(フローチャート)
続いて、図4を用いて、半導体装置1の受信動作を説明する。図4は、半導体装置1の受信動作を示すフローチャートである。
続いて、図4を用いて、半導体装置1の受信動作を説明する。図4は、半導体装置1の受信動作を示すフローチャートである。
図4の例では、まず、外部装置5からの入力信号Dinが半導体装置1に供給される(ステップS101)。入力信号Dinの論理レベルが変化しない場合(ステップS102のNO)、絶縁信号伝達回路10は、スイッチングトランジスタST11がオンしないため動作しない。それに対し、入力信号Dinの論理レベルの変化を検出した場合(ステップS102のYES)、絶縁信号伝達回路10は、スイッチングトランジスタST11が所定期間オンするため、その所定期間動作する(ステップS103)。それにより、入力信号Dinの変化(換言すると、入力信号Dinの変化を示すパルス信号)は、絶縁回路13を介して、電源電圧VDD1が供給される信号経路から電源電圧VDD2が供給される別の信号経路に伝達される(ステップS104)。保持回路15は、絶縁回路13を介して伝達された入力信号Dinの変化から、入力信号Dinの再生信号である入力再生信号Din’を生成する(ステップS105)。保持回路15によって生成された入力再生信号Dinは、内部回路11に入力される。
このように、本実施の形態にかかる半導体装置1及びそれを備えた半導体システムSYS1は、入力信号Dinの変化を検出した場合にのみ絶縁回路13を駆動しているため、絶縁回路13によって消費される電力を低減させることができる。
なお、特許文献1の構成では、入力信号が変化しているか否かに関わらず周期的に絶縁回路が駆動されるため、入力信号が電源電圧レベル(Hレベル)に固定されている場合には、絶縁回路が駆動されるたびに発光ダイオードに電流が流れてしまう。それに対し、本実施の形態にかかる半導体装置1及び半導体システムSYS1の構成では、入力信号の変化を検出した場合にのみ絶縁回路が駆動されるため、発光ダイオードに無駄に電流が流れるのを防ぐことができる。また、入力信号の変化を検出し損なうこともない。この結果、フォトカプラの消費電力を低減させることが可能になる。
絶縁信号伝達回路10は、図2に示す構成例に限られない。以下では、絶縁信号伝達回路10の他の具体的な構成例について説明する。
(絶縁信号伝達回路10の第2具体的構成例)
図5は、絶縁信号伝達回路10の第2具体的構成例を絶縁信号伝達回路10bとして示す図である。図6は、絶縁信号伝達回路10bの動作を示すタイミングチャートである。図5の例では、絶縁信号伝達回路10bを構成する絶縁回路13、フォトカプラ制御回路14及び保持回路15の第2具体的構成例が、絶縁回路13b,13c、フォトカプラ制御回路14b及び保持回路15bとして示されている。
図5は、絶縁信号伝達回路10の第2具体的構成例を絶縁信号伝達回路10bとして示す図である。図6は、絶縁信号伝達回路10bの動作を示すタイミングチャートである。図5の例では、絶縁信号伝達回路10bを構成する絶縁回路13、フォトカプラ制御回路14及び保持回路15の第2具体的構成例が、絶縁回路13b,13c、フォトカプラ制御回路14b及び保持回路15bとして示されている。
図5の例では、外部装置5から半導体装置1に対して、入力信号Dinだけでなくトリガ信号TRGが供給されている。トリガ信号TRGは、入力信号Dinの変化時に所定期間アクティブになる信号であって、トリガ信号生成回路を備えた外部装置5から直接供給されてもよいし、半導体装置1において入力信号Dinを基に生成されてもよい。
フォトカプラ制御回路14bは、電源電圧端子VDD1と発光ダイオードPD11、PD12との間に設けられたスイッチ素子SW1を有する。スイッチ素子SW1は、トリガ信号TRGがアクティブの場合(パルス発生時)にオンし、それ以外でオフする。即ち、スイッチ素子SW1は、入力信号Dinが変化した場合に、所定期間オンし、絶縁回路13b,13cに対して電源電圧VDD1を供給する(図6の時刻t21〜t22、時刻t23〜t24、時刻t25〜t26)。
絶縁回路13bは、絶縁回路13と同一の回路構成を有する。ただし、スイッチトランジスタST11のオンオフは、入力信号Dinによって制御される。
例えば、入力信号Dinが立ち上がると、それに応じて、スイッチトランジスタST11がオンする。また、入力信号Dinが立ち上がると同時にトリガ信号TRGが立ち上がるため、スイッチ素子SW1が所定期間オンする。そのため、発光ダイオードPD11には電流が流れる。それにより、発光ダイオードPD11は発光する(時刻t21〜t22,時刻t25〜t26)。それに対し、入力信号Dinが立ち下がるタイミングでもトリガ信号TRGが立ち上がり、スイッチ素子SW1が所定期間オンするが、スイッチトランジスタST11がオフしているため、発光ダイオードPD11には電流が流れない。そのため、発光ダイオードPD11は発光しない(時刻t23〜t24)。
発光ダイオードPD11が発光している期間中、フォトトランジスタPT11に電流が流れるため、フォトトランジスタPT11及び抵抗素子R12間のノードN13bの電圧Dmは、Hレベルを示す。それに対し、発光ダイオードPD11が発光していない期間中、フォトトランジスタPT11に電流が流れないため、電圧DmはLレベルを示す。それにより、入力信号Dinの立ち上がりの情報(パルス信号)は、絶縁回路13bを介して、ノードN13bに伝達される(時刻t21〜t22,時刻t25〜t26)。このノードN13bの電圧Dmは、絶縁回路13bの出力信号として出力される。
絶縁回路13cは、発光ダイオードPD12と、フォトトランジスタPT12と、抵抗素子R13,R14と、スイッチトランジスタST12と、を有する。なお、発光ダイオードPD12、フォトトランジスタPT12、抵抗素子R13,R14及びスイッチトランジスタST12は、それぞれ、発光ダイオードPD11、フォトトランジスタPT11、抵抗素子R11,R12及びスイッチトランジスタST11に対応する。ただし、スイッチトランジスタST12のオンオフは、トリガ信号TRGによって制御される。
例えば、入力信号Dinの変化によりトリガ信号TRGにパルスが発生すると、それに応じて、スイッチトランジスタST12が所定期間オンし、かつ、スイッチ素子SW1が所定期間オンするため、発光ダイオードPD12には所定期間電流が流れる。そのため、発光ダイオードPD12は発光する(時刻t21〜t22,時刻t23〜t24,時刻t25〜t26)。
発光ダイオードPD12が発光している期間中、フォトトランジスタPT12に電流が流れるため、フォトトランジスタPT12及び抵抗素子R14間のノードN13cの電圧は、Hレベルを示す。それに対し、発光ダイオードPD12が発光していない期間中、フォトトランジスタPT12に電流が流れないため、ノードN13cの電圧は、Lレベルを示す。それにより、トリガ信号TRG(即ち、入力信号Dinの変化の情報)は、絶縁回路13cを介して、ノードN13cに伝達される(時刻t21〜t22,時刻t23〜t24,時刻t25〜t26)。このノードN13cの電圧は、絶縁回路13cの出力信号(トリガ信号TRG’とも称す)として出力される。
保持回路15bは、例えばフリップフロップFF1を有する。フリップフロップFF1の入力端子Dは、内部においてプルアップされており、電源立ち上げ時には、電源電圧VDD2レベル(Hレベル)に設定される。その後、フリップフロップFF1は、絶縁回路13cの出力信号(ノードN13cの電圧)の立ち上がりに同期して、絶縁回路13bの出力信号(ノードN13bの電圧)を取り込んで出力する。保持回路15bは、このフリップフロップFF1の出力信号Qを、入力信号Dinの再生信号Din’として内部回路11に対して出力する。
なお、図5の構成では、一つの入力信号Dinに対して一つのトリガ信号TRGが用いられる場合を例に説明したが、これに限られない。複数ビットの入力信号Dinのグループに対して共通のトリガ信号TRGが用いられる構成にも適宜変更可能である。例えば、4ビット幅の入力信号Dinの各ビットに対して共通のトリガ信号TRGが用いられる場合、絶縁信号伝達回路10bの構成要素のうち、絶縁回路13b及び保持回路15bがそれぞれ4つずつ設けられるのに対し、フォトカプラ制御回路14b及び絶縁回路13cはそれぞれ1つずつ設けるだけで良い。
(半導体システムSYS1の第1変形例)
図7は、半導体システムSYS1の第1変形例を半導体システムSYS1aとして示すブロック図である。
図7は、半導体システムSYS1の第1変形例を半導体システムSYS1aとして示すブロック図である。
半導体システムSYS1aは、半導体装置1aと、外部装置5と、備える。半導体装置1aは、半導体装置1と比較して、内部回路11に設けられたRAM113の一部を保持回路15の代わりに用いている。また、フォトカプラ制御回路14は、トリガ信号TRGを生成するトリガ信号生成回路(不図示)を備える。このトリガ信号TRGは、絶縁回路及びGPIO114を介して、内部回路11に供給される。入力再生信号Din’は、GPIO114介して、内部回路11に供給され、例えばトリガ信号TRGの立ち上がりに同期してRAM113に取り込まれる。半導体装置1aのその他の構成については、半導体装置1と同様であるため、その説明を省略する。
半導体装置1a及びそれを備えた半導体システムSYS1aでも、半導体装置1及びそれを備えた半導体システムSYS1と同等程度の効果を奏することができる。さらに、半導体装置1a及びそれを備えた半導体システムSYS1aは、保持回路15を備える必要がないため、回路規模を縮小させることができる。
なお、半導体システムSYS1aには、絶縁信号伝達回路10bの構成が採用されてもよい。その場合、入力再生信号Din’は、絶縁信号伝達回路10bにおいて生成されたトリガ信号TRG’の立ち上がりに同期してRAM113に取り込まれる。
(半導体システムSYS1の第2変形例)
図8は、半導体システムSYS1の第2変形例を半導体システムSYS1bとして示すブロック図である。半導体システムSYS1には、1つの外部装置5が設けられていた。それに対し、半導体システムSYS1cには、2つの外部装置5,6が設けられている。以下、具体的に説明する。
図8は、半導体システムSYS1の第2変形例を半導体システムSYS1bとして示すブロック図である。半導体システムSYS1には、1つの外部装置5が設けられていた。それに対し、半導体システムSYS1cには、2つの外部装置5,6が設けられている。以下、具体的に説明する。
半導体システムSYS1bは、半導体装置1bと、外部装置5,6と、を備える。外部装置5,6は、何れも半導体装置1のパッケージ外部に設けられ、半導体装置1との間で信号の受け渡しを行う。各外部装置5,6は、例えば、半導体装置1と同様の絶縁回路の仕組みが採用されている。
半導体装置1bは、内部回路11と、I/Oコネクタ12_1,12_2と、絶縁回路13_1,13_2と、絶縁回路13_1,13_2と、フォトカプラ制御回路14_1,14_2と、保持回路15_1,15_2と、絶縁回路17_1,17_2と、を備える。絶縁回路13_1、フォトカプラ制御回路14_1及び保持回路15_1によって、絶縁信号伝達回路10_1が構成される。絶縁回路13_2、フォトカプラ制御回路14_2及び保持回路15_2によって、絶縁信号伝達回路10_2が構成される。
半導体装置1cにおいて、I/Oコネクタ12_1は、外部装置5のI/Oコネクタ51に接続され、半導体装置1cと外部装置5との間で送受信される信号のインターフェースを行う。また、I/Oコネクタ12_2は、外部装置6のI/Oコネクタ61に接続され、半導体装置1cと外部装置6との間で送受信される信号のインターフェースを行う。
絶縁信号伝達回路10_1,10_2は、何れも、例えば図5に示す絶縁信号伝達回路10bと同様の回路構成を有する。但し、トリガ信号TRG(入力信号Din_1,Din_2の変化を示すパルス信号)は、絶縁信号伝達回路10_1,10_2の内部において生成されているものとする。まず、絶縁信号伝達回路10_1は、外部装置5から供給された入力信号Din_1を、当該入力信号Din_1の信号経路と絶縁された別の信号経路に入力再生信号Din_1’として伝達する。絶縁信号伝達回路10_1を介して当該別の信号経路に伝達された入力再生信号Din_1’は、内部回路11に入力される。また、絶縁信号伝達回路10_2は、外部装置6から供給された入力信号Din_2を、当該入力信号Din_2の信号経路と絶縁された別の信号経路に入力再生信号Din_2’として伝達する。絶縁信号伝達回路10_2を介して当該別の信号経路に伝達された入力再生信号Din_2’は、内部回路11に入力される。
具体的には、絶縁信号伝達回路10_1において、フォトカプラ制御回路14_1は、入力信号Din_1の論理レベルの変化を検出した場合に、絶縁回路13_1に対して所定期間、電源電圧VDD1を供給する。絶縁回路13_1は、フォトカプラ制御回路14_1によって電源電圧VDD1が供給された場合に駆動され、入力信号Din_1の変化(換言すると、入力信号Din_1の変化を示すパルス信号)を、電源電圧VDD1が供給される信号経路から、電源電圧VDD2が供給される別の信号経路に伝達する。保持回路15_1は、絶縁回路13_1によって伝達された入力信号Din_1の変化から、入力信号Din_1の再生信号である入力再生信号Din_1’を生成する。保持回路15_1によって生成された入力再生信号Din_1’は、内部回路11に入力される。ここで、絶縁信号伝達回路10_1は、入力信号Din_1の変化を検出した場合にのみ絶縁回路13_1を駆動しているため、絶縁回路13_1によって消費される電力を低減させることができる。
また、絶縁信号伝達回路10_2において、フォトカプラ制御回路14_2は、入力信号Din_2の論理レベルの変化を検出した場合に、絶縁回路13_2に対して所定期間、電源電圧VDD1を供給する。絶縁回路13_2は、フォトカプラ制御回路14_2によって電源電圧VDD1が供給された場合に駆動され、入力信号Din_2の変化(換言すると、入力信号Din_2の変化を示すパルス信号)を、電源電圧VDD1が供給される信号経路から、電源電圧VDD2が供給される別の信号経路に伝達する。保持回路15_2は、絶縁回路13_2によって伝達された入力信号Din_2の変化から入力信号Din_2の再生信号である入力再生信号Din_2’を生成する。保持回路15_2によって生成された入力再生信号Din_2’は、内部回路11に入力される。ここで、絶縁信号伝達回路10_2は、入力信号Din_2の変化を検出した場合にのみ絶縁回路13_2を駆動しているため、絶縁回路13_2によって消費される電力を低減させることができる。
図8の例では、2つの外部装置5,6が設けられた場合について説明したが、これに限られず、半導体装置1bとの間で信号の受け渡しを行う3つ以上の外部装置が設けられてもよい。また、図8の例では、インプット及びアウトプットが共通のコネクタ(所謂I/Oコネクタ)である場合について説明したがこれに限られず、インプット及びアウトプットが別々のコネクタであってもよい。
(半導体システムSYS1の第3変形例)
図9は、半導体システムSYS1の第3変形例を半導体システムSYS1cとして示すブロック図である。
図9は、半導体システムSYS1の第3変形例を半導体システムSYS1cとして示すブロック図である。
半導体システムSYS1cは、半導体装置1cと、外部装置5,6と、を備える。半導体装置1cは、半導体装置1bと比較して、2つの受信経路のそれぞれに設けられた2つのフォトカプラ制御回路14_1,14_2に代えて、2つの受信経路によって共用される1つのフォトカプラ制御回路14を備える。半導体装置1cのその他の構成については、半導体装置1bと同様であるため、その説明を省略する。
半導体装置1c及びそれを備えた半導体システムSYS1cは、入力信号Din_1,Din_2の何れかの変化を検出した場合にのみ絶縁回路13_1,13_2を駆動しているため、絶縁回路13_1,13_2によって消費される電力を低減させることができる。なお、半導体装置1c及びそれを備えた半導体システムSYS1cは、半導体装置1b及びそれを備えた半導体システムSYS1bよりも消費電力の削減効果は劣るものの、フォトカプラ制御回路の数を減らすことができるため、回路規模の増大を抑制することができる。
<実施の形態2>
図10は、実施の形態2にかかる半導体装置2が搭載された半導体システムSYS2の構成例を示すブロック図である。半導体装置2は、外部装置から供給された入力信号の変化を検出した場合にのみ受信側の絶縁回路を駆動するだけでなく、内部回路により生成された出力信号の変化を検出した場合にのみ送信側の絶縁回路を駆動する。それにより、受信側の絶縁回路だけでなく、送信側の絶縁回路によって消費される電力を低減させることができる。以下、具体的に説明する。
図10は、実施の形態2にかかる半導体装置2が搭載された半導体システムSYS2の構成例を示すブロック図である。半導体装置2は、外部装置から供給された入力信号の変化を検出した場合にのみ受信側の絶縁回路を駆動するだけでなく、内部回路により生成された出力信号の変化を検出した場合にのみ送信側の絶縁回路を駆動する。それにより、受信側の絶縁回路だけでなく、送信側の絶縁回路によって消費される電力を低減させることができる。以下、具体的に説明する。
半導体システムSYS2は、半導体装置2と、外部装置5と、を備える。半導体装置2は、半導体装置1と比較して、送信経路上に設けられた絶縁回路17に代えて、絶縁信号伝達回路20を備える。絶縁信号伝達回路20は、絶縁回路27と、フォトカプラ制御回路28と、保持回路29と、を有する。半導体装置2のその他の構成については、半導体装置1の場合と同様であるため、その説明を省略する。
絶縁信号伝達回路20において、フォトカプラ制御回路28は、出力信号Doutの論理レベルの変化を検出した場合に、絶縁回路27に対して所定期間、電源電圧VDD2を供給する。絶縁回路27は、フォトカプラ制御回路28によって電源電圧VDD2が供給された場合に駆動され、内部回路11によって生成された出力信号Doutの変化(換言すると、出力信号Doutの変化を示すパルス信号)を、電源電圧VDD2が供給される信号経路から、電源電圧VDD1が供給される別の信号経路に伝達する。ここで、所定期間とは、絶縁回路27が出力信号Doutの変化を一方の信号経路から別の信号経路に伝達させるのに十分な期間のことである。保持回路29は、絶縁回路27によって伝達された出力信号Doutの変化から出力信号Doutの再生信号である出力再生信号Dout’を生成する。保持回路29によって生成された出力再生信号Dout’は、I/Oコネクタ12を介して外部に出力される。ここで、絶縁信号伝達回路20は、出力信号Doutの変化を検出した場合にのみ絶縁回路27を駆動しているため、絶縁回路27によって消費される電力を低減させることができる。
(絶縁信号伝達回路20の具体的構成例)
図11は、絶縁信号伝達回路20の具体的構成例を絶縁信号伝達回路20aとして示す図である。図11の例では、絶縁信号伝達回路20aを構成する絶縁回路27、フォトカプラ制御回路28及び保持回路29の具体的構成例が、絶縁回路27a、フォトカプラ制御回路28a及び保持回路29aとして示されている。
図11は、絶縁信号伝達回路20の具体的構成例を絶縁信号伝達回路20aとして示す図である。図11の例では、絶縁信号伝達回路20aを構成する絶縁回路27、フォトカプラ制御回路28及び保持回路29の具体的構成例が、絶縁回路27a、フォトカプラ制御回路28a及び保持回路29aとして示されている。
フォトカプラ制御回路28aは、インバータIV2と、抵抗素子R2と、容量素子C2と、否定排他的論理和回路(XNOR回路と称す)EX2と、を有する。インバータIV2は、出力信号Doutの反転信号を出力する。ここで、インバータIV2の出力信号(ノードN21の電圧レベル)は、出力信号Doutが変化してから、抵抗素子R2の抵抗値及び容量素子C2の容量値によって決まる時定数に応じた時間、遅れて変化する。XNOR回路EX2は、出力信号Doutと、出力信号Doutの反転信号を遅延させた信号(ノードN21の電圧)と、の否定排他的論理和を出力する。つまり、フォトカプラ制御回路28aは、出力信号Doutの変化を検出した場合、フォトカプラ制御回路28aの出力信号を所定期間アクティブ(Hレベル)にする。換言すると、フォトカプラ制御回路28aは、出力信号Doutの変化を検出した場合、フォトカプラ制御回路28aの出力信号にパルスを発生させる。
絶縁回路27aは、例えばフォトカプラであって、発光ダイオードPD21と、フォトトランジスタPT21と、抵抗素子R21,R22と、スイッチトランジスタST21と、を有する。
発光ダイオードPD21、抵抗素子R21及びスイッチトランジスタST21は、電源電圧端子VDD2と接地電圧端子GNDとの間の信号経路(第3信号経路)上に直列に設けられている。スイッチトランジスタST21のコレクタ−エミッタ間に流れる電流は、フォトカプラ制御回路28aの出力信号(ノードN22の電流)によって制御される。具体的には、出力信号Doutの変化を検出してフォトカプラ制御回路28aの出力信号がアクティブ(Hレベル)になっている期間中、スイッチトランジスタST21のコレクタ−エミッタ間には電流が流れ、それ以外では、電流は流れない。発光ダイオードPD21は、スイッチトランジスタST21がオンして自身に電流が流れている期間中に発光する。
フォトトランジスタPT21及び抵抗素子R21は、電源電圧端子VDD1と接地電圧端子GNDとの間の、第3信号経路と絶縁された別の信号経路(第4信号経路)上に直列に設けられている。発光ダイオードPD21が発光している場合、フォトトランジスタPT21のコレクタ−エミッタ間には電流が流れる。このとき、抵抗素子R22にも電流が流れるため、フォトトランジスタPT21と抵抗素子R22との間のノードN23の電圧は、電源電圧VDD1レベル(Hレベル)を示す。それに対し、発光ダイオードPD21が発光していない場合、フォトトランジスタPT21のコレクタ−エミッタ間には電流が流れない。このとき、抵抗素子R22には電流が流れないため、ノードN23の電圧は、接地電圧レベル(Lレベル)を示す。つまり、ノードN22の電圧は、絶縁回路27aを介して、ノードN23に伝達される。このノードN23の電圧は、絶縁回路27aの出力信号として出力される。
保持回路29aは、例えばフリップフロップFF2を有する。フリップフロップFF2の入力端子Dは、内部においてプルアップされており、電源立ち上げ時には、電源電圧VDD1レベル(Hレベル)に設定される。その後、フリップフロップFF2は、絶縁回路27aの出力信号(ノードN23の電圧)の立ち上がりに同期して、フリップフロップFF2の出力信号Qの反転信号QBを取り込んで出力する。つまり、フリップフロップFF2は、絶縁回路27aの出力信号の立ち上がりに同期して、出力信号Qを反転させる。保持回路29aは、このフリップフロップFF2の出力信号Qを、出力信号Doutの再生信号Dout’として外部に出力する。
なお、絶縁信号伝達回路20は、図11に示す絶縁信号伝達回路20aの構成に限られず、例えば、絶縁信号伝達回路10の第2の具体的構成例である絶縁信号伝達回路10bに対応する回路構成(絶縁信号伝達回路20b)であってもよい。
(フローチャート)
続いて、図12を用いて、半導体装置2の送信動作を説明する。図12は、半導体装置2の送信動作を示すフローチャートである。
続いて、図12を用いて、半導体装置2の送信動作を説明する。図12は、半導体装置2の送信動作を示すフローチャートである。
図12の例では、まず、内部回路11により出力信号Doutが生成される(ステップS201)。出力信号Doutの論理レベルが変化しない場合(ステップS202のNO)、絶縁信号伝達回路20は、スイッチングトランジスタST21がオンしないため動作しない。それに対し、出力信号Doutの論理レベルの変化を検出した場合(ステップS202のYES)、絶縁信号伝達回路20は、スイッチングトランジスタST21が所定期間オンするため、その所定期間動作する(ステップS203)。それにより、出力信号Doutの変化(換言すると、出力信号Doutの変化を示すパルス信号)は、絶縁回路27を介して、電源電圧VDD2が供給される信号経路から電源電圧VDD1が供給される別の信号経路に伝達される(ステップS204)。保持回路29は、絶縁回路27を介して伝達された出力信号Doutの変化から出力信号Doutの再生信号である出力再生信号Dout’を生成する(ステップS205)。保持回路29によって生成された出力再生信号Dout’は、I/Oコネクタ12を介して外部に出力される。
このように、本実施の形態にかかる半導体装置2及びそれを備えた半導体システムSYS2は、入力信号Dinの変化を検出した場合にのみ受信側の絶縁回路13を駆動するだけでなく、出力信号Doutの変化を検出した場合にのみ送信側の絶縁回路27を駆動する。それにより、受信側の絶縁回路13だけでなく、送信側の絶縁回路27によって消費される電力を低減させることができる。
続いて、半導体システムSYS1の変形例を、図13〜図15を用いて説明する。
(半導体システムSYS2の第1変形例)
図13は、半導体システムSYS2の第1変形例を半導体システムSYS2aとして示すブロック図である。
図13は、半導体システムSYS2の第1変形例を半導体システムSYS2aとして示すブロック図である。
半導体システムSYS2aは、半導体装置2aと、外部装置5aと、備える。半導体装置2aは、半導体装置2と比較して、内部回路11に設けられたRAM113の一部を、保持回路15の代わりに用いている。さらに、半導体装置2aは、半導体装置2と比較して、外部装置5aに設けられた保持回路52を、保持回路29の代わりに用いている。外部装置5aに設けられた保持回路52は、例えば、RAM等であってもよい。半導体装置1aのその他の構成については、半導体装置1と同様であるため、その説明を省略する。
半導体装置2a及びそれを備えた半導体システムSYS2aでも、半導体装置2及びそれを備えた半導体システムSYS2と同等程度の効果を奏することができる。さらに、半導体装置2a及びそれを備えた半導体システムSYS2aは、保持回路15,29を備える必要が無いため、回路規模を縮小させることができる。
(半導体システムSYS2の第2変形例)
図14は、半導体システムSYS2の第2変形例を半導体システムSYS2bとして示すブロック図である。半導体システムSYS2には、1つの外部装置5が設けられていた。それに対し、半導体システムSYS2cには、2つの外部装置5,6が設けられている。以下、具体的に説明する。
図14は、半導体システムSYS2の第2変形例を半導体システムSYS2bとして示すブロック図である。半導体システムSYS2には、1つの外部装置5が設けられていた。それに対し、半導体システムSYS2cには、2つの外部装置5,6が設けられている。以下、具体的に説明する。
半導体システムSYS2bは、半導体装置2bと、外部装置5,6と、を備える。半導体装置2bは、半導体装置1bと比較して、絶縁回路17_1の代わりに絶縁信号伝達回路20_1を備え、絶縁回路17_2の代わりに絶縁信号伝達回路20_2を備える。
絶縁信号伝達回路20_1は、例えば絶縁信号伝達回路20bと同様の回路構成を有し、内部回路11と外部装置5との間を絶縁させた状態で、内部回路11により生成された出力信号Dout_1を、当該出力信号Dout_1の信号経路と絶縁された別の信号経路に出力再生信号Dout_1’として伝達する。絶縁信号伝達回路20_1を介して当該別の信号経路に伝達された出力再生信号Dout_1’は、外部装置5に出力される。但し、トリガ信号TRG(出力信号Dout_1の変化を示すパルス信号)は、絶縁信号伝達回路20_1の内部において生成されているものとする。絶縁信号伝達回路20_2は、例えば絶縁信号伝達回路20bと同様の回路構成を有し、内部回路11と外部装置6との間を絶縁させた状態で、内部回路11によって生成された出力信号Dout_2を、当該出力信号Dout_2の信号経路と絶縁された別の信号経路に出力再生信号Dout_2’として伝達する。絶縁信号伝達回路20_2を介して当該別の信号経路に伝達された出力再生信号Dout_2’は、外部装置6に出力される。但し、トリガ信号TRG(出力信号Dout_2の変化を示すパルス信号)は、絶縁信号伝達回路20_2の内部において生成されているものとする。
半導体装置2bのその他の構成については、半導体装置1bの場合と同様であるため、その説明を省略する。
半導体装置2b及びそれを備えた半導体システムSYS2bでも、半導体装置1b及びそれを備えた半導体システムSYS1bと同等程度の効果を奏することができる。さらに、半導体装置2b及びそれを備えた半導体システムSYS2bにおいて、絶縁信号伝達回路20_1は、出力信号Dout_1の変化を検出した場合にのみ絶縁回路27_1を駆動しているため、絶縁回路27_1によって消費される電力を低減させることができる。また、絶縁信号伝達回路20_2は、出力信号Dout_2の変化を検出した場合にのみ絶縁回路27_2を駆動しているため、絶縁回路27_2によって消費される電力を低減させることができる。
図14の例では、2つの外部装置5,6が設けられた場合について説明したが、これに限られず、半導体装置2bとの間で信号の受け渡しを行う3つ以上の外部装置が設けられてもよい。
(半導体システムSYS2の第3変形例)
図15は、半導体システムSYS2の第3変形例を半導体システムSYS2cとして示すブロック図である。
図15は、半導体システムSYS2の第3変形例を半導体システムSYS2cとして示すブロック図である。
半導体システムSYS2cは、半導体装置2cと、外部装置5,6と、を備える。半導体装置2cは、半導体装置2bと比較して、2つの受信経路のそれぞれに設けられた2つのフォトカプラ制御回路14_1,14_2に代えて、2つの受信経路によって共用される1つのフォトカプラ制御回路14を備える。さらに、半導体装置2cは、半導体装置2bと比較して、2つの送信経路のそれぞれに設けられた2つのフォトカプラ制御回路28_1,28_2に代えて、2つの送信経路によって共用される1つのフォトカプラ制御回路28を備える。半導体装置2cのその他の構成については、半導体装置2bと同様であるため、その説明を省略する。
半導体装置2c及びそれを備えた半導体システムSYS2cでも、半導体装置1c及びそれを備えた半導体システムSYS1cと同等程度の効果を奏することができる。さらに、半導体装置2c及びそれを備えた半導体システムSYS2cでは、出力信号Dout_1,Dout_2の何れかの変化を検出した場合にのみ絶縁回路27_1,27_2を駆動しているため、絶縁回路27_1,27_2によって消費される電力を低減させることができる。なお、半導体装置2c及びそれを備えた半導体システムSYS2cは、半導体装置2b及びそれを備えた半導体システムSYS2bよりも消費電力の削減効果は劣るものの、フォトカプラ制御回路の数を減らすことができるため、回路規模の増大を抑制することができる。
<実施の形態3>
図16は、実施の形態3にかかる半導体装置3が搭載された半導体システムSYS3の構成例を示すブロック図である。
図16は、実施の形態3にかかる半導体装置3が搭載された半導体システムSYS3の構成例を示すブロック図である。
図16に示すように、半導体システムSYS3は、半導体装置3と、外部装置5と、外部装置7と、を備える。外部装置5は、例えば各種センサやリモートI/O等である。外部装置7は、イーサネット(登録商標)上の機器であって、半導体装置3は、外部装置5から絶縁回路を介して受信した入力信号Dinに基づいて、外部装置7との間でイーサネット通信を行う。具体的には、半導体装置3は、半導体装置1と比較して、内部回路11に代えて内部回路31を備える。内部回路31は、内部回路11と比較して、イーサコントローラ315をさらに備える。
イーサコントローラ315は、CPU111の処理結果をイーサネット通信によりイーサネット上の装置に送信したり、イーサネット上の装置からのデータをイーサネット通信により受信したりする。
外部装置7は、例えば、上位装置であって、内部回路31に入力信号Dinの入力が必要であるか否かを決定する機能を有する。イーサコントローラ315は、上位装置である外部装置7から、内部回路31に入力信号Dinの入力が不要である旨の指示を取得すると、その指示内容をCPU111に伝える。このとき、CPU111は、入力信号Dinの変化に関わらず、フォトカプラ制御回路14による絶縁回路13の駆動を停止させる。そのため、入力信号Dinは、外部装置5から絶縁回路13を介して内部回路31に伝達されない。
半導体装置3のその他の構成、及び、上位装置から入力信号Dinの入力が必要である旨の指示を取得した場合における半導体装置3の動作については、半導体装置1の場合と同様であるため、その説明を省略する。
このように、本実施の形態にかかる半導体装置3及び半導体システムSYS3は、イーサネット通信により、上位装置により送信された入力信号Dinが不要である旨の情報を取得する。そして、その取得した情報に基づいて、絶縁回路13を駆動するか否かを制御する。それにより、本実施の形態にかかる半導体装置3及び半導体システムSYS3は、入力信号Dinが不要である場合に絶縁回路13を駆動させないことができるため、絶縁回路13により消費される電力を低減させることができる。
なお、半導体装置3とイーサネット通信を行う外部装置は、上位装置に限られず、それ以外の他の機器であってもよい。
以上のように、上記実施の形態1〜3にかかる半導体装置及びそれを備えた半導体システムは、入力信号Dinの変化を検出した場合にのみ絶縁回路を駆動しているため、絶縁回路によって消費される電力を低減させることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
例えば、上記の実施の形態に係る半導体装置では、半導体基板、半導体層、拡散層(拡散領域)などの導電型(p型もしくはn型)を反転させた構成としてもよい。そのため、n型、及びp型の一方の導電型を第1の導電型とし、他方の導電型を第2の導電型とした場合、第1の導電型をp型、第2の導電型をn型とすることもできるし、反対に第1の導電型をn型、第2の導電型をp型とすることもできる。
1,1a,1b,1c 半導体装置
2,2a,2b,2c 半導体装置
3 半導体装置
5,5a 外部装置
6 外部装置
7 外部装置
10 絶縁信号伝達回路
11,31 内部回路
12,12_1,12_2 I/Oコネクタ
13,13_1,13_2 絶縁回路
13a,13b,13c 絶縁回路
14,14_1,14_2 フォトカプラ制御回路
14a,14b フォトカプラ制御回路
15,15_1,15_2 保持回路
15a,15b 保持回路
17,17_1,17_2 絶縁回路
20 絶縁信号伝達回路
27,27_1,27_2 絶縁回路
28,28_1,28_2 フォトカプラ制御回路
29,29_1,29_2 保持回路
51 I/Oコネクタ
52 保持回路
111 CPU
112 RTOS
113 RAM
114 GPIO
315 イーサコントローラ
C1,C2 容量素子
EX1,EX2 否定排他的論理和回路(XNOR回路)
FF1,FF2 フリップフロップ
IV1,IV2 インバータ
PD11,PD12,PD21 発光ダイオード
PT11,PT12,PT21 フォトトランジスタ
R1,R2 抵抗素子
R11〜R14 抵抗素子
R21,R22 抵抗素子
ST11,ST12,ST21 スイッチトランジスタ
SW1 スイッチ素子
SYS1 半導体システム
SYS1a〜SYS1c 半導体システム
SYS2 半導体システム
SYS2a〜SYS2c 半導体システム
SYS3 半導体システム
2,2a,2b,2c 半導体装置
3 半導体装置
5,5a 外部装置
6 外部装置
7 外部装置
10 絶縁信号伝達回路
11,31 内部回路
12,12_1,12_2 I/Oコネクタ
13,13_1,13_2 絶縁回路
13a,13b,13c 絶縁回路
14,14_1,14_2 フォトカプラ制御回路
14a,14b フォトカプラ制御回路
15,15_1,15_2 保持回路
15a,15b 保持回路
17,17_1,17_2 絶縁回路
20 絶縁信号伝達回路
27,27_1,27_2 絶縁回路
28,28_1,28_2 フォトカプラ制御回路
29,29_1,29_2 保持回路
51 I/Oコネクタ
52 保持回路
111 CPU
112 RTOS
113 RAM
114 GPIO
315 イーサコントローラ
C1,C2 容量素子
EX1,EX2 否定排他的論理和回路(XNOR回路)
FF1,FF2 フリップフロップ
IV1,IV2 インバータ
PD11,PD12,PD21 発光ダイオード
PT11,PT12,PT21 フォトトランジスタ
R1,R2 抵抗素子
R11〜R14 抵抗素子
R21,R22 抵抗素子
ST11,ST12,ST21 スイッチトランジスタ
SW1 スイッチ素子
SYS1 半導体システム
SYS1a〜SYS1c 半導体システム
SYS2 半導体システム
SYS2a〜SYS2c 半導体システム
SYS3 半導体システム
Claims (17)
- 外部から供給された第1入力信号の変化を検出した場合にのみ、所定期間、第1電源系統の第1信号経路に電流を流す第1制御回路と、
前記第1信号経路に電流が流れることにより、前記第1入力信号の変化を示す第1パルス信号を、前記第1信号経路から、前記第1信号経路と絶縁された第2電源系統の第2信号経路に伝達する、第1絶縁部と、
前記第1絶縁部によって前記第2信号経路に伝達された前記第1パルス信号から前記第1入力信号を再生する第1保持回路と、
前記第1保持回路によって再生された前記第1入力信号が入力される第1内部回路と、
を備えた、半導体装置。 - 前記第1絶縁部は、フォトカプラである、
請求項1に記載の半導体装置。 - 前記第1内部回路は、
書き込み可能に構成された記憶回路を有し、
前記記憶回路は、前記第1保持回路として用いられる、
請求項1に記載の半導体装置。 - 外部から供給された第2入力信号の変化を検出した場合にのみ、所定期間、第1電源系統の第3信号経路に電流を流す第2制御回路と、
前記第3信号経路に電流が流れることにより、前記第2入力信号の変化を示す第2パルス信号を、前記第3信号経路から、前記第3信号経路と絶縁された第2電源系統の第4信号経路に伝達する、第2絶縁部と、
前記第2絶縁部によって前記第4信号経路に伝達された前記第2パルス信号から前記第2入力信号を再生する第2保持回路と、をさらに備え、
前記第1内部回路には、前記第2保持回路によって再生された前記第2入力信号がさらに入力される、請求項1に記載の半導体装置。 - 前記第1制御回路は、前記第1入力信号の変化を検出した場合に加えて、外部から供給された第2入力信号の変化を検出した場合に、所定期間、第1電源系統の前記第1信号経路及び第3信号経路に電流を流すように構成され、
前記半導体装置は、
前記第3信号経路に電流が流れることにより、前記第2入力信号の変化を示す第2パルス信号を、前記第3信号経路から、前記第3信号経路と絶縁された第2電源系統の第4信号経路に伝達する、第2絶縁部と、
前記第2絶縁部によって前記第4信号経路に伝達された前記第2パルス信号から前記第2入力信号を再生する第2保持回路と、をさらに備え、
前記第1内部回路には、前記第2保持回路によって再生された前記第2入力信号がさらに入力される、請求項1に記載の半導体装置。 - 請求項1に記載の半導体装置と、
前記第1入力信号を生成し、前記半導体装置に対して出力する外部装置と、
を備えた、半導体システム。 - 前記外部装置は、
前記半導体装置から供給された出力信号の変化を検出した場合にのみ、所定期間、第3電源系統の第3信号経路に電流を流す第2制御回路と、
前記第3信号経路に電流が流れることにより、前記出力信号の変化を示す第2パルス信号を、前記第3信号経路から、前記第3信号経路と絶縁された第4電源系統の第4信号経路に伝達する、第2絶縁部と、
前記第2絶縁部によって前記第4信号経路に伝達された前記第2パルス信号から前記出力信号を再生する第2保持回路と、
前記第2保持回路によって再生された前記出力信号が入力される第2内部回路と、
を備えた、請求項6に記載の半導体システム。 - 前記第2絶縁部は、フォトカプラである、
請求項7に記載の半導体システム。 - 前記第1内部回路により生成された出力信号の変化を検出した場合にのみ、所定期間、第2電源系統の第3信号経路に電流を流す第2制御回路と、
前記第3信号経路に電流が流れることにより、前記出力信号の変化を示す第2パルス信号を、前記第3信号経路から、前記第3信号経路と絶縁された第1電源系統の第4信号経路に伝達する、第2絶縁部と、
前記第2絶縁部によって前記第4信号経路に伝達された前記第2パルス信号から前記出力信号を再生する第2保持回路と、をさらに備え、
前記第2保持回路によって再生された前記出力信号が外部に出力される、
請求項1に記載の半導体装置。 - 前記第2絶縁部は、フォトカプラである、
請求項9に記載の半導体装置。 - 前記第1内部回路により生成された出力信号の変化を検出した場合にのみ、所定期間、第2電源系統の第3信号経路に電流を流す第2制御回路と、
前記第3信号経路に電流が流れることにより、前記出力信号の変化を示す第2パルス信号を、前記第3信号経路から、前記第3信号経路と絶縁された第1電源系統の第4信号経路に伝達する、第2絶縁部と、をさらに備え、
外部装置に設けられた保持回路を用いることにより、前記第2絶縁部によって伝達された前記第2パルス信号から前記出力信号が再生される、
請求項1に記載の半導体装置。 - 請求項11に記載の半導体装置と、
前記外部装置と、
を備えた、半導体システム。 - 請求項1に記載の半導体装置と、
前記第1入力信号を生成し、前記半導体装置に対して出力する外部装置と、
前記半導体装置とイーサネット通信を行う上位装置と、
を備え、
前記半導体装置は、
前記上位装置から前記第1入力信号の入力が不要である旨の指示を取得した場合には、前記第1入力信号が変化しているか否かに関わらず、前記第1制御回路による前記第1絶縁部への電流の供給を停止させる、半導体システム。 - 前記第1絶縁部は、
前記第1信号経路上に設けられ、前記第1制御回路によって前記第1入力信号の変化が検出された場合に所定期間オンするスイッチと、
前記第1信号経路上において前記スイッチに直列に設けられ、前記スイッチがオンすることによって前記第1信号経路に電流が流れた場合に、当該電流を光に変換する発光ダイオードと、
前記第2信号経路上に設けられ、前記発光ダイオードの光を受光した場合にオンするフォトトランジスタと、
前記フォトトランジスタに流れる電流を電圧に変換して、前記第1パルス信号として出力する抵抗素子と、
を有する、請求項1に記載の半導体装置。 - 前記第1絶縁部は、
第1絶縁回路と、
第2絶縁回路と、を備え、
前記第1絶縁回路は、
前記第1信号経路上に設けられ、前記第1入力信号の変化が検出された場合に所定期間オンする第1スイッチと、
前記第1信号経路上において前記第1スイッチと直列に設けられ、前記第1スイッチがオンし、かつ、前記第1制御回路によって前記第1信号経路に所定期間電流が供給された場合に、当該電流を光に変換する第1発光ダイオードと、
前記第2信号経路上に設けられ、前記第1発光ダイオードの光を受光した場合にオンする第1フォトトランジスタと、
前記第1フォトトランジスタに流れる電流を電圧に変換して、前記第1パルス信号として出力する第1抵抗素子と、を有し、
前記第2絶縁回路は、
前記第1信号経路に並列に設けられた第3信号経路上に設けられ、前記第1入力信号がHレベルを示す期間中オンする第2スイッチと、
前記第3信号経路上において前記第2スイッチと直列に設けられ、前記第2スイッチがオンし、かつ、前記第1制御回路によって前記第3信号経路に所定期間電流が供給された場合に、当該電流を光に変換する第2発光ダイオードと、
第2電源系統の第4信号経路上に設けられ、前記第2発光ダイオードの光を受光した場合にオンする第2フォトトランジスタと、
前記第2フォトトランジスタに流れる電流を電圧に変換して、第2パルス信号として出力する第2抵抗素子と、を有し、
前記第1保持回路は、前記第1パルス信号の立ち上がりに同期して、前記第2パルス信号を取り込むことにより、前記第1入力信号を再生する、
請求項1に記載の半導体装置。 - 外部から供給された第1入力信号の変化を検出した場合にのみ、所定期間、第1電源系統の第1信号経路に電流を流し、
前記第1信号経路に電流が流れることにより、前記第1入力信号の変化を示す第1パルス信号を、前記第1信号経路から、前記第1信号経路と絶縁された第2電源系統の第2信号経路に伝達し、
前記第2信号経路に伝達された前記第1パルス信号から前記第1入力信号を再生し、
再生された前記第1入力信号を第1内部回路に供給する、
半導体装置の制御方法。 - 前記第1内部回路により生成された出力信号の変化を検出した場合にのみ、所定期間、第2電源系統の第3信号経路に電流を流し、
前記第3信号経路に電流が流れることにより、前記出力信号の変化を示す第2パルス信号を、前記第3信号経路から、前記第3信号経路と絶縁された第1電源系統の第4信号経路に伝達し、
前記第4信号経路に伝達された前記第2パルス信号から前記出力信号を再生し、
再生された前記出力信号を外部に出力する、
請求項16に記載の半導体装置の制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017216518A JP2019087938A (ja) | 2017-11-09 | 2017-11-09 | 半導体装置、半導体システム及び半導体装置の制御方法 |
US16/116,546 US11011668B2 (en) | 2017-11-09 | 2018-08-29 | Semiconductor device, semiconductor system, and method of controlling the semiconductor device |
CN201811241258.5A CN109768793A (zh) | 2017-11-09 | 2018-10-24 | 半导体装置、半导体***以及控制半导体装置的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017216518A JP2019087938A (ja) | 2017-11-09 | 2017-11-09 | 半導体装置、半導体システム及び半導体装置の制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019087938A true JP2019087938A (ja) | 2019-06-06 |
Family
ID=66328961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017216518A Pending JP2019087938A (ja) | 2017-11-09 | 2017-11-09 | 半導体装置、半導体システム及び半導体装置の制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11011668B2 (ja) |
JP (1) | JP2019087938A (ja) |
CN (1) | CN109768793A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112311382A (zh) * | 2020-10-24 | 2021-02-02 | 浙江华博文化科技股份有限公司 | 一种多导信号耦合器 |
CN113422600A (zh) * | 2021-08-23 | 2021-09-21 | 南京志杰通信技术有限公司 | 一种适用于数字隔离器的分析方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019087938A (ja) * | 2017-11-09 | 2019-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置、半導体システム及び半導体装置の制御方法 |
KR20210038142A (ko) * | 2019-09-30 | 2021-04-07 | 삼성전자주식회사 | 이퀄라이징 회로를 포함하는 전자 장치 및 그 동작 방법 |
CN113687707B (zh) * | 2021-10-26 | 2022-03-04 | 苏州浪潮智能科技有限公司 | 一种主板的供电电压的控制装置及服务器 |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH079456B2 (ja) * | 1988-10-07 | 1995-02-01 | 三菱電機株式会社 | 放射線測定装置 |
US5068545A (en) * | 1989-04-20 | 1991-11-26 | Elsag International B.V. | Digital/frequency input for industrial control applications |
JPH0777386B2 (ja) * | 1989-04-24 | 1995-08-16 | 日本航空電子工業株式会社 | 光信号伝送装置 |
US5579144A (en) * | 1995-06-30 | 1996-11-26 | Siemens Components, Inc. | Data access arrangement having improved transmit-receive separation |
JP2000165323A (ja) * | 1998-11-30 | 2000-06-16 | Nec Corp | 光出力断検出回路 |
US6750463B1 (en) * | 2000-02-29 | 2004-06-15 | Hill-Rom Services, Inc. | Optical isolation apparatus and method |
JP4606561B2 (ja) * | 2000-10-18 | 2011-01-05 | ローム株式会社 | インターフェース回路 |
US6922531B2 (en) * | 2002-03-21 | 2005-07-26 | Nortel Networks Limited | Method and system for encoding optical communication information during automatic laser shutdown restart sequence |
JP2005020392A (ja) * | 2003-06-26 | 2005-01-20 | Toshiba Lsi System Support Kk | 信号伝送回路およびドライブ装置 |
JP2005143002A (ja) * | 2003-11-10 | 2005-06-02 | Smc Corp | 入力回路 |
US7019318B2 (en) * | 2003-12-29 | 2006-03-28 | Schneider Automation, Sas | Dual current-source digital-input circuit for an industrial automation system |
JP2007073621A (ja) * | 2005-09-05 | 2007-03-22 | Sharp Corp | 光結合装置及びこれを用いた電子機器 |
US7732795B2 (en) * | 2006-01-26 | 2010-06-08 | Vega Grieshaber Kg | Circuit arrangement for the electrical isolation of signal lines |
US7687791B2 (en) * | 2006-05-05 | 2010-03-30 | Pepperl & Fuchs (De) | Ethernet data signal transmission apparatus |
JP5084379B2 (ja) * | 2007-07-12 | 2012-11-28 | 富士通コンポーネント株式会社 | 信号検出回路および信号検出方法、ならびに状態検出回路 |
JP4503059B2 (ja) * | 2007-09-14 | 2010-07-14 | 株式会社東芝 | 光結合装置 |
US7786427B2 (en) * | 2008-05-06 | 2010-08-31 | Oracle America, Inc. | Proximity optical memory module having an electrical-to-optical and optical-to-electrical converter |
US8856403B2 (en) * | 2008-09-22 | 2014-10-07 | Daikin Industries, Ltd. | Communication module, communication system and air conditioner |
DE102008055051B4 (de) * | 2008-12-19 | 2014-05-08 | Infineon Technologies Austria Ag | Schaltungsanordnung und Verfahren zur Erzeugung eines Ansteuersignals für einen Transistor |
US20100327194A1 (en) * | 2009-06-26 | 2010-12-30 | Jian Xu | Multi-bit use of a standard optocoupler |
US20100327195A1 (en) * | 2009-06-29 | 2010-12-30 | Lei Huang | Low-power optocoupler |
US8222591B2 (en) * | 2009-07-07 | 2012-07-17 | Intersil Americas Inc. | Proximity sensors with improved ambient light rejection |
JP2011108036A (ja) * | 2009-11-18 | 2011-06-02 | Panasonic Electric Works Co Ltd | デジタル入力回路 |
JP5530567B2 (ja) * | 2010-09-13 | 2014-06-25 | マイクロ モーション インコーポレイテッド | オプトアイソレーション回路 |
TW201249046A (en) * | 2011-05-31 | 2012-12-01 | Hon Hai Prec Ind Co Ltd | Power reset circuit |
CN103858395B (zh) * | 2011-12-05 | 2016-08-17 | 三菱电机株式会社 | 信号传输电路 |
US9214935B2 (en) * | 2012-05-17 | 2015-12-15 | Rockwell Automation Technologies, Inc. | Output module for industrial control with sink and source capability and low heat dissipation |
JP5885586B2 (ja) * | 2012-05-22 | 2016-03-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8952740B2 (en) * | 2013-02-01 | 2015-02-10 | Industrial Technology Research Institute | Pulsed latching apparatus and method for generating pulse signal of pulsed latch thereof |
EP2770637B1 (de) * | 2013-02-22 | 2015-08-19 | Siemens Aktiengesellschaft | Optokoppleranordnung und Ein- und/oder Ausgabebaugruppe |
TWI516028B (zh) * | 2013-06-20 | 2016-01-01 | 財團法人工業技術研究院 | 高低壓隔離內埋功率模組 |
JP2015119434A (ja) | 2013-12-20 | 2015-06-25 | アズビル株式会社 | 絶縁信号伝送回路 |
JP6274099B2 (ja) * | 2014-12-26 | 2018-02-07 | 株式会社デンソーウェーブ | 信号出力回路 |
CN106160519A (zh) * | 2015-04-27 | 2016-11-23 | 研华股份有限公司 | 交直流电源电路及其方法 |
US10670639B2 (en) * | 2017-02-21 | 2020-06-02 | Canon Kabushiki Kaisha | Apparatus for detecting alternating current zero cross and voltage |
JP2019087938A (ja) * | 2017-11-09 | 2019-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置、半導体システム及び半導体装置の制御方法 |
-
2017
- 2017-11-09 JP JP2017216518A patent/JP2019087938A/ja active Pending
-
2018
- 2018-08-29 US US16/116,546 patent/US11011668B2/en active Active
- 2018-10-24 CN CN201811241258.5A patent/CN109768793A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112311382A (zh) * | 2020-10-24 | 2021-02-02 | 浙江华博文化科技股份有限公司 | 一种多导信号耦合器 |
CN113422600A (zh) * | 2021-08-23 | 2021-09-21 | 南京志杰通信技术有限公司 | 一种适用于数字隔离器的分析方法 |
Also Published As
Publication number | Publication date |
---|---|
US11011668B2 (en) | 2021-05-18 |
CN109768793A (zh) | 2019-05-17 |
US20190140131A1 (en) | 2019-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019087938A (ja) | 半導体装置、半導体システム及び半導体装置の制御方法 | |
KR102423168B1 (ko) | 메모리 디바이스의 단일 핀에서 별개 신호 멀티플렉싱 | |
KR102376350B1 (ko) | 메모리 디바이스 액세스 또는 동작을 위한 가변 변조 방식 | |
KR102387871B1 (ko) | 적층 메모리 다이와 데이터 통신 | |
KR102300933B1 (ko) | 듀얼 모드 변조를 지원하는 메모리 시스템 | |
KR20200037885A (ko) | 메모리 시스템에서 다중 동시 변조 방식 | |
US11567695B2 (en) | Buffer circuit with data bit inversion | |
KR102237415B1 (ko) | 집중 적응 보상 스킴 | |
KR20110129149A (ko) | 3d 반도체 장치 | |
US20090273960A1 (en) | System for providing on-die termination of a control signal bus | |
JP2016004327A (ja) | 伝送装置 | |
US9318420B2 (en) | Chip stack packages, system in packages including the same, and methods of operating the same | |
US10031870B2 (en) | Semiconductor device and control method thereof | |
US9413565B1 (en) | Termination circuit, and interface circuit and system including the same | |
US20170005648A1 (en) | Control chip and control system utilizing the same | |
US9568934B2 (en) | Semiconductor device and semiconductor system including the same | |
US9317056B2 (en) | Active driver and semiconductor device having the same | |
US9379725B2 (en) | Digital to analog converter | |
US8912832B2 (en) | Signal transmission/reception system | |
US20130307611A1 (en) | Multi-chip package and operating method thereof | |
WO2014126807A1 (en) | Method and apparatus for latency reduction | |
JP2014232414A (ja) | I2c通信スレーブ装置 | |
US11880332B2 (en) | Bus system with controllable communication priority | |
US9502081B2 (en) | Internal voltage generating circuit for generating internal voltage according to temperature and process variation | |
US9990323B2 (en) | Configuring a communication interconnect for electronic devices |