JP6396730B2 - 半導体装置 - Google Patents

Description

本発明は半導体装置に関し、例えばパワートランジスタを備えた半導体装置に関する。

近年、大電流を必要とする負荷に電流を流す素子としてパワートランジスタが広く用いられている。パワートランジスタには、例えばバイポーラトランジスタを用いた素子やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を用いた素子が用いられている。この中でも、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）が広く用いられている。

パワートランジスタが用いられている装置では、負荷が短絡することによる装置の破壊を防ぐために、過電流を検出する回路が設けられている。例えば、パワートランジスタよりも小さいセンストランジスタをパワートランジスタと並列に設け、このセンストランジスタのエミッタに流れる電流をモニタすることで、パワートランジスタに流れる電流をモニタすることができる。例えば、センストランジスタのエミッタ側にシャント抵抗を設け、このシャント抵抗の端子間電圧をモニタすることで、センストランジスタのエミッタに流れる電流をモニタすることができる。

しかしながら、シャント抵抗を設けると、シャント抵抗に生じる電圧の影響を受けて、センストランジスタのエミッタ電圧が、パワートランジスタのエミッタ電圧と異なるようになる。このため、センストランジスタとシャント抵抗とを用いて構成した電流検出回路では、検出精度が低下するという問題があった。

特許文献１に開示されている技術では、このような問題を解決するために、パワートランジスタのエミッタとセンストランジスタのエミッタとを仮想的に短絡する演算増幅器を設けている。つまり、このような演算増幅器を設けることで、パワートランジスタのエミッタ電圧とセンストランジスタのエミッタ電圧とを略同一にすることができ、電流検出回路の検出精度を向上させることができる。

特開平１１−２９９２１８号公報

センストランジスタに流れる電流はパワートランジスタに流れる電流よりも小さいが、パワートランジスタには大電流が流れるため、センストランジスタにもある程度の電流が流れる。例えば、パワートランジスタのエミッタに流れる電流とセンストランジスタのエミッタに流れる電流との比（センス比）を１０００：１とすると、パワートランジスタのエミッタに４００Ａの電流が流れた場合、センストランジスタのエミッタには４００ｍＡの電流が流れる。

特許文献１に開示されている技術では、パワートランジスタのエミッタとセンストランジスタのエミッタとを演算増幅器を用いて仮想的に短絡することで、パワートランジスタのエミッタ電圧とセンストランジスタのエミッタ電圧とを略同一にしている。演算増幅器の出力端子はセンストランジスタのエミッタと電気的に接続されており、センストランジスタのエミッタに流れる電流を演算増幅器を用いて吸収する構成となっている。このため、センストランジスタに流れる電流が大きくなると演算増幅器が発熱してしまい、演算増幅器を含む電流検出回路も発熱するという問題がある。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態にかかる半導体装置は、互いに並列に接続されたパワートランジスタおよびセンストランジスタと、第１の入力端子がセンストランジスタのエミッタに接続され、第２の入力端子がパワートランジスタのエミッタに接続された第１の演算増幅器と、一端がセンストランジスタのエミッタに接続され、他端が第１のノードに接続された抵抗素子と、第１のノードと低電位側の電源との間に設けられた調整用トランジスタと、を備える。第１の演算増幅器は、パワートランジスタのエミッタの電圧とセンストランジスタのエミッタの電圧とが略同一となるように、調整用トランジスタに流れる電流を調整する。

前記一実施の形態によれば、パワートランジスタに大電流が流れた場合であっても、電流検出回路の発熱を抑制することができる半導体装置を提供することができる。

実施の形態１にかかる半導体装置の一例を示す回路図である。 実施の形態１にかかる半導体装置の他の例を示す回路図である。 パワートランジスタ回路の他の構成例を示す回路図である。 実施の形態２にかかる半導体装置の一例を示す回路図である。 実施の形態３にかかる半導体装置の一例を示す回路図である。 実施の形態３にかかる半導体装置の動作状態を説明するための図である。 比較例を説明するための回路図である。 図７に示すパワートランジスタのメインエミッタに流れる電流Ｉ_ＣＥとシャント抵抗間電圧Ｖ_ＲＳとの関係を示すグラフである。 比較例にかかる半導体装置を説明するための回路図である。

＜実施の形態１＞
以下、図面を参照して実施の形態１について説明する。
図１は、実施の形態１にかかる半導体装置の一例を示す回路図である。図１に示すように、本実施の形態にかかる半導体装置１は、パワートランジスタ回路１１、電流検出回路１２、シャント抵抗Ｒｓ、及び調整用トランジスタＴｒ３を備える。

パワートランジスタ回路１１は、パワートランジスタＴｒ１とセンストランジスタＴｒ２とを備える。センストランジスタＴｒ２は、パワートランジスタＴｒ１のエミッタに流れる電流を検出するために設けられている素子である。センストランジスタＴｒ２のエミッタＳＥに流れる電流は、パワートランジスタＴｒ１のエミッタＥに流れる電流よりも小さい。一例を挙げると、パワートランジスタＴｒ１のエミッタＥに流れる電流とセンストランジスタＴｒ２のエミッタＳＥに流れる電流との比（センス比）は、１０００：１程度とすることができる。センストランジスタＴｒ２のゲートはパワートランジスタＴｒ１のゲートに接続されており、センストランジスタＴｒ２のコレクタはパワートランジスタＴｒ１のコレクタに接続されている。換言すると、センストランジスタＴｒ２はパワートランジスタＴｒ１と並列に接続されている。

パワートランジスタＴｒ１のエミッタＥには負荷（不図示）が接続される。パワートランジスタＴｒ１のエミッタＥには、エミッタ電流Ｉ_ＣＥが流れる。また、パワートランジスタＴｒ１のエミッタ（この場合はケルビンエミッタＫＥ）は電流検出回路１２が備えるオペアンプＡＭＰ１（第１の演算増幅器）の反転入力端子（第２の入力端子）に接続されている。センストランジスタＴｒ２のエミッタＳＥは、オペアンプＡＭＰ１の非反転入力端子（第１の入力端子）に接続されている。シャント抵抗Ｒｓ（抵抗素子）は、一端がセンストランジスタＴｒ２のエミッタＳＥに接続され、他端がノードＮ１に接続されている。

ノードＮ１と低電位側の電源Ｖｓｓとの間には調整用トランジスタＴｒ３が設けられている。つまり、調整用トランジスタＴｒ３のコレクタはノードＮ１に接続されており、エミッタは電源Ｖｓｓに接続されており、ベースにはオペアンプＡＭＰ１の出力ＣＧが供給される。なお、調整用トランジスタＴｒ３はＭＯＳＦＥＴを用いて構成してもよい。ＭＯＳＦＥＴを用いる場合、調整用トランジスタＴｒ３のドレインをノードＮ１に接続し、ソースを電源Ｖｓｓに接続し、ゲートにはオペアンプＡＭＰ１の出力ＣＧを供給する。以下では、一例として、ＭＯＳＦＥＴを用いて調整用トランジスタＴｒ３を構成した場合について説明する。

オペアンプＡＭＰ１は、電流検出回路１２に設けられている。電流検出回路１２は、パワートランジスタ回路１１を構成する半導体チップ（ＩＣ）とは異なる半導体チップ（ＩＣ）に形成されている。また、調整用トランジスタＴｒ３は、電流検出回路１２の外に（つまり、電流検出回路１２を含む半導体チップの外に）設けられている。

ノードＮ１の電圧はパワートランジスタＴｒ１に流れる電流Ｉ_ＣＥに対応しており、ノードＮ１の電圧をモニタすることでパワートランジスタＴｒ１に流れる電流Ｉ_ＣＥをモニタすることができる。

本実施の形態では、センストランジスタＴｒ２のエミッタＳＥ（以下、センスエミッタＳＥとも記載する）の電圧を、パワートランジスタＴｒ１のメインエミッタＥの電圧と略同一に保つように、シャント抵抗Ｒｓの一端の電圧（つまり、センスエミッタＳＥの電圧）を、オペアンプＡＭＰ１を用いてフィードバック制御している。つまり、オペアンプＡＭＰ１は、メインエミッタＥの電圧とセンスエミッタＳＥの電圧とが略同一となるように、調整用トランジスタＴｒ３に流れる電流を調整する。本実施の形態では、メインエミッタＥの電圧を取得するためにケルビンエミッタＫＥを設けている。ケルビンエミッタＫＥは、パワートランジスタＴｒ１を構成する素子の直近から引き出した配線である。メインエミッタＥの電圧はケルビンエミッタＫＥの電圧と同一であり、以下では「メインエミッタＥの電圧」と「ケルビンエミッタＫＥの電圧」を同じ意味として扱う。

センスエミッタＳＥの電圧がケルビンエミッタＫＥの電圧よりも高い場合、オペアンプＡＭＰ１の出力電圧ＣＧが上がり、調整用トランジスタＴｒ３のゲート電圧が上昇する。これにより、調整用トランジスタＴｒ３に流れる電流が増加し、センスエミッタＳＥの電圧が低下する。逆に、ケルビンエミッタＫＥの電圧がセンスエミッタＳＥの電圧よりも高ければ、オペアンプＡＭＰ１の出力電圧ＣＧが下がり、調整用トランジスタＴｒ３のゲート電圧が低下する。これにより、調整用トランジスタＴｒ３に流れる電流が減少し、センスエミッタＳＥの電圧が上昇する。そして、オペアンプＡＭＰ１の非反転入力端子の入力電圧と反転入力端子の入力電圧（つまり、センスエミッタＳＥの電圧とケルビンエミッタＫＥの電圧）が等しくなったところで釣り合う。

このようにオペアンプＡＭＰ１を設けることで、センスエミッタＳＥの電圧をケルビンエミッタＫＥの電圧と略同一に保つことができるので、パワートランジスタＴｒ１とセンストランジスタＴｒ２（両者は同じ半導体基板内にある）のバイアス条件をそろえることができる。よって、温度、ゲート電圧、コレクタ電圧に関係なく、パワートランジスタＴｒ１とセンストランジスタＴｒ２のセンス比（パワートランジスタＴｒ１のエミッタＥに流れる電流とセンストランジスタＴｒ２のエミッタＳＥに流れる電流の比）を一定に保つことができる。これにより、センスエミッタＳＥにはパワートランジスタＴｒ１のエミッタＥに流れる電流に比例した電流が流れる。よって、シャント抵抗Ｒｓによる電圧降下により、ノードＮ１にはパワートランジスタＴｒ１のエミッタＥに流れる電流に比例した電圧があらわれる。パワートランジスタＴｒ１のエミッタＥに流れる電流をＩ_ＣＥ、センスエミッタＳＥに流れる電流をＩ_ＣＳＥ、センス比をγ、ノードＮ１の電圧をＶ_ＳＣとすると、Ｖ_ＳＣ＝−Ｒｓ・Ｉ_ＣＳＥ＝−Ｒｓ・γ・Ｉ_ＣＥとなる。つまり、パワートランジスタＴｒ１のエミッタＥに流れる電流が大きくなるほどノードＮ１の電圧は下がる。

このとき、オペアンプＡＭＰ１の低電位側の電源電圧Ｖｓｓおよび調整用トランジスタＴｒ３のソースと接続されている低電位側の電源電圧Ｖｓｓが、パワートランジスタＴｒ１のケルビンエミッタＫＥの電圧よりも低くなるように構成する。

特に本実施の形態では、オペアンプＡＭＰ１の低電位側の電源電圧Ｖｓｓを負電圧とすることが好ましい。つまり、図２に示す半導体装置１’のように、オペアンプＡＭＰ１の反転入力端子を接地電位（ＧＮＤ）に接続し、調整用トランジスタＴｒ３のソースを負電位に接続してもよい。この場合、オペアンプＡＭＰ１の非反転入力端子は仮想接地として働くので、センスエミッタＳＥの電圧は、ケルビンエミッタＫＥの電圧と同電位に収束する。

すなわち、図２に示した構成例では、シャント抵抗Ｒｓに電流を流しながらセンスエミッタＳＥの電圧をケルビンエミッタＫＥの電圧と同電圧に保たなければならない。メインエミッタＥは通常、ゲートドライバ回路のＧＮＤに接続されるので、シャント抵抗Ｒｓの他端（ノードＮ１）にはセンスエミッタＳＥよりも低い負電圧を与える必要がある。このため、オペアンプＡＭＰ１の低電位側の電源Ｖｓｓや調整用トランジスタＴｒ３のソースは負電源に接続する。

例えば、図２に示すように、負電源として負電圧生成回路１５を電流検出回路１２’内（つまり、電流検出回路１２’を構成する半導体チップ内）に設けてもよい。例えば、負電圧生成回路１５は、チャージポンプ回路を用いて構成することができる。このように、電流検出回路１２’内に負電圧生成回路１５を設けることで、外付け部品の数を減らすことができ、製造コストを削減することができる。

図３は、パワートランジスタ回路１１の他の構成例を示す回路図である。図１に示したパワートランジスタ回路１１では、パワートランジスタＴｒ１とセンストランジスタＴｒ２を別々のトランジスタを用いて構成した場合を示した。しかし、本実施の形態では、図３のパワートランジスタ回路１１_１に示すように、パワートランジスタＴｒ１１を構成する複数のトランジスタ素子の一部のエミッタを、センスエミッタＳＥとして用いてもよい。つまり、パワートランジスタＴｒ１１は、複数のトランジスタ素子を並列に接続して構成しているが、この複数のトランジスタ素子のエミッタをメインエミッタＥとセンスエミッタＳＥとに分割してもよい。この場合、センスエミッタＳＥを構成するエミッタの数は、メインエミッタＥを構成するエミッタの数よりも少ない。メインエミッタＥを構成するエミッタの数とセンスエミッタＳＥを構成するエミッタの数の比は、センス比に対応している。

また、図３のパワートランジスタ回路１１_２に示すように、本実施の形態では、ＭＯＳＦＥＴを用いてパワートランジスタ回路を構成してもよい。つまり、パワートランジスタ回路１１_２は、パワーＭＯＳＦＥＴ（Ｔｒ１２）とセンスＭＯＳＦＥＴ（Ｔｒ１３）とを備える。センスＭＯＳＦＥＴ（Ｔｒ１３）のゲートはパワーＭＯＳＦＥＴ（Ｔｒ１２）のゲートに接続されており、センスＭＯＳＦＥＴ（Ｔｒ１３）のドレインはパワーＭＯＳＦＥＴ（Ｔｒ１２）のドレインに接続されている。換言すると、センスＭＯＳＦＥＴ（Ｔｒ１３）はパワーＭＯＳＦＥＴ（Ｔｒ１２）と並列に接続されている。

また、パワートランジスタ回路１１_２では、パワーＭＯＳＦＥＴ（Ｔｒ１２）とセンスＭＯＳＦＥＴ（Ｔｒ１３）を別々のＭＯＳＦＥＴを用いて構成した場合を示した。しかし、本実施の形態では、図３のパワートランジスタ回路１１_３に示すように、パワーＭＯＳＦＥＴ（Ｔｒ１４）を構成する複数のトランジスタ素子の一部のソースを、センスソースＳＳとして用いてもよい。つまり、パワーＭＯＳＦＥＴ（Ｔｒ１４）は、複数のトランジスタ素子を並列に接続して構成しているが、この複数のトランジスタ素子のソースをメインソースＳとセンスソースＳＳとに分割してもよい。この場合、センスソースＳＳを構成するソースの数は、メインソースＳを構成するソースの数よりも少ない。メインソースＳを構成するソースの数とセンスソースＳＳを構成するソースの数の比は、センス比に対応している。

上記で説明したように、本実施の形態では、トランジスタとしてＭＯＳＦＥＴも使用することができる。本明細書では、トランジスタの各端子を「ベース又はゲート」、「コレクタ又はドレイン」、「エミッタ又はソース」のように表現する場合もある。

特許文献１に開示されている技術では、パワートランジスタに流れる電流を検出する電流検出回路の検出精度を向上させるために、パワートランジスタのエミッタとセンストランジスタのエミッタとを演算増幅器を用いて仮想的に短絡し、パワートランジスタのエミッタ電圧とセンストランジスタのエミッタ電圧とを略同一にしている。しかし、特許文献１に開示されている技術では、演算増幅器の出力端子がセンストランジスタのエミッタと電気的に接続されており、センストランジスタのエミッタに流れる電流を演算増幅器を用いて吸収する構成となっている。このため、センストランジスタに流れる電流が大きくなると演算増幅器が発熱してしまい、演算増幅器を含む電流検出回路も発熱するという問題があった。

そこで、本実施の形態では、図１、図２に示すように、ノードＮ１と低電位側の電源Ｖｓｓとの間に調整用トランジスタＴｒ３を設けている。そして、調整用トランジスタＴｒ３のゲートにオペアンプＡＭＰ１の出力を供給し、調整用トランジスタＴｒ３に流れる電流を調整することで、ケルビンエミッタＫＥの電圧とセンスエミッタＳＥの電圧とが略同一となるようにしている。よって、センストランジスタＴｒ２に流れる電流が大きくなった場合であっても、オペアンプＡＭＰ１が発熱することを抑制することができる。つまり、センストランジスタＴｒ２に流れる電流が大きくなった場合、調整用トランジスタＴｒ３に流れる電流が大きくなるが、オペアンプＡＭＰ１にはこの影響が及ばないので、オペアンプＡＭＰ１が発熱することを抑制することができる。

更に、本実施の形態では、調整用トランジスタＴｒ３を電流検出回路１２の外に設けている。つまり、オペアンプＡＭＰ１を含む半導体チップ（ＩＣ）とは別の半導体チップ（ＩＣ）に調整用トランジスタＴｒ３を設けている。よって、調整用トランジスタＴｒ３に流れる電流が大きくなり（つまり、センストランジスタＴｒ２に流れる電流が大きい）、調整用トランジスタＴｒ３の発熱量が増加した場合であっても、調整用トランジスタＴｒ３の発熱が電流検出回路１２に影響を及ぼすことを抑制することができる。また、この場合は、使用するパワートランジスタＴｒ１のサイズに応じて調整用トランジスタＴｒ３のサイズを変更すればよいので、半導体チップ（ＩＣ）を汎用化しやすい。

図７は、比較例を説明するための回路図であり、パワートランジスタＴｒ２１のメインエミッタＭＥに流れる電流Ｉ_ＣＥとセンスエミッタＳＥに流れる電流Ｉ_ＣＥ２との関係を調べるための回路を示している。図７に示すように、パワートランジスタＴｒ２１のゲートには、制御信号生成回路９１からゲート制御信号が供給される。パワートランジスタＴｒ２１のコレクタには電流源９４から電流が供給される。センスエミッタＳＥにはシャント抵抗Ｒ_Ｓ３１が接続されている。シャント抵抗Ｒ_Ｓ３１の両端子間の電圧Ｖ_ＲＳは電圧計９２を用いて測定する。この電圧Ｖ_ＲＳは、センスエミッタＳＥに流れる電流Ｉ_ＣＥ２に対応している。メインエミッタＭＥに流れる電流Ｉ_ＣＥは、電流計９３を用いて測定する。

図８は、図７に示すパワートランジスタＴｒ２１のメインエミッタＭＥに流れる電流Ｉ_ＣＥとシャント抵抗Ｒ_Ｓ３１の両端子間の電圧Ｖ_ＲＳとの関係を示すグラフである。図８に示すように、メインエミッタＭＥに流れる電流Ｉ_ＣＥとシャント抵抗間電圧Ｖ_ＲＳは比例している。しかし、メインエミッタＭＥに流れる電流Ｉ_ＣＥとシャント抵抗間電圧Ｖ_ＲＳとの比（センス比）は温度（接合部温度）に依存している。つまり、パワートランジスタＴｒ２１の接合部温度が上がるとパワートランジスタＴｒ２１のしきい値電圧が下がり、電流Ｉ_ＣＥに対するシャント抵抗間電圧Ｖ_ＲＳが変動する（センスエミッタＳＥの電圧がメインエミッタＭＥの電圧よりも高くなる）。このように、センストランジスタとシャント抵抗とを用いて構成した電流検出回路では、パワートランジスタＴｒ２１の接合部温度の変動によってシャント抵抗間電圧Ｖ_ＲＳが変動するため、検出精度が低下するという問題があった。

図９は、比較例にかかる半導体装置を説明するための回路図であり、上記問題を解決することができる半導体装置を示している。図９に示す半導体装置１０１は、パワートランジスタ回路１１１、電流検出回路１１２、およびシャント抵抗Ｒｓを備える。

パワートランジスタ回路１１１は、パワートランジスタＴｒ３１とセンストランジスタＴｒ３２とを備える。センストランジスタＴｒ３２のゲートはパワートランジスタＴｒ３１のゲートに接続されており、センストランジスタＴｒ３２のコレクタはパワートランジスタＴｒ３１のコレクタに接続されている。換言すると、センストランジスタＴｒ３２はパワートランジスタＴｒ３１と並列に接続されている。

パワートランジスタＴｒ３１のエミッタＥには負荷（不図示）が接続される。パワートランジスタＴｒ３１のエミッタＥには、エミッタ電流Ｉ_ＣＥが流れる。また、パワートランジスタＴｒ３１のケルビンエミッタＫＥは電流検出回路１１２が備えるオペアンプＡＭＰ１０の非反転入力端子に接続されている。センストランジスタＴｒ３２のエミッタＳＥは、オペアンプＡＭＰ１０の反転入力端子に接続されている。シャント抵抗Ｒｓは、一端がセンストランジスタＴｒ３２のエミッタＳＥに接続され、他端がオペアンプＡＭＰ１０の出力端子に接続されている。

このように、図９に示す比較例にかかる半導体装置１０１では、センスエミッタＳＥの電圧がケルビンエミッタＫＥの電圧と異なるようになることを抑制するために、ケルビンエミッタＫＥとセンスエミッタＳＥとを仮想的に短絡するオペアンプＡＭＰ１０を設けている。つまり、オペアンプＡＭＰ１０を設けることで、ケルビンエミッタＫＥの電圧とセンスエミッタＳＥの電圧を略同一にすることができ、電流検出回路の検出精度を向上させることができる。

しかしながら、図９に示す比較例にかかる半導体装置１０１では、オペアンプＡＭＰ１０の出力端子がシャント抵抗Ｒｓを介してセンスエミッタＳＥと電気的に接続されており、センスエミッタＳＥに流れる電流をオペアンプＡＭＰ１０を用いて吸収する構成となっている。このため、センスエミッタＳＥに流れる電流が大きくなるとオペアンプＡＭＰ１０が発熱してしまい、オペアンプＡＭＰ１０を含む電流検出回路１１２も発熱するという問題があった。

そこで、本実施の形態では、図１、図２に示すように、ノードＮ１と低電位側の電源Ｖｓｓとの間に調整用トランジスタＴｒ３を設けている。そして、調整用トランジスタＴｒ３のゲートにオペアンプＡＭＰ１の出力を供給し、調整用トランジスタＴｒ３に流れる電流を調整することで、ケルビンエミッタＫＥの電圧とセンスエミッタＳＥの電圧とが略同一となるようにしている。よって、センストランジスタＴｒ２に流れる電流が大きくなった場合であっても、オペアンプＡＭＰ１が発熱することを抑制することができる。つまり、センストランジスタＴｒ２に流れる電流が大きくなった場合、調整用トランジスタＴｒ３に流れる電流が大きくなるが、オペアンプＡＭＰ１にはこの影響は及ばないので、オペアンプＡＭＰ１が発熱することを抑制することができる。

以上で説明した本実施の形態により、パワートランジスタに大電流が流れた場合であっても、電流検出回路の発熱を抑制することができる半導体装置を提供することができる。

＜実施の形態２＞
次に、実施の形態２について説明する。図４は、実施の形態２にかかる半導体装置の一例を示す回路図である。図４に示す半導体装置２では、実施の形態１で説明した電流検出回路１２を、駆動回路（ＩＣ）２１に組み込んだ例を示している。

図４に示すように、本実施の形態にかかる半導体装置２は、パワートランジスタ回路１１、駆動回路２１、シャント抵抗Ｒｓ、及び調整用トランジスタＴｒ３を備える。なお、パワートランジスタ回路１１、シャント抵抗Ｒｓ、調整用トランジスタＴｒ３の構成および動作については実施の形態１で説明した場合と同様であるので、重複した説明は省略する。

駆動回路２１は、パワートランジスタ回路１１を駆動する。駆動回路２１は、オペアンプＡＭＰ１、ＡＭＰ２、比較器ＣＭＰ１、及びゲートドライバ２２を備える。なお、オペアンプＡＭＰ１の構成および動作については、実施の形態で説明したオペアンプＡＭＰ１の構成および動作と同様であるので、重複した説明は省略する。

ゲートドライバ２２は、制御回路２３、及びトランジスタＴｒ４〜Ｔｒ６を備える。制御回路２３は、制御指令信号ＣＴＲを入力し、制御指令信号ＣＴＲに応じてトランジスタＴｒ４、Ｔｒ５を制御する。また、制御回路２３は、比較器ＣＭＰ１の出力に応じてトランジスタＴｒ６を制御する。トランジスタＴｒ４はＰ型トランジスタで構成されている。トランジスタＴｒ４のソースは高電位側の電源Ｖｃｃに接続されており、ドレインは出力端子ＯＵＴＨに接続されており、ゲートには制御回路２３からの制御信号が供給される。出力端子ＯＵＴＨは、抵抗Ｒ１１を介してパワートランジスタＴｒ１およびセンストランジスタＴｒ２のゲートに接続されている。

トランジスタＴｒ５はＮ型トランジスタで構成されている。トランジスタＴｒ５のソースは接地電位に接続されており、ドレインは出力端子ＯＵＴＬに接続されており、ゲートには制御回路２３からの制御信号が供給される。出力端子ＯＵＴＬは、抵抗Ｒ１２を介してパワートランジスタＴｒ１およびセンストランジスタＴｒ２のゲートに接続されている。トランジスタＴｒ６はＮ型トランジスタで構成されている。トランジスタＴｒ６のソースは接地電位に接続されており、ドレインは出力端子ＳＯＦＴに接続されており、ゲートには制御回路２３からの制御信号が供給される。出力端子ＳＯＦＴは、抵抗Ｒ１３を介してパワートランジスタＴｒ１およびセンストランジスタＴｒ２のゲートに接続されている。

例えば、トランジスタＴｒ４のゲートおよびトランジスタＴｒ５のゲートには、同一レベルの信号が供給される。トランジスタＴｒ４、Ｔｒ５のゲートにそれぞれロウレベルの信号が供給された場合、トランジスタＴｒ４はオン状態、トランジスタＴｒ５はオフ状態となる。このとき、出力端子ＯＵＴＨ、ＯＵＴＬはハイレベルとなり、パワートランジスタＴｒ１およびセンストランジスタＴｒ２のゲートはハイレベルとなる。よって、パワートランジスタＴｒ１およびセンストランジスタＴｒ２がオン状態となり、パワートランジスタＴｒ１およびセンストランジスタＴｒ２に電流が流れる。

一方、トランジスタＴｒ４、Ｔｒ５のゲートにそれぞれハイレベルの信号が供給された場合、トランジスタＴｒ４はオフ状態、トランジスタＴｒ５はオン状態となる。このとき、出力端子ＯＵＴＨ、ＯＵＴＬはロウレベルとなり、パワートランジスタＴｒ１およびセンストランジスタＴｒ２のゲートはロウレベルとなる。よって、パワートランジスタＴｒ１およびセンストランジスタＴｒ２がオフ状態となり、パワートランジスタＴｒ１およびセンストランジスタＴｒ２には電流が流れない。

例えば、制御回路２３からトランジスタＴｒ４、Ｔｒ５のゲートにパルス状の制御信号を供給し、このパルスのデューティ比を調整することで、パワートランジスタＴｒ１から負荷に供給される電流量を調整することができる。

アンプＡＭＰ２は、ノードＮ１の電圧を入力し、当該ノードＮ１の電圧を増幅して、フィードバック信号ＦＢとして出力する。ここで、ノードＮ１の電圧はパワートランジスタＴｒ１に流れる電流Ｉ_ＣＥに対応しており、ノードＮ１の電圧をモニタすることでパワートランジスタＴｒ１に流れる電流Ｉ_ＣＥをモニタすることができる。

比較器ＣＭＰ１の非反転入力端子には基準電圧Ｖｒｅｆが供給され、反転入力端子にはノードＮ１の電圧が供給される。比較器ＣＭＰ１は、基準電圧ＶｒｅｆとノードＮ１の電圧とを比較し、比較結果をゲートドライバ２２の制御回路２３に出力する。制御回路２３は、比較器ＣＭＰ１の比較結果がパワートランジスタＴｒ１に過電流が流れていることを示す場合、パワートランジスタＴｒ１をオフ状態とする。

つまり、パワートランジスタＴｒ１のエミッタＥに流れる電流が大きくなるほどノードＮ１の電圧が下がるので、比較器ＣＭＰ１は、ノードＮ１の電圧が基準電圧Ｖｒｅｆよりも低くなった場合、過電流を検知して、ハイレベルの検知信号を制御回路２３に出力する。制御回路２３は、比較器ＣＭＰ１からハイレベルの検知信号が供給されると、トランジスタＴｒ６にハイレベルの信号を出力する。これによりトランジスタＴｒ６がオン状態となり、パワートランジスタＴｒ１のゲートがロウレベルとなり、パワートランジスタＴｒ１がオフ状態となる。

図７に示した比較例では、センスエミッタＳＥの電圧がケルビンエミッタＫＥの電圧と異なる値になるため、センスエミッタＳＥを流れる電流にバイアス依存が発生し、電流検出回路の検出精度が低下していた。このため、検出しきい値のばらつきの下限が正常な動作電流の範囲と重ならないように、検出しきい値を高めに設定する必要があった。しかし、ＩＧＢＴなどのパワートランジスタでは短絡時に大きな電流が流れてしまうため、検出しきい値のばらつきの上限に余裕を持たせる必要がある。このため、大きなパワートランジスタを使用する必要があり、コストが増加していた。

一方、図４に示す本実施の形態にかかる半導体装置では、電流検出回路の検出精度を向上させることができるため（実施の形態１参照）、パワートランジスタの短絡耐性を下げることができ、従来よりも小さなパワートランジスタを使用することができる。例えば、パワートランジスタの電流密度を上げることができるので、従来よりも小さいパワートランジスタで必要な電流を得ることができる。

＜実施の形態３＞
次に、実施の形態３について説明する。図５は、実施の形態３にかかる半導体装置の一例を示す回路図である。本実施の形態では、パワートランジスタ回路１１（特に、パワートランジスタＴｒ１）の接合部温度（ジャンクション温度）を推定する機能を備えた半導体装置について説明する。

図５に示すように、本実施の形態にかかる半導体装置３は、パワートランジスタ回路１１、駆動回路３１、シャント抵抗Ｒｓ、及び調整用トランジスタＴｒ３を備える。なお、パワートランジスタ回路１１、シャント抵抗Ｒｓ、調整用トランジスタＴｒ３の構成および動作については実施の形態１で説明した場合と同様であるので、重複した説明は省略する。

駆動回路３１はスイッチ素子ＳＷ１を備える。スイッチ素子ＳＷ１は、調整用トランジスタＴｒ３のゲートにオペアンプＡＭＰ１の出力が供給される場合と、調整用トランジスタＴｒ３のゲートに調整用トランジスタＴｒ３をオフ状態とする電圧Ｖｓｓ（つまり、調整用トランジスタＴｒ３のソース電圧と同電圧）が供給される場合とを切り替え可能に構成されている。オペアンプＡＭＰ１の出力端子と接地電位との間には、抵抗Ｒ２５および容量Ｃ１が直列に接続されている。

スイッチ素子ＳＷ１がオペアンプＡＭＰ１の出力端子と接続されている場合は、実施の形態１で説明したように、オペアンプＡＭＰ１は、ケルビンエミッタＫＥの電圧とセンスエミッタＳＥの電圧とが略同一となるように、調整用トランジスタＴｒ３に流れる電流を調整する。一方、スイッチ素子ＳＷ１が低電位側の電源Ｖｓｓと接続されている場合は、調整用トランジスタＴｒ３は強制的にオフ状態となる。この場合、オペアンプＡＭＰ１はケルビンエミッタＫＥの電圧とセンスエミッタＳＥの電圧とが略同一となるようなフィードバック制御を行わない。よって、センスエミッタＳＥの電圧は、パワートランジスタ回路１１の接合部温度に依存した電圧となる。したがって、この場合のセンスエミッタＳＥの電圧を、パワートランジスタＴｒ１の温度情報として用いることができる。

例えば、Ｖ_ＣＥがＶ_ＧＥより十分高く、Ｖ_ＧＥがＶ_ＴＨより高い条件で、調整用トランジスタＴｒ３をオフ状態にすると、センスエミッタＳＥの電圧Ｖ_ＳＥはＶ_ＧＥ−Ｖ_ＴＨとなる。Ｖ_ＣＥがＶ_ＧＥより低いオン状態でのセンスエミッタＳＥの電圧Ｖ_ＳＥは、Ｉ_ＳＥ＝ｆ（Ｖ_Ｇ−Ｖ_ＳＥ−Ｖ_ＴＨ（Ｔ））と、Ｖ_ＳＥ＝Ｒ_Ｓ・Ｉ_ＳＥの２式から成る連立方程式で得られるＶ_ＳＥの値になる。ここで、Ｖ_ＣＥはパワートランジスタＴｒ１のコレクタ・エミッタ間電圧、Ｖ_ＧＥはパワートランジスタＴｒ１のゲート・エミッタ間電圧、Ｖ_ＴＨはパワートランジスタＴｒ１のしきい値電圧で温度（Ｔ）の関数、Ｉ_ＳＥはセンスエミッタに流れる電流、ｆ（Ｖ）は電圧Ｖをパラメータとする関数、Ｒ_Ｓはシャント抵抗の抵抗値である。しきい値電圧Ｖ_ＴＨはパワートランジスタＴｒ１の接合部温度Ｔ_Ｊに依存する（接合部温度Ｔ_Ｊが上がるとしきい値電圧Ｖ_ＴＨは下がる）。よって、この時のセンスエミッタＳＥの電圧とゲート電圧ＶＧとを比較してしきい値電圧Ｖ_ＴＨを推定し、このしきい値電圧Ｖ_ＴＨの推定値から接合部温度Ｔ_Ｊを推定することができる。

例えば、オペアンプＡＭＰ３（第２の演算増幅器）を設け、オペアンプＡＭＰ３の一方の入力にセンストランジスタＴｒ２のゲート電圧ＶＧ（パワートランジスタＴｒ１のゲート電圧と同電圧）を供給し、他方の入力にセンストランジスタＴｒ２のエミッタ電圧ＳＥを供給するように構成する。具体的には、オペアンプＡＭＰ３の反転入力端子に抵抗Ｒ２１を介してセンスエミッタＳＥを接続し、オペアンプＡＭＰ３の非反転入力端子に抵抗Ｒ２２を介してセンストランジスタＴｒ２のゲートを接続し、オペアンプＡＭＰ３の非反転入力端子と接地電位との間に抵抗Ｒ２３を設ける。更に、オペアンプＡＭＰ３の出力端子と反転入力端子とを抵抗Ｒ２４を用いて接続する。このような構成とすることで、オペアンプＡＭＰ３は、センストランジスタＴｒ２のゲート電圧ＶＧと、センストランジスタＴｒのエミッタ電圧ＳＥとの差分に応じた電圧を、パワートランジスタＴｒ１の温度情報として出力することができる。

また、センスエミッタＳＥと接地電位との間に抵抗Ｒ_ＳＥを設けた場合は（抵抗Ｒ_ＳＥは省略することもできる）、パワートランジスタＴｒ１の接合部温度Ｔ_Ｊに依存した測定結果が得られる。図８はセンスエミッタＳＥと接地電位との間に抵抗Ｒ_ＳＥを設け、Ｖ_ＣＥがＶ_ＧＥより低い状態かつ、調整用トランジスタＴｒ３をオフにした状態で、エミッタに流れる電流とセンスエミッタに流れる電流の関係の温度依存を実測した例である。この場合は、接合部温度Ｔ_Ｊに依存した測定結果（つまり、調整用トランジスタＴｒ３をオフ状態にした場合のセンスエミッタＳＥの電流値）と、接合部温度Ｔ_Ｊに依存しない測定結果（つまり、調整用トランジスタＴｒ３のゲートにオペアンプＡＭＰ１の出力端子を接続した状態におけるセンスエミッタの電流値）とを比較することで、接合部温度Ｔ_Ｊを推定することができる。

ここで、センスエミッタＳＥに流れる電流は、ノードＮ１の電圧と対応している。よって、調整用トランジスタＴｒ３のゲートにオペアンプＡＭＰ１の出力端子を接続した状態におけるノードＮ１の電圧と、調整用トランジスタＴｒ３をオフ状態にした場合のノードＮ１の電圧とを用いて、パワートランジスタＴｒ１の温度を推定することができる。

例えば、オペアンプＡＭＰ４を設け、オペアンプＡＭＰ４の反転入力端子とノードＮ１とを抵抗Ｒ２６を介して接続し、非反転入力端子を接地電位に接続する。また、オペアンプＡＭＰ４の出力端子と反転入力端子とを抵抗Ｒ２７を用いて接続する。このような構成とすることで、オペアンプＡＭＰ４は、ノードＮ１の電圧に対応した電圧を出力する。

調整用トランジスタＴｒ３のゲートがオペアンプＡＭＰ１の出力端子と接続されている場合は、オペアンプＡＭＰ１はセンスエミッタＳＥの電圧がケルビンエミッタＫＥの電圧と等しくなるようにフィードバック制御する。よって、この場合、オペアンプＡＭＰ４は、パワートランジスタＴｒ１の接合部温度Ｔ_Ｊに依存しない電圧を出力する。一方、調整用トランジスタＴｒ３のゲートに電圧Ｖｓｓが供給されている場合、調整用トランジスタＴｒ３はオフ状態となるので、オペアンプＡＭＰ４は、パワートランジスタＴｒ１の接合部温度Ｔ_Ｊに依存する電圧を出力する。この場合、センスエミッタＳＥの電圧は、Ｖ_ＣＥがＶ_ＧＥより十分高く、Ｖ_ＧＥがＶ_ＴＨより高い条件では、ゲート・エミッタ間電圧Ｖ_ＧＥからパワートランジスタＴｒ１のしきい値電圧Ｖ_ＴＨだけ下がった電圧、Ｖ_ＣＥがＶ_ＧＥより低い条件ではより複雑な温度の関数となる。よって、オペアンプＡＭＰ４の出力電圧も、しきい値電圧Ｖ_ＴＨだけ下がった電圧に対応する値となる。

図６は、本実施の形態にかかる半導体装置３の動作状態を説明するための図である。図６に示すように、調整用トランジスタＴｒ３のゲートがオペアンプＡＭＰ１の出力端子と接続されている場合は、温度依存のない電流測定（センスエミッタ電流の測定）をすることができるので、この電流情報は、パワートランジスタＴｒ１のエミッタ電流Ｉ_ＣＥの測定結果として使用することができる。

一方、調整用トランジスタＴｒ３のゲートに電圧Ｖｓｓが供給されている場合は、調整用トランジスタＴｒ３がオフ状態となるので、温度依存のある電流測定（センスエミッタ電流の測定）となる。この場合は、演算回路において、温度依存のない電流測定結果と温度依存のある電流測定結果とを用いて演算（除算）することで、接合部の温度情報を得ることができる。

また、図５に示すように、駆動回路３１は、信号変換回路３２_１、３２_２、アイソレータ３３_１〜３３_３、温度異常検知回路３４、電流異常検知回路３５、ゲートドライバ３６を備える。

温度異常検知回路３４には、オペアンプＡＭＰ３の出力電圧が供給される。ここで、オペアンプＡＭＰ３の出力電圧は、センストランジスタＴｒ２のゲート電圧ＶＧと、センストランジスタＴｒのエミッタ電圧ＳＥとの差分に応じた電圧であり、この電圧はパワートランジスタＴｒ１の温度情報に対応している。温度異常検知回路３４は、オペアンプＡＭＰ３の出力電圧が異常を示す場合（例えば、オペアンプＡＭＰ３の出力電圧が所定の値よりも大きい場合）、パワートランジスタＴｒ１の温度異常を検知し、ゲートドライバ３６に温度異常を通知する。ゲートドライバ３６は、温度異常検知回路３４から温度異常を通知されると、パワートランジスタＴｒ１のゲートをロウレベルにして、パワートランジスタＴｒ１をオフ状態にする。

オペアンプＡＭＰ３の出力電圧（温度情報）は、信号変換回路３２_１およびアイソレータ３３_１を介してＭＣＵ（Micro Control Unit）に供給される。ここで、駆動回路３１とＭＣＵとが異なる電源ドメイン（ＧＮＤなどの基準電位が異なる電源系）で動作している場合は、両者の信号のやりとりには、アイソレータ３３_１を介して行われることが望ましい。ここで、アイソレータはデジタル信号の伝送に用いられるため、アナログ信号として検出した電圧値は、信号変換回路３２_１でデジタル信号に変換した後に、アイソレータ３３_１を介してＭＣＵに出力されるようにする。デジタル信号への変換には、例えば、ΔΣモジュレータ、パルス幅変調（ＰＷＭ）回路、Ａ／Ｄコンバータ等を用いることができる。アイソレータ３３_１は、フォトカプラなどによる光結合、コイルや磁気抵抗素子などによる磁気結合、平行平板コンデンサなどによる静電結合などを用いて、電気的に絶縁した状態で信号をやりとりする。

また、電流異常検知回路３５にはオペアンプＡＭＰ４の出力電圧が供給される。ここで、オペアンプＡＭＰ４の出力電圧はノードＮ１の電圧に対応しており、このノードＮ１の電圧はパワートランジスタＴｒ１に流れる電流情報に対応している。電流異常検知回路３５は、オペアンプＡＭＰ４の出力電圧が異常を示す場合（例えば、オペアンプＡＭＰ４の出力電圧が所定の値よりも小さい場合）、パワートランジスタＴｒ１に過電流が流れたことを検知し、ゲートドライバ３６に電流異常を通知する。ゲートドライバ３６は、電流異常検知回路３５から電流異常を通知された場合、パワートランジスタＴｒ１のゲートをロウレベルにして、パワートランジスタＴｒ１をオフ状態にする。

また、電流異常検知回路３５は、温度異常検知回路としても動作することができる。つまり、電流異常検知回路３５は、調整用トランジスタＴｒ３のゲートにオペアンプＡＭＰ１の出力端子を接続した状態におけるオペアンプＡＭＰ４の出力電圧と、調整用トランジスタＴｒ３をオフ状態にした場合のオペアンプＡＭＰ４の出力電圧とを用いて、パワートランジスタＴｒ１の温度を推定する。そして、温度推定値が所定の値よりも大きい場合、パワートランジスタＴｒ１の温度が異常であること検知し、ゲートドライバ３６に温度異常を通知する。

オペアンプＡＭＰ４の出力電圧（電流情報）は、信号変換回路３２_２およびアイソレータ３３_２を介してＭＣＵ（Micro Control Unit）に供給される。また、ＭＣＵからの信号は、アイソレータ３２_３を介して、ゲートドライバ３６に供給される。なお、信号変換回路３２_２の構成は信号変換回路３２_１と同様であり、アイソレータ３２_２、３２_３の構成は、アイソレータ３２_１と同様である。

以上で説明したように、本実施の形態にかかる半導体装置３では、調整用トランジスタＴｒ３のゲートにオペアンプＡＭＰ１の出力が供給される場合と、調整用トランジスタＴｒ３のゲートに調整用トランジスタＴｒ３をオフ状態とする電圧Ｖｓｓが供給される場合とを切り替えることで、パワートランジスタＴｒ１の接合部温度を推定することができる。よって、別途、温度検知用のダイオードをパワートランジスタ回路１１に設ける必要がない。

また、温度検知用のダイオードは、パワートランジスタ回路１１の拡散層とは別のポリシリコン層で作られることが多いので、特性ばらつきが大きかったり、測定した温度が拡散層の温度と異なる場合があった。これに対して、本実施の形態にかかる半導体装置３では、パワートランジスタＴｒ１自身の温度特性を利用して、接合部温度を推定しているので、精度よくパワートランジスタＴｒ１の温度を測定することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

１、１’、２、３ 半導体装置
１１ パワートランジスタ回路
１２、１２’ 電流検出回路
１５ 負電圧生成回路
２１ 駆動回路
２２ ゲートドライバ
２３ 制御回路
３１ 駆動回路
３２_１、３２_２ 信号変換回路
３３_１〜３３_３ アイソレータ
３４ 温度異常検知回路
３５ 電流異常検知回路
３６ ゲートドライバ

Claims (10)

1. パワートランジスタと、
   ゲートが前記パワートランジスタのゲートに接続され、コレクタ又はドレインが前記パワートランジスタのコレクタ又はドレインに接続されたセンストランジスタと、
   第１の入力端子が前記センストランジスタのエミッタ又はソースに接続され、第２の入力端子が前記パワートランジスタのエミッタ又はソースに接続された第１の演算増幅器と、
   一端が前記センストランジスタのエミッタ又はソースに接続され、他端が第１のノードに接続された抵抗素子と、
   前記第１のノードと低電位側の電源との間に設けられ、ベース又はゲートに前記第１の演算増幅器の出力が供給される調整用トランジスタと、
   前記調整用トランジスタのゲートに前記第１の演算増幅器の出力を供給する場合と、前記調整用トランジスタのゲートに当該調整用トランジスタをオフ状態とする電圧を供給する場合とを切り替え可能なスイッチ素子と、を備え、
   前記調整用トランジスタのゲートに前記第１の演算増幅器の出力が供給されている場合、前記第１の演算増幅器は、前記パワートランジスタのエミッタ又はソースの電圧と前記センストランジスタのエミッタ又はソースの電圧とが略同一となるように、前記調整用トランジスタに流れる電流を調整し、
   前記調整用トランジスタのゲートに当該調整用トランジスタをオフ状態とする電圧が供給されている場合、前記センストランジスタのエミッタ又はソースの電圧を、前記パワートランジスタの温度情報として用いる、
   半導体装置。
2. 前記第１の演算増幅器の前記第１の入力端子は非反転入力端子であり、前記第１の演算増幅器の前記第２の入力端子は反転入力端子であり、
   前記調整用トランジスタのコレクタ又はドレインは前記第１のノードに接続され、前記調整用トランジスタのエミッタ又はソースは前記低電位側の電源に接続されている、
   請求項１に記載の半導体装置。
3. 前記第１のノードの電圧をモニタすることで前記パワートランジスタに流れる電流をモニタする、請求項１に記載の半導体装置。
4. 前記調整用トランジスタは、前記第１の演算増幅器を含む半導体チップとは別の半導体チップに設けられている、請求項１に記載の半導体装置。
5. 前記第１の演算増幅器の低電位側の電源電圧および前記調整用トランジスタと接続されている低電位側の電源電圧は、前記パワートランジスタのエミッタ又はソースの電圧よりも低い、請求項１に記載の半導体装置。
6. 前記第１の演算増幅器の前記反転入力端子は接地電位に接続されており、前記調整用トランジスタのエミッタ又はソースは負電位に接続されている、請求項２に記載の半導体装置。
7. 前記パワートランジスタを駆動するゲートドライバと、
   前記第１のノードの電圧と所定の基準電圧とを比較し、比較結果を前記ゲートドライバに出力する比較器と、を備え、
   前記ゲートドライバは、前記比較器の比較結果が前記パワートランジスタに過電流が流れていることを示す場合、前記パワートランジスタをオフ状態とする、
   請求項１に記載の半導体装置。
8. 一方の入力に前記センストランジスタのゲート電圧が供給され、他方の入力に前記センストランジスタのエミッタ又はソースの電圧が供給された第２の演算増幅器を更に備え、
   前記第２の演算増幅器は、前記センストランジスタのゲート電圧と、前記センストランジスタのエミッタ又はソースの電圧との差分に応じた電圧を、前記パワートランジスタの温度情報として出力する、
   請求項１に記載の半導体装置。
9. 前記パワートランジスタの温度情報を用いて前記パワートランジスタの温度異常を検知する温度異常検知回路と、
   前記パワートランジスタを駆動するゲートドライバと、を備え、
   前記温度異常検知回路が前記パワートランジスタの温度異常を検知した場合、前記ゲートドライバは前記パワートランジスタをオフ状態とする、
   請求項１に記載の半導体装置。
10. パワートランジスタと、
    ゲートが前記パワートランジスタのゲートに接続され、コレクタ又はドレインが前記パワートランジスタのコレクタ又はドレインに接続されたセンストランジスタと、
    第１の入力端子が前記センストランジスタのエミッタ又はソースに接続され、第２の入力端子が前記パワートランジスタのエミッタ又はソースに接続された第１の演算増幅器と、
    一端が前記センストランジスタのエミッタ又はソースに接続され、他端が第１のノードに接続された抵抗素子と、
    前記第１のノードと低電位側の電源との間に設けられ、ベース又はゲートに前記第１の演算増幅器の出力が供給される調整用トランジスタと、
    前記調整用トランジスタのゲートに前記第１の演算増幅器の出力を供給する場合と、前記調整用トランジスタのゲートに当該調整用トランジスタをオフ状態とする電圧を供給する場合とを切り替え可能なスイッチ素子と、を備え、
    前記調整用トランジスタのゲートに前記第１の演算増幅器の出力が供給されている場合、前記第１の演算増幅器は、前記パワートランジスタのエミッタ又はソースの電圧と前記センストランジスタのエミッタ又はソースの電圧とが略同一となるように、前記調整用トランジスタに流れる電流を調整し、
    前記調整用トランジスタのゲートに前記第１の演算増幅器の出力が供給されている状態で測定された前記第１のノードの電圧と、前記調整用トランジスタがオフ状態の時に測定された前記第１のノードの電圧とを用いて、前記パワートランジスタの温度を推定する、
    半導体装置。

Images