JP2009049288A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009049288A JP2009049288A JP2007215895A JP2007215895A JP2009049288A JP 2009049288 A JP2009049288 A JP 2009049288A JP 2007215895 A JP2007215895 A JP 2007215895A JP 2007215895 A JP2007215895 A JP 2007215895A JP 2009049288 A JP2009049288 A JP 2009049288A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gan
- barrier layer
- gate
- composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】ゲート部を、障壁層に接するように設ける。ゲート直下となる部分では、ゲートを設けていない状態でも、障壁層とチャネル層とのヘテロ接合界面には、二次元電子ガスは発生しないように、チャネル層上に形成されるInAlGaN障壁層を構成する、InAlGaNの組成を選択する。ゲート直下を除き、InAlGaN障壁層の上層として、InAlGaNキャップ層を設ける。InAlGaNキャップ層は、バッファ層と格子整合し、自発分極により、障壁層とチャネル層の界面に二次元電子を発生させる組成のInAlGaNで形成する。
【選択図】図1
Description
バッファ層として、基板上にGa面成長した、GaN、AlxGa1-xN(0<x≦1)またはInyGa1-yN(0<y≦1)があり、
その上に、チャネル層のGaN、AlxGa1-xN(0<x≦1)またはInyGa1-yN(0<y≦1)があり、
その上に障壁層(In1-zAlz)tGa1-tN(0<z≦1,0≦t<1)があり、
その上にキャップ層(In1-pAlp)qGa1-qN(0<p≦1,0≦q<1)があり、
キャップ層上にオーミック接触する、ソース電極およびドレイン電極を備え、
ソース電極とドレイン電極の間に、障壁層に接するゲート部を備える半導体装置であって、
障壁層は、自発分極とピエゾ分極が打ち消しあい、ゲート直下の障壁層とチャネル層の界面に二次元電子ガスを発生させない組成を有し、
キャップ層は、バッファ層と格子整合し、障壁層とチャネル層の界面に二次元電子ガスを発生させる組成を有する
ことを特徴とする半導体装置である。
バッファ層として、基板上にGa面成長した、GaN、AlxGa1-xN(0<x≦1)またはInyGa1-yN(0<y≦1)があり、
その上に、チャネル層のGaN、AlxGa1-xN(0<x≦1)またはInyGa1-yN(0<y≦1)があり、
その上に障壁層In1-rAlrN(0≦r≦1)があり、
その上にキャップ層In1-sAlsN(0≦s≦1)があり、
キャップ層上にオーミック接触する、ソース電極およびドレイン電極を備え、
ソース電極とドレイン電極の間に、障壁層と接するゲート部を備える半導体装置であって、
障壁層は、自発分極とピエゾ分極が打ち消しあい、ゲート直下の障壁層とチャネル層の界面に二次元電子ガスを発生させない組成を有し、
キャップ層は、バッファ層と格子整合し、自発分極により、バッファ層と障壁層の界面に二次元電子ガスを発生させる組成を有する
ことを特徴とする半導体装置である。
バッファ層として、基板上にGa面成長した、GaN、AlxGa1-xN(0<x≦1)またはInyGa1-yN(0<y≦1)があり、
その上に、チャネル層のGaN、AlxGa1-xN(0<x≦1)またはInyGa1-yN(0<y≦1)があり、
その上に障壁層(In1-zAlz)tGa1-tN(0<z≦1,0≦t<1)があり、
その上にキャップ層(In1-pAlp)qGa1-qN(0<p≦1,0≦q<1)があり、
キャップ層上にオーミック接触する、ソース電極およびドレイン電極を備え、
ソース電極とドレイン電極の間に、障壁層に接するゲート部を備える半導体装置であって、
障壁層は、自発分極とピエゾ分極が打ち消しあい、ゲート直下の障壁層とチャネル層の界面に二次元電子ガスを発生させない組成を有し、
キャップ層は、バッファ層と格子整合し、障壁層とチャネル層の界面に二次元電子ガスを発生させる組成を有する
ことを特徴とする半導体装置である。
前記本発明の第一の形態にかかる半導体装置において、
バッファ層が、基板上にGa面成長した、GaNであり、
障壁層(In1-zAlz)tGa1-tNにおけるzは、0<z≦0.74であり、
キャップ層(In1-pAlp)qGa1-qNにおけるpは、0.77≦p≦0.85である
という構成を選択することができる。
チャネル層が、GaNであり、
障壁層(In1-zAlz)tGa1-tNにおけるzは、0.62≦z≦0.74であり、
キャップ層(In1-pAlp)qGa1-qNにおけるpは、0.77≦p≦0.85である
という構成を選択することができる。
バッファ層として、基板上にGa面成長した、GaN、AlxGa1-xN(0<x≦1)またはInyGa1-yN(0<y≦1)があり、
その上に、チャネル層のGaN、AlxGa1-xN(0<x≦1)またはInyGa1-yN(0<y≦1)があり、
その上に障壁層In1-rAlrN(0≦r≦1)があり、
その上にキャップ層In1-sAlsN(0≦s≦1)があり、
キャップ層上にオーミック接触する、ソース電極およびドレイン電極を備え、
ソース電極とドレイン電極の間に、障壁層と接するゲート部を備える半導体装置であって、
障壁層は、自発分極とピエゾ分極が打ち消しあい、ゲート直下の障壁層とチャネル層の界面に二次元電子ガスを発生させない組成を有し、
キャップ層は、バッファ層と格子整合し、自発分極により、バッファ層と障壁層の界面に二次元電子ガスを発生させる組成を有する
ことを特徴とする半導体装置である。
前記本発明の第二の形態にかかる半導体装置において、
バッファ層が、基板上にGa面成長した、GaNであり、
障壁層In1-rAlrNのAl組成rは、0<r≦0.74であり、
キャップ層In1-sAlsNのAl組成sは、0.77≦s≦0.85である
という構成を選択することができる。
チャネル層が、GaNであり、
障壁層In1-rAlrNのAl組成rは、0.62≦r≦0.74であり、
キャップ層In1-sAlsNのAl組成sは、0.77≦s≦0.85である
という構成を選択することができる。
ゲート部の構造は、
障壁層に接して、金属−絶縁体−半導体で構成されるMISゲート電極である
という構成を選択することができる。あるいは、
ゲート部の構造は、
障壁層にショットキ接合するゲート電極である
という構成を選択することもできる。
図1を参照して、本発明の第1の実施形態を説明する。
a(GaN)=3.1986 Å ・・・・(1)
a(In1-wAlwN)=3.5848 - 0.4753w Å・・・・(2)
Psp(GaN)=-0.031 Cm-2 ・・・・(3)
Psp(In1-wAlwN)=-0.090w-0.042(1-w)+0.070w(1-w) Cm-2 ・・・・(4)
さらに、(In1-wAlw)vGa1-vNに関しては、In1-wAlwNおよびGaNの値に基づき、In1-wAlwNとGaNの組成比(v:1−v)によって、下記のように与えられるとする。
a((In1-wAlw)vGa1-vN)= v(3.5848-0.4753w) + (1-v)3.1986 Å ・・・・(2)'
Psp((In1-wAlw)vGa1-vN)= v[-0.090w -0.042(1-w) + 0.070w(1-w)] - (1-v)0.031 Cm-2 ・・・・(4)'
また、バッファ層上にエピタキシャル成長した際、格子不整合があると、エピタキシャル成長膜は、歪εを有する。εの歪がある時、AlNのピエゾ分極:Ppz(AlN,ε)、InNのピエゾ分極:Ppz(InN,ε)は、それぞれ、下記のように表記できる。
Ppz(AlN,ε) = -1.808ε + 5.624ε2 Cm-2 ε<0 ・・・・・(5)
Ppz(AlN,ε) = -1.808ε - 7.888ε2 Cm-2 ε>0 ・・・・・(6)
Ppz(InN,ε) = -1.373ε + 7.559ε2 Cm-2 ・・・・・(7)
ここで、格子不整合に起因する歪εは、バッファ層の格子定数をabuffer、その上にエピタキシャル成長される半導体材料の格子定数をaesとすると、以下のようになる。
ε = (abuffer - aes) / aes ・・・・(8)
また、バッファ層上にエピタキシャル成長した際、前記格子不整合に起因する歪がεである場合、In1-wAlwNのピエゾ分極:Ppz(In1-wAlwN,ε)は、次のように表記できる。
Ppz(In1-wAlwN,ε) = w Ppz(AlN,ε) + (1-w) Ppz(InN,ε) Cm-2 ・・・・(9)
本発明においては、GaN層上にエピタキシャル成長した際、(In1-wAlw)vGa1-vN層では、自発分極:Psp((In1-wAlw)vGa1-vN)をピエゾ分極:Ppz((In1-wAlw)vGa1-vN,ε)で打ち消す。その際、GaN層に格子定数a(GaN)よりも、(In1-wAlw)vGa1-vNの格子定数a((In1-wAlw)vGa1-vN)が大きい範囲、すなわち、abuffer<aesとなる範囲のみを考慮すればよい。従って、ε<0であり、In1-wAlwNのピエゾ分極:Ppz(In1-wAlwN,ε)は、式(5)、(7)より以下のように表記できる。
Ppz(In1-wAlwN,ε) = -1.373ε + 7.559ε2 - (0.435ε + 1.935ε2) w Cm-2 ε<0 ・・・・・(10)
また、GaN層上にエピタキシャル成長した際、In1-wAlwN層中の歪:ε(In1-wAlwN/GaN)は、式(1)、(2)、(8)より、下記のようになる。
ε(In1-wAlwN/GaN) =(0.4753w - 0.3862) / (3.5848 - 0.4753w) ・・・・(11)
また、GaN層上にエピタキシャル成長した際、格子不整合に起因する歪がεである場合、(In1-wAlw)vGa1-vNのピエゾ分極:Ppz((In1-wAlw)vGa1-vN,ε)は、In1-wAlwNとGaNの組成比(v:1−v)によって、下記のように与えられるとする。
Ppz((In1-wAlw)vGa1-vN,ε)=Ppz(In1-wAlwN,ε)・v
=[-1.373ε + 7.559ε2 - (0.435ε + 1.935ε2) w]v Cm-2 ε<0 ・・・(10)'
GaN層上にエピタキシャル成長した際、In1-wAlwN/GaN界面に発生する、自発分極を起源とする界面電荷:σsp(In1-wAlwN/GaN)は、式(3)、(4)より、下記のように表記される。
σsp(In1-wAlwN/GaN) = Psp(In1-wAlwN) - Psp(GaN)
= -0.011+0.022w-0.070w2 Cm-2 ・・・・(12)
GaNバッファ層上にエピタキシャル成長した際、(In1-wAlw)vGa1-vN/GaN界面に発生する、自発分極を起源とする界面電荷:σsp((In1-wAlw)vGa1-vN/GaN)は、式(3)、(4)’より、下記のように表記される。
σsp((In1-wAlw)vGa1-vN/GaN) = Psp((In1-wAlw)vGa1-vN) - Psp(GaN)
= v(-0.011+0.022w-0.070w2) Cm-2 ・・・・(12)'
GaN層上にエピタキシャル成長した際、In1-wAlwN層中の歪がεである場合、そのIn1-wAlwN/GaN界面に発生する、ピエゾ分極を起源とする界面電荷:σpz(In1-wAlwN/GaN)は、下記のように表記される。
σpz(In1-wAlwN/GaN)=Ppz(In1-wAlwN,ε)
GaN層上にエピタキシャル成長した際、(In1-wAlw)vGa1-vN層中の歪がεである場合、その(In1-wAlw)vGa1-vN/GaN界面に発生する、ピエゾ分極を起源とする界面電荷:σpz((In1-wAlw)vGa1-vN/GaN)は、下記のように表記される。
σpz((In1-wAlw)vGa1-vN/GaN) = Ppz((In1-wAlw)vGa1-vN,ε)
=Ppz(In1-wAlwN,ε)・v
=[-1.373ε + 7.559ε2 - (0.435ε + 1.935ε2) w]v Cm-2 ε<0
従って、GaN層上にエピタキシャル成長した際、In1-wAlwN層中の歪がεである場合、そのIn1-wAlwN/GaN界面に発生する界面電荷:σ(In1-wAlwN/GaN)は、下記のように表記される。
σ(In1-wAlwN/GaN)=σsp(In1-wAlwN/GaN)+σpz(In1-wAlwN/GaN) ・・・・(13)
= [-0.011+0.022w-0.070w2] + [-1.373ε + 7.559ε2 - (0.435ε + 1.935ε2) w ] Cm-2
従って、GaN層上にエピタキシャル成長した際、(In1-wAlw)vGa1-vN層中の歪がεである場合、その(In1-wAlw)vGa1-vN/GaN界面に発生する界面電荷:σ((In1-wAlw)vGa1-vN/GaN)は、下記のように表記される。
σ((In1-wAlw)vGa1-vN/GaN)=σsp((In1-wAlw)vGa1-vN/GaN)+σpz((In1-wAlw)vGa1-vN/GaN) ・・・・(13)'
= v[-0.011+0.022w-0.070w2] + v [-1.373ε + 7.559ε2 - (0.435ε + 1.935ε2) w ] Cm-2
= v[[-0.011+0.022w-0.070w2] + [-1.373ε + 7.559ε2 - (0.435ε + 1.935ε2) w ]] Cm-2
なお、GaN層上にエピタキシャル成長した、(In1-wAlw)vGa1-vN層中の歪:ε((In1-wAlw)vGa1-vN/GaN)は、式(8)に従って、下記のように表される。
ε((In1-wAlw)vGa1-vN/GaN)=[a(GaN)-a((In1-wAlw)vGa1-vN)]/a((In1-wAlw)vGa1-vN)
式(13)で示されるσ(In1-wAlwN/GaN)に関して、上記の近似式で表記される場合、[[-0.011+0.022w-0.070w2] + [-1.373ε + 7.559ε2 - (0.435ε + 1.935ε2) w]]の値が0となる際、σ(In1-wAlwN/GaN)は0となる。歪ε(In1-wAlwN/GaN)が、式(11)で示される際、[[-0.011+0.022w-0.070w2] + [-1.373ε + 7.559ε2 - (0.435ε + 1.935ε2) w]]の値が0となるのは、In1-wAlwNのAl組成wが、w=0.70の時である。
Eg(In1-wAlwN)=6.13w+1.95(1-w)-5.4w(1-w) eV・・・(14)
一方、GaNのバンドギャップEg(GaN)は、Eg(GaN)=3.42 eVである。
Eg(In1-wAlwN)>3.42 eV・・・(15)
式(14)、(15)より、ΔEg(In1-wAlwN/GaN)>0となる、In1-wAlwNのAl組成の範囲は、w>0.65である。
図2を参照して、本発明の第2の実施形態を説明する。
図3を参照して、本発明の第3の実施形態を説明する。
図4を参照して、本発明の第4の実施形態を説明する。
Eg(In1-wAlwN)=6.13w+1.95(1-w)-5.4w(1-w) eV・・・(14)
一方、GaNのバンドギャップEg(GaN)は、Eg(GaN)=3.42 eVである。
Eg(In1-wAlwN)>3.42 eV・・・(15)
式(14)、(15)より、ΔEg(In1-wAlwN/GaN)>0となる、In1-wAlwNのAl組成の範囲は、w>0.65である。
図6を参照して、本発明の第5の実施形態を説明する。
図7を参照して、本発明の第6の実施形態を説明する。
2 ゲート電極
3 ドレイン電極
5 フィールドプレート
10 基板
13 InAlN障壁層
14 GaNバッファ層
15 GaNチャネル層
16 InAlNキャップ層
17 InAlGaN障壁層
18 InAlGaNキャップ層
21 フィールドプレート膜
23 ゲート絶縁膜
24 側壁膜
101 ソース電極
102 ゲート電極
103 ドレイン電極
110 基板
111 GaNバッファ層
112 GaNチャネル層
113 InAlGaN障壁層
Claims (8)
- バッファ層として、基板上にGa面成長した、GaN、AlxGa1-xN(0<x≦1)またはInyGa1-yN(0<y≦1)があり、
その上に、チャネル層のGaN、AlxGa1-xN(0<x≦1)またはInyGa1-yN(0<y≦1)があり、
その上に障壁層(In1-zAlz)tGa1-tN(0<z≦1,0<t≦1)があり、
その上にキャップ層(In1-pAlp)qGa1-qN(0<p≦1,0<q≦1)があり、
キャップ層上にオーミック接触する、ソース電極およびドレイン電極を備え、
ソース電極とドレイン電極の間に、障壁層に接するゲート部を備える半導体装置であって、
障壁層は、自発分極とピエゾ分極が打ち消しあい、ゲート直下の障壁層とチャネル層の界面に二次元電子ガスを発生させない組成を有し、
キャップ層は、バッファ層と格子整合し、自発分極により、障壁層とチャネル層の界面に二次元電子ガスを発生させる組成を有する
ことを特徴とする半導体装置。 - バッファ層として、基板上にGa面成長した、GaN、AlxGa1-xN(0<x≦1)またはInyGa1-yN(0<y≦1)があり、
その上に、チャネル層のGaN、AlxGa1-xN(0<x≦1)またはInyGa1-yN(0<y≦1)があり、
その上に障壁層In1-rAlrN(0≦r≦1)があり、
その上にキャップ層In1-sAlsN(0≦s≦1)があり、
キャップ層上にオーミック接触する、ソース電極およびドレイン電極を備え、
ソース電極とドレイン電極の間に、障壁層と接するゲート部を備える半導体装置であって、
障壁層は、自発分極とピエゾ分極が打ち消しあい、ゲート直下の障壁層とチャネル層の界面に二次元電子ガスを発生させない組成を有し、
キャップ層は、バッファ層と格子整合し、自発分極により、バッファ層と障壁層の界面に二次元電子ガスを発生させる組成を有する
ことを特徴とする半導体装置。 - バッファ層が、基板上にGa面成長した、GaNであり、
障壁層(In1-zAlz)tGa1-tNにおけるzは、0<z≦0.74であり、
キャップ層(In1-pAlp)qGa1-qNにおけるpは、0.77≦p≦0.85である
ことを特徴とする請求項1に記載の半導体装置。 - バッファ層が、基板上にGa面成長した、GaNであり、
障壁層In1-rAlrNのAl組成rは、0<r≦0.74であり、
キャップ層In1-sAlsNのAl組成sは、0.77≦s≦0.85である
ことを特徴とする請求項2に記載の半導体装置。 - バッファ層が、基板上にGa面成長した、GaNであり、
チャネル層が、GaNであり、
障壁層(In1-zAlz)tGa1-tNにおけるzは、0.62≦z≦0.74であり、
キャップ層(In1-pAlp)qGa1-qNにおけるpは、0.77≦p≦0.85である
ことを特徴とする請求項3に記載の半導体装置。 - バッファ層が、基板上にGa面成長した、GaNであり、
チャネル層が、GaNであり、
障壁層In1-rAlrNのAl組成rは、0.62≦r≦0.74であり、
キャップ層In1-sAlsNのAl組成sは、0.77≦s≦0.85である
ことを特徴とする請求項4に記載の半導体装置。 - ゲート部の構造は、
障壁層に接して、金属−絶縁体−半導体で構成されるMISゲート電極である
ことを特徴とする請求項1−6のいずれか一項に記載の半導体装置。 - ゲート部の構造は、
障壁層にショットキ接合するゲート電極である
ことを特徴とする請求項1−6のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007215895A JP5417693B2 (ja) | 2007-08-22 | 2007-08-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007215895A JP5417693B2 (ja) | 2007-08-22 | 2007-08-22 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009049288A true JP2009049288A (ja) | 2009-03-05 |
JP5417693B2 JP5417693B2 (ja) | 2014-02-19 |
Family
ID=40501221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007215895A Expired - Fee Related JP5417693B2 (ja) | 2007-08-22 | 2007-08-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5417693B2 (ja) |
Cited By (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010064362A1 (ja) * | 2008-12-05 | 2010-06-10 | パナソニック株式会社 | 電界効果トランジスタ |
JP2011003882A (ja) * | 2009-05-20 | 2011-01-06 | Ngk Insulators Ltd | エピタキシャル基板の製造方法 |
JP2011066034A (ja) * | 2009-09-15 | 2011-03-31 | Ngk Insulators Ltd | 半導体素子用エピタキシャル基板、ショットキー接合構造、およびショットキー接合構造の漏れ電流抑制方法 |
WO2011071598A2 (en) | 2009-12-07 | 2011-06-16 | Intel Corporation | Quantum-well-based semiconductor devices |
JP2011124246A (ja) * | 2009-12-08 | 2011-06-23 | Mitsubishi Electric Corp | ヘテロ接合電界効果型トランジスタ及びその製造方法 |
JP2011142182A (ja) * | 2010-01-06 | 2011-07-21 | Sharp Corp | 電界効果トランジスタ |
JP2011181893A (ja) * | 2009-12-10 | 2011-09-15 | Internatl Rectifier Corp | 高導電性のソース/ドレイン接点を有するiii族窒化物トランジスタ及びその製造方法 |
JP2011216889A (ja) * | 2010-03-31 | 2011-10-27 | Triquint Semiconductor Inc | 凹部バリア層を備えた高電子移動度トランジスタ |
CN102651393A (zh) * | 2011-02-25 | 2012-08-29 | 富士通株式会社 | 化合物半导体器件及其制造方法 |
JP2012178495A (ja) * | 2011-02-28 | 2012-09-13 | Renesas Electronics Corp | 半導体装置 |
KR101205872B1 (ko) | 2011-05-09 | 2012-11-28 | 삼성전자주식회사 | 질화갈륨계 반도체 소자 및 그 제조 방법 |
WO2013027190A1 (en) | 2011-08-23 | 2013-02-28 | Visic Technologies Ltd. | Field effect power transistors |
KR101264528B1 (ko) | 2010-11-02 | 2013-05-14 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
JP2013225621A (ja) * | 2012-04-23 | 2013-10-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
KR101340240B1 (ko) | 2011-09-01 | 2013-12-10 | 후지쯔 가부시끼가이샤 | 반도체 장치 |
CN103715235A (zh) * | 2014-01-09 | 2014-04-09 | 苏州能屋电子科技有限公司 | 具有背面场板结构的增强型mis-hemt器件及其制备方法 |
CN103715257A (zh) * | 2014-01-09 | 2014-04-09 | 苏州能屋电子科技有限公司 | 具有背面场板结构的hemt器件及其制备方法 |
CN103730360A (zh) * | 2014-01-09 | 2014-04-16 | 苏州能屋电子科技有限公司 | 具有背面场板结构的增强型hemt器件及其制备方法 |
WO2014097526A1 (ja) * | 2012-12-20 | 2014-06-26 | パナソニック株式会社 | 電界効果トランジスタおよびその製造方法 |
US8872232B2 (en) | 2011-02-25 | 2014-10-28 | Fujitsu Limited | Compound semiconductor device and method for manufacturing the same |
JP2015095483A (ja) * | 2013-11-08 | 2015-05-18 | 住友電気工業株式会社 | Iii族窒化物半導体デバイス |
JP2015165530A (ja) * | 2014-03-03 | 2015-09-17 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
US9391142B2 (en) | 2014-03-11 | 2016-07-12 | Kabushiki Kaisha Toshiba | Semiconductor device |
CN106981514A (zh) * | 2017-05-25 | 2017-07-25 | 中国电子科技集团公司第十三研究所 | 基于纳米沟道的凹槽栅增强型GaN晶体管器件 |
CN109346522A (zh) * | 2018-11-21 | 2019-02-15 | 芜湖启迪半导体有限公司 | 一种半导体结构及其形成方法 |
CN109560135A (zh) * | 2018-11-21 | 2019-04-02 | 芜湖启迪半导体有限公司 | 一种半导体结构及其形成方法 |
CN110875387A (zh) * | 2018-08-29 | 2020-03-10 | 台湾积体电路制造股份有限公司 | 半导体器件和用于形成半导体器件的方法 |
CN111162161A (zh) * | 2020-01-10 | 2020-05-15 | 深圳第三代半导体研究院 | 一种基于GaN/rGO的红外位置传感器、制备方法及检测方法 |
CN113066851A (zh) * | 2021-03-09 | 2021-07-02 | 吉林大学 | 一种InAlGaN/GaN异质结结构及其生长方法 |
CN113707718A (zh) * | 2021-07-27 | 2021-11-26 | 华为技术有限公司 | 功率器件及其制备方法、电子装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007158143A (ja) * | 2005-12-07 | 2007-06-21 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合型電界効果トランジスタ |
WO2007069601A1 (ja) * | 2005-12-14 | 2007-06-21 | Nec Corporation | 電界効果トランジスタ |
JP2007165719A (ja) * | 2005-12-15 | 2007-06-28 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体素子 |
-
2007
- 2007-08-22 JP JP2007215895A patent/JP5417693B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007158143A (ja) * | 2005-12-07 | 2007-06-21 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合型電界効果トランジスタ |
WO2007069601A1 (ja) * | 2005-12-14 | 2007-06-21 | Nec Corporation | 電界効果トランジスタ |
JP2007165719A (ja) * | 2005-12-15 | 2007-06-28 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体素子 |
Cited By (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010064362A1 (ja) * | 2008-12-05 | 2010-06-10 | パナソニック株式会社 | 電界効果トランジスタ |
JP2011003882A (ja) * | 2009-05-20 | 2011-01-06 | Ngk Insulators Ltd | エピタキシャル基板の製造方法 |
JP2011066034A (ja) * | 2009-09-15 | 2011-03-31 | Ngk Insulators Ltd | 半導体素子用エピタキシャル基板、ショットキー接合構造、およびショットキー接合構造の漏れ電流抑制方法 |
JP2013509735A (ja) * | 2009-12-07 | 2013-03-14 | インテル コーポレイション | 量子井戸型半導体装置 |
KR101780219B1 (ko) | 2009-12-07 | 2017-09-21 | 인텔 코포레이션 | 양자 우물 기반 반도체 디바이스를 형성하는 방법 |
CN105226092A (zh) * | 2009-12-07 | 2016-01-06 | 英特尔公司 | 基于量子阱的半导体器件 |
KR101735763B1 (ko) | 2009-12-07 | 2017-05-29 | 인텔 코포레이션 | 양자 우물 기반 반도체 디바이스를 형성하는 방법 |
EP2510547A4 (en) * | 2009-12-07 | 2015-06-17 | Intel Corp | SEMICONDUCTOR DEVICES ON QUANTUM BASE BASE |
WO2011071598A2 (en) | 2009-12-07 | 2011-06-16 | Intel Corporation | Quantum-well-based semiconductor devices |
CN105226092B (zh) * | 2009-12-07 | 2019-08-09 | 英特尔公司 | 基于量子阱的半导体器件 |
KR20140039090A (ko) * | 2009-12-07 | 2014-03-31 | 인텔 코포레이션 | 양자 우물 기반 반도체 디바이스 |
KR101655953B1 (ko) * | 2009-12-07 | 2016-09-08 | 인텔 코포레이션 | 양자 우물 기반 반도체 디바이스 |
JP2011124246A (ja) * | 2009-12-08 | 2011-06-23 | Mitsubishi Electric Corp | ヘテロ接合電界効果型トランジスタ及びその製造方法 |
JP2011181893A (ja) * | 2009-12-10 | 2011-09-15 | Internatl Rectifier Corp | 高導電性のソース/ドレイン接点を有するiii族窒化物トランジスタ及びその製造方法 |
JP2011142182A (ja) * | 2010-01-06 | 2011-07-21 | Sharp Corp | 電界効果トランジスタ |
JP2011216889A (ja) * | 2010-03-31 | 2011-10-27 | Triquint Semiconductor Inc | 凹部バリア層を備えた高電子移動度トランジスタ |
KR101264528B1 (ko) | 2010-11-02 | 2013-05-14 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
US8765554B2 (en) | 2011-02-25 | 2014-07-01 | Fujitsu Limited | Compound semiconductor device and method for manufacturing the same |
US8872232B2 (en) | 2011-02-25 | 2014-10-28 | Fujitsu Limited | Compound semiconductor device and method for manufacturing the same |
CN102651393A (zh) * | 2011-02-25 | 2012-08-29 | 富士通株式会社 | 化合物半导体器件及其制造方法 |
JP2012178495A (ja) * | 2011-02-28 | 2012-09-13 | Renesas Electronics Corp | 半導体装置 |
KR101205872B1 (ko) | 2011-05-09 | 2012-11-28 | 삼성전자주식회사 | 질화갈륨계 반도체 소자 및 그 제조 방법 |
EP2748855A4 (en) * | 2011-08-23 | 2015-05-06 | Visic Technologies Ltd | FIELD EFFECT POWER TRANSISTORS |
WO2013027190A1 (en) | 2011-08-23 | 2013-02-28 | Visic Technologies Ltd. | Field effect power transistors |
US9130028B2 (en) | 2011-08-23 | 2015-09-08 | Visic Technologies Ltd. | Field effect power transistors |
KR101340240B1 (ko) | 2011-09-01 | 2013-12-10 | 후지쯔 가부시끼가이샤 | 반도체 장치 |
JP2013225621A (ja) * | 2012-04-23 | 2013-10-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US10128363B2 (en) | 2012-12-20 | 2018-11-13 | Panasonic Intellectual Property Management Co., Ltd. | Field effect transistor |
WO2014097526A1 (ja) * | 2012-12-20 | 2014-06-26 | パナソニック株式会社 | 電界効果トランジスタおよびその製造方法 |
JPWO2014097526A1 (ja) * | 2012-12-20 | 2017-01-12 | パナソニックIpマネジメント株式会社 | 電界効果トランジスタおよびその製造方法 |
JP2015095483A (ja) * | 2013-11-08 | 2015-05-18 | 住友電気工業株式会社 | Iii族窒化物半導体デバイス |
CN103715235A (zh) * | 2014-01-09 | 2014-04-09 | 苏州能屋电子科技有限公司 | 具有背面场板结构的增强型mis-hemt器件及其制备方法 |
CN103730360A (zh) * | 2014-01-09 | 2014-04-16 | 苏州能屋电子科技有限公司 | 具有背面场板结构的增强型hemt器件及其制备方法 |
CN103715257A (zh) * | 2014-01-09 | 2014-04-09 | 苏州能屋电子科技有限公司 | 具有背面场板结构的hemt器件及其制备方法 |
JP2015165530A (ja) * | 2014-03-03 | 2015-09-17 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
US9391142B2 (en) | 2014-03-11 | 2016-07-12 | Kabushiki Kaisha Toshiba | Semiconductor device |
CN106981514B (zh) * | 2017-05-25 | 2023-07-18 | 中国电子科技集团公司第十三研究所 | 基于纳米沟道的凹槽栅增强型GaN晶体管器件 |
CN106981514A (zh) * | 2017-05-25 | 2017-07-25 | 中国电子科技集团公司第十三研究所 | 基于纳米沟道的凹槽栅增强型GaN晶体管器件 |
CN110875387A (zh) * | 2018-08-29 | 2020-03-10 | 台湾积体电路制造股份有限公司 | 半导体器件和用于形成半导体器件的方法 |
CN110875387B (zh) * | 2018-08-29 | 2024-02-23 | 台湾积体电路制造股份有限公司 | 半导体器件和用于形成半导体器件的方法 |
CN109560135A (zh) * | 2018-11-21 | 2019-04-02 | 芜湖启迪半导体有限公司 | 一种半导体结构及其形成方法 |
CN109346522A (zh) * | 2018-11-21 | 2019-02-15 | 芜湖启迪半导体有限公司 | 一种半导体结构及其形成方法 |
CN109560135B (zh) * | 2018-11-21 | 2024-02-09 | 芜湖启迪半导体有限公司 | 一种半导体结构及其形成方法 |
CN109346522B (zh) * | 2018-11-21 | 2024-02-09 | 芜湖启迪半导体有限公司 | 一种半导体结构及其形成方法 |
CN111162161A (zh) * | 2020-01-10 | 2020-05-15 | 深圳第三代半导体研究院 | 一种基于GaN/rGO的红外位置传感器、制备方法及检测方法 |
CN113066851A (zh) * | 2021-03-09 | 2021-07-02 | 吉林大学 | 一种InAlGaN/GaN异质结结构及其生长方法 |
CN113707718A (zh) * | 2021-07-27 | 2021-11-26 | 华为技术有限公司 | 功率器件及其制备方法、电子装置 |
CN113707718B (zh) * | 2021-07-27 | 2023-11-03 | 华为技术有限公司 | 功率器件及其制备方法、电子装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5417693B2 (ja) | 2014-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5417693B2 (ja) | 半導体装置 | |
JP4221697B2 (ja) | 半導体装置 | |
JP5621006B2 (ja) | 金属及びシリコンの交互層を含むコンタクト構造体並びに関連デバイスの形成方法 | |
JP5400266B2 (ja) | 電界効果トランジスタ | |
US8896122B2 (en) | Semiconductor devices having gates including oxidized nickel | |
JP5758880B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
KR20060112228A (ko) | 전계 효과 트랜지스터 | |
TWI621265B (zh) | 半導體裝置及其製作方法 | |
JP2005085852A (ja) | 半導体電子デバイス | |
JP6649208B2 (ja) | 半導体装置 | |
JP2013538459A (ja) | 半導体コンタクトの形成方法及び関連する半導体デバイス | |
US8633514B2 (en) | Group III nitride semiconductor wafer and group III nitride semiconductor device | |
US10332975B2 (en) | Epitaxial substrate for semiconductor device and method for manufacturing same | |
JP2012169470A (ja) | 半導体装置およびその製造方法 | |
JP2015192004A (ja) | ドレイン電流密度・相互コンダクタンスを大幅に改善したリセス構造のmis型ノーマリオフhemt素子 | |
TWI790291B (zh) | 半導體功率元件 | |
TWI728165B (zh) | 三族氮化物高速電子遷移率場效應電晶體元件 | |
TWI662700B (zh) | 半導體單元 | |
US10910489B2 (en) | Semiconductor device | |
JP2012064977A (ja) | Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス | |
JP7231826B2 (ja) | 半導体装置、半導体装置の製造方法及び電子装置 | |
JP2012049169A (ja) | 窒化物半導体装置およびその製造方法 | |
JP2010177416A (ja) | 窒化物半導体装置 | |
JP2009004421A (ja) | 半導体装置 | |
KR20150095318A (ko) | 반도체 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130621 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131104 |
|
LAPS | Cancellation because of no payment of annual fees |