JP2009021366A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009021366A
JP2009021366A JP2007182499A JP2007182499A JP2009021366A JP 2009021366 A JP2009021366 A JP 2009021366A JP 2007182499 A JP2007182499 A JP 2007182499A JP 2007182499 A JP2007182499 A JP 2007182499A JP 2009021366 A JP2009021366 A JP 2009021366A
Authority
JP
Japan
Prior art keywords
electrode pad
semiconductor chip
wiring board
insulating film
electrode pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007182499A
Other languages
English (en)
Inventor
Yoshinori Miyaki
美典 宮木
Narihisa Sato
斉尚 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007182499A priority Critical patent/JP2009021366A/ja
Publication of JP2009021366A publication Critical patent/JP2009021366A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】実装信頼性を確保しながら放熱性を向上することができる半導体パッケージを得る。
【解決手段】配線基板１１の主面に半導体チップ１６が搭載されている。配線基板１１の裏面において、半導体チップ１６に対して平面的に内側の領域に、複数の第１電極パッド２１が配置されている。配線基板１１の裏面において、半導体チップ１６に対して平面的に外側の領域に、複数の第２電極パッド２２が配置されている。配線基板１１の裏面に絶縁膜２３が設けられている。第１，第２電極パッド２１，２２は、絶縁膜２３に設けられた第１，第２開口部２８，２９からそれぞれ露出している。そして、第１電極パッド２１の周縁は絶縁膜２３で覆われている。一方、第２電極パッド２２の外形は第２開口部２９よりも小さい。
【選択図】図１

Description

本発明は、ＢＧＡ（Ball Grid Array）タイプの半導体パッケージ（半導体装置）に関し、特に実装信頼性を確保しながら放熱性を向上することができる半導体パッケージに関するものである。
ＢＧＡタイプの半導体パッケージは配線基板の一面に電極パッドが設けられ、この電極パッドに半田ボールが接合される。そして、この半田ボールを介して半導体パッケージ（半導体装置）は実装基板に実装される。このような半導体パッケージの電極パッド構造としてＳＭＤ(Solder Mask defined)構造とＮＳＭＤ(Non-Solder Mask defined)構造がある。
このようなＳＭＤ構造やＮＳＭＤ構造の電極パッドを適用した半導体パッケージは、例えば特開２００５−２５２０７４号公報（特許文献１参照）に開示されている。
また、ＳＭＤ構造とＮＳＭＤ構造のそれぞれの特徴を１つの電極パッドに対して適用する技術は、例えば特開２００１−２３０５１３号公報（特許文献２参照）に開示されている。
特開２００５−２５２０７４号公報 特開２００１−２３０５１３号公報
本願発明者の検討によれば、ＳＭＤ構造とＮＳＭＤ構造のそれぞれには、以下で説明する課題があることがわかった。
まず、図１４はＳＭＤ構造を示す断面図であり、図１５はその上面図である。配線基板１０１の裏面に電極パッド１０２が設けられている。この電極パッド１０２の一部は、絶縁膜１０３に設けられた開口部１０４から露出し、この露出面において半田ボール１０５と接合している。そして、電極パッド１０２の周縁は絶縁膜１０３で覆われている。このようなＳＭＤ構造では、電極パッド１０２を半田ボール１０５との接合面よりも大きくすることができるため、半導体チップから、配線基板の裏面の配線（配線パターン）、電極パッド１０２及び半田ボール１０５を介して実装基板へと続く放熱経路の幅を相対的に広く（太く）することができ、熱抵抗を下げることができる。しかし、電極パッド１０２の露出面（電極パッドの上面の一部）しか半田ボール１０５と接合されないため、半導体パッケージと実装基板の熱膨張係数の差に起因した平面方向（水平方向）の応力（温度サイクルストレス）に弱い。詳細に説明すると、半導体パッケージと実装基板のそれぞれの熱膨張係数は互いに異なるため、半導体パッケージを実装基板に実装する際のリフロー処理による熱の影響で、半導体パッケージと実装基板のそれぞれに膨張・収縮作用が働くが、熱膨張係数が異なることから、この膨張・収縮率が異なり、半田ボールに対して水平方向における応力が働く。しかし、図１４に示すようなＳＭＤ構造の場合、半田ボール１０５は電極パッド１０２の上面の一部としか接合していないため、水平方向の応力が半田ボール１０５に生じると、半田ボール１０５の接合部付近に応力が集中し、クラックが発生し易いことがわかった。
一方、図１６はＮＳＭＤ構造を示す断面図であり、図１７（図面が間違っている。引き出し配線がない。）はその上面図である。配線基板１０１の裏面に電極パッド１０６が設けられている。この電極パッド１０６の上面と側面は、絶縁膜１０３に設けられた開口部１０７から露出し、この露出面（上面および側面）において半田ボール１０５と接合している。そして、電極パッド１０６の外形は開口部１０７の径よりも小さい。このようなＮＳＭＤ構造では、半田ボール１０５が電極パッド１０６の上面だけでなく側面部にも回り込むため、平面方向の応力（温度サイクルストレス）に強く、実装信頼性を確保することができる。しかし、電極パッド１０６を絶縁膜１０３の開口部１０７の径よりも小さくするため、電極パッド１０６と配線基板の裏面に形成された配線（配線パターン）とを繋ぐ配線（連結部）１０８は、図１７に示すように、相対的に細く形成される。そのため、半導体チップから、配線基板の裏面の配線（配線パターン）、連結部１０８、電極パッド１０６及び半田ボール１０５を介して実装基板へと続く放熱経路の幅が、連結部１０８において相対的に狭く（細く）なり、熱抵抗が高くなってしまう。また、ＮＳＭＤ構造は、電極パッド１０６の周縁部が絶縁膜１０３で覆われていないため、上下方向（垂直方向）における応力への耐性は、ＳＭＤ構造に比べて低い。そのため、例えば半導体装置が落下した際に生じる垂直方向における応力には、ＳＭＤ構造に比べて弱いことがわかった。
高温領域と低温領域の差が大きい環境で使用される高信頼性の半導体パッケージの場合、垂直方向における耐応力性よりも、半導体パッケージと実装基板の熱膨張係数の差に起因した平面方向の応力に対する耐応力性が要求される。そこで、例えば前記特許文献１に示すように、半導体パッケージの電極パッド構造としては、ＮＳＭＤ構造を基準として採用し、さらに耐応力性も考慮して、半導体パッケージの外周部にはＳＭＤ構造を採用するという技術が提案されていた。
また、最外周列の電極パッドのみＳＭＤ構造とし、他の電極パッドをＮＳＭＤ構造とした半導体パッケージも提案されている（例えば、特許文献１参照）。
しかしながら、半導体装置の高機能化に伴って半導体チップの消費電力は１Ｗ以上に増加している。これにより、半導体チップからの発熱量も増大する。また、高温領域と低温領域の差が大きい環境で使用される高信頼性の半導体パッケージの場合、環境温度が頻繁に変動するため、実装時又は実装後の水平方向における耐応力性も要求される。そのため、前記特許文献１のように膨張・収縮作用に対する水平方向における耐応力性を向上するだけでなく、耐応力性も考慮しながら半導体チップから発生する熱を効率良く放熱できる半導体パッケージが要求されている。そのため、ＮＳＭＤ構造の電極パッドを基準とした前記特許文献１の技術では、半導体パッケージの放熱性が劣化するという問題がある。
また、半導体パッケージと実装基板の熱膨張係数の差に起因した平面方向の応力（温度サイクルストレス）は半導体パッケージの外周部に行くほど大きくなる。従って、特許文献１のように、最外周列の電極パッドを平面方向の応力に弱いＳＭＤ構造にすると、実装信頼性を確保することができない。
また、上記したＳＭＤ構造とＮＳＭＤ構造のそれぞれの特徴を考慮して、前記特許文献２のように、１つの電極パッドに対してＳＭＤ構造とＮＳＭＤ構造のそれぞれの構成を適用することも考えられるが、この場合、電極パッドの周縁部は絶縁膜から露出される部分も存在させることになり、放熱経路の幅を十分に広く（太く）することは困難である。また、このような電極パッドを半導体パッケージに適用した場合、半導体パッケージの外周部に対しても適用されることになる。そのため、ＳＭＤ構造の特徴も考慮して電極パッドの周縁部の一部を絶縁膜で覆った構成では、半田ボールとの接合面積がＮＳＭＤ構造と比べ少なくなり、平面方向における耐応力性を向上させることが困難となり、実装信頼性を確保することができない。
本発明は、上述のような課題を解決するためになされたもので、その目的は、実装信頼性を確保しながら放熱性を向上することができる半導体パッケージを得るものである。
本発明の一実施例に係る半導体装置は、主面及び裏面を有する配線基板と、配線基板の主面に搭載された半導体チップと、配線基板の裏面において、半導体チップに対して平面的に内側の領域に配置された複数の第１電極パッドと、配線基板の裏面において、半導体チップに対して平面的に外側の領域に配置された複数の第２電極パッドと、配線基板の裏面に設けられた絶縁膜とを備える。第１，２電極パッドは、絶縁膜に設けられた第１，２開口部からそれぞれ露出する。第１電極パッドの周縁は絶縁膜で覆われている。第２電極パッドの外形は第２開口部よりも小さい。
この実施例によれば、半導体装置の実装信頼性を確保しながら放熱性を向上することができる。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体パッケージを示す断面図であり、図２は上面図、図３は下面図である。この半導体パッケージは、高温領域と低温領域の差が大きい環境で使用される高信頼性の半導体パッケージであり、その使用環境は−４０℃〜＋１２５℃である。
配線基板１１は、互いに反対側に位置する主面及び裏面を有する。配線基板１１としては、例えば、ガラス繊維にエポキシ系又はポリイミド系の樹脂を含浸させた樹脂基板からなるコア材が用いられている。樹脂基板からなるコア材を主体とする配線基板１１は、１５×１０−６／Ｋ程度の線膨張係数を有する。
この配線基板１１の主面に、Ｃｕなどの金属膜で形成されたボンディングパッド１２及びベタパターン１３が設けられている。ボンディングパッド１２は絶縁膜（ソルダレジスト膜）１４に設けられた開口部１５から露出している。そして、配線基板１１の主面の中央部のベタパターン１３上に、平面形状が四角形の半導体チップ１６が搭載されている。半導体チップ１６は、シリコンからなる半導体基板を主体とし、３×１０−６／Ｋ程度の線膨張係数を有する。
この半導体チップ１６とボンディングパッド１２はＡｕワイヤ１７により接続されている。これらの半導体チップ１６やＡｕワイヤ１７等はモールド樹脂１８で封止されている。モールド樹脂１８としては、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたビフェニール系の熱硬化性樹脂が用いられている。
配線基板１１の裏面において、半導体チップ１６に対して平面的に内側の領域に複数の第１電極パッド２１が配置され、半導体チップ１６に対して平面的に外側の領域に複数の第２電極パッド２２が配置されている。第１電極パッド２１と第２電極パッド２２の間隔は、図１に示すように、第１電極パッド２２、又は第２電極パッド２２のそれぞれの幅以上である。また、配線基板１１の裏面には、これら複数の電極パッド２１，２２と繋がる複数の配線（配線パターン）が形成されており、この複数の配線を保護するための絶縁膜（ソルダレジスト膜）２３が設けられている。また、絶縁膜２３の開口部から露出した第１，第２電極パッド２１，２２には半田ボール（外部端子）２４が接合されている。絶縁膜１４，２３としては、例えば、二液性アルカリ現像液型ソルダーレジストインキ、又は熱硬化型一液性ソルダーレジストインキからなる絶縁膜が用いられている。半田ボール２４は、Ｓｎ（錫）−Ｐｂ（鉛）組成や、環境汚染問題対策を考慮したＳｎ（錫）−Ａｇ（銀）−Ｃｕ（銅）組成等の半田材からなる。
また、ベタパターン１３はスルーホール２５を介して第１電極パッド２１に接続されている。そして、ボンディングパッド１２は配線２６及びスルーホール２７および配線基板の裏面に形成された配線を介して第２電極パッド２２に接続されている。
第１，第２電極パッド２１，２２は、絶縁膜２３に設けられた第１，第２開口部２８，２９からそれぞれ露出している。そして、第１電極パッド２１の周縁は絶縁膜２３で覆われている。従って、第１電極パッド２１はＳＭＤ構造である。一方、第２電極パッド２２の外形は第２開口部２９よりも小さい。従って、第２電極パッド２２はＮＳＭＤ構造である。このとき、図１ではＮＳＭＤ構造の第２電極パッド２２の周囲に形成された絶縁膜２３と表面の高さが同じように記載しているが、ＳＭＤ構造の第1電極パッド２１は、第1電極パッド２１の周縁部を絶縁膜２３が覆う構成のため、電極パッド部の詳細な構成としては、図示しないが絶縁膜２３がＮＳＭＤ構造側の絶縁膜２３よりも迫り出している。
図４は、図３の点線で囲った領域Ａを拡大した図である。配線基板１１の中央部に４×４個の半田ボール２４が並べられている。このうち四隅の半田ボール２４と接続される第１電極パッド２１を電源Ｖｃｃに接続されたベタパターンとし、他の半田ボール２４と接続される第１電極パッド２１をＧＮＤに接続されたベタパターンとする。
図５は、本発明の実施の形態１に係る半導体パッケージを実装基板に実装した状態を示す断面図である。実装基板３１は、コア材３２と、このコア材３２の主面に設けられたＣｕなどからなる電極パッド３３と、コア材３２の主面及び裏面に設けられた絶縁膜３４とを有する。コア材３２としては、例えば、ガラス繊維にエポキシ系又はポリイミド系の樹脂を含浸させた樹脂基板が用いられている。絶縁膜３４としては、例えば、二液性アルカリ現像液型ソルダーレジストインキ、又は熱硬化型一液性ソルダーレジストインキからなる絶縁膜が用いられている。
電極パッド３３は絶縁膜３４に設けられた開口部３５から露出している。コア材３２として、例えば、ガラス繊維にエポキシ系又はポリイミド系の樹脂を含浸させた樹脂基板を用いる。絶縁膜３４として、例えば、二液性アルカリ現像液型ソルダーレジストインキ、又は熱硬化型一液性ソルダーレジストインキからなる絶縁膜を用いる。
以上説明したように、本実施の形態では、半導体チップ１６に対して平面的に内側の領域において、複数の電極パッドを設けている。そのため、ベタパターン１３、スルーホール２５、第１電極パッド２１及び半田ボール２４を介すことで、半導体チップ１６から発生した熱を、半導体チップ１６の外周部に経由させるよりも短い距離で実装基板３１に伝搬させることができるため、放熱効果を向上することができる。また、半導体チップ１６と平面的に重なる領域内に設けられた複数の電極パッドの構造としてＳＭＤ構造を採用することで、半導体チップ１６からベタパターン１３、スルーホール２５、第１電極パッド２１及び半田ボール２４を介して実装基板３１へと続く放熱経路の熱抵抗を下げることができる。従って、半導体パッケージの放熱性を向上することができる。
また、高温領域と低温領域の差が大きい環境で使用される高信頼性の半導体パッケージの場合、半導体パッケージと実装基板の熱膨張係数の差に起因した平面方向の応力（温度サイクルストレス）が半田ボールに集中する。しかしながら、この平面方向の応力は半導体パッケージの外周部に行くほど大きくなるが、本実施の形態では、半導体チップ１６に対して平面的に外側の領域において電極パッド構造として平面方向の応力に強いＮＳＭＤ構造を採用している。すなわち、半導体パッケージの外周部に設けられた複数の電極パッドの構造としてＮＳＭＤ構造を採用している。このため、応力が半田ボールに集中したとしても、図６に示すように、半田ボール２４は電極パッド２２，３３に対してずれるように変動することが可能となるため、耐応力性を向上することができ、実装信頼性を確保することができる。
また、実装基板３１の複数の電極パッド３３において、図５に示すように、半導体パッケージの中央部に設けられた第1電極パッド２１と対応する位置に設けられた電極パッド３３もＳＭＤ構造にすることで、半導体パッケージ内の半導体チップ１６から発生した熱を、実装基板３１に効率良く伝えるだけでなく、実装基板３１に放熱された熱を、半導体パッケージの直下に滞留させずに、半導体パッケージから離れた位置に効率良く放熱することが可能となる。
さらには、実装基板３１の複数の電極パッド３３において、図５に示すように、半導体パッケージの外周部に設けられた第２電極パッド２２と対応する位置に設けられた電極パッド３３もＮＳＭＤ構造にすることで、半導体パッケージと実装基板３１との間における実装強度をより向上することが可能である。
本発明の実施の形態１に係る半導体パッケージの製造方法について、図７に示すフローチャートを参照しながら説明する。
まず、図８に示すように、配線基板１１の主面の中央部のベタパターン１３上に、接着層（不図示）を用いて、平面形状が四角形の半導体チップ１６を搭載する（ステップＳ１）。
次に、図９に示すように、半導体チップ１６と配線基板１１の主面のボンディングパッド１２をＡｕワイヤ１７により接続する（ステップＳ２）。
次に、図１０に示すように、半導体チップ１６やＡｕワイヤ１７等をモールド樹脂１８で封止する（ステップＳ３）。モールド樹脂１８の形成方法としては、大量生産に好適なトランスファ・モールディング法を用いている。トランスファ・モールディング法とは、ポット、ランナー、樹脂注入ゲート、及びキャビティ等を備えた成形金型（モールド金型）を使用し、ポットからランナー及び樹脂注入ゲートを通してキャビティの内部に熱硬化性樹脂を注入して樹脂封止体を形成する方法である。そして、複数の製品形成領域を有する多数個取り配線基板を使用し、各製品形成領域に搭載された半導体チップを一括して樹脂封止する一括方式のトランスファ・モールディング法が採用されている。
次に、図１１に示すように、配線基板１１の裏面の第１，第２電極パッド２１，２２に半田ボール２４を接合する（ステップＳ４）。
最後に、図１２に示すように、ダイシングによって個々の半導体パッケージごとに個片化する（ステップＳ５）。以上の工程により、本実施の形態１に係る半導体パッケージが製造される。
実施の形態２．
図１３は、本発明の実施の形態２に係る半導体パッケージを示す断面図である。配線基板１１の裏面において、半導体チップ１６の端部と平面的に重なる位置に、複数の第３電極パッド４１が配置されている。第３電極パッド４１は、絶縁膜に設けられた第３開口部４２から露出している。第３電極パッド４１の外形は第３開口部４２よりも小さい。従って、第３電極パッド４１はＮＳＭＤ構造である。その他の構成は実施の形態１と同様である。
半導体チップ１６の端部と平面的に重なる位置は応力が集中する。これは、上記したように、半導体チップ１６がシリコンで構成されているのに対し、配線基板１１は例えば、ガラス繊維にエポキシ系又はポリイミド系の樹脂を含浸させた樹脂基板からなるコア材が用いられている。そのため、半導体チップ１６と配線基板１１のそれぞれの熱膨張係数が異なる。また、半導体チップ１６は、その主面を上方に向けて配線基板の主面上に搭載されている。言い換えると、半導体チップ１６の裏面は、配線基板１１の主面と接着材を介して接合されている。そのため、環境温度の変動により、この熱膨張係数の差に起因して、半導体チップ１６の端部と平面的に重なる位置に応力が集中し易い。この結果、この位置に電極パッドが設けられた場合、電極パッドや、この電極パッドに接合される半田ボールにまで応力が伸展する。
このとき、前記実施の形態１のように、半導体チップ１６の端部と平面的に重なる領域に電極パッドが設けられていない場合、又は中央部に設けられた第1電極パッド２１と外周部に設けられた第２電極パッド２２との間隔が、第1電極パッド２１（又は、第２電極パッド２２）の幅以上となるように複数の電極パッドが配置されていれば、応力が電極パッドに集中し難くなるが、本実施の形態２のように、更なる半導体装置の小型化が進んだ場合、又は搭載する半導体チップ１６のサイズが変更された場合には、電極パッドが半導体チップ１６の端部と平面的に重なることがある。
そこで、図１３に示すように、この位置に配置される第３電極パッド４１を応力に強いＮＳＭＤ構造にすることで、更に実装信頼性を確保することができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
本発明の実施の形態１に係る半導体パッケージを示す断面図である。 本発明の実施の形態１に係る半導体パッケージを示す上面図である。 本発明の実施の形態１に係る半導体パッケージを示す下面図である。 図３の点線で囲った領域Ａを拡大した図である。 本発明の実施の形態１に係る半導体パッケージを実装基板に実装した状態を示す断面図である。 膨張・収縮作用により半導体パッケージの電極パッドの位置と実装基板の電極パッドの位置とが平面的にずれた状態を示す断面図である。 本発明の実施の形態１に係る半導体パッケージの製造方法を説明するためのフローチャートである。 本発明の実施の形態１に係る半導体パッケージの製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体パッケージの製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体パッケージの製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体パッケージの製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体パッケージの製造方法を説明するための断面図である。 本発明の実施の形態２に係る半導体パッケージを示す断面図である。 ＳＭＤ構造を示す断面図である。 ＳＭＤ構造を示す上面図である。 ＮＳＭＤ構造を示す断面図である。 ＮＳＭＤ構造を示す上面図である。
符号の説明
１１ 配線基板
１６ 半導体チップ
２１ 第１電極パッド
２２ 第２電極パッド
２３ 絶縁膜
２８ 第１開口部
２９ 第２開口部
４１ 第３電極パッド
４２ 第３開口部

Claims (6)

  1. 主面と、前記主面と反対側の裏面を有する配線基板と、
    前記配線基板の主面に搭載された半導体チップと、
    前記配線基板の裏面において、前記半導体チップに対して平面的に内側の領域に配置された複数の第１電極パッドと、
    前記配線基板の裏面において、前記半導体チップに対して平面的に外側の領域に配置された複数の第２電極パッドと、
    前記配線基板の裏面に設けられた絶縁膜と、
    前記第１電極パッドおよび前記第２電極パッドのそれぞれに接続される複数の外部端子とを備え、
    前記第１，２電極パッドは、前記絶縁膜に設けられた第１，２開口部からそれぞれ露出し、
    前記第１電極パッドの周縁は前記絶縁膜で覆われ、
    前記第２電極パッドの外形は前記第２開口部よりも小さいことを特徴とする半導体装置。
  2. 前記半導体チップは、前記配線基板の主面の中央部に搭載されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１電極パッドと前記第２電極パッドの間隔は、前記第１電極パッド又は前記第２電極パッドの幅を有することを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記配線基板の裏面において、前記半導体チップの端部と平面的に重なる位置に配置された複数の第３電極パッドを更に備え、
    前記第３電極パッドは、前記絶縁膜に設けられた第３開口部から露出し、
    前記第３電極パッドの外形は前記第３開口部よりも小さいことを特徴とする請求項３に記載の半導体装置。
  5. 前記半導体チップの平面形状は四角形であることを特徴とする請求項４に記載の半導体装置。
  6. 前記複数の第１電極パッドは、電源又はＧＮＤ用の端子であることを特徴とする請求項１〜５の何れか１項に記載の半導体装置。
JP2007182499A 2007-07-11 2007-07-11 半導体装置 Pending JP2009021366A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007182499A JP2009021366A (ja) 2007-07-11 2007-07-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007182499A JP2009021366A (ja) 2007-07-11 2007-07-11 半導体装置

Publications (1)

Publication Number Publication Date
JP2009021366A true JP2009021366A (ja) 2009-01-29

Family

ID=40360763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007182499A Pending JP2009021366A (ja) 2007-07-11 2007-07-11 半導体装置

Country Status (1)

Country Link
JP (1) JP2009021366A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011021690A1 (ja) * 2009-08-20 2011-02-24 日本電気株式会社 互いに絶縁された金属性の電源側およびグランド側補強部材を有する半導体装置
US8963327B2 (en) 2012-05-11 2015-02-24 Renesas Electronics Corporation Semiconductor device including wiring board with semiconductor chip

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011021690A1 (ja) * 2009-08-20 2011-02-24 日本電気株式会社 互いに絶縁された金属性の電源側およびグランド側補強部材を有する半導体装置
US8547705B2 (en) 2009-08-20 2013-10-01 Nec Corporation Semiconductor device having power supply-side and ground-side metal reinforcing members insulated from each other
US8963327B2 (en) 2012-05-11 2015-02-24 Renesas Electronics Corporation Semiconductor device including wiring board with semiconductor chip

Similar Documents

Publication Publication Date Title
TWI529878B (zh) 集成電路封裝件及其裝配方法
JP5598787B2 (ja) 積層型半導体装置の製造方法
US8716861B2 (en) Semiconductor package having electrical connecting structures and fabrication method thereof
US20110074037A1 (en) Semiconductor device
US7675186B2 (en) IC package with a protective encapsulant and a stiffening encapsulant
JP2008159955A (ja) 電子部品内蔵基板
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US20120205802A1 (en) Printed circuit board and flip chip package using the same with improved bump joint reliability
US20090196003A1 (en) Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard
KR100324332B1 (ko) 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법
JP2006344898A (ja) 半導体装置及びその製造方法
US20080083981A1 (en) Thermally Enhanced BGA Packages and Methods
JP2009130048A (ja) 半導体装置及び電子装置
JP2009021366A (ja) 半導体装置
JP2005252074A (ja) 半導体装置及び電子装置
US20140099755A1 (en) Fabrication method of stacked package structure
JP4647673B2 (ja) 放熱型多穿孔半導体パッケージ
US9401345B2 (en) Semiconductor device package with organic interposer
JP4688443B2 (ja) 半導体装置の製造方法
JP2005243975A (ja) 半導体装置
JP5078631B2 (ja) 半導体装置
JP2011061055A (ja) 半導体装置の製造方法
KR100549299B1 (ko) 반도체패키지 및 그 제조 방법
JP2012079788A (ja) 半導体装置
KR20070007607A (ko) 솔더레지스트 댐을 갖는 수지 몰딩형 ｂｇａ 패키지

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20100521

Free format text: JAPANESE INTERMEDIATE CODE: A712