JP2011061055A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】生産性や低コスト性を維持しながら、配線基板の反りを低減できる半導体装置の製造方法を提供する。
【解決手段】ダイシングライン３０によって区画された複数のチップ搭載領域１ａを有する配線基板１の第１の面２０に反り抑制部材３１を形成するステップと、配線基板１の第１の面２０とは反対側の第２の面１０の各チップ搭載領域１ａ上に、それぞれ半導体チップ４１を搭載するステップと、半導体チップ４１を一括して樹脂封止し、配線基板１の第２の面１０に封止樹脂層５１を形成するステップと、配線基板１をダイシングライン３０に沿って切断し、それぞれが半導体チップ４１を含む複数の半導体装置２に分割するステップと、を含み、反り抑制部材３１を形成するステップが、封止樹脂層５１を形成するステップ中に配線基板１に生じる応力が実質的にゼロとなるように、反り抑制部材３１を配線基板１の第１の面１０に形成することを含んでいる。
【選択図】図４

Description

本発明は、半導体装置の製造方法に関する。

近年、携帯機器などの小型電子機器では、機器の小型化および高機能化に対応するために、回路基板上への半導体パッケージ（半導体装置）の高密度実装化の要求が高まっている。この要求を満たすために、例えばＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｌｌａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）など、非常に小型の半導体パッケージが用いられている。さらには、高密度化のためのパッケージ技術として、複数の半導体パッケージが積層されたＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）や、半導体パッケージ内にさらに別の半導体パッケージが内包されたＰｉＰ（Ｐａｃｋａｇｅ ｉｎ Ｐａｃｋａｇｅ）などが用いられている。

上述のような半導体パッケージでは、生産性の観点から、半導体チップの封止方法として、ＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐｒｏｃｅｓｓ）方法が主流となっている。この方法では、配線基板に搭載された複数の半導体チップを一括して樹脂封止した後、配線基板をダイシングラインに沿って切断して分割することで、それぞれが半導体チップを含む複数の半導体パッケージが同時に形成される。この方法によれば、複数の半導体チップを一括して封止することで、封止時間を短縮でき、半導体装置の生産性を向上させることが可能となる。また、一度に多数の半導体装置を製造できるため、製造コストの面からも有利である。

一方で、この封止方法には、配線基板と半導体チップを封止する封止樹脂層との熱膨張差によって、配線基板に凹反り（配線基板の端部が封止樹脂層側に反り上がる状態）が発生しやすいという問題がある。この反りによって、半導体パッケージを回路基板（マザーボード）や他の半導体パッケージに実装する際に、端子間に接合不具合が発生したり、反り特性を考慮したパッケージ設計が必要となることで、開発コストが増加したりする。そのため、上述の一括封止方式の封止方法においては、この反りを低減することが大きな課題となる。

配線基板の反りを低減する１つの方法として、前述の熱膨張差に起因して配線基板に生じる応力（熱応力）を相殺または緩和する方法がある。例えば、特許文献１および特許文献２には、封止樹脂層のダイシングラインに沿って溝を形成することで、配線基板の熱応力を緩和して、反りを低減する方法が提案されている。

特開２００２−１１０７１８号公報 特開２００５−３３３０４４号公報

上述の方法では、ダイシングラインに沿って溝を形成するために、モールド金型のダイシングラインに対応する位置に凸部を設けている。そのため、パッケージサイズ、すなわちダイシングライン上の溝のパターンを変更するごとに、モールド金型を変更しなければならず、このことは、生産性や製造コストの面から好ましくない。したがって、半導体装置の製造方法において、生産性や低コスト性を維持しながら、配線基板の反りを低減することが求められている。

上述した課題を解決するために、本発明の半導体装置の製造方法は、ダイシングラインによって区画された複数のチップ搭載領域を有する配線基板の第１の面に、配線基板の反りを抑制するための反り抑制部材を形成するステップと、反り抑制部材を形成した後で、配線基板の第１の面とは反対側の第２の面の各チップ搭載領域上に、それぞれ半導体チップを搭載するステップと、配線基板に搭載された半導体チップを一括して樹脂封止し、配線基板の第２の面に熱硬化性樹脂からなる封止樹脂層を形成するステップと、封止樹脂層が形成された配線基板を、ダイシングラインに沿って切断し、それぞれが半導体チップを含む複数の半導体装置に分割するステップと、を含み、反り抑制部材を形成するステップが、封止樹脂層を形成するステップ中に配線基板に生じる応力が実質的にゼロとなるように、反り抑制部材を配線基板の第１の面に形成することを含んでいる。

上述の製造方法では、封止樹脂層が形成される面とは反対側の面に形成した反り抑制部材が、特に封止樹脂層を形成する工程を通じて、配線基板と封止樹脂層との熱膨張差に起因する配線基板の熱応力を相殺するように、配線基板に作用する。それにより、配線基板に反りが発生するのを抑制することができる。また、このような製造方法では、半導体チップの搭載や樹脂封止を実施する前に、反り抑制部材を配線基板上に直接設けることで、パッケージサイズごとのモールド金型の変更など、生産性の低下や製造コストの増加を引き起こすような作業を行う必要もない。

以上、本発明によれば、生産性や低コスト性を維持しながら、配線基板の反りを低減できる半導体装置の製造方法を提供することができる。

本発明の半導体装置の製造方法に用いられる配線基板を概略的に示す図である。 本発明の第１の実施形態における半導体装置の製造方法を示すフローチャートである。 本発明の第１の実施形態における半導体装置の製造方法を説明するための図である。 本発明の第１の実施形態における半導体装置の製造方法を説明するための図である。 本発明の第１の実施形態における半導体装置の製造方法を用いて製造された半導体装置を含む半導体パッケージを概略的に示す断面図である。 本発明の第２の実施形態における半導体装置の製造方法を説明するための図である。 本発明の第２の実施形態における半導体装置の製造方法を説明するための図である。

以下、図面を参照しながら、本発明の実施の形態について説明する。

本明細書では、製造される半導体装置として、半導体装置の底面に半田によるボール状の電極が格子状に配設されたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｌｌｅｙ）型の半導体装置を例に挙げて、本発明を説明する。

［第１の実施形態］
まず、図１から図５を参照して、本発明の第１の実施形態における半導体装置の製造方法を説明する。

図１は、本実施形態の製造方法に用いられる配線基板を概略的に示す図である。図１（ａ）および図１（ｂ）はそれぞれ、配線基板の上面および下面の平面図、図１（ｃ）は、図１（ａ）および図１（ｂ）のＡ−Ａ’方向から見た断面図である。

配線基板１は、例えば０．１４ｍｍの厚さのガラスエポキシからなり、マトリックス状に配置された複数のチップ搭載領域１ａと、これらの周囲に配置されたチップ非搭載領域１ｂと、を有している。後述するように、各チップ搭載領域１ａの上面（第２の面）１０側に、それぞれ半導体チップが搭載されることになる。本実施形態では、それぞれが４×４の１６個のチップ搭載領域１ａからなる２つのマトリックスが形成されている。

各チップ搭載領域１ａには、それぞれ所定の配線パターンが形成され、それらは、図示しない絶縁膜、例えばソルダーレジストで部分的に覆われている。このソルダーレジストに覆われずに、チップ搭載領域１ａの各面上に露出した配線部分として、図１（ａ）に示す上面１０側には複数の接続パッド１１が形成され、図１（ｂ）に示す下面（第１の面）２０側には複数のランド２１が形成されている。接続パッド１１とこれに対応するランド２１とは、チップ搭載領域１ａ内の配線によって、それぞれ電気的に接続されている（図１（ｃ）参照）。

配線基板１の上面１０および下面２０には、各チップ搭載領域１ａ間、およびチップ搭載領域１ａとチップ非搭載領域１ｂとの間に、メッキ用の給電パターン１２，２２が形成されている。後述するように、この給電パターン１２，２２がダイシングラインとなって、配線基板１は切断され、各チップ搭載領域１ａごとに分割されることになる。すなわち、それぞれのチップ搭載領域１ａは、ダイシングライン３０によって区画されている。一方、チップ非搭載領域１ｂにも、メッキ用の給電パターン１３，２３が形成されている。

各チップ搭載領域１ａ内の配線パターンは、これらの給電パターン１２，１３，２２，２３によって、それぞれ電気的に接続されている。各チップ搭載領域１ａ内の配線パターンは、後述するダイシング工程において配線基板１が各チップ搭載領域１ａごとに分割されることで、それぞれ電気的に分離されることになる。

また、チップ非搭載領域１ｂには、配線基板１の搬送・位置決めを行うための位置決め孔１４が所定の間隔で設けられている。

次に、図２から図５を参照しながら、本実施形態の半導体装置の製造方法について説明する。

図２は、本実施形態の半導体装置の製造方法を示すフローチャートである。本発明の特徴は、配線基板の、半導体チップを搭載して封止樹脂される面とは反対の面に、反り抑制部材を形成すること（反り抑制部材形成ステップ、ステップＳ２）にある。図３は、その反り抑制部材形成ステップによって反り抑制部材が形成された配線基板を概略的に示す図であり、図３（ａ）は、反り抑制部材が形成された下面（第１の面）の平面図、図３（ｂ）は、図３（ａ）のＡ−Ａ’方向から見た断面図である。図４は、図３に示す配線基板から個々の半導体装置が形成されるまでの各工程における配線基板（半導体装置）を示す概略断面図である。また、図５は、本実施形態の製造方法で製造された１つの半導体装置を他の半導体装置に実装したＰｏＰを示す概略断面図である。

（ステップＳ１）配線基板準備ステップ
まず、図１に示すような配線基板１を準備する。

（ステップＳ２）反り抑制部材形成ステップ
このステップでは、図３および図４（ａ）に示すように、反り抑制部材３１が、配線基板１の下面２０の給電パターン２２，２３に沿って形成される。

反り抑制部材３１には、熱膨張係数の大きいエポキシ樹脂などの樹脂材料が用いられる。具体的には、反り抑制部材３１の材料は、少なくとも封止樹脂層５１（後述）の形成温度以下の温度で、その封止樹脂層５１の熱膨張係数よりも大きい熱膨張係数を有するように選択される。この反り抑制部材３１によって、後続する半導体チップ封止ステップ（ステップＳ４）中に配線基板１と封止樹脂層５１との熱膨張差によって配線基板１に生じる熱応力は、実質的にゼロとなる。その結果、配線基板１に反りが発生するのを抑制することが可能となる。この詳細は後述する。

反り抑制部材３１の形成は、例えば配線基板１にマスクを搭載し、スキージで樹脂材料をスクリーン印刷することで行われる。このことは、パッケージサイズなどの変更に伴ってダイシングラインが変更される場合にも容易に対応可能であるため有利である。

（ステップＳ３）半導体チップ搭載ステップ
図４（ｂ）に示すこのステップでは、まずダイボンディング工程で、半導体チップ４１が配線基板１上に固定された後、ワイヤボンディング工程で、半導体チップ４１と接続パッド１１とがワイヤ４２によって結線される。

本実施形態の半導体チップ４１は、例えばＳｉ基板の一面に形成された論理回路や記憶回路などの周辺に、複数の電極パッド（図示せず）を有している。また、電極パッドを除く半導体チップ４１の一面には、パッシベーション膜（図示せず）が形成されており、そうして回路形成面が保護されている。

ダイボンディング工程では、ダイボンディング装置を用いて、配線基板１の上面１０側の各チップ搭載領域１ａのほぼ中央に、それぞれ半導体チップ４１が、半導体チップ４１の電極パッドが形成された面を上にして接着固定される。半導体チップ４１の接着固定には、絶縁性の接着剤、またはＤＡＦ（Ｄｉｅ Ａｔｔａｃｈｅｄ Ｆｉｌｍ）などが用いられる。

ワイヤボンディング工程では、最初に、例えばＡｕやＣｕなどからなるワイヤ４２の一方の端部が、ワイヤボンディング装置によって溶融され、その先端にボールが形成される。そして、ワイヤボンディング装置によって、その端部を半導体チップ４１の電極パッド上に超音波熱圧着することで、ワイヤ４２と電極パッドとが接続される。同様にして、ワイヤ４２の他方の端部が、対応するチップ搭載領域１ａの接続パッド１１に接続される。こうして、半導体チップ４１の電極パッドと、それに対応するチップ搭載領域１ａの接続パッド１１とが、導電性のワイヤ４２によって結線される。

（ステップＳ４）半導体チップ封止ステップ
このステップでは、図４（ｃ）に示すように、ワイヤボンディングが完了した配線基板１のチップ搭載領域１ａを一括して覆うように、半導体チップ４１が樹脂封止されて、絶縁性の樹脂からなる封止樹脂層５１が形成される。本実施形態では、チップ搭載領域１ａは、２つのマトリックスに分かれているため、封止樹脂層５１が形成されるモールドエリア１５（図１（ａ）参照）も２つに分割されている。なお、モールドエリア１５は、生産性の観点からは分割されていないことが好ましいが、配線基板に生じる反りを緩和する効果があるため、分割されていることが望ましい。

封止樹脂層５１の形成は、具体的には、次のように行われる。配線基板１が、例えばトランスファモールド装置の、上型と下型とからなる成形金型によって型締めされる。その成形金型の上型と下型とによって形成されたキャビティ内に、熱硬化性のエポキシ樹脂がゲートから圧入され、キャビティ内はエポキシ樹脂で充填される。そして、エポキシ樹脂が熱硬化した後、配線基板１が成型金型から取り出され、所定の温度、例えば１８０℃でベークすることで、エポキシ樹脂が完全に硬化する。こうして、すべての半導体チップ４１を樹脂封止する封止樹脂層５１が形成される。

配線基板１と、硬化後のエポキシ樹脂（封止樹脂層５１）とでは、その熱膨張係数に違いがある。そのため、この熱膨張係数の違いから、エポキシ樹脂の熱硬化後（封止樹脂層５１の形成後）のプロセスの温度変化によって、配線基板１と封止樹脂層５１との間には熱膨張差が生じる。この熱膨張差によって、配線基板１には、配線基板１の端部を封止樹脂層５１側へ反らせるような熱応力が発生することになる。一方、上述したように、配線基板１の下面２０の給電パターン２２，２３に沿って形成された反り抑制部材３１は、少なくとも封止樹脂層５１を構成するエポキシ樹脂の硬化温度以下の温度で、エポキシ樹脂の硬化後の熱膨張係数よりも大きい熱膨張係数を有している。そのため、配線基板１と反り抑制部材３１との間にも熱膨張差が生じ、その熱膨張差は、配線基板１の端部を反り抑制部材３１側へ反らせるような熱応力を生じさせる。本実施形態では、配線基板１内のこれら２つの熱応力が実質的にゼロとなるように、反り抑制部材３１の材料および形成パターンが選択されることで、このステップ中に配線基板１に生じる熱応力を相殺して、配線基板１に反りが発生するのを低減することが可能となる。

そのため、反り抑制部材３１の熱膨張係数の大きさは、配線基板１内の熱応力が実質的にゼロになればよく、封止樹脂層５１の厚さや形状（面積）に応じて適宜変更可能であり、また、反り抑制部材３１自体の厚さや形状（面積）によっても変更可能である。また、反り抑制部材３１の形成パターンも、同様に適宜変更可能である。例えば、本実施形態では、製造効率の点から、反り抑制部材３１は給電パターン１２，１３上に形成されているが、反り抑制効果の点からは、チップ非搭載領域１ｂ全面に形成されていてもよい。

（ステップＳ５）半導体装置分割ステップ
このステップでは、図４（ｄ）および図４（ｅ）に示すように、まずボールマウント工程で、配線基板１の下面２０側のランド２１上に導電性の半田ボール６１が形成された後、ダイシング工程で、配線基板１がダイシングライン３０に沿って切断され、複数の半導体装置２に分割される。

ボールマウント工程では、配線基板１上のランド２１の配置に合わせて複数の吸着孔が形成されたボールマウンターが使用される。例えば半田などからなる半田ボールが、ボールマウンターの吸着孔に保持された後で、フラックスを介して、図４（ｄ）に示すように、配線基板１のランド２１に一括して搭載される。すべてのチップ搭載領域１ａに半田ボール５１が搭載された後で、配線基板１をリフローすることで外部端子が形成される。

なお、前述のように、本実施形態の反り抑制部材３１によって、半導体チップ封止ステップ後の配線基板１の反りが低減されているため、この工程では、精度良く半田ボール６１を搭載することができる。また、リフロー時の配線基板１の温度上昇による配線基板１のさらなる反りも、反り抑制部材３１によって抑えることができる。

次にダイシング工程では、まず、上面１０側に形成された封止樹脂層５１を下にして、配線基板１がダイシングテープ７１に接着される。その後、ダイシングテープ７１によって支持された配線基板１が、ダイシング装置のダイシングブレードを用いて、ダイシングライン３０に沿って、チップ搭載領域１ａごとに縦横に切断される。こうして、図４（ｅ）に示すように、多数の半導体装置２が得られることになる。

なお、前述のように、本実施形態の反り抑制部材３１によって、半導体チップ封止ステップ後の配線基板１の反りが低減されているため、この工程では、配線基板１を精度良く切断でき、良好な半導体装置１を製造することができる。

本実施形態では、得られる半導体装置２が反り抑制部材３１を含まないように構成されているが、半導体装置が反り抑制部材３１を含むように構成することも可能である。しかしながら、そのような半導体装置を電子機器の回路基板（マザーボード）や他の半導体装置に実装した場合、半導体装置の温度上昇による反り抑制部材の熱膨張または熱収縮が、半導体装置の悪影響を及ぼす恐れがある。そのため、本実施形態のように、半導体装置分割ステップ（ダイシング工程）において、半導体装置２が反り抑制部材３１を含まないように、配線基板１を切断することが好ましい。

以上のように、本実施形態の半導体装置の製造方法によって、反りが低減された半導体装置２を製造することが可能となる。そのため、このような半導体装置２を、図５（ａ）および図５（ｂ）に示すように、反り方向の異なる他の半導体装置３，４に実装する際にも、その反り方向によらずに、良好に実装することができる。また、他の半導体装置３，４との接合不具合の発生の可能性も低下させることができる。これにより、反り特性を考慮した装置設計の必要がなくなり、開発コストが増加するのを抑えることができ、また開発期間の短縮も可能となる。

［第２の実施形態］
第１の実施形態では、封止樹脂層の形成領域（モールドエリア）と、反り抑制部材の形成領域との間に大きな面積差がある。そのため、使用する材料やプロセス条件などによっては、配線基板の下面に形成された反り抑制部材だけでは、配線基板内の熱応力を実質的にゼロにすることが困難な場合も起こり得る。そのような場合には、配線基板の上面にも別の反り抑制部材を設けることで、より確実に配線基板の反りを低減することが可能となる。

以下に、図６および図７を参照しながら、このような第２の実施形態における半導体装置の製造方法ついて説明する。

本実施形態では、第１の実施形態のように、配線基板の下面（第１の面）に反り抑制部材（第１の反り抑制部材）を形成することに加えて、配線基板の上面（第２の面）にも、第１の反り抑制部材とは別の反り抑制部材（第２の反り抑制部材）を形成する。本実施形態と第１の実施形態とは、この点が相違点であり、これ以外については実質的に同一である。したがって、以下では、第１の実施形態との相違点である第２の反り抑制部材についてのみ説明し、第１の実施形態と同じ部材については、同じ符号を付して説明を省略する。

図６は、図１に示す配線基板において、両面に反り抑制部材がそれぞれ形成された配線基板を概略的に示す図であり、図６（ａ）および図６（ｂ）はそれぞれ、反り抑制部材が形成された上面および下面の平面図、図６（ｃ）は、図６（ａ）および図６（ｂ）のＡ−Ａ’方向から見た断面図である。図７は、図６に示す配線基板から個々の半導体装置が形成されるまでの各工程における配線基板（半導体装置）を示す概略断面図である。

本実施形態では、図６および図７（ａ）で示す反り抑制部材形成ステップにおいて、第１の反り抑制部材３１が配線基板１の下面２０に形成されると共に、第２の反り抑制部材３２が配線基板１の上面２０に形成される。第２の反り抑制部材３２が形成される位置は、第１の反り抑制部材３１と同様に、配線基板１の上面１０の給電パターン１２，１３上である。すなわち、第１の反り抑制部材３１と第２の反り抑制部材３２とは、互いに面対称となる位置に形成されている。

第２の反り抑制部材３２には、熱膨張係数の小さいニッケルなどの金属材料が用いられる。具体的には、第２の反り抑制部材３２の材料は、少なくとも封止樹脂層５１を構成するエポキシ樹脂の硬化温度以下の温度で、そのエポキシ樹脂の硬化後の熱膨張係数よりも小さい熱膨張係数を有するように選択される。これにより、第２の反り抑制部材３２は、半導体チップ封止ステップ（ステップＳ４）中に配線基板１と封止樹脂層５１との熱膨張差によって配線基板１に生じる熱応力を低減させることができる。換言すると、本実施形態では、第２の反り抑制部材３２を追加することで、第１の反り抑制部材３１が実質的にゼロにすべき配線基板１内の熱応力を、第１の実施形態と比べて低減することができる。その結果、より確実に配線基板１内の熱応力を相殺することができ、配線基板１の反りを低減することができる。

１ 配線基板
１ａ チップ搭載領域
１ｂ チップ非搭載領域
２ 半導体装置
１０ 上面
１１ 接続パッド
１２，１３，２２，２３ 給電パターン
１４ 位置決め孔
１５ モールドエリア
２０ 下面
２１ ランド
３０ ダイシングライン
３１ 反り抑制部材（第１の反り抑制部材）
３２ 第２の反り抑制部材
４１ 半導体チップ
４２ ワイヤ
５１ 封止樹脂層
６１ 半田ボール
７１ ダイシングテープ

Claims (23)

1. ダイシングラインによって区画された複数のチップ搭載領域を有する配線基板の第１の面に、前記配線基板の反りを抑制するための反り抑制部材を形成するステップと、
   前記反り抑制部材を形成した後で、前記配線基板の前記第１の面とは反対側の第２の面の前記各チップ搭載領域上に、それぞれ半導体チップを搭載するステップと、
   前記配線基板に搭載された前記半導体チップを一括して樹脂封止し、前記配線基板の前記第２の面に熱硬化性樹脂からなる封止樹脂層を形成するステップと、
   前記封止樹脂層が形成された前記配線基板を、前記ダイシングラインに沿って切断し、それぞれが前記半導体チップを含む複数の半導体装置に分割するステップと、
   を含み、
   前記反り抑制部材を形成するステップが、前記封止樹脂層を形成するステップ中に前記配線基板に生じる応力が実質的にゼロとなるように、前記反り抑制部材を前記配線基板の前記第１の面に形成することを含む、
   半導体装置の製造方法。
2. ダイシングラインによって区画された複数のチップ搭載領域を有する配線基板の第１の面に、前記配線基板の反りを抑制するための反り抑制部材を形成するステップと、
   前記反り抑制部材を形成した後で、前記配線基板の前記第１の面とは反対側の第２の面の前記各チップ搭載領域上に、それぞれ半導体チップを搭載するステップと、
   前記配線基板に搭載された前記半導体チップを一括して樹脂封止し、前記配線基板の前記第２の面に熱硬化性樹脂からなる封止樹脂層を形成するステップと、
   前記封止樹脂層が形成された前記配線基板を、前記ダイシングラインに沿って切断し、それぞれが前記半導体チップを含む複数の半導体装置に分割するステップと、
   を含み、
   前記反り抑制部材を形成するステップが、前記封止樹脂層を形成するステップ中に、前記封止樹脂層と前記配線基板との間の熱膨張差によって前記配線基板に生じる応力と、前記配線基板と前記反り抑制部材との間の熱膨張差によって前記配線基板に生じる応力との和が実質的にゼロとなるように、前記反り抑制部材を前記配線基板の前記第１の面に形成することを含む、
   半導体装置の製造方法。
3. 前記反り抑制部材が、少なくとも前記熱硬化性樹脂の硬化温度以下の温度で、前記熱硬化性樹脂の硬化後の熱膨張係数よりも大きい熱膨張係数を有する材料からなる、請求項１または２に記載の半導体装置の製造方法。
4. 前記反り抑制部材を形成するステップが、前記反り抑制部材を前記ダイシングラインに沿って形成することを含む、請求項３に記載の半導体装置の製造方法。
5. 前記反り抑制部材を形成するステップが、前記反り抑制部材を、前記チップ搭載領域以外の領域に形成された給電パターンに沿って形成することをさらに含む、請求項４に記載の半導体装置の製造方法。
6. 前記反り抑制部材を形成するステップが、前記反り抑制部材を、前記チップ搭載領域以外の領域を覆うように形成することをさらに含む、請求項４に記載の半導体装置の製造方法。
7. 前記反り抑制部材がエポキシ樹脂からなる、請求項１から６のいずれか１項に記載の半導体装置の製造方法。
8. 前記反り抑制部材を形成するステップが、前記反り抑制部材をスクリーン印刷によって形成することを含む、請求項１から７のいずれか１項に記載の半導体装置の製造方法。
9. 前記複数のチップ搭載領域が、複数のチップ搭載領域群に分割され、
   前記封止樹脂層を形成するステップが、前記各チップ搭載領域群ごとに、前記半導体チップを一括して樹脂封止することを含む、請求項１から８のいずれか１項に記載の半導体装置の製造方法。
10. 前記複数の半導体装置に分割するステップが、前記各半導体装置が前記反り抑制部材を含まないように、前記配線基板を切断することを含む、請求項１から９のいずれか１項に記載の半導体装置の製造方法。
11. ダイシングラインによって区画された複数のチップ搭載領域を有する配線基板に、該配線基板の反りを抑制するための第１および第２の反り抑制部材を形成するステップであって、前記第１の反り抑制部材を前記配線基板の第１の面に形成し、前記第２の反り抑制部材を、前記第１の面とは反対側の第２の面に形成する、第１および第２の反り抑制部材を形成するステップと、
    前記第１および第２の反り抑制部材を形成した後で、前記配線基板の前記第２の面の前記各チップ搭載領域上に、それぞれ半導体チップを搭載するステップと、
    前記配線基板に搭載された前記半導体チップを一括して樹脂封止し、前記配線基板の前記第２の面に熱硬化性樹脂からなる封止樹脂層を形成するステップと、
    前記複数の半導体チップが封止された前記配線基板を、前記ダイシングラインに沿って切断し、それぞれが前記半導体チップを含む複数の半導体装置に分割するステップと、
    を含み、
    前記第１および第２の反り抑制部材を形成するステップが、前記封止樹脂層を形成するステップ中に前記配線基板に生じる応力が実質的にゼロとなるように、前記第１の反り抑制部材を前記配線基板の前記第１の面に形成し、前記第２の反り抑制部材を前記配線基板の前記第２の面に形成することとを含む、
    半導体装置の製造方法。
12. ダイシングラインによって区画された複数のチップ搭載領域を有する配線基板に、該配線基板の反りを抑制するための第１および第２の反り抑制部材を形成するステップであって、前記第１の反り抑制部材を前記配線基板の第１の面に形成し、前記第２の反り抑制部材を、前記第１の面とは反対側の第２の面に形成する、第１および第２の反り抑制部材を形成するステップと、
    前記第１および第２の反り抑制部材を形成した後で、前記配線基板の前記第２の面の前記各チップ搭載領域上に、それぞれ半導体チップを搭載するステップと、
    前記配線基板に搭載された前記半導体チップを一括して樹脂封止し、前記配線基板の前記第２の面に熱硬化性樹脂からなる封止樹脂層を形成するステップと、
    前記複数の半導体チップが封止された前記配線基板を、前記ダイシングラインに沿って切断し、それぞれが前記半導体チップを含む複数の半導体装置に分割するステップと、
    を含み、
    前記第１および第２の反り抑制部材を形成するステップが、前記封止樹脂層と前記配線基板との間の熱膨張差と、前記第２の反り抑制部材と前記配線基板との間の熱膨張差とによって前記配線基板に生じる応力と、前記配線基板と前記第１の反り抑制部材との間の熱膨張差によって前記配線基板に生じる応力との和が実質的にゼロになるように、前記第１の反り抑制部材を前記配線基板の前記第１の面に形成し、前記第２の反り抑制部材を前記配線基板の前記第２の面に形成することを含む、
    半導体装置の製造方法。
13. 前記第１の反り抑制部材が、少なくとも前記熱硬化性樹脂の硬化温度以下の温度で、前記熱硬化性樹脂の硬化後の熱膨張係数よりも大きい熱膨張係数を有する材料からなり、前記第２の反り抑制部材が、少なくとも前記熱硬化性樹脂の硬化温度以下の温度で、前記熱硬化性樹脂の硬化後の熱膨張係数よりも小さい熱膨張係数を有する材料からなる、請求項１１または１２に記載の半導体装置の製造方法。
14. 前記第１および第２の反り抑制部材を形成するステップが、前記第１および第２の反り抑制部材を、それぞれ前記ダイシングラインに沿って形成することを含む、請求項１３に記載の半導体装置の製造方法。
15. 前記第１および第２の反り抑制部材を形成するステップが、前記第１および第２の反り抑制部材を、それぞれ前記チップ搭載領域以外の領域に形成された給電パターンに沿って形成することをさらに含む、請求項１４に記載の半導体装置の製造方法。
16. 前記第１および第２反り抑制部材を形成するステップが、前記第１のおよび第２反り抑制部材を、それぞれ前記チップ搭載領域以外の領域を覆うように形成することをさらに含む、請求項１４に記載の半導体装置の製造方法。
17. 前記第１の反り抑制部材がエポキシ樹脂からなる、請求項１１から１６のいずれか１項に記載の半導体装置の製造方法。
18. 前記反り抑制部材を形成するステップが、前記反り抑制部材をスクリーン印刷によって形成することを含む、請求項１１から１７のいずれか１項に記載の半導体装置の製造方法。
19. 前記第２の反り抑制部材が金属からなる、請求項１１から１８のいずれか１項に記載の半導体装置の製造方法。
20. 前記第２の反り抑制部材がニッケルからなる、請求項１９に記載の半導体装置の製造方法。
21. 前記複数のチップ搭載領域が、複数のチップ搭載領域群に分割され、
    前記封止樹脂層を形成するステップが、前記各チップ搭載領域群ごとに、前記半導体チップを一括して樹脂封止することを含む、請求項１１から２０のいずれか１項に記載の半導体装置の製造方法。
22. 前記複数の半導体装置に分割するステップが、前記各半導体装置が前記反り抑制部材を含まないように、前記配線基板を切断することを含む、請求項１１から２１のいずれか１項に記載の半導体装置の製造方法。
23. 複数の半導体チップが搭載された配線基板に、前記複数の半導体チップを封止する封止樹脂層を形成した後、前記配線基板を切断して分割することで、それぞれが前記半導体チップを含む複数の半導体装置を一度に製造する、半導体装置の製造方法であって、
    前記封止樹脂層の形成中に前記配線基板に生じる応力が実質的にゼロとなるように、前記封止樹脂層を形成する前に、少なくとも前記配線基板の前記封止樹脂層が形成される面とは反対側の面に反り抑制部材を形成することを含む、
    半導体装置の製造方法。

Images