JP2009015291A - 表示装置及びその駆動方法 - Google Patents

Abstract

【課題】ゲート駆動部にゲート信号の立ち下がりを速やかに実行させることにより、表示品質を向上できる表示装置を提供する。
【解決手段】本発明による表示装置では信号提供部がクロック信号とクロックバー信号とを互いに逆位相でハイレベルとローレベルとに交互に維持する。信号提供部は更に、各フレームでのクロック信号の最初の立ち下がりから、早くとも次の立ち下がりまでの間、スキャン開始信号をハイレベルに維持する。それにより、スキャン開始信号のパルス幅は水平周期の２倍より長い。ゲート駆動部はスキャン開始信号の立ち上がりに応じて先頭のゲートラインから順番にゲート信号を出力する。特にスキャン開始信号がハイレベルに維持される間、ゲート駆動部は先頭のゲートラインに対してクロック信号をゲート信号として出力し続ける。
【選択図】図７

Description

本発明は表示装置に関し、特にその駆動方法に関する。

表示装置は一般に、表示パネル、ゲート駆動部、及びデータ駆動部を備えている。表示パネルには複数の画素が備えられ、それらの間を複数のゲートラインと複数のデータラインとが延びている。各画素には一般にゲートラインとデータラインとが一本ずつ接続されている。ゲート駆動部は複数のゲートラインに対してゲートオン信号を順番に印加する。データ駆動部は複数のデータラインに対してデータ信号を印加する。各画素はゲートオン信号に応じてデータ信号を受信し、更にそのデータ信号に応じた階調の輝度で光る。こうして、表示パネルには所望の画像が表示される。

従来の表示装置、特に液晶表示装置では、ゲート駆動部がＩＣチップに組み込まれている。このＩＣチップは一般に、表示パネルの表示領域の周辺にＴＣＰ（テープキャリアパッケージ）またはＣＯＧ（チップオンザガラス）などの方式で実装され、各ゲートラインに接続されている。この実装方式では一般に、ゲート駆動部とゲートラインとの間の接続不良を更に低減させることが困難である。また、ゲート駆動部の製造コストの更なる削減、表示パネルの更なる小型化／薄型化、及び設計の更なる簡単化がいずれも困難である。

上記の困難を克服するために、近年では、ゲート駆動部を表示パネルの上に直接集積化し、表示パネルと一体的に製造する方式が摸索されている。この方式では、ゲート駆動部をＩＣチップに組み込むのではなく、表示パネルの上に集積化された薄膜トランジスタ、特に非晶質シリコン薄膜トランジスタ（以下、「ａ−ＳｉＴＦＴ」という）を用いて表示パネルのガラス基板に直接実装している。この方式では、ゲート駆動部とゲートラインとの間の接続不良を更に低減させることが容易であり、ゲート駆動部の製造コストを更に削減できる。
大韓民国特開第2006−0091465号公報

近年、表示パネルの更なる高画質化／高精細化に対する要求が強い。その要求に応えるには、表示パネルの駆動部の更なる小型化、及びその処理の更なる高速化が必要である。一方、表示パネル上に直に集積化されたＴＦＴ、特にａ−ＳｉＴＦＴは電子の移動度が一般に低い。従って、ゲート駆動部を表示パネル上のＴＦＴで構成する場合、ゲート信号の立ち上がり／立ち下がりを更に俊敏にすることが困難である。特に、あるゲートラインでゲート信号の立ち下がりが過度に遅れれば、次のゲートラインでのゲート信号の立ち上がりとの間にオーバーラップが生じる。その場合、次のゲートラインに接続された画素行に対するデータ信号が、前のゲートラインに接続された画素行に対しても印加されやすい。このような画素行間でのクロストークにより、従来の表示装置では更なる高画質化が困難である。

本発明の目的は、ゲート駆動部にゲート信号の立ち下がりを更に速やかに実行させることにより、表示品質を更に向上できる表示装置を提供することにある。

本発明による表示装置は、信号提供部、ゲート駆動部、及び表示パネルを有する。信号提供部は、第１スキャン開始信号、クロック信号、及びクロックバー信号を生成する。信号提供部は特に、クロック信号とクロックバー信号とを互いに逆位相で第１レベルと第２レベルとに交互に維持する。好ましくは、第１レベルはゲートオン電圧に等しく、第２レベルはゲートオフ電圧に等しい。信号提供部は更に、クロック信号を第１レベルから第２レベルに遷移させた時点から、早くとも、次に第１レベルから第２レベルに遷移させる時点までの間、第１スキャン開始信号を所定のレベルに維持する。その所定のレベルは好ましくはゲートオン電圧に等しい。ゲート駆動部は、第１スキャン開始信号が所定のレベルに遷移したことに応じて起動し、クロック信号及びクロックバー信号を用いて複数のゲート信号を順番に生成する。表示パネルは複数のゲートラインを含む。それらのゲートラインに対してはゲート駆動部からゲート信号が順番に印加される。

ゲート駆動部は好ましくは複数のステージを含む。各ステージは各ゲートラインにゲート信号を個別に出力する。複数のステージのうち、第１ステージは先頭のゲートラインに対してゲート信号を印加する。第１ステージは好ましくは、充電部、プルアップ部、及び保持部を含む。

充電部は好ましくはキャパシタを含み、第１スキャン開始信号に応じて電荷をそのキャパシタに蓄積し、又はそのキャパシタから放出する。更に好ましくは、充電部は、第１スキャン開始信号が所定のレベルに維持されている間は所定量の電荷を蓄積し、第１スキャン開始信号が所定のレベルから別のレベルに遷移することに応じて所定量の電荷を放出する。その別のレベルは好ましくはゲートオフ電圧に等しい。

プルアップ部は好ましくは、充電部が所定量の電荷を蓄積している間、更に好ましくは第１スキャン開始信号が所定のレベルに維持されている間、クロック信号をゲート信号として先頭のゲートラインに出力する。プルアップ部は好ましくは、第１スキャン開始信号が所定のレベルから別のレベルに遷移したことに応じてクロック信号を先頭のゲートラインから遮断する。

プルアップ部は好ましくは第１トランジスタを含む。第１トランジスタは好ましくは、表示パネル上に形成された非晶質薄膜トランジスタである。好ましくは、第１トランジスタのゲートが充電部のキャパシタの一端に連結され、ソースがそのキャパシタの他端と先頭のゲートラインとに連結されている。更に、第１トランジスタのドレインがクロック信号を受信する。第１トランジスタは好ましくは、充電部のキャパシタが所定量の電荷を蓄積したときにターンオンしてクロック信号を先頭のゲートラインに出力し、そのキャパシタが所定量の電荷を放出したときにターンオフしてクロック信号を先頭のゲートラインから遮断する。

保持部は好ましくは、クロックバー信号に応じて第１スキャン開始信号を充電部に伝達する。保持部は更に好ましくは、クロックバー信号が第１レベルに維持されている間、第１スキャン開始信号を充電部に伝達する。

本発明による表示装置では、信号提供部が、クロック信号を第１レベルから第２レベルに遷移させた時点から、早くとも、次に第１レベルから第２レベルに遷移させる時点までの間、第１スキャン開始信号を所定のレベル、好ましくはゲートオン電圧に維持する。その場合、第１スキャン開始信号のパルス幅がクロック信号の周期、すなわち水平周期の２倍より長い。従って、クロック信号が二度目に第１レベルから第２レベルに遷移した後もなお、第１スキャン開始信号がハイレベルに維持される。その結果、次段の第２ステージから出力されるゲート信号が第１レベルまで達する前に、第１ステージがゲート信号を第２レベルまで確実に遷移させる。こうして、先頭のゲートラインと次のゲートラインとの間では、ゲート信号が第１レベルに維持される期間がオーバーラップしないので、クロストークが生じない。それ故、本発明による表示装置は表示品質を更に向上できる。

図１は、本発明の実施形態による液晶表示装置のブロック図であり、図２は、図１に示されている一つの画素の模式図である。尚、表示装置は、以下に説明する液晶表示装置の他に、有機発光表示装置であっても良い。
図１に示されているように、この液晶表示装置10は好ましくは、液晶パネル300、信号提供部、データ駆動部700、及びゲート駆動部400を含む。信号提供部は好ましくはタイミングコントローラ500とクロック生成部600とを含む。

液晶パネル300は、図２に示されているように、互いに向かい合わせで貼り合わされた第１基板100と第２基板200、及びそれらの基板の間に挟まれている液晶層150を含む。液晶パネル300は好ましくは、図１に示されているように、映像が表示される表示部DAと、その周りを囲む非表示部PAとに区分されている。

表示部DAでは、好ましくは第１基板100の上に、ｎ本のゲートラインG1〜Gn、ｍ本のデータラインD1〜Dm、ｎ×ｍ個のスイッチング素子、及びｎ×ｍ枚の画素電極が形成されている。ここで、ｎ、ｍは整数である。図２に示されているように、スイッチング素子Qと画素電極PEとは一つずつ対になり、ｎ×ｍ個の画素PXを構成している。スイッチング素子Qは好ましくは、ａ−Ｓｉ（アモルファスシリコン）から成る薄膜トランジスタ、すなわちａ−ＳｉＴＦＴである。ｎ×ｍ個の画素PXは好ましくは図１に示されているように、ｎ×ｍのマトリクス状に配列されている。ゲートラインG1〜GnとデータラインD1〜Dmとは画素PXのマトリクスの間を縦横に延び、互いに交差している。ゲートラインG1〜Gnは各画素PXにゲート信号を伝達し、データラインD1〜Dmは各画素PXにデータ電圧を伝達する。一方、第２基板の上には好ましくは図２に示されているように、複数のカラーフィルタCFと一枚の共通電極CEとが形成されている。共通電極CEは好ましくは第２基板200の表面全体を覆っている。カラーフィルタCFは好ましくは図２に示されているように、各画素PXの画素電極PEと対向している。

例えば図２に示されている第ｉ行（ｉ＝１、…、ｎ）第ｊ列（ｊ＝１、…、ｍ）の画素PXでは、スイッチング素子Qの制御端子はｉ番目のゲート線Giに連結され、入力端子はｊ番目のデータ線Djに連結され、出力端子は液晶キャパシタClc及び維持キャパシタCstに連結されている。スイッチング素子Qはゲート線Giから伝達されるゲート信号に応じてオンオフし、液晶キャパシタClc及び維持キャパシタCstをデータ線Djに接続し、又はデータ線Djから遮断する。液晶キャパシタClcは画素電極PEと共通電極CEとを二つの端子とみなし、それら二つの電極PE、CEの間に挟まれた液晶層150の部分を誘電体とみなしたキャパシタである。従って、液晶キャパシタClcは、画素電極191に対して同じ画素PXのスイッチング素子Qを通してデータ線Djから印加されるデータ電圧と、共通電極270に対して外部から印加される共通電圧との間の差を保持する。維持キャパシタCstは液晶キャパシタC_LCの容量を補い、画素電極PEの電圧を安定化させる。維持キャパシタCstは好ましくは、第１基板100に備えられた別の信号線（図示せず）と画素電極PEとが絶縁体を間に置いて重なっている部分から形成されている。この別の信号線に対しては外部から共通電圧Vcomなどの所定の電圧が印加される。尚、維持キャパシタCstは省略されても良い。

非表示部PAは好ましくは、第２基板200より外側にはみ出した第１基板100の部分を含む。非表示部PAでは、ゲートラインG1〜Gnの各端部がゲート駆動部400に接続され、データラインD1〜Dmの各端部がデータ駆動部700に接続されている。

信号提供部では、タイミングコントローラ500が、外部のグラフィックコントローラ（図示せず）から入力映像信号R，G，B及び入力制御信号を受信し、それらに基づいて映像信号DAT及びデータ制御信号CONTを生成してデータ駆動部700に提供する。ここで、入力制御信号は好ましくは、垂直同期信号Vsync、水平同期信号Hsync、メインクロック信号Mclk、データイネーブル信号DEを含む。データ制御信号CONTは好ましくは、データ駆動部700に映像信号DATの送信開始を通知するための水平同期開始信号、及び、データ駆動部700に各データ線D1〜Dmへのデータ電圧の出力を指示するためのロード信号を含む。タイミングコントローラ500は更に、垂直同期信号Vsinc及びメインクロック信号Mclkに基づき、第２スキャン開始信号STV、第１クロック生成制御信号OE、及び第２クロック生成制御信号CPVを生成してクロック生成部600に提供する。

図８及び図１０に、第２スキャン開始信号STV、第１クロック生成制御信号OE、及び第２クロック生成制御信号CPVの波形を示す。第２スキャン開始信号STVPはパルス信号であり、フレームごとにゲート駆動部400によるゲート信号の出力開始のタイミングを示す。第２スキャン開始信号STVのパルス幅は、好ましくは図８に示されているように水平周期の２倍より長い。その他に、図１０に示されているように水平周期の２倍より短くても良い。第１クロック生成制御信号OEと第２クロック生成制御信号CPVとは、好ましくは図８に示されているように、周期が一水平周期に等しいデジタル信号である。第２クロック生成制御信号CPVは第１クロック生成制御信号OEより、位相が一定量だけ遅れ、パルス幅が一定量だけ長い。第１クロック生成制御信号OEは特に、その電圧の各立ち上がりによって各ゲート信号の電圧を立ち上げるべきタイミング、すなわち各水平期間の開始時点を示す。

クロック生成部600は好ましくは外部の電圧生成部（図示せず）からゲートオン電圧Von及びゲートオフ電圧Voffを受け、それらに基づいて第２スキャン開始信号STVを第１スキャン開始信号STVPに変換し、ゲート駆動部400に出力する。図８及び図１０には第１スキャン開始信号STVPの波形も示されている。第１スキャン開始信号STVPは好ましくはデジタル信号であり、ハイレベルがゲートオン電圧Vonに等しく、ローレベルはゲートオフ電圧Voffに等しい。図８及び図１０に示されているように、第１スキャン開始信号STVPの立ち上がりは好ましくは第２スキャン開始信号STVの立ち上がりと同時である。図８に示されているように第２スキャン開始信号STVのパルス幅が水平周期の２倍より長い場合は、第１スキャン開始信号STVPのパルス幅は第２スキャン開始信号STVのパルス幅と等しく設定される。一方、図１０に示されているように第２スキャン開始信号STVのパルス幅が水平周期の２倍より短い場合は、第１スキャン開始信号STVPのパルス幅は、第２スキャン開始信号STVのパルス幅に関わらず、水平周期の２倍より長く設定される。

クロック生成部600は更に、ゲートオン電圧Von及びゲートオフ電圧Voffに基づき、かつ第１クロック生成制御信号OE及び第２クロック生成制御信号CPVに従ってクロック信号CKV及びクロックバー信号CKVBの対を生成し、ゲートオフ電圧Voffと共に、ゲート駆動部400に出力する。図８にはクロック信号CKVとクロックバー信号CKVBとの各波形も示されている。図８に示されているように、クロック信号CKVとクロックバー信号CKVBとは、周期が水平周期の２倍に等しく、互いに逆位相である。更に、各信号CKV、CKVBのハイレベルはゲートオン電圧Vonに等しく、ローレベルはゲートオフ電圧Voffに等しい。
クロック生成部600は好ましくは、上記の信号STVP、CKV、及びCKVBに加え、各フレームの開始時に初期化信号INTを生成してゲート駆動部400に出力する。

データ駆動部700は、データ制御信号CONTに従って映像信号DATを、対応するデータ電圧に変換して各データラインD1〜Dmに提供する。データ駆動部700は好ましくはＩＣに組み込まれ、ＴＣＰ方式で液晶パネル300に連結されている。データ駆動部700はその他に、液晶パネル300の非表示部PAの上にＣＯＧ方式で実装され、又は非表示部PAに直に集積化されていても良い。

ゲート駆動部400は好ましくは、第１スキャン開始信号STVPの受信によって起動し、クロック信号CKV、クロックバー信号CKVB、及びゲートオフ電圧Voffを用いてゲート信号を生成し、各ゲートラインG1〜Gnに対して順番に印加する。図３にゲート駆動部400のブロック図を示す。図３に示されているように、ゲート駆動部400は好ましくは、ゲートラインG1〜Gnの総数より一つ多い個数、すなわちｎ＋１個のステージST₁〜ST_n+1を含む。それらのステージST₁〜ST_n+1は好ましくは第１基板100の非表示部PAに直に集積化されている。特に各ステージST₁〜ST_n+1はａ−ＳｉＴＦＴを少なくとも一つ含む。それらのステージST₁〜ST_n+1はカスケード接続されている。各ステージST₁〜ST_n+1には、ゲートオフ電圧Voff、クロック信号CKV、クロックバー信号CKVB、及び初期化信号INTが入力される。最後のステージST_n+1を除く各ステージST₁〜ST_nはゲートラインG1〜Gnと一対一に連結され、それぞれにゲート信号Gout(1)〜Gout(n)を出力する。

各ステージST₁〜ST_n+1は好ましくは、セット端子S、リセット端子R、第１クロック端子CK1、第２クロック端子CK2、電源電圧端子GV、フレームリセット端子FR、ゲート出力端子OUT1、及びキャリー出力端子OUT2を有する。第１ステージST₁を除く第ｊステージST_j（ｊ＝２、３、…、ｎ＋１）では、セット端子Sが前段の第（ｊ−１）ステージST_j-1からキャリー信号Cout(j−1)を受信する。尚、第１ステージST₁ではセット端子Sが第１スキャン開始信号STVPを受信する。最後のステージST_n+1を除く第ｋステージST_k（ｋ＝１、２、…、ｎ）では、リセット端子Rが後段の第（ｋ＋１）ステージST_k+1からゲート信号Gout(j＋1)を受信する。尚、最後のステージST_n+1ではリセット端子Rが第１スキャン開始信号STVPを受信する。奇数番目のステージST₁、ST₃、ST₅、…では、第１クロック端子CK1はクロック信号CKVを受信し、第２クロック端子CK2はクロックバー信号CKVBを受信する。偶数番目のステージST₂、ST₄、ST₆、…ではその逆である。電源電圧端子GVはゲートオフ電圧Voffを受ける。フレームリセット端子FRは、クロック生成部600からは初期化信号INTを受信し、最後のステージST_n+1からはキャリー信号Cout(n＋1)を受信する。最後のステージST_n+1を除く第ｋステージST_k（ｋ＝１、２、…、ｎ）では、ゲート出力端子OUT1がｋ番目のゲートラインGkにゲート信号Gout(j)を出力し、キャリー出力端子OUT2が後段の第（ｋ＋１）ステージST_k+1にキャリー信号Cout(j)を出力する。尚、最後のステージST_n+1では、ゲート出力端子OUT1が前段の第ｎステージST_nにのみゲート信号Gout(n＋1)を出力し、キャリー出力端子OUT2が他の各ステージST₁〜ST_nにキャリー信号Cout(n＋1)を出力する。

図４に、第ｊステージST_j（ｊ＝２、３、…、ｎ＋１）の回路図を示す。図４に示されているように、第ｊステージST_jは好ましくは、バッファ部410、充電部420、プルアップ部430、キャリー信号生成部470、プルダウン部440、放電部450、及び保持部460を含む。各部の回路パターンは好ましくは第１基板100の非表示部PAに直に集積され、特に１５個のトランジスタT1〜T15は好ましくはａ−ＳｉＴＦＴである。

バッファ部410は好ましくは、ダイオード接続された第４トランジスタT4を含む。第４トランジスタT4のドレインとゲートとはセット端子Sに接続され、ソースは、充電部420、プルアップ部430、放電部450、及びキャリー信号生成部470に接続されている。第４トランジスタT4はゲートの電圧、すなわちセット端子Sの電圧がゲートオン電圧Vonに等しいときにターンオンし、ゲートオフ電圧Voffに等しいときにターンオフする。

充電部420は好ましくは、第１キャパシタC1を含む。第１キャパシタC1の一端Qjは、第４トランジスタT4のソース、プルアップ部430、放電部450、及びキャリー信号生成部470に連結され、他端はゲート出力端子OUT1に連結されている。

プルアップ部430は好ましくは第１トランジスタT1を含む。第１トランジスタT1のドレインが第１クロック端子CK1に連結され、ゲートが第１キャパシタC1の一端Qjに連結され、ソースがゲート出力端子OUT1に連結されている。第１トランジスタT1はゲートの電圧、すなわち第１キャパシタC1の一端Qjの電圧がゲートオン電圧Vonに等しいときにターンオンし、ゲートオフ電圧Voffに等しいときにターンオフする。

キャリー信号生成部470は好ましくは、第１５トランジスタT15と第２キャパシタC2とを含む。第１５トランジスタT15のドレインが第１クロック端子CK1に連結され、ソースがキャリー出力端子OUT2に連結され、ゲートが第１キャパシタC1の一端Qjに連結されている。第１５トランジスタT15はゲートの電圧、すなわち第１キャパシタC1の一端Qjの電圧がゲートオン電圧Vonに等しいときにターンオンし、ゲートオフ電圧Voffに等しいときにターンオフする。第２キャパシタC2は第１５トランジスタT15のゲートとソースとの間に連結されている。

プルダウン部440は好ましくは第２トランジスタT2を含む。第２トランジスタT2のドレインがゲート出力端子OUT1及び第１キャパシタC1の一端Qjに連結され、ソースが電源電圧端子GVに連結され、ゲートがリセット端子Rに連結されている。第２トランジスタT2はゲートの電圧、すなわちリセット端子Rの電圧がゲートオン電圧Vonに等しいときにターンオンし、ゲートオフ電圧Voffに等しいときにターンオフする。

放電部450は好ましくは第９トランジスタT9と第６トランジスタT6とを含む。第９トランジスタT9のゲートがリセット端子Rに連結され、ドレインが第１キャパシタC1の一端Qjに連結され、ソースが電源電圧端子GVに連結されている。第６トランジスタT6のゲートがフレームリセット端子FRに連結され、ドレインが第１キャパシタC1の一端Qjに連結され、ソースが電源電圧端子GVに連結されている。第９トランジスタT9と第６トランジスタT6とはいずれもゲートの電圧がゲートオン電圧Vonに等しいときにターンオンし、ゲートオフ電圧Voffに等しいときにターンオフする。

保持部460は好ましくは８個のトランジスタT12、T13、T7、T8、T3、T10、T11、及びT5を含む。第１２トランジスタT12のドレインとゲートとはいずれも第１クロック端子CK1に連結されている。第１３トランジスタT13のドレインは第１２トランジスタT12のソースに連結され、ソースは電源電圧端子GVに連結され、ゲートはゲート出力端子OUT1に連結されている。第７トランジスタT7のドレインは第１クロック端子CK1に連結され、ゲートは第１２トランジスタT12のソースに連結されている。第８トランジスタT8のドレインは第７トランジスタT7のソースに連結され、ソースは電源電圧端子GVに連結され、ゲートはゲート出力端子OUT1に連結されている。第３トランジスタT3のドレインは第２トランジスタT2のドレインに連結され、ソースは第２トランジスタT2のソースに連結されている。第１１トランジスタT11のドレインはセット端子Sに連結され、ソースは第１キャパシタC1の一端Qjに連結され、ゲートは第２クロック端子CK2に連結されている。第１０トランジスタT10のドレインは第１１トランジスタT11のソースに連結され、ソースはゲート出力端子OUT1に連結され、ゲートは第１クロック端子CK1に連結されている。第５トランジスタT5のドレインは第１０トランジスタT10のソースに連結され、ソースは電源電圧端子GVに連結され、ゲートは第２クロック端子CK2に連結されている。８個のトランジスタT12、T13、T7、T8、T3、T10、T11、及びT5はいずれも、ゲートの電圧がゲートオン電圧Vonに等しいときにターンオンし、ゲートオフ電圧Voffに等しいときにターンオフする。

図５に、図４に示されている第ｊステージST_jで利用される各信号の波形図を示す。第ｊステージST_jでは、セット端子Sが前段の第（ｊ−１）ステージST_j-1からキャリー信号Cout(j−1)を受信する。整数ｊが１より大きい奇数、すなわち、ｊ＝３、５、…である場合、第ｊステージST_jでは、第１クロック端子CK1がクロック信号CKVを受信し、第２クロック端子CK2がクロックバー信号CKVBを受信する。整数ｊが偶数、すなわち、ｊ＝２、４、…である場合はその逆である。クロック信号CKV及びクロックバー信号CKVBの電圧は図８に示されているように、水平周期ごとにゲートオン電圧（ハイレベル）Vonとゲートオフ電圧（ローレベル）Voffとに交互に維持される。

第ｊステージST_jは、キャリー信号Cout(j−1)の電圧の立ち上がりによって起動し、第１クロック端子CK1に入力されるクロック信号CKV又はクロックバー信号CKVBの電圧変化を利用してｊ番目のゲートラインに対するゲート信号Gout(j)の電圧を変化させる。そのとき、第ｊステージST_jの内部では第１キャパシタC1の一端Qjの電圧が図５に示されているように変化する。その電圧の変化は主に三つの期間PH1、PT1、及びPH2に分けられる。各期間PH1、PT1、及びPH2の長さは一水平周期に等しい。
以下、それらの期間の順に第ｊステージST_jの動作を説明する。尚、以下の説明では整数ｊを１より大きい奇数とする。整数ｊが偶数である場合については、以下の説明でクロック信号CKVとクロックバー信号CKVBとを置き換えれば良い。

前段の第（ｊ−１）ステージST_j-1からセット端子Sに入力されるキャリー信号Cout(j−1)の電圧が立ち上がるとき、第１維持期間PH1は開始される。第１維持期間PH1では、クロック信号CKVの電圧がローレベルVoffに維持され、クロックバー信号CKVBの電圧がハイレベルVonに維持される。それにより、保持部460では、第１０トランジスタT10と第１２トランジスタT12とがいずれもオフ状態を維持し、第１１トランジスタT11と第５トランジスタT5とがいずれもオン状態を維持する。更に、電源電圧端子GVから第５トランジスタT5を通して伝達されるゲートオフ電圧Voffにより、第１３トランジスタT13と第８トランジスタT8とがいずれもオフ状態を維持する。

前段の第（ｊ−１）ステージST_j-1からセット端子Sに入力されるキャリー信号Cout(j−1)の電圧の立ち上がりにより、バッファ部410では第４トランジスタT4がターンオンする。それにより、そのキャリー信号Cout(j−1)が第４トランジスタT4を通し、充電部420、プルアップ部430、放電部450、及びキャリー信号生成部470に伝達される。

充電部420では、バッファ部410から伝達されるキャリー信号Cout(j−1)の立ち上がりに伴い、そのキャリー信号Cout(j−1)の電圧と、電源電圧端子GVから第５トランジスタT5を通して伝達されるゲートオフ電圧Voffとの間の差によって第１キャパシタC1が充電される。従って、第１キャパシタC1に蓄積される電荷量の増大に伴い、第１キャパシタC1の一端Qjの電圧が徐々に上昇する。尚、好ましくはクロック生成部600が予め、更に好ましくは各フレームの開始時に、フレームリセット端子FRに対して初期化信号INTを印加する。それにより、放電部450の第６トランジスタT6がターンオンして第１キャパシタC1の一端Qjを電源電圧端子GVに接続するので、第１キャパシタC1が放電する。その結果、第１維持期間PH1の開始時では第１キャパシタC1が電荷を蓄積していない。すなわち、第１キャパシタC1の一端Qjの電圧がゲートオフ電圧Voffに等しい。

プルアップ部430では、キャリー信号Cout(j−1)の立ち上がりによって第１トランジスタT1がターンオンし、第１クロック端子CK1をゲート出力端子OUT1に接続する。放電部450では２つのトランジスタT6、T9が共にオフ状態を維持している。プルダウン部440では第２トランジスタT2がオフ状態を維持している。従って、電源電圧端子GVから伝達されるゲートオフ電圧Voffに加え、第１クロック端子CK1から伝達されるローレベルVoffのクロック信号CKVにより、ゲート出力端子OUT1の電圧がゲートオフ電圧Voffに維持される。すなわち、ゲート信号Gout(j)の電圧がローレベルVoffに維持される。

キャリー信号生成部470では、キャリー信号Cout(j−1)の立ち上がりによって第１５トランジスタT15がターンオンし、第１クロック端子CK1をキャリー出力端子OUT2に接続する。従って、ローレベルVoffのクロック信号CKVがキャリー出力端子OUT2から出力される。すなわち、キャリー信号Cout(j)の電圧がローレベルVoffに維持される。更に、第２キャパシタC2が２つのキャリー信号Cout(j−1)、Cout(j)の間の電圧差で充電される。

第１遷移期間PT1の開始時、クロック信号CKVの電圧がローレベルVoffからハイレベルVonに立ち上がり、クロックバー信号CKVBの電圧がハイレベルVonからローレベルVoffに立ち下がる。それにより、保持部460では、第１０トランジスタT10と第１２トランジスタT12とがターンオンし、第１１トランジスタT11と第５トランジスタT5とがいずれもターンオフする。ここで、第１０トランジスタT10のオン抵抗は十分に高いので、第１０トランジスタT10を通した各キャパシタC1、C2の放電は十分に遅い。保持部460では更に、第１２トランジスタT12のターンオンにより、第７トランジスタT7が続いてターンオンする。それにより、第１クロック端子CK1から第７トランジスタT7を通してハイレベルVonのクロック信号CKVが伝達されるので、第３トランジスタT7がターンオンする。従って、第１遷移期間PT1の開始時点では第１３トランジスタT13及び第８トランジスタT8はいずれもオフ状態を維持する。

一方、充電部420では第１キャパシタC1が第１維持期間PH1の終了時とほぼ同じ値の両端電圧を保持しているので、プルアップ部430では第１トランジスタT1がオン状態を維持する。プルダウン部440では第２トランジスタT2がオフ状態を維持する。第３トランジスタT3のオン抵抗は十分に高いので、第１クロック端子CK1から第１トランジスタT1を通して伝達されるクロック信号CKVの立ち上がりにより、ゲート出力端子OUT1の電圧がローレベルVoffから上昇する。尚、主にゲート出力端子OUT1に寄生するキャパシタの容量により、ゲート信号Gout(j)の電圧の立ち上がりはクロック信号CKVの電圧の立ち上がりより緩やかである。

ゲート出力端子OUT1の電圧の立ち上がりに伴い、第１キャパシタC1の一端Qjの電圧が第１維持期間PH1の終了時のレベルからさらに上昇する。それ故、第１遷移期間PT1の全体を通して第１トランジスタT1がオン状態を維持する。その結果、第１遷移期間PT1の全体でハイレベルVonのクロック信号CKVが第１クロック端子CK1からゲート出力端子OUT1を通してゲート信号Gout(j)としてｊ番目のゲートラインGjに出力される。すなわち、ゲート信号Gout(j)の電圧がハイレベルVonまで上昇する。尚、第１トランジスタT1のゲートと他の端子との間に寄生するキャパシタ及び第１キャパシタC1の各容量により、第１キャパシタC1の一端Qjの電圧の立ち上がりはクロック信号CKVの電圧の立ち上がりより緩やかである。

第８トランジスタT8と第１３トランジスタT13とでは、ゲート出力端子OUT1の電圧の立ち上がりに伴って出力電流が増大する。その結果、第１遷移期間PT1では、第１クロック端子CK1から電源電圧端子GVへ向かう電流が、第１２トランジスタT12と第１３トランジスタT13とを含む経路、第７トランジスタT7と第８トランジスタT8とを含む経路、及び第１トランジスタT1と第３トランジスタT3とを含む経路のそれぞれに流れる。その状態でゲート出力端子OUT1の電圧が変動すれば、それに応じて第１３トランジスタT13と第８トランジスタT8との各インピーダンスが変動して第３トランジスタT3のゲート電圧を変動させる。その結果、第３トランジスタT3のドレイン電流が変動してゲート出力端子OUT1の電圧変動を相殺する。こうして、ゲート出力端子OUT1の電圧、すなわちゲート信号Gout(j)のレベルが安定化する。

クロック信号CKVの立ち上がり時、キャリー信号生成部470では第２キャパシタC2が第１維持期間PH1の終了時とほぼ同じ値の両端電圧を保持しているので、第１５トランジスタT15がオン状態を維持する。従って、クロック信号CKVの立ち上がりに伴ってキャリー出力端子OUT2の電圧が上昇するので、第２キャパシタC2を通して第１５トランジスタT15のゲートの電圧が第１維持期間PH1の終了時のレベルからさらに上昇する。それ故、第１遷移期間PT1の全体を通して第１５トランジスタT15がオン状態を維持する。その結果、第１遷移期間PT1ではハイレベルVonのクロック信号CKVが第１クロック端子CK1からキャリー出力端子OUT2を通してキャリー信号Cout(j)として出力される。すなわち、キャリー信号Cout(j)の電圧がハイレベルVonまで上昇する。それにより、次段の第（ｊ＋１）ステージST_j+1が起動する。第１遷移期間PT1では次段の第（ｊ＋１）ステージST_j+1が、第ｊステージST_jの第１維持期間PH1での動作と同様に動作する。特に、（ｊ＋１）番目のゲートラインに対するゲート信号Gout(j＋1)の電圧がローレベルVoffに維持される。

第２維持期間PH2の開始時、クロック信号CKVの電圧がハイレベルVonからローレベルVoffに立ち下がり、クロックバー信号CKVBの電圧がローレベルVoffからハイレベルVonに立ち上がる。それにより、保持部460では、第１０トランジスタT10と第１２トランジスタT12とがいずれもターンオフし、第１１トランジスタT11と第５トランジスタT5とがいずれもターンオンする。そのとき、電源電圧端子GVから第５トランジスタT5を通してゲートオフ電圧Voffがゲート出力端子OUT1に対して印加されるので、ゲート出力端子OUT1の電圧が立ち下がる。それに伴い、第１キャパシタC1の一端Qjの電圧は一旦下降する。ここで、第１トランジスタT1の寄生キャパシタ及び第１キャパシタC1の各容量により、第１キャパシタC1の一端Qjの電圧の立ち下がりは、ゲート信号Gout(j)及びクロック信号CKVのいずれの電圧の立ち下がりよりも緩やかである。

クロック信号CKVの立ち下がり時、第１キャパシタC1の一端Qjの電圧が一旦下降するのに伴い、キャリー信号生成部470では第２キャパシタC2が放電するので、第１５トランジスタT15がターンオフする。従って、キャリー出力端子OUT2が第１クロック端子CK1から分離される。一方、第２維持期間PH2では次段の第（ｊ＋１）ステージST_j+1が、第ｊステージST_jの第１遷移期間PT1での動作と同様に動作する。特に第１１トランジスタT11と第４トランジスタT4とがターンオフしてセット端子S、すなわち第ｊステージST_jのキャリー出力端子OUT2を第（ｊ＋１）ステージST_j+1の内部から分離する。その結果、第２維持期間PH2ではキャリー出力端子OUT2はフローティング状態に維持されるので、キャリー信号Cout(j)の電圧が第１遷移期間PT1の終了時の電圧、すなわちハイレベルVonにほぼ等しく維持される。

第２維持期間PH2では次段の第（ｊ＋１）ステージST_j+1が、第ｊステージST_jの第１遷移期間PT1での動作と同様に動作する。従って、次段の第（ｊ＋１）ステージST_j+1からリセット端子Rに対して印加されるゲート信号Gout(j＋1)の電圧が立ち上がる。それにより、放電部450では第９トランジスタT9がターンオンし、電源電圧端子GVから第１キャパシタC1の一端Qjにゲートオフ電圧Voffを伝達する。一方、前段の第（ｊ−１）ステージST_j-1からセット端子Sに対して印加されるキャリー信号Cout(j−1)が、第１１トランジスタT11を通して第１キャパシタC1の一端Qjに伝達される。ここで、第２維持期間PH2での第ｊステージST_jと同様に、第１遷移期間PT1では第（ｊ−１）ステージST_j-1のキャリー出力端子OUT2がフローティング状態を維持している。従って、第２維持期間PH2の開始時点ではキャリー信号Cout(j−1)の電圧はゲートオフ電圧Voffより十分に高い。従って、第９トランジスタT9を通した第１キャパシタC1の急速な放電が妨げられ、第１キャパシタC1の一端Qjの電圧は図５に示されているように、キャリー信号Cout(j−1)の電圧と共にゲートオフ電圧Voffまで緩やかに下降する。その結果、次段の第（ｊ＋１）ステージST_j+1からのゲート信号Gout(j＋1)の電圧がハイレベルVonに達する直前まで第１トランジスタT1がオン状態を維持し、ローレベルVoffのクロック信号CKVを第１クロック端子CK1からゲート出力端子OUT1に伝達し続ける。こうして、第（ｊ＋１）ステージST_j+1からのゲート信号Gout(j＋1)の電圧がハイレベルVonに達する前に、ゲート信号Gout(j)の電圧がローレベルVoffまで確実に立ち下がる。

次段のゲート信号Gout(j＋1)の電圧がハイレベルVonに達した時点からはプルダウン部440の第２トランジスタT2がターンオンし、ゲート出力端子OUT1を電源電圧端子GVに接続する。それにより、ゲート信号Gout(j)の電圧がローレベルVoffまで完全に下降する。こうして、第２維持期間PH2の開始直後にゲート信号Gout(j)の電圧が速やかに立ち下がるので、ゲート信号Gout(j)の電圧がハイレベルVonに維持される期間と、次段のゲート信号Gout(j＋1) の電圧がハイレベルVonに維持される期間との間にはオーバーラップが生じない。

ゲート信号Gout(j)がローレベルVoffまで下降した後は、第１３トランジスタT13と第８トランジスタT8とがいずれもオフ状態を維持する。その場合、クロック信号CKVの電圧がハイレベルVonに立ち上がれば、第１２トランジスタT12と第７トランジスタT7とが続けてターンオンするので第３トランジスタT3がターンオンする。その結果、ゲート出力端子OUT1が電源電圧端子GVに接続されるので、ゲート信号Gout(j)の電圧がローレベルVoffに安定に維持される。一方、クロック信号CKVBの立ち上がりによって第１０トランジスタT10がターンオンし、クロックバー信号CKVBの立ち下がりによって第１１トランジスタT11及び第５トランジスタT5がターンオフする。それにより、第１トランジスタT1のゲートがゲート出力端子OUT1に接続されるので第１トランジスタT1がオフ状態を維持し、ハイレベルVonのクロック信号CKVをゲート出力端子OUT1から遮断する。

逆に、クロック信号CKVの電圧がローレベルVoffに立ち下がれば第１０トランジスタT10がターンオフする。一方、クロックバー信号CKVBの立ち上がりによって第５トランジスタT5と第１１トランジスタT11とがターンオンする。それにより、ゲート出力端子OUT1が電源電圧端子GVに接続されるので、ゲート信号Gout(j)の電圧がローレベルVoffに安定に維持される。更に、第１キャパシタC1の一端Qjがセット端子Sに接続されるので、その電圧がローレベルVoffに安定に維持される。それにより、第１キャパシタC1は電荷を蓄積していない状態を維持する。
こうして、ゲート信号Gout(j)は第２維持期間PH2の終了時点から一フレームの間、ローレベルVoffに安定に維持される。

図６に、第１ステージST₁の回路図を示す。図６に示されているように、第１ステージST₁は他のステージST_jとは異なり、セット端子Sが前段のステージからのキャリー信号に代えて第１スキャン開始信号STVPを受信する。また、放電部451が第９トランジスタT9を含まない。その他の構成要素については第１ステージST₁は他のステージST_jと共通である。従って、それら共通の構成要素の詳細については上記の説明を援用する。

図７に、図６に示されている第１ステージST₁で利用される各信号の波形図を示す。第１ステージST₁は第１スキャン開始信号STVPの電圧の立ち上がりによって起動し、第１クロック端子CK1に入力されるクロック信号CKVの電圧変化を利用して先頭のゲートラインに対するゲート信号Gout(1)の電圧を変化させる。そのとき、第１ステージST₁の内部では第ｊステージST_jと同様に、第１キャパシタC1の一端Q1の電圧が変化する。更に、第ｊステージST_jと同様に、その電圧の変化が主に三つの期間PH1、PT1、及びPH2に分けられる。各期間PH1、PT1、及びPH2では、前段のステージからのキャリー信号が第１スキャン開始信号STVPに代えられている点を除き、第１ステージST₁は第ｊステージST_jと同様に動作する。従って、以下の説明では第ｊステージST_jの動作と特に異なる部分を述べ、他の同様な動作の詳細については上記の説明を援用する。

第１スキャン開始信号STVPのパルス幅は上記のとおり、水平周期の２倍より長い。従って、図７に示されているように、第１維持期間PH1と第１遷移期間PT1との全体、及び第２維持期間PH2の開始から所定時間が経過する後までの期間、第１スキャン開始信号STVPの電圧はハイレベルVonに維持される。第２維持期間PH2の開始時、クロックバー信号CKVBの立ち上がりによって保持部460の第１１トランジスタT11がターンオンすれば、ハイレベルVonの第１スキャン開始信号STVPがセット端子Sから第１１トランジスタT11を通して第１キャパシタC1の一端Q1に伝達される。それにより、第９トランジスタT9を通した第１キャパシタC1の放電が妨げられる。従って、図７に実線で示されているように、第１キャパシタC1の一端Q1の電圧は、第１スキャン開始信号STVPが立ち下がるまでローレベルVoffより十分に高いレベルに維持される。その結果、プルアップ部430の第１トランジスタT1は第１遷移期間PT1の終了後もオン状態を維持し、第２維持期間PH2の開始時点からしばらくの間、ローレベルVoffのクロック信号CKVを第１クロック端子CK1からゲート出力端子OUT1に伝達し続ける。こうして、図７に実線で示されているように、次段の第２ステージST₂からのゲート信号Gout(2)の電圧がハイレベルVonに達する前に、ゲート信号Gout(1)の電圧がローレベルVoffまで確実に立ち下がる。

第２維持期間PH2の開始時にゲート信号Gout(1)の電圧をローレベルVoffまで速やかに立ち下げるには上記のとおり、第１スキャン開始信号STVPのパルス幅が水平周期の２倍より長くなければならない。実際、もし第１スキャン開始信号STVPのパルス幅が水平周期の２倍より短ければ、図７に一点鎖線で示されているように、第１遷移期間PT1の終了より早い時点で第１スキャン開始信号STVPの電圧がローレベルVoffに遷移する。それにより、第１キャパシタC1の一端Q1の電圧は、図７に一点鎖線で示されているように、クロックバー信号CKVBの立ち上がり直後にローレベルVoffまで下降する。従って、第２維持期間PH2の開始直後にプルアップ部430の第１トランジスタT1がターンオフし、第1クロック端子CK1をゲート出力端子OUT1から分離する。それ故、ローレベルVoffのクロック信号CKVはゲート出力端子OUT1には伝達されない。ゲートオフ電圧Voffは電源電圧端子GVからプルダウン部440の第２トランジスタT2を通してのみ、ゲート出力端子OUT1に伝達される。その結果、ゲート信号Gout(1)の電圧は、図７に一点鎖線で示されているように、緩やかにゲートオフ電圧Voffまで下降する。こうして、ゲート信号Gout(1)の電圧がハイレベルVonに維持される期間、すなわちハイレベル期間が、次段の第２ステージから出力されるゲート信号Gout(2)のハイレベル期間とオーバーラップする。

本発明の実施形態においては上記のとおり、第１スキャン開始信号STVPのパルス幅が水平周期の２倍より長いので、第１スキャン開始信号STVPが第１遷移期間PT1の終了後もなお、ハイレベルVonに維持される。その結果、次段の第２ステージから出力されるゲート信号Gout(2)の電圧がハイレベルVonまで達する前に、ゲート信号Gout(1)の電圧がローレベルVoffまで確実に下降する。こうして、先頭のゲートラインと次のゲートラインとの間ではゲート信号のハイレベル期間がオーバーラップしないので、クロストークが生じない。それ故、本発明の上記の実施形態による液晶表示装置は表示品質が高い。

第２維持期間PH2以降、ゲート信号Gout(1)の電圧がローレベルVoffまで下降した後、一フレームの間、第１ステージST₁は第ｊステージST_jと同様に動作してゲート信号Gout(1)の電圧をローレベルVoffに安定に維持する。その動作は、第ｊステージの動作と同様であるので、その動作の詳細については上記の説明を援用する。

信号制御部では好ましくは、タイミングコントローラ500が第２スキャン開始信号STVのパルス幅を、図８に示されているように水平周期の２倍より長く設定する。その場合、クロック生成部600は好ましくは図９に示されている構成を利用して各信号STVP、CKV、及びCKVBを生成する。特に、第１スキャン開始信号STVPのパルス幅を、図８に示されているように第２スキャン開始信号STVのパルス幅に一致させる。

図９に示されている例では、クロック生成部601は、増幅部651、Ｄ−フリップフロップ610、論理和演算子OR、第１クロック電圧印加部620、第２クロック電圧印加部630、電荷共有部640、第３キャパシタC3、及び第４キャパシタC4を含む。

増幅部651は好ましくはオペアンプOPを含む。オペアンプOPは第２スキャン開始信号STVを受信して増幅する。増幅された信号は第１スキャン開始信号STVPとして出力される。オペアンプOPの増幅により、第１スキャン開始信号STVPの電圧のハイレベルはゲートオン電圧Vonに設定され、ローレベルはゲートオフ電圧Voffに設定される。更に、第１スキャン開始信号STVPは第２スキャン開始信号STVと同期し、特にパルス幅が一致する。

Ｄ−フリップフロップ610では、クロック端子CLKは第１クロック生成制御信号OEを受信し、入力端子Dは第２出力端子／Qに連結されている。第１出力端子Qは第１クロックイネーブル信号ECSを出力し、第２出力端子／Qは第２クロックイネーブル信号OCSを出力する。図８にそれらの信号の波形図を示す。図８に示されているように、第１クロックイネーブル信号ECSと第２クロックイネーブル信号OCSとは互いに逆位相である。Ｄ−フリップフロップ610は特に、第１クロック生成制御信号OEの立ち上がりごとに、すなわち水平期間の開始時点ごとに、第１クロックイネーブル信号ECSと第２クロックイネーブル信号OCSとの各電圧のレベルを切り換える。第１クロックイネーブル信号ECSは第１クロック電圧印加部620に提供され、第２クロックイネーブル信号OCSは第２クロック電圧印加部630に提供される。

論理和演算子ORは第１クロック生成制御信号OEと第２クロック生成制御信号CPVとを受信し、両者の論理和を示す信号を生成し、その信号を電荷共有制御信号CPVXとして電荷共有部640に提供する。ここで、第１クロック生成制御信号OEと第２クロック生成制御信号CPVとは図８に示されているように、周期が一水平周期に等しい。更に、第２クロック生成制御信号CPVは第１クロック生成制御信号OEより、位相が一定量だけ遅れ、パルス幅が一定量だけ長い。従って、電荷共有制御信号CPVXは図８に示されているように、第１クロック生成制御信号OEの立ち上がりに同期して立ち上がり、第２クロック生成制御信号CPVの立ち下がりに同期して立ち下がる。それにより、電荷共有制御信号CPVXは図８に示されているように、各水平期間の大部分の期間P1、P3ではハイレベルに維持され、各水平期間の終了直前のわずかな期間P2でのみローレベルに維持される。各期間P1、P2の長さは、第１クロック生成制御信号OEと第２クロック生成制御信号CPVとの間の位相差とパルス幅の差とのいずれか又は両方で調節される。

第１クロック電圧印加部620の出力端子と接地端子との間には第３キャパシタC3が連結されている。第１クロック電圧印加部620は第１クロックイネーブル信号ECSに応じて第３キャパシタC3の両端電圧を調節する。第１クロック電圧印加部620は特に、第１クロックイネーブル信号ECSの電圧がハイレベルである期間ではゲートオン電圧Vonを出力し、第１クロックイネーブル信号ECSの電圧がローレベルである期間ではゲートオフ電圧Voffを出力する。それらの電圧がクロックバー信号CKVBとして出力される。

第２クロック電圧印加部630の出力端子と接地端子との間には第４キャパシタC4が連結されている。第２クロック電圧印加部630は第２クロックイネーブル信号OCSに応じて第４キャパシタC4の両端電圧を調節する。第２クロック電圧印加部630は特に、第２クロックイネーブル信号OCSの電圧がローレベルである期間ではゲートオフ電圧Voffを出力し、第２クロックイネーブル信号OCSの電圧がハイレベルである期間ではゲートオン電圧Vonを出力する。それらの電圧がクロック信号CKVとして出力される。

電荷共有部640は電荷共有制御信号CPVXに応じて第３キャパシタC3及び第４キャパシタC4の間の接続を制御する。好ましくは、電荷共有制御信号CPVXの電圧がハイレベルに維持されている期間P1、P3では、電荷共有部640は２つのキャパシタC3、C4間を切断する。それにより、電荷共有制御信号CPVXと第１クロックイネーブル信号ECSとの各電圧がいずれもハイレベルである期間P1では、第３キャパシタC3の両端電圧がゲートオン電圧Vonに維持され、第４キャパシタC4の両端電圧がゲートオフ電圧Voffに維持される。更に、電荷共有制御信号CPVXの電圧がハイレベルであり、かつ第１クロックイネーブル信号ECSの電圧がローレベルである期間P3では、第３キャパシタC3の両端電圧がゲートオフ電圧Voffに維持され、第４キャパシタC4の両端電圧がゲートオン電圧Vonに維持される。一方、電荷共有制御信号CPVXの電圧がローレベルに維持されている期間P2では、電荷共有部640は第３キャパシタC3及び第４キャパシタC4の間を接続する。それにより、その期間P2では２つのキャパシタC3及びC4の間で充放電が生じて電荷が交換される。こうして、２つのキャパシタC3及びC4の間では電荷が共有される。それにより、それらのキャパシタの充放電に伴う消費電力が削減される。尚、電荷共有部640は省略されても良い。

例えば図８に示されている期間P2では、電荷共有制御信号CPVXの立ち下がりによって２つのキャパシタC3及びC4の間が接続される。そのとき、第３キャパシタC3はゲートオン電圧Vonを保持し、第４キャパシタC4はゲートオフ電圧Voffを保持している。それらの電圧差により、第３キャパシタC3は放電を開始し、第４キャパシタC4は充電を開始する。すなわち、期間P2では、各クロック電圧印加部620、630による出力電圧のレベルの切り換えに先立ち、２つのキャパシタC3及びC4の間で電荷が移動を開始し、各キャパシタの両端電圧が変化を開始する。その結果、次の水平期間P3の開始時、第３キャパシタC3の両端電圧はローレベルVoffまで速やかに立ち下がり、第４キャパシタC4の両端電圧はハイレベルVonまで速やかに立ち上がる。

タイミングコントローラ500は第２スキャン開始信号STVのパルス幅を、図１０に示されているように水平周期の２倍より短く設定しても良い。その場合、クロック生成部600は好ましくは図１１に示されている構成を利用して各信号STVP、CKV、及びCKVBを生成する。特に、第１スキャン開始信号STVPのパルス幅を、図１０に示されているように第２スキャン開始信号STVのパルス幅より増大させ、水平周期の２倍より長く設定する。

図１１に示されているクロック生成部602は、増幅部651に代えてパルス幅変調部652を含む点でのみ、図８に示されているクロック生成部601とは異なる。
パルス幅変調部652は第２スキャン開始信号STVを第１スキャン開始信号STVPに変換する。パルス幅変調部652は特に、第２スキャン開始信号STVの電圧の立ち上がりに同期して第１スキャン開始信号STVPの電圧を上昇させる。更に、第２スキャン開始信号STVの電圧の立ち下がりに関わらず、第１スキャン開始信号STVPの電圧をゲートオン電圧Vonに維持し、立ち上がりから水平周期の２倍を所定量超過する時間が経過した後に、第１スキャン開始信号STVPの電圧をゲートオフ電圧Voffまで下降させる。こうして、第１スキャン開始信号STVPのパルス幅が水平周期の２倍より長く調節される。

以上、本発明の好ましい実施形態を説明した。しかし、当業者であれば、本発明の技術的思想や必須の特徴を変更することなく、上記の実施形態を多様に変更可能であろう。従って、上記の実施形態はあくまでも例示的なものであって、本発明の技術的範囲を限定するものではない。

本発明は明らかに表示装置及びその駆動方法に利用できる。

本発明の実施形態による液晶表示装置のブロック図 図１に示されている液晶表示装置に含まれる一つの画素の模式図 図１に示されているゲート駆動部のブロック図 図３に示されている第ｊステージの回路図 第ｊステージで利用される各信号の波形図 図３に示されている第１ステージの回路図 第１ステージで利用される各信号の波形図 図９に示されているクロック生成部で利用される信号の波形図 本発明の一実施形態によるクロック生成部のブロック図 図１１に示されているクロック生成部で利用される信号の波形図 本発明の他の実施形態によるクロック生成部のブロック図

符号の説明

10 液晶表示装置
100 第１基板
200 第２基板
300 液晶パネル
400 ゲート駆動部
410 バッファ部
420 充電部
430 プルアップ部
440 プルダウン部
450、451 放電部
460 保持部
470 キャリー信号生成部
500 タイミングコントローラ
600、601、602 クロック生成部
610 Ｄ−フリップフロップ
620 第１クロック電圧印加部
630 第２クロック電圧印加部
640 電荷共有部
700 データ駆動部

Claims (18)

1. 第１スキャン開始信号、クロック信号、及びクロックバー信号を生成する信号提供部であり、前記クロック信号と前記クロックバー信号とを互いに逆位相で第１レベルと第２レベルとに交互に維持し、前記クロック信号を第１レベルから第２レベルに遷移させた時点から、早くとも、次に第１レベルから第２レベルに遷移させる時点までの間、前記第１スキャン開始信号を所定のレベルに維持する信号提供部、
   前記第１スキャン開始信号が前記所定のレベルに遷移したことに応じて起動し、前記クロック信号及び前記クロックバー信号を用いて複数のゲート信号を順番に生成するゲート駆動部、並びに、
   前記複数のゲート信号が順番に印加される複数のゲートラインを含む表示パネル、
   を有する表示装置。
2. 前記信号提供部は、前記第１スキャン開始信号を前記所定のレベルに遷移させた後、前記クロック信号を二度目に第２レベルから第１レベルに遷移させる前に、前記第１スキャン開始信号を前記所定のレベルから別のレベルに遷移させる、請求項１に記載の表示装置。
3. 前記ゲート駆動部は、前記第１スキャン開始信号が前記所定のレベルに維持されている間、前記クロック信号を先頭のゲートラインにゲート信号として出力する、請求項１に記載の表示装置。
4. 前記ゲート駆動部は、各ゲートラインにゲート信号を個別に出力する複数のステージを含み、
   前記複数のステージはそれぞれ、前記表示パネル上に形成された非晶質シリコン薄膜トランジスタを少なくとも一つ含む、
   請求項１に記載の表示装置。
5. 前記ゲート駆動部は、各ゲートラインにゲート信号を個別に出力する複数のステージを含み、
   前記複数のステージのうち、先頭のゲートラインに対してゲート信号を印加する第１ステージは、
   前記第１スキャン開始信号に応じて電荷を蓄積し、又は放出する充電部、
   前記充電部が所定量の電荷を蓄積している間、前記クロック信号をゲート信号として先頭のゲートラインに出力するプルアップ部、及び、
   前記クロックバー信号に応じて前記第１スキャン開始信号を前記充電部に伝達する保持部、
   を含む、請求項１に記載の表示装置。
6. 前記充電部は、前記第１スキャン開始信号が前記所定のレベルに維持されている間は前記所定量の電荷を蓄積し、前記第１スキャン開始信号が前記所定のレベルから別のレベルに遷移することに応じて前記所定量の電荷を放出し、
   前記プルアップ部は、前記第１スキャン開始信号が前記所定のレベルに維持されている間は前記クロック信号をゲート信号として出力し、前記第１スキャン開始信号が前記所定のレベルから別のレベルに遷移したことに応じて前記クロック信号を先頭のゲートラインから遮断し、
   前記保持部は、前記クロックバー信号が第１レベルに維持されている間、前記第１スキャン開始信号を前記充電部に伝達する、
   請求項５に記載の表示装置。
7. 前記充電部は、前記第１スキャン開始信号に応じて充電され、又は放電するキャパシタを含み、
   前記プルアップ部は、ゲートが前記キャパシタの一端に連結され、ソースが前記キャパシタの他端と先頭のゲートラインとに連結され、ドレインが前記クロック信号を受信する第１トランジスタを含み、
   前記第１トランジスタは、前記キャパシタが前記所定量の電荷を蓄積したときにターンオンして前記クロック信号を先頭のゲートラインに出力し、前記キャパシタが前記所定量の電荷を放出したときにターンオフして前記クロック信号を先頭のゲートラインから遮断し、
   前記第１ステージは、次の第２ステージから出力されたゲート信号に応じて先頭のゲートラインの電圧を所定のレベルに維持する第２トランジスタを更に含む、
   請求項５に記載の表示装置。
8. 前記信号提供部は、
   前記第１スキャン開始信号及びクロック生成制御信号を生成するタイミングコントローラ、並びに、
   前記クロック生成制御信号を用いて前記クロック信号及び前記クロックバー信号を生成するクロック生成部、
   を含む、請求項１に記載の表示装置
9. 前記クロック生成部は、前記クロック生成制御信号の立ち上がりごとに前記クロック信号及び前記クロックバー信号のレベルを切り換える、請求項８に記載の表示装置。
10. 前記信号提供部は、
    第２スキャン開始信号及びクロック生成制御信号を生成するタイミングコントローラ、並びに、
    前記第２スキャン開始信号を用いて前記第１スキャン開始信号を生成し、前記クロック生成制御信号を用いて前記クロック信号及び前記クロックバー信号を生成するクロック生成部、
    を含む、請求項１に記載の表示装置
11. 前記クロック生成部は、
    前記第２スキャン開始信号のパルス幅より前記第１スキャン開始信号のパルス幅を広くするパルス幅変調部、
    を含む、請求項１０に記載の表示装置。
12. 前記信号提供部は、前記クロック信号及び前記クロックバー信号の第１レベルをゲートオン電圧に等しく設定し、第２レベルをゲートオフ電圧と等しく設定する、請求項１に記載の表示装置。
13. クロック信号とクロックバー信号とを互いに逆位相で第１レベルと第２レベルとに交互に維持するステップ、
    前記クロック信号を第１レベルから第２レベルに遷移させた時点から、早くとも、次に第１レベルから第２レベルに遷移させる時点までの間、スキャン開始信号を所定のレベルに維持するステップ、及び、
    前記スキャン開始信号が前記所定のレベルに遷移したことに応じ、前記クロック信号と前記クロックバー信号とを用いてゲート信号を生成して表示パネルの複数のゲートラインに対して順番に印加するステップ、
    を有する表示装置の駆動方法。
14. 前記スキャン開始信号を前記所定のレベルに遷移させた後、前記クロック信号を二度目に第２レベルから第１レベルに遷移させる前に、前記スキャン開始信号を前記所定のレベルから別のレベルに遷移させるステップ、
    を更に有する、請求項１３に記載の表示装置の駆動方法。
15. 前記スキャン開始信号が前記所定のレベルに維持されている間、前記クロック信号を先頭のゲートラインにゲート信号として出力する、請求項１３に記載の表示装置の駆動方法。
16. 前記ゲート信号を生成してゲートラインに対して印加するステップは、
    前記スキャン開始信号が前記所定のレベルに遷移したことに応じてキャパシタに所定量の電荷を蓄積するステップ、
    前記キャパシタが前記所定量の電荷を蓄積している間、前記クロック信号をゲート信号として先頭のゲートラインに出力するステップ、
    前記クロックバー信号が第２レベルに維持されている間、前記スキャン開始信号によって前記キャパシタに前記所定量の電荷を保持させるステップ、及び、
    前記スキャン開始信号によって前記キャパシタから前記所定量の電荷が放出されたことに応じ、前記クロック信号を先頭のゲートラインから遮断するステップ、
    を含む、請求項１５に記載の表示装置の駆動方法。
17. 前記スキャン開始信号を所定のレベルに維持するステップは、前記スキャン開始信号のパルス幅を調節するステップを含む、請求項１３に記載の表示装置の駆動方法。
18. 前記クロック信号及び前記クロックバー信号の第１レベルをゲートオン電圧に等しく設定し、第２レベルをゲートオフ電圧に等しく設定する、請求項１３に記載の表示装置の駆動方法。
    

Images