KR102147375B1 - 액정표시장치 및 그 구동방법 - Google Patents

액정표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR102147375B1
KR102147375B1 KR1020130168639A KR20130168639A KR102147375B1 KR 102147375 B1 KR102147375 B1 KR 102147375B1 KR 1020130168639 A KR1020130168639 A KR 1020130168639A KR 20130168639 A KR20130168639 A KR 20130168639A KR 102147375 B1 KR102147375 B1 KR 102147375B1
Authority
KR
South Korea
Prior art keywords
gate
enable signal
output enable
gate output
liquid crystal
Prior art date
Application number
KR1020130168639A
Other languages
English (en)
Other versions
KR20150078855A (ko
Inventor
박만규
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130168639A priority Critical patent/KR102147375B1/ko
Priority to US14/569,938 priority patent/US9224349B2/en
Priority to CN201410804220.XA priority patent/CN104751812B/zh
Priority to EP14199724.7A priority patent/EP2889872B1/en
Publication of KR20150078855A publication Critical patent/KR20150078855A/ko
Application granted granted Critical
Publication of KR102147375B1 publication Critical patent/KR102147375B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시장치에 관한 것이다.
본 발명에 의한 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되는 액정표시패널, 데이터 타이밍 제어신호 및 게이트 타이밍 제어신호를 생성하는 타이밍 콘트롤러, 상기 타이밍 콘트롤러로부터 상기 데이터 타이밍 제어신호를 입력받아서 상기 데이터라인들로 비디오 데이터전압을 공급하는 데이터 구동회로, 및 상기 게이트라인들 중에서 홀수 번째 라인과 짝수 번째 라인에 각각 제1 및 제2 게이트 펄스를 공급하기 위한 것으로 각각 1수평기간 초과 2수평기간 미만의 하이논리 폭을 갖으며 서로 일정기간 중첩되도록 상기 제1 및 제2 게이트 펄스를 출력하는 게이트 드라이브 IC;를 구비한다.

Description

액정표시장치 및 그 구동방법{Liquid Crystal Display and Driving Method thereof}
본 발명은 액정표시장치 및 그 구동방법에 관한 것이다.
표시장치는 시각정보의 전달매체로서 각종 정보기기나 사무기기 등에 적용되고 있다. 가장 널리 보급된 표시장치인 음극선관(Cathode Ray Tube) 또는 브라운관은 무게와 부피가 큰 문제점이 있다. 이러한 음극선관의 한계를 극복할 수 있는 많은 종류의 평판표시소자(Flat Panel Display)가 개발되고 있다.
평판표시장치에는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 유기 발광다이오드소자(Organic Light Emitting Diode Device, OLED) 등이 있다. 이 중, 액정표시장치는 전자제품의 경박단소 추세를 만족할 수 있고 양산성이 향상되고 있어 많은 응용분야에서 음극선관을 빠른 속도로 대체하고 있다. 특히, 박막트랜지스터(Thin Film Transistor : 이하, "TFT"라 한다)를 이용하여 액정셀을 구동하는 액티브 매트릭스 타입의 액정표시소자는 화질이 우수하고 소비전력이 낮은 장점이 있으며, 최근의 양산기술 확보와 연구개발의 성과로 대형화와 고해상도화로 급속히 발전하고 있다.
평판표시장치는 데이터라인들과 스캔라인들이 직교되도록 배치되고 픽셀들이 매트릭스 형태로 배치된다. 액정표시장치나 유기 발광다이오드소자는 TFT의 게이트전극이 스캔라인들에 접속되기 때문에 스캔라인을 게이트라인으로 칭하기도 한다. 데이터라인들에는 표시하고자 하는 비디오 데이터전압이 공급되고 스캔라인들에는 스캔펄스(또는 게이트 펄스)가 순차적으로 공급된다. 스캔펄스가 공급되는 표시라인의 픽셀들에 비디오 데이터전압이 공급되며, 모든 표시라인들이 스캔펄스에 의해 순차적으로 스캐닝되면서 비디오 데이터를 표시한다.
평판표시장치의 스캔라인들에 스캔펄스를 공급하기 위한 스캔 구동회로는 통상 다수의 스캔 집적회로(Integrated Circuit, 이하 "IC"라 함)를 포함한다. 스캔 IC 각각은 스캔펄스를 순차적으로 출력하여야 하기 때문에 기본적으로 쉬프트 레지스터를 포함하며, 표시패널의 구동특성에 따라 쉬프트 레지스터의 출력 전압을 조정하기 위한 회로들과 출력 버퍼들을 포함할 수 있다. 이러한 스캔 구동회로는 타이밍 콘트롤러로부터 발생되는 많은 제어신호들에 응답하여 동작한다. 이하, 액정표시장치의 게이트 구동회로를 중심으로 평판표시장치의 스캔 구동회로를 설명하기로 한다.
도 1은 액정표시장치에 적용되는 게이트 구동회로의 게이트 IC를 나타낸다. 도 1을 참조하면, 액정표시장치의 게이트 IC는 쉬프트 레지스터(10), 레벨 쉬프터(12) 및 쉬프트 레지스터(10)와 레벨 쉬프터(12) 사이에 접속된 다수의 논리곱 게이트(이하, "AND 게이트"라 함)(11)를 구비한다.
쉬프트 레지스터(10)는 종속적으로 접속된 다수의 플립플롭을 이용하여 게이트 스타트 펄스(Gate start pulse, GSP)를 게이트 쉬프트 클럭(Gate Shift Clock, GSC)에 따라 순차적으로 쉬프트시킨다. AND 게이트들(11) 각각은 쉬프트 레지스터(10)의 플립플롭의 비반전 출력신호와 게이트 출력 인에이블신호(Gate Output Enable, GOE)의 반전신호를 논리곱하여 출력을 발생한다. 게이트 출력 인에블신호(GOE)는 인버터(13)에 의해 반전되어 AND 게이트(11)의 일측 입력단자에 입력된다. 레벨 쉬프터(12)는 AND 게이트(11)의 출력전압 스윙폭을 액정표시패널의 TFT의 동작이 가능한 스윙폭으로 쉬프트시킨다. 레벨 쉬프터(12)의 출력신호(G1 내지 Gk)는 k(k는 정수) 개의 게이트라인들에 순차적으로 공급된다.
도 2는 게이트 구동회로를 제어하기 위한 제어신호와 그 스캔 구동회로의 출력신호의 일례를 나타내는 도면이다. 도 2에서와 같이, 종래의 게이트 IC는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC) 및 게이트 출력 인에이블신호(GOE)를 입력받아서 1 수평주기(H)로 게이트펄스(GO1,GO2)를 출력한다.
근래에는 패널의 크기가 커지고 해상도가 높아짐에 따라서 1H가 짧아지기 때문에, 1H 기간마다 게이트펄스를 출력하면 게이트 온-오프(on-off) 특성이 저하되는 현상이 발생한다. 이를 개선하기 위해서, 도 3과 같이 게이트 스타트 펄스(GSP)의 입력기간을 2H로 증가한 게이트 오버랩(Gate Overlap) 방식의 게이트 구동방식이 제안되었다.
하지만, 도 3과 같이 게이트 스타트 펄스(GSP)를 2H 동안 입력한 경우에는 게이트 출력 인에이블신호(GOE)의 하이논리 구간에서 게이트 펄스가 오프(off)되는 구간이 발생하여 소스 출력 데이터가 패널의 화소에 전달되는 과정에서 시간적 단락 구간이 발생할 수 있다.
또는, 도 3과 같은 게이트 스타트 펄스(GSP)에서 게이트 펄스의 오프 현상을 개선하기 위해서 게이트 출력 인에이블을 고정시키면, 게이트 펄스의 오버랩 구간이 2H로 고정되기 때문에 소스 출력 파형의 충전율이 저하되는 현상이 발생한다.
본 발명은 게이트 오프 현상이 발생하는 것을 방지하며, 데이터 전압의 충전특성을 향상시킬 수 있는 액정표시장치 및 그 구동방법을 제공하기 위한 것이다.
본 발명에 의한 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되는 액정표시패널, 데이터 타이밍 제어신호 및 게이트 타이밍 제어신호를 생성하는 타이밍 콘트롤러, 상기 타이밍 콘트롤러로부터 상기 데이터 타이밍 제어신호를 입력받아서 상기 데이터라인들로 비디오 데이터전압을 공급하는 데이터 구동회로, 및 상기 게이트라인들 중에서 홀수 번째 라인과 짝수 번째 라인에 각각 제1 및 제2 게이트 펄스를 공급하기 위한 것으로 각각 1수평기간 초과 2수평기간 미만의 하이논리 폭을 가지며 서로 일정기간 중첩되도록 상기 제1 및 제2 게이트 펄스를 출력하는 게이트 드라이브 IC;를 구비한다.
본 발명은 1수평기간이 초과되는 게이트 펄스를 이용하면서도, 게이트 라인을 짝수 번째 라인과 홀수 번째 라인으로 구분하여 게이트 펄스를 공급하기 때문 게이트 오프 현상이 발생하는 것을 방지할 수 있다.
또한 본 발명은 게이트 펄스의 폭을 2수평기간 미만으로 설정함으로써, 데이터 전압의 충전특성을 향상시킬 수 있다.
도 1은 종래의 게이트 IC의 일례를 나타내는 회로도.
도 2 및 도 3은 종래의 게이트 제어신호 및 게이트 펄스를 나타내는 파형도.
도 4는 본 발명에 의한 액정표시장치를 나타내는 도면.
도 5는 본 발명에 의한 게이트 출력 인에이블신호 분할부를 나타내는 회로도.
도 6은 본 발명에 의한 게이트 IC의 일례를 나타내는 회로도.
도 7은 본 발명에 의한 제1 및 제2 게이트 출력 인에이블신호 및 제1 및 제2 게이트 펄스를 나타내는 파형도.
도 8은 본 발명에 의한 게이트 펄스의 충전특성을 나타내는 도면.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 4는 본 발명에 의한 액정표시장치를 나타내는 도면이다.
도 4를 참조하면, 본 발명에 의한 액정표시장치는 액정표시패널(30), 타이밍 콘트롤러(31), 데이터 구동회로(32), 및 게이트 구동회로(33)를 구비한다. 데이터 구동회로(32)는 다수의 소스 IC들을 포함한다. 게이트 구동회로(33)는 다수의 게이트 IC들(331 내지 335)을 포함한다.
액정표시패널(30)은 두 장의 유리기판 사이에 액정층이 형성된다. 이 액정표시패널(30)은 m 개의 데이터라인들(34)과 n 개의 게이트라인들(35)의 교차 구조에 의해 매트릭스 형태로 배치된 m×n 개의 액정셀들(Clc)을 포함한다.
액정표시패널(30)의 하부 유리기판에는 데이터라인들(34), 게이트라인들(35), TFT들, 및 스토리지 커패시터(Cst)가 형성된다. 액정셀들(Clc)은 TFT에 접속되어 화소전극들(1)과 공통전극(2) 사이의 전계에 의해 구동된다. 액정표시패널(30)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 한편, 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 액정표시패널(30)의 상부 유리기판과 하부 유리기판 상에는 편광판이 부착되고 액정과 접하는 계면에 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.
타이밍 콘트롤러(31)는 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블신호(DE) 및 클럭신호(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로(32), 및 게이트 구동회로(33)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다. 이러한 제어신호들은 게이트 타이밍 제어신호와 데이터 타이밍 제어신호를 포함한다. 또한, 타이밍 콘트롤러(31)는 데이터 구동회로(32)에 디지털 비디오 데이터(RGB)를 공급한다.
타이밍 콘트롤러(31)에 의해 생성되는 게이트 타이밍 제어신호는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(Gate Shift Clock, GSC) 및 게이트 출력 인에이블신호(Gate Output Enable, GOE)를 포함한다.
게이트 스타트 펄스(GSP)는 제1 게이트 드라이브 IC(531)에 인가되어 제1 게이트 드라이브 IC(331)로부터 첫 번째 게이트펄스가 발생되도록 스캔이 시작되는 시작 라인을 지시한다.
게이트 쉬프트 클럭신호(GSC)는 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 IC들(331 내지 335)의 쉬프트 레지스터는 게이트 쉬프트 클럭신호(GSC)의 라이징 에지에서 게이트 스타트 펄스(GSP)를 쉬프트시킨다. 제2 내지 제5 게이트 IC(332 내지 335)는 앞단 게이트 IC의 캐리신호를 게이트 스타트 펄스(GSP)로써 입력받아 첫 번째 게이트 펄스를 발생한다.
게이트 출력 인에이블신호(GOE)는 게이트 IC들(331 내지 335)에 공통으로 입력된다. 게이트 IC들(331 내지 335)은 게이트 출력 인에이블신호(GOE)의 로우논리기간 즉, 펄스의 폴링타임 직후로부터 그 다음 펄스의 라이징 타임 직전까지의 기간 동안 게이트 펄스를 출력한다. 게이트 출력 인에이블신호(GOE)의 하이논리기간 동안 게이트 IC들(331 내지 335)의 출력은 차단된다.
타이밍 콘트롤러(31)에 의해 생성되는 데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity : POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터가 표시될 라인에서 시작 화소를 지시한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터 구동회로(32) 내에서 데이터의 래치동작을 지시한다. 극성제어신호(POL)는 데이터 구동회로(32)로부터 출력되는 아날로그 비디오 데이터전압의 극성을 제어한다. 소스 출력 인에이블신호(SOE)는 소스 IC의 출력을 제어한다.
데이터 구동회로(32)의 소스 IC들 각각은 쉬프트 레지스터, 래치, 디지털-아날로그 변환기, 출력 버퍼 등을 포함한다. 데이터 구동회로(32)는 타이밍 콘트롤러(31)의 제어 하에 디지털 비디오 데이터(RGB)를 래치한다. 그리고 데이터 구동회로(32)의 소스 IC들은 소스 출력 인에이블신호(SOE)에 응답하여 차지쉐어전압을 데이터라인들(34)에 공급한 후, 극성제어신호(POL)에 응답하여 디지털 비디오 데이터(RGB)를 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 아날로그 데이터전압을 발생하고 그 전압들을 데이터라인들(34)에 공급한다.
본 발명에 의한 게이트 IC(331~335)는 홀수 번째 게이트 라인들과 짝수 번째 게이트 라인들을 구동하기 위한 제1 및 제2 게이트 펄스(GO_O,GO_E)를 출력한다. 이를 위해서 게이트 IC(331~335)들은 타이밍 콘트롤러(31)에서 제공받은 게이트 출력 인에이블신호(GOE)를 제1 및 제2 게이트 출력 인에이블신호(GOE_O,GOE_E)로 분할하기 위한 게이트 출력 인에이블신호 분할부(이하, GOE 분할부)(300)을 포함한다. GOE 분할부(300)는 게이트 출력 인에이블신호(GOE)의 홀수 번째 하이논리 구간을 추출한 것을 제1 게이트 출력 인에이블신호(GOE_O)로 출력하며, 게이트 출력 인에이블신호의 짝수 번째 하이논리 구간을 추출한 것을 제2 게이트 출력 인에이블신호(GOE_E)로 출력한다.
도 5는 제1 및 제2 게이트 출력 인에이블신호를 출력하기 위한 GOE 분할부(300)를 나타내는 도면이다. 그리고 도 6은 도 5에 도시된 GOE 분할부(300)를 포함하는 게이트 IC(331~335)를 나타내는 도면이고, 도 7은 게이트 IC(331~335)에 의해서 출력되는 제1 및 제2 게이트 펄스(GO_O,GO_E)를 나타내는 도면이다.
도 5 내지 7을 참조하면, GOE 분할부(300)는 2분주회로(301), 인버터(305), AND 게이트로 구현되는 제1 및 제2 논리곱 연산기(311,312)를 포함한다.
2분주회로(301)는 게이트 출력 인에이블신호(GOE)를 입력받아서 게이트 출력 인에이블신호(GOE) 주파수의 1/2 주파수를 갖는 2분주 게이트 출력 인에이블신호(GOE*2)를 생성한다.
제1 논리곱 연산기(311)는 2분주 게이트 출력 인에이블신호(GOE*2) 및 게이트 출력 인에이블신호(GOE)를 제공받아서 논리곱 연산 결과를 출력한다. 즉, 제1 논리곱 연산기(311)는 2분주 게이트 출력 인에이블신호(GOE*2) 및 게이트 출력 인에이블신호(GOE)가 모두 하이논리인 구간에 한해서 하이논리 신호를 출력한다. 제1 논리곱 연산기(311)의 출력신호인 제1 게이트 출력 인에이블신호(GOE_O)는 홀수 번째 게이트 라인에 출력되는 제1 게이트 펄스(GO_0)의 출력 타이밍을 제어한다.
제2 논리곱 연산부(312)는 2분주 게이트 출력 인에이블신호(GOE*2)의 반전신호 및 게이트 출력 인에이블신호(GOE)를 제공받아서 논리곱 연산을 출력하여, 제2 게이트 출력 인에이블신호(GOE_E)를 생성한다. 즉, 제2 논리곱 연산기(312)는 2분주 게이트 출력 인에이블신호(GOE*2)의 반전신호 및 게이트 출력 인에이블신호(GOE)가 모두 하이논리인 구간에 한해서 하이논리 신호를 출력한다. 제2 논리곱 연산기(312)의 출력신호인 제2 게이트 출력 인에이블신호(GOE_E)는 짝수 번째 게이트 라인에 출력되는 제2 게이트 펄스(GO_E)의 출력 타이밍을 제어한다.
도 6 및 도 7을 참조하면, 게이트 IC(331~335)는 GOE 분할부(60), 쉬프트 레지스터(360), 레벨 쉬프터(370) 및 제1 및 제2 AND 게이트들(365,367)을 구비한다.
게이트 IC(331~335)의 쉬프트 레지스터(360)는 종속적으로 접속된 다수의 플립플롭을 이용하여 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭신호(GSC)의 라이징에지마다 쉬프트시킨다. 따라서, 게이트 IC(331~335)의 쉬프트 레지스터(360)는 플립플롭들 사이의 출력노드들을 통해 출력을 순차적으로 발생한다.
이때, 타이밍 콘트롤러(31)는 1수평기간(H)보다 긴 기간 동안에 하이논리을 유지하는 게이트 스타트 펄스(GSP)를 게이트 IC(331~335)로 제공한다. 일례로 게이트 스타트 펄스(GSP)는 1.5~2수평기간(H) 동안에 하이논리을 유지하는 신호를 이용할 수 있다. 이처럼, 본 발명은 게이트 스타트 펄스(GSP)의 하이논리 구간을 1수평기간(H)보다 길게 유지하기 때문에 게이트 오프 현상을 방지할 수 있다.
게이트 IC(331)의 제1 AND 게이트들(365)은 쉬프트 레지스터(360)의 출력과 제1 인버터(361)에 의해 반전된 제1 게이트 출력 인에이블신호(GOE_0)의 논리곱 출력을 발생한다. 그리고 제2 AND 게이트들(367)은 쉬프트 레지스터(360)의 출력과 제2 인버터(362)에 의해 반전된 제2 게이트 출력 인에이블신호(GOE_E)의 논리곱 출력을 발생한다.
게이트 출력 인에이블신호(GOE)의 1주기가 1수평기간(H)일 때, 제1 게이트 출력 인에이블신호(GOE_O)의 1주기는 2수평기간(H)이 된다. 그리고 제1 게이트 출력 인에이블신호(GOE_O)는 게이트 출력 인에이블신호(GOE)와 2분주 게이트 출력 인에이블신호(GOE*2)가 모두 하이논리인 구간에 한해서 하이논리 신호를 출력한다. 따라서 제1 게이트 출력 인에이블신호(GOE_O)의 하이논리 구간은 게이트 출력 인에이블신호(GOE)의 기간에 의해서 정해진다. 예컨대, 제1 게이트 출력 인에이블신호(GOE_O) 및 제2 게이트 출력 인에이블신호(GOE_E)는 1수평기간(H) 미만 동안에 하이논리을 유지할 수 있다.
레벨 쉬프터(370)는 제1 및 제2 게이트 출력 인에이블신호(GOE_O,GOE_E)가 로우논리일 때 쉬프트 레지스터(360)의 출력을 입력받는다. 결과적으로, 제1 및 제2 게이트 출력 인에이블신호(GOE_O,GOE_E)의 로우논리 구간은 제1 및 제2 게이트 펄스(GO_O,GO_E)의 하이논리 구간을 결정한다. 예컨대, 제1 및 제2 게이트 펄스(GO_O,GO_E)의 하이논리 구간은 1~2수평기간(H) 범위에서 결정될 수 있다.
이처럼 본 발명의 제1 게이트 출력 인에이블신호(GOE_O)는 2수평기간(H)을 갖는 1주기에서, 1~2수평기간(H) 동안에 로우논리를 갖기 때문에, 제1 게이트 펄스(GO_O)는 1~2수평기간(H) 동안에 하이논리를 유지할 수 있다. 즉, 제1 게이트 펄스(GO_O)는 홀수 번째 게이트 라인을 스캔하는 과정에서 게이트 오프(off) 현상을 유발하지 않는다.
마찬가지로, 제2 게이트 펄스(GO_E)는 1~2수평기간(H)동안에 하이논리를 유지할 수 있고, 이에 따라 제2 게이트 펄스(GO_E)는 짝수 번째 게이트 라인을 스캔하는 과정에서 게이트 오프 현상을 유발하지 않는다.
또한, 본 발명에 의한 제1 게이트 펄스(GO_O,GO_E)는 2수평기간(H) 미만의 기간 동안 하이논리를 갖기 때문에 종래의 2수평기간(H) 동안 하이논리를 갖는 게이트펄스에 비해서 이전 프레임의 데이터를 충전하는 기간을 줄일 수 있다.
이를 도 8을 참조하여, 살펴보면 다음과 같다.
도 8에서, 종래의 2수평기간(H)의 하이논리를 갖는 게이트 펄스(GO)는 't0' 에서 't1' 동안 이전프레임의 데이터를 충전하는 프리차징(pre-charging) 이후에 't1'에서 't2' 동안 현재프레임의 데이터를 충전한다. 따라서, 휘도의 차이가 큰 패턴, 예컨대 도면에서와 같이 블랙(black)데이터와 화이트(white)데이터를 순차적으로 제공받을 때에는 이전 프레임과 현재 프레임의 데이터전압 값의 차이는 매우 크다. 즉, 프리차징 기간동안 낮아진 전압값으로 인해서, 화이트데이터를 충전하는 과정에서 원하는 전압값으로 충분히 충전하지 못하는 현상이 발생한다.
본 발명에 의한 제1 및 제2 게이트 펄스(GO_O,GO_E)는 2수평기간(H) 미만의 하이논리를 유지하기 때문에 프리차징 기간이 't0`'에서 't1'이다. 즉, 제1 및 제2 게이트 펄스(GO_O,GO_E)는 프리차징 기간을 '△t'만큼 줄일 수 있다. 따라서 휘도 차이가 큰 패턴을 입력받는다고 할지라도, 제1 및 제2 게이트 펄스는 프리차징 기간 동안에 이전 프레임의 데이터에 의해서 충전된 전압값의 영향을 덜 받는다. 결국, 본 발명에 의한 제1 및 제2 게이트 펄스(GO_O,GO_E)는 종래의 게이트 펄스(GO)를 이용할 때보다 '△V'만큼 충전율을 높일 수 있다.
그리고 게이트 IC(331~335)에서 버퍼부(380)의 버퍼(buffer)들은 레벨 쉬프터(370)로부터 제공받은 제1 및 제2 게이트 펄스(GO_O,GO_E)를 증폭하여 각각의 게이트라인들(G1 내지 Gk)에 순차적으로 공급된다.
본 발명은 GOE 분할부(300)가 게이트 IC(331~335)에 포함된 것에 대한 실시 예를 설명하고 있지만, GOE 분할부(300)는 게이트 IC(331~335)에 포함되지 않고 별도로 형성될 수도 있다. 또는 GOE 분할부(300)는 타이밍 콘트롤러(31)에 포함될 수도 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
30 : 액정패널 31 : 타이밍 콘트롤러
32 : 데이터 구동회로 33 : 게이트 구동회로
300 : 게이트 분할부

Claims (5)

  1. 다수의 데이터라인들과 다수의 게이트라인들이 교차되는 액정표시패널;
    게이트 출력 인에이블신호를 생성하는 타이밍 콘트롤러;
    상기 게이트 출력 인에이블신호의 홀수 번째 하이논리 구간을 추출하여 제1 게이트 출력 인에이블 신호를 출력하고, 상기 게이트 출력 인에이블신호의 짝수 번째 하이논리 구간을 추출하여 제2 게이트 출력 인에이블 신호를 출력하는 게이트 출력 인에이블신호 분할부; 및
    상기 제1 게이트 출력 인에이블신호에 응답하여 홀수 번째 상기 게이트라인들에 제1 게이트 펄스를 공급하며, 상기 제2 게이트 출력 인에이블신호에 응답하여 짝수 번째 상기 게이트라인들에 제2 게이트 펄스를 공급하는 게이트 드라이브 IC;를 구비하고,
    상기 제 1 게이트 펄스의 하이논리 구간은 제 2 게이트 펄스와 적어도 일정기간 중첩되는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 게이트 출력 인에이블 신호 분할부는,
    상기 게이트 출력 인에이블신호의 주기를 2배로 연장하여 2분주 게이트 출력 인에이블신호를 출력하는 2분주회로;
    상기 2분주 게이트 출력 인에이블신호의 위상을 반전시키는 인버터;
    상기 2분주 게이트 출력 인에이블신호 및 상기 게이트 출력 인에이블신호를 입력받아서 논리곱 연산을 수행함으로써, 상기 제1 게이트 출력 인에이블신호를 출력하는 제1 논리곱 연산기; 및
    반전된 상기 2분주 게이트 출력 인에이블신호 및 상기 게이트 출력 인에이블신호를 입력받아서 논리곱 연산을 수행함으로써, 상기 제2 게이트 출력 인에이블신호를 출력하는 제2 논리곱 연산기;를 포함하는 것을 특징으로 하는 액정표시장치.
  4. 게이트 출력 인에이블신호를 제공받는 단계;
    상기 게이트 출력 인에이블신호의 홀수 번째 하이논리 구간을 추출하여 제1 게이트 출력 인에이블신호를 출력하는 단계;
    상기 게이트 출력 인에이블신호의 짝수 번째 하이논리 구간을 추출하여 제2 게이트 출력 인에이블신호를 출력하는 단계;
    상기 제1 게이트 출력 인에이블신호를 이용하여 홀수 번째 게이트라인에 제공하는 제1 게이트 펄스를 출력하는 단계; 및
    상기 제2 게이트 출력 인에이블신호를 이용하여 짝수 번째 게이트라인에 제공하는 제2 게이트 펄스를 출력하는 단계;를 포함하고,
    상기 제 1 게이트 펄스의 하이논리 구간은 제 2 게이트 펄스와 적어도 일정기간 중첩되는 것을 특징으로 하는 액정표시장치의 구동방법.
  5. 제 4 항에 있어서,
    상기 제1 및 제2 게이트 출력 인에이블신호를 출력하는 단계는
    상기 게이트 출력 인에이블신호의 주기를 2배로 연장하여 2분주 게이트 출력 인에이블신호를 생성하는 단계;
    상기 2분주 게이트 출력 인에이블신호 및 상기 게이트 출력 인에이블신호를 입력받아서 논리곱 연산을 수행하여 상기 제1 게이트 출력 인에이블신호를 생성하는 단계; 및
    반전된 상기 2분주 게이트 출력 인에이블신호 및 상기 게이트 출력 인에이블신호를 입력받아서 논리곱 연산을 수행하여 상기 제2 게이트 출력 인에이블신호를 생성하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020130168639A 2013-12-31 2013-12-31 액정표시장치 및 그 구동방법 KR102147375B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130168639A KR102147375B1 (ko) 2013-12-31 2013-12-31 액정표시장치 및 그 구동방법
US14/569,938 US9224349B2 (en) 2013-12-31 2014-12-15 Display device and driving method thereof
CN201410804220.XA CN104751812B (zh) 2013-12-31 2014-12-19 显示装置及其驱动方法
EP14199724.7A EP2889872B1 (en) 2013-12-31 2014-12-22 Display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130168639A KR102147375B1 (ko) 2013-12-31 2013-12-31 액정표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20150078855A KR20150078855A (ko) 2015-07-08
KR102147375B1 true KR102147375B1 (ko) 2020-08-24

Family

ID=52144530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130168639A KR102147375B1 (ko) 2013-12-31 2013-12-31 액정표시장치 및 그 구동방법

Country Status (4)

Country Link
US (1) US9224349B2 (ko)
EP (1) EP2889872B1 (ko)
KR (1) KR102147375B1 (ko)
CN (1) CN104751812B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810001B (zh) * 2015-05-14 2017-11-10 深圳市华星光电技术有限公司 一种液晶显示面板的驱动电路及驱动方法
KR102364744B1 (ko) * 2015-08-20 2022-02-21 삼성디스플레이 주식회사 게이트 구동부, 이를 포함하는 표시 장치 및 표시 장치의 구동 방법
TWI590214B (zh) 2016-05-20 2017-07-01 友達光電股份有限公司 顯示裝置
CN109377957B (zh) * 2018-12-03 2020-05-05 惠科股份有限公司 一种驱动方法、驱动电路以及显示装置
CN109935220B (zh) * 2019-04-17 2022-01-25 Tcl华星光电技术有限公司 驱动电路及显示装置
CN114464119B (zh) * 2020-11-10 2024-01-16 北京京东方显示技术有限公司 一种覆晶薄膜、显示基板、显示装置及其驱动方法
TWI818338B (zh) * 2021-10-25 2023-10-11 大陸商常州欣盛半導體技術股份有限公司 顯示裝置及其閘極致能方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278977A (ja) * 2009-06-01 2010-12-09 Sharp Corp レベルシフタ回路、走査線駆動装置、および表示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3858486B2 (ja) 1998-11-26 2006-12-13 セイコーエプソン株式会社 シフトレジスタ回路、電気光学装置および電子機器
JP2006058638A (ja) * 2004-08-20 2006-03-02 Toshiba Matsushita Display Technology Co Ltd ゲート線駆動回路
KR101127854B1 (ko) * 2005-09-27 2012-03-21 엘지디스플레이 주식회사 게이트 구동 장치와 이를 이용한 화상 표시 장치
KR101211219B1 (ko) * 2005-10-31 2012-12-11 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR20070109296A (ko) * 2006-05-10 2007-11-15 엘지.필립스 엘시디 주식회사 액정표시장치와 그 구동방법
WO2007142190A1 (ja) * 2006-06-09 2007-12-13 Sharp Kabushiki Kaisha 表示装置の駆動回路、及び表示装置
US7932884B2 (en) * 2007-01-15 2011-04-26 Lg Display Co., Ltd. Liquid crystal display and driving method thereof
KR101617215B1 (ko) 2007-07-06 2016-05-03 삼성디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
KR101301769B1 (ko) * 2007-12-21 2013-09-02 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR101298438B1 (ko) * 2008-02-27 2013-08-20 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
TWI385633B (zh) * 2008-03-06 2013-02-11 Novatek Microelectronics Corp 用於一液晶顯示器之驅動裝置及其相關輸出致能訊號轉換裝置
KR101303494B1 (ko) * 2008-04-30 2013-09-03 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR101301422B1 (ko) * 2008-04-30 2013-08-28 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR101324428B1 (ko) * 2009-12-24 2013-10-31 엘지디스플레이 주식회사 표시장치
US20110164076A1 (en) * 2010-01-06 2011-07-07 Sang Tae Lee Cost-effective display methods and apparatuses
KR101296909B1 (ko) * 2010-09-28 2013-08-14 엘지디스플레이 주식회사 입체 영상 표시장치
CN202008813U (zh) 2010-12-23 2011-10-12 北京京东方光电科技有限公司 薄膜晶体管液晶显示器的栅极驱动器、驱动电路及液晶显示器
KR101887680B1 (ko) * 2012-04-26 2018-08-13 엘지디스플레이 주식회사 액정표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278977A (ja) * 2009-06-01 2010-12-09 Sharp Corp レベルシフタ回路、走査線駆動装置、および表示装置

Also Published As

Publication number Publication date
CN104751812B (zh) 2017-08-01
US9224349B2 (en) 2015-12-29
US20150187297A1 (en) 2015-07-02
KR20150078855A (ko) 2015-07-08
EP2889872A1 (en) 2015-07-01
EP2889872B1 (en) 2019-08-21
CN104751812A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
KR102147375B1 (ko) 액정표시장치 및 그 구동방법
US9390666B2 (en) Display device capable of driving at low speed
US8199093B2 (en) Liquid crystal display and method of driving the same
TWI485677B (zh) 液晶顯示器
US8456406B2 (en) Liquid crystal display and driving method with black voltage charging
US8242990B2 (en) Liquid crystal display having function of suppressing stain and method of driving the same
US8519932B2 (en) Liquid crystal display
KR101818247B1 (ko) 액정표시장치 및 그 구동방법
US20140320465A1 (en) Display Device For Low Speed Drive And Method For Driving The Same
KR20130071206A (ko) 액정표시장치 및 그 구동방법
KR101510879B1 (ko) 표시장치
KR102307006B1 (ko) 게이트 드라이버, 이를 구비한 표시장치 및 이의 구동방법
KR20110108036A (ko) 액정표시장치와 그 소비전력 저감방법
KR101470627B1 (ko) 표시장치와 그 구동방법
KR102279494B1 (ko) 액정표시장치
KR20140081101A (ko) 액정표시장치 및 그 구동방법
KR102450256B1 (ko) 액정표시장치
KR20150030533A (ko) 디스플레이 장치와 이의 구동 방법
KR102283377B1 (ko) 표시장치와 그 게이트 구동 회로
KR20160029232A (ko) 액정표시장치
KR102148489B1 (ko) 표시장치의 전원 공급 장치
KR20150030831A (ko) 액정 디스플레이 장치
KR102033098B1 (ko) 액정표시장치 및 그 구동방법
KR101902561B1 (ko) 액정표시장치
KR20080057923A (ko) 액정표시장치 및 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant