JP2009005092A - 利得可変型低雑音増幅器 - Google Patents

Abstract

【課題】高周波入力信号レベルの強度に応じた適切な増幅利得の設定を可能とする。
【解決手段】高周波入力信号レベルが弱電界の場合、増幅器バイパス用ＦＥＴ４はオフ状態とされる一方、第１及び第２の信号増幅用ＦＥＴ１，２並びに利得切り替えＳＷ用ＦＥＴ３がオン状態とされ、第１及び第２の信号増幅用ＦＥＴ１，２は最大利得で増幅動作し、高周波入力信号レベルが中電界の場合、増幅器バイパス用ＦＥＴ４及び利得切り替えＳＷ用ＦＥＴ３がオフ状態とされる一方、第１及び第２の信号増幅用ＦＥＴ１，２はオン状態とされ、その動作電流は、利得調整用インダクタ９及びバイアス調整用抵抗器１０を流れるため、第１及び第２の信号増幅用ＦＥＴ１，２は、最大利得以下の所定の利得で増幅動作し、高周波入力信号レベルが強電界の場合、増幅器バイパス用ＦＥＴ４がオン状態とされるため、入力された高周波信号は、増幅されることなく出力されるようになっている。
【選択図】図１

Description

本発明は、移動体通信機器をはじめとした各種の無線通信機器に用いられる利得可変型の増幅器に係り、特に、利得可変における可変量の自由度向上等を図ったものに関する。

移動体通信機器等の無線通信に用いられる低雑音増幅器において、通常、入力される高周波信号電力は微弱であるが、ある条件下では強電界の高周波信号が入力される場合がある。このような場合、利得可変機能を有しない低雑音増幅器では、強電界の高周波信号が入力されると、低雑音増幅器の線形動作領域を越えてしまい、高周波入力信号が歪んでしまうという問題を生ずる。そのため、低雑音増幅器に利得可変機能を付加し、高周波入力信号が微弱な場合には、増幅利得を最大にする一方、逆に高周波入力信号が強電界の場合には、増幅利得を最小に設定することで、低雑音増幅器における信号の歪みを低減させる必要がある。
そして、低雑音増幅器の利得可変を行い、増幅利得を最小とすることにより、低雑音増幅器の後段へ入力される信号レベルが低くなるため、低雑音増幅器の後段における入力信号の歪みを抑制できるという利点がある。

このような従来の利得可変型増幅の一例としては、例えば、特許文献１等に開示されたものがある。
図３には、従来回路の一例が示されており、以下、同図を参照しつつ、従来の利得可変型増幅について説明する。
この利得可変型増幅器は、高周波信号の増幅を行う信号増幅用電界効果トランジスタ（以下、「ＦＥＴ」と称する）２８を中心に増幅回路が構成されると共に、高周波信号のバイパスを行う増幅器バイパス用ＦＥＴ４Ａが、信号増幅用ＦＥＴ２８に対して並列接続となるように設けられたものとなっている。
さらに、信号増幅用ＦＥＴ２８には、その動作を制御するバイアスＳＷ用ＦＥＴ２９が直列接続されて設けられたものとなっている。

かかる構成において、第２のコントロール電圧印加端子３７に印加されるコントロール電圧をＶＣＯＮＴ３７、増幅器バイパス用ＦＥＴ４Ａのピンチオフ電圧をＶｐとすると、利得可変を行わない場合、換言すれば、最大利得を得る場合には、まず、電源電圧印加端子２７Ａに信号増幅用ＦＥＴ２８が動作するような電源電圧を印加する一方、第１のコントロール電圧印加端子３６にはバイアスＳＷ用ＦＥＴ２９がオン状態となるようなバイアス電圧を印加すると共に、第２のコントロール電圧印加端子３７には、ＶＣＯＮＴ３７≧−Ｖｐとなるようなバイアス電圧を印加する。

それによって、信号増幅用ＦＥＴ２８が動作状態とされる一方、増幅器バイパス用ＦＥＴ４Ａがオン状態とされることとなる。
利得可変を行わない状態にあって、高周波信号入力端子２１Ａから入力インピーダンス整合回路１８Ａを介して入力された高周波信号は、増幅器バイパス用ＦＥＴ４Ａにより減衰されることなく第１のＤＣカット用キャパシタ５Ａを介して信号増幅用ＦＥＴ２８の第１のゲート端子Ｇ１に入力される。そして、信号増幅用ＦＥＴ２８により増幅された高周波信号は、出力インピーダンス整合回路１９Ａ及び第４のＤＣカット用キャパシタ２０Ａを介して高周波信号出力端子２２Ａに出力されることとなり、通常の低雑音増幅器と同様な動作による最大利得を得ることができる。

一方、利得可変を行う場合、換言すれば、最小利得を得る場合には、第１のコントロール電圧印加端子３６にバイアスＳＷ用ＦＥＴ２９がオフ状態となるようなバイアス電圧を印加する一方、第２のコントロール電圧印加端子３７には、ＶＣＯＮＴ３７≦−Ｖｐとなるようなバイアス電圧を印加することで、信号増幅用ＦＥＴ２８がオフ状態とされる一方、増幅器バイパス用ＦＥＴ４Ａがオン状態とされることとなる。
その結果、高周波入力信号は、信号増幅用ＦＥＴ２８を通過するのではなく、増幅器バイパス用ＦＥＴ４Ａを通過し、高周波信号出力端子２２Ａに出力されることとなる。したがって、利得可変時における利得は、第２のＤＣカット用キャパシタ７Ａ、増幅器バイパス用ＦＥＴ４Ａ及び第３のＤＣカット用キャパシタ８Ａにより構成されたバイパス回路における通過損失により決定されることとなる。
特開２００４−２７４１０８号公報（第５−８頁、図１−図２）

しかしながら、上記従来回路においては、利得可変を行う際の利得が上述のように２段階しか選択することができず、そのため、高周波入力信号が強電界と弱電界の中間レベル（中電界）の場合には、入力信号レベルに応じた適切な利得を選択することとができないという問題が生ずる。
図４には、上述した従来回路における高周波入力信号レベルに対する利得変化を示す特性線図が示されており、以下、同図を参照しつつ、上記問題についてより具体的に説明する。

まず、図４において、横軸は、高周波入力信号のレベル（ｄＢｍ）を表し、縦軸は、増幅利得（ｄＢ）を表している。
また、図４において、便宜的に、高周波入力信号レベルが−４０ｄＢｍから−２０ｄＢｍまでの領域を弱電界、高周波入力信号レベルが−２５ｄＢｍから−１５ｄＢｍまでの領域を中電界、高周波入力信号レベルが−１５ｄＢｍから−０ｄＢｍまでの領域を強電界と定義している。
さらに、利得変化を行わない場合（最大利得を得る場合）の利得と、利得可変を行った場合（最小利得を得る場合）の利得の差分を利得ダイナミックレンジＲdynと定義する。

かかる前提の下、図４において、利得可変型低雑音増幅器に入力される高周波入力信号レベルが、弱電界（−４０ｄＢｍから−２０ｄＢｍまでの領域）である場合には、無線受信機の感度を得るために利得可変型低雑音増幅器の利得可変を行わず、最大利得（１７.２ｄＢ）を得ることができる（図４参照）。
一方、利得可変型低雑音増幅器に入力される高周波入力信号レベルが、強電界（−１５ｄＢｍから−０ｄＢｍまでの領域）である場合には、歪み低減のため、利得可変を行うことにより、最小利得（−７.２ｄＢ）を得ることができる（図４参照）。
したがって、この場合の利得ダイナミックレンジＲdynは、２４.７ｄＢとなる。

このように、従来回路においては、高周波入力信号レベルが中電界の場合には、最適利得を選択することができないため、大きい利得ダイナミックレンジＲdyn（２４.７ｄＢ）の幅で、利得を頻繁に切り替えながら中電界領域に対応する他なかった。
一般的には、利得ダイナミックレンジが大きい状態で利得可変状態の切り替えを行うと、例えば、データ通信に用いられるものにあっては、スループットが悪化してしまうという問題を招く。利得ダイナミックレンジが小さいほど、中電界領域におけるデータ通信時のスループット低下など問題が生じなくなるが、上述のような従来回路では、データ通信時におけるスループットの低下のみならず、高データレートでの通信阻害を回避することができない。

近年の移動体通信機器においては、高いデータレートで通信を行うケースが多く、かつ、無線中継基地局の増設などにより無線受信機に入力される高周波入力信号レベルが中電界領域である場合が多いため、上述のように高周波入力信号が中電界の場合における利得可変型低雑音増幅器の利得の選択度が重要な問題となっている。

本発明は、上記実状に鑑みてなされたもので、高周波入力信号レベルの強度に応じて従来に比してより適切な増幅利得を設定することができる利得可変型低雑音増幅器を提供するものである。
本発明の他の目的は、高周波入力信号レベルの強電界、中電界及び弱電界の各区分に対応した利得設定を可能とする利得可変型低雑音増幅器を提供することにある。

上記本発明の目的を達成するため、本発明に係る利得可変型低雑音増幅器は、
第１及び第２の信号増幅用電界効果トランジスタにより高周波信号の増幅動作がなされるよう構成されてなる一方、入出力端子間において、前記第１及び第２の信号増幅用電界効果トランジスタをバイパスせしめる増幅器バイパス用電界効果トランジスタが設けられてなる利得可変型低雑音増幅器であって、
前記２つの信号増幅用電界効果トランジスタは、前記第１の信号増幅用電界効果トランジスタのドレインが前記第２の信号増幅用電界効果トランジスタのソースに接続され、前記第１の信号増幅用電界効果トランジスタが、そのゲートに高周波入力信号が印加可能に設けられ、前記第２の信号増幅用電界効果トランジスタのドレイン側に増幅信号が得られるよう設けられる一方、
前記第１の信号増幅用電界効果トランジスタのソースとグランドとの間に、当該第１の信号増幅用電界効果トランジスタの動作電流を調整する動作電流調整手段が設けられてなるものである。
かかる構成において、動作電流調整手段は、第１の信号増幅用電界効果トランジスタのソースとグランドとの間に直列接続されて設けられた利得切り替えＳＷ用電界効果トランジスタと、前記利得切り替えＳＷ用電界効果トランジスタに対して並列接続され、少なくとも利得調整用インダクタを用いてなる直列回路とを具備してなるものが好適である。
より具体的には、第１の信号増幅用電界効果トランジスタのゲートは、高周波入力信号が入力インピーダンス整合回路及び第１のＤＣカット用キャパシタを介して印加可能とされ、前記入力インピーダンス整合回路と第１のＤＣカット用キャパシタとの接続点は、第２のＤＣカット用キャパシタを介して前記増幅器バイパス用電界効果トランジスタのソースに接続され、前記第２の信号増幅用電界効果トランジスタのドレインは、出力インピーダンス整合回路及び第４のＤＣカットキャパシタを介して外部へ増幅信号を出力可能とされると共に、当該第２の信号増幅用電界効果トランジスタのドレインは、第３のＤＣカット用キャパシタを介して前記増幅器バイパス用電界効果トランジスタのドレインに接続され、前記第１の信号増幅用電界効果トランジスタのゲートには、第１のゲートバイアス印加用バイアス回路を介して、また、前記第２の信号増幅用電界効果トランジスタのゲートには、第２のゲートバイアス印加用バイアス回路を介して、共にバイアス印加電圧が印加可能とされると共に、前記第２の信号増幅用電界効果トランジスタのゲートは、第１のバイパスキャパシタを介してグランドに接続され、前記第１の信号増幅用電界効果トランジスタのソースには、前記利得切り替えＳＷ用電界効果トランジスタのドレインが接続される一方、当該利得切り替えＳＷ用電界効果トランジスタのソースはグランドに接続されてなるものが好適である。
さらに、増幅器バイパス用電界効果トランジスタは、複数直列接続されて設けられたものとしても好適である。

本発明によれば、増幅利得を、高周波入力信号レベルに応じて従来に比してより適切に可変することができ、そのため、無線通信機器におけるデータ通信時のスループットなどの受信性能を悪化させることなく、可変された利得に応じた増幅信号を出力することができるという効果を奏するものである。

以下、本発明の実施の形態について、図１及び図２を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における利得可変型低雑音増幅器の構成例について、図１を参照しつつ説明する。
本発明の実施の形態における利得可変型低雑音増幅器は、第１の信号増幅用電界効果トランジスタ（以下、「ＦＥＴ」と称する）１及び第２の信号増幅用ＦＥＴ２からなる増幅回路によって高周波信号が増幅されると共に、利得切り替えＳＷ用ＦＥＴ３によって利得可変の有無が選択可能に構成されてなるものである。
さらに、本発明の実施の形態における利得可変型低雑音増幅器は、増幅器バイパス用ＦＥＴ４を中心としたバイパス回路が設けられたものとなっている。

以下、具体的に回路接続について説明する。
第１の信号増幅用ＦＥＴ１は、そのゲートが第１のＤＣカット用キャパシタ５及び入力インピーダンス整合回路１８を介して高周波信号入力端子２１に接続されている。そして、第１のＤＣカット用キャパシタ５と入力インピーダンス整合回路１８の接続点には、第２のＤＣカット用キャパシタ７を介して増幅器バイパス用ＦＥＴ４のソースが接続されている。

また、第１の信号増幅用ＦＥＴ１のドレインと第２の信号増幅用ＦＥＴ２のソースは相互に接続されて、第１及び第２の信号増幅用ＦＥＴ１，２は、縦続接続状態に設けられている。
そして、第２の信号増幅用ＦＥＴ２のドレインは、出力インピーダンス整合回路１９及び第４のＤＣカットキャパシタ２０を介して高周波信号出力端子２２に接続されると共に、第３のＤＣカット用キャパシタ８を介して増幅器バイパス用ＦＥＴ４のドレインに接続され、さらに、チョークインダクタ１７を介して電源電圧印加端子２７に接続されている。

増幅器バイパス用ＦＥＴ４は、そのゲートが、第１のバイアス抵抗器１４を介して第２のバイアス印加端子２４に接続される一方、ソースは、第２のバイアス抵抗器１３を介して、また、ドレインは、第３のバイアス抵抗器１５を介して、共に第３のバイアス印加端子２５に接続されている。

また、第１の信号増幅用ＦＥＴ１のゲートは、第１のゲートバイアス印加用バイアス回路１１を介して、また、第２の信号増幅用ＦＥＴ２のゲートは、第２のゲートバイアス印加用バイアス回路１２を介して共に第４のバイアス印加端子２６に接続されると共に、第２の信号増幅用ＦＥＴ２のゲートは、バイパスキャパシタ６を介してグランドに接続されている。

さらに、第１の信号増幅用ＦＥＴ１のソースは、利得切り替えＳＷ用ＦＥＴ３のドレインに接続されると共に、利得調整用インダクタ９及びバイアス調整用抵抗器１０を介してグランドに接続されている。
そして、利得切り替えＳＷ用ＦＥＴ３のソースは、グランドに接続される一方、ゲートは、第４のバイアス抵抗器１６を介して第１のバイアス印加端子２３に接続されている。
本発明の実施の形態においては、利得切り替えＳＷ用ＦＥＴ３と、利得調整用インダクタ９及びバイアス調整用抵抗器１０による直列回路とにより、第１の信号増幅用電界効果トランジスタの動作電流を調整する（詳細は後述）動作電流調整手段５１が構成されたものとなっている。

なお、かかる構成において、利得切り替えＳＷ用ＦＥＴ３のピンチオフ電圧をＶｐ３、増幅器バイパス用ＦＥＴ４のピンチオフ電圧をＶｐ４、第１のバイアス印加端子２３に印加される電圧をＶ２３、第２のバイアス印加端子２４に印加される電圧をＶ２４、第３のバイアス印加端子２５に印加される電圧をＶ２５、とそれぞれ定義する。

本発明の実施の形態における利得可変型低雑音増幅器は、入力される高周波入力信号のレベルに応じて、増幅利得を３段階に設定することができるものとなっており、以下、高周波入力信号レベルが、弱電界の場合、中電界の場合、強電界の場合の３つに分けて、回路動作を説明することとする。

最初に、高周波入力信号が弱電界の場合、利得可変型低雑音増幅器の利得は、最大利得に設定される（利得可変を行わない）。この場合、電源電圧印加端子２７には、第１及び第２の信号増幅用ＦＥＴ１，２が動作するに足りる電源電圧を印加する。
一方、第４のバイアス印加端子２６には、第１及び第２の信号増幅用ＦＥＴ１，２に流れる動作電流が所望の値となるバイアス電圧を印加し、また、第１のバイアス印加端子２３には、Ｖ２３＞Ｖｐ３となるようなバイアス電圧を印加する。さらに、第２のバイアス印加端子２４には、Ｖ２４＜Ｖｐ４となるようなバイアス電圧を、第３のバイアス印加端子２５には、Ｖ２５＞Ｖｐ４となるようなバイアス電圧を、それぞれ印加する。

その結果、第１及び第２の信号増幅用ＦＥＴ１，２は動作状態となる一方、増幅器バイパス用ＦＥＴ４はオフ状態となり、また、利得切り替えＳＷ用ＦＥＴ３はオン状態となる。
利得可変を行わない場合には、このように利得切り替えＳＷ用ＦＥＴ３がオン状態となっているため、第１及び第２の信号増幅用ＦＥＴ１，２の動作電流は、利得切り替えＳＷ用ＦＥＴ３のドレイン・ソース間を流れることになる。
そして、増幅器バイパス用ＦＥＴ４のゲート幅、及び、第２及び第３のＤＣカット用キャパシタ７，８の各々の容量値は、利得可変を行わない状態において、これらの素子における高周波入力信号及び高周波出力信号の減衰を抑えるように最適化されているため、高周波入力端子２１から入力インピーダンス整合回路１８を介して入力された高周波信号は、増幅器バイパス用ＦＥＴ４にて減衰されることなく、第１のＤＣカット用キャパシタ５を介して第１の信号増幅用ＦＥＴ１のゲートへ入力されることとなる。

そして、第１及び第２の信号増幅用ＦＥＴ１，２によって増幅された高周波信号は、第２の信号増幅用ＦＥＴ２のドレインから出力され、増幅器バイパス用ＦＥＴ４による減衰を受けることなく、出力インピーダンス整合回路１９及び第４のＤＣカット用キャパシタ２０を介して高周波信号出力端子２２に出力されることとなる。すなわち、この場合、通常の低雑音増幅器と同様に動作し、最大利得が得られることとなる。

次に、利得可変型低雑音増幅器に入力される高周波入力信号レベルが中電界の場合について説明すれば、この場合、利得は次述するように中間利得に設定される。かかる利得可変状態を、「利得可変状態１」と定義する。
しかして、かかる利得可変状態１の場合は、第４のバイアス印加端子２６に、第１及び第２の信号増幅用ＦＥＴ１，２に流れる動作電流が所望の値となるようなバイアス電圧を印加すると共に、第１のバイアス印加端子２３にはＶ２３＜Ｖｐ３となるようなバイアス電圧を、また、第２のバイアス印加端子２４には、Ｖ２４＜Ｖｐ４となるようなバイアス電圧を、さらに、第３のバイアス印加端子２５には、Ｖ２５＞Ｖｐ４となるようなバイアス電圧を、それぞれ印加する。
その結果、第１及び第２の信号増幅用ＦＥＴ１，２は動作状態となる一方、増幅器バイパス用ＦＥＴ４及び利得切り替えＳＷ用ＦＥＴ３は、共にオフ状態となる。

利得可変状態１の場合においては、先の弱電界の場合と異なり、利得切り替えＳＷ用ＦＥＴ３がオフ状態となっているため、第１及び第２の信号増幅用ＦＥＴ１，２の動作電流は、利得切り替えＳＷ用ＦＥＴ３のドレイン・ソース間を流れることはなく、利得切り替えＳＷ用ＦＥＴ３と並列に接続されている利得調整インダクタ９及びバイアス調整用抵抗器１０からなる直列回路を流れることとなる。
この場合、第１の信号増幅用ＦＥＴ１のソースには、利得切り替えＳＷ用ＦＥＴ３に代えて利得調整インダクタ９が接続されることとなる。すなわち、換言すれば、第１の信号増幅用ＦＥＴ１のソースには、利得調整インダクタ９とバイアス調整用抵抗器１０で構成された負帰還回路（直列帰還回路）が接続されることとなる。

このように第１の信号増幅用ＦＥＴ１のソースに、直列帰還回路が接続されることにより、第１の信号増幅用ＦＥＴ１の利得は、先に説明した利得可変を行わない状態として比較して低下するために、利得可変状態１が実現できるものとなっている。

なお、利得調整インダクタ９とバイアス調整用抵抗器１０による直列回路部分において、第１の信号増幅用ＦＥＴ１の利得に対して支配的な素子は、利得調整インダクタ９であるため、そのインダクタンスを変化させることにより、利得可変状態１における利得の大きさを所望の値に設定することが可能となっている。
また、利得可変状態１においては、第１及び第２の信号増幅用ＦＥＴ１，２に流れる動作電流は、既に述べたように、利得調整インダクタ９とバイアス調整用抵抗器１０による直列回路を流れることになるため、バイアス調整用抵抗器１０における電圧降下分だけ第１の信号増幅用ＦＥＴ１のソース電位がグランド電位よりも上昇することになる。これにより、第１の信号増幅用ＦＥＴ１のゲート・ソース間の電位差は小さくなり、その結果、第１及び第２の信号増幅用ＦＥＴ１，２に流れる動作電流が減少することとなる。

利得可変状態１の場合、利得を可変するだけでなく、第１及び第２の信号増幅用ＦＥＴ１，２に流れる動作電流も同時に可変（削減）する場合には、バイアス調整用抵抗器１０を可変抵抗器として、その抵抗値を変化させることで、所望の動作電流値に調整できるよう構成しても良い。なお、利得可変状態１の場合、第１及び第２の信号増幅用ＦＥＴ１，２に流れる動作電流を可変する必要がない場合には、バイアス調整用抵抗器１０を設けずに、第１の信号増幅用ＦＥＴ１のソースとグランドとの間には、利得調整インダクタ９のみを設けるようにしても良い。

次に、利得可変型低雑音増幅器に入力される高周波入力信号レベルが強電界の場合について説明すれば、この場合、利得は次述するように最小利得に設定され、かかる利得可変状態を、「利得可変状態２」と定義する。
利得可変状態２の場合、第４のバイアス印加端子２６に第１及び第２の信号増幅用ＦＥＴ１，２がオフ状態となるようなバイアス電圧を印加すると共に、第２のバイアス印加端子２４には、Ｖ２４＞Ｖｐ４となるようなバイアス電圧を、第３のバイアス印加端子２５には、Ｖ２５＜Ｖｐ４となるようなバイアス電圧を、それぞれ印加する。

その結果、第１及び第２の信号増幅用ＦＥＴ１，２はオフ状態となる一方、増幅器バイパス用ＦＥＴ４はオン状態となる。
一方、利得可変状態２において、利得切り替えＳＷ用ＦＥＴ３の動作状態は、オン又はオフ状態のいずれか一方に固定される必要はなく、任意である。それ故、第１のバイアス印加端子２３に印加されるバイアス電圧は任意とされる。
かかる状態にあって、第１及び第２の信号増幅用ＦＥＴ１，２はオフ状態であるため、利得可変型低雑音増幅器に入力された高周波入力信号は、第１及び第２の信号増幅用ＦＥＴ１，２を通過するのではなく、第２のＤＣカットキャパシタ７、増幅器バイパス用ＦＥＴ４及び第３のＤＣカットキャパシタ８により構成されたバイパス経路を通過することになる。

そして、利得可変状態２における利得は、第２のＤＣカットキャパシタ７、増幅器バイパス用ＦＥＴ４及び第３のＤＣカットキャパシタ８により構成されたバイパス経路の通過損失により決定される。したがって、増幅器バイパス用ＦＥＴ４のゲート幅及び第２及び第３のＤＣカットキャパシタ７，８の容量値を最適化することにより、利得可変状態２における利得を所望の値に任意に設定することができるものとなっている。
なお、かかる利得可変状態２は、従来回路（図３参照）における利得可変時と同等の動作状態となっている。

従来回路では、入力される高周波入力信号の電界が如何なるレベルにあったとしても、選択できる利得状態は、弱電界か強電界に対する２段階の利得状態のみであったために、中電界の高周波入力信号が入力された場合には、無線受信機の受信性能を損なわないような最適な利得を選択することができず、例えば、データ通信時には、スループットの低下やデータレートの低下などを引き起こしてしまうという不都合があった。
これに対して、本発明の実施の形態における利得可変型低雑音増幅器においては、上述したように３段階の利得切り替えが可能であるため、入力される高周波入力信号レベルが弱電界であった場合には、利得可変を行わず、高周波入力信号レベルが強電界であった場合には、利得可変状態２を選択し、高周波入力信号レベルが中電界であった場合には、利得可変状態１を選択するというように、状況に応じて最適な利得を選択することができるため、従来回路と異なり、無線受信機のデータ通信時における受信性能の低下が確実に防止できるものとなっている。

なお、従来回路においても、利得可変時の利得は、バイパス経路の通過損失により決定されるため、必ずマイナスの数値の利得となっていたが、本発明の実施の形態における利得可変型低雑音増幅器における利得可変状態１においては、先に説明したように、第１の信号増幅用ＦＥＴ１のソース側に設けられた利得調整用インダクタ９のインダクタンスを変化させることにより、所望の利得に任意に設定できるものとなっているため、従来回路と異なり、マイナスの数値の利得だけでなく、プラスの数値の利得にも任意に設定できるものとなっている。

図２には、本発明の実施の形態における利得可変型低雑音増幅器の高周波入力信号レベルに対する利得変化を示す特性線図が示されており、以下、図４に示された従来回路における同様な特性を参照しつつ、本発明の実施の形態における利得可変型低雑音増幅器の高周波入力信号レベルに対する利得特性について説明する。
なお、図２及び図４において、横軸は、高周波入力信号のレベル（ｄＢｍ）を表し、縦軸は、増幅利得（ｄＢ）を表している。
従来回路の場合、高周波入力信号レベルが中電界領域の場合には、最適な利得を選択することができず、利得切り替えを行った際の利得ダイナミックレンジＲdynは、２４.７ｄＢである（図４参照）。

これに対して、本発明に実施の形態における利得可変型低雑音増幅器においては、高周波入力信号レベルが中電界領域である場合においても、最適な利得を選択することができ、利得可変を行わない状態から利得可変状態１へ利得を切り替えた際の利得ダイナミックレンジＲdynは、１２.２ｄＢであり（図２参照）、従来回路に比して、１２.５ｄＢの改善がなされており、明確な改善効果が確認できるものとなっている。これは、従来回路と比較して、３段階の利得可変状態を実現したことによる効果であると言える。
なお、上述した構成例においては、増幅器バイパス用ＦＥＴ４を１段構成としているが、所望に応じて直列に複数段直列接続した構成としても勿論良いものである。増幅器バイパス用ＦＥＴ４を複数段直列に接続することで、利得可変を行わない場合において、バイパス経路の容量を小さくすることができ、特性向上を図ることができる。

本発明の実施の形態における利得可変型低雑音増幅器の構成例を示す回路図である。 図１に示された利得可変型低雑音増幅器における高周波入力信号レベルに対する利得変化を示す特性線図である。 従来回路の一構成例を示す回路図である。 図３に示された従来の利得可変型低雑音増幅器における高周波入力信号レベルに対する利得変化を示す特性線図である。

符号の説明

１…第１の信号増幅用電界効果トランジスタ
２…第２の信号増幅用電界効果トランジスタ
３…利得切り替えＳＷ用電界効果トランジスタ
４…増幅器バイパス用電界効果トランジスタ
９…利得調整用インダクタ
１０…バイアス調整用抵抗器

Claims (4)

1. 第１及び第２の信号増幅用電界効果トランジスタにより高周波信号の増幅動作がなされるよう構成されてなる一方、入出力端子間において、前記第１及び第２の信号増幅用電界効果トランジスタをバイパスせしめる増幅器バイパス用電界効果トランジスタが設けられてなる利得可変型低雑音増幅器であって、
   前記２つの信号増幅用電界効果トランジスタは、前記第１の信号増幅用電界効果トランジスタのドレインが前記第２の信号増幅用電界効果トランジスタのソースに接続され、前記第１の信号増幅用電界効果トランジスタが、そのゲートに高周波入力信号が印加可能に設けられ、前記第２の信号増幅用電界効果トランジスタのドレイン側に増幅信号が得られるよう設けられる一方、
   前記第１の信号増幅用電界効果トランジスタのソースとグランドとの間に、当該第１の信号増幅用電界効果トランジスタの動作電流を調整する動作電流調整手段が設けられてなることを特徴とする利得可変型低雑音増幅器。
2. 前記動作電流調整手段は、前記第１の信号増幅用電界効果トランジスタのソースとグランドとの間に直列接続されて設けられた利得切り替えＳＷ用電界効果トランジスタと、前記利得切り替えＳＷ用電界効果トランジスタに対して並列接続され、少なくとも利得調整用インダクタを用いてなる直列回路とを具備してなることを特徴とする請求項３記載の利得可変型低雑音増幅器。
3. 前記第１の信号増幅用電界効果トランジスタのゲートは、高周波入力信号が入力インピーダンス整合回路及び第１のＤＣカット用キャパシタを介して印加可能とされ、前記入力インピーダンス整合回路と第１のＤＣカット用キャパシタとの接続点は、第２のＤＣカット用キャパシタを介して前記増幅器バイパス用電界効果トランジスタのソースに接続され、前記第２の信号増幅用電界効果トランジスタのドレインは、出力インピーダンス整合回路及び第４のＤＣカットキャパシタを介して外部へ増幅信号を出力可能とされると共に、当該第２の信号増幅用電界効果トランジスタのドレインは、第３のＤＣカット用キャパシタを介して前記増幅器バイパス用電界効果トランジスタのドレインに接続され、前記第１の信号増幅用電界効果トランジスタのゲートには、第１のゲートバイアス印加用バイアス回路を介して、また、前記第２の信号増幅用電界効果トランジスタのゲートには、第２のゲートバイアス印加用バイアス回路を介して、共にバイアス印加電圧が印加可能とされると共に、前記第２の信号増幅用電界効果トランジスタのゲートは、第１のバイパスキャパシタを介してグランドに接続され、前記第１の信号増幅用電界効果トランジスタのソースには、前記利得切り替えＳＷ用電界効果トランジスタのドレインが接続される一方、当該利得切り替えＳＷ用電界効果トランジスタのソースはグランドに接続されてなることを特徴とする請求項２記載の利得可変型低雑音増幅器。
4. 前記増幅器バイパス用電界効果トランジスタは、複数直列接続されて設けられたことを特徴とする請求項３記載の利得可変型低雑音増幅器。

Images