JP2008533722A - パワー半導体パッケージ - Google Patents

パワー半導体パッケージ Download PDF

Info

Publication number
JP2008533722A
JP2008533722A JP2008500948A JP2008500948A JP2008533722A JP 2008533722 A JP2008533722 A JP 2008533722A JP 2008500948 A JP2008500948 A JP 2008500948A JP 2008500948 A JP2008500948 A JP 2008500948A JP 2008533722 A JP2008533722 A JP 2008533722A
Authority
JP
Japan
Prior art keywords
package
lead
semiconductor die
lead frame
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008500948A
Other languages
English (en)
Inventor
ピー シャッファー クリストファー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of JP2008533722A publication Critical patent/JP2008533722A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】電極のサイズの縮小によって生じうる問題を解消する小さいダイ用のパッケージを提供する。
【解決手段】半導体デバイス、および第１のリードフレーム部および第２のリードフレーム部を有するリードフレームを備えている半導体パッケージである。各リードフレーム部は、複数のフィンガーおよびリードパッドを含み、各フィンガーは、半導体デバイスの対応する電極に電気的に接続されている。
【選択図】図１１Ｂ

Description

本願は、参照用として、開示内容を本明細書に組み入れる、２００５年３月１０日出願の米国仮特許出願第６０／６６０，３９９号（名称：「窒化ガリウムデバイスのパッケージング構造（PACKAGING STRUCTURE FOR GALLIUM NITRIDE DEVICE）」）の優先権を主張し、この特許出願に基づく利益を請求するものである。
本発明は、半導体パッケージに関する。
電源回路や電力制御回路などの回路内に半導体デバイスを組み入れるためには、半導体デバイスをパッケージングしなければならない。しかし、パッケージングは、回路基板の比較的大きな面積を占有してしまう。したがって、パッケージが占める面積を小さくするべく、チップスケールパッケージングが開発されてきた。
あるチップスケールパッケージでは、半導体デバイスのパワー電極を、導電接着剤によって、回路基板上の導電パッドに直接接続することができる。この概念は、現在のところ、半導体パッケージのサイズの縮小に寄与しているが、将来も有効であるとは言えない。具体的には、ダイの加工技術および材料の改善により、ダイの寸法を小さくすると、ダイの電極の物理的な大きさも小さくなる。
電極の大きさの縮小と、半導体デバイスの電流密度の改善により、接点を流れる電流密度の増大による早期損傷、接続面積の縮小による抵抗の上昇、および電極のサイズの縮小によって起こる、電極の直接接続によって、ダイを回路基板上の導電パッドに取り付けるのが困難となるなどの望ましくない結果が生じる。
本発明は、上記の問題点を解決するためになされたもので、電極のサイズの縮小によって生じる問題を解消した小さいダイ用のパッケージングを提供することを目的としている。
本発明による半導体パッケージは、半導体ダイ、リードフレーム、および成形ハウジングを備えている。
半導体ダイは、第１の複数のパワー電極、および第２の複数のパワー電極を有し、その主面に、前記各第１のパワー電極が、前記第２のパワー電極から離間し対向して配置されている。
リードフレームは、第１のリードフレーム部および第２のリードフレーム部を有している。第１のリードフレーム部は、対応する第１のパワー電極に、電気的および機械的に接続された複数の離間した第１のフィンガーと、離間した第１のフィンガーに電気的に接続された、外部と電気的に接続できるようになっている第１の外面を備えている。第２のリードフレーム部は、対応する第２のパワー電極に電気的および機械的に接続された複数の離間した第２のフィンガーと、離間した第２のフィンガーに電気的に接続された、外部と電気的に接続できるようになっている第２の外面を備えている。
成形ハウジングは、少なくとも半導体ダイ、および第１のリードパッドおよび第２のリードパッドの一部を封入している。この成形ハウジングから、第１のリードフレーム部の第１の外面、および第２のリードフレーム部の第２の外面が露出している。
本発明の一態様によると、フィンガーにより、パワー半導体デバイスの電極に接続することができ、各リードパッドの外部接続面により、回路基板の対応する導電パッドに対して外部接続するための面積を増大させることができる。この接続面積の増大により、パッケージの組立てが容易になるとともに、パッケージと導電パッドとの間の接点を流れる電流密度が低下する。
本発明によるパッケージ内のリードフレームは、半導体デバイスの制御電極に接続するための少なくとももう１つのリード、または対応する制御電極に接続するための２つのリード（例えば、半導体デバイスが双方向の場合）（一方が制御電極の接続リードとして機能し、他方が電流検出リードとして機能する）を有することもできる。
本発明の好適な実施形態では、全てのリードの接続面は、基板に容易に取り付けできるように平面とされている。
本発明によるパッケージ内の半導体デバイスは、ショットキーデバイス、ＨＥＭＴ、ＭＯＳＨＦＥＴ、またはＭＩＳＨＦＥＴなどのＩＩＩ族窒化物系パワー半導体デバイスとされる。
本発明の別の実施形態によるパッケージは、成形ハウジングから露出した半導体デバイスに熱的に接続された熱放散器を備えている。熱放散器の露出面は、この放散器を露出させる成形ハウジングの外面と同一面とするのが好ましい。
本発明の他の特徴および利点は、添付の図面を参照して説明する以下の記載から明らかになると思う。
図１に示すように、本発明によるパッケージ内のパワー半導体デバイス１０は、複数の細長い第１のパワー電極１２、および複数の細長い第２のパワー電極１４を備えている。図示のように、各第１のパワー電極１２は、第２のパワー電極１４から離間しているが対向している。すなわち、第１のパワー電極１２と第２のパワー電極１４は、交互に配置されている。
次に、図２に示すように、本発明によるパッケージは、少なくとも第１のリードフレーム部１６と第２のリードフレーム部１８を有するリードフレームも備えている。第１のリードフレーム部１６は、第１のリードパッド２２から延びた複数の離間した第１のフィンガー２０を備えており、第２のリードフレーム部１８は、第２のリードパッド２６から延びた複数の離間した第２のフィンガー２４を備えている。
本発明の一態様によると、各第１のフィンガー２０は、ハンダまたは導電エポキシなどの導電接着剤によって、第１のパワー電極１２に電気的および機械的に接続され、各第２のフィンガー２４は、ハンダまたは導電エポキシなどの導電接着剤によって、第２のパワー電極１４に電気的および機械的に接続されている。
次に、半導体ダイ１０とリードフレーム部１６、１８の組立品が、成形材料でオーバーモールドされる。成形材料は、ダイ１０と少なくともリードフレームの一部を封入して、パッケージの成形ハウジングの役割を果たす。フィンガー２０、２４を凹ませて、成形材料がこれらのフィンガーを封入できるようにするのが好ましいことに留意されたい。
次に、図３〜図５に示す本発明の別の態様によると、第１のリードパッド２２は、第１の外面２８を備え、第２のリードパッド２６は、第２の外面３０を備えている。各外面は、成形ハウジング３２を介して露出されており、好ましくは、導電接着剤（例えば、ハンダや導電エポキシ）などによって、例えば回路基板上の対応する導電パッドに外部接続できるようになっている。第１および第２の外側接続面２８、３０は、平面であるのが好ましい。
さらに、ダイの対向したパワー電極１２、１４の表面は、電気的に不活性であって、直接接続または中間サーマルボディによって、熱放散器３４に熱的に接続できるのが好ましい。熱放散器３４の外面は、この熱放散器３４を露出させる成形ハウジング３２の外面と同一面であるのが好ましいことに留意されたい。
本発明によるパッケージ内の半導体ダイ１０は、例えばＧａＮ系デバイスなどのＩｎＡｌＧａｎ系のヘテロ接合可変ＩＩＩ族窒化物ショットキーデバイスのようなショットキーデバイスとすることができる。しかし、本発明によるパッケージは、ショットキーデバイスに限定されるものではない。
図６に示す本発明の第２の実施形態では、半導体ダイ３６は、第１および第２のパワー電極１２、１４の他に、別の電極を備えている。半導体ダイ３６は、例えばもう２つの電極３８、４０を備えている。一実施形態では、各電極３８、４０は、制御電極とすることができる。このデバイスは、例えば双方向デバイスとされる。
別の実施形態では、電極３８を制御電極とし、電極４０を電流検出電極とすることができる。いずれの場合も、リードフレームは、電極３６に電気的に接続されたリード４２、および電極４０に電気的に接続された別のリード４４を備えることができる。
ダイ３６をリードフレームに取り付けたら（図７を参照）、この組立品を成形材料でオーバーモールドする。したがって、図８に示すように、リードパッド２２、２４の接続面２８、３０は、リードパッド４２、４４の接続面４６、４８と同様に露出される。全ての接続面４６、４８は同一面であるのが好ましいことに留意されたい。
第２の実施形態によるパッケージ内のダイ３６は、ＨＥＭＴ、ＭＯＳＨＦＥＴ、またはＭＩＳＨＦＥＴなどとされ、例えば、ＧａＮ系デバイスなどのＩｎＡｌＧａｎ系のＩＩＩ族窒化物ヘテロ接合デバイスとするのが好ましい。
図９に示すように、オプションとして、熱放散器３４を、成形材料で封入する前に、ダイ３６に熱的に接続されるように取り付けることがある。この例では、熱放散器３４は、成形ハウジングを介して露出されているのが好ましい。別法として、熱放散器３４を省くことがある。この場合、図１０に例示するように、成形材料でダイ３６の後面を覆う。
好適な実施形態では、熱放散器３４は、銅または銅合金で形成され、第１のリードフレーム部１６および第２のリードフレーム部１８は、銅または銅合金で形成し、ニッケルなどのハンダ付け可能な外面に仕上げられる。
図１１Ａ〜図１３Ｄは、本発明によるパッケージの３つの別の実施形態を例示している。図１１Ａ〜図１１Ｄは、ゲートパッド４２および４４がパッケージの相反するコーナーに配置された、２つのゲート電極３８、４０を有する双方向デバイスのパッケージを例示している。図１１Ｄは、成形材料で成形された後のパッケージの底面を例示している。
図１２Ａ〜図１２Ｄは、唯１つのゲートパッド４２を有する別の実施形態を例示している。この例では、パッド２２がパッド２６よりも小さいことに留意されたい。図１２Ｄは、成形材料で成形された後のパッケージの底面を例示している。
図１３Ａ〜図１３Ｄは、同様に唯１つのゲートパッド４２を有する別の実施形態を例示している。この例では、パッド２６がパッド２２よりも小さいことに留意されたい。図１３Ｄは、成形材料で成形された後のパッケージの底面を例示している。
図１１Ｃ、図１２Ｃ、図１３Ｃでは、例示目的として、半導体デバイスを透明にしていることに留意されたい。
以上本発明を、特定の実施形態に即して説明してきたが、当業者には、様々な他の変更形態、変形形態、および他の使用方法が明らかであると思う。したがって、本発明は、ここに記載した具体的な開示によって限定されるものではなく、添付の特許請求の範囲によってのみ規定されるものである。
本発明の第１の実施形態によるパッケージ内で用いられる半導体ダイの平面図である。 本発明の第１の実施形態によるパッケージ内で用いられるリードフレームの平面図である。 本発明の第１の実施形態によるパッケージの平面図である。 図３の線４‐４において矢印の方向に見たパッケージの断面図である。 図３の線５‐５において矢印の方向に見たパッケージの断面図である。 本発明の第２の実施形態によるパッケージ内で用いられる組立て前のリードフレームおよびダイの斜視図である。 本発明の第２の実施形態によるパッケージ内で用いられる組立て後のリードフレームおよびダイの斜視図である。 本発明の第２の実施形態によるパッケージの底部の斜視図である。 オプションの熱放散器を備える図７の組立品を示す斜視図である。 本発明の代替の実施形態によるパッケージの上方からの斜視図である。 本発明の別の実施形態によるパッケージ内で用いられる半導体ダイの平面図である。 本発明の別の実施形態によるパッケージ内で用いられるリードフレームの平面図である。 本発明の別の実施形態による組立て後のパッケージの平面図である。 本発明の別の実施形態による成形材料で成形された後のパッケージの底面図である。 本発明のさらに別の実施形態によるパッケージ内で用いられる半導体ダイの平面図である。 本発明のさらに別の実施形態によるパッケージ内で用いられるリードフレームの平面図である。 本発明のさらに別の実施形態による組立て後のパッケージの平面図である。 本発明のさらに別の実施形態による成形材料で成形された後のパッケージの底面図である。 本発明のさらに別の実施形態によるパッケージ内で用いられる半導体ダイの平面図である。 本発明のさらに別の実施形態によるパッケージ内で用いられるリードフレームの平面図である。 本発明のさらに別の実施形態による組立て後のパッケージの平面図である。 本発明のさらに別の実施形態による成形材料で成形された後のパッケージの底面図である。
符号の説明
１０ 半導体デバイス
１２ 第１のパワー電極
１４ 第２のパワー電極
１６ 第１のリードフレーム部
１８ 第２のリードフレーム部
２０ 第１のフィンガー
２２ 第１のリードパッド
２４ 第２のフィンガー
２６ 第２のリードパッド
２８ 第１の外面
３０ 第２の外面
３４ 熱放散器
３６ 半導体ダイ
３８、４０ 電極
４２、４４ リード
４６、４８ 接続面

Claims (15)

  1. 第１の複数のパワー電極および第２の複数のパワー電極を有する半導体ダイであって、その主面に、前記各第１のパワー電極が、前記第２のパワー電極から離間し対向して配置されている半導体ダイと、
    第１のリードフレーム部および第２のリードフレーム部を有するリードフレームであって、前記第１のリードフレーム部は、対応する前記第１のパワー電極に電気的および機械的に接続された複数の離間した第１のフィンガー、および前記離間した第１のフィンガーに電気的に接続された、外部と電気的に接続できるようになっている第１の外面を備えており、前記第２のリードフレーム部は、対応する前記第２のパワー電極に電気的および機械的に接続された複数の離間した第２のフィンガー、および前記離間した第２のフィンガーに電気的に接続された、外部と電気的に接続できるようになっている第２の外面を備えているリードフレームと、
    少なくとも前記半導体ダイ、および前記第１のリードパッドおよび第２のリードパッドの一部が封入されている成形ハウジングであって、前記第１の外面および前記第２の外面が、前記成形ハウジングから露出している成形ハウジング
    とを備える、半導体パッケージ。
  2. 第１の外面と第２の外面は、同一面である、請求項１に記載のパッケージ。
  3. 半導体ダイは、ＩＩＩ族窒化物系パワー半導体デバイスである、請求項１に記載のパッケージ。
  4. 半導体ダイは、ショットキーデバイスである、請求項３に記載のパッケージ。
  5. 半導体ダイは、ＨＥＭＴである、請求項３に記載のパッケージ。
  6. 半導体ダイは、ＭＯＳＨＦＥＴである、請求項３に記載のパッケージ。
  7. 半導体ダイは、ＭＩＳＨＦＥＴである、請求項３に記載のパッケージ。
  8. 半導体ダイは、さらに、成形ハウジングから露出された接続面を有する制御リードに電気的に接続された制御電極を備えている、請求項１に記載のパッケージ。
  9. 制御リードの接続面は、第１の外面および第２の外面と同一面である、請求項８に記載のパッケージ。
  10. 半導体ダイは、さらに、成形ハウジングから露出された接続面を備えた第１の制御リードに電気的に接続された第１の制御電極、および前記成形ハウジングから露出された接続面を備えた第２の制御リードに電気的に接続された第２の制御電極を有する、請求項１に記載のパッケージ。
  11. 制御リードの接続面は、第１の外面および第２の外面と同一面である、請求項１０に記載のパッケージ。
  12. 半導体ダイは、さらに、成形ハウジングから露出された接続面を備えた制御リードに電気的に接続された制御電極、および前記成形ハウジングから露出された接続面を備えた電流検出リードに電気的に接続された電流検出電極を有する、請求項１に記載のパッケージ。
  13. 制御リードの接続面および電流検出リードの接続面は、第１の外面および第２の外面と同一面である、請求項１２に記載のパッケージ。
  14. さらに、半導体ダイに熱的に接続され、成形ハウジングから露出された熱放散器を有する、請求項１に記載のパッケージ。
  15. 熱放散器の外面が、成形ハウジングの外面と同一面である、請求項１４に記載のパッケージ。
JP2008500948A 2005-03-10 2006-03-09 パワー半導体パッケージ Pending JP2008533722A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US66039905P 2005-03-10 2005-03-10
US11/370,716 US20060202320A1 (en) 2005-03-10 2006-03-08 Power semiconductor package
PCT/US2006/008519 WO2006099102A2 (en) 2005-03-10 2006-03-09 Power semiconductor package

Publications (1)

Publication Number Publication Date
JP2008533722A true JP2008533722A (ja) 2008-08-21

Family

ID=36969961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008500948A Pending JP2008533722A (ja) 2005-03-10 2006-03-09 パワー半導体パッケージ

Country Status (6)

Country Link
US (1) US20060202320A1 (ja)
JP (1) JP2008533722A (ja)
KR (1) KR100903429B1 (ja)
DE (1) DE112006000568T5 (ja)
TW (1) TW200701414A (ja)
WO (1) WO2006099102A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11342290B2 (en) 2016-11-15 2022-05-24 Rohm Co., Ltd. Semiconductor device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8399912B2 (en) * 2010-02-16 2013-03-19 International Rectifier Corporation III-nitride power device with solderable front metal
US9093433B2 (en) * 2010-11-18 2015-07-28 Microchip Technology Incorporated Using bump bonding to distribute current flow on a semiconductor power device
US9324819B1 (en) 2014-11-26 2016-04-26 Delta Electronics, Inc. Semiconductor device
US9881862B1 (en) * 2016-09-20 2018-01-30 Infineon Technologies Austria Ag Top side cooling for GaN power device
US11302609B2 (en) * 2020-08-31 2022-04-12 Nxp Usa, Inc. Radio frequency power dies having flip-chip architectures and power amplifier modules containing the same
US20220149038A1 (en) * 2020-11-11 2022-05-12 Infineon Technologies Austria Ag Multi-Device Semiconductor Chip with Electrical Access to Devices at Either Side
KR20220064662A (ko) * 2020-11-12 2022-05-19 삼성전자주식회사 반도체 소자 패키지 및 그 제조방법
DE102022205702A1 (de) 2022-06-03 2023-12-14 Zf Friedrichshafen Ag Leistungselementintegrationsmodul
JP2024046326A (ja) * 2022-09-22 2024-04-03 株式会社東芝 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125092A (ja) * 1994-10-24 1996-05-17 Rohm Co Ltd 半導体装置およびその製造方法
JPH09153590A (ja) * 1995-11-30 1997-06-10 Mitsubishi Electric Corp 半導体装置および半導体モジュール
JP2001127281A (ja) * 1999-10-26 2001-05-11 Murata Mfg Co Ltd 半導体装置
JP2002280509A (ja) * 2001-03-15 2002-09-27 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP2003258179A (ja) * 2002-02-28 2003-09-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2003282863A (ja) * 2002-03-20 2003-10-03 Ngk Insulators Ltd ショットキーデバイス
JP2004186489A (ja) * 2002-12-04 2004-07-02 Mitsubishi Electric Corp 半導体装置
JP2004281454A (ja) * 2003-03-12 2004-10-07 Sharp Corp 半導体装置及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3320351A (en) * 1965-01-29 1967-05-16 Mannes N Glickman Miniature circuit housing
JPH04252036A (ja) * 1991-01-10 1992-09-08 Fujitsu Ltd 半導体装置
KR0184076B1 (ko) * 1995-11-28 1999-03-20 김광호 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
US5866939A (en) * 1996-01-21 1999-02-02 Anam Semiconductor Inc. Lead end grid array semiconductor package
JP3779789B2 (ja) * 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6462404B1 (en) * 1997-02-28 2002-10-08 Micron Technology, Inc. Multilevel leadframe for a packaged integrated circuit
US6462413B1 (en) * 1999-07-22 2002-10-08 Polese Company, Inc. LDMOS transistor heatsink package assembly and manufacturing method
JP2002040095A (ja) * 2000-07-26 2002-02-06 Nec Corp 半導体装置及びその実装方法
US6942661B2 (en) 2000-08-30 2005-09-13 Boston Scientific Scimed, Inc. Fluid cooled apparatus for supporting diagnostic and therapeutic elements in contact with tissue
TW480686B (en) * 2001-04-03 2002-03-21 Siliconware Precision Industries Co Ltd Intersecting stacked type dual die package structure and manufacturing process
TW523887B (en) * 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
JP2004039657A (ja) * 2002-06-28 2004-02-05 Renesas Technology Corp 半導体装置
JP4111767B2 (ja) * 2002-07-26 2008-07-02 株式会社ルネサステクノロジ 半導体装置の製造方法および小型素子の電気特性検査方法
US6700206B2 (en) * 2002-08-02 2004-03-02 Micron Technology, Inc. Stacked semiconductor package and method producing same
CN100444371C (zh) * 2004-09-13 2008-12-17 国际整流器公司 功率半导体封装
US7288803B2 (en) * 2004-10-01 2007-10-30 International Rectifier Corporation III-nitride power semiconductor device with a current sense electrode

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125092A (ja) * 1994-10-24 1996-05-17 Rohm Co Ltd 半導体装置およびその製造方法
JPH09153590A (ja) * 1995-11-30 1997-06-10 Mitsubishi Electric Corp 半導体装置および半導体モジュール
JP2001127281A (ja) * 1999-10-26 2001-05-11 Murata Mfg Co Ltd 半導体装置
JP2002280509A (ja) * 2001-03-15 2002-09-27 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP2003258179A (ja) * 2002-02-28 2003-09-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2003282863A (ja) * 2002-03-20 2003-10-03 Ngk Insulators Ltd ショットキーデバイス
JP2004186489A (ja) * 2002-12-04 2004-07-02 Mitsubishi Electric Corp 半導体装置
JP2004281454A (ja) * 2003-03-12 2004-10-07 Sharp Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11342290B2 (en) 2016-11-15 2022-05-24 Rohm Co., Ltd. Semiconductor device
US11901316B2 (en) 2016-11-15 2024-02-13 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR100903429B1 (ko) 2009-06-18
WO2006099102A2 (en) 2006-09-21
WO2006099102A3 (en) 2007-11-22
DE112006000568T5 (de) 2008-01-24
TW200701414A (en) 2007-01-01
KR20070100849A (ko) 2007-10-11
US20060202320A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
JP2008533722A (ja) パワー半導体パッケージ
JP5558714B2 (ja) 半導体パッケージ
US6566164B1 (en) Exposed copper strap in a semiconductor package
TWI464851B (zh) 包含嵌入式倒裝晶片之半導體晶粒封裝體
US7667309B2 (en) Space-efficient package for laterally conducting device
US4684975A (en) Molded semiconductor package having improved heat dissipation
US6744124B1 (en) Semiconductor die package including cup-shaped leadframe
US7705476B2 (en) Integrated circuit package
US20080211070A1 (en) Flip chip contact (FCC) power package
US20050001293A1 (en) Method for forming semiconductor device including stacked dies
US7612439B2 (en) Semiconductor package having improved thermal performance
US20060145319A1 (en) Flip chip contact (FCC) power package
JPH11312764A (ja) エリアアレイ型半導体パッケージ及びその製造方法
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
CN112701095A (zh) 一种功率芯片堆叠封装结构
WO2001031704A1 (fr) Dispositif a semi-conducteurs
JP2006507688A5 (ja)
JP2007049045A (ja) 半導体発光素子およびこれを備えた半導体装置
US7566967B2 (en) Semiconductor package structure for vertical mount and method
TW200843077A (en) Package structure of memory
JP3020481B1 (ja) 多チップ半導体パッケージ構造とその製造方法
US7291927B2 (en) Dual chips stacked packaging structure
KR20060133800A (ko) 칩 스택 패키지
JP2005175512A (ja) 半導体装置
JP3073536U (ja) エリアアレイ型半導体パッケージ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110201