JP2003258179A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2003258179A JP2003258179A JP2002053784A JP2002053784A JP2003258179A JP 2003258179 A JP2003258179 A JP 2003258179A JP 2002053784 A JP2002053784 A JP 2002053784A JP 2002053784 A JP2002053784 A JP 2002053784A JP 2003258179 A JP2003258179 A JP 2003258179A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrodes
- electrode
- conductive
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
- Bipolar Transistors (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 従来における半導体装置の製造方法では、半
導体素子表面の電極に対して、導線をワイヤーボンディ
ングにより接続していたため、ワイヤーボンディングに
よる衝撃で半導体素子に悪影響を及ぼすという課題があ
った。 【解決手段】 本発明の半導体装置の製造方法では、半
導体素子３２表面の電極に対応した複数の実装部３８
２、３９２を一端で共通に支持する支持部３８１、３９
１を有する導電板３８、３９を外部配線として固着す
る。そのことで、半導体素子３２表面上でのワイヤーボ
ンディング作業を完全に省略でき、半導体素子３２への
ワイヤーボンディングによる衝撃を無くすことができ
る。また、導電板には緩衝部が形成されており、この緩
衝部で設計誤差等に対してフレキシブルに対応でき、作
業性を向上させることができる。
導体素子表面の電極に対して、導線をワイヤーボンディ
ングにより接続していたため、ワイヤーボンディングに
よる衝撃で半導体素子に悪影響を及ぼすという課題があ
った。 【解決手段】 本発明の半導体装置の製造方法では、半
導体素子３２表面の電極に対応した複数の実装部３８
２、３９２を一端で共通に支持する支持部３８１、３９
１を有する導電板３８、３９を外部配線として固着す
る。そのことで、半導体素子３２表面上でのワイヤーボ
ンディング作業を完全に省略でき、半導体素子３２への
ワイヤーボンディングによる衝撃を無くすことができ
る。また、導電板には緩衝部が形成されており、この緩
衝部で設計誤差等に対してフレキシブルに対応でき、作
業性を向上させることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、電力用の半導体素
子を内蔵した半導体装置における外部電極上の配線の実
装構造に関する。
子を内蔵した半導体装置における外部電極上の配線の実
装構造に関する。
【０００２】
【従来の技術】従来における電力用の半導体装置につい
て、例えば、特開平５−２０６４４９号公報に開示され
ている装置を紹介する。上記した公報に記載しているよ
うに、従来における電力用の半導体装置は、種々の電流
容量の用途に適用できるように標準サイズのスイッチン
グ素子チップを準備する。そして、該スイッチング素子
チップを用途の電流容量に見合う個数だけ並列接続して
使用する方式が採用されている。
て、例えば、特開平５−２０６４４９号公報に開示され
ている装置を紹介する。上記した公報に記載しているよ
うに、従来における電力用の半導体装置は、種々の電流
容量の用途に適用できるように標準サイズのスイッチン
グ素子チップを準備する。そして、該スイッチング素子
チップを用途の電流容量に見合う個数だけ並列接続して
使用する方式が採用されている。
【０００３】以下に、図１０から図１２を参照にして、
電力用の半導体装置の構造についての１例を簡単に説明
する。尚、ここでは、上記の半導体装置の回路動作につ
いては説明を割愛することとする。そして、図１０は従
来の半導体装置の平面図である。図１１は図１０のＡ−
Ａ線方向の断面であり、図１２は図１０のＢ−Ｂ線方向
の断面図である。
電力用の半導体装置の構造についての１例を簡単に説明
する。尚、ここでは、上記の半導体装置の回路動作につ
いては説明を割愛することとする。そして、図１０は従
来の半導体装置の平面図である。図１１は図１０のＡ−
Ａ線方向の断面であり、図１２は図１０のＢ−Ｂ線方向
の断面図である。
【０００４】図示の如く、例えば、銅からなる矩形状の
第１の電極板１の周辺上には第２の電極板３が形成され
ている。電極板３は、例えば、アルミナのような絶縁板
２を介して載置されたコ字形状である。そして、第１の
電極板１の中央上には第３の電極板５が形成されてい
る。第３の電極板５は、例えば、アルミナのような絶縁
板４を介して載置され、長手方向が第２の電極板３の略
平行をなす２辺と略平行なストライプ形状である。更
に、第１の電極板１上には第２の電極板３及び第３の電
極板５から離れ、且つ、第３の電極板５を包囲するよう
に載置された緩衝板６が形成されている。緩衝板６は、
例えば、モリブデンのような半導体と熱膨張係数の近い
金属材料からなる。
第１の電極板１の周辺上には第２の電極板３が形成され
ている。電極板３は、例えば、アルミナのような絶縁板
２を介して載置されたコ字形状である。そして、第１の
電極板１の中央上には第３の電極板５が形成されてい
る。第３の電極板５は、例えば、アルミナのような絶縁
板４を介して載置され、長手方向が第２の電極板３の略
平行をなす２辺と略平行なストライプ形状である。更
に、第１の電極板１上には第２の電極板３及び第３の電
極板５から離れ、且つ、第３の電極板５を包囲するよう
に載置された緩衝板６が形成されている。緩衝板６は、
例えば、モリブデンのような半導体と熱膨張係数の近い
金属材料からなる。
【０００５】そして、緩衝板６上にはそれぞれ３個ずつ
並設された矩形状のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ−Ｇ
ａｔｅ−Ｂｉｐｏｌａｒ−Ｔｒａｎｓｉｓｔｏｒ）チッ
プ７が固着されている。また、緩衝板６上の角部にはそ
れぞれ隣接するように配置された２個の矩形状のダイオ
ードチップ８が固着されている。ＩＧＢＴチップ７は一
対の主表面を持ち、一方の主表面にコレクタ電極９が他
方の主表面にエミッタ電極１０及びゲート電極１１がそ
れぞれ設けられている。そして、コレクタ電極９が緩衝
板６側となるように載置されている。一方、ダイオード
チップ８は一対の主表面を持ち、一方の主表面にアノー
ド電極１２が他方の主表面にカソード電極１３がそれぞ
れ設けられている。そして、カソード電極１３が緩衝板
６側となるように載置されている。
並設された矩形状のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ−Ｇ
ａｔｅ−Ｂｉｐｏｌａｒ−Ｔｒａｎｓｉｓｔｏｒ）チッ
プ７が固着されている。また、緩衝板６上の角部にはそ
れぞれ隣接するように配置された２個の矩形状のダイオ
ードチップ８が固着されている。ＩＧＢＴチップ７は一
対の主表面を持ち、一方の主表面にコレクタ電極９が他
方の主表面にエミッタ電極１０及びゲート電極１１がそ
れぞれ設けられている。そして、コレクタ電極９が緩衝
板６側となるように載置されている。一方、ダイオード
チップ８は一対の主表面を持ち、一方の主表面にアノー
ド電極１２が他方の主表面にカソード電極１３がそれぞ
れ設けられている。そして、カソード電極１３が緩衝板
６側となるように載置されている。
【０００６】そして、ＩＧＢＴチップ７上の複数のエミ
ッタ電極１０と第２の電極板３との間はボンディングワ
イヤ１４により電気的に接続されている。また、ＩＧＢ
Ｔチップ７のゲート電極１１と第３の電極板５との間は
ボンディングワイヤ１４により接続されている。また、
ダイオードチップ８の複数のアノード電極１２と第２の
電極板３との間もボンディングワイヤ１５により接続さ
れている。その他、半田等の接着層１６、第１の引出端
子１７、第２の引出端子１８、第３の引出端子１９等に
より構成されている。これら引出端子は電極板と一体に
形成してもよいし、別に準備して各電極板に直接又は間
接に接着してもよい。
ッタ電極１０と第２の電極板３との間はボンディングワ
イヤ１４により電気的に接続されている。また、ＩＧＢ
Ｔチップ７のゲート電極１１と第３の電極板５との間は
ボンディングワイヤ１４により接続されている。また、
ダイオードチップ８の複数のアノード電極１２と第２の
電極板３との間もボンディングワイヤ１５により接続さ
れている。その他、半田等の接着層１６、第１の引出端
子１７、第２の引出端子１８、第３の引出端子１９等に
より構成されている。これら引出端子は電極板と一体に
形成してもよいし、別に準備して各電極板に直接又は間
接に接着してもよい。
【０００７】
【発明が解決しようとする課題】上述したように従来に
おける半導体装置では、ＩＧＢＴチップ７上のエミッタ
電極１０と第２の電極板３との間はボンディングワイヤ
１４で接続している。このとき、ＩＧＢＴチップ７上に
は複数のエミッタ電極１０が形成されており、個々のエ
ミッタ電極１０に対して、夫々、ボンディングワイヤ１
４をボンディングしていた。そして、ダイオードチップ
８においても同様に、チップ８上には複数のアノード電
極１２が形成されている。そのため、個々のアノード電
極１２に対して、夫々、ボンディングワイヤ１５をボン
ディングしていた。また、上述した半導体装置では、使
用するＩＧＢＴチップ７およびダイオードチップ８の数
を変更することで、種々の機能を発揮することができ
る。
おける半導体装置では、ＩＧＢＴチップ７上のエミッタ
電極１０と第２の電極板３との間はボンディングワイヤ
１４で接続している。このとき、ＩＧＢＴチップ７上に
は複数のエミッタ電極１０が形成されており、個々のエ
ミッタ電極１０に対して、夫々、ボンディングワイヤ１
４をボンディングしていた。そして、ダイオードチップ
８においても同様に、チップ８上には複数のアノード電
極１２が形成されている。そのため、個々のアノード電
極１２に対して、夫々、ボンディングワイヤ１５をボン
ディングしていた。また、上述した半導体装置では、使
用するＩＧＢＴチップ７およびダイオードチップ８の数
を変更することで、種々の機能を発揮することができ
る。
【０００８】つまり、例えば、１つのＩＧＢＴチップ７
上において、エミッタ領域に均等な電流を供給するため
には、エミッタ電極１０と同数のボンディングワイヤ１
４は必須の材料である。そして、更に、そのボンディン
グワイヤ１４の数だけはボンディングを行わなければな
らい。そのため、ボンディング時間を多大に要し、作業
効率は悪く量産性が向上しないという課題があった。
上において、エミッタ領域に均等な電流を供給するため
には、エミッタ電極１０と同数のボンディングワイヤ１
４は必須の材料である。そして、更に、そのボンディン
グワイヤ１４の数だけはボンディングを行わなければな
らい。そのため、ボンディング時間を多大に要し、作業
効率は悪く量産性が向上しないという課題があった。
【０００９】更に、ＩＧＢＴチップ７上の複数のエミッ
タ電極１０と第２の電極板３とをボンディングワイヤ１
４で接続するためには、ボンディング機械により熱圧着
ワイヤボンディング、超音波ワイヤボンディング等を行
う。このとき、必ず、ＩＧＢＴチップ７上では振動が加
わり、少なからずチップ７に対してストレスを及ぼす。
その結果、この作業の繰り返しにより、シリコン酸化膜
等から成る層間絶縁膜にクラックが入るという課題があ
った。
タ電極１０と第２の電極板３とをボンディングワイヤ１
４で接続するためには、ボンディング機械により熱圧着
ワイヤボンディング、超音波ワイヤボンディング等を行
う。このとき、必ず、ＩＧＢＴチップ７上では振動が加
わり、少なからずチップ７に対してストレスを及ぼす。
その結果、この作業の繰り返しにより、シリコン酸化膜
等から成る層間絶縁膜にクラックが入るという課題があ
った。
【００１０】
【課題を解決するための手段】本発明は上記した従来の
課題に鑑みてなされたもので、本発明の半導体装置で
は、少なくとも１つの主表面を有し、前記主表面に形成
された絶縁層に設けられた複数の孔からそれぞれ一部を
露出する複数の電流通過電極および制御電極を有する半
導体素子と、前記半導体素子外部に設けられた前記電流
通過電極および制御電極と電流を授受する取り出し導電
領域と、前記主表面と前記取り出し導電領域との間に緩
衝部を有し、前記電流通過電極および制御電極とそれぞ
れ半田を介して固着され、前記電流通過電極および制御
電極と前記取り出し導電領域とを電気的に接続する第１
および第２の導電板とを有することを特徴とする。
課題に鑑みてなされたもので、本発明の半導体装置で
は、少なくとも１つの主表面を有し、前記主表面に形成
された絶縁層に設けられた複数の孔からそれぞれ一部を
露出する複数の電流通過電極および制御電極を有する半
導体素子と、前記半導体素子外部に設けられた前記電流
通過電極および制御電極と電流を授受する取り出し導電
領域と、前記主表面と前記取り出し導電領域との間に緩
衝部を有し、前記電流通過電極および制御電極とそれぞ
れ半田を介して固着され、前記電流通過電極および制御
電極と前記取り出し導電領域とを電気的に接続する第１
および第２の導電板とを有することを特徴とする。
【００１１】また、上記した従来の課題に鑑み、本発明
である半導体装置の製造方法では、少なくとも１つの主
表面を有し、前記主表面に形成された絶縁層に設けられ
た複数の孔からそれぞれ一部を露出する複数の電流通過
電極および制御電極を有する半導体素子を準備する工程
と、前記半導体素子外部に前記複数の電流通過電極およ
び制御電極とそれぞれ一体に電流を授受する取り出し導
電領域を形成する工程と、少なくとも前記複数の電流通
過電極および制御電極に対応した櫛歯形状の実装部、前
記実装部を一端で一体に支持する支持部および前記実装
部と前記支持部との間に位置する緩衝部とを有する第１
および第２の導電板を準備する工程と、前記第１および
第２の導電板の実装部と前記複数の電流通過電極および
制御電極とをそれぞれ半田を介して固着する工程とを具
備することを特徴とする。
である半導体装置の製造方法では、少なくとも１つの主
表面を有し、前記主表面に形成された絶縁層に設けられ
た複数の孔からそれぞれ一部を露出する複数の電流通過
電極および制御電極を有する半導体素子を準備する工程
と、前記半導体素子外部に前記複数の電流通過電極およ
び制御電極とそれぞれ一体に電流を授受する取り出し導
電領域を形成する工程と、少なくとも前記複数の電流通
過電極および制御電極に対応した櫛歯形状の実装部、前
記実装部を一端で一体に支持する支持部および前記実装
部と前記支持部との間に位置する緩衝部とを有する第１
および第２の導電板を準備する工程と、前記第１および
第２の導電板の実装部と前記複数の電流通過電極および
制御電極とをそれぞれ半田を介して固着する工程とを具
備することを特徴とする。
【００１２】また、上記した従来の課題に鑑み、本発明
である半導体装置の製造方法では、少なくとも１つの主
表面を有し、前記主表面に形成された絶縁層に設けられ
た複数の孔からそれぞれ一部を露出する複数の電流通過
電極および制御電極を有する半導体素子を準備する工程
と、前記半導体素子外部に前記複数の電流通過電極およ
び制御電極とそれぞれ一体に電流を授受する取り出し導
電領域を形成する工程と、少なくとも複数の前記電流通
過電極および制御電極に対応した梯子形状の実装部、前
記実装部を両端で一体に支持する支持部および前記実装
部と前記支持部との間に位置する緩衝部とを有する導電
板を準備する工程と、前記導電板の実装部と複数の前記
電流通過電極および制御電極とをそれぞれ半田により固
着した後、所望の前記緩衝部を残してその他の前記緩衝
部およびその近傍領域を切断する工程とを具備すること
を特徴とする。
である半導体装置の製造方法では、少なくとも１つの主
表面を有し、前記主表面に形成された絶縁層に設けられ
た複数の孔からそれぞれ一部を露出する複数の電流通過
電極および制御電極を有する半導体素子を準備する工程
と、前記半導体素子外部に前記複数の電流通過電極およ
び制御電極とそれぞれ一体に電流を授受する取り出し導
電領域を形成する工程と、少なくとも複数の前記電流通
過電極および制御電極に対応した梯子形状の実装部、前
記実装部を両端で一体に支持する支持部および前記実装
部と前記支持部との間に位置する緩衝部とを有する導電
板を準備する工程と、前記導電板の実装部と複数の前記
電流通過電極および制御電極とをそれぞれ半田により固
着した後、所望の前記緩衝部を残してその他の前記緩衝
部およびその近傍領域を切断する工程とを具備すること
を特徴とする。
【００１３】
【発明の実施の形態】以下に、本発明である半導体装置
およびその製造方法の実施の形態について、図１〜図９
を参照して下記に説明する。
およびその製造方法の実施の形態について、図１〜図９
を参照して下記に説明する。
【００１４】先ず、本発明である半導体装置の実施の形
態について説明する。図１は本発明である半導体装置の
基本構造を説明するための斜視図であり、図２は図１に
示した半導体素子の表面の平面図であり、図３は図１に
示した斜視図のＸ−Ｘ線方向の断面図であり、図４は導
電板と電極部との接続部での断面図であり、図５は図１
に示した斜視図のＹ−Ｙ線方向の断面図である。そし
て、図６〜図９は半導体装置の製造方法を説明するため
の図である。
態について説明する。図１は本発明である半導体装置の
基本構造を説明するための斜視図であり、図２は図１に
示した半導体素子の表面の平面図であり、図３は図１に
示した斜視図のＸ−Ｘ線方向の断面図であり、図４は導
電板と電極部との接続部での断面図であり、図５は図１
に示した斜視図のＹ−Ｙ線方向の断面図である。そし
て、図６〜図９は半導体装置の製造方法を説明するため
の図である。
【００１５】図１に示すように、本発明の半導体装置
は、絶縁基板３１と、絶縁基板３１上には半導体素子３
２を固着するための導電箔から成るコレクタ電極対応の
固着領域３３と、固着領域３３の両端には絶縁材から成
る１組の台座３４、３５と、台座３４、３５上には導電
箔から成るエミッタ電極およびゲート電極対応の接続領
域３６、３７と、半導体素子３２表面に形成されている
複数のエミッタ電極またはゲート電極のうち紙面に対し
て１行全てのエミッタ電極およびゲート電極を電気的に
接続する導電板３８、３９と、接続領域３６、３７をそ
れぞれ外部リードと接続するエミッタ端子４０、ゲート
端子４１および固着領域３３と接続するコレクタ端子４
２とから主に構成されている。
は、絶縁基板３１と、絶縁基板３１上には半導体素子３
２を固着するための導電箔から成るコレクタ電極対応の
固着領域３３と、固着領域３３の両端には絶縁材から成
る１組の台座３４、３５と、台座３４、３５上には導電
箔から成るエミッタ電極およびゲート電極対応の接続領
域３６、３７と、半導体素子３２表面に形成されている
複数のエミッタ電極またはゲート電極のうち紙面に対し
て１行全てのエミッタ電極およびゲート電極を電気的に
接続する導電板３８、３９と、接続領域３６、３７をそ
れぞれ外部リードと接続するエミッタ端子４０、ゲート
端子４１および固着領域３３と接続するコレクタ端子４
２とから主に構成されている。
【００１６】次に、本発明の半導体装置を構成する各構
成要素について説明する。
成要素について説明する。
【００１７】先ず、基板３１について説明する。本実施
の形態では、基板３１上には、例えば、電流密度が３０
０Ａ／ｃｍ2等の特性を有するＩＧＢＴチップのように
電力用の半導体素子３２が実装される。そのため、基板
３１は、半導体素子３２から発生する熱の放散性が考慮
され、熱放散性の優れたセラミック基板が用いられる。
そして、基板３１を構成するその他の材料としては、Ａ
ｌＮ（窒化アルミニウム）またはＣｕ基板、Ｆｅ基板、
Ｆｅ−Ｎｉ基板等の合金の表面を絶縁処理した金属基板
を採用することもできる。更に、上記した金属基板表面
にセラミック基板を貼り合わせて用いることもできる。
の形態では、基板３１上には、例えば、電流密度が３０
０Ａ／ｃｍ2等の特性を有するＩＧＢＴチップのように
電力用の半導体素子３２が実装される。そのため、基板
３１は、半導体素子３２から発生する熱の放散性が考慮
され、熱放散性の優れたセラミック基板が用いられる。
そして、基板３１を構成するその他の材料としては、Ａ
ｌＮ（窒化アルミニウム）またはＣｕ基板、Ｆｅ基板、
Ｆｅ−Ｎｉ基板等の合金の表面を絶縁処理した金属基板
を採用することもできる。更に、上記した金属基板表面
にセラミック基板を貼り合わせて用いることもできる。
【００１８】次に、その基板３１上に設置されている台
座３４、３５は、加工性、熱放散性等が考慮されセラミ
ックから成る。そして、台座３４、３５は半導体素子３
２の両側に相対して配置され、台座３４、３５の表面は
半導体素子３２表面よりも高く位置するように形成され
ている。そして、本実施の形態では、台座３４上には半
導体素子３２表面に形成されたエミッタ電極４３（図２
参照）を外部装置と電気的に接続するためのエミッタ電
極４３対応の接続領域３６が、例えば、銅箔により形成
されている。一方、台座３５側には、台座３４と同様
に、ゲート電極４４（図２参照）対応の接続領域３７が
形成されている。
座３４、３５は、加工性、熱放散性等が考慮されセラミ
ックから成る。そして、台座３４、３５は半導体素子３
２の両側に相対して配置され、台座３４、３５の表面は
半導体素子３２表面よりも高く位置するように形成され
ている。そして、本実施の形態では、台座３４上には半
導体素子３２表面に形成されたエミッタ電極４３（図２
参照）を外部装置と電気的に接続するためのエミッタ電
極４３対応の接続領域３６が、例えば、銅箔により形成
されている。一方、台座３５側には、台座３４と同様
に、ゲート電極４４（図２参照）対応の接続領域３７が
形成されている。
【００１９】そして、エミッタ電極４３対応の接続領域
３６には外部端子と接続するためのエミッタ端子４０が
接続領域３６と一体に形成されている。一方、同様に、
ゲート電極４４対応の接続領域３７には外部端子と接続
するためのゲート端子４１が接続領域３７と一体に形成
されている。尚、台座３４、３５自体が省略され、絶縁
基板３１上に接続領域３６、３７が形成された構造でも
良い。また、半導体素子３２は絶縁基板３１上に固着さ
れた場合に限定することはなく、リードフレーム、プリ
ント基板上等に固着された場合であっても本発明におけ
る外部配線構造を実現できる。
３６には外部端子と接続するためのエミッタ端子４０が
接続領域３６と一体に形成されている。一方、同様に、
ゲート電極４４対応の接続領域３７には外部端子と接続
するためのゲート端子４１が接続領域３７と一体に形成
されている。尚、台座３４、３５自体が省略され、絶縁
基板３１上に接続領域３６、３７が形成された構造でも
良い。また、半導体素子３２は絶縁基板３１上に固着さ
れた場合に限定することはなく、リードフレーム、プリ
ント基板上等に固着された場合であっても本発明におけ
る外部配線構造を実現できる。
【００２０】次に、図２に示す如く、半導体素子３２表
面の構造について説明する。半導体素子３２の表面には
絶縁層４５が形成されており、この絶縁層４５に設けた
孔４６を介してエミッタ電極４３およびゲート電極４４
が複数露出している。このとき、絶縁層４５に設けた孔
４６は紙面に対して左右方向にほぼ１行を有して開口
し、この孔４６は紙面に対して上下方向に複数形成され
ている。そして、孔４６は紙面に対して上下方向にほぼ
平行を位置するように複数個形成され、孔４６からはエ
ミッタ電極４３およびゲート電極４４が交互に露出して
いる。尚、図示はしていないが、エミッタ電極４３およ
びゲート電極４４の下部領域には層間絶縁膜として、例
えば、シリコン酸化膜が形成されている。
面の構造について説明する。半導体素子３２の表面には
絶縁層４５が形成されており、この絶縁層４５に設けた
孔４６を介してエミッタ電極４３およびゲート電極４４
が複数露出している。このとき、絶縁層４５に設けた孔
４６は紙面に対して左右方向にほぼ１行を有して開口
し、この孔４６は紙面に対して上下方向に複数形成され
ている。そして、孔４６は紙面に対して上下方向にほぼ
平行を位置するように複数個形成され、孔４６からはエ
ミッタ電極４３およびゲート電極４４が交互に露出して
いる。尚、図示はしていないが、エミッタ電極４３およ
びゲート電極４４の下部領域には層間絶縁膜として、例
えば、シリコン酸化膜が形成されている。
【００２１】次に、図３に示す如く、本発明の半導体装
置では、半導体素子３２表面の絶縁層４５から露出する
エミッタ電極４３およびゲート電極４４上には、例え
ば、ＣｕまたはＣｕ合金から成る導電板３８、３９が半
田４７（図４参照）により固着されていることに特徴を
有する。この導電板３８、３９は１つのエミッタ電極４
３またはゲート電極４４に対して１枚用いられている。
置では、半導体素子３２表面の絶縁層４５から露出する
エミッタ電極４３およびゲート電極４４上には、例え
ば、ＣｕまたはＣｕ合金から成る導電板３８、３９が半
田４７（図４参照）により固着されていることに特徴を
有する。この導電板３８、３９は１つのエミッタ電極４
３またはゲート電極４４に対して１枚用いられている。
【００２２】具体的には、図１および図５に示す如く、
エミッタ電極用の導電板３８とゲート電極用の導電板３
９とを用いる。それぞれの導電板３８、３９は支持部３
８１、３９１、実装部３８２、３９２、緩衝部３８３、
３９３から構成される。
エミッタ電極用の導電板３８とゲート電極用の導電板３
９とを用いる。それぞれの導電板３８、３９は支持部３
８１、３９１、実装部３８２、３９２、緩衝部３８３、
３９３から構成される。
【００２３】そして、先ず、支持部３８１、３９１は一
端で実装部３８２、３９２を一体にし、接続領域３６、
３７上に、例えば、半田を介して固着されている。その
ことで、半導体素子３２表面の複数のエミッタ電極４３
からの電極およびゲート電極４４への電流をこの支持部
３８１、３９１で一体に授受している。
端で実装部３８２、３９２を一体にし、接続領域３６、
３７上に、例えば、半田を介して固着されている。その
ことで、半導体素子３２表面の複数のエミッタ電極４３
からの電極およびゲート電極４４への電流をこの支持部
３８１、３９１で一体に授受している。
【００２４】次に、実装部３８２、３９２は半導体素子
３２表面のエミッタ電極４３およびゲート電極４４に対
応して、支持部３８１、３９１から等間隔でそれぞれ櫛
歯形状に形成されている。そして、この実装部３８２、
３９２により、導電板３８、３９と半導体素子３２表面
のエミッタ電極４３およびゲート電極４４とが、例え
ば、半田を介して接続する。そして、実装部３８２、３
９２は個々のエミッタ電極４５およびゲート電極４６を
ほぼ全て覆うことがきる大きさの実装面積を有してい
る。また、絶縁層４５は半田の濡れ性を有しない材料か
ら成る。そのため、図４に示す如く、固着材である半田
はエミッタ電極４３およびゲート電極４４と実装部３８
２、３９２とを半田の表面張力による自己整合性効果に
より確実に固着することができる。その結果、本実施の
形態では、半導体素子３２表面には実装部３８２、３９
２が紙面に対して上下方向に１０行がほぼ等間隔で、か
つ、交互にそしてほぼ平行に配置されている。この構造
により、隣り合うエミッタ電極４３およびゲート電極４
４対応の導電板３８、３９が接触しショートすることが
ないので、製品品質の信頼性をより向上させることがで
きる。また、導電板３８、３９をエミッタ電極４３およ
びゲート電極４４上に固着する際、半田の自己整合性効
果を利用することで導電板３８、３９の固着の作業性を
容易にすることができる。尚、使用される半導体素子３
２に応じて、また、使用用途に応じた電流容量に対処す
べく、導電板３８、３９の幅、厚み等の寸法をその都
度、変更することができる。
３２表面のエミッタ電極４３およびゲート電極４４に対
応して、支持部３８１、３９１から等間隔でそれぞれ櫛
歯形状に形成されている。そして、この実装部３８２、
３９２により、導電板３８、３９と半導体素子３２表面
のエミッタ電極４３およびゲート電極４４とが、例え
ば、半田を介して接続する。そして、実装部３８２、３
９２は個々のエミッタ電極４５およびゲート電極４６を
ほぼ全て覆うことがきる大きさの実装面積を有してい
る。また、絶縁層４５は半田の濡れ性を有しない材料か
ら成る。そのため、図４に示す如く、固着材である半田
はエミッタ電極４３およびゲート電極４４と実装部３８
２、３９２とを半田の表面張力による自己整合性効果に
より確実に固着することができる。その結果、本実施の
形態では、半導体素子３２表面には実装部３８２、３９
２が紙面に対して上下方向に１０行がほぼ等間隔で、か
つ、交互にそしてほぼ平行に配置されている。この構造
により、隣り合うエミッタ電極４３およびゲート電極４
４対応の導電板３８、３９が接触しショートすることが
ないので、製品品質の信頼性をより向上させることがで
きる。また、導電板３８、３９をエミッタ電極４３およ
びゲート電極４４上に固着する際、半田の自己整合性効
果を利用することで導電板３８、３９の固着の作業性を
容易にすることができる。尚、使用される半導体素子３
２に応じて、また、使用用途に応じた電流容量に対処す
べく、導電板３８、３９の幅、厚み等の寸法をその都
度、変更することができる。
【００２５】最後に、緩衝部３８３、３９３は支持部３
８１、３９１と実装部３８２、３９２との間に形成され
ている。つまり、半導体素子３２と接続領域３６、３７
との間に位置するように形成されている。そして、本発
明では、緩衝部３８３、３９３の形状が屈曲形状である
ことに特徴を有する。そのことで、本発明の半導体装置
では、上述した導電板構造を有することで、台座３４、
３５上等で振動が発生した場合でも、半導体素子３２と
接続領域３６、３７間における導電板３８、３９の緩衝
部３８３、３９３により、その振動が半導体素子３２表
面へ伝わるのを防ぐことができる。
８１、３９１と実装部３８２、３９２との間に形成され
ている。つまり、半導体素子３２と接続領域３６、３７
との間に位置するように形成されている。そして、本発
明では、緩衝部３８３、３９３の形状が屈曲形状である
ことに特徴を有する。そのことで、本発明の半導体装置
では、上述した導電板構造を有することで、台座３４、
３５上等で振動が発生した場合でも、半導体素子３２と
接続領域３６、３７間における導電板３８、３９の緩衝
部３８３、３９３により、その振動が半導体素子３２表
面へ伝わるのを防ぐことができる。
【００２６】更に、緩衝部３８３、３９３が実装部３８
２、３９２の延在上にある櫛歯形状部に形成されること
にも特徴がある。つまり、緩衝部３８３、３９３の幅が
実装部３８２、３９２の幅と同じ幅で形成されているこ
とである。そのことで、より小さい振動に対しても対処
することができ、半導体素子３２表面への振動を大幅に
低減することができる。また、緩衝部３８３、３９３の
幅は、実装部３８２、３９２の幅よりも狭めることで、
更に、上述した効果を得ることができる。
２、３９２の延在上にある櫛歯形状部に形成されること
にも特徴がある。つまり、緩衝部３８３、３９３の幅が
実装部３８２、３９２の幅と同じ幅で形成されているこ
とである。そのことで、より小さい振動に対しても対処
することができ、半導体素子３２表面への振動を大幅に
低減することができる。また、緩衝部３８３、３９３の
幅は、実装部３８２、３９２の幅よりも狭めることで、
更に、上述した効果を得ることができる。
【００２７】つまり、本発明の半導体装置では、上述し
た効果の他に、導電板３８、３９を半田により固着する
ことで、半導体素子３２表面においてワイヤーボンディ
ングを全く行うことの無い構造を実現することができ
る。そのことにより、半導体素子表面上における振動を
最小限に抑制することができ、半導体素子３２の電極４
３、４４の下部領域では層間絶縁膜へのクラック等の悪
影響も抑制することができる。
た効果の他に、導電板３８、３９を半田により固着する
ことで、半導体素子３２表面においてワイヤーボンディ
ングを全く行うことの無い構造を実現することができ
る。そのことにより、半導体素子表面上における振動を
最小限に抑制することができ、半導体素子３２の電極４
３、４４の下部領域では層間絶縁膜へのクラック等の悪
影響も抑制することができる。
【００２８】更に、本発明の半導体装置では、上述した
導電板構造を有することで、接続領域３６、３７と半導
体素子３２の固着位置関係やそれらの高さ関係が設計に
対して多少の誤差を有しても、導電板３８、３９の緩衝
部３８３、３９３を有しているので、誤差に対してフレ
キシブルに対応することができる。そのことにより、表
面に接続領域３６、３７を形成する台座３４、３５の厚
みの許容範囲も広がる等の半導体装置の製造上の作業性
や量産性も向上させることができる。
導電板構造を有することで、接続領域３６、３７と半導
体素子３２の固着位置関係やそれらの高さ関係が設計に
対して多少の誤差を有しても、導電板３８、３９の緩衝
部３８３、３９３を有しているので、誤差に対してフレ
キシブルに対応することができる。そのことにより、表
面に接続領域３６、３７を形成する台座３４、３５の厚
みの許容範囲も広がる等の半導体装置の製造上の作業性
や量産性も向上させることができる。
【００２９】尚、上述したように、半導体素子３２と接
続領域３６、３７間の緩衝部３８３、３９３は屈曲形状
の場合について説明したが、特に、限定する必要がな
く、例えば、角形状を有する場合等、上述した効果が得
られる形状であれば問題はない。
続領域３６、３７間の緩衝部３８３、３９３は屈曲形状
の場合について説明したが、特に、限定する必要がな
く、例えば、角形状を有する場合等、上述した効果が得
られる形状であれば問題はない。
【００３０】最後に、基板３１上には、例えば、銅箔か
ら成るコレクタ対応の固着領域３３が形成されている。
そして、上述したように、半導体素子３２裏面にはコレ
クタ電極（図示せず）が形成されており、そのコレクタ
電極が、例えば、半田を介して固着領域３３と電気的に
接続している。固着領域３３からは、固着領域３３と一
体に成るコレクタ端子４２が形成されており、このコレ
クタ端子４２を介して外部リードと接続されることとな
る。
ら成るコレクタ対応の固着領域３３が形成されている。
そして、上述したように、半導体素子３２裏面にはコレ
クタ電極（図示せず）が形成されており、そのコレクタ
電極が、例えば、半田を介して固着領域３３と電気的に
接続している。固着領域３３からは、固着領域３３と一
体に成るコレクタ端子４２が形成されており、このコレ
クタ端子４２を介して外部リードと接続されることとな
る。
【００３１】次に、本発明である半導体装置の製造方法
の実施の形態について、図６〜図９を参照して説明す
る。尚、本実施の形態では、以下の第１および第２の実
施の形態について説明する。ここでは、半導体装置の構
造の説明について用いた図および個々の構成要素に用い
た符番で共通のものは同一の図および符番を用いること
とする。
の実施の形態について、図６〜図９を参照して説明す
る。尚、本実施の形態では、以下の第１および第２の実
施の形態について説明する。ここでは、半導体装置の構
造の説明について用いた図および個々の構成要素に用い
た符番で共通のものは同一の図および符番を用いること
とする。
【００３２】第１の実施の形態
先ず、本発明の第１の工程としては、図６に示す如く、
絶縁基板３１を準備し、この基板３１上に半導体素子３
２を固着するための導電箔から成るコレクタ電極対応の
固着領域３３、固着領域３３の両端には絶縁材から成る
１組の台座３４、３５、台座３４、３５上には導電箔か
ら成るエミッタ電極およびゲート電極対応の接続領域３
６、３７、固着領域３３上には半導体素子３２を配置し
形成することにある。
絶縁基板３１を準備し、この基板３１上に半導体素子３
２を固着するための導電箔から成るコレクタ電極対応の
固着領域３３、固着領域３３の両端には絶縁材から成る
１組の台座３４、３５、台座３４、３５上には導電箔か
ら成るエミッタ電極およびゲート電極対応の接続領域３
６、３７、固着領域３３上には半導体素子３２を配置し
形成することにある。
【００３３】本工程では、図６に示す如く、先ず、絶縁
基板３１を準備する。そして、基板３１上には、例え
ば、電流密度が３００Ａ／ｃｍ2等の特性を有するＩＧ
ＢＴチップのように電力用の半導体素子３２を固着す
る。そのため、基板３１としては、半導体素子３２から
発生する熱の放散性が考慮され、熱放散性の優れたセラ
ミック基板を用いる。そして、基板３１を構成するその
他の材料としては、ＡｌＮ（窒化アルミニウム）または
Ｃｕ基板、Ｆｅ基板、Ｆｅ−Ｎｉ基板等の合金の表面を
絶縁処理した金属基板を採用することもできる。更に、
上記した金属基板表面にセラミック基板を貼り合わせて
用いることもできる。
基板３１を準備する。そして、基板３１上には、例え
ば、電流密度が３００Ａ／ｃｍ2等の特性を有するＩＧ
ＢＴチップのように電力用の半導体素子３２を固着す
る。そのため、基板３１としては、半導体素子３２から
発生する熱の放散性が考慮され、熱放散性の優れたセラ
ミック基板を用いる。そして、基板３１を構成するその
他の材料としては、ＡｌＮ（窒化アルミニウム）または
Ｃｕ基板、Ｆｅ基板、Ｆｅ−Ｎｉ基板等の合金の表面を
絶縁処理した金属基板を採用することもできる。更に、
上記した金属基板表面にセラミック基板を貼り合わせて
用いることもできる。
【００３４】次に、図示の如く、基板３１の中央部には
導電箔を圧着し、半導体素子３２の大きさに応じてコレ
クタ電極対応の固着領域３３を形成する。そして、半導
体素子３２裏面にはコレクタ電極（図示せず）が形成さ
れており、後工程でそのコレクタ電極が半田を介して固
着領域３３と電気的に接続する。そのため、固着領域３
３からは、固着領域３３と一体に成るコレクタ端子４２
を形成し、このコレクタ端子４２を介して外部リードと
接続する。
導電箔を圧着し、半導体素子３２の大きさに応じてコレ
クタ電極対応の固着領域３３を形成する。そして、半導
体素子３２裏面にはコレクタ電極（図示せず）が形成さ
れており、後工程でそのコレクタ電極が半田を介して固
着領域３３と電気的に接続する。そのため、固着領域３
３からは、固着領域３３と一体に成るコレクタ端子４２
を形成し、このコレクタ端子４２を介して外部リードと
接続する。
【００３５】このとき、導電箔としては、半田の接着
性、ボンディング性等を考慮してその材料を選択する。
そして、材料としては、Ｃｕを主材料とした導電箔、Ａ
ｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から
成る導電箔等が利用できるが、本実施の形態ではＣｕを
主材料とした導電箔を採用する。
性、ボンディング性等を考慮してその材料を選択する。
そして、材料としては、Ｃｕを主材料とした導電箔、Ａ
ｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から
成る導電箔等が利用できるが、本実施の形態ではＣｕを
主材料とした導電箔を採用する。
【００３６】次に、基板３１上で固着領域３３の両側に
１組の台座３４、３５を設置する。この台座３４、３５
は加工性、熱放散性等を考慮してセラミックにより形成
する。そして、この台座３４、３５上には、固着領域３
３の場合と同様に、例えば、銅箔等の導電箔を準備し、
台座３４、３５上面部を覆うようにエミッタ電極４３対
応の接続領域３６およびゲート電極４４対応の接続領域
３７を形成する。このとき、エミッタ電極４３対応の接
続領域３６には外部端子と接続するためのエミッタ端子
４０を接続領域３６と一体に形成する。一方、同様に、
ゲート電極４４対応の接続領域３７には外部端子と接続
するためのゲート端子４１を接続領域３７と一体に形成
する。尚、台座３４、３５および絶縁基板３１は使用用
途に応じて省略することができる。
１組の台座３４、３５を設置する。この台座３４、３５
は加工性、熱放散性等を考慮してセラミックにより形成
する。そして、この台座３４、３５上には、固着領域３
３の場合と同様に、例えば、銅箔等の導電箔を準備し、
台座３４、３５上面部を覆うようにエミッタ電極４３対
応の接続領域３６およびゲート電極４４対応の接続領域
３７を形成する。このとき、エミッタ電極４３対応の接
続領域３６には外部端子と接続するためのエミッタ端子
４０を接続領域３６と一体に形成する。一方、同様に、
ゲート電極４４対応の接続領域３７には外部端子と接続
するためのゲート端子４１を接続領域３７と一体に形成
する。尚、台座３４、３５および絶縁基板３１は使用用
途に応じて省略することができる。
【００３７】次に、本発明の第２の工程としては、図７
に示す如く、本発明である半導体装置の製造方法の特徴
であるように、半導体素子３２表面のエミッタ電極４３
（図２参照）およびゲート電極４４（図２参照）上をそ
れぞれ覆う導電板３８、３９を形成し、半導体素子３２
上に固着することにある。
に示す如く、本発明である半導体装置の製造方法の特徴
であるように、半導体素子３２表面のエミッタ電極４３
（図２参照）およびゲート電極４４（図２参照）上をそ
れぞれ覆う導電板３８、３９を形成し、半導体素子３２
上に固着することにある。
【００３８】本工程では、図７（Ａ）、（Ｂ）に示す如
く、先ず、半導体素子表面よりも広い面積を有する導電
性の金属板を準備する。金属板は、例えば、銅板から成
り、厚みは５０μｍ〜１００μｍ程度を必要とするが、
半導体素子を流れる電流容量等の使用用途に応じて決定
される。そして、導電板３８、３９の形成方法として
は、エッチングとプレスを用いる方法とパンチングとプ
レスを用いる方法の２つの方法がある。
く、先ず、半導体素子表面よりも広い面積を有する導電
性の金属板を準備する。金属板は、例えば、銅板から成
り、厚みは５０μｍ〜１００μｍ程度を必要とするが、
半導体素子を流れる電流容量等の使用用途に応じて決定
される。そして、導電板３８、３９の形成方法として
は、エッチングとプレスを用いる方法とパンチングとプ
レスを用いる方法の２つの方法がある。
【００３９】先ず、エッチングとプレスを用いて導電板
３８、３９を形成する方法について説明する。
３８、３９を形成する方法について説明する。
【００４０】図示の如く、１枚の金属板から半導体素子
３２表面のエミッタ電極４３およびゲート電極４４対応
の支持部３８１、３９１、実装部３８２、３９２、緩衝
部３８３、３９３より成る導電板３８、３９を形成す
る。本実施の形態では、エミッタ電極４３対応の導電板
３８およびゲート電極４４対応の導電板３９を、夫々、
形成する。先ず、金属板上に、ホトレジスト（耐エッチ
ングマスク）を形成し、支持部３８１、３９１、実装部
３８２、３９２および緩衝部３８３、３９３となる領域
を除いた金属板が露出するようにホトレジストをパター
ニングする。そして、ホトレジストを介して金属板を選
択的にエッチングする。尚、エッチング液は塩化第二鉄
または塩化第二銅が主に採用される。また、支持部３８
１、３９１および実装部３８２、３９２となる領域に
は、予め、選択的メッキを施しておくことで、後工程の
実装工程において、半田の濡れ性の向上を図ることがで
きる。
３２表面のエミッタ電極４３およびゲート電極４４対応
の支持部３８１、３９１、実装部３８２、３９２、緩衝
部３８３、３９３より成る導電板３８、３９を形成す
る。本実施の形態では、エミッタ電極４３対応の導電板
３８およびゲート電極４４対応の導電板３９を、夫々、
形成する。先ず、金属板上に、ホトレジスト（耐エッチ
ングマスク）を形成し、支持部３８１、３９１、実装部
３８２、３９２および緩衝部３８３、３９３となる領域
を除いた金属板が露出するようにホトレジストをパター
ニングする。そして、ホトレジストを介して金属板を選
択的にエッチングする。尚、エッチング液は塩化第二鉄
または塩化第二銅が主に採用される。また、支持部３８
１、３９１および実装部３８２、３９２となる領域に
は、予め、選択的メッキを施しておくことで、後工程の
実装工程において、半田の濡れ性の向上を図ることがで
きる。
【００４１】次に、上述したエッチング工程により、支
持部３８１、３９１、実装部３８２、３９２および緩衝
部３８３、３９３形成領域が残存した金属板に緩衝部３
８３、３９３をプレス加工により形成する。この工程に
おいて、緩衝部３８３、３９３の形成位置としては、支
持部３８１、３９１と実装部３８２、３９２との間で、
支持部３８１、３９１近傍に形成する。具体的には、固
着後に、半導体素子３２と接続領域３６、３７との間に
緩衝部３８３、３９３が位置するように形成する。ま
た、実装部３８２、３９２が、半導体素子３２表面のエ
ミッタ電極４３およびゲート電極４４を覆うことができ
るように平坦部を維持して形成する。
持部３８１、３９１、実装部３８２、３９２および緩衝
部３８３、３９３形成領域が残存した金属板に緩衝部３
８３、３９３をプレス加工により形成する。この工程に
おいて、緩衝部３８３、３９３の形成位置としては、支
持部３８１、３９１と実装部３８２、３９２との間で、
支持部３８１、３９１近傍に形成する。具体的には、固
着後に、半導体素子３２と接続領域３６、３７との間に
緩衝部３８３、３９３が位置するように形成する。ま
た、実装部３８２、３９２が、半導体素子３２表面のエ
ミッタ電極４３およびゲート電極４４を覆うことができ
るように平坦部を維持して形成する。
【００４２】次に、パンチングとプレスを用いて導電板
３８、３９を形成する方法について説明する。
３８、３９を形成する方法について説明する。
【００４３】先ず、５０μｍ〜１００μｍ程度の厚みを
有し、少なくとも半導体素子３２の幅を有するロール状
に巻かれた金属板を準備する。そして、図示はしていな
いが、台座上に金属板を設置する。このとき、例えば、
台座には支持部３８１、３９１、実装部３８２、３９２
および緩衝部３８３、３９３形成領域以外の部分に穴が
設けられている。そして、金属板上からパンチで打ち抜
くことで、図７（Ａ）、（Ｂ）に示す如く形状の導電板
３８、３９を形成する。しかし、まだ、この段階では緩
衝部３８３、３９３は形成されていない。
有し、少なくとも半導体素子３２の幅を有するロール状
に巻かれた金属板を準備する。そして、図示はしていな
いが、台座上に金属板を設置する。このとき、例えば、
台座には支持部３８１、３９１、実装部３８２、３９２
および緩衝部３８３、３９３形成領域以外の部分に穴が
設けられている。そして、金属板上からパンチで打ち抜
くことで、図７（Ａ）、（Ｂ）に示す如く形状の導電板
３８、３９を形成する。しかし、まだ、この段階では緩
衝部３８３、３９３は形成されていない。
【００４４】次に、本実施の形態では、緩衝部３８３、
３９３は屈曲形状であるので、その形状よりなる台座上
に導電板３８、３９を設置する。その後、導電板３８、
３９の緩衝部３８３、３９３を台座上面からプレスする
ことで、緩衝部３８３、３９３を形成する。尚、上述し
たように、緩衝部３８３、３９３の形状は屈曲形状に限
定する必要はなく、角形状でも良く、台座３４、３５上
等での振動を緩衝する働きをする形状であれば良い。
３９３は屈曲形状であるので、その形状よりなる台座上
に導電板３８、３９を設置する。その後、導電板３８、
３９の緩衝部３８３、３９３を台座上面からプレスする
ことで、緩衝部３８３、３９３を形成する。尚、上述し
たように、緩衝部３８３、３９３の形状は屈曲形状に限
定する必要はなく、角形状でも良く、台座３４、３５上
等での振動を緩衝する働きをする形状であれば良い。
【００４５】そして、次に、前工程で形成した導電板３
８、３９を半導体素子３２表面のエミッタ電極４３およ
びゲート電極４４上に、実装部３８２、３９２を位置合
わせして固着する。そして、この実装部３８２、３９２
の接着方法としては、予め、実装部３８２、３９２の接
着面側に半田メッキを施した後、半導体素子３２表面に
固着する方法がある。また、逆に、半導体素子３２表面
のエミッタ電極４３およびゲート電極４４上に半田メッ
キを施した後、実装部３８２、３９２を固着する方法も
ある。そして、エミッタ電極４３およびゲート電極４４
は半田の濡れ性を有さない絶縁層４５に設けられた孔４
６から露出している。そのため、どちらの方法により実
装部３８２、３９２と電極４３、４４とを固着する場合
においても、半田の自己整合性効果を利用することがで
きる。その結果、実装部３８２、３９２の固着位置精度
を向上させ、また、導電板３８、３９の実装作業を容易
とすることができる。
８、３９を半導体素子３２表面のエミッタ電極４３およ
びゲート電極４４上に、実装部３８２、３９２を位置合
わせして固着する。そして、この実装部３８２、３９２
の接着方法としては、予め、実装部３８２、３９２の接
着面側に半田メッキを施した後、半導体素子３２表面に
固着する方法がある。また、逆に、半導体素子３２表面
のエミッタ電極４３およびゲート電極４４上に半田メッ
キを施した後、実装部３８２、３９２を固着する方法も
ある。そして、エミッタ電極４３およびゲート電極４４
は半田の濡れ性を有さない絶縁層４５に設けられた孔４
６から露出している。そのため、どちらの方法により実
装部３８２、３９２と電極４３、４４とを固着する場合
においても、半田の自己整合性効果を利用することがで
きる。その結果、実装部３８２、３９２の固着位置精度
を向上させ、また、導電板３８、３９の実装作業を容易
とすることができる。
【００４６】そして、図１に示す如く、接続領域３６、
３７上においても、同様に、支持部３８１、３９１を、
例えば、半田を介して接続領域３６、３７上に固着す
る。そして、これらの工程により、図１に示した半導体
装置が完成する。
３７上においても、同様に、支持部３８１、３９１を、
例えば、半田を介して接続領域３６、３７上に固着す
る。そして、これらの工程により、図１に示した半導体
装置が完成する。
【００４７】上述したように、本発明の半導体装置の製
造方法では、接続領域３６、３７と半導体素子３２の固
着位置関係やそれらの高さ関係が設計に対して多少の誤
差を有しても、導電板３８、３９に形成された緩衝部３
８３、３９３により、誤差に対してフレキシブルに対応
することができる。その結果、表面に接続領域３６、３
７を形成する台座３４、３５の厚みの許容範囲も広がる
等による半導体装置製造の作業性や量産性も向上させる
ことができる。また、実装部３８２、３９２から延在し
た櫛歯形状部に緩衝部３８３、３９３を形成すること
で、上述したフレキシブル性を更に向上することができ
る。尚、本実施の形態では、緩衝部３８３、３９３は電
極に対応して個々に形成されているが、複数本が一体に
なった形状でも、全体が一体になった形状でも良い。
造方法では、接続領域３６、３７と半導体素子３２の固
着位置関係やそれらの高さ関係が設計に対して多少の誤
差を有しても、導電板３８、３９に形成された緩衝部３
８３、３９３により、誤差に対してフレキシブルに対応
することができる。その結果、表面に接続領域３６、３
７を形成する台座３４、３５の厚みの許容範囲も広がる
等による半導体装置製造の作業性や量産性も向上させる
ことができる。また、実装部３８２、３９２から延在し
た櫛歯形状部に緩衝部３８３、３９３を形成すること
で、上述したフレキシブル性を更に向上することができ
る。尚、本実施の形態では、緩衝部３８３、３９３は電
極に対応して個々に形成されているが、複数本が一体に
なった形状でも、全体が一体になった形状でも良い。
【００４８】更に、本発明の半導体装置の製造方法で
は、半導体素子３２表面に実装部３８２、３９２を固着
する作業において、個々の実装部３８２、３９２の大き
さは微小であるが半導体素子３２への固着時には、支持
部３８１、３９１で一体に支持された状態で行うことが
できる。また、半田を用いて電極４３、４４と実装部３
８２、３９２とを固着するので、半田の表面張力による
自己整合性効果を得ることができる。そのことにより、
半導体素子３２表面に実装部３８２、３９２を固着する
工程では一回の作業で複数の実装部３８２、３９２を一
度に固着することができる。その結果、導電板を固着す
る作業性および半導体装置の量産性を向上させることが
できる。
は、半導体素子３２表面に実装部３８２、３９２を固着
する作業において、個々の実装部３８２、３９２の大き
さは微小であるが半導体素子３２への固着時には、支持
部３８１、３９１で一体に支持された状態で行うことが
できる。また、半田を用いて電極４３、４４と実装部３
８２、３９２とを固着するので、半田の表面張力による
自己整合性効果を得ることができる。そのことにより、
半導体素子３２表面に実装部３８２、３９２を固着する
工程では一回の作業で複数の実装部３８２、３９２を一
度に固着することができる。その結果、導電板を固着す
る作業性および半導体装置の量産性を向上させることが
できる。
【００４９】第２の実施の形態
次に、本発明の半導体装置の製造方法における第２の実
施の形態について説明する。ここで、先ず、本発明にお
ける第１の実施の形態と第２の実施の形態との相違点に
ついて述べる。両者の相違点は、第１の実施の形態では
エミッタ電極４３対応の導電板３８およびゲート電極４
４対応の導電板３９をそれぞれ準備し、半導体素子３２
表面に固着する製法である。一方、第２の実施の形態で
は、エミッタ電極４３およびゲート電極４４に一体に対
応した共通の導電板を準備する。そして、半導体素子３
２表面に導電板を固着した後、不要部分を除去し、夫々
の電極に対応した導電板を形成する半導体装置の製法で
ある。従って、その他の半導体装置を構成する構成要素
および半導体装置の効果等は第１の実施の形態と同様で
あるので、それらの対応箇所は第１の実施の形態を参照
することとし、ここでは説明を割愛する。
施の形態について説明する。ここで、先ず、本発明にお
ける第１の実施の形態と第２の実施の形態との相違点に
ついて述べる。両者の相違点は、第１の実施の形態では
エミッタ電極４３対応の導電板３８およびゲート電極４
４対応の導電板３９をそれぞれ準備し、半導体素子３２
表面に固着する製法である。一方、第２の実施の形態で
は、エミッタ電極４３およびゲート電極４４に一体に対
応した共通の導電板を準備する。そして、半導体素子３
２表面に導電板を固着した後、不要部分を除去し、夫々
の電極に対応した導電板を形成する半導体装置の製法で
ある。従って、その他の半導体装置を構成する構成要素
および半導体装置の効果等は第１の実施の形態と同様で
あるので、それらの対応箇所は第１の実施の形態を参照
することとし、ここでは説明を割愛する。
【００５０】先ず、本発明の第１の工程としては、図６
に示す如く、絶縁基板３１を準備し、この基板３１上に
半導体素子３２を固着するための導電箔から成るコレク
タ電極対応の固着領域３３、固着領域３３の両端には絶
縁材から成る１組の台座３４、３５、台座３４、３５上
には導電箔から成るエミッタ電極およびゲート電極対応
の接続領域３６、３７、固着領域３３上には半導体素子
３２を配置し形成することにある。
に示す如く、絶縁基板３１を準備し、この基板３１上に
半導体素子３２を固着するための導電箔から成るコレク
タ電極対応の固着領域３３、固着領域３３の両端には絶
縁材から成る１組の台座３４、３５、台座３４、３５上
には導電箔から成るエミッタ電極およびゲート電極対応
の接続領域３６、３７、固着領域３３上には半導体素子
３２を配置し形成することにある。
【００５１】本工程における説明は、第１の実施の形態
における第１の工程と同様であるので、上述した第１の
実施の形態を参照することとしここでは説明を割愛す
る。
における第１の工程と同様であるので、上述した第１の
実施の形態を参照することとしここでは説明を割愛す
る。
【００５２】次に、本発明の第２の工程としては、図８
に示す如く、本発明である半導体装置の製造方法の特徴
であるように、半導体素子３２表面のエミッタ電極４３
（図２参照）およびゲート電極４４（図２参照）上をそ
れぞれ覆う共通の導電板７１を形成し、半導体素子３２
上に固着することにある。
に示す如く、本発明である半導体装置の製造方法の特徴
であるように、半導体素子３２表面のエミッタ電極４３
（図２参照）およびゲート電極４４（図２参照）上をそ
れぞれ覆う共通の導電板７１を形成し、半導体素子３２
上に固着することにある。
【００５３】本工程では、図８に示す如く、先ず、半導
体素子３２表面よりも広い面積を有する導電性の金属板
を準備する。金属板は、例えば、銅板から成り、厚みは
５０μｍ〜１００μｍ程度を必要とするが、半導体素子
を流れる電流容量等の使用用途に応じて決定される。
体素子３２表面よりも広い面積を有する導電性の金属板
を準備する。金属板は、例えば、銅板から成り、厚みは
５０μｍ〜１００μｍ程度を必要とするが、半導体素子
を流れる電流容量等の使用用途に応じて決定される。
【００５４】次に、図示の如く、１枚の金属板から半導
体素子３２表面のエミッタ電極４３およびゲート電極４
４対応の支持部７２１、７３１、実装部７２２、７３２
および緩衝部７２３、７３３より成る共通の導電板７１
を形成する。本実施の形態では、エミッタ電極４３およ
びゲート電極４４対応の共通の導電板７１を形成する
が、共通の導電板７１には実装部７２２、７３２を全部
で１０本形成する。このとき、実装部７２２、７３２は
半導体素子３２表面のエミッタ電極４３およびゲート電
極４４対応するので個々の実装部７２２、７３２は分離
して形成される。しかし、実装部７２２、７３２は両端
の支持部７２１、７３１により一体に支持されるので梯
子型形状となる。尚、導電板７１の形成方法としては、
エッチングとプレスを用いる方法とパンチングとプレス
を用いる方法の２つの方法がある。
体素子３２表面のエミッタ電極４３およびゲート電極４
４対応の支持部７２１、７３１、実装部７２２、７３２
および緩衝部７２３、７３３より成る共通の導電板７１
を形成する。本実施の形態では、エミッタ電極４３およ
びゲート電極４４対応の共通の導電板７１を形成する
が、共通の導電板７１には実装部７２２、７３２を全部
で１０本形成する。このとき、実装部７２２、７３２は
半導体素子３２表面のエミッタ電極４３およびゲート電
極４４対応するので個々の実装部７２２、７３２は分離
して形成される。しかし、実装部７２２、７３２は両端
の支持部７２１、７３１により一体に支持されるので梯
子型形状となる。尚、導電板７１の形成方法としては、
エッチングとプレスを用いる方法とパンチングとプレス
を用いる方法の２つの方法がある。
【００５５】本工程における説明も、第１の実施の形態
における第２の工程と同様であるので、上述した第１の
実施の形態を参照することとしここでは説明を割愛す
る。
における第２の工程と同様であるので、上述した第１の
実施の形態を参照することとしここでは説明を割愛す
る。
【００５６】次に、半導体素子３２表面のエミッタ電極
４３およびゲート電極４４上に、実装部７２２、７３２
を位置合わせして固着する。そして、この実装部７２
２、７３２の接着方法としては、予め、実装部７２２、
７３２の接着面側に半田メッキを施した後、半導体素子
３２表面に固着する方法がある。また、逆に、半導体素
子３２表面のエミッタ電極４３およびゲート電極４４上
に半田メッキを施した後、実装部７２２、７３２を固着
する方法もある。そして、エミッタ電極４３およびゲー
ト電極４４は半田の濡れ性を有さない絶縁層４５に設け
られた孔４６から露出している。そのため、どちらの方
法により実装部７２２、７３２と電極４３、４４とを固
着する場合においても、半田の自己整合性効果を利用す
ることができる。その結果、実装部７２２、７３２の固
着位置精度を向上させ、また、導電板７１の実装作業を
容易とすることができる。
４３およびゲート電極４４上に、実装部７２２、７３２
を位置合わせして固着する。そして、この実装部７２
２、７３２の接着方法としては、予め、実装部７２２、
７３２の接着面側に半田メッキを施した後、半導体素子
３２表面に固着する方法がある。また、逆に、半導体素
子３２表面のエミッタ電極４３およびゲート電極４４上
に半田メッキを施した後、実装部７２２、７３２を固着
する方法もある。そして、エミッタ電極４３およびゲー
ト電極４４は半田の濡れ性を有さない絶縁層４５に設け
られた孔４６から露出している。そのため、どちらの方
法により実装部７２２、７３２と電極４３、４４とを固
着する場合においても、半田の自己整合性効果を利用す
ることができる。その結果、実装部７２２、７３２の固
着位置精度を向上させ、また、導電板７１の実装作業を
容易とすることができる。
【００５７】そして、図８に示す如く、半導体素子３２
表面のエミッタ電極４３およびゲート電極４４毎にそれ
ぞれ実装部７２２、７３２を固着する。このとき、接続
領域３６、３７上においても、同様に、例えば、半田を
介して支持部７２１、７３１を固着する。
表面のエミッタ電極４３およびゲート電極４４毎にそれ
ぞれ実装部７２２、７３２を固着する。このとき、接続
領域３６、３７上においても、同様に、例えば、半田を
介して支持部７２１、７３１を固着する。
【００５８】次に、半導体素子３２と接続領域３６、３
７との間の不要である導電板７１の緩衝部７２３、７３
３およびその近傍領域を切断し、それぞれエミッタ電極
４３対応の導電板とゲート電極４４対応の導電板とに分
離する。具体的には、図７で示した第１の実施の形態で
説明したように、エミッタ電極４３対応の導電板３８お
よびゲート電極４４対応の導電板３９を準備して形成す
る半導体装置と同一構造を有する半導体装置となる。そ
して、この作業により、図１に示す如く、エミッタ電極
４３およびゲート電極４４対応の導電板が確実に分離さ
れた半導体装置が完成する。
７との間の不要である導電板７１の緩衝部７２３、７３
３およびその近傍領域を切断し、それぞれエミッタ電極
４３対応の導電板とゲート電極４４対応の導電板とに分
離する。具体的には、図７で示した第１の実施の形態で
説明したように、エミッタ電極４３対応の導電板３８お
よびゲート電極４４対応の導電板３９を準備して形成す
る半導体装置と同一構造を有する半導体装置となる。そ
して、この作業により、図１に示す如く、エミッタ電極
４３およびゲート電極４４対応の導電板が確実に分離さ
れた半導体装置が完成する。
【００５９】上述したように、本発明による半導体装置
の製造方法では、上述した第１の実施の形態において得
られる効果と同様な効果も得ることができる。
の製造方法では、上述した第１の実施の形態において得
られる効果と同様な効果も得ることができる。
【００６０】尚、本発明の半導体装置では、上記した実
施の形態に限定される必要はなく、ＭＯＳトランジスタ
チップのようにチップ表面に異種類の電極が形成される
半導体素子を用いた場合も同様な効果を得ることができ
る。その他、本発明の要旨を逸脱しない範囲で、種々の
変更が可能である。
施の形態に限定される必要はなく、ＭＯＳトランジスタ
チップのようにチップ表面に異種類の電極が形成される
半導体素子を用いた場合も同様な効果を得ることができ
る。その他、本発明の要旨を逸脱しない範囲で、種々の
変更が可能である。
【００６１】
【発明の効果】第１に、本発明の半導体装置では、半導
体素子と接続領域との間に緩衝部を有する導電板を用い
た構造を有する。そのことにより、台座上等で振動が発
生した場合でも、半導体素子と接続領域間における導電
板の緩衝部により、その振動が半導体素子表面へ伝わる
のを防ぐことができる。また、前記導電板は半田により
半導体素子表面に固着するので、ワイヤーボンディング
レス構造を実現できる。その結果、半導体素子表面に伝
わる振動を最小限に抑制でき、半導体素子の電極下部領
域の層間絶縁膜へのクラック等の悪影響を抑制すること
ができる。
体素子と接続領域との間に緩衝部を有する導電板を用い
た構造を有する。そのことにより、台座上等で振動が発
生した場合でも、半導体素子と接続領域間における導電
板の緩衝部により、その振動が半導体素子表面へ伝わる
のを防ぐことができる。また、前記導電板は半田により
半導体素子表面に固着するので、ワイヤーボンディング
レス構造を実現できる。その結果、半導体素子表面に伝
わる振動を最小限に抑制でき、半導体素子の電極下部領
域の層間絶縁膜へのクラック等の悪影響を抑制すること
ができる。
【００６２】第２に、本発明の半導体装置では、半導体
素子と接続領域間に緩衝部を有する導電板を用いた構造
を有する。そのことにより、接続領域と半導体素子の固
着位置関係やそれらの高さ関係が設計に対して多少の誤
差を有しても、導電板の緩衝部を有しているので、誤差
に対してフレキシブルに対応することができる。その結
果、表面に接続領域を形成する台座の厚みの許容範囲も
広がる等による半導体装置の製法上の作業性や量産性を
向上させることができる。
素子と接続領域間に緩衝部を有する導電板を用いた構造
を有する。そのことにより、接続領域と半導体素子の固
着位置関係やそれらの高さ関係が設計に対して多少の誤
差を有しても、導電板の緩衝部を有しているので、誤差
に対してフレキシブルに対応することができる。その結
果、表面に接続領域を形成する台座の厚みの許容範囲も
広がる等による半導体装置の製法上の作業性や量産性を
向上させることができる。
【００６３】第３に、本発明による半導体装置の製造方
法では、半導体素子表面に導電板の実装部を固着する作
業において、個々の実装部は微小であるが半導体素子へ
の固着時には一体に支持された導電板として扱うことが
できる。そのことにより、半導体素子表面に実装部を固
着する工程では１つの導電板で多数の個々の実装部を一
度に固着することができる。このとき、導電板には緩衝
部が形成されており、この緩衝部で設計誤差等に対して
フレキシブルに対応することができる。また、導電板の
実装部は半導体素子表面に半田により固着するので、半
田の自己整合性効果を利用することができる。その結
果、本製造方法における固着位置精度、作業性および量
産性を向上させることができる。
法では、半導体素子表面に導電板の実装部を固着する作
業において、個々の実装部は微小であるが半導体素子へ
の固着時には一体に支持された導電板として扱うことが
できる。そのことにより、半導体素子表面に実装部を固
着する工程では１つの導電板で多数の個々の実装部を一
度に固着することができる。このとき、導電板には緩衝
部が形成されており、この緩衝部で設計誤差等に対して
フレキシブルに対応することができる。また、導電板の
実装部は半導体素子表面に半田により固着するので、半
田の自己整合性効果を利用することができる。その結
果、本製造方法における固着位置精度、作業性および量
産性を向上させることができる。
【００６４】第４に、本発明の半導体装置の製造方法に
よれば、金属板を加工し、支持部、実装部および緩衝部
から成る導電板を準備し、この導電板を半導体素子上の
外部配線として用いることに特徴がある。そのことによ
り、半導体素子表面上ではワイヤーボンディング工程を
全く省略することができるので、ワイヤーボンディング
することでの衝撃による半導体素子への悪影響をなく
し、製品品質を大幅に向上させることができる。
よれば、金属板を加工し、支持部、実装部および緩衝部
から成る導電板を準備し、この導電板を半導体素子上の
外部配線として用いることに特徴がある。そのことによ
り、半導体素子表面上ではワイヤーボンディング工程を
全く省略することができるので、ワイヤーボンディング
することでの衝撃による半導体素子への悪影響をなく
し、製品品質を大幅に向上させることができる。
【図１】本発明の実施の形態における半導体装置を説明
する斜視図である。
する斜視図である。
【図２】本発明の実施の形態における半導体装置に用い
る半導体素子の平面図である。
る半導体素子の平面図である。
【図３】本発明の実施の形態における図１に示した半導
体装置のＸ―Ｘ線方向の断面図である。
体装置のＸ―Ｘ線方向の断面図である。
【図４】本発明の実施の形態における半導体装置の導電
板接続部の断面図である。
板接続部の断面図である。
【図５】本発明の実施の形態における図１に示した半導
体装置のＹ−Ｙ線方向の断面図である。
体装置のＹ−Ｙ線方向の断面図である。
【図６】本発明の実施の形態における半導体装置の製造
方法を説明する斜視図である。
方法を説明する斜視図である。
【図７】本発明の実施の形態における半導体装置の製造
方法を説明する斜視図である。
方法を説明する斜視図である。
【図８】本発明の実施の形態における半導体装置の製造
方法を説明する斜視図である。
方法を説明する斜視図である。
【図９】本発明の実施の形態における半導体装置の製造
方法を説明する斜面図である。
方法を説明する斜面図である。
【図１０】従来における半導体装置を説明する平面図で
ある。
ある。
【図１１】従来における半導体装置を説明する断面図で
ある。
ある。
【図１２】従来における半導体装置を説明する断面図で
ある。
ある。
３１ 絶縁基板
３２ 半導体素子
３８ エミッタ電極対応の導電板
３８１ エミッタ電極対応の支持部
３８２ エミッタ電極対応の実装部
３８３ エミッタ電極対応の緩衝部
３９ ゲート電極対応の導電板
３９１ ゲート電極対応の支持部
３９２ ゲート電極対応の実装部
３９３ ゲート電極対応の緩衝部
７１ 共通導電板
Claims (16)
- 【請求項１】 少なくとも１つの主表面を有し、前記主
表面に形成された絶縁層に設けられた複数の孔からそれ
ぞれ一部を露出する複数の電流通過電極および制御電極
を有する半導体素子と、 前記半導体素子外部に設けられた前記電流通過電極およ
び制御電極と電流を授受する取り出し導電領域と、 前記主表面と前記取り出し導電領域との間に緩衝部を有
し、前記電流通過電極および制御電極とそれぞれ半田を
介して固着され、前記電流通過電極および制御電極と前
記取り出し導電領域とを電気的に接続する第１および第
２の導電板とを有することを特徴とする半導体装置。 - 【請求項２】 前記第１および第２の導電板は少なくと
も実装部、前記実装部を一端で一体に支持する支持部お
よび前記実装部と前記支持部との間に位置する緩衝部と
を有し、前記実装部は前記複数の電流通過電極および制
御電極とそれぞれ固着し、かつ、櫛歯形状であることを
特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記第１および第２の導電板の前記緩衝
部は屈曲形状に形成されていることを特徴とする請求項
１または請求項２記載の半導体装置。 - 【請求項４】 前記緩衝部は前記実装部から延在して形
成された前記櫛歯形状部に形成されていることを特徴と
する請求項３記載の半導体装置。 - 【請求項５】 前記第１および第２の導電板は銅板から
成ることを特徴とする請求項１記載の半導体装置。 - 【請求項６】 少なくとも１つの主表面を有し、前記主
表面に形成された絶縁層に設けられた複数の孔からそれ
ぞれ一部を露出する複数の電流通過電極および制御電極
を有する半導体素子を準備する工程と、 前記半導体素子外部に前記複数の電流通過電極および制
御電極とそれぞれ一体に電流を授受する取り出し導電領
域を形成する工程と、 少なくとも前記複数の電流通過電極および制御電極に対
応した櫛歯形状の実装部、前記実装部を一端で一体に支
持する支持部および前記実装部と前記支持部との間に位
置する緩衝部とを有する第１および第２の導電板を準備
する工程と、 前記第１および第２の導電板の実装部と前記複数の電流
通過電極および制御電極とをそれぞれ半田を介して固着
する工程とを具備することを特徴とする半導体装置の製
造方法。 - 【請求項７】 前記緩衝部は前記実装部から延在して形
成された前記櫛歯形状部に形成することを特徴とする請
求項６記載の半導体装置の製造方法。 - 【請求項８】 前記第１および第２の導電板の実装部の
接着面に半田を被覆した後、前記実装部を前記電流通過
電極および制御電極にそれぞれ固着することを特徴とす
る請求項６記載の半導体装置の製造方法。 - 【請求項９】 前記電流通過電極および制御電極に半田
を被覆した後、前記第１および第２の導電板を前記電流
通過電極および制御電極にそれぞれ固着することを特徴
とする請求項７記載の半導体装置の製造方法。 - 【請求項１０】 前記第１および第２の導電板の緩衝部
は屈曲形状であることを特徴とする請求項６記載の半導
体装置の製造方法。 - 【請求項１１】 前記第１および第２の導電板は銅板か
ら成ることを特徴とする請求項６記載の半導体装置の製
造方法。 - 【請求項１２】 少なくとも１つの主表面を有し、前記
主表面に形成された絶縁層に設けられた複数の孔からそ
れぞれ一部を露出する複数の電流通過電極および制御電
極を有する半導体素子を準備する工程と、 前記半導体素子外部に前記複数の電流通過電極および制
御電極とそれぞれ一体に電流を授受する取り出し導電領
域を形成する工程と、 少なくとも複数の前記電流通過電極および制御電極に対
応した梯子形状の実装部、前記実装部を両端で一体に支
持する支持部および前記実装部と前記支持部との間に位
置する緩衝部とを有する導電板を準備する工程と、 前記導電板の実装部と複数の前記電流通過電極および制
御電極とをそれぞれ半田により固着した後、所望の前記
緩衝部を残してその他の前記緩衝部およびその近傍領域
を切断する工程とを具備することを特徴とする半導体装
置の製造方法。 - 【請求項１３】 前記導電板の実装部の接着面に半田を
被覆した後、前記実装部を前記電流通過電極および制御
電極にそれぞれ固着することを特徴とする請求項１２記
載の半導体装置の製造方法。 - 【請求項１４】 前記電流通過電極および制御電極に半
田を被覆した後、前記導電板の実装部を前記電流通過電
極および制御電極にそれぞれ固着することを特徴とする
請求項１２記載の半導体装置の製造方法。 - 【請求項１５】 前記導電板の緩衝部は屈曲形状である
ことを特徴とする請求項１２記載の半導体装置の製造方
法。 - 【請求項１６】 前記導電板は銅板から成ることを特徴
とする請求項１２記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002053784A JP2003258179A (ja) | 2002-02-28 | 2002-02-28 | 半導体装置およびその製造方法 |
| CNB031033490A CN1316609C (zh) | 2002-02-28 | 2003-01-24 | 半导体装置及其制造方法 |
| US10/374,521 US6906410B2 (en) | 2002-02-28 | 2003-02-27 | Semiconductor device and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002053784A JP2003258179A (ja) | 2002-02-28 | 2002-02-28 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003258179A true JP2003258179A (ja) | 2003-09-12 |
Family
ID=27784593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002053784A Pending JP2003258179A (ja) | 2002-02-28 | 2002-02-28 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6906410B2 (ja) |
| JP (1) | JP2003258179A (ja) |
| CN (1) | CN1316609C (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008512876A (ja) * | 2004-09-13 | 2008-04-24 | インターナショナル レクティファイアー コーポレイション | 半導体パッケージ |
| JP2008533722A (ja) * | 2005-03-10 | 2008-08-21 | インターナショナル レクティファイアー コーポレイション | パワー半導体パッケージ |
| JP2009049414A (ja) * | 2007-08-20 | 2009-03-05 | Champion Aerospace Inc | 高電圧航空機イグニションシステム用スイッチング組立体、およびスイッチング組立体 |
| JP2010010330A (ja) * | 2008-06-26 | 2010-01-14 | Mitsubishi Electric Corp | 半導体装置 |
| JP2012023135A (ja) * | 2010-07-13 | 2012-02-02 | Sanken Electric Co Ltd | 半導体モジュール及び半導体モジュールの製造方法 |
| JP2012227432A (ja) * | 2011-04-21 | 2012-11-15 | Fujitsu Semiconductor Ltd | 半導体装置 |
| WO2013002338A1 (ja) * | 2011-06-29 | 2013-01-03 | 日立オートモティブシステムズ株式会社 | 半導体装置ならびに半導体装置の製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050245062A1 (en) * | 2004-04-29 | 2005-11-03 | Jeff Kingsbury | Single row bond pad arrangement |
| US7994632B2 (en) * | 2006-01-10 | 2011-08-09 | International Rectifier Corporation | Interdigitated conductive lead frame or laminate lead frame for GaN die |
| JP2008198716A (ja) * | 2007-02-09 | 2008-08-28 | Eudyna Devices Inc | 光半導体装置 |
| CN102324364B (zh) * | 2011-08-19 | 2014-04-30 | 湖北汉光科技股份有限公司 | 真空器件或密封装置内的大电流滑动接触装置 |
| CN102891122A (zh) * | 2012-10-16 | 2013-01-23 | 西安永电电气有限责任公司 | 电力半导体器件用电极 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900001273B1 (ko) * | 1983-12-23 | 1990-03-05 | 후지쑤 가부시끼가이샤 | 반도체 집적회로 장치 |
| US5311058A (en) * | 1991-11-29 | 1994-05-10 | Trw Inc. | Integrated circuit power distribution system |
| US5309014A (en) * | 1992-04-02 | 1994-05-03 | Motorola Inc. | Transistor package |
| JP2725954B2 (ja) * | 1992-07-21 | 1998-03-11 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5347160A (en) * | 1992-09-28 | 1994-09-13 | Sundstrand Corporation | Power semiconductor integrated circuit package |
| US5311057A (en) * | 1992-11-27 | 1994-05-10 | Motorola Inc. | Lead-on-chip semiconductor device and method for making the same |
| JP3180863B2 (ja) * | 1993-07-27 | 2001-06-25 | 富士電機株式会社 | 加圧接触形半導体装置およびその組立方法 |
| US5523620A (en) * | 1994-02-14 | 1996-06-04 | Delco Electronics Corporation | Coplanar linear dual switch module |
| FR2759493B1 (fr) * | 1997-02-12 | 2001-01-26 | Motorola Semiconducteurs | Dispositif de puissance a semiconducteur |
-
2002
- 2002-02-28 JP JP2002053784A patent/JP2003258179A/ja active Pending
-
2003
- 2003-01-24 CN CNB031033490A patent/CN1316609C/zh not_active Expired - Fee Related
- 2003-02-27 US US10/374,521 patent/US6906410B2/en not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008512876A (ja) * | 2004-09-13 | 2008-04-24 | インターナショナル レクティファイアー コーポレイション | 半導体パッケージ |
| US9048196B2 (en) | 2004-09-13 | 2015-06-02 | International Rectifier Corporation | Power semiconductor package |
| US9620471B2 (en) | 2004-09-13 | 2017-04-11 | Infineon Technologies Americas Corp. | Power semiconductor package with conductive clips |
| JP2008533722A (ja) * | 2005-03-10 | 2008-08-21 | インターナショナル レクティファイアー コーポレイション | パワー半導体パッケージ |
| JP2009049414A (ja) * | 2007-08-20 | 2009-03-05 | Champion Aerospace Inc | 高電圧航空機イグニションシステム用スイッチング組立体、およびスイッチング組立体 |
| JP2010010330A (ja) * | 2008-06-26 | 2010-01-14 | Mitsubishi Electric Corp | 半導体装置 |
| JP4666185B2 (ja) * | 2008-06-26 | 2011-04-06 | 三菱電機株式会社 | 半導体装置 |
| JP2012023135A (ja) * | 2010-07-13 | 2012-02-02 | Sanken Electric Co Ltd | 半導体モジュール及び半導体モジュールの製造方法 |
| JP2012227432A (ja) * | 2011-04-21 | 2012-11-15 | Fujitsu Semiconductor Ltd | 半導体装置 |
| WO2013002338A1 (ja) * | 2011-06-29 | 2013-01-03 | 日立オートモティブシステムズ株式会社 | 半導体装置ならびに半導体装置の製造方法 |
| JP2013012596A (ja) * | 2011-06-29 | 2013-01-17 | Hitachi Automotive Systems Ltd | 半導体装置ならびに半導体装置の製造方法 |
| US9306020B2 (en) | 2011-06-29 | 2016-04-05 | Hitachi Automotive Systems, Ltd. | Power module and method of manufacturing the power module |
Also Published As
| Publication number | Publication date |
|---|---|
| US6906410B2 (en) | 2005-06-14 |
| CN1316609C (zh) | 2007-05-16 |
| US20040214419A1 (en) | 2004-10-28 |
| CN1441490A (zh) | 2003-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120244697A1 (en) | Method for fabricating a semiconductor device | |
| KR20040030297A (ko) | 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치 | |
| JP2009302564A (ja) | 直付リード線を備えるｉｃチップパッケージ | |
| JP5414644B2 (ja) | 半導体装置 | |
| JP2003258179A (ja) | 半導体装置およびその製造方法 | |
| JP3801989B2 (ja) | リードフレームパッドから張り出しているダイを有する半導体装置パッケージ | |
| JP2005064479A (ja) | 回路モジュール | |
| JP4159348B2 (ja) | 回路装置の製造方法 | |
| JP3093960B2 (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| JP2003258180A (ja) | 半導体装置の製造方法 | |
| JP2003258178A (ja) | 半導体装置 | |
| JP2021082714A (ja) | 半導体装置 | |
| JPH08274228A (ja) | 半導体搭載基板、電力用半導体装置及び電子回路装置 | |
| JP2005051109A (ja) | パワー半導体モジュール | |
| JPH03195083A (ja) | 混成集積回路およびその製造方法 | |
| US11984432B2 (en) | Semiconductor chip stack module and method of fabricating the same | |
| JPH06216526A (ja) | 薄膜多層配線基板 | |
| JPH104167A (ja) | 半導体装置 | |
| WO2021220357A1 (ja) | 半導体装置 | |
| JP7026688B2 (ja) | 半導体チップを接続する第１および第２接続要素を備えた半導体モジュールおよび製造方法 | |
| JP3428083B2 (ja) | 半導体装置の製造方法 | |
| JP3998528B2 (ja) | 半導体装置 | |
| JP4097486B2 (ja) | 回路装置の製造方法 | |
| JP2024053145A (ja) | 半導体装置 | |
| JP3475181B2 (ja) | 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法 |