JPH09153590A - 半導体装置および半導体モジュール - Google Patents

半導体装置および半導体モジュール

Info

Publication number
JPH09153590A
JPH09153590A JP7312559A JP31255995A JPH09153590A JP H09153590 A JPH09153590 A JP H09153590A JP 7312559 A JP7312559 A JP 7312559A JP 31255995 A JP31255995 A JP 31255995A JP H09153590 A JPH09153590 A JP H09153590A
Authority
JP
Japan
Prior art keywords
semiconductor device
main surface
circuit board
semiconductor
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7312559A
Other languages
English (en)
Other versions
JP3540471B2 (ja
Inventor
Majiyumudaaru Goorabu
マジュムダール ゴーラブ
Satoshi Mori
敏 森
Sukehisa Noda
祐久 野田
Toru Iwagami
徹 岩上
Yoshio Takagi
義夫 高木
Hisashi Kawato
寿 川藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP31255995A priority Critical patent/JP3540471B2/ja
Priority to US08/680,614 priority patent/US5747876A/en
Priority to EP96112356A priority patent/EP0777275A3/en
Publication of JPH09153590A publication Critical patent/JPH09153590A/ja
Application granted granted Critical
Publication of JP3540471B2 publication Critical patent/JP3540471B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8547—Zirconium (Zr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09054—Raised area or protrusion of metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 応用装置の組立てを容易化する。 【解決手段】 装置１０１には、パワー半導体素子であ
るＩＧＢＴ素子１１の損失熱を外部の放熱フィンへと放
散させるために、ヒートシンク５１が設けられている。
外部の回路基板へと接続される外部端子５，６は、ヒー
トシンク５１の露出面が向く方向へと突出している。こ
のため、装置１０１を他の回路素子とともに外部の回路
基板に搭載して応用装置を組み立てる際に、装置１０１
と他の回路素子とを、ともに、回路基板の共通の主面、
すなわち放熱フィンが取り付けられる側とは反対側の主
面の上に設置することができる。このため、回路基板の
共通の主面に一括してハンダを塗布し、装置１０１と他
の回路素子とを一括的にハンダ付けすることが可能であ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、パワー半導体素
子とヒートシンクとを有する半導体装置、およびこの半
導体装置が他の回路素子とともに回路基板の上に搭載さ
れて成る半導体モジュールに関し、特に、半導体装置を
他の回路素子とともに回路基板へ取り付けることを容易
化するための改良に関する。
【０００２】
【従来の技術】図１２は、この発明の背景となる従来の
半導体装置の内部構造を示す正面断面図である。図１２
に示すように、この従来装置１５１では、板状のヒート
シンク５１の上主面に、絶縁基板本体３１が固着されて
いる。さらに、この絶縁基板本体３１の上主面には、所
定の形状にパターニングされた導体箔３２が配設されて
いる。
【０００３】導体箔３２の上の所定の部位には、発熱を
ともなうパワー半導体素子であるＩＧＢＴ素子１１が、
ハンダによって固着されている。そして、導体箔３２の
他の部位とＩＧＢＴ素子１１との間が、ボンディングワ
イヤ１３によって電気的に接続されている。導体箔３２
の上には、さらに、制御用半導体素子１６、抵抗素子１
７、容量素子１８などの、ＩＧＢＴ素子１１の制御に関
わる素子が、それぞれ所定の部位に固着されている。
【０００４】ヒートシンク５１は、上面部と底面部とが
開口した枠状の電気絶縁性のケース８１に取り付けられ
ている。ヒートシンク５１は、ケース８１の底面部に形
成された開口部に嵌合している。そして、ヒートシンク
５１の下主面、すなわち絶縁基板本体３１が取り付けら
れる側とは反対側の主面は、装置の外部へと露出してい
る。
【０００５】導体箔３２の他の所定の部位には、さら
に、外部端子８５，８６が取り付けられている。これら
の外部端子８５，８６は、ＩＧＢＴ素子１１等で構成さ
れる装置の回路と、外部装置とを電気的に接続するため
のものである。そして、これらの外部端子８５，８６
は、ケース８１の上面部から外部へ突出している。すな
わち、外部端子８５，８６は、ヒートシンク５１の露出
面（下主面）が向く方向とは反対方向に向かって突出し
ている。
【０００６】ＩＧＢＴ素子１１などの各素子は、ヒート
シンク５１とケース８１とで囲まれて成る収納室に収納
されている。そして、この収納室には、ＩＧＢＴ素子１
１などの各素子、ボンディングワイヤ１３等の保護を目
的として、電気絶縁性の封止樹脂８２が充填されてい
る。
【０００７】図１３は、もう一つの従来の半導体装置の
正面断面図である。図１３に示すように、この従来装置
１５２では、所定のパターン形状を有する銅製の板状の
リードフレーム８３の上の複数の部位に、パワー半導体
素子としてのＩＧＢＴ素子１１、および制御用半導体素
子１６がハンダ付けされている。リードフレーム８３
は、装置１５１の導体箔３２に相当する配線パターンを
構成するとともに、外部へ露出する外部端子をも構成し
ている。
【０００８】この装置１５２には、さらに、リードフレ
ーム８３の素子載置面とは反対側の主面に対向するよう
に、板状のヒートシンク５２が設けられている。そし
て、電気絶縁性の封止樹脂２によって、リードフレーム
８３の外部端子を除く部分、その上に搭載される各種素
子、および、ヒートシンク５２が封止されている。
【０００９】この装置１５２では、外部端子は、ヒート
シンク５２の下主面すなわち露出面が向く方向とは反対
方向に、それらの先端部が突出するように折り曲げられ
ている。すなわち、装置１５２においても、装置１５１
と同様に、外部端子の先端部は、ヒートシンク５２の露
出面が向く方向とは反対方向に突出している。
【００１０】つぎに、これらの従来装置の使用形態につ
いて説明する。図１４は、装置１５１の通常の使用形態
を示す正面断面図である。この使用形態では、図示しな
い所定の配線パターンを有する回路基板９１に、装置１
５１とともに、各種の回路素子７１，７２，７３が搭載
されている。しかも、装置１５１は、各回路素子７１，
７２，７３が設置される主面とは反対側の主面に設置さ
れている。そうして、装置１５１のヒートシンク５２の
露出面に接触するように、放熱フィン９５が装置１５２
に固定されている。もう一つの装置１５２も、通常にお
いて同様の形態で使用される。
【００１１】
【発明が解決しようとする課題】以上に述べたように、
従来の半導体装置１５１，１５２は、外部端子の先端部
が放熱板５１，５２の露出面の向く方向とは反対方向に
突出しているので、回路基板９１に半導体装置１５１
（または１５２）を取り付ける際には、その他の回路素
子７１，７２，７３が取り付けられる主面とは反対側に
取り付けられるのが通例であった。
【００１２】このため、半導体装置１５１（または１５
２）を回路基板９１に取り付けるには、まず、回路基板
９１の一方主面に各回路素子７１，７２，７３をハンダ
付けによって固定した後に、他方主面に半導体装置１５
１（または１５２）をハンダ付けによって固定する必要
があった。すなわち、ハンダ付け工程を二度に分けて行
う必要があり、工程が複雑であるという問題点があっ
た。
【００１３】ハンダ付けを一括的に行うために、例え
ば、図１５の正面断面図に示すように、半導体装置１５
１と各回路素子７１，７２，７３とを同一主面に取り付
けることも可能である。しかしながら、このような使用
形態では、半導体装置１５１よりも背の高い回路素子
（例えば、回路素子７３）を、回路基板９１と放熱フィ
ン９５との間に設置することができないために、回路基
板９１が広くならざるを得ないという問題点があった。
すなわち、図１５の使用形態は、回路基板９１を含む応
用装置の大型化につながるという、新たな問題を引き起
こしていた。
【００１４】この発明は、従来の装置における上記した
問題点を解消するためになされたもので、他の回路素子
とともに回路基板へ容易に搭載することが可能で、しか
も回路基板を小型化し得る半導体装置、および、この半
導体装置が他の回路素子とともに回路基板に搭載されて
成る半導体モジュールを提供することを目的とする。
【００１５】
【課題を解決するための手段】第１の発明の装置は、一
方主面と他方主面とを有する板状の熱良導性のヒートシ
ンクと、前記一方主面の上に固定された板状の絶縁基板
本体と、この絶縁基板本体の前記ヒートシンクとは反対
側の主面の上に配設され、パターニングされた電気良導
性の導体箔と、この導体箔の上に固定されたパワー半導
体素子と、底面部に開口部を有し、前記他方主面が外部
へ露出するように前記ヒートシンクが前記開口部へはめ
込まれた電気絶縁性のケースと、前記導体箔に一端が電
気的に接続され他端が外部へと突出する電気良導性の外
部端子と、を備える半導体装置において、前記外部端子
の前記他端は、前記ヒートシンクの前記他方主面が向く
方向へと突出していることを特徴とする。
【００１６】第２の発明の装置は、第１の発明の半導体
装置において、前記開口部は、前記ケースの底面部に辺
縁部を残して選択的に形成されており、前記外部端子
は、前記一端が前記ケースの内側に位置し、前記他端が
前記ケースの外側に位置するように、前記辺縁部を貫通
することによって、前記ケースに固定されていることを
特徴とする。
【００１７】第３の発明の装置は、第２の発明の半導体
装置において、前記外部端子の前記一端は、電気良導性
のボンディングワイヤを介して、前記導体箔と電気的に
接続されていることを特徴とする。
【００１８】第４の発明の装置は、第３の発明の半導体
装置において、前記外部端子は、前記一端の前記ボンデ
ィングワイヤへの接続部位と前記導体箔の表面とが略同
一平面上に位置するように、前記ケースに固定されてい
ることを特徴とする。
【００１９】第５の発明の装置は、第２ないし第４のい
ずれかの発明の半導体装置において、前記ケースは封止
に適した樹脂で構成されており、しかも、この樹脂によ
って前記外部端子が封止されていることを特徴とする。
【００２０】第６の発明の装置は、第１ないし第５のい
ずれかの発明の半導体装置において、前記導体箔の上に
固定され、前記パワー半導体素子を制御する制御用半導
体素子を、さらに備えることを特徴とする。
【００２１】第７の発明の装置は、半導体モジュールに
おいて、パワー半導体素子を内蔵し、底面部にヒートシ
ンクの一主面が露出するとともに、外部端子の先端部が
前記一主面が向く方向へと突出している半導体装置と、
ピンを有する回路素子と、一方主面と他方主面とを有す
る板状の回路基板と、を備え、前記外部端子および前記
ピンが前記回路基板に固定されることによって、前記半
導体装置と前記回路素子は前記回路基板に搭載されてお
り、しかも、前記半導体装置と前記回路素子は、とも
に、前記回路基板の前記一方主面の側に設置されてお
り、前記回路基板には、前記ヒートシンクの前記一主面
に対向する部分に、選択的に開口部が形成されているこ
とを特徴とする。
【００２２】第８の発明の装置は、第７の発明の半導体
モジュールにおいて、平坦面を有し、前記開口部に挿入
可能な突起状の台座部が、前記平坦面内に選択的に形成
されており、しかも、前記台座部の頭部が平坦である、
熱良導性の放熱フィンを、さらに備え、この放熱フィン
は、前記回路基板の前記他方主面の側に設置されてお
り、しかも、前記台座部が前記開口部に挿入されること
によって、前記頭部が前記ヒートシンクの前記一方主面
に面接触していることを特徴とする。
【００２３】第９の発明の装置は、第８の発明の半導体
モジュールにおいて、前記平坦面は、前記回路基板の前
記他方主面に隣接して平行に対向することを特徴とす
る。
【００２４】第１０の発明の装置は、第９の発明の半導
体モジュールにおいて、前記平坦面の外周端縁と、前記
回路基板の外周端縁とは、互いに略重なっていることを
特徴とする。
【００２５】第１１の発明の装置は、第８ないし第１０
のいずれかの発明の半導体モジュールにおいて、前記放
熱フィンは、前記半導体装置に固定されていることを特
徴とする。
【００２６】第１２の発明の装置は、第１１の発明の半
導体モジュールにおいて、前記放熱フィンは、ネジで前
記半導体装置に締結されていることを特徴とする。
【００２７】
【発明の実施の形態】
＜１．実施の形態１＞はじめに実施の形態１の半導体装
置について説明する。
【００２８】＜1-1.装置の構成＞図２は、この実施の形
態の半導体装置の回路構成を示す回路図である。この装
置１０１は、負荷への電力の供給を担う主電流の流れを
変調制御するパワー半導体素子を有する電力回路１０
と、このパワー半導体素子の動作を制御する制御回路１
５とを備えている。
【００２９】電力回路１０は、パワー半導体素子として
のＩＧＢＴ素子１１に加えて、フリーホイールダイオー
ド１２とを備えている。ＩＧＢＴ素子１１は、コレクタ
電極Ｃからエミッタ電極Ｅへと流れる主電流を、ゲート
電極Ｇに入力されるゲート電圧信号に応答して導通およ
び遮断する（すなわちスイッチングする）。この主電流
は、コレクタ電極Ｃおよびエミッタ電極Ｅに接続された
外部端子５を通じて、外部の負荷へと供給される。ＩＧ
ＢＴ素子１１に逆並列に接続されるフリーホイールダイ
オード１２は、ＩＧＢＴ素子１１への過大な逆電圧の印
加を防止する役割を担っている。
【００３０】電力回路１０に複数の配線１４を通じて結
合した制御回路１５には、ＩＧＢＴ素子１１の制御にお
いて中心的役割を果たす集積回路素子としての制御用半
導体素子１６の他に、これに付随する抵抗素子１７、お
よび、容量素子１８などが備わっている。そして、これ
らの素子は駆動回路と保護回路とを構成している。駆動
回路は、複数の外部端子６の一つに入力された制御信号
に応答して、ゲート電極Ｇへゲート電圧信号を送出する
制御回路内の回路部分である。保護回路は、ＩＧＢＴ素
子１１の動作環境を監視し、異常発生時のＩＧＢＴ素子
１１の損傷を防止する回路部分である。
【００３１】図２に例示する保護回路は、一つには、コ
レクタ電極Ｃとエミッタ電極Ｅとの間の電圧、すなわち
コレクタ・エミッタ間電圧をモニタし、この電圧が所定
の基準値を超えて過大になったときに、外部からの制御
信号とは無関係に、ＩＧＢＴ素子１１を遮断すべくゲー
ト電極Ｇを駆動する。この保護回路は、さらに、ＩＧＢ
Ｔ素子１１を流れる主電流に比例してセンス電極Ｓを流
れる微弱な電流、すなわちセンス電流をモニタすること
によって、主電流が所定の基準値を超えて過大になった
ときに、外部からの制御信号とは無関係に、ＩＧＢＴ素
子１１を遮断すべくゲート電極Ｇを駆動する。
【００３２】また、図２の保護回路は、過電圧あるいは
過電流が発生したときに、異常の発生を報知する信号を
外部端子６を通じて外部へと送出する。このように、保
護回路は、例えば過電圧あるいは過電流などの異常に起
因する損傷から、ＩＧＢＴ素子１１を保護する役割を担
っている。
【００３３】図３および図４は、それぞれ装置１０１の
底面図および正面図である。また、図１は、図３に示す
Ａ−Ａ切断線に沿った装置１０１の断面図である。これ
らの図に示すように、装置１０１では、例えばアルミニ
ウムあるいは銅などの熱良導性の金属から実質的に成る
板状のヒートシンク５１の上主面に、例えばエポキシ樹
脂系の材料で構成される耐熱性の絶縁基板本体３１が固
着されている。
【００３４】さらに、この絶縁基板本体３１の上主面に
は、例えば銅から実質的に成り、しかも所定の形状にパ
ターニングされた電気良導性の導体箔３２が配設されて
いる。上述した配線１４は、この導体箔３２によって構
成されている。そして、これらの部材５１，３１、３２
によって、絶縁金属基板が構成される。
【００３５】導体箔３２の上の所定の部位には、ＩＧＢ
Ｔ素子１１がハンダによって固着されている。そして、
導体箔３２の他の部位とＩＧＢＴ素子１１との間が、例
えばアルミニウム製のボンディングワイヤ１３によって
電気的に接続されている。導体箔３２の上には、さら
に、制御用半導体素子１６、抵抗素子１７、容量素子１
８などのその他の素子が、それぞれ所定の部位に固着さ
れている。発熱をともなうパワー半導体素子としてのＩ
ＧＢＴ素子１１は、図１に例示するように、好ましくは
ベアチップ素子として構成される。
【００３６】ヒートシンク５１は、上面部が開口し底面
部も選択的に開口した枠状の電気絶縁性のケース２１に
取り付けられている。ヒートシンク５１は、ケース２１
の底面部に形成された開口部に嵌合し、しかも、この開
口部の上端に形成され開口部の内側へと向かう出張り部
によって、係止されている。そして、ヒートシンク５１
の下主面、すなわち絶縁基板本体３１が取り付けられる
側とは反対側の主面は、装置の外部へと露出している。
【００３７】すなわち、ケース２１とヒートシンク５１
とは、あたかも上面部が開口した箱の側面部と底面部と
を構成している。そして、ＩＧＢＴ素子１１などの各素
子は、この箱の内部、すなわちヒートシンク５１とケー
ス２１とで囲まれて成る収納室に、収納されている。
【００３８】ヒートシンク５１がはめ込まれる開口部
は、ケース２１の底面部に辺縁部２１ａを残して選択的
に形成されている。そして、ヒートシンク５１の外周に
隣接するこの辺縁部２１ａには、外部端子５，６が取り
付けられている。これらの外部端子５，６は、それらの
各々の一端が収納室内にあり他端が外部へと突出するよ
うに、辺縁部２１ａを貫通している。しかも、外部端子
５，６の他端は、ヒートシンク５１の露出面すなわち下
主面が向く方向へと突出している。
【００３９】収納室内にある外部端子５，６の一端は、
ボンディングワイヤ１３によって、導体箔３２の所定の
部位と、電気的に接続されている。そして、収納室に
は、ＩＧＢＴ素子１１などの各素子、およびボンディン
グワイヤ１３等の保護を目的として、電気絶縁性の封止
樹脂２２が充填されている。なお、ケース２１は、外部
端子５，６を封止するのに適した樹脂で構成されるのが
望ましい。
【００４０】装置１０１の通常の使用形態では、ヒート
シンク５１の露出面すなわち下主面との熱的接触を保つ
ように、外部の放熱フィン（図示を略する）が、装置１
０１へと接続される。そうすることによって、ＩＧＢＴ
素子１１で発生した損失熱が、ヒートシンク５１を通じ
て外部へと効率よく放散される。なお、放熱フィンの接
続をネジを用いて容易に行うことを可能とするために、
ケース２１には一対の貫通孔２３（図３）が設けられて
いる。
【００４１】＜1-2.装置の使用形態＞図５は、装置１０
１の使用形態を示す正面断面図である。この使用形態で
は、図示しない所定の配線パターンを有する回路基板６
１に、装置１０１とともに、各種の回路素子７１，７
２，７３が搭載されている。例えば、これらの回路素子
７１，７２，７３は、それぞれ集積回路素子、抵抗素
子、容量素子である。装置１０１は、各回路素子７１，
７２，７３とともに、回路基板６１の一方主面（上主
面）の側に設置されている。また、回路基板６１の他方
主面（下主面）の側には、アルミニウムなどから実質的
に成る熱良導性の放熱フィン４１が取り付けられてい
る。
【００４２】図６は、回路基板６１の平面図である。図
６に示すように、回路基板６１の主面には、スルーホー
ル６３，６４が随所に設けられている。装置１０１の外
部端子５，６、および各回路素子７１，７２，７３のピ
ンを、それぞれ、スルーホール６３、および６４に挿入
してハンダ付けすることによって、装置１０１および各
回路素子７１，７２，７３の回路基板６１への取付けが
行われる。
【００４３】回路基板６１の主面には、さらに、開口部
６２が形成されている。そして、装置１０１を取り付け
るためのスルーホール６３は、この開口部６２の周囲に
配列している。このため、装置１０１がスルーホール６
３へと固定されると、ヒートシンク５１が開口部６２を
通して、回路基板６１の他方主面（下主面）へと露出す
る。
【００４４】図７は、放熱フィン４１の全体斜視図であ
る。図７に示すように、放熱フィン４１は、平坦面４３
の一部に、突出した台座部４２を有している。そして、
台座部４２の頭部は、平坦面４３と同様に平坦となって
いる。また、台座部４２の頭部には、一対のネジ孔４４
が形成されている。
【００４５】図５に戻って、台座部４２が回路基板６１
の開口部６２を貫通することによって、装置１０１のヒ
ートシンク５１の露出面と、台座部４２の平坦な頭部と
の間の面接触が実現する。ネジを装置１０１に設けられ
た貫通孔２３を通してネジ孔４４へと螺合させることに
よって、放熱フィン４１が装置１０１へと容易に締結さ
れる。すなわち、この例では、放熱フィン４１は装置１
０１を介して、回路基板６１と固定的に連結している。
【００４６】なお、回路基板６１、および、その上に装
置１０１とその他の回路素子７１，７２，７３とを搭載
した応用装置は、所定の機能を有するものであり、半導
体モジュール１０２として製品化が可能である。半導体
モジュール１０２に、さらに、放熱フィン４１を取り付
けた応用装置も、さらに有用な半導体モジュール１０３
として製品化が可能である。
【００４７】＜1-3.装置およびモジュールの利点＞以上
に説明したように、装置１０１では、外部端子５，６が
ヒートシンク５１の露出面が向いている方向に突出して
いるので、装置１０１は、回路基板６１の放熱フィン４
１が設置される側とは反対側の主面である上主面に、他
の回路素子７１，７２，７３等とともに、取り付けるこ
とが可能である。このため、これらの装置１０１および
各種回路素子７１，７２，７３を取り付けるために必要
な、スルーホール６３，６４へのハンダの塗布、およ
び、装置１０１と各種回路素子７１，７２，７３のハン
ダ付けが、一括的に行い得る。
【００４８】すなわち、これらの装置１０１および回路
素子７１，７２，７３の回路基板６１への取付けが能率
よく行われ得る。このことは、さらに、装置１０１の応
用装置である半導体モジュール１０２，１０３の製造工
程が容易であると言い替えることも可能である。また、
放熱フィン４１は、回路基板６１を挟んで装置１０１、
各種の回路素子７１，７２，７３等とは反対側に設置さ
れるので、回路基板６１の面積を小さく保って、半導体
モジュール１０３を小型化することが可能である。
【００４９】さらに、装置１０１では、外部端子５，６
がケース２１へと固定されるために、従来の装置１５１
とは異なり、外部端子５，６を導体箔３２へハンダ付け
する工程が不要である。また、すでに述べたように、好
ましくは、ケース２１は封止に適した樹脂で構成され
る。この場合には、外部端子５，６は、樹脂を金型へ注
入してケース２１へと成型加工する際に、同時にこの樹
脂で封止されることによって、ケース２１へと容易に固
定される。
【００５０】この工程では、特に、外部端子５，６を導
体箔３２へとハンダ付けするという従来装置が必要とし
た工程に比べて、外部端子５，６を所定の位置に精度良
く固定することがはるかに容易である。また、外部端子
５，６とケース２１との間の良好な密着性も併せて得ら
れる。すなわち、装置１０１そのものの製造工程も、従
来の装置１５１に比べて簡略化を図ることができる。
【００５１】また、装置１０１では、外部端子５，６は
導体箔３２にハンダ付けされずに、ケース２１に固定さ
れるので、絶縁基板本体３１とヒートシンク５１との熱
膨張係数の相違に起因する熱変形によって外部端子５，
６と導体箔３２との接続部に応力が集中するという従来
装置に見られた不具合が解消される。特に、外部端子
５，６は、ケース２１の底面部の一部を成す辺縁部２１
ａを貫通するように取り付けられているので、図１に例
示したように、外部端子５，６は略直線形状とすること
ができる。すなわち、外部端子５，６の形状を単純化す
ることができるという利点も得られる。
【００５２】さらに、外部端子５，６と導体箔３２との
電気的接続が、ハンダ付けによらずに、ボンディングワ
イヤ１３を介して行われるので、外部端子５，６と導体
箔３２とを電気的に接続する工程が簡略となる。特に、
図１に例示するように、外部端子５，６は、それらとボ
ンディングワイヤ１３との接続部が、導体箔３２の表面
と略同一平面上に位置するように、ケース２１に取り付
けられるのが望ましい。
【００５３】このとき、ボンディングワイヤ１３による
外部端子５，６と導体箔３２との間のボンディングが、
さらに容易に行い得る。また、ＩＧＢＴ素子１１等の素
子と導体箔３２との間を、ボンディングワイヤ１３でボ
ンディングする工程の中で、外部端子５，６と導体箔３
２との間のボンディングも同時に遂行可能となる。すな
わち、装置１０１の製造工程が、一層簡略化される。
【００５４】また、図５に例示した半導体モジュール１
０３では、平坦面４３が回路基板６１の他方主面に隣接
し、しかも、平行に対向しているので、放熱効率を一定
とした条件下で、半導体モジュール１０３の高さすなわ
ち回路基板６１の主面に垂直な方向の大きさを、最も小
さくすることができるという利点がある。
【００５５】半導体モジュール１０３では、さらに、回
路基板６１の外周端縁から放熱フィン４１がはみ出さな
い範囲で、平坦面４３が最も広く設定されている。すな
わち、平坦面４３の外周端縁と回路基板６１の外周端縁
とが、互いに略重なり合っている。このため、半導体モ
ジュール１０３の広さすなわち回路基板６１の主面に沿
った方向の大きさを一定とした条件下で、放熱効率を最
も高くすることができる。
【００５６】また、図６に例示するように、開口部６２
は、回路基板６１の主面の中央部近傍に形成するのが望
ましい。そうすることによって、回路基板６１と同一面
積の放熱フィン４１を用いて、最大の放熱効率を引き出
すことが可能となる。
【００５７】＜２．実施の形態２＞図８は、実施の形態
２の半導体モジュールの構成を示す正面断面図である。
半導体モジュール１０５、およびこれに放熱フィン４１
を取り付けて成る半導体モジュール１０６は、実施の形
態１において、装置１０１が樹脂モールド型の半導体装
置１０４に置き換えられた構造を成している。
【００５８】図９は、装置１０４の正面断面図である。
図９に示すように、装置１０４では、銅などの電気良導
性の金属から実質的に成る板状のリードフレーム３の上
の複数の部位に、制御回路１５および電力回路１０に含
まれる各種の素子がハンダ付けされている。図９には、
これらの素子の中のＩＧＢＴ素子１１および制御用半導
体素子１６が代表として描かれている。また、これらの
素子は、図９に例示するように、好ましくはベアチップ
素子として構成される。
【００５９】そして、ＩＧＢＴ素子１１とリードフレー
ム３の他の部位との間が、例えばアルミニウム製のボン
ディングワイヤ１３によって電気的に接続されている。
同様に、制御用半導体素子１６とリードフレーム３のさ
らに別の部位との間が、例えば金製のボンディングワイ
ヤ１９によって電気的に接続されている。リードフレー
ム３は所定のパターン形状を有しており、そのことによ
って、配線１４を含む制御回路１５および電力回路１０
の配線パターン４を構成するとともに、外部端子６およ
び外部端子５をも構成している。
【００６０】各種の素子が搭載されるリードフレーム３
の上主面（素子載置面）とは反対側の下主面に対向する
ように、例えばアルミニウムあるいは銅などの熱良導性
の金属から実質的に成る板状のヒートシンク５２が設け
られている。そして、電気絶縁性でしかも熱良導性の封
止樹脂２によって、リードフレーム３の配線パターン４
の部分、配線パターン４の上に搭載される各種素子、お
よび、ヒートシンク５２が封止されている。
【００６１】リードフレーム３とヒートシンク５２の間
には、わずかに間隙が設けられており、この間隙には封
止樹脂２が充填されている。この間隙に充填された封止
樹脂２は、リードフレーム３とヒートシンク５２との間
を電気的に絶縁するとともに、ＩＧＢＴ素子１１で発生
する損失熱を、リードフレーム３からヒートシンク５２
へと良好に伝える役割を果たしている。封止樹脂２は、
さらに、リードフレーム３とヒートシンク５２とを固定
的に結合するとともに、配線パターン４およびその上の
各種素子を、外部の湿気その他から保護する機能をも果
たしている。
【００６２】図１０は、装置１０４の底面図である。上
述した図９は、この図４におけるＣ−Ｃ切断線に沿った
断面図に相当する。図１０に示すように、封止樹脂２の
側壁から外部端子５および外部端子６が外部へ突出する
とともに、底面にはヒートシンク５２の下主面、すなわ
ちリードフレーム３へ対向する上主面とは反対側の主面
が、露出している。
【００６３】図１１は、装置１０４の正面図である。こ
の図１１および上述した図９に示すように、外部端子
５，６は、ともに、ヒートシンク５２の下主面すなわち
露出面が向く方向に、それらの先端部が突出するように
折り曲げられている。すなわち、装置１０４において
も、装置１０１と同様に、外部端子５，６の先端部は、
ヒートシンク５２の露出面が向く方向に突出している。
【００６４】このため、図８に戻って、装置１０４は、
回路基板６１の放熱フィン４１が設置される側とは反対
側の主面である上主面に、他の回路素子７１，７２，７
３等とともに、取り付けることが可能である。このた
め、実施の形態１と同様に、これらの装置および回路素
子を取り付けるために必要な、スルーホール６３，６４
（図６）へのハンダの塗布、および、装置と回路素子の
ハンダ付けが、一括的に行い得る。
【００６５】また、放熱フィン４１は、回路基板６１を
挟んで装置１０４、各種の回路素子７１，７２，７３等
とは反対側に設置される。そして、開口部６２を通じて
台座部４２の平坦な頭部とヒートシンク５２の露出面と
が面接触することによって、ヒートシンク５２と放熱フ
ィン４１との間の熱的接触が保たれる。このため、回路
基板６１の広さを小さく保って、半導体モジュール１０
６を小型化することが可能である。
【００６６】＜３．変形例＞以上の各実施の形態では、
制御回路１５が駆動回路と保護回路とを構成する好まし
い例を取り上げたが、一般には、制御回路１５に備わる
制御用半導体素子１６などの各素子が、駆動回路のみを
構成するものであってもよい。この場合には、図２の回
路図において、ＩＧＢＴ素子１１にはセンス電極Ｓが不
要となる。また、複数の配線１４の中で、コレクタ電極
Ｃおよびセンス電極Ｓと制御回路１５とを結合する配線
は不要となる。さらに、外部端子６の中で、一部は不要
となる。
【００６７】さらに一般に、電力回路１０のみが備わ
り、制御回路１５が存在しない半導体装置についても実
施が可能である。また、さらに、回路素子としてＩＧＢ
Ｔ素子１１などのパワー半導体素子のみが備わる半導体
装置にも実施可能である。
【００６８】
【発明の効果】第１の発明の半導体装置では、外部端子
の他端がヒートシンクの他方主面すなわち露出面が向く
方向へと突出しているので、半導体装置を他の回路素子
とともに回路基板に搭載して応用装置を組み立てる際
に、半導体装置と他の回路素子とを、ともに、回路基板
の共通の主面、すなわち放熱フィンが取り付けられる側
とは反対側の主面の上に設置することができる。
【００６９】このため、回路基板の共通の主面に一括し
てハンダを塗布し、半導体装置と他の回路素子とを一括
的にハンダ付けすることが可能である。すなわち、応用
装置の組立てが容易である。また、半導体装置よりも背
の高い回路素子を回路基板に搭載するために回路基板を
放熱フィンよりも広く設定する必要がないので、応用装
置を小型に組み立てることが可能である。
【００７０】第２の発明の半導体装置では、外部端子が
ケースに固定されているので、外部端子を導体箔へとハ
ンダ付けする必要がない。また、絶縁基板本体とヒート
シンクとの熱膨張係数の相違に起因する熱変形によって
外部端子と導体箔との接続部に応力が集中するという従
来装置に見られた不具合も解消される。さらに、外部端
子が、ケースの底面部の一部を成す辺縁部を貫通するこ
とによってケースに固定されているので、外部端子を略
直線状の単純な形状とすることが可能である。
【００７１】第３の発明の半導体装置では、外部端子と
導体箔が、ボンディングワイヤを介して電気的に接続さ
れるので、半導体装置を製造する際に、外部端子と導体
箔とを電気的に接続する工程が簡略となる。
【００７２】第４の発明の半導体装置では、外部端子の
一端のボンディングワイヤへの接続部位が導体箔の表面
と略同一平面上に位置するように、外部端子がケースに
取り付けられているので、ボンディングワイヤの接続が
容易に行い得る。すなわち、半導体装置の製造工程が一
層簡略となる。
【００７３】第５の発明の半導体装置では、ケースを構
成する樹脂によって、外部端子が封止されている。この
ため、外部端子のケースへの固定が、外部端子を樹脂で
封止するという簡単な工程で実現する。しかも、外部端
子の取り付け位置の精度を容易に高めることができる。
【００７４】第６の発明の半導体装置では、パワー半導
体素子を制御する制御用半導体素子が備わるので、この
制御用半導体素子あるいはこれに相当する回路を、外部
に接続する必要がない。すなわち、半導体装置の有用性
が高められる。
【００７５】第７の発明の半導体モジュールでは、外部
端子の先端部がヒートシンクの露出面が向く方向へと突
出した半導体装置が、回路素子とともに回路基板の一方
主面の側に設置されている。このため、回路基板の一方
主面に一括してハンダを塗布し、半導体装置と回路素子
とを一括的にハンダ付けすることが可能である。すなわ
ち、半導体モジュールの組立てが容易である。
【００７６】また、回路基板に形成された開口部を通じ
て、外部の放熱フィンとヒートシンクとの熱的接触を行
うことができるので、回路基板の他方主面側に放熱フィ
ンを設置することができる。このため、半導体装置より
も背の高い回路素子を回路基板に搭載する目的で回路基
板を放熱フィンよりも広く設定する必要がないので、半
導体モジュールを小型化することができる。
【００７７】第８の発明の半導体モジュールでは、放熱
フィンを備えているので、外部の放熱フィンを別途取り
付ける必要がない。すなわち、半導体モジュールの有用
性が高い。しかも、この放熱フィンは、開口部に挿入さ
れた台座部がヒートシンクと接触することでヒートシン
クとの熱的接触を保ちつつ、回路基板の他方主面の側に
設置されているので、半導体モジュールを小型化するこ
とができる。
【００７８】第９の発明の半導体モジュールでは、放熱
フィンの平坦面が、回路基板の他方主面に隣接し、しか
もこの他方主面に平行に対向するので、放熱効率を一定
とした条件下で、半導体モジュールの高さすなわち回路
基板に垂直な方向の大きさを最も小さくすることができ
る。すなわち、半導体モジュールの薄型化が可能であ
る。
【００７９】第１０の発明の半導体モジュールでは、放
熱フィンの平坦面の外周端縁と回路基板の外周端縁と
が、互いに略重なっているので、半導体モジュールの広
さすなわち回路基板の主面に沿った方向の大きさを一定
とした条件下で、放熱効率を最も高くすることができ
る。
【００８０】第１１の発明の半導体モジュールでは、放
熱フィンが半導体装置に固定されているので、放熱フィ
ンとヒートシンクとの間の熱的接触を、常に良好に維持
することができる。
【００８１】第１２の発明の半導体モジュールでは、放
熱フィンが半導体装置にネジで締結されているので、放
熱フィンの半導体装置への取り付けが容易である。
【図面の簡単な説明】
【図１】 実施の形態１の半導体装置の正面断面図であ
る。
【図２】 実施の形態１の半導体装置の回路図である。
【図３】 実施の形態１の半導体装置の底面図である。
【図４】 実施の形態１の半導体装置の正面図である。
【図５】 実施の形態１の半導体モジュールの正面断面
図である。
【図６】 実施の形態１の回路基板の平面図である。
【図７】 実施の形態１の放熱フィンの斜視図である。
【図８】 実施の形態２の半導体モジュールの正面断面
図である。
【図９】 実施の形態２の半導体装置の正面断面図であ
る。
【図１０】 実施の形態２の半導体装置の底面図であ
る。
【図１１】 実施の形態２の半導体装置の正面図であ
る。
【図１２】 従来の半導体装置の正面断面図である。
【図１３】 従来のもう一つの半導体装置の正面断面図
である。
【図１４】 従来の半導体装置の使用形態を示す正面断
面図である。
【図１５】 従来の半導体装置のもう一つの使用形態を
示す正面断面図である。
【符号の説明】
５，６ 外部端子、１１ ＩＧＢＴ素子（パワー半導体
素子）、１３ ボンディングワイヤ、１６ 制御用半導
体素子、２１ ケース、２１ａ 辺縁部、３１絶縁基板
本体、３２ 導体箔、４１ 放熱フィン、４２ 台座
部、４３ 平坦面、５１、５２ ヒートシンク、６１
回路基板、６２ 開口部、７１，７２，７３ 回路素
子、１０１，１０４ 半導体装置、１０２，１０３，１
０５，１０６ 半導体モジュール。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩上 徹 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 高木 義夫 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 川藤 寿 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 一方主面と他方主面とを有する板状の熱
    良導性のヒートシンクと、 前記一方主面の上に固定された板状の絶縁基板本体と、 この絶縁基板本体の前記ヒートシンクとは反対側の主面
    の上に配設され、パターニングされた電気良導性の導体
    箔と、 この導体箔の上に固定されたパワー半導体素子と、 底面部に開口部を有し、前記他方主面が外部へ露出する
    ように前記ヒートシンクが前記開口部へはめ込まれた電
    気絶縁性のケースと、 前記導体箔に一端が電気的に接続され他端が外部へと突
    出する電気良導性の外部端子と、を備える半導体装置に
    おいて、 前記外部端子の前記他端は、前記ヒートシンクの前記他
    方主面が向く方向へと突出していることを特徴とする半
    導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置において、 前記開口部は、前記ケースの底面部に辺縁部を残して選
    択的に形成されており、 前記外部端子は、前記一端が前記ケースの内側に位置
    し、前記他端が前記ケースの外側に位置するように、前
    記辺縁部を貫通することによって、前記ケースに固定さ
    れていることを特徴とする半導体装置。
  3. 【請求項３】 請求項２に記載の半導体装置において、 前記外部端子の前記一端は、電気良導性のボンディング
    ワイヤを介して、前記導体箔と電気的に接続されている
    ことを特徴とする半導体装置。
  4. 【請求項４】 請求項３に記載の半導体装置において、 前記外部端子は、前記一端の前記ボンディングワイヤへ
    の接続部位と前記導体箔の表面とが略同一平面上に位置
    するように、前記ケースに固定されていることを特徴と
    する半導体装置。
  5. 【請求項５】 請求項２ないし請求項４のいずれかに記
    載の半導体装置において、 前記ケースは封止に適した樹脂で構成されており、しか
    も、この樹脂によって前記外部端子が封止されているこ
    とを特徴とする半導体装置。
  6. 【請求項６】 請求項１ないし請求項５のいずれかに記
    載の半導体装置において、 前記導体箔の上に固定され、前記パワー半導体素子を制
    御する制御用半導体素子を、さらに備えることを特徴と
    する半導体装置。
  7. 【請求項７】 半導体モジュールにおいて、 パワー半導体素子を内蔵し、底面部にヒートシンクの一
    主面が露出するとともに、外部端子の先端部が前記一主
    面が向く方向へと突出している半導体装置と、 ピンを有する回路素子と、 一方主面と他方主面とを有する板状の回路基板と、を備
    え、 前記外部端子および前記ピンが前記回路基板に固定され
    ることによって、前記半導体装置と前記回路素子は前記
    回路基板に搭載されており、しかも、前記半導体装置と
    前記回路素子は、ともに、前記回路基板の前記一方主面
    の側に設置されており、 前記回路基板には、前記ヒートシンクの前記一主面に対
    向する部分に、選択的に開口部が形成されていることを
    特徴とする半導体モジュール。
  8. 【請求項８】 請求項７に記載の半導体モジュールにお
    いて、 平坦面を有し、前記開口部に挿入可能な突起状の台座部
    が、前記平坦面内に選択的に形成されており、しかも、
    前記台座部の頭部が平坦である、熱良導性の放熱フィン
    を、さらに備え、 この放熱フィンは、前記回路基板の前記他方主面の側に
    設置されており、しかも、前記台座部が前記開口部に挿
    入されることによって、前記頭部が前記ヒートシンクの
    前記一方主面に面接触していることを特徴とする半導体
    モジュール。
  9. 【請求項９】 請求項８に記載の半導体モジュールにお
    いて、 前記平坦面は、前記回路基板の前記他方主面に隣接して
    平行に対向することを特徴とする半導体モジュール。
  10. 【請求項１０】 請求項９に記載の半導体モジュールに
    おいて、 前記平坦面の外周端縁と、前記回路基板の外周端縁と
    は、互いに略重なっていることを特徴とする半導体モジ
    ュール。
  11. 【請求項１１】 請求項８ないし請求項１０のいずれか
    に記載の半導体モジュールにおいて、 前記放熱フィンは、前記半導体装置に固定されているこ
    とを特徴とする半導体モジュール。
  12. 【請求項１２】 請求項１１に記載の半導体モジュール
    において、 前記放熱フィンは、ネジで前記半導体装置に締結されて
    いることを特徴とする半導体モジュール。
JP31255995A 1995-11-30 1995-11-30 半導体モジュール Expired - Fee Related JP3540471B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP31255995A JP3540471B2 (ja) 1995-11-30 1995-11-30 半導体モジュール
US08/680,614 US5747876A (en) 1995-11-30 1996-07-16 Semiconductor device and semiconductor module
EP96112356A EP0777275A3 (en) 1995-11-30 1996-07-31 Semiconductor module with heat sink

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31255995A JP3540471B2 (ja) 1995-11-30 1995-11-30 半導体モジュール

Publications (2)

Publication Number Publication Date
JPH09153590A true JPH09153590A (ja) 1997-06-10
JP3540471B2 JP3540471B2 (ja) 2004-07-07

Family

ID=18030676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31255995A Expired - Fee Related JP3540471B2 (ja) 1995-11-30 1995-11-30 半導体モジュール

Country Status (3)

Country Link
US (1) US5747876A (ja)
EP (1) EP0777275A3 (ja)
JP (1) JP3540471B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7035106B2 (en) 2002-11-14 2006-04-25 Samsung Electronics Co., Ltd. Heat dissipation system for semiconductor device
JP2008124522A (ja) * 2008-02-21 2008-05-29 Fuji Electric Fa Components & Systems Co Ltd 樹脂封止型半導体装置の設置方法
JP2008533722A (ja) * 2005-03-10 2008-08-21 インターナショナル レクティファイアー コーポレイション パワー半導体パッケージ
JP2009071102A (ja) * 2007-09-14 2009-04-02 Omron Corp パワーモジュール構造
JP2010245174A (ja) * 2009-04-02 2010-10-28 Denso Corp 電子制御ユニット及びその製造方法
JP2012028561A (ja) * 2010-07-23 2012-02-09 Mitsubishi Electric Corp 半導体装置
JP2012248774A (ja) * 2011-05-31 2012-12-13 Denso Corp 半導体装置およびその製造方法
US8399976B2 (en) 2008-02-27 2013-03-19 Mitsubishi Electric Corporation Resin sealed semiconductor device and manufacturing method therefor
WO2021059549A1 (ja) * 2019-09-25 2021-04-01 株式会社ミツバ ドライバ

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6257327B1 (en) * 1997-08-15 2001-07-10 Intel Corporation Heat sink including pedestal
US6147869A (en) * 1997-11-24 2000-11-14 International Rectifier Corp. Adaptable planar module
US6396721B1 (en) * 2000-02-03 2002-05-28 Kabushiki Kaisha Toshiba Power converter control device and power converter thereof
US7046518B2 (en) * 2001-04-02 2006-05-16 International Rectifier Corporation Power module
US20020189853A1 (en) * 2001-06-15 2002-12-19 Phoenix Precision Technology Corp. BGA substrate with direct heat dissipating structure
US7273987B2 (en) * 2002-03-21 2007-09-25 General Electric Company Flexible interconnect structures for electrical devices and light sources incorporating the same
DE10213648B4 (de) * 2002-03-27 2011-12-15 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
KR100555546B1 (ko) * 2004-01-08 2006-03-03 삼성전자주식회사 집적회로소자 냉각장치 및 이를 구비하는 디스크 드라이브
JP2006339223A (ja) * 2005-05-31 2006-12-14 Toshiba Tec Corp Ｃｐｕの放熱構造
DE102005049872B4 (de) * 2005-10-18 2010-09-23 Continental Automotive Gmbh IC-Bauelement mit Kühlanordnung
TWI294674B (en) * 2005-12-06 2008-03-11 Subtron Technology Co Ltd High thermal conducting circuit substrate and manufacturing process thereof
DE102007031562B4 (de) 2007-07-06 2024-01-18 Robert Bosch Gmbh Gehäuse mit einem elektrischen Modul
DE102008001414A1 (de) * 2008-04-28 2009-10-29 Robert Bosch Gmbh Substrat-Schaltungsmodul mit Bauteilen in mehreren Kontaktierungsebenen
TWI435666B (zh) * 2010-07-20 2014-04-21 Lg Innotek Co Ltd 輻散熱電路板及其製造方法
DE202011005085U1 (de) * 2011-04-09 2014-06-06 Kiekert Ag Kraftfahrzeugtürschlossgehäuse
DE102012215656B4 (de) * 2012-09-04 2015-05-21 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Leistungshalbleitermoduls
US9543226B1 (en) * 2015-10-07 2017-01-10 Coriant Advanced Technology, LLC Heat sink for a semiconductor chip device
JP6667105B2 (ja) * 2016-04-15 2020-03-18 株式会社オートネットワーク技術研究所 回路基板、回路構成体、及び回路基板の製造方法
US10504813B2 (en) * 2016-09-30 2019-12-10 Astec International Limited Heat sink assemblies for surface mounted devices
US11089671B2 (en) * 2019-11-26 2021-08-10 Eridan Communications, Inc. Integrated circuit / printed circuit board assembly and method of manufacture
DE212021000180U1 (de) * 2020-03-10 2021-12-15 Rohm Co., Ltd. Elektronikbauteil

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5994447A (ja) * 1982-11-19 1984-05-31 Nec Corp ガラスシ−ル型半導体装置
US4698662A (en) * 1985-02-05 1987-10-06 Gould Inc. Multichip thin film module
JPH0682945B2 (ja) * 1987-02-25 1994-10-19 三菱電機株式会社 半導体装置
JPH0671061B2 (ja) * 1989-05-22 1994-09-07 株式会社東芝 樹脂封止型半導体装置
US5198887A (en) * 1991-03-06 1993-03-30 Motorola, Inc. Semiconductor chip carrier
JPH0793907B2 (ja) * 1991-07-08 1995-10-11 タイガー魔法瓶株式会社 循環浄化型の電気貯湯容器
US5367193A (en) * 1993-06-17 1994-11-22 Sun Microsystems, Inc. Low cost, thermally efficient, and surface mountable semiconductor package for a high applied power VLSI die
JP2973792B2 (ja) * 1993-09-21 1999-11-08 富士電機株式会社 樹脂封止形半導体装置
US5457605A (en) * 1993-11-23 1995-10-10 Motorola, Inc. Electronic device having coplanar heatsink and electrical contacts
JP3325697B2 (ja) * 1994-01-20 2002-09-17 三菱電機株式会社 パワーデバイスの制御装置およびモータの駆動制御装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7035106B2 (en) 2002-11-14 2006-04-25 Samsung Electronics Co., Ltd. Heat dissipation system for semiconductor device
JP2008533722A (ja) * 2005-03-10 2008-08-21 インターナショナル レクティファイアー コーポレイション パワー半導体パッケージ
JP2009071102A (ja) * 2007-09-14 2009-04-02 Omron Corp パワーモジュール構造
JP2008124522A (ja) * 2008-02-21 2008-05-29 Fuji Electric Fa Components & Systems Co Ltd 樹脂封止型半導体装置の設置方法
JP4683059B2 (ja) * 2008-02-21 2011-05-11 富士電機システムズ株式会社 樹脂封止型半導体装置の設置方法
US8399976B2 (en) 2008-02-27 2013-03-19 Mitsubishi Electric Corporation Resin sealed semiconductor device and manufacturing method therefor
US8785252B2 (en) 2008-02-27 2014-07-22 Mitsubishi Electric Corporation Resin sealed semiconductor device and manufacturing method therefor
JP2010245174A (ja) * 2009-04-02 2010-10-28 Denso Corp 電子制御ユニット及びその製造方法
JP2012028561A (ja) * 2010-07-23 2012-02-09 Mitsubishi Electric Corp 半導体装置
JP2012248774A (ja) * 2011-05-31 2012-12-13 Denso Corp 半導体装置およびその製造方法
WO2021059549A1 (ja) * 2019-09-25 2021-04-01 株式会社ミツバ ドライバ
US11452228B2 (en) 2019-09-25 2022-09-20 Mitsuba Corporation Driver

Also Published As

Publication number Publication date
US5747876A (en) 1998-05-05
JP3540471B2 (ja) 2004-07-07
EP0777275A2 (en) 1997-06-04
EP0777275A3 (en) 1998-09-02

Similar Documents

Publication Publication Date Title
JP3540471B2 (ja) 半導体モジュール
JP3516789B2 (ja) 半導体パワーモジュール
JPH09199645A (ja) 半導体装置および半導体モジュール
KR100307465B1 (ko) 파워모듈
JP4583122B2 (ja) 半導体装置及びその製造方法
US5942797A (en) Power semiconductor module
US7884455B2 (en) Semiconductor device
US9373563B2 (en) Semiconductor assembly having a housing
EP2690658B1 (en) Power semiconductor module and power unit device
JP3406753B2 (ja) 半導体装置および半導体モジュール
JP3345241B2 (ja) 半導体装置
JP2000174180A (ja) 半導体装置
JP2002198477A (ja) 半導体装置
KR100598652B1 (ko) 반도체장치
US6441480B1 (en) Microelectronic circuit package
JP2002238260A (ja) 半導体装置
JP2004048084A (ja) 半導体パワーモジュール
JP2003133514A (ja) パワーモジュール
JPH11220074A (ja) 半導体装置
JP2570636B2 (ja) パワーモールドダイオード
JPS6329413B2 (ja)
JPH1050897A (ja) 半導体装置
WO2023243207A1 (ja) 半導体モジュールおよび電力変換装置
JPH06151699A (ja) 半導体装置
JP2003243611A (ja) 半導体モジュール及び半導体装置

Legal Events

Date Code Title Description
A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040325

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees