JP2008522436A - ワイドバンドギャップ半導体における常時オフ集積ｊｆｅｔ電源スイッチおよび作成方法 - Google Patents

ワイドバンドギャップ半導体における常時オフ集積ｊｆｅｔ電源スイッチおよび作成方法 Download PDF

Info

Publication number
JP2008522436A
JP2008522436A JP2007544421A JP2007544421A JP2008522436A JP 2008522436 A JP2008522436 A JP 2008522436A JP 2007544421 A JP2007544421 A JP 2007544421A JP 2007544421 A JP2007544421 A JP 2007544421A JP 2008522436 A JP2008522436 A JP 2008522436A
Authority
JP
Japan
Prior art keywords
region
layer
channel
drain
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007544421A
Other languages
English (en)
Other versions
JP5349799B2 (ja
JP2008522436A5 (ja
Inventor
イゴール サンキン，
ジョセフ エヌ． メレット，
Original Assignee
セミサウス ラボラトリーズ， インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セミサウス ラボラトリーズ， インコーポレーテッド filed Critical セミサウス ラボラトリーズ， インコーポレーテッド
Publication of JP2008522436A publication Critical patent/JP2008522436A/ja
Publication of JP2008522436A5 publication Critical patent/JP2008522436A5/ja
Application granted granted Critical
Publication of JP5349799B2 publication Critical patent/JP5349799B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8086—Thin film JFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

常時オフＶＪＦＥＴ集積電源スイッチを含むワイドバンドギャップ半導体デバイスが、記述される。電源スイッチは、モノリシックまたはハイブリッドに実装され得、シングルまたはマルチチップのワイドバンドギャップ電源半導体モジュールにビルトインされた制御回路と一体化され得る。該デバイスは、高電力で温度に対する許容性があり、耐放熱性のエレクトロニクスコンポーネントにおいて用いられ得る。該デバイスを作成する方法もまた、記述される。

Description

この出願は、２００４年７月８日出願の米国特許出願第６０／５８５，８８１号、および「Ｌａｔｅｒａｌ Ｔｒｅｎｃｈ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒｓ ｉｎ Ｗｉｄｅ Ｂａｎｄｇａｐ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｔｅｒｉａｌｓ， Ｍｅｔｈｏｄｓ ｏｆ Ｍａｋｉｎｇ， Ａｎｄ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ Ｉｎｃｏｒｐｏｒａｔｉｎｇ ｔｈｅ Ｔｒａｎｓｉｓｔｏｒｓ」という名称の、２００４年１２月１日出願の米国特許出願第１０／９９９，９５４号に関する。上述の各出願は、その全体が本明細書中に参考として援用される。
本発明は、概括的に電界効果型トランジスタ（ＦＥＴ）に関し、特にワイドバンドギャップ半導体材料で形成されたそのようなトランジスタに関する。さらに、本発明は、低電圧制御回路網を備えているモノリシックおよびハイブリッドな集積回路、および上記トランジスタを用いて組み立てられた電源スイッチに関する。
炭化珪素（ＳｉＣ）またはＩＩＩ属窒素化合物半導体（例えば、ガリウム窒素またはＧａＮ）のようなワイドバンドギャップ半導体材料（ＥＧ＞２ｅＶという条件）は、高電力、耐高温および／または耐放射線性の電子工学における使用にとって非常に魅力的である。シングルまたはマルチチップのワイドバンドギャップパワー半導体モジュール内へのパワートランジスタおよび制御回路網のモノリシックまたはハイブリッドな集積化は、システムの効率性および信頼性を向上させるためにそのようなアプリケーションに対して大変望ましい。
ＳｉＣスマートパワー技術は、近年における議論の話題となっているが、限られた科学的調査しか行われていない。電源スイッチおよび制御回路網の両方の操作に関して提案される解決法に対しては、懐疑的な意見が出されている。
材料の特性および処理技術の基本的な違いのせいで、相補型金属酸化物半導体（ＣＭＯＳ）または直接結合ＦＥＴロジック（ＤＣＦＬ）のような従来のＳｉまたはＧａＡｓ回路（ＩＣ）技術は、多くの場合においてワイドバンドギャップ半導体に簡単には移転され得ない。ＳｉＣ ＮＭＯＳおよびＣＭＯＳのデジタルおよびアナログＩＣ製作に対するいくつかの試みが、過去１０年間に報告されてきた（例えば、非特許文献１［１］、非特許文献２［２］）。ＳｉＣを用いたモノリシックＣＭＯＳ集積デバイスおよび該デバイスの製作方法は、特許文献１［３］に開示される。さらに、ＳｉＣラテラルＤＭＯＳ電界効果型トランジスタ（ＬＤＭＯＳＦＥＴ）に対する最近の開発（例えば、特許文献２［４］、非特許文献３［５］）は、理論的には、スマートパワーエレクトロニクスにおける使用に対し、ＭＯＳＦＥＴベースの制御回路網および電源スイッチのモノリシック集積化を考慮している。しかし、様々な問題が、高温および／または大きな熱を寛容することが要求されるアプリケーションにおけるＭＯＳＦＥＴベースのＳｉＣ集積回路の使用を制限する。そのような最初の問題は、オン状態絶縁体の信頼性であって、ＳｉＯ２に対するＳｉＣの伝導帯オフセットが、珪素の伝導帯オフセットと比較してはるかに小さいという結果による。この問題はさらに、高温および極度の放熱環境においてより重大になる。他の問題は、ＳｉＣ／ＳｉＯ２界面における高界面状態密度による低インバージョンチャネルモビリティ、および界面状態のイオン化による温度を伴った顕著な閾値電圧のシフトを含む。
ＳｉＣスマートパワーエレクトロニクスで使用する別のトランジスタ候補であるＳｉＣバイポーラジャンクショントランジスタ（ＢＪＴ）もまた、低電流ゲインおよび高制御ロスを招く、エミッタとベースとの間の表面上の高再結合速度などの界面関連の問題から障害を受ける。
ＳｉＣスマートパワーエレクトロニクスで使用する別のトランジスタ候補は、金属半導体電界効果型トランジスタ（ＭＥＳＦＥＴ）である。ＳｉＣ ＭＥＳＦＥＴモノリシックマイクロ波集積回路（ＭＭＩＣ）は、最近１０年間に目覚しい発達を遂げたにもかかわらず（例えば、非特許文献４［６］）、ＳｉＣ ＭＥＳＦＥＴロジックおよびアナログ回路を組み立てるための公表された試みは殆んどない（例えば、非特許文献５［７］）。
ＭＯＳＦＥＴおよびＭＥＳＦＥＴによる取り組みの代替案は、（特許文献３［８］に開示されるｎ型およびｐ型チャネルの）相補型またはエンハンスト・デプレーション型（ｎ型チャネル）のいずれかで実装されるラテラルＪＦＥＴベースの集積回路の使用である。ＳｉＣ ＪＦＥＴは、放熱に対して耐性があることが分かっており、温度に伴う閾値電圧シフトは極めて僅かであることを表している。高温常時オンパワーバーチカルジャンクション電界効果型トランジスタ（ＶＪＦＥＴ）の開発に関する有望な結果が、近年公表された（例えば、非特許文献［９］）。しかし、該トランジスタの優れた電流電導率および電圧ブロッキング能力にもかかわらず、これらのトランジスタの主要な欠点は、該トランジスタは「常時オン」デバイスであるということである。システムレベルにおいて、これはよく、追加の（負の）供給電圧および短絡回路保護を要求する。
常時オフＳｉＣ高電圧ＶＪＦＥＴスイッチを作る数度の試みが、近年報告された。通常、これらのデバイスは、ラテラルおよびバーチカルの両方のチャネル領域を含む（例えば、特許文献４［１０］、特許文献５［１１」、特許文献６［１２］）。しかし、これらのデバイスは、デバイスブロッキング能力と固有オン抵抗との間で大きな矛盾を示す。例えば、７５μｍで７ｘ１０１４ｃｍ−３のｎ型ドリフト領域を有するＶＪＦＥＴは、ゼロのゲート−ソース間電圧で５．５ｋＶを超えるブロックが可能であった（非特許文献７［１３］）。同時に、このデバイスは、２００ｍΩ＊ｃｍ３より多い固有オン抵抗（Ｒｓｐ−ｏｎ）を表した。この厚さおよびドーピングから概算されるこのドリフト層の本来の抵抗は、６０ｍΩ＊ｃｍ３を僅かに超えるものであり、オン抵抗の残りは、チャネル領域の寄与によるものである。
ＳｉＣ電力ＶＪＦＥＴの固有オン抵抗を減らすために、これらのデバイスは、高ポジティブゲート−ソース間電圧を印加することによってバイポーラ型で駆動され得る。例えば、上述され、非特許文献７［１３］に開示されるデバイスは、５Ｖのゲート−ソース間バイアスが印加されたときには、６６．７ｍΩ＊ｃｍ３のＲｓｐ−ｏｎを表した（非特許文献８［１４］）。しかし、この取り組みは、高ゲート電流による重大な電力損失を導き得る。
別の取り組みは、常時オンデバイスが常時オフ型で動作され得るように、常時オンデバイスを制御するための特別な回路および方法を用いることである。高電圧ＪＦＥＴを伴う低電圧制御ＪＦＥＴのカスコード接続は、制御ＪＦＥＴのドレインが高電圧デバイスのソースに接続され、高電圧ＪＦＥＴのゲートが制御ＪＦＥＴのソースに接続されているが、特許文献７［１５］に開示される。そのようなカスコード接続をモノリシックに実装するコンパウンド電界効果型トランジスタもまた、特許文献８［１６］に開示される。同類タイプのカスコード回路が、特許文献９［１７］に開示されており、それは、低電圧常時オフデバイスが、高電圧常時オンデバイスを制御する。より最近において、上記の構成のＳｉ ＭＯＳＦＥＴによって制御される常時オンＳｉＣ ＶＪＦＥＴが、いくつかのグループによって報告される（例えば、非特許文献９［１８］）。この集積電力スイッチは、優秀な電圧ブロッキングおよび電流伝導能力、および高スイッチングスピードを証明した。しかし、常時オンＳｉＣ ＶＪＦＥＴにおける電力の制御のためのシリコンＭＯＳＦＥＴの使用は、カスコードの温度範囲および放熱に対する耐性の両方を著しく制限する。従って、一般的に、ワイドバンド常時オフ電源スイッチングデバイス、特にワイドバンドギャップ半導体内に組み立てられた制御回路網と一体化されたそのような電源スイッチに対するニーズが今もある。
米国特許第６，３４４，６６３号明細書 米国特許第５，７１０，４５５号明細書 米国特許第６，５０３，７８２号明細書 米国特許第６，６００，１９２号明細書 米国特許第６，６９３，３２２号明細書 米国特許出願公開第２００３／００８９９３０号明細書 米国特許第３，７６７，９４６号明細書 米国特許第４，１０７，７２５号明細書 米国特許第４，６６３，５４７号明細書 Ｗ．Ｘｉｅら、「Ｍｏｎｏｌｉｔｈｉｃ ＮＭＯＳ Ｄｉｇｉｔａｌ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ ｉｎ ６Ｈ−ＳｉＣ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、１９９４年１１月１１日、第１５巻、第１１号、ｐ．４５５−４５７ Ｄ．Ｍ．Ｂｒｏｗｎら、「Ｈｉｇｈ ｔｅｍｐｅｒａｔｕｒｅ ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ ｐｌａｎａｒ ＩＣ ｔｅｃｈｎｏｌｏｇｙ ａｎｄ ｆｉｒｓｔ ｍｏｎｏｌｉｔｈｉｃ ＳｉＣ ｏｐｅｒａｔｉｏｎａｌ ａｍｐｌｉｆｉｅｒ ＩＣ」、Ｔｒａｎｓａｃｔｉｏｎｓ ｏｆ ２ｎｄ Ｉｎｔ． Ｈｉｇｈ−Ｔｅｍｐ． Ｅｌｅｃ． Ｃｏｎｆ．（ＨｉＴＥＣ）、１９９４年、ｐ．ＸＩ−１７−Ｘｉ−２２ Ｉ．Ｓａｎｋｉｎら、「Ｏｎ ｄｅｖｅｌｏｐｍｅｎｔ ｏｆ ６Ｈ−ＳｉＣ ＬＤＭＯＳ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ｓｉｌａｎｅ−ａｍｂｉｅｎｔ ｉｍｐｌａｎｔ ａｎｎｅａｌ」、Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ、２００１年９月、第４５巻、第９号、ｐ．１６５３−１６５ Ｓ．Ｔ．Ｓｈｅｐｐａｒｄら、「Ｈｉｇｈ ｐｏｗｅｒ ｈｙｂｒｉｄ ａｎｄ ＭＭＩＣ ａｍｐｌｉｆｉｅｒｓ ｕｓｉｎｇ ｗｉｄｅ−ｂａｎｄｇａｐ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅｓ ｏｎ ｓｅｍｉ−ｉｎｓｕｌａｔｉｎｇ ＳｉＣ ｓｕｂｓｔｒａｔｅｓ」、Ｄｉｇｅｓｔ ｏｆ ６０ｔｈ Ｄｅｖｉｃｅ Ｒｅｓｅａｒｃｈ Ｃｏｎｆｅｒｅｎｃｅ、２００２年６月２４〜２６日、ｐ．１７５−１７８ Ｍ．Ｐ．Ｌａｍ、「Ｉｏｎ ｉｍｐｌａｎｔ ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ６Ｈ−ＳｉＣ ＭＥＳＦＥＴｓ ｄｉｇｉｔａｌ ＩＣｓ」、Ｄｉｇｅｓｔ ｏｆ ５４ｔｈ Ａｎｎｕａｌ Ｄｅｖｉｃｅ Ｒｅｓｅａｒｃｈ Ｃｏｎｆｅｒｅｎｃｅ、１９９６年６月２４〜２６日、ｐ．１５８−１５９ Ｊ．Ｎ．Ｍｅｒｒｅｔｔら、「Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｖｅｒｔｉｃａｌ Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒｓ Ｏｐｅｒａｔｅｄ ａｔ Ｊｕｎｃｔｉｏｎ Ｔｅｍｐｅｒａｔｕｒｅｓ Ｅｘｃｅｅｄｉｎｇ ３００℃」、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＩＭＡＰＳ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ａｎｄ Ｅｘｈｉｂｉｔｉｏｎ ｏｎ Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｅｌｅｃｔｒｏｎｉｃｓ （ＨｉＴＥＣＨ ２００４）、Ｎｅｗ Ｍｅｘｉｃｏ州 Ｓａｎｔａ Ｆｅ、２００４年５月１７〜２０日 Ｋ．Ａｓａｎｏら、「５．５ｋＶ ｎｏｒｍａｌｌｙ−ｏｆｆ ｌｏｗ ＲｏｎＳ ４Ｈ−ＳｉＣ ＳＥＪＦＥＴ」、Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ ａｎｄ ＩＣｓ，２００１、ＩＳＰＳＤ ’０１、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ １３ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ、２００１年６月４〜７日、ｐ．２３−２６ Ｙ．Ｓｕｇａｗａｒａら、「４Ｈ−ＳｉＣ ｈｉｇｈ ｐｏｗｅｒ ＳＩＪＦＥＴ ｍｏｄｕｌｅ」、Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅ ａｎｄ ＩＣｓ， ２００３、Ｐｒｏｃｅｅｄｉｎｇｓ，ＩＳＰＳＤ ’０３、２００３ ＩＥＥＥ １５ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ、２００３年４月１４〜１７日、ｐ．１２７−１３０ Ｐ．Ｆｒｉｅｄｒｉｃｈｓら、「ＳｉＣ ｐｏｗｅｒ ｄｅｖｉｃｅｓ ｗｉｔｈ ｌｏｗ ｏｎ−ｒｅｓｉｓｔａｎｃｅ ｆｏｒ ｆａｓｔ ｓｗｉｔｃｈｉｎｇ ａｐｐｌｉｃａｔｉｏｎｓ」、Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ ａｎｄ ＩＣｓ，２０００、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ １２ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ、２０００年５月２２〜２５日、ｐ．２１３−２１６
第１の実施形態によって、モノリシック集積回路が提供され、該モノリシック集積回路は、
互いに対向する第１および第２の主要表面を有する基板と、
該基板上の該第１の主要表面上の隔たっている位置にある第１および第２のジャンクション電界効果型トランジスタと
を備えている、モノリシック集積回路であって、
該第１および第２のジャンクション電界効果型トランジスタのそれぞれは、
該基板の第１の主要表面上にあり、該基板の第１の主要表面と同一でない広がりを有するｎ型半導体材料のドレイン層であって、該ドレイン層を囲む該基板の部分は露出している、ドレイン層と、
該ドレイン層上にあり、該基板の第１の主要表面と同一でない広がりを有するｎ型半導体材料のドリフト層であって、該ドレイン層の部分は露出しており、該ドリフト層は、該ドレイン層よりも低い導電性を有する、ドリフト層と、
該ドリフト層上の隔たっている位置上にある１つ以上の***した領域であって、該１つ以上の***した領域のそれぞれは、該ドリフト層上のｎ型半導体材料のチャネル領域と該チャネル領域上のｎ型半導体のソース領域とを含み、該ソース領域の該半導体材料は、該チャネル層の導電性よりも高い導電性を有する、１つ以上の***した領域と、
該１つ以上の***した領域と隣接し、該ドリフト層および該チャネル領域のｎ型材料と整流ジャンクションを形成している、該ドリフト層上のｐ型半導体材料のゲート領域と、
該ゲート領域および該ソース領域上および該ドレイン層の露出した部分上のオーミックコンタクトと、
該第１のジャンクション電界効果型トランジスタの該ソースのオーミックコンタクトと、該第２のジャンクション電界効果型トランジスタの該ゲートのオーミックコンタクトとの間の第１の電気接続と、
該第１のジャンクション電界効果型トランジスタの該ドレインのオーミックコンタクトと、第２のジャンクション電界効果型トランジスタの該ソースのオーミックコンタクトとの間の第２の電気接続と
を備えている、モノリシック集積回路。
第２の実施形態によって、モノリシック集積回路が提供され、該モノリシック集積回路は、
互いに対向する第１および第２の主要表面を有する基板と、
該基板上の該第１の主要表面上にあるｐ型半導体材料のバッファ層と、
ｎ型半導体材料のそれぞれが該バッファ層上で間隔を置いた関係にある、第１および第２の隔たっているチャネル領域であって、該第２のチャネル領域は、該バッファ層上のベース部分と上側部分とを含み、該ベース部分は、肩部を形成するように該上側部分を越えてラテラルに広がる、第１および第２の隔たっているチャネル領域と、
該第１のチャネル領域と隣接し、該第１のチャネル領域と接触する、該バッファ層上のｎ型半導体材料のソース領域と、
該第１のチャネル領域と該第２のチャネル領域との間の該バッファ層上の、該第１のチャネル領域および該第２のチャネル領域の両方と接触する、ｎ型半導体材料のソース／ドレイン領域であって、該ソース／ドレイン領域の一部は、該第２のチャネル領域の肩部部分とオーバーラップしている、ソース／ドレイン領域と、
ドレイン領域であって、該ドレイン領域は、該バッファ層と直接的に接触しないように、該第２のチャネル領域の該肩部の上にある、ドレイン領域と、
該第１のチャネル領域上の、該第１のチャネル領域と整流ジャンクションを形成しているｐ型半導体材料の第１のゲート領域と、
該第２のチャネル領域のトップ部分の上側の表面上の、該第２のチャネル領域と整流ジャンクションを形成しているｐ型半導体材料の第２のゲート領域と、
該ソース領域、該第１および第２のゲート領域、該ソース／ドレイン領域、および該ドレイン領域上のオーミックコンタクトと
を備えている、モノリシック集積回路。
第３の実施形態によって、集積回路が提供され、該集積回路は、
第１のバーチカルチャネルＪＦＥＴを含む集積回路であって、
該第１のバーチカルチャネルＪＦＥＴは、
互いに対向する第１および第２の表面を有する基板と、
該基板の該第１の表面上の、ｎ型半導体材料のドレイン層と、
前記ドレイン層上にあり、該ドレイン層と同一でない広がりを有するｎ型半導体材料のドリフト層であり、該ドレイン層の部分は露出しており、該ドリフト層は、該ドレイン層よりも低い導電性を有する、ドリフト層と、
該ドリフト層上のｎ型半導体材料のチャネル領域と該チャネル領域上のｎ型半導体のソース領域とを含む１つ以上の***した領域であって、該ソース領域の該材料は、該チャネル領域の導電性よりも高い導電性を有する、１つ以上の***した領域と、
該１つ以上の***した領域と隣接し、該ドリフト層および該チャネル領域と整流ジャンクションを形成する、該ドリフト層上のｐ型半導体材料のゲート領域と、
該ゲート領域および該ソース領域上および該ドレイン層の露出した部分上のオーミックコンタクトと
を備えている、第１のバーチカルチャネルＪＦＥＴと、
該第１のバーチカルチャネルＪＦＥＴから隔たっている第２のバーチカルチャネルＪＦＥＴであって、
該第２のバーチカルチャネルＪＦＥＴは、
互いに対向する第１および第２の主要表面を有するｎ型半導体材料の基板と、
該基板の該第１の主要表面上のｎ型半導体材料のドレイン層と、
該ドレイン層上のｎ型半導体材料のドリフト層であって、該ドリフト層は、該ドレイン層よりも低い導電性を有する、ドリフト層と、
該ドリフト層上のｎ型半導体材料のチャネル領域と該チャネル領域上のｎ型半導体のソース領域とを含む１つ以上の***した領域であって、該ソース領域の該材料は、該チャネル領域の導電性よりも高い導電性を有する、１つ以上の***した領域と、
該１つ以上の***した領域と隣接し、該ドリフト層および該チャネル領域と整流ジャンクションを形成する、該ドリフト層上のｐ型半導体材料のゲート領域と、
該ゲートおよびソース領域上および該基板の該第２の主要表面上のオーミックコンタクトと
を備えている、第２のバーチカルチャネルＪＦＥＴと、
該第１のバーチカルチャネルＪＦＥＴの該ドレインオーミックコンタクトと該第２のバーチカルチャネルＪＦＥＴの該ソースオーミックコンタクトとの間の第１の電気接続と、
該第１のバーチカルチャネルＪＦＥＴの該ソースオーミックコンタクトと該第２のバーチカルチャネルＪＦＥＴの該ゲートオーミックコンタクトとの間の第２の電気接続と
を備えている、集積回路。
第４の実施形態によって、集積回路が提供され、該集積回路は、
ディスクリートラテラルチャネルＪＦＥＴであって、
該ディスクリートラテラルチャネルＪＦＥＴは、
互いに対向する第１および第２の主要表面を有する基板と、
該基板の該第１の主要表面上の、ｐ型半導体材料のバッファ層と、
それぞれが該バッファ層上で間隔を置いた関係にあるｎ型半導体材料の、ディスクリートソースおよびドレイン領域と、
該ソースおよびドレイン領域の間の該バッファ層上の、該ソースおよびドレイン領域のそれぞれと接触する、ｎ型半導体材料のチャネル領域と、
該チャネル領域上の、該チャネル領域と整流ジャンクションを形成しているｐ型半導体材料のゲート領域と、
該ソース、ゲート、およびドレイン領域上のオーミックコンタクトと
を備えている、ディスクリートラテラルチャネルＪＦＥＴと、
ディスクリートバーチカルチャネルＪＦＥＴであって、
該ディスクリートバーチカルチャネルＪＦＥＴは、
互いに対向する第１および第２の主要表面を有するｎ型半導体材料の基板と、
該基板の該第１の主要表面上の、ｎ型半導体材料のドレイン層と、
該ドレイン層上のｎ型半導体材料のドリフト層であって、該ドリフト層は、該ドレイン層よりも低い導電性を有する、ドリフト層と、
該ドリフト層上のｎ型半導体材料のチャネル領域と該チャネル領域上のｎ型半導体のソース領域とをそれぞれが含む１つ以上の隔たっている***した領域であって、該ソース領域の該材料は、該チャネル領域の導電性よりも高い導電性を有する、１つ以上の隔たっている***した領域と、
該１つ以上の***した領域と隣接し、該ドリフト層および該チャネル領域と整流ジャンクションを形成している、該ドリフト層上のｐ型半導体材料のゲート領域と、
該ゲートおよびソース領域上、および該基板の該第２の主要表面上のオーミックコンタクトと
を備えている、ディスクリートバーチカルチャネルＪＦＥＴと、
該ラテラルチャネルＪＦＥＴの該ドレインオーミックコンタクトと該バーチカルチャネルＪＦＥＴの該ソースオーミックコンタクトとの間の第１電気接続と、
該ラテラルチャネルＪＦＥＴの該ソースオーミックコンタクトと該バーチカルチャネルＪＦＥＴの該ゲートオーミックコンタクトとの間の第２電気接続と
を備えている、集積回路。
第５の実施形態によって、モノリシックラテラルチャネルジャンクション電界効果型トランジスタ（ＪＦＥＴ）が提供され、該モノリシックラテラルジャンクション電界効果型トランジスタは、
互いに対向する第１および第２の主要表面を有する基板と、
該基板の該第１の主要表面上の、ｐ型半導体材料のバッファ層と、
該バッファ層上のｎ型半導体材料のチャネル層と、
該チャネル層上で間隔を置いた関係にある、ｎ型半導体材料の隔たっている該ソース領域および該ドレイン領域と、
該ソース領域と該ドレイン領域との間の該チャネル層上の、該ソース領域および該ドレイン領域のそれぞれから間隔を置いたｎ型半導体材料のソース／ドレイン領域と、
該ソース領域と該ソース／ドレイン領域との間の該チャネル層内で形成され、該チャネル層と整流ジャンクションを形成しているｐ型半導体材料の第１ゲート領域と、
該ソース／ドレイン領域と該ドレイン領域との間の該チャネル層内で形成され、該チャネル層と整流ジャンクションを形成しているｐ型半導体材料の第２のゲート領域と、
該ソース領域、該第１および第２のゲート領域、該ソース／ドレイン領域、および該ドレイン領域上のオーミックコンタクトと
を備えている、モノリシックラテラルチャネルジャンクション電界効果型トランジスタ（ＪＦＥＴ）。
第６の実施形態によって、集積回路が提供され、該集積回路は、
ディスクリートラテラルチャネルＪＦＥＴを含む集積回路であって、
該ディスクリートラテラルチャネルＪＦＥＴは、
互いに対向する第１および第２の主要表面を有する基板と、
該基板の該第１の表面上の、ｐ型半導体材料のバッファ層と、
該バッファ層上のｎ型半導体材料のチャネル層と、
該チャネル層上で間隔を置いた関係にある、ｎ型半導体材料の隔たっているソースおよびドレイン領域と、
該ソース領域と該ドレイン領域との間の該チャネル層内で形成され、該チャネル層と整流ジャンクションを形成しているｐ型半導体材料のゲート領域と、
該ソース領域、該ゲート領域、および該ドレイン領域上のオーミックコンタクトと
を備えている、ディスクリートラテラルＪＦＥＴと、
ディスクリートバーチカルチャネルＪＦＥＴであって、
該ディスクリートバーチカルチャネルＪＦＥＴは、
互いに対向する第１および第２の主要表面を有するｎ型半導体材料の基板と、
該基板の該第１の主要表面上の、ｎ型半導体材料のドレイン層と、
該ドレイン層上のｎ型半導体材料のドリフト層であって、該ドリフト層は、該ドレイン層よりも低い導電性を有する、ドリフト層と、
該ドリフト層上のｎ型半導体材料のチャネル領域と該チャネル領域上のｎ型半導体のソース領域とをそれぞれが含む１つ以上の隔たっている***した領域であって、該ソース領域の該材料は、該チャネル領域の導電性よりも高い導電性を有する、１つ以上の隔たっている***した領域と、
該１つ以上の***した領域と隣接し、該ドリフト層および該チャネル領域と整流ジャンクションを形成している、該ドリフト層上のｐ型半導体材料のゲート領域と、
該ゲートおよびソース領域上および、該基板の該第２の主要表面上のオーミックコンタクトと
を備えている、ディスクリートバーチカルチャネルＪＦＥＴと、
該ラテラルチャネルＪＦＥＴの該ソースオーミックコンタクトと該バーチカルチャネルＪＦＥＴの該ゲートオーミックコンタクトとの間の第１電気接続と、
該ラテラルチャネルＪＦＥＴの該ドレインオーミックコンタクトと該バーチカルチャネルＪＦＥＴの該ソースオーミックコンタクトとの間の第２電気接続と
を備えている、集積回路。
第７の実施形態によって、ラテラルジャンクション電界効果型トランジスタおよびバーチカルジャンクション電界効果型トランジスタを備えるモノリシック集積回路が提供され、
ラテラルジャンクション電界効果型トランジスタおよびバーチカルジャンクション電界効果型トランジスタを備えているモノリシック集積回路であって、
該ラテラルジャンクション電界効果型トランジスタは、
ドリフト層の第１の主要表面の部分に形成されるｐ型半導体材料のバッファ層と、
該バッファ層上にあり、該バッファ層と同一でない広がりを有するｎ型半導体材料のチャネル層であり、該バッファ層の部分は露出している、チャネル層と、
該チャネル層上で間隔を置いた関係にある、ｎ型半導体材料の隔たっているソース領域およびドレイン領域と、
該ソース領域と該ドレイン領域との間の該チャネル層内で形成され、該チャネル層と整流ジャンクションを形成しているｐ型半導体材料のゲート領域と、
該ソース領域、該ゲート領域、該ドレイン領域、および該バッファ層の該露出した部分上のオーミックコンタクトと
を備え、
該バーチカルジャンクション電界効果型トランジスタは、
該ドリフト層の該第１の主要表面上の、該バッファ層からラテラルに間隔を置かれたｎ型半導体材料のチャネル層と、
該チャネル層上で間隔を置いた関係にある、ｎ型半導体材料の１つ以上の隔たっているソース領域と、
該チャネル層に形成され、該１つ以上の***した領域と隣接し、該チャネル領域と整流ジャンクションを形成する、ｐ型半導体材料のゲート領域と、
該ゲートおよびソース領域上のオーミックコンタクトと
を備え、
該ドリフト層は、基板の第１の主要表面上にあるｎ型半導体材料のドレイン層上にあり、電気接続は、該基板の該第１の主要表面と互いに対向する該基板の第２の主要表面上にある
モノリシック集積回路。
第８の実施形態によって、ラテラルジャンクション電界効果型トランジスタおよびバーチカルジャンクション電界効果型トランジスタを備えるモノリシック集積回路が提供され、
ラテラルジャンクション電界効果型トランジスタおよびバーチカルジャンクション電界効果型トランジスタを備えているモノリシック集積回路であって、
該ラテラルジャンクション電界効果型トランジスタは、
ドリフト層の第１の主要表面の部分に形成されるｐ型半導体材料のバッファ層と、
該バッファ層上にあり、該バッファ層と同一でない広がりを有するｎ型半導体材料のチャネル層であり、該バッファ層の部分は露出している、チャネル層と、
隔たっているソース領域およびドレイン領域であって、該ソース領域および該ドレイン領域のそれぞれは、該チャネル層上で間隔を置いた関係にあるｎ型半導体材料である、隔たっているソース領域およびドレイン領域と、
該ソース領域と該ドレイン領域との間の該チャネル層上の、該チャネル層と金属半導体整流ジャンクションを形成している金属層と、
該ソース領域、該ドレイン領域、および該バッファ層の該露出した部分上のオーミックコンタクトと
を備え、
該バーチカルジャンクション電界効果型トランジスタは、
該ドリフト層の該第１の主要表面上の、該バッファ層からラテラルに間隔を置かれた１つ以上の***した領域であって、該***した領域のそれぞれは、
該ドリフト層の該第１の主要表面上の、該ラテラルジャンクション電界効果型トランジスタの該バッファ層から間隔を置いたｎ型半導体材料のチャネル層と、
該チャネル領域上のｎ型半導体材料のソース領域と
を備える、***した領域と、
該ドリフト層上で該１つ以上の***した領域に隣接し、該ドリフト層および該チャネル領域と金属半導体整流ジャンクションを形成している金属層と、
該ソース領域上のオーミックコンタクトと
を備え、
該ドリフト層は、基板の第１の主要表面上にあるｎ型半導体材料の層上にあり、電気接続は、該基板の該第１の主要表面と互いに対向する該基板の第２の主要表面上にある、モノリシック集積回路。
本発明は、付随する図面および写真を参照しながら、これよりさらに詳細に記述され、本発明の好ましい実施形態は、実施例として炭化珪素（ＳｉＣ）半導体を用いて記述される。
炭化珪素は非常に多くの（すなわち２００よりも多い）異なる変形（ポリタイプ）で結晶する。最重要なことは、３Ｃ−ＳｉＣ（立方単位格子、閃亜鉛鉱型）、２Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ（六角形単位格子、ウルツ鉱型）、１５Ｒ−ＳｉＣ（斜方六面体単位格子）である。４Ｈポリタイプは、電源デバイスにとってより魅力的であるが、それは、そのより高い電子移動度による。４Ｈ−ＳｉＣがより好まれるのだが、本発明は、例として、ガリウム窒化物および炭化珪素の他のポリタイプなどの他のワイドバンドギャップ半導体材料（Ｗｉｄｅ ｂａｎｄｇａｐ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｍａｔｅｒｉａｌｓ）から作られる、本明細書中に記述されるデバイスおよび集積回路に適応可能であることが理解される。
図１は、ラテラルトレンチジャンクション電界効果型トランジスタ（Ｌａｔｅｒａｌ Ｔｒｅｎｃｈ Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒｓ）（ＬＴＪＦＥＴ）と呼ばれる、エンハンスト・デプレーション型の半導体デバイス（ｅｎｈａｎｃｅｄ ａｎｄ ｄｅｐｌｅｔｉｏｎ ｍｏｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅｓ）の概略断面図、およびモノリシックインバータ回路を形成するために用いられる電気的接続の該略図を示す。示されるように、インバータを形成するために用いられるデバイスは、ワイドバンドギャップ半導体材料基板上（１）に築かれ、該基板は、半絶縁、ｐ型、またはｐ型バッファ層を伴うｎ型のいずれかであり得る。図１に示されるように、デバイスは、ドレイン（３）、ドリフト（４）、チャネル（５）およびソース（６）のエピタキシャルに成長したｎ型、およびｐ型のインプラントゲート領域（７）を備えている。デバイス構造は、プラズマエッチングおよびイオン注入を用いて規定され得る。図１に示される回路において、ソース、ゲート、およびドレイン領域に対するオーミックコンタクトは、ウェーハの同一側に形成され得、該デバイスがモノリシック集積回路で用いられることを可能にする。上述され図１に示されるデバイスの完全な記述およびこのデバイスに対する例示的な製作方法は、本明細書と同日に出願された、「Ｌａｔｅｒａｌ Ｔｒｅｎｃｈ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒｓ ｉｎ Ｗｉｄｅ Ｂａｎｄｇａｐ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｔｅｒｉａｌｓ， ｍｅｔｈｏｄｓ ｏｆ Ｍａｋｉｎｇ， ａｎｄ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ Ｉｎｃｏｒｐｏｒａｔｉｎｇ ｔｈｅ Ｔｒａｎｓｉｓｔｏｒｓ」と題する、米国特許出願第１０／９９９，９５４号に見られ、該出願は、その全体が本明細書中に参考として援用される。
図２は、シングルフィンガー（ｓｉｎｇｌｅ−ｆｉｎｇｅｒ）エンハンストメント・デプレーション型ＬＴＪＦＥＴを含み、かつビルトインＰｉＮダイオードを有する、モノリシック常時オフＪＦＥＴの概略図である。電気的接続の概略図も、図２に示される。図２に示されるように、該デバイスは、カスコード型の構成で接続されており、それによってエンハンストメント型トランジスタ（「ＥＪＦＥＴ」と参照される）のドレインが、デプレーション型トランジスタ（「ＤＪＦＥＴ」と参照される）のソースに接続され、ＤＪＦＥＴのゲートが、制御ＥＪＦＥＴのソースと接続される。このデバイスのＤＪＦＥＴのゲート領域（７）とドリフト層（４）との間に形成されるｐ−ｎジャンクション部は、アンチパラレルフリーホイーリングＰｉＮダイオードと呼ばれるものを形成する。このダイオードの大きさは、インプラントゲート領域の幅によって規定され得る。
図２は、常時オフＪＦＥＴのシングルフィンガーデバイスの実装を示すが、実際はマルチフィンガーＬＴＪＦＥＴが用いられ得、電源スイッチを形成する。図３Ａおよび３Ｂは、モノリシックマルチフィンガー常時オフ電源スイッチの概略的な回路図（図３Ａ）および例示的なレイアウト設計（図３Ｂ）を示す。
スイッチによる損失を減らすために、図３Ａおよび図３Ｂに示されるＰｉＮダイオードは、ショットキーバリアダイオード（ＳＢＤ）またはジャンクションバリアショットキー（ＪＢＳ）ダイオードと取り替えられ得る。トレンチ構造にショットキーゲートを形成する方法は、２００４年７月８日に出願された、米国特許出願第６０／５８５，８８１号に開示されており、その全体が本明細書中に参考として援用される。図４は、集積フリーホイーリングＳＢＤまたはＪＢＳダイオードを有するモノリシック常時オフＪＦＥＴ電源スイッチの概略断面図を提供し、図５Ａおよび図５Ｂは、マルチフィンガーＬＴＪＦＥＴを用いてモノリシックに形成されるそのようなスイッチの概略的な回路図（図５Ａ）および例示的なレイアウト設計（図５Ｂ）を提供する。
図６および図７は、シングルフィンガー常時オフＪＦＥＴ電源スイッチの概略断面図であり、図中では、エンハンスメントモード低電圧ＬＴＪＦＥＴが、高電圧ディスクリート常時オンデプレーション型ＶＪＦＥＴを制御する。図６は、ビルトインアンチパラレルＰｉＮダイオードを有するハイブリッドＪＦＥＴ電源スイッチを示し、図７は、高電圧ＶＪＦＥＴとモノリシックに集積したアンチパラレルＳＢＤまたはＪＢＳダイオードを備えているＪＦＥＴ電源スイッチを示す。
上述された技術の例示的な実装が、図８に示される。図８に示されるように、モノリシックＬＴＪＦＥＴタイマー回路は、ディスクリート高電圧常時オン電源ＶＪＦＥＴとカスコードで接続されるビルトオンチップ低電圧高電流エンハンストメント型ＬＴＪＦＥＴを駆動する。
該ＬＴＪＦＥＴの低い固有オン抵抗およびワイドバンドギャップ半導体に共通するトラッピング効果が無いので、高電圧適用においては、バーチカルチャネルマルチフィンガーＬＴＪＦＥＴが好ましいが、代替的なＪＦＥＴ構造（例えば、ラテラルチャネルを有するもの）もまた、常時オフ電源ＪＦＥＴスイッチを形成するために用いられ得る。図９〜図１７は、エンハンストメント・デプレーション型ラテラルトレンチジャンクション電界効果型トランジスタ（ＬＪＦＥＴ）を用いて組み立てられた集積ＪＦＥＴスイッチの様々な例示的実施形態を例証する。
図９は、エピタキシャルに過剰成長したゲートを有するエンハンストメント・デプレーション型ＬＪＦＥＴを含むラテラルチャネルＪＦＥＴ集積回路の電気的な接続の概略断面図である。図９に示されるように、集積回路は、モノリシックインバータ回路を形成する。インバータを形成するために用いられるＬＪＦＥＴは、ワイドバンドギャップ半導体基板（１）上に組み立てられ、該基板は、半絶縁、ｐ型、またはｐ型バッファ層を有するｎ型のいずれかであり得る。図９に示されるように、集積回路は、バッファ（２）およびチャネル（５ａ）のエピタキシャルに成長したｎ型層、ならびにインプラントされたソースおよびドレイン（６ａ）領域、およびエピタキシャルに成長したｐ型ゲート領域（７ａ）を備えている。デバイス構造は、プラズマエッチおよびイオン注入を用いて規定され得る。ソース、ゲートおよびドレイン領域に対するオーミックコンタクト（８）は、ウェーハの同一側に形成され得、モノリシック集積回路における該デバイスの使用を考慮している。
図１０は、過剰成長したゲート領域を有するエンハンストメント・デプレーション型ＬＪＦＥＴを用いて組み立てられる、モノリシック常時オフＪＦＥＴ電源スイッチのピッチの該略図である。電気的な接続の該略図から分かり得るように、該デバイスは、カスコード型の構成で接続されており、それによって低電圧エンハンストメント型ＬＪＦＥＴ（「ＥＬＪＦＥＴ」と参照される）が、高電圧デプレーション型トランジスタ（「ＤＬＪＦＥＴ」と参照される）のソースに接続され、ＤＬＪＦＥＴのゲートが、制御ＥＬＪＦＥＴのソースと接続される。
図１１は、ハイブリッド常時オフＪＦＥＴ電源スイッチの概略断面図を示し、図中において、低電圧ＥＬＪＦＥＴは、高電圧ディスクリート常時オンデプレーション型ＶＪＦＥＴを制御する。
ソースおよびドレイン領域が、エピタキシャルに成長したｎ型層およびゲート領域に形成される、そのような代替的ＬＪＦＥＴ構造もまた、用いられ得る。このタイプのデバイスは、図１２から図１７に示される。
図１２は、エンハンストメント・デプレーション型インプラントゲートＬＪＦＥＴを含むモノリシックインバータ回路の電気的な接続の概略断面図を示す。示されるように、インバータを形成するために用いられるデバイスは、ワイドバンドギャップ半導体基板（１）上に組み立てられ、該基板は、半絶縁、ｐ型、またはｐ型バッファ層を有するｎ型のいずれかであり得る。さらに示されるように、該デバイスは、バッファ（２）、チャネル（５ｂ）、ソースおよびドレイン（６）のエピタキシャルに成長したｎ型層、ならびにインプラントゲート（７）領域を含む。
図１３は、エンハンストメント・デプレーション型インプラントゲートＬＪＦＥＴを用いて組み立てられたモノリシック常時オフＪＦＥＴ電源スイッチのピッチの概略断面図である。図１３に示されるように、ＤモードＬＪＦＥＴのドレインは、チャネル層（５ｂ）上のゲートからラテラルに間隔を置き、該デバイスの中でラテラルドリフト領域を形成する。
図１４は、常時オフＪＦＥＴ電源スイッチの概略断面図であり、図中において、エンハンスメント型低電圧インプラントゲートＬＪＦＥＴが、高電圧ディスクリート常時オンデプレーション型ＶＪＦＥＴを制御する。
図１５は、モノリシック常時オフＪＦＥＴ電源スイッチの概略断面図であり、図中において、エンハンストメント型低電圧デュアルゲートＬＪＦＥＴが、高電圧ディスクリート常時オンデプレーション型ＶＪＦＥＴを制御する。図１５に示されるように、ＬＪＦＥＴの底部ゲートは、チャネル領域がドリフト領域（４）上に成長する前に、該領域にインプラントされる。
図１６は、図３Ｄに示されるデバイスの概略断面図であり、図中において、ＬＪＦＥＴの底部ゲートは、ガードリングとともにドリフト領域４にインプラントされる。ガードリングは、スイッチの電圧遮断能力を増すために用いられ得る。
インプラントｐ型ゲートを有するＦＥＴデバイスが上述されているが、ショットキーゲートもまた、常時オフＦＥＴ電源スイッチの製作に用いられ得る。図１７は、図１６に示されるように、デバイスの概略断面図であり、図中において、ＬＪＦＥＴのインプラントｐ型上部ゲートおよびディスクリート常時オンデプレーション型ＶＪＦＥＴのインプラントゲートは、ショットキーゲートと置き換えられる。示されるように、ディスクリート常時オンＦＥＴのショットキーゲートは、集積アンチパラレルフリーホイーリングダイオードとしても適する。
図１８Ａから図１８Ｄは、模擬のデバイス構造（図１８Ａ）、概略断面図（図１８Ｂ）およびＳｉＣ ＬＴＪＦＥＴ集積スイッチの出力ＤＣ特性を示すグラフ（図１８Ｃおよび図１８Ｄ）であり、ＥＪＦＥＴおよびＤＪＦＥＴの両方は、１ｃｍのチャネル外周を有する。
上述されたカスコード型電源スイッチの可能性の立証を行うために、該スイッチのハイブリッドの実施形態が、ディスクリートノンターミネートエンハンストメント・デプレーション型バーチカルＪＦＥＴを用いて構築された。図１９Ａから図１９Ｄは、写真（図１９Ａ）、該略図（図１９Ｂ）およびハイブリッド常時オフ９００Ｖ電源スイッチの計測特性を示すグラフ（図１９Ｃおよび図１９Ｄ）である。図１９Ｃおよび図１９Ｄから分かり得るように、デプレーション型デバイスによって誘導される比較的高い漏れ電流（ＩＤ＝３３０μＡ＠ＶＤＳ＝９００ＶおよびＶＧＳ＝０Ｖ）にもかかわらず、電圧制御ＳｉＣ電源スイッチは、わずか２．７５Ｖで制御された。
該スイッチの基本的な機能は、以下に記述され得る。ＨＩＧＨの制御レベルにおいて（例えばＶＧＳ＝２．７５Ｖ）、エンハンストモードトランジスタ（ＥＪＦＥＴ）が点けられる（ｔｕｒｎｅｄ ｏｎ）。デプレーション型トランジスタ（ＤＪＦＥＴ）のゲートとソースの間では、僅かな電圧降下しか起きず、従ってＤＪＦＥＴもまた点いている。ＥＪＦＥＴがＬＯＷの制御レベル（ＶＧＳ＝０．２５Ｖ）で消される場合には、そのドレインからソースへの電圧は、図２０Ｂに示されるように、４０〜５０Ｖに増える。この電圧は、ＤＪＦＥＴをピンチオフする。
集積スイッチの固有オン抵抗は、以下のように最小化され得る。第１に、ピンチオフ電圧の比率および両方のトランジスタ（例えばＥＪＦＥＴおよびＤＪＦＥＴ）のチャネル周囲は、調整され得、その結果として、該両方のトランジスタは、おおよそ等しいオン抵抗を有し、それゆえにどちらのトランジスタも全体的な電流を制限しない。第２に、デバイスは、ＤＪＦＥＴのゲートからソースへの破壊電圧（ｂｒｅａｋｄｏｗｎ ｖｏｌｔａｇｅ）が、ＥＪＦＥＴのドレインからソースへの破壊電圧と同一またはそれよりも高くなるように構成され得る。
さらに、高電流マルチフィンガーＬＴＪＦＥＴの指の長さは、縮小され得、変更できる（ａｌｔｅｒａｌ）ドレイン領域の抵抗を、バーチカルｎ＋基板の抵抗と適合性を持たせた状態にする。図２１Ａおよび図２１Ｂは、ＬＴＪＦＥＴ（図２１Ａ）およびＶＪＦＥＴ（図２１Ｂ）の分散ドレイン抵抗の該略図、および、ラテラルドレイン層の異なるドーピングに対する指の長さの関数として、ＶＪＦＥＴのバーチカルドレインの抵抗に対して正規化されたＬＴＪＦＥＴのラテラルドレイン層の抵抗を示すグラフ（図２１Ｃ）である。図２１Ｃから分かり得るように、多量にドープされた１−μｍ厚のラテラルドレイン層（３）に対して、ＬＴＪＦＥＴの指の長さは、好ましくも１００μｍの長さを超えない。しかし、指の長さは、ドレイン層（３）の厚みおよび／またはドーピングレベルを増すことによって増加し得る。
図２２Ａから図２２Ｈは、図９で述べられたようなデバイスを作成する方法を例証する。図２２Ａは、基板（１）、エピタキシャルに成長したｐ型層（２）、およびエピタキシャルに成長したｎ型層（５ａ）を含むマルチ層構造を示す。エッチマスク（１０）は、図２２Ｂに示されるように、エピタキシャルに成長したｎ型層（５ａ）の露出した表面に置かれる。エピタキシャルに成長したｎ型層（５ａ）は、次いで図２２Ｂに示されるように、選択的にエッチされる（１２）。エッチマスク（１０）は、次いで取り除かれ、イオン注入マスク（１４）は、次いで図２２Ｄに示されるように、エピタキシャルに成長したｎ型層（５ａ）のエッチされた表面上に配置される。マスク（１４）を介したｎ型ドーパントのイオン注入は、図２２Ｅに示されるように、エピタキシャルに成長したｎ型層（５ａ）の中に高度にｎ−ドープされた領域（６ａ）の形成をもたらす。マスク（１４）は、次いで取り除かれ、ｐ型半導体材料（７ａ）の層が、図２２Ｆに示されるように、エピタキシャルに成長したｎ型層（５ａ）のエッチおよびインプラントされた表面上に成長する。エッチマスク（１６）が、次いで図２２Ｇに示されるように、層（７ａ）の露出した表面上に置かれる。マスク（１６）を介したエッチングは、図２２Ｇに示されるように、層（７ａ）の選択的な除去および高いｐ型の形状の形成をもたらす。最後に、マスク（１６）が取り除かれ、オーミックコンタクトが、高いｐ型の形状およびインプラント領域（６ａ）の露出した表面上に形成される。
上記に概略を述べた方法はまた、適切なマスクを選択することによって、図１０に示されるような構造を形成するために用いられ得る。
図２３Ａから図２３Ｈは、図１２に示されるような構造を作成する方法を例証する。図２３Ａは、基板（１）、基板（１）上のエピタキシャルに成長したｐ型層（２）、および層（２）上のエピタキシャルに成長したｎ型層（５ｂ）を示す。図２３Ｂに示されるように、エッチマスク（１８）が、層（５ｂ）の露出した層に置かれる。エッチング（２０）は、図２３Ｃに示されるように、層（５ｂ）からの材料の選択的な除去をもたらす。マスク（１８）の除去の後に、ｎ型のエピタキシャルな層（６）は、図２３Ｄに示されるように、層（５ｂ）のエッチされた表面に成長する。エッチマスク（２２）は、図２３Ｅに示されるように、層（６）の露出した表面上に位置し、エッチング（２４）は、図２３Ｆに示されるように、層（６）からの材料の選択的な除去および下位層（５ｂ）の露出をもたらす。マスク（２２）は、次いで層（５ｂ）の露出した表面にｐ型のドナーを選択的にインプラントするために用いられ、図２３Ｇに示されるように、インプラントゲート領域（７）を形成する。オーミックコンタクト（８）は、図２３Ｈに示されるように、インプラントｐ型ゲート領域（７）上にゲート接触を形成するために、かつ、高くしたｎ型領域（６）上にデバイスに対するソースおよびドレイン接触を形成するために、次いで形成される。
上記に概略を述べた方法はまた、適切なマスクを選択することによって、図１３に示されるような構造を形成するために用いられ得る。
図２４Ａから図２４Ｊは、図１５に示されるような構造を作成する方法を例証する。図２４Ａは、ｎ型構造（１ａ）、基板（１ａ）上にエピタキシャルに成長したｎ型層（３ａ）、および層（３ａ）上にエピタキシャルに成長したｎ型層（４ａ）を示す。イオン注入マスク（２６）もまた、層（４ａ）の露出した上表面に示される。図２４Ｂに示されるように、層（４ａ）は、マスク（２６）を介して選択的にｐ型ドナー原子が注入され、ゲート領域（７）を形成する。マスク（２６）の除去の後に、ｎ型のエピタキシャルな層（５）およびｎ型のエピタキシャルな層（６）は、図２４Ｃおよび図２４Ｄに示されるように、層（４ａ）のインプラントされた表面の上に連続的に成長する。エッチマスク（３０）は、次いで図２４Ｄに示されるように層（６）の露出した表面上に置かれ、層（６）および部分的に下位層（５）のエッチング（３１）が続いて行われる。層（５）の露出した部分は、次いでマスク（３０）を介してｐ型ドナー原子がインプラントされ、図２４Ｆに示されるように追加のゲート領域（７）が形成される。エッチマスク（３４）は次いで、エッチかつインプラントされた構造の表面上に位置し、エッチング（３６）は、ｐ型のインプラントされたゲート領域を含む、層（５）の選択的な除去をもたらす（図２４Ｈ）。層（４ａ）の露出した部分は、次いで図２４Ｉに示されるように、マスク（３８）を介してエッチされる（４０）。オーミックコンタクト（８）は、次いで図２４Ｊに示されるように、エッチかつインプラントされた構造上に形成され、デバイスを形成する。
上記に概略を述べた方法もまた、図１６に示されるような構造を形成するために用いられ得る。
図２５Ａから図２５Ｄは、図１７に示されるような構造を作成する方法を例証する。図２５Ａに示されるように、図２４Ｅに示されるような構造は、マスク（４２）を介してエッチされ（４４）、下位層（４ａ）の一部を露出させる（図２５Ｂ）。ショットキー接触（９）は、次いで図２５Ｃに示されるように、エッチされた／インプラントされた構造上に形成される。オーミックコンタクト（８）の形成は、図２５Ｄに示されるようなデバイスをもたらす。
例示的な実施形態が上述されたが、他の代替的な実施形態もまた、可能である。例えば、ＧａＮ ｎ型のエピタキシャルな層もまた、炭化珪素、サファイア、またはシリコン基板上に成長させられ得、提案されるデバイス構造の製造のための開始材料スタックを形成する。あるいは、半絶縁のエピタキシャルに成長したバッファ層を有する導電性ＳｉＣ基板を含む基板材料もまた、２００２年１月３日に出願された米国特許出願第１０／０３３，７８５号（米国特許公開番号第２００２−０１４９０２１号として公開される）に開示されるように、用いられ得る。
ＳｉＣ層は、公知の技術を用いてドナーまたはアクセプタの材料で層をドープすることによって、形成され得る。例示的なドナーの材料は、窒素およびリンを含む。窒素は、好ましいドナーの材料である。ＳｉＣのドーピングのための例示的なアクセプタの材料は、ホウ素およびアルミニウムを含む。アルミ二ウムは、好ましいアクセプタの材料である。しかし、上記の材料は単に例示的なものであり、炭化珪素にドープされ得る任意のアクセプタおよびドナーの材料が用いられ得る。本明細書中に記述されるＬＴＪＦＥＴ、ＬＪＦＥＴ、およびＶＪＦＥＴの様々な層のドーピングのレベルおよび厚みは、特定のアプリケーションに対する所望の特性を有するデバイスを生成するために変更され得る。同様に、デバイスの様々な形状の寸法もまた、特定のアプリケーションに対する所望の特性を有するデバイスを生成するために変更され得る。
ＳｉＣ層は、適切な基板上でのエピタキシャルな成長によって形成され得る。層は、エピタキシャルな成長の間にドープされ得る。
前述の本明細書が、例証の目的のために提供される実施例とともに本発明の原理を教示するが、この開示を読むことによって、形状および詳細の様々な変更が、本発明の真の範囲から逸脱することなくなされ得ることが当業者によって認識される。
（参照数字）
図中において用いられる参照数字は、以下に述べられるように定義される。基板、インプラントされた領域、およびエピタキシャルに成長した層に対して、代表的な厚みおよびドーピング濃度もまた、提供される。
Figure 2008522436
Figure 2008522436
Figure 2008522436
Figure 2008522436
Figure 2008522436
図１は、エンハンスト・デプレーション型ＬＴＪＦＥＴを備えているモノリシックインバータ回路の概略断面図である。 図２は、ビルトインＰｉＮダイオードを有するエンハンスト・デプレーション型ＬＴＪＦＥＴを備えている、モノリシック常時オフＪＦＥＴの概略断面図である。 図３Ａは、ビルトインＰｉＮダイオードを有するエンハンスト・デプレーション型ＬＴＪＦＥＴを備えている、モノリシック常時オフＪＦＥＴ集積回路の回路表示である。 図３Ｂは、ビルトインＰｉＮダイオードを有するエンハンスト・デプレーション型ＬＴＪＦＥＴを備えている、モノリシック常時オフＪＦＥＴ集積回路の実施例のレイアウトである。 図４は、ＳＢＤまたはＪＢＳダイオードと一体化となったエンハンスト・デプレーション型ＬＴＪＦＥＴを用いて組み立てられたモノリシック常時オフＪＦＥＴの概略断面図の表示である。 図５Ａは、ＳＢＤまたはＪＢＳダイオードと一体化されたエンハンスト・デプレーション型ＬＴＪＦＥＴを備えているモノリシック常時オフＪＦＥＴ集積回路の回路表示である。 図５Ｂは、ＳＢＤまたはＪＢＳダイオードと一体化されたエンハンスト・デプレーション型ＬＴＪＦＥＴを備えるモノリシック常時オフＪＦＥＴ集積回路の実施例のレイアウトである。 図６は、ビルトインＰｉＮダイオードを有するエンハンスト型ＬＴＪＦＥＴおよびデプレーション型ＶＪＦＥＴを用いて組み立てられたハイブリッド常時オフＪＦＥＴの概略断面図である。 ＳＢＤまたはＪＢＳダイオードと一体化されたエンハンスト型ＬＴＪＦＥＴまたはデプレーション型ＶＪＦＥＴを用いて組み立てられたハイブリッド常時オフＪＦＥＴの概略断面図である。 図８は、ビルトオンチップ低電圧高電流エンハンストメント型ＬＴＪＦＥＴを駆動し、ディスクリート高電圧常時オン電源ＶＪＦＥＴとカスコードで接続されるモノリシックＬＴＪＦＥＴタイマー回路の回路図である。 図９は、エンハンスト・デプレーション型過剰成長ゲートＬＪＦＥＴを用いて組み立てられたモノリシックインバータ回路の概略断面図である。 図１０は、エンハンスト型過剰成長ゲートＬＪＦＥＴおよびデプレーション型ＶＪＦＥＴを備えている、ハイブリッド常時オフＪＦＥＴの概略断面図である。 図１１は、低電圧エンハンスト型ＬＪＦＥＴおよび高電圧ディスクリート常時オンデプレーション型ＶＪＦＥＴを備えている、ハイブリッド常時オフＪＦＥＴ電源スイッチの概略断面図の表示である。 エンハンスト・デプレーション型インプラントゲートＬＪＦＥＴを用いて組み立てられたモノリシックインバータ回路の概略断面図の表示である。 図１３は、エンハンスト・デプレーション型インプラントゲートＬＪＦＥＴを用いて組み立てられたモノリシック常時オフＪＦＥＴ集積回路の概略断面図の表示である。 図１４は、エンハンスト型インプラントゲートＬＪＦＥＴおよびデプレーション型ＶＪＦＥＴを用いて組み立てられたハイブリッド常時オフＪＦＥＴ集積回路の概略断面図である。 図１５は、エンハンスト型デュアルゲートＬＪＦＥＴおよびデプレーション型ＶＪＦＥＴを用いて組み立てられたハイブリッド常時オフＪＦＥＴ集積回路の概略断面図であり、ＬＪＦＥＴの底部ゲートは、ドリフト領域にインプラントされている。 図１６は、エンハンスト型デュアルゲートＬＪＦＥＴおよびデプレーション型ＶＪＦＥＴを用いて組み立てられるハイブリッドガードリング限界常時オフＪＦＥＴの概略断面図の表示であり、ＬＪＦＥＴの底部ゲートおよびガードリングは、ドリフト領域にインプラントされる。 図１７は、ショットキーゲートを有するエンハンスト型デュアルゲートＬＪＦＥＴおよびデプレーション型ＶＪＦＥＴを用いて組み立てられる、ハイブリッドガードリング限界常時オフＪＦＥＴの概略断面図の表示であり、ＬＪＦＥＴの底部ゲートおよびガードリングは、ドリフト領域にインプラントされる。 図１８Ａは、ＳｉＣ ＬＴＪＦＥＴ集積スイッチの模擬のデバイス構造図である。 図１８Ｂは、ＳｉＣ ＬＴＪＦＥＴ集積スイッチの模擬の概略断面図である。 図１８Ｃは、ＳｉＣ ＬＴＪＦＥＴ集積スイッチの模擬の出力ＤＣ特性を示すグラフである。 図１８Ｄは、ＳｉＣ ＬＴＪＦＥＴ集積スイッチの模擬の出力ＤＣ特性を示すグラフである。 図１９Ａは、ハイブリッド常時オフ９００Ｖ電源スイッチの写真である。 図１９Ｂは、ハイブリッド常時オフ９００Ｖ電源スイッチの回路の表示図である。 図１９Ｃは、ハイブリッド常時オフ９００Ｖ電源スイッチの測定特性を示すグラフである。 図１９Ｄは、ハイブリッド常時オフ９００Ｖ電源スイッチの測定特性を示すグラフである。 図２０Ａは、ハイブリッド常時オフ９００Ｖ電源スイッチの回路図である。 図２０Ｂは、ハイブリッド常時オフ９００Ｖ電源スイッチの測定内部電圧を示すグラフである。 ＬＴＪＦＥＴの分散ドレイン抵抗の概略図である。 ＶＪＦＥＴの分散ドレイン抵抗の概略図である。 ラテラルドレイン層の異なるドーピングレベルに対する指の長さの関数として、ＶＪＦＥＴのバーチカルドレインの抵抗に対して正規化されたＬＴＪＦＥＴのラテラルドレイン層の抵抗を示すグラフである。 図２２Ａ〜図２２Ｈは、図９および図１０に述べられるようなモノリシック集積回路を作成するための方法を例示する。 図２３Ａ〜図２３Ｈは、図１２および図１３に述べられるようなモノリシック集積回路を作成するための方法を例示する。 図２４Ａ〜図２４Ｊは、図１５に述べられるようなモノリシック集積回路を作成するための方法を例示する。 図２５Ａ〜図２５Ｄは、図１７に述べられるようなモノリシック集積回路を作成するための方法を例示する。

Claims (90)

  1. 互いに対向する第１および第２の主要表面を有する基板と、
    該基板上の該第１の主要表面上の隔たっている位置にある第１および第２のジャンクション電界効果型トランジスタと
    を備えている、モノリシック集積回路であって、
    該第１および第２のジャンクション電界効果型トランジスタのそれぞれは、
    該基板の第１の主要表面上にあり、該基板の第１の主要表面と同一でない広がりを有するｎ型半導体材料のドレイン層であって、該ドレイン層を囲む該基板の部分は露出している、ドレイン層と、
    該ドレイン層上にあり、該基板の第１の主要表面と同一でない広がりを有するｎ型半導体材料のドリフト層であって、該ドレイン層の部分は露出しており、該ドリフト層は、該ドレイン層よりも低い導電性を有する、ドリフト層と、
    該ドリフト層上の隔たっている位置上にある１つ以上の***した領域であって、該１つ以上の***した領域のそれぞれは、該ドリフト層上のｎ型半導体材料のチャネル領域と該チャネル領域上のｎ型半導体のソース領域とを含み、該ソース領域の該半導体材料は、該チャネル層の導電性よりも高い導電性を有する、１つ以上の***した領域と、
    該１つ以上の***した領域と隣接し、該ドリフト層および該チャネル領域のｎ型材料と整流ジャンクションを形成している、該ドリフト層上のｐ型半導体材料のゲート領域と、
    該ゲート領域および該ソース領域上および該ドレイン層の露出した部分上のオーミックコンタクトと、
    該第１のジャンクション電界効果型トランジスタの該ソースのオーミックコンタクトと、該第２のジャンクション電界効果型トランジスタの該ゲートのオーミックコンタクトとの間の第１の電気接続と、
    該第１のジャンクション電界効果型トランジスタの該ドレインのオーミックコンタクトと、第２のジャンクション電界効果型トランジスタの該ソースのオーミックコンタクトとの間の第２の電気接続と
    を備えている、モノリシック集積回路。
  2. 前記ドレイン層、ドリフト層、ゲート領域、チャネル領域、およびソース領域のそれぞれの前記半導体材料は、少なくとも２ｅＶのＥＧを有する、請求項１に記載の集積回路。
  3. 前記ドレイン層、ドリフト層、ゲート領域、チャネル領域、およびソース領域のそれぞれの前記半導体材料は、ＳｉＣ、または、ＩＩＩ属窒素化合物半導体材料である、請求項２に記載の集積回路。
  4. 前記ドレイン層は、０．２〜５μｍの厚さを有し、前記ドリフト層は、０．５〜１０μｍの厚さを有し、前記チャネル領域は、０．２〜１．５μｍの厚さを有し、前記ソース領域は、０．２〜１．５μｍの厚さを有し、前記ゲート領域は、０．１μｍまたはそれ以上の厚さを有する、請求項１に記載の集積回路。
  5. 前記ドレイン層は、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有し、前記ドリフト層は、５ｘ１０１５〜５ｘ１０１７ｃｍ−３のドーパント濃度を有し、前記チャネル領域は、５ｘ１０１５〜５ｘ１０１７ｃｍ−３のドーパント濃度を有し、前記ソース領域は、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有し、前記ゲート領域は、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有する、請求項１に記載の集積回路。
  6. 前記基板は、半絶縁基板である、請求項１に記載の集積回路。
  7. 前記第２の電界効果型トランジスタは、前記ゲート領域に隣接し、該ゲート領域と電気的に通信する、前記ドリフト層上のｎ型半導体材料のショットキーチャネル領域と、該ショットキーチャネル領域とともに金属半導体整流ジャンクションを形成している、該ショットキーチャネル領域上の金属層とを備えているショットキージャンクションをさらに備え、該集積回路は、該ショットキー金属接触と、前記第１の電気接続との間の第３の電気接続をさらに備えている、請求項１に記載の集積回路。
  8. 前記ショットキーチャネル領域は、０．２〜１．５μｍの厚さ、および５ｘ１０１５〜５ｘ１０１７ｃｍ−３のドーパント濃度を有する、請求項１に記載の集積回路。
  9. 互いに対向する第１および第２の主要表面を有する基板と、
    該基板上の該第１の主要表面上にあるｐ型半導体材料のバッファ層と、
    ｎ型半導体材料のそれぞれが該バッファ層上で間隔を置いた関係にある、第１および第２の隔たっているチャネル領域であって、該第２のチャネル領域は、該バッファ層上のベース部分と上側部分とを含み、該ベース部分は、肩部を形成するように該上側部分を越えてラテラルに広がる、第１および第２の隔たっているチャネル領域と、
    該第１のチャネル領域と隣接し、該第１のチャネル領域と電気的に通信する、該バッファ層上のｎ型半導体材料のソース領域と、
    該第１のチャネル領域と該第２のチャネル領域との間の該バッファ層上の、該第１のチャネル領域および該第２のチャネル領域の両方と電気的に通信する、ｎ型半導体材料のソース／ドレイン領域であって、該ソース／ドレイン領域の一部は、該第２のチャネル領域の肩部部分とオーバーラップしている、ソース／ドレイン領域と、
    ドレイン領域であって、該ドレイン領域は、該バッファ層と直接的に接触しないように、該第２のチャネル領域の該肩部の上にある、ドレイン領域と、
    該第１のチャネル領域上の、該第１のチャネル領域と整流ジャンクションを形成しているｐ型半導体材料の第１のゲート領域と、
    該第２のチャネル領域のトップ部分の上側の表面上の、該第２のチャネル領域と整流ジャンクションを形成しているｐ型半導体材料の第２のゲート領域と、
    該ソース領域、該第１および第２のゲート領域、該ソース／ドレイン領域、および該ドレイン領域上のオーミックコンタクトと
    を備えている、モノリシック集積回路。
  10. 前記バッファ層は、少なくとも０．１μｍの厚さを有し、前記第１および第２のチャネル領域のそれぞれは、０．２〜１．５μｍの厚さを有し、前記ソース、ソース／ドレイン、およびドレイン領域のそれぞれは、少なくとも０．１μｍの厚さを有し、前記第１および第２のゲート領域のそれぞれは、０．２〜１．５μｍ以上の厚さを有する、請求項９に記載の集積回路。
  11. 前記バッファ層は、１ｘ１０１５〜１ｘ１０１７ｃｍ−３のドーパント濃度を有し、前記第１および第２のチャネル領域のそれぞれは、５ｘ１０１５〜２ｘ１０１７ｃｍ−３のドーパント濃度を有し、前記ソース、ソース／ドレイン、およびドレイン領域のそれぞれは、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有し、前記第１および第２のゲート領域のそれぞれは、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有する、請求項９に記載の集積回路。
  12. 前記基板は、半絶縁基板である、請求項９に記載の集積回路。
  13. 前記第２のチャネル領域は、前記第１のチャネル領域よりも大きい厚さを有する、請求項９に記載の集積回路。
  14. 前記第２のゲート接触と前記ソース／ドレイン接触との間の電気接続をさらに備えている、請求項９に記載の集積回路。
  15. 前記第２のゲート領域と前記ソース領域との間の電気接続をさらに備えている、請求項９に記載の集積回路。
  16. 前記ドレイン領域は、前記第２のゲート領域からラテラルに間隔を置かれ、前記第２のチャネル領域の前記トップ部分にラテラルドリフト領域を形成している、請求項９に記載の集積回路。
  17. 前記バッファ層、ドレイン領域、ソース／ドレイン領域、ドリフト層、第１および第２のゲート領域、第１および第２のチャネル領域、およびソース領域のそれぞれの前記半導体材料は、少なくとも２ｅＶのＥＧを有する、請求項９に記載の集積回路。
  18. 前記バッファ層、ドレイン領域、ソース／ドレイン領域、ドリフト層、第１および第２のゲート領域、第１および第２のチャネル領域、およびソース領域のそれぞれの前記半導体材料は、ＳｉＣまたはＩＩＩ属窒素化合物半導体材料である、請求項１７に記載の集積回路。
  19. 第１のバーチカルチャネルＪＦＥＴを含む集積回路であって、
    該第１のバーチカルチャネルＪＦＥＴは、
    互いに対向する第１および第２の表面を有する基板と、
    該基板の該第１の表面上の、ｎ型半導体材料のドレイン層と、
    前記ドレイン層上にあり、該ドレイン層と同一でない広がりを有するｎ型半導体材料のドリフト層であり、該ドレイン層の部分は露出しており、該ドリフト層は、該ドレイン層よりも低い導電性を有する、ドリフト層と、
    該ドリフト層上のｎ型半導体材料のチャネル領域と該チャネル領域上のｎ型半導体のソース領域とを含む１つ以上の***した領域であって、該ソース領域の該材料は、該チャネル領域の導電性よりも高い導電性を有する、１つ以上の***した領域と、
    該１つ以上の***した領域と隣接し、該ドリフト層および該チャネル領域と整流ジャンクションを形成する、該ドリフト層上のｐ型半導体材料のゲート領域と、
    該ゲート領域および該ソース領域上および該ドレイン層の露出した部分上のオーミックコンタクトと
    を備えている、第１のバーチカルチャネルＪＦＥＴと、
    該第１のバーチカルチャネルＪＦＥＴから隔たっている第２のバーチカルチャネルＪＦＥＴであって、
    該第２のバーチカルチャネルＪＦＥＴは、
    互いに対向する第１および第２の主要表面を有するｎ型半導体材料の基板と、
    該基板の該第１の主要表面上のｎ型半導体材料のドレイン層と、
    該ドレイン層上のｎ型半導体材料のドリフト層であって、該ドリフト層は、該ドレイン層よりも低い導電性を有する、ドリフト層と、
    該ドリフト層上のｎ型半導体材料のチャネル領域と該チャネル領域上のｎ型半導体のソース領域とを含む１つ以上の***した領域であって、該ソース領域の該材料は、該チャネル領域の導電性よりも高い導電性を有する、１つ以上の***した領域と、
    該１つ以上の***した領域と隣接し、該ドリフト層および該チャネル領域と整流ジャンクションを形成する、該ドリフト層上のｐ型半導体材料のゲート領域と、
    該ゲートおよびソース領域上および該基板の該第２の主要表面上のオーミックコンタクトと
    を備えている、第２のバーチカルチャネルＪＦＥＴと、
    該第１のバーチカルチャネルＪＦＥＴの該ドレインオーミックコンタクトと該第２のバーチカルチャネルＪＦＥＴの該ソースオーミックコンタクトとの間の第１の電気接続と、
    該第１のバーチカルチャネルＪＦＥＴの該ソースオーミックコンタクトと該第２のバーチカルチャネルＪＦＥＴの該ゲートオーミックコンタクトとの間の第２の電気接続と
    を備えている、集積回路。
  20. 前記第１のバーチカルチャネルＪＦＥＴに対して、前記ドレイン層は、０．２〜５μｍの厚さを有し、前記ドリフト層は、０．５〜１０μｍの厚さを有し、前記チャネル領域は、０．２〜１．５μｍの厚さを有し、前記ソース領域は、０．２〜１．５μｍの厚さを有し、前記ゲート領域は、０．１μｍ以上の厚さを有する、請求項１９に記載の集積回路。
  21. 前記第１のバーチカルチャネルＪＦＥＴに対して、前記ドレイン層は、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有し、前記ドリフト層は、５ｘ１０１５〜５ｘ１０１７ｃｍ−３のドーパント濃度を有し、前記チャネル領域は、５ｘ１０１５〜５ｘ１０１７ｃｍ−３を有し、前記ソース領域は、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有し、前記ゲート領域は、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有する、請求項１９に記載の集積回路。
  22. 前記第１のバーチカルチャネルＪＦＥＴに対して、前記基板は、半絶縁基板である、請求項１９に記載の集積回路。
  23. 前記第２のバーチカルチャネルＪＦＥＴに対して、前記ドレイン層は、０．５〜１μｍの厚さを有し、前記ドリフト層は、５〜３５０μｍの厚さを有し、前記チャネル領域は、０．２〜１．５μｍの厚さを有し、前記ソース領域は、０．２〜１．５μｍの厚さを有し、前記ゲート領域は、０．１μｍ以上の厚さを有する、請求項１９に記載の集積回路。
  24. 前記第２のバーチカルチャネルＪＦＥＴに対して、前記ドレイン層は、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有し、前記ドリフト層は、２ｘ１０１４〜２ｘ１０１６ｃｍ−３のドーパント濃度を有し、前記チャネル領域は、５ｘ１０１５〜５ｘ１０１７ｃｍ−３のドーパント濃度を有し、前記ソース領域は、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有し、前記ゲート領域は、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有する、請求項１９に記載の集積回路。
  25. 前記第２のバーチカルチャネルＪＦＥＴに対して、前記基板は、１ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有するｎ型基板である、請求項１９に記載の集積回路。
  26. 前記第２のバーチカルチャネルＪＦＥＴは、前記ゲート領域に隣接し、該ゲート領域と電気的に通信する、前記ドリフト層上のｎ型半導体材料のショットキーチャネル領域と、ショットキーチャネル領域とともに金属半導体整流ジャンクションを形成している、前記ショットキーチャネル領域上の金属層とを備えているショットキージャンクションをさらに備え、前記集積回路は、ショットキー金属接触と、前記第１の電気接続との間の第３の電気接続をさらに備えている、請求項１９に記載の集積回路。
  27. 前記ショットキーチャネル領域は、０．２〜１．５μｍの厚さ、および５ｘ１０１５〜５ｘ１０１７ｃｍ−３のドーパント濃度を有する、請求項１９に記載の集積回路。
  28. 前記第１および第２のバーチカルチャネルＪＦＥＴのそれぞれに対して、前記ドレイン層、ドリフト層、チャネル領域、ソース領域、およびゲート領域のそれぞれの前記半導体材料は、少なくとも２ｅＶのＥＧを有する、請求項１９に記載の集積回路。
  29. 前記第１および第２のバーチカルチャネルＪＦＥＴのそれぞれに対して、前記ドレイン層、ドリフト層、チャネル領域、ソース領域、およびゲート領域のそれぞれの前記半導体材料は、ＳｉＣまたはＩＩＩ属窒素化合物半導体材料である、請求項２８に記載の集積回路。
  30. ディスクリートラテラルチャネルＪＦＥＴであって、
    該ディスクリートラテラルチャネルＪＦＥＴは、
    互いに対向する第１および第２の主要表面を有する基板と、
    該基板の該第１の主要表面上の、ｐ型半導体材料のバッファ層と、
    それぞれが該バッファ層上で間隔を置いた関係にあるｎ型半導体材料の、ディスクリートソースおよびドレイン領域と、
    該ソースおよびドレイン領域の間の該バッファ層上の、該ソースおよびドレイン領域のそれぞれと電気的に通信する、ｎ型半導体材料のチャネル領域と、
    該チャネル領域上の、該チャネル領域と整流ジャンクションを形成しているｐ型半導体材料のゲート領域と、
    該ソース、ゲート、およびドレイン領域上のオーミックコンタクトと
    を備えている、ディスクリートラテラルチャネルＪＦＥＴと、
    ディスクリートバーチカルチャネルＪＦＥＴであって、
    該ディスクリートバーチカルチャネルＪＦＥＴは、
    互いに対向する第１および第２の主要表面を有するｎ型半導体材料の基板と、
    該基板の該第１の主要表面上の、ｎ型半導体材料のドレイン層と、
    該ドレイン層上のｎ型半導体材料のドリフト層であって、該ドリフト層は、該ドレイン層よりも低い導電性を有する、ドリフト層と、
    該ドリフト層上のｎ型半導体材料のチャネル領域と該チャネル領域上のｎ型半導体のソース領域とをそれぞれが含む１つ以上の隔たっている***した領域であって、該ソース領域の該材料は、該チャネル領域の導電性よりも高い導電性を有する、１つ以上の隔たっている***した領域と、
    該１つ以上の***した領域と隣接し、該ドリフト層および該チャネル領域と整流ジャンクションを形成している、該ドリフト層上のｐ型半導体材料のゲート領域と、
    該ゲートおよびソース領域上、および該基板の該第２の主要表面上のオーミックコンタクトと
    を備えている、ディスクリートバーチカルチャネルＪＦＥＴと、
    該ラテラルチャネルＪＦＥＴの該ドレインオーミックコンタクトと該バーチカルチャネルＪＦＥＴの該ソースオーミックコンタクトとの間の第１電気接続と、
    該ラテラルチャネルＪＦＥＴの該ソースオーミックコンタクトと該バーチカルチャネルＪＦＥＴの該ゲートオーミックコンタクトとの間の第２電気接続と
    を備えている、集積回路。
  31. 前記ラテラルチャネルＪＦＥＴに対して、前記バッファ層は、少なくとも０．１μｍの厚さを有し、前記チャネル領域は、０．２〜１．５μｍの厚さを有し、前記ソースおよびドレイン領域のそれぞれは、少なくとも０．１μｍの厚さを有し、前記ゲート領域は、０．２〜１．５μｍ以上の厚さを有する、請求項３０に記載の集積回路。
  32. 前記ラテラルチャネルＪＦＥＴに対して：前記バッファ層は、１ｘ１０１５〜１ｘ１０１７ｃｍ−３のドーパント濃度を有し、前記チャネル領域は、５ｘ１０１５〜２ｘ１０１７ｃｍ−３のドーパント濃度を有し、前記ソースおよびドレイン領域のそれぞれは、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有し、前記ゲート領域は、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有する、請求項３０に記載の集積回路。
  33. 前記ラテラルチャネルＪＦＥＴに対して、前記基板は、半絶縁基板である、請求項３０に記載の集積回路。
  34. 前記バーチカルチャネルＪＦＥＴに対して、前記ドレイン層は、０．５〜１μｍの厚さを有し、前記ドリフト層は、５〜３５０μｍの厚さを有し、前記チャネル領域は、０．２〜１．５μｍの厚さを有し、前記ソース領域は、０．２〜１．５μｍの厚さを有し、前記ゲート領域は、０．１μｍ以上の厚さを有する、請求項３０に記載の集積回路。
  35. 前記バーチカルチャネルＪＦＥＴに対して：前記ドレイン層は、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有し、前記ドリフト層は、２ｘ１０１４〜２ｘ１０１６ｃｍ−３のドーパント濃度を有し、前記チャネル領域は、５ｘ１０１５〜５ｘ１０１７ｃｍ−３のドーパント濃度を有し、前記ソース領域は、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有し、前記ゲート領域は、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有する、請求項３０に記載の集積回路。
  36. 前記バーチカルチャネルＪＦＥＴに対して、前記基板は、１ｘ１０１８ｃｍよりも大きいドーパント濃度を有するｎ型基板である、請求項３０に記載の集積回路。
  37. 前記ラテラルチャネルＪＦＥＴに対して、前記バッファ層、ドレイン領域、ソース領域、ゲート領域、およびチャネル領域のそれぞれの前記半導体材料は、少なくとも２ｅＶのＥＧを有する、請求項３０に記載の集積回路。
  38. 前記ラテラルチャネルＪＦＥＴに対して、前記バッファ層、ドレイン領域、ソース領域、ゲート領域、およびチャネル領域のそれぞれの前記半導体材料は、ＳｉＣまたはＩＩＩ属窒素化合物半導体材料である、請求項３７に記載の集積回路。
  39. 前記バーチカルチャネルＪＦＥＴに対して、前記ドレイン層、ドリフト層、チャネル領域、ソース領域、およびゲート領域のそれぞれの前記半導体材料は、少なくとも２ｅＶのＥＧを有する、請求項３０に記載の集積回路。
  40. 前記バーチカルチャネルＪＦＥＴに対して、前記ドレイン層、ドリフト層、チャネル領域、ソース領域、およびゲート領域のそれぞれの前記半導体材料は、ＳｉＣまたはＩＩＩ属窒素化合物半導体材料である、請求項３９に記載の集積回路。
  41. 互いに対向する第１および第２の主要表面を有する基板と、
    該基板の該第１の主要表面上の、ｐ型半導体材料のバッファ層と、
    該バッファ層上のｎ型半導体材料のチャネル層と、
    該チャネル層上で間隔を置いた関係にある、ｎ型半導体材料の隔たっている該ソース領域および該ドレイン領域と、
    該ソース領域と該ドレイン領域との間の該チャネル層上の、該ソース領域および該ドレイン領域のそれぞれから間隔を置いたｎ型半導体材料のソース／ドレイン領域と、
    該ソース領域と該ソース／ドレイン領域との間の該チャネル層内で形成され、該チャネル層と整流ジャンクションを形成しているｐ型半導体材料の第１ゲート領域と、
    該ソース／ドレイン領域と該ドレイン領域との間の該チャネル層内で形成され、該チャネル層と整流ジャンクションを形成しているｐ型半導体材料の第２のゲート領域と、
    該ソース領域、該第１および第２のゲート領域、該ソース／ドレイン領域、および該ドレイン領域上のオーミックコンタクトと
    を備えている、モノリシックラテラルチャネルジャンクション電界効果型トランジスタ（ＪＦＥＴ）。
  42. 前記バッファ層は、少なくとも０．１μｍの厚さを有し、前記チャネル層は、０．３〜１．５μｍの厚さを有し、前記ソース、ソース／ドレイン、およびドレイン領域のそれぞれは、０．２〜１．５μｍの厚さを有し、前記第１および第２のゲート領域のそれぞれは、０．１μｍまたはそれ以上の厚さを有する、請求項４１に記載のトランジスタ。
  43. 前記バッファ層は、１ｘ１０１５〜１ｘ１０１７ｃｍ−３のドーパント濃度を有し、前記チャネル領域は、５ｘ１０１５〜５ｘ１０１７ｃｍ−３のドーパント濃度を有し、前記ソース、ソース／ドレイン、およびドレイン領域のそれぞれは、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有し、前記第１および第２のゲート領域のそれぞれは、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有する、請求項４１に記載のトランジスタ。
  44. 前記基板は、半絶縁基板である、請求項４１に記載のトランジスタ。
  45. 前記ソース／ドレインオーミックコンタクトと前記第２のゲート領域との間の電気接続をさらに備えている、請求項４１に記載のトランジスタ。
  46. 前記ソースオーミックコンタクトと前記第２のゲート領域との間の電気接続をさらに備えている、請求項４１に記載のトランジスタ。
  47. 前記ドレイン領域は、前記第２のゲート領域からラテラルに間隔を置かれ、前記第２のゲート領域と前記ドレイン領域との間の前記チャネル層にラテラルドリフト領域を形成している、請求項４１に記載のトランジスタ。
  48. 前記ラテラルチャネルＪＦＥＴに対して、前記バッファ層、ドレイン領域、ソース／ドレイン領域、ソース領域、第１および第２のゲート領域、およびチャネル層のそれぞれの前記半導体材料は、少なくとも２ｅＶのＥＧを有する、請求項４１に記載のトランジスタ。
  49. 前記ラテラルチャネルＪＦＥＴに対して、前記バッファ層、ドレイン領域、ソース／ドレイン領域、ソース領域、第１および第２のゲート領域、およびチャネル層のそれぞれの前記半導体材料は、ＳｉＣまたはＩＩＩ属窒素化合物半導体材料である、請求項４８に記載のトランジスタ。
  50. ディスクリートラテラルチャネルＪＦＥＴを含む集積回路であって、
    該ディスクリートラテラルチャネルＪＦＥＴは、
    互いに対向する第１および第２の主要表面を有する基板と、
    該基板の該第１の表面上の、ｐ型半導体材料のバッファ層と、
    該バッファ層上のｎ型半導体材料のチャネル層と、
    該チャネル層上で間隔を置いた関係にある、ｎ型半導体材料の隔たっているソースおよびドレイン領域と、
    該ソース領域と該ドレイン領域との間の該チャネル層内で形成され、該チャネル層と整流ジャンクションを形成しているｐ型半導体材料のゲート領域と、
    該ソース領域、該ゲート領域、および該ドレイン領域上のオーミックコンタクトと
    を備えている、ディスクリートラテラルＪＦＥＴと、
    ディスクリートバーチカルチャネルＪＦＥＴであって、
    該ディスクリートバーチカルチャネルＪＦＥＴは、
    互いに対向する第１および第２の主要表面を有するｎ型半導体材料の基板と、
    該基板の該第１の主要表面上の、ｎ型半導体材料のドレイン層と、
    該ドレイン層上のｎ型半導体材料のドリフト層であって、該ドリフト層は、該ドレイン層よりも低い導電性を有する、ドリフト層と、
    該ドリフト層上のｎ型半導体材料のチャネル領域と該チャネル領域上のｎ型半導体のソース領域とをそれぞれが含む１つ以上の隔たっている***した領域であって、該ソース領域の該材料は、該チャネル領域の導電性よりも高い導電性を有する、１つ以上の隔たっている***した領域と、
    該１つ以上の***した領域と隣接し、該ドリフト層および該チャネル領域と整流ジャンクションを形成している、該ドリフト層上のｐ型半導体材料のゲート領域と、
    該ゲートおよびソース領域上および、該基板の該第２の主要表面上のオーミックコンタクトと
    を備えている、ディスクリートバーチカルチャネルＪＦＥＴと、
    該ラテラルチャネルＪＦＥＴの該ソースオーミックコンタクトと該バーチカルチャネルＪＦＥＴの該ゲートオーミックコンタクトとの間の第１電気接続と、
    該ラテラルチャネルＪＦＥＴの該ドレインオーミックコンタクトと該バーチカルチャネルＪＦＥＴの該ソースオーミックコンタクトとの間の第２電気接続と
    を備えている、集積回路。
  51. 前記ラテラルチャネルＪＦＥＴに対して、前記バッファ層は、少なくとも０．１μｍの厚さを有し、前記チャネル層は、０．３〜１．５μｍの厚さを有し、前記ソース、ソース／ドレイン、およびドレイン領域のそれぞれは、０．２〜１．５μｍの厚さを有し、前記第１および第２のゲート領域のそれぞれは、０．１μｍまたはそれ以上の厚さを有する、請求項５０に記載の集積回路。
  52. 前記ラテラルチャネルＪＦＥＴに対して、前記バッファ層は、１ｘ１０１５〜１ｘ１０１７ｃｍ−３のドーパント濃度を有し、前記チャネル層は、５ｘ１０１５〜５ｘ１０１７ｃｍ−３のドーパント濃度を有し、前記ソース、ソース／ドレイン、およびドレイン領域のそれぞれは、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有し、前記第１および第２のゲート領域のそれぞれは、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有する、請求項５０に記載の集積回路。
  53. 前記ラテラルチャネルＪＦＥＴに対して、前記基板は、半絶縁基板である、請求項５０に記載の集積回路。
  54. 前記バーチカルチャネルＪＦＥＴに対して、前記ドレイン層は、０．５〜１μｍの厚さを有し、前記ドリフト層は、５〜３５０μｍの厚さを有し、前記チャネル領域は、０．２〜１．５μｍの厚さを有し、前記ソース領域は、０．２〜１．５μｍの厚さを有し、前記ゲート領域は、０．１μｍ以上の厚さを有する、請求項５０に記載の集積回路。
  55. 前記バーチカルチャネルＪＦＥＴに対して：前記ドレイン層は、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有し、前記ドリフト層は、２ｘ１０１４〜２ｘ１０１６ｃｍ−３のドーパント濃度を有し、前記チャネル領域は、５ｘ１０１５〜５ｘ１０１７ｃｍ−３のドーパント濃度を有し、前記ソース領域は、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有し、前記ゲート領域は、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有する、請求項５０に記載の集積回路。
  56. 前記バーチカルチャネルＪＦＥＴに対して、前記基板は、１ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有するｎ型基板である、請求項５０に記載の集積回路。
  57. 前記ラテラルチャネルＪＦＥＴに対して、前記バッファ層、ドレイン領域、ソース領域、ゲート領域、およびチャネル層のそれぞれの前記半導体材料は、少なくとも２ｅＶのＥＧを有する、請求項５０に記載の集積回路。
  58. 前記半導体材料は、ＳｉＣまたはＩＩＩ属窒素化合物半導体材料である、請求項５７に記載の集積回路。
  59. 前記バーチカルチャネルＪＦＥＴに対して、前記ドレイン層、ドリフト層、チャネル領域、ソース領域、およびゲート領域のそれぞれの前記半導体材料は、少なくとも２ｅＶのＥＧを有する、請求項５０に記載の集積回路。
  60. 前記半導体材料は、ＳｉＣまたはＩＩＩ属窒素化合物半導体材料である、請求項５９に記載の集積回路。
  61. ラテラルジャンクション電界効果型トランジスタおよびバーチカルジャンクション電界効果型トランジスタを備えているモノリシック集積回路であって、
    該ラテラルジャンクション電界効果型トランジスタは、
    ドリフト層の第１の主要表面の部分に形成されるｐ型半導体材料のバッファ層と、
    該バッファ層上にあり、該バッファ層と同一でない広がりを有するｎ型半導体材料のチャネル層であり、該バッファ層の部分は露出している、チャネル層と、
    該チャネル層上で間隔を置いた関係にある、ｎ型半導体材料の隔たっているソース領域およびドレイン領域と、
    該ソース領域と該ドレイン領域との間の該チャネル層内で形成され、該チャネル層と整流ジャンクションを形成しているｐ型半導体材料のゲート領域と、
    該ソース領域、該ゲート領域、該ドレイン領域、および該バッファ層の該露出した部分上のオーミックコンタクトと
    を備え、
    該バーチカルジャンクション電界効果型トランジスタは、
    該ドリフト層の該第１の主要表面上の、該バッファ層からラテラルに間隔を置かれたｎ型半導体材料のチャネル層と、
    該チャネル層上で間隔を置いた関係にある、ｎ型半導体材料の１つ以上の隔たっているソース領域と、
    該チャネル層に形成され、該１つ以上の***した領域と隣接し、該チャネル領域と整流ジャンクションを形成する、ｐ型半導体材料のゲート領域と、
    該ゲートおよびソース領域上のオーミックコンタクトと
    を備え、
    該ドリフト層は、基板の第１の主要表面上にあるｎ型半導体材料のドレイン層上にあり、電気接続は、該基板の該第１の主要表面と互いに対向する該基板の第２の主要表面上にある
    モノリシック集積回路。
  62. 前記ドレイン層は、０．５〜１μｍの厚さを有し、前記ドリフト層は、５〜３５０μｍの厚さを有する、請求項６１に記載の集積回路。
  63. 前記ドレイン層は、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有し、前記ドリフト層は、２ｘ１０１４〜２ｘ１０１６ｃｍ−３のドーパント濃度を有する、請求項６１に記載の集積回路。
  64. 前記基板は、１ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有するｎ型基板である、請求項６１に記載の集積回路。
  65. 前記ラテラルジャンクション電界効果型トランジスタに対して、前記チャネル領域は、０．２〜１．５μｍの厚さを有し、前記ソースおよびドレイン領域のそれぞれは、０．２〜１．５μｍの厚さを有し、前記ゲート領域およびバッファ層のそれぞれは、０．１μｍ以上の厚さを有する、請求項６１に記載の集積回路。
  66. 前記ラテラルジャンクション電界効果型トランジスタに対して、前記チャネル領域は、５ｘ１０１５〜５ｘ１０１７ｃｍ−３のドーパント濃度を有し、前記ソース領域は、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有し、前記ゲート領域およびバッファ層のそれぞれは、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有する、請求項１に記載の集積回路。
  67. 前記ラテラルチャネルＪＦＥＴの前記ソース接触と前記バーチカルチャネルＪＦＥＴの前記ゲート接触との間の第１の電気接続と、
    前記ラテラルチャネルＪＦＥＴの前記ゲート層接触と前記バッファ層接触との間の第２の電気接続と、
    前記ラテラルチャネルＪＦＥＴの前記ドレイン接触と前記バーチカルチャネルＪＦＥＴの前記ソース接触との間の第３の電気接続と
    をさらに備えている請求項６１に記載の集積回路。
  68. 前記ドリフト層に形成され前記ラテラルジャンクション電界効果型トランジスタの周りを囲む、１つ以上のｐ型半導体材料のリングをさらに備えている、請求項６１に記載の***回路。
  69. 前記ドリフト層に形成され前記バーチカルジャンクション電界効果型トランジスタの周りを囲む、１つ以上のｐ型半導体材料のリングをさらに備えている、請求項６１に記載の集積回路。
  70. 前記ラテラルジャンクション電界効果型トランジスタに対して、前記バッファ層、ドレイン領域、ソース領域、ゲート領域、およびチャネル層のそれぞれの前記半導体材料は、少なくとも２ｅＶのＥＧを有する、請求項６１に記載の集積回路。
  71. 前記ラテラルジャンクション電界効果型トランジスタに対して、前記バッファ層、ドレイン領域、ソース領域、ゲート領域、およびチャネル層のそれぞれの前記半導体材料は、ＳｉＣまたはＩＩＩ属窒素化合物半導体材料である、請求項７０に記載の集積回路。
  72. 前記バーチカルジャンクション電界効果型トランジスタに対して、前記チャネル層、ソース領域、およびゲート領域のそれぞれの前記半導体材料は、少なくとも２ｅＶのＥＧを有する、請求項６１に記載の集積回路。
  73. 前記バーチカルジャンクション電界効果型トランジスタに対して、前記チャネル層、ソース領域、およびゲート領域のそれぞれの前記半導体材料は、ＳｉＣまたはＩＩＩ属窒素化合物半導体材料である、請求項７２に記載の集積回路。
  74. 前記ドリフト層および前記ドレイン層のそれぞれの前記半導体材料は、少なくとも２ｅＶのＥＧを有する、請求項６１に記載の集積回路。
  75. 前記ドリフト層および前記ドレイン層のそれぞれの前記半導体材料は、ＳｉＣまたはＩＩＩ属窒素化合物半導体材料である、請求項７４に記載の集積回路。
  76. ラテラルジャンクション電界効果型トランジスタおよびバーチカルジャンクション電界効果型トランジスタを備えているモノリシック集積回路であって、
    該ラテラルジャンクション電界効果型トランジスタは、
    ドリフト層の第１の主要表面の部分に形成されるｐ型半導体材料のバッファ層と、
    該バッファ層上にあり、該バッファ層と同一でない広がりを有するｎ型半導体材料のチャネル層であり、該バッファ層の部分は露出している、チャネル層と、
    隔たっているソース領域およびドレイン領域であって、該ソース領域および該ドレイン領域のそれぞれは、該チャネル層上で間隔を置いた関係にあるｎ型半導体材料である、隔たっているソース領域およびドレイン領域と、
    該ソース領域と該ドレイン領域との間の該チャネル層上の、該チャネル層と金属半導体整流ジャンクションを形成している金属層と、
    該ソース領域、該ドレイン領域、および該バッファ層の該露出した部分上のオーミックコンタクトと
    を備え、
    該バーチカルジャンクション電界効果型トランジスタは、
    該ドリフト層の該第１の主要表面上の、該バッファ層からラテラルに間隔を置かれた１つ以上の***した領域であって、該***した領域のそれぞれは、
    該ドリフト層の該第１の主要表面上の、該ラテラルジャンクション電界効果型トランジスタの該バッファ層から間隔を置いたｎ型半導体材料のチャネル層と、
    該チャネル領域上のｎ型半導体材料のソース領域と
    を備える、***した領域と、
    該ドリフト層上で該１つ以上の***した領域に隣接し、該ドリフト層および該チャネル領域と金属半導体整流ジャンクションを形成している金属層と、
    該ソース領域上のオーミックコンタクトと
    を備え、
    該ドリフト層は、基板の第１の主要表面上にあるｎ型半導体材料の層上にあり、電気接続は、該基板の該第１の主要表面と互いに対向する該基板の第２の主要表面上にある、モノリシック集積回路。
  77. 前記ドレイン層は、０．５〜１μｍの厚さを有し、前記ドリフト層は、５〜３５０μｍの厚さを有する、請求項７６に記載の集積回路。
  78. 前記ドレイン層は、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有し、前記ドリフト層は、２ｘ１０１４〜２ｘ１０１６ｃｍ−３のドーパント濃度を有する、請求項７６に記載の集積回路。
  79. 前記基板は、１ｘ１０１８ｃｍよりも大きいドーパント濃度を有するｎ型基板である、請求項７６に記載の集積回路。
  80. 前記ラテラルジャンクション電界効果型トランジスタに対して、前記チャネル領域は、０．２〜１．５μｍの厚さを有し、前記ソースおよびドレイン領域のそれぞれは、０．２〜１．５μｍの厚さを有し、前記ゲート領域およびバッファ層のそれぞれは、０．１μｍ以上の厚さを有する、請求項７６に記載の集積回路。
  81. 前記ラテラルジャンクション電界効果型トランジスタに対して、前記チャネル領域は、５ｘ１０１５〜５ｘ１０１７ｃｍ−３のドーパント濃度を有し、前記ソース領域は、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有し、前記ゲート領域およびバッファ層のそれぞれは、５ｘ１０１８ｃｍ−３よりも大きいドーパント濃度を有する、請求項７６に記載の集積回路。
  82. 前記ラテラルジャンクション電界効果型トランジスタの前記ソース接触と前記バーチカルジャンクション電界効果型トランジスタの前記金属層との間の第１の電気接続と、
    前記ラテラルジャンクション電界効果型トランジスタの前記金属層と前記バッファ接触との間の第２の電気接続と、
    前記ラテラルジャンクション電界効果型トランジスタの前記ドレイン接触と前記バーチカルジャンクション電界効果型トランジスタの前記ソース接触との間の第３の電気接続と
    をさらに備えている、請求項７６に記載の集積回路。
  83. 前記ドリフト層に形成され前記ラテラルジャンクション電界効果型トランジスタ周りを囲む、１つ以上のｐ型半導体材料のリングをさらに備えている、請求項７６に記載の集積回路。
  84. 前記ドリフト層に形成され前記バーチカルチャネルジャンクション電界効果型トランジスタの周りを囲む、１つ以上のｐ型半導体材料のリングをさらに備えている、請求項７６に記載の集積回路。
  85. 前記ラテラルジャンクション電界効果型トランジスタに対して、前記バッファ層、ドレイン領域、ソース領域、ゲート領域、およびチャネル層のそれぞれの前記半導体材料は、少なくとも２ｅＶのＥＧを有する、請求項７６に記載の集積回路。
  86. 前記ラテラルジャンクション電界効果型トランジスタに対して、前記バッファ層、ドレイン領域、ソース領域、ゲート領域、およびチャネル層のそれぞれの前記半導体材料は、ＳｉＣまたはＩＩＩ属窒素化合物半導体材料である、請求項８５に記載の集積回路。
  87. 前記バーチカルジャンクション電界効果型トランジスタに対して、前記チャネル層、ソース領域、およびゲート領域のそれぞれの前記半導体材料は、少なくとも２ｅＶのＥＧを有する、請求項７６に記載の集積回路。
  88. 前記バーチカルジャンクション電界効果型トランジスタに対して、前記チャネル層、ソース領域、およびゲート領域のそれぞれの前記半導体材料は、ＳｉＣまたはＩＩＩ属窒素化合物半導体材料である、請求項８７に記載の集積回路。
  89. 前記ドリフト層および前記ドレイン層のそれぞれの前記半導体材料は、少なくとも２ｅＶのＥＧを有する、請求項７６に記載の集積回路。
  90. 前記ドリフト層および前記ドレイン層のそれぞれの前記半導体材料は、ＳｉＣまたはＩＩＩ属窒素化合物半導体材料である、請求項８９に記載の集積回路。
JP2007544421A 2004-12-01 2005-11-30 ワイドバンドギャップ半導体における常時オフ集積ｊｆｅｔ電源スイッチおよび作成方法 Expired - Fee Related JP5349799B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/000,222 2004-12-01
US11/000,222 US7202528B2 (en) 2004-12-01 2004-12-01 Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making
PCT/US2005/042982 WO2006060337A2 (en) 2004-12-01 2005-11-30 Normally-off integrated jfet power switches in wide bandgap semiconductors and methods of making

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012161908A Division JP5647191B2 (ja) 2004-12-01 2012-07-20 ワイドバンドギャップ半導体における常時オフ集積ｊｆｅｔ電源スイッチおよび作成方法

Publications (3)

Publication Number Publication Date
JP2008522436A true JP2008522436A (ja) 2008-06-26
JP2008522436A5 JP2008522436A5 (ja) 2008-12-25
JP5349799B2 JP5349799B2 (ja) 2013-11-20

Family

ID=36570005

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007544421A Expired - Fee Related JP5349799B2 (ja) 2004-12-01 2005-11-30 ワイドバンドギャップ半導体における常時オフ集積ｊｆｅｔ電源スイッチおよび作成方法
JP2012161908A Expired - Fee Related JP5647191B2 (ja) 2004-12-01 2012-07-20 ワイドバンドギャップ半導体における常時オフ集積ｊｆｅｔ電源スイッチおよび作成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012161908A Expired - Fee Related JP5647191B2 (ja) 2004-12-01 2012-07-20 ワイドバンドギャップ半導体における常時オフ集積ｊｆｅｔ電源スイッチおよび作成方法

Country Status (9)

Country Link
US (2) US7202528B2 (ja)
EP (1) EP1829113B1 (ja)
JP (2) JP5349799B2 (ja)
KR (2) KR101260082B1 (ja)
CN (1) CN101124678B (ja)
AU (1) AU2005312067B2 (ja)
CA (3) CA2793067C (ja)
NZ (1) NZ555629A (ja)
WO (1) WO2006060337A2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009540771A (ja) * 2006-06-13 2009-11-19 ディーエスエム ソリューションズ，インコーポレイテッド ４端子ｊｆｅｔデバイスを有する回路構成
JP2010532920A (ja) * 2007-07-06 2010-10-14 セミサウス ラボラトリーズ， インコーポレーテッド ワイドバンドギャップ半導体における常時オフ集積ｊｆｅｔ電源スイッチおよび作成方法
JP2012508455A (ja) * 2008-11-05 2012-04-05 セミサウス ラボラトリーズ， インコーポレーテッド スロープの側壁を有する垂直接合型電界効果トランジスタ、及びその製造方法
US8264003B2 (en) 2006-03-20 2012-09-11 International Rectifier Corporation Merged cascode transistor
JP2014187059A (ja) * 2013-03-21 2014-10-02 Toshiba Corp 半導体装置
JP2015008431A (ja) * 2013-06-25 2015-01-15 株式会社東芝 半導体装置
JP6096932B2 (ja) * 2013-11-26 2017-03-15 シャープ株式会社 半導体装置
JP2022044813A (ja) * 2016-07-14 2022-03-17 ハイペリオン セミコンダクターズ オサケユイチア 半導体論理素子および論理回路

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898047B2 (en) * 2003-03-03 2011-03-01 Samsung Electronics Co., Ltd. Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices
US7112860B2 (en) 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US7119380B2 (en) * 2004-12-01 2006-10-10 Semisouth Laboratories, Inc. Lateral trench field-effect transistors in wide bandgap semiconductor materials, methods of making, and integrated circuits incorporating the transistors
US7274083B1 (en) * 2006-05-02 2007-09-25 Semisouth Laboratories, Inc. Semiconductor device with surge current protection and method of making the same
US8269262B2 (en) * 2006-05-02 2012-09-18 Ss Sc Ip Llc Vertical junction field effect transistor with mesa termination and method of making the same
US20080197422A1 (en) * 2007-02-20 2008-08-21 National Central University Planar combined structure of a bipolar junction transistor and N-type/P-type metal semiconductor field-effect transistors and method for forming the same
US7501670B2 (en) * 2007-03-20 2009-03-10 Velox Semiconductor Corporation Cascode circuit employing a depletion-mode, GaN-based FET
JP4980126B2 (ja) * 2007-04-20 2012-07-18 株式会社日立製作所 フリーホイールダイオードとを有する回路装置
US7782118B2 (en) * 2007-04-30 2010-08-24 Northrop Grumman Systems Corporation Gate drive for wide bandgap semiconductor device
US7719055B1 (en) * 2007-05-10 2010-05-18 Northrop Grumman Systems Corporation Cascode power switch topologies
US7982239B2 (en) * 2007-06-13 2011-07-19 Northrop Grumman Corporation Power switching transistors
US7763506B2 (en) * 2007-09-10 2010-07-27 Infineon Technologies Austria Ag Method for making an integrated circuit including vertical junction field effect transistors
US8063616B2 (en) * 2008-01-11 2011-11-22 International Rectifier Corporation Integrated III-nitride power converter circuit
US8659275B2 (en) * 2008-01-11 2014-02-25 International Rectifier Corporation Highly efficient III-nitride power conversion circuit
US7965126B2 (en) * 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
US7977713B2 (en) * 2008-05-08 2011-07-12 Semisouth Laboratories, Inc. Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making
US8120072B2 (en) 2008-07-24 2012-02-21 Micron Technology, Inc. JFET devices with increased barrier height and methods of making same
US8232585B2 (en) 2008-07-24 2012-07-31 Micron Technology, Inc. JFET devices with PIN gate stacks
US7772620B2 (en) * 2008-07-25 2010-08-10 Suvolta, Inc. Junction field effect transistor using a silicon on insulator architecture
US8278691B2 (en) 2008-12-11 2012-10-02 Micron Technology, Inc. Low power memory device with JFET device structures
US8481372B2 (en) 2008-12-11 2013-07-09 Micron Technology, Inc. JFET device structures and methods for fabricating the same
JP5492518B2 (ja) * 2009-10-02 2014-05-14 株式会社日立製作所 半導体駆動回路、及びそれを用いた半導体装置
DE102009046258B3 (de) * 2009-10-30 2011-07-07 Infineon Technologies AG, 85579 Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
US8130023B2 (en) * 2009-11-23 2012-03-06 Northrop Grumman Systems Corporation System and method for providing symmetric, efficient bi-directional power flow and power conditioning
JP5012886B2 (ja) * 2009-12-25 2012-08-29 株式会社デンソー 半導体装置およびその製造方法
WO2011100304A1 (en) 2010-02-09 2011-08-18 Massachusetts Institute Of Technology Dual-gate normally-off nitride transistors
US8659057B2 (en) * 2010-05-25 2014-02-25 Power Integrations, Inc. Self-aligned semiconductor devices with reduced gate-source leakage under reverse bias and methods of making
CN102315270B (zh) * 2010-07-09 2013-04-24 科轩微电子股份有限公司 具有场效整流元件的功率半导体结构及其制造方法
IT1401754B1 (it) * 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato e relativo metodo di fabbricazione.
IT1401756B1 (it) 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato con struttura di terminazione di bordo e relativo metodo di fabbricazione.
IT1401755B1 (it) 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato a conduzione verticale e relativo metodo di fabbricazione.
US8896131B2 (en) * 2011-02-03 2014-11-25 Alpha And Omega Semiconductor Incorporated Cascode scheme for improved device switching behavior
US8847408B2 (en) * 2011-03-02 2014-09-30 International Rectifier Corporation III-nitride transistor stacked with FET in a package
US8766375B2 (en) 2011-03-21 2014-07-01 International Rectifier Corporation Composite semiconductor device with active oscillation prevention
US9362905B2 (en) * 2011-03-21 2016-06-07 Infineon Technologies Americas Corp. Composite semiconductor device with turn-on prevention control
US9859882B2 (en) 2011-03-21 2018-01-02 Infineon Technologies Americas Corp. High voltage composite semiconductor device with protection for a low voltage device
US9236376B2 (en) 2011-03-21 2016-01-12 Infineon Technologies Americas Corp. Power semiconductor device with oscillation prevention
US20120242405A1 (en) * 2011-03-25 2012-09-27 Younkyu Chung Frequency-Desensitizer for Broadband Predistortion Linearizers
CN102194885B (zh) * 2011-05-12 2013-06-26 西安电子科技大学 N型隐埋沟道的碳化硅demosfet器件及制备方法
US9467047B2 (en) * 2011-05-31 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. DC-DC converter, power source circuit, and semiconductor device
JP2013153027A (ja) * 2012-01-24 2013-08-08 Fujitsu Ltd 半導体装置及び電源装置
US8933461B2 (en) * 2012-08-09 2015-01-13 Texas Instruments Incorporated III-nitride enhancement mode transistors with tunable and high gate-source voltage rating
CN104604133B (zh) * 2012-08-28 2017-03-01 夏普株式会社 复合型半导体器件
US9064887B2 (en) 2012-09-04 2015-06-23 Infineon Technologies Austria Ag Field-effect semiconductor device and manufacturing method therefor
ITTO20121081A1 (it) 2012-12-14 2014-06-15 St Microelectronics Srl Componente elettronico di potenza normalmente spento
US20150108958A1 (en) 2012-12-28 2015-04-23 Eaton Corporation Hybrid three-level t-type converter for power applications
JP6201422B2 (ja) * 2013-05-22 2017-09-27 富士電機株式会社 半導体装置
US20140353473A1 (en) * 2013-05-31 2014-12-04 General Electric Company System and method for determination of flames in a harsh environment
JP6223729B2 (ja) * 2013-06-25 2017-11-01 株式会社東芝 半導体装置
US9007117B2 (en) 2013-08-02 2015-04-14 Infineon Technologies Dresden Gmbh Solid-state switching device having a high-voltage switching transistor and a low-voltage driver transistor
US9443787B2 (en) 2013-08-09 2016-09-13 Infineon Technologies Austria Ag Electronic component and method
US9627383B2 (en) * 2013-09-17 2017-04-18 Mitsubishi Electric Corporation Semiconductor device
US9257424B2 (en) 2013-11-08 2016-02-09 Infineon Technologies Austria Ag Semiconductor device
US9735078B2 (en) 2014-04-16 2017-08-15 Infineon Technologies Ag Device including multiple semiconductor chips and multiple carriers
US9397657B1 (en) 2014-07-24 2016-07-19 Eaton Corporation Methods and systems for operating hybrid power devices using multiple current-dependent switching patterns
US9722581B2 (en) 2014-07-24 2017-08-01 Eaton Corporation Methods and systems for operating hybrid power devices using driver circuits that perform indirect instantaneous load current sensing
CN104409335B (zh) * 2014-11-18 2017-11-21 中国电子科技集团公司第五十五研究所 一种具有整流的碳化硅jfet栅结构的制备方法
US10050620B2 (en) * 2015-02-27 2018-08-14 Renesas Electronics America Inc. Cascode connected SiC-JFET with SiC-SBD and enhancement device
JP6509621B2 (ja) * 2015-04-22 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置
US9455701B1 (en) * 2015-10-02 2016-09-27 The United States Of America As Represented By The Secretary Of The Navy Apparatus and methods for modulating current / voltage response using multiple semi-conductive channel regions (SCR) produced from different integrated semiconductor structures
TWI706566B (zh) * 2016-08-01 2020-10-01 晶元光電股份有限公司 一種高功率半導體元件
US10355132B2 (en) 2017-03-20 2019-07-16 North Carolina State University Power MOSFETs with superior high frequency figure-of-merit
CN112005382A (zh) 2018-04-27 2020-11-27 慧与发展有限责任合伙企业 用于忆阻器阵列接口的竖直jfet器件
CN109148565A (zh) * 2018-07-25 2019-01-04 深圳大学 一种结型场效应管及其制备方法
US10504995B1 (en) * 2018-08-09 2019-12-10 Semiconductor Components Industries, Llc Short-circuit performance for silicon carbide semiconductor device
US11579645B2 (en) * 2019-06-21 2023-02-14 Wolfspeed, Inc. Device design for short-circuitry protection circuitry within transistors
CN110739349A (zh) * 2019-10-22 2020-01-31 深圳第三代半导体研究院 一种碳化硅横向jfet器件及其制备方法
JP7319614B2 (ja) 2020-01-09 2023-08-02 株式会社東芝 半導体装置
CN113437149B (zh) * 2020-03-23 2023-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111599856B (zh) * 2020-05-27 2022-06-21 南京大学 双沟道增强型准垂直结构GaN基JFET及其制备方法
CN112420694B (zh) * 2020-11-06 2023-06-23 电子科技大学 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件
CN117317023B (zh) * 2023-11-23 2024-03-29 北京智芯微电子科技有限公司 抗辐射半导体器件、工艺、电路、芯片及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326754A (ja) * 1993-11-29 1995-12-12 Texas Instr Inc <Ti> 埋め込みドープ領域製造方法及び縦型電界効果型トランジスタ
JP2001308102A (ja) * 2000-04-19 2001-11-02 Nippon Telegr & Teleph Corp <Ntt> 三端子電子素子
JP2002076020A (ja) * 2000-08-31 2002-03-15 Sumitomo Electric Ind Ltd 半導体装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3767946A (en) * 1972-07-17 1973-10-23 Western Electric Co Junction field effect transistor device for replacing a pentode
US4107725A (en) * 1974-08-02 1978-08-15 Nippon Gakki Seizo Kabushiki Kaisha Compound field effect transistor
US4663547A (en) * 1981-04-24 1987-05-05 General Electric Company Composite circuit for power semiconductor switching
US4587712A (en) * 1981-11-23 1986-05-13 General Electric Company Method for making vertical channel field controlled device employing a recessed gate structure
JPS59147467A (ja) * 1983-02-12 1984-08-23 New Japan Radio Co Ltd 静電誘導トランジスタ
JPH03233966A (ja) * 1990-02-08 1991-10-17 Sumitomo Electric Ind Ltd 半導体装置
US5264713A (en) * 1991-06-14 1993-11-23 Cree Research, Inc. Junction field-effect transistor formed in silicon carbide
US6344663B1 (en) * 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
FR2693314B1 (fr) * 1992-07-02 1994-10-07 Alain Chantre Transistor JFET vertical à mode de fonctionnement bipolaire optimisé et procédé de fabrication correspondant.
US5391895A (en) * 1992-09-21 1995-02-21 Kobe Steel Usa, Inc. Double diamond mesa vertical field effect transistor
US5406096A (en) * 1993-02-22 1995-04-11 Texas Instruments Incorporated Device and method for high performance high voltage operation
EP0654827A1 (en) * 1993-05-26 1995-05-24 Texas Instruments Incorporated Integrated power cascode
US5610085A (en) * 1993-11-29 1997-03-11 Texas Instruments Incorporated Method of making a vertical FET using epitaxial overgrowth
US5396085A (en) * 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
US5710455A (en) * 1996-07-29 1998-01-20 Motorola Lateral MOSFET with modified field plates and damage areas
JPH10107214A (ja) * 1996-10-01 1998-04-24 Masashi Mukogawa 半導体装置
JP3483716B2 (ja) * 1996-12-09 2004-01-06 三菱電機株式会社 半導体装置
US6011278A (en) * 1997-10-28 2000-01-04 Philips Electronics North America Corporation Lateral silicon carbide semiconductor device having a drift region with a varying doping level
US5945701A (en) * 1997-12-19 1999-08-31 Northrop Grumman Corporation Static induction transistor
US6545297B1 (en) * 1998-05-13 2003-04-08 Micron Technology, Inc. High density vertical SRAM cell using bipolar latchup induced by gated diode breakdown
US6156611A (en) * 1998-07-20 2000-12-05 Motorola, Inc. Method of fabricating vertical FET with sidewall gate electrode
JP4552055B2 (ja) * 1998-10-01 2010-09-29 独立行政法人情報通信研究機構 半導体装置、電子機器、及びこれらの動作方法
DE69941879D1 (de) * 1998-10-09 2010-02-11 Kansai Electric Power Co Feldeffekt-halbleiterbauelement und verfahren zu dessen herstellung
CN1194416C (zh) * 1999-12-21 2005-03-23 住友电气工业株式会社 横向结型场效应晶体管
JP4850993B2 (ja) * 2000-01-25 2012-01-11 古河電気工業株式会社 半導体装置およびその製造方法
DE10036208B4 (de) * 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
JP2004513512A (ja) * 2000-10-31 2004-04-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電圧供給回路
US7009209B2 (en) * 2001-01-03 2006-03-07 Mississippi State University Research And Technology Corporation (Rtc) Silicon carbide and related wide-bandgap transistors on semi-insulating epitaxy for high-speed, high-power applications
US6503782B2 (en) * 2001-03-02 2003-01-07 Mississippi State University Research And Technology Corporation (Rtc) Complementary accumulation-mode JFET integrated circuit topology using wide (>2eV) bandgap semiconductors
US6855981B2 (en) * 2001-08-29 2005-02-15 Denso Corporation Silicon carbide power device having protective diode
US6841812B2 (en) * 2001-11-09 2005-01-11 United Silicon Carbide, Inc. Double-gated vertical junction field effect power transistor
JP2003209263A (ja) * 2002-01-11 2003-07-25 Sumitomo Electric Ind Ltd 縦型接合型電界効果トランジスタ、及び縦型接合型電界効果トランジスタの製造方法
US6958275B2 (en) * 2003-03-11 2005-10-25 Integrated Discrete Devices, Llc MOSFET power transistors and methods
US6943407B2 (en) * 2003-06-17 2005-09-13 International Business Machines Corporation Low leakage heterojunction vertical transistors and high performance devices thereof
US20050067630A1 (en) * 2003-09-25 2005-03-31 Zhao Jian H. Vertical junction field effect power transistor
US7633101B2 (en) * 2006-07-11 2009-12-15 Dsm Solutions, Inc. Oxide isolated metal silicon-gate JFET

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326754A (ja) * 1993-11-29 1995-12-12 Texas Instr Inc <Ti> 埋め込みドープ領域製造方法及び縦型電界効果型トランジスタ
JP2001308102A (ja) * 2000-04-19 2001-11-02 Nippon Telegr & Teleph Corp <Ntt> 三端子電子素子
JP2002076020A (ja) * 2000-08-31 2002-03-15 Sumitomo Electric Ind Ltd 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8264003B2 (en) 2006-03-20 2012-09-11 International Rectifier Corporation Merged cascode transistor
JP2009540771A (ja) * 2006-06-13 2009-11-19 ディーエスエム ソリューションズ，インコーポレイテッド ４端子ｊｆｅｔデバイスを有する回路構成
JP2010532920A (ja) * 2007-07-06 2010-10-14 セミサウス ラボラトリーズ， インコーポレーテッド ワイドバンドギャップ半導体における常時オフ集積ｊｆｅｔ電源スイッチおよび作成方法
JP2012508455A (ja) * 2008-11-05 2012-04-05 セミサウス ラボラトリーズ， インコーポレーテッド スロープの側壁を有する垂直接合型電界効果トランジスタ、及びその製造方法
JP2014187059A (ja) * 2013-03-21 2014-10-02 Toshiba Corp 半導体装置
JP2015008431A (ja) * 2013-06-25 2015-01-15 株式会社東芝 半導体装置
JP6096932B2 (ja) * 2013-11-26 2017-03-15 シャープ株式会社 半導体装置
JPWO2015079875A1 (ja) * 2013-11-26 2017-03-16 シャープ株式会社 半導体装置
JP2022044813A (ja) * 2016-07-14 2022-03-17 ハイペリオン セミコンダクターズ オサケユイチア 半導体論理素子および論理回路

Also Published As

Publication number Publication date
US20060113593A1 (en) 2006-06-01
JP2012212934A (ja) 2012-11-01
JP5647191B2 (ja) 2014-12-24
US20070243668A1 (en) 2007-10-18
CA2793244A1 (en) 2006-06-08
CA2589031A1 (en) 2006-06-08
NZ555629A (en) 2011-07-29
JP5349799B2 (ja) 2013-11-20
EP1829113A4 (en) 2011-06-15
WO2006060337A3 (en) 2006-09-14
AU2005312067B2 (en) 2012-01-19
KR101239564B1 (ko) 2013-03-05
KR20120121930A (ko) 2012-11-06
CA2793067A1 (en) 2006-06-08
US7556994B2 (en) 2009-07-07
US7202528B2 (en) 2007-04-10
CN101124678B (zh) 2010-04-14
EP1829113A2 (en) 2007-09-05
CN101124678A (zh) 2008-02-13
KR101260082B1 (ko) 2013-05-02
CA2793067C (en) 2014-04-15
WO2006060337A2 (en) 2006-06-08
AU2005312067A1 (en) 2006-06-08
KR20070091162A (ko) 2007-09-07
EP1829113B1 (en) 2012-12-26

Similar Documents

Publication Publication Date Title
JP5349799B2 (ja) ワイドバンドギャップ半導体における常時オフ集積ｊｆｅｔ電源スイッチおよび作成方法
US8502282B2 (en) Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making
US7242040B2 (en) Lateral trench field-effect transistors in wide bandgap semiconductor materials, methods of making, and integrated circuits incorporating the transistors
CN102136501A (zh) 具有埋栅的垂直沟道结型场效应晶体管及其制造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081107

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20111202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120521

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120528

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120621

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120720

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121217

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121225

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130821

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20131021

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20131118

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20140318

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20140415

LAPS Cancellation because of no payment of annual fees