JP2008508717A - 相補型金属−酸化膜−半導体電界効果トランジスタ構造 - Google Patents

相補型金属−酸化膜−半導体電界効果トランジスタ構造 Download PDF

Info

Publication number
JP2008508717A
JP2008508717A JP2007523559A JP2007523559A JP2008508717A JP 2008508717 A JP2008508717 A JP 2008508717A JP 2007523559 A JP2007523559 A JP 2007523559A JP 2007523559 A JP2007523559 A JP 2007523559A JP 2008508717 A JP2008508717 A JP 2008508717A
Authority
JP
Japan
Prior art keywords
layer
oxide
effect transistor
semiconductor substrate
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007523559A
Other languages
English (en)
Other versions
JP2008508717A5 (ja
Inventor
パスラック、マティアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2008508717A publication Critical patent/JP2008508717A/ja
Publication of JP2008508717A5 publication Critical patent/JP2008508717A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

相補型金属−酸化膜−半導体電界効果トランジスタ構造（１００）はイオン注入領域（１２６，１２８）を２つの相補型素子の内の一方のみに含む。トランジスタ構造（１００）は通常、化合物半導体基板（１０２）と、そしてエピタキシャル層構造（１０４）と、を含み、エピタキシャル層構造は、エピタキシャル層構造の導電型を決定する一つ以上のドナー層を含む。イオン注入領域は、これらの相補型素子の内の一方に位置するエピタキシャル層構造（１０４）の導電型を「反転する」または「逆にする」ように作用する。例示として実施形態では、ｐ型アクセプターをドープしたイオン注入領域がｐチャネル素子（１２２）において使用され、ｎチャネル素子（１２０）はイオン注入されない状態のままである。

Description

本発明は概して半導体素子に関し、特に相補型金属−酸化膜−半導体電界効果トランジスタに関する。
従来技術には非常に多くの種々の相補型金属−酸化膜−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）技術がある。例えば、化合物半導体に設けられるエンハンスメント型金属−酸化膜−半導体電界効果トランジスタ（ＥＭＯＳＦＥＴ）では、約４．６ｅＶの金属仕事関数を有する標準の高融点金属ゲート、及びアンドープチャネルを使用してエンハンスメントモード動作（正の閾値電圧及び負の閾値電圧がｎチャネル素子及びｐチャネル素子にそれぞれ設定される）を行ない、そして自己整合ゲート方式でイオン注入を行なって、低抵抗のソースエクステンション及びドレインエクステンション、及びオーミックコンタクト領域を形成することができる。しかしながらこれまで、ｐチャネルＥＭＯＳＦＥＴしか化合物半導体ＧａＡｓに形成することができなかった。ｎチャネルＥＭＯＳＦＥＴをＧａＡｓに形成する場合、イオン注入ドナーを活性化するための７００℃を超える活性化温度は、Ｇａ２Ｏ３−ＧａＡｓ境界の安定化にとって許容されない温度であり、使用することができない。Ｇａ２Ｏ３−ＧａＡｓ境界は７００℃以下の温度でのみ維持することができ、この境界は、イオン注入ドナーを活性化するためのアニールの間に７００℃を超える温度により完全に破壊される。
先行技術は化合物ＥＭＯＳＦＥＴ技術も含み、この技術では、約４．３〜４．６ｅＶの金属仕事関数を有する標準の金属ゲート、エンハンスメントモード動作（例えば、正の閾値電圧がｎチャネル素子に設定される）を可能にするためにイオン注入により逆導電型になるように不純物が注入されるチャネル、及び低抵抗のソースエクステンション及びドレインエクステンション、及びオーミックコンタクト領域を形成するためのイオン注入を使用する。ｎ型イオン注入領域はゲート酸化膜成長の前にアニールされるので、酸化膜−ＧａＡｓ境界は、注入イオンの活性化を行なっている間の高温の影響を受けることがない。
しかしながら、次のゲート酸化膜成長を露出半導体表面において行なう必要があり、これによって欠陥が酸化膜−半導体境界に高い密度で生じる。欠陥密度が高いことによって、目標性能の約１％の性能を示す素子しか形成することができず、素子をほとんど使用することができなくなる。
従って、ゲート酸化技術を適用することができる高性能の相補型半導体ＦＥＴ技術を提供することが望ましい。
一の実用的実施形態によれば、相補型金属−酸化膜−半導体ＦＥＴ構造はイオン注入を一タイプの素子（ｎチャネル素子またはｐチャネル素子のいずれか）にのみ使用する。この構造を使用して、１００オーム／□以下のシート抵抗が特定の使用温度範囲内で得られ、これによって、特にゲート長が短い高性能素子が実現する。
本発明の或る態様は、相補型金属−酸化膜−化合物半導体電界効果トランジスタ構造を用いることによって一の形態として実現し、この構造は、化合物半導体基板と、基板上に形成されるｎチャネル素子と、基板上に形成されるｐチャネル素子と、そしてこれらの素子の内の一方にのみ位置するイオン注入領域と、を有する。
更に、本発明の他の所望の機能及び特徴は、次の詳細な説明及び添付の請求項から、添付の図及び前出の技術分野及び背景技術を参照することにより明らかになると思われる。
以下の詳細な説明は本質的に単なる例示として行なわれるのであり、本発明または本発明の適用形態及び使用を制限するために行なわれるのではない。更に、本発明は、前出の技術分野、背景技術、要約、または以下の詳細な説明において提示されるいずれの明示的な、または暗示的な理論によっても制限されるものではない。
図１は、本発明の例示としての実施形態に従って構成される相補型金属−酸化膜−化合物半導体電界効果トランジスタ構造１００の断面図である。トランジスタ構造１００は通常、半導体基板１０２と、半導体基板１０２上に形成されるエピタキシャル層構造１０４と、ゲート酸化膜層１０６と、オーミックコンタクト（参照番号１０８，１１０，１１２，及び１１４によって示される）と、そしてゲート電極（参照番号１１６及び１１８によって示される）と、を含む。本発明の一の実施形態では、半導体基板１０２は化合物半導体基板である。トランジスタ構造１００は２つの相補型素子、すなわち半導体基板１０２上に形成されるｎチャネル素子１２０、及び半導体基板１０２上に形成されるｐチャネル素子１２２を含む。素子分離は公知の方法を使用して、例えば酸素イオン注入領域１２４によって行なわれる。トランジスタ構造１００は、イオン注入領域を２つの素子の内の一方の素子にのみ用いる、すなわちｎチャネル素子１２０またはｐチャネル素子１２２のいずれかに用い、両方の素子に用いることはない。図示の実施形態では、注入イオン領域（参照番号１２６及び１２８によって示される）はｐチャネル素子１２２に位置するが、ｎチャネル素子１２０はイオン注入が行なわれない状態のままである。
更に詳細には、半導体基板１０２はＧａＡｓのようなＩＩＩ−Ｖ族化合物材料により形成される。ＩＩＩ−Ｖ族材料を半導体装置の形成に使用する手法は公知であるので、このような材料の特性及び特徴の詳細についてはここでは説明しない。エピタキシャル層構造１０４は１層ずつ化合物半導体基板１０２の上に成長させて化合物半導体ウェハ構造を形成し、このウェハ構造に素子が配置される。図示の実施形態では、エピタキシャル層構造１０４は化合物半導体基板１０２上に形成されるバッファ層１３０と、バッファ層１３０上に形成されるチャネル層１３２と、そしてチャネル層１３２上に形成されるスペーサ層１３４と、を含む。実用的実施形態では、ゲート酸化膜層１０６はスペーサ層１３４上に成長させ、そしてＧａ２Ｏ３のようないずれかの適切な材料により、従来の方法を使用して形成することができる。ゲート酸化膜層１０６の上側表面はウェハ構造の上側表面である。通常のエピタキシャル層構造１０４を図１に示すが、実際には別の構造を用いることができる。
エピタキシャル層構造１０４の個々の層の各々は公知の技術及びプロセスを使用してエピタキシャル成長させる。この点に関して、バッファ層１３０（ＧａＡｓのようないずれかの適切なＩＩＩ−Ｖ族材料により形成することができる）は化合物半導体基板１０２上にエピタキシャル成長させ、チャネル層１３２（ＩｎｘＧａ１−ｘＡｓのようないずれかの適切なＩＩＩ−Ｖ族材料により形成することができる）はバッファ層１３０上にエピタキシャル成長させ、そしてスペーサ１３４（ＡｌｘＧａ１−ｘＡｓのようないずれかの適切なＩＩＩ−Ｖ族材料により形成することができる）はチャネル層１３２上にエピタキシャル成長させる。各層の厚さは、所望の素子特性に従って選択されるので、適用形態ごとに変えることができる。
トランジスタ構造１００はまた、エピタキシャル層構造１０４内に形成される少なくとも一つのドーパント層を含む。ドーパント層はドナー原子（ｎ型導電性を示す）またはアクセプター原子（ｐ型導電性を示す）のいずれかを含むことができる。ドナー原子は化合物半導体を用いる実施形態に好適である。図１はバッファ層１３０内に形成される第１ドナー層１３６、及びスペーサ１３４内に形成される第２ドナー層１３８を示している。実際には、ドナー層はチャネル層１３２の上方、下方、そして／または内部に設けることができる（通常の素子には１つ、または２つのドナー層が使用され、かつドナー層がチャネル層１３２の内部に設けられる構造は稀である）。各ドナー層１３６／１３８は、化合物半導体基板１０２上に成長させるシリコン単分子層である。簡単に説明すると、バッファ層１３０の一部分を成長させ、ドナー層１３６を第１部分上に成長させ、次にバッファ層１３０の別の部分をドナー層１３６上に成長させる。同様の方法を使用してスペーサ層１３４及びドナー層１３８を成長させる。少なくとも一つのドナー層によってエピタキシャル層構造１０４の元来の導電型が決定される。例示としての実施形態では、ドナー層１３６／１３８によってエピタキシャル層構造１０４の導電型がｎ型に決定される。
上に述べたように、イオン注入領域１２６／１２８は２つの相補型素子の内の一方にのみ形成される。例示としての実施形態では、イオン注入領域１２６／１２８は、ｐチャネル素子１２２に位置し、かつｐ型アクセプターをドープしたイオン注入領域として形成され、ｎチャネル素子はイオン注入が行なわれない状態のままである。別の実施形態（図示せず）では、層１３６／１３８にアクセプター原子を使用し、更にｎチャネル素子に位置し、かつドナーをドープしたイオン注入領域を使用することができ、ｐチャネル素子はイオン注入が行なわれない状態のままである。イオン注入領域１２６／１２８は、エピタキシャル層構造１０４の本来の導電型を「反転する」または「逆にする」ように作用する。例えば、アクセプターをドープしたイオン注入領域の場合、この導電型反転は、イオン注入領域１２６／１２８のアクセプター原子がイオン化することによる正孔濃度が、ドナー層１３６／１３８によって形成されるドナー原子がイオン化することによる電子濃度を上回ることにより生じる。この例では、イオン注入領域１２６／１２８は、エピタキシャル層構造１０４のｎ型の導電型を反転してｐチャネル素子１２２を形成するように作用する。図１に示すように、イオン注入領域１２６／１２８は該当するオーミックコンタクト１１２／１１４の下にだけでなく、ソースエクステンション及びドレインエクステンションの内部にも位置することが好ましく、そしてチャネルイオン注入は行なう必要がない。別の実施形態では、チャネルイオン注入は、素子の閾値電圧を調整する手段として行なうことができる。
ゲート電極１１６／１１８はゲート酸化膜層１０６上に形成されて、素子のゲートとの電気的接続を可能にするゲートコンタクトとなる。好適な実施形態では、ゲート電極１１６は大きな仕事関数を有する金属材料により形成される。大きな仕事関数を有するゲート電極１１６に適する材料として、これらには制限されないが、白金及びイリジウムを挙げることができる。オーミックコンタクト１０８／１１０／１１２／１１４も化合物半導体ウェハ構造の上側表面の上に堆積することにより素子の適切なソースコンタクト及びドレインコンタクトとなる。実用的な例として、トランジスタ構造１００がインバータ回路を表わす場合、オーミックコンタクト１０８はｎ型素子１２０のソースコンタクトとなり、オーミックコンタクト１１０はｎ型素子１２０のドレインコンタクトとなり、オーミックコンタクト１１２はｐ型素子１２２のソースコンタクトとなり、そしてオーミックコンタクト１１４はｐ型素子１２２のドレインコンタクトとなる。オーミックコンタクト１０８／１１０／１１２／１１４に適する材料は先行技術において公知である。
或る実用的実施形態では、ｎチャネル素子１２０の閾値電圧は正であり、そしてこの閾値電圧は、エピタキシャル層構造１０４を適切な構造とすることにより、そしてゲート電極１１６に適する材料（特定の仕事関数を有する）を選択することにより調整することができる。ｐ型素子１２２の閾値電圧は負であり、そしてこの閾値電圧は、ゲート電極１１８に適する材料を選択することにより調整することができる。一の実用的実施形態によれば、ｎチャネル素子１２０の閾値電圧が０．３ボルトに調整される場合、ｐチャネル素子１２２の閾値電圧は、両方の素子に同じゲート金属を使用する場合に０．３ボルトからチャネル層１３２のバンドギャップを減算した値に近似する値になる。トランジスタ構造１００が１．２ｅＶのバンドギャップを有するＩｎ０．２Ｇａ０．８Ａｓから成るチャネル層１３２を使用する場合、−０．９ボルトの閾値電圧がｐチャネル素子１２２に関して得られる。ｐチャネル素子１２２に対する更に別の閾値電圧調整方法が、図２に関連して以下に説明する本発明の別の実施形態において開示される。
トランジスタ構造１００は幾つかの利点を有し、これらの利点は従来の素子構造を参照しながら最も明瞭に説明することができる。或る従来構造は、化合物半導体を用い、かつエンハンスモードで動作する金属−酸化膜−半導体電界効果トランジスタを含み、このトランジスタは、ｎチャネル素子及びｐチャネル素子の両方に関して約４．６ｅＶの金属仕事関数を有する標準の高融点金属ゲートと、ｎチャネル素子に正の閾値電圧、及びｐチャネル素子に負の閾値電圧を実現するアンドープチャネルと、そしてｐチャネル素子及びｎチャネル素子の両方に関する低抵抗ソース及びドレインエクステンションを形成するための自己整合ゲート方式によるイオン注入と、を使用する。トランジスタ構造１００がこのような構造よりも優れている利点は次のようである。ｎチャネル素子１２０においてｎ型イオン注入領域の代わりにエピタキシャルドナー層１３６／１３８を用いることにより熱処理回数が減り、かつ高機能ｎチャネルＭＯＳＦＥＴの形成が可能になり、従って高機能相補型デバイス技術による製造が可能になる。本発明に従って構成される素子の最高処理温度は、ｐチャネル素子１２２に位置するｐ型イオン注入領域１２６／１２８に必要な活性化温度によって決定される。マグネシウム（Ｍｇ）のようなアクセプター不純物をドープしたイオン注入領域では、６００℃という低いアニール温度で、ｐチャネル素子１２２の接続領域に必要なシート抵抗より小さい抵抗に相当する、最大１０１４ｃｍ−２以上のシートキャリア濃度が実現する。従って、最高処理温度は、Ｇａ２Ｏ３−ＧａＡｓ境界の安定性の維持が可能な最高温度よりも１００℃も下回る。
イオン注入領域１２６／１２８のアクセプターを活性化させると、発生した正電荷が、ｐチャネル素子１２２の接続領域におけるドナー層１３６／１３８によって生成される負電荷を相殺してなお余る。更に、イオン注入がｎチャネル素子１２０に対して行なわれないことにより、高モル比のＡｌをＡｌｘＧａ１−ｘＡｓスペーサ層１３４に使用することができ、このスペーサ層は、ＤＸセンター（これらのセンターは通常、ｘ＞０．２とする場合のｎ型ＡｌｘＧａ１−ｘＡｓに生じる）が無いことによりゲート酸化膜層１０６とチャネル層１３２との間に挿入することができる。高モル比のＡｌｘＧａ１−ｘＡｓをスペーサ層１３４に使用することにより利点が得られる、というのは、このスペーサ層によって、酸化膜−エピタキシャル層境界に近接するゲート酸化膜層１０６に位置する界面トラップによる影響が低減されるからである。高モル比のＡｌｘＧａ１−ｘＡｓをスペーサ層１３４に使用することにより更に別の利点が得られる、というのは、このスペーサ層は、電子及び正孔をｎチャネル素子１２０及びｐチャネル素子１２２のそれぞれに、より確実に閉じ込めることができるからである。別の利点は、浅いエピタキシャルドナー層１３６／１３８を使用することによって高アスペクト比が得られることであり、これによってトランジスタ構造１００がディープサブミクロン技術に適する構造となる。
図２は、本発明の例示としての実施形態に従って構成される金属−酸化膜−半導体電界効果トランジスタ構造２００の簡易断面図である。トランジスタ構造２００の多数の特徴及び機能はトランジスタ構造１００と同じ、同様、または等価であるので、トランジスタ構造１００についての上の記述の一部分がトランジスタ構造２００にも当てはまる。トランジスタ構造２００は通常、化合物半導体基板２０２と、化合物半導体基板２０２上に形成されるエピタキシャル層構造２０４と、ゲート酸化膜層２０６と、オーミックコンタクト（参照番号２０８及び２１０によって示される）と、そしてゲート電極２１２と、を含む。一の実施形態では、トランジスタ構造２００は化合物半導体基板２０２上に形成されるｐチャネル素子２１４を含み、そしてｐチャネル素子２１４に位置するイオン注入領域を利用する。
化合物半導体基板２０２はＧａＡｓのようなＩＩＩ−Ｖ族材料により形成され、そしてエピタキシャル層構造２０４は化合物半導体基板２０２上に形成されるバッファ層２１６と、バッファ層２１６上に形成されるチャネル層２１８と、そしてチャネル層２１８上に形成されるスペーサ層２２０と、を含む。トランジスタ構造２００はまた、エピタキシャル層構造２０４内に形成される少なくとも一つのドナー層を含む。図２は、バッファ層２１６内に形成される第１ドナー層２２２と、そしてスペーサ層２２０内に形成される第２ドナー層２２４と、を示している。上に記載したように、ドナー層（群）はエピタキシャル層構造２０４の元来の導電型を決定する、例えば導電型をｎ型とするように作用し、そしてイオン注入領域によってこの導電型を反転させる、または逆にする。この点に関して、トランジスタ構造２００は図２に示すように、イオン注入領域２２６を用いる。
例示としての実施形態では、イオン注入領域２２６は、ｐチャネル素子２１４に位置し、かつｐ型アクセプターをドープしたイオン注入領域として形成される。イオン注入領域２２６はエピタキシャル層構造２０４の元来の導電型を「反転させる」、または「逆にする」ように作用する。この導電型反転は、イオン注入領域のアクセプター原子がイオン化することによる正孔濃度が、ドナー層のドナー原子がイオン化することによる電子濃度を上回ることにより生じる。この例では、イオン注入領域２２６は、エピタキシャル層構造２０４の導電型を反転してp チャネル素子２１４を形成するように作用する。図２に示すように、イオン注入領域２２６は該当するオーミックコンタクト２０８／２１０の下に、かつソースエクステンション及びドレインエクステンションの内部に位置することが好ましい。更に、トランジスタ構造２００は、閾値電圧調整に使用されるチャネルイオン注入領域２２８を含む。
トランジスタ構造１００に関連して上に記載したように、ｐチャネル素子２１４の閾値電圧はゲート電極２１２の材料の仕事関数によって調整することができる。更に、ｐチャネル素子２１４の閾値電圧はゲート電極２１２を設けるためのリセスの深さ、及びアクセプターをイオン注入したチャネル領域２２８のドーズ量によって調整することができる。例えば、ｐチャネル閾値電圧は、ゲート電極２１２を設けるためのリセスの深さを変えることにより、そして／またはアクセプターをイオン注入したチャネル領域２２８のドーズ量を変えることにより、例えば−０．３ボルトに容易に調整することができる。ゲート電極２１２を設けるためにリセスを形成する場合、ｐチャネル素子２１４の性能も向上する。
少なくとも一つの例示としての実施形態についてこれまでの詳細な記述の中に提示してきたが、非常に多くの変形例が存在することを理解されたい。また、例示としての実施形態、または例示としての複数の実施形態は単なる例示であり、決して本発明の技術範囲、適用可能性、または構成を制限するものではないことを理解されたい。制限するというのではなく、これまでの詳細な記述によって、この技術分野の当業者は、例示としての実施形態、または例示としての複数の実施形態を実施するために非常に役に立つ示唆を得ることができる。種々の変更を構成要素の機能及び構成に、添付の請求項、及びこれらの請求項の制定法上の均等物に示される本発明の技術範囲から逸脱しない範囲において加えることができることを理解されたい。
相補型金属−酸化膜−化合物半導体電界効果トランジスタ構造の概略を示す断面図。 金属−酸化膜−化合物半導体電界効果トランジスタの概略を示す断面図。

Claims (19)

  1. 半導体基板と、
    前記半導体基板上に形成されるｎチャネル素子と、
    前記半導体基板上に形成されるｐチャネル素子と、
    前記ｎチャネル素子または前記ｐチャネル素子の内の一方にのみ位置するイオン注入領域とを備える相補型金属−酸化膜−半導体電界効果トランジスタ構造。
  2. 前記イオン注入領域は前記ｐチャネル素子に設けられるとともにアクセプターをドープしたイオン注入領域である、請求項１記載の相補型金属−酸化膜−半導体電界効果トランジスタ構造。
  3. 前記半導体基板は化合物半導体基板である、請求項１記載の相補型金属−酸化膜−半導体電界効果トランジスタ構造。
  4. 前記半導体基板上に形成されるエピタキシャル層構造と、
    前記エピタキシャル層構造内に形成される少なくとも一つのドナー層とをさらに備え、前記イオン注入領域は前記エピタキシャル層構造の導電型を反転するように作用する、請求項１記載の相補型金属−酸化膜−半導体電界効果トランジスタ構造。
  5. 前記エピタキシャル層構造は前記半導体基板上に形成されるバッファ層と、前記バッファ層上に形成されるチャネル層と、前記チャネル層上に形成されるスペーサ層とを含む、請求項４記載の相補型金属−酸化膜−半導体電界効果トランジスタ構造。
  6. 前記少なくとも一つのドナー層は、前記バッファ層または前記スペーサ層の内の一方の内部に形成される、請求項５記載の相補型金属−酸化膜−半導体電界効果トランジスタ構造。
  7. 半導体基板と、
    前記半導体基板上に形成されるエピタキシャル層構造と、
    前記エピタキシャル層構造内に形成され、かつ前記エピタキシャル層構造の導電型を決定する少なくとも一つのドーパント層と、
    前記半導体基板上に形成されるｎチャネル素子と、
    前記半導体基板上に形成されるｐチャネル素子と、
    前記ｎチャネル素子または前記ｐチャネル素子の内の一方にのみ設けられるとともに前記エピタキシャル層構造の前記導電型を反転させるように作用するイオン注入領域とを備える相補型金属−酸化膜−半導体電界効果トランジスタ構造。
  8. 前記ドーパント層はドナー原子を含み、前記イオン注入領域は前記ｐチャネル素子に設けられるとともにアクセプターをドープしたイオン注入領域である、請求項７記載の相補型金属−酸化膜−半導体電界効果トランジスタ構造。
  9. 前記ドーパント層はアクセプター原子を含み、前記イオン注入領域は前記ｎチャネル素子に設けられるとともにドナーをドープしたイオン注入領域である、請求項７記載の相補型金属−酸化膜−半導体電界効果トランジスタ構造。
  10. 前記エピタキシャル層構造は前記半導体基板上に形成されるバッファ層と、前記バッファ層上に形成されるチャネル層と、前記チャネル層上に形成されるスペーサ層とを含む、請求項７記載の相補型金属−酸化膜−半導体電界効果トランジスタ構造。
  11. 前記少なくとも一つのドーパント層は、前記バッファ層または前記スペーサ層の内の一方の内部に形成される、請求項１０記載の相補型金属−酸化膜−半導体電界効果トランジスタ構造。
  12. 前記少なくとも一つのドーパント層は、前記バッファ層内に形成される第１ドナー層と、前記スペーサ層内に形成される第２ドナー層とを含む、請求項１０記載の相補型金属−酸化膜−半導体電界効果トランジスタ構造。
  13. 前記半導体基板は化合物半導体基板である、請求項７記載の相補型金属−酸化膜−半導体電界効果トランジスタ構造。
  14. 半導体基板と、
    前記半導体基板上に形成されるエピタキシャル層構造と、
    前記エピタキシャル層構造内に形成され、かつ前記エピタキシャル層構造の導電型を決定する少なくとも一つのドーパント層と、
    前記エピタキシャル層構造及び前記半導体基板に設けられるとともに前記エピタキシャル層構造の前記導電型を反転させるように作用する少なくとも一つのイオン注入領域とを備える金属−酸化膜−半導体電界効果トランジスタ。
  15. 前記導電型はｎ型であり、
    前記少なくとも一つのイオン注入領域は、ｐ型アクセプターをドープした少なくとも一つのイオン注入領域を含む、請求項１４記載の金属−酸化膜−半導体電界効果トランジスタ。
  16. 前記エピタキシャル層構造は前記半導体基板上に形成されるバッファ層と、前記バッファ層上に形成されるチャネル層と、前記チャネル層上に形成されるスペーサ層と、を含む、請求項１４記載の金属−酸化膜−半導体電界効果トランジスタ。
  17. 前記少なくとも一つのドーパント層は、前記バッファ層または前記スペーサ層の内の一方の内部に形成される、請求項１６記載の金属−酸化膜−半導体電界効果トランジスタ。
  18. 前記少なくとも一つのドーパント層は、前記バッファ層内に形成される第１ドナー層と、前記スペーサ層内に形成される第２ドナー層と、を含む、請求項１６記載の金属−酸化膜−半導体電界効果トランジスタ。
  19. 前記半導体基板は化合物半導体基板である、請求項１４記載の金属−酸化膜−半導体電界効果トランジスタ。
JP2007523559A 2004-07-30 2005-06-16 相補型金属−酸化膜−半導体電界効果トランジスタ構造 Pending JP2008508717A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/903,784 US7119381B2 (en) 2004-07-30 2004-07-30 Complementary metal-oxide-semiconductor field effect transistor structure having ion implant in only one of the complementary devices
PCT/US2005/021495 WO2006023025A1 (en) 2004-07-30 2005-06-16 Cmos with only a single implant

Publications (2)

Publication Number Publication Date
JP2008508717A true JP2008508717A (ja) 2008-03-21
JP2008508717A5 JP2008508717A5 (ja) 2008-07-31

Family

ID=35731120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007523559A Pending JP2008508717A (ja) 2004-07-30 2005-06-16 相補型金属−酸化膜−半導体電界効果トランジスタ構造

Country Status (6)

Country Link
US (1) US7119381B2 (ja)
JP (1) JP2008508717A (ja)
KR (1) KR20070038128A (ja)
CN (1) CN100524658C (ja)
TW (1) TWI395329B (ja)
WO (1) WO2006023025A1 (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4712683B2 (ja) * 2006-12-21 2011-06-29 パナソニック株式会社 トランジスタおよびその製造方法
US7842587B2 (en) * 2008-01-30 2010-11-30 Freescale Semiconductor, Inc. III-V MOSFET fabrication and device
US7952150B1 (en) 2008-06-05 2011-05-31 Rf Micro Devices, Inc. Enhancement mode MOSFET and depletion mode FET on a common group III-V substrate
FR2934716B1 (fr) * 2008-07-31 2010-09-10 Commissariat Energie Atomique Diode electroluminescente en materiau semiconducteur et son procede de fabrication
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
KR101891373B1 (ko) 2011-08-05 2018-08-24 엠아이이 후지쯔 세미컨덕터 리미티드 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US8803242B2 (en) * 2011-09-19 2014-08-12 Eta Semiconductor Inc. High mobility enhancement mode FET
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
JP2016500927A (ja) 2012-10-31 2016-01-14 三重富士通セミコンダクター株式会社 低変動トランジスタ・ペリフェラル回路を備えるｄｒａｍ型デバイス、及び関連する方法
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
CN104779169B (zh) * 2015-04-22 2017-12-08 上海华力微电子有限公司 一种双工作电压FinFET结构器件的制造方法
US9722065B1 (en) * 2016-02-03 2017-08-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159875A (ja) * 1984-08-31 1986-03-27 Fujitsu Ltd 相補型半導体装置
JPS63185056A (ja) * 1987-01-28 1988-07-30 Hitachi Ltd 半導体装置
JPH06104290A (ja) * 1992-09-22 1994-04-15 Fujitsu Ltd 化合物半導体装置の製造方法
JPH08255877A (ja) * 1995-03-17 1996-10-01 Fujitsu Ltd 相補型電界効果トランジスタ及びその製造方法
WO2004064172A2 (en) * 2003-01-09 2004-07-29 Freescale Semiconductor, Inc. An enhancement mode metal-oxide-semiconductor field effect transistor and method for forming the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983620A (en) * 1975-05-08 1976-10-05 National Semiconductor Corporation Self-aligned CMOS process for bulk silicon and insulating substrate device
US4729000A (en) 1985-06-21 1988-03-01 Honeywell Inc. Low power AlGaAs/GaAs complementary FETs incorporating InGaAs n-channel gates
JPS61295671A (ja) 1985-06-21 1986-12-26 ハネウエル・インコ−ポレ−テツド 相補形プレ−ナ・ヘテロ構造ｉｃおよびその製造方法
US4746627A (en) 1986-10-30 1988-05-24 Mcdonnell Douglas Corporation Method of making complementary GaAs heterojunction transistors
US5223724A (en) * 1990-07-31 1993-06-29 At & T Bell Laboratories Multiple channel high electron mobility transistor
US5060031A (en) 1990-09-18 1991-10-22 Motorola, Inc Complementary heterojunction field effect transistor with an anisotype N+ ga-channel devices
US5945718A (en) 1998-02-12 1999-08-31 Motorola Inc. Self-aligned metal-oxide-compound semiconductor device and method of fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159875A (ja) * 1984-08-31 1986-03-27 Fujitsu Ltd 相補型半導体装置
JPS63185056A (ja) * 1987-01-28 1988-07-30 Hitachi Ltd 半導体装置
JPH06104290A (ja) * 1992-09-22 1994-04-15 Fujitsu Ltd 化合物半導体装置の製造方法
JPH08255877A (ja) * 1995-03-17 1996-10-01 Fujitsu Ltd 相補型電界効果トランジスタ及びその製造方法
WO2004064172A2 (en) * 2003-01-09 2004-07-29 Freescale Semiconductor, Inc. An enhancement mode metal-oxide-semiconductor field effect transistor and method for forming the same

Also Published As

Publication number Publication date
TW200620654A (en) 2006-06-16
KR20070038128A (ko) 2007-04-09
US7119381B2 (en) 2006-10-10
TWI395329B (zh) 2013-05-01
CN1985365A (zh) 2007-06-20
US20060022217A1 (en) 2006-02-02
WO2006023025A1 (en) 2006-03-02
CN100524658C (zh) 2009-08-05

Similar Documents

Publication Publication Date Title
JP2008508717A (ja) 相補型金属−酸化膜−半導体電界効果トランジスタ構造
US20090134402A1 (en) Silicon carbide mos field-effect transistor and process for producing the same
JP2000049167A (ja) 炭化珪素半導体装置及びその製造方法
CN108604600B (zh) 碳化硅半导体装置及其制造方法
TW501204B (en) Method to adjust the threshold-voltage of a MOS-transistor
JP2010251505A (ja) 窒化物半導体装置
JP2020057636A (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP7024761B2 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP4541489B2 (ja) 半導体装置及びその製造方法
TWI650820B (zh) 以鍺層作爲通道區域的半導體裝置及其製造方法
JPS6354231B2 (ja)
JP7290540B2 (ja) 半導体装置
JP4713078B2 (ja) 半導体装置の製造方法および半導体装置
WO2023233802A1 (ja) 半導体装置の製造方法
JPH01214172A (ja) 半導体装置の製造方法
JPH11204783A (ja) 半導体装置およびその製造方法
JPH04158529A (ja) 半導体素子の製造方法
JPH06326316A (ja) 半導体装置の製造方法
JPH0311731A (ja) 半導体装置の製造方法
JPH11135801A (ja) 薄膜トランジスタの製造方法
KR940016884A (ko) 엘디디(ldd)형 모스 트랜지스터 제조방법
JPWO2006137146A1 (ja) 電界効果トランジスタ及びその製造方法
JPH0260218B2 (ja)
JPH06224421A (ja) Ｍｏｓ電界効果トランジスタ
JP2005347638A (ja) 接合型電界効果トランジスタ、接合型高電子移動度電界効果トランジスタ及びこれらの製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080611

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120124