JP4541489B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4541489B2 JP4541489B2 JP2000104476A JP2000104476A JP4541489B2 JP 4541489 B2 JP4541489 B2 JP 4541489B2 JP 2000104476 A JP2000104476 A JP 2000104476A JP 2000104476 A JP2000104476 A JP 2000104476A JP 4541489 B2 JP4541489 B2 JP 4541489B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- epitaxial layer
- carbide semiconductor
- type
- type conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 97
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 95
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 95
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000005468 ion implantation Methods 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims description 6
- 238000003860 storage Methods 0.000 abstract description 14
- 238000000034 method Methods 0.000 abstract description 11
- 230000005669 field effect Effects 0.000 description 11
- 230000007547 defect Effects 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、炭化珪素半導体材料からなる半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来の炭化珪素半導体からなる電界効果トランジスタあるいは絶縁ゲート両極性トラジスタなどの半導体装置は、チャネルの実効移動度が小さいという問題があり、その問題を解決する手段として、例えば、ELECTRON DEVICE LETTERSの２０巻６２４ページに記載されているように、イオン注入法を用いて窒素を添加することによりチャネルを形成する領域をｎ型化し、伝導帯の曲がりを制御し電子蓄積型のチャネルを形成することによって、実効移動度を増加させるという方法が用いられていた。
【０００３】
【発明が解決しようとする課題】
これまでの炭化珪素半導体からなる半導体装置には以上の様な手法が用いられていた。しかしながら、イオン注入法を用いて窒素を添加することによりチャネルを形成する領域をｎ型化した場合は、注入により高密度の欠陥が生成された部分にチャネルを形成することになるため、小さなチャネル移動度しか得られないという問題があった。
【０００４】
この発明は、上記の問題点を解消するためになされたもので、炭化珪素半導体からなる半導体装置の電子蓄積型のチャネルを形成する際に、イオン注入法を用いずに、エピタシャル成長およびエッチングにより、高品質のチャネルを形成することができる炭化珪素半導体からなる半導体装置を得ることを目的とするものである。
【０００５】
【課題を解決するための手段】
この発明に係る半導体装置は、炭化珪素半導体からなる半導体基板と、前記半導体基板上に堆積させたｎ型伝導性をもつ炭化珪素半導体エピタキシャル層と、前記炭化珪素半導体エピタキシャル層に部分的に形成したｐ型伝導性領域と、前記ｐ型伝導性領域が部分的に形成された炭化珪素半導体エピタキシャル層上に堆積させたｎ型伝導性をもつ他の炭化珪素半導体エピキシャル層と、前記他の炭化珪素半導体エピタキシャル層に対し部分的にエッチングが施された面を用いて形成された金属／絶縁膜／半導体の積層構造のｎ型炭化珪素半導体エピタキシャル層からなるイオン注入による損傷を受けていないチャネルとを備えたことを特徴とするものである。
【００１０】
また、この発明に係る半導体装置の製造方法は、炭化珪素半導体からなる半導体基板上にｎ型伝導性をもつ炭化珪素半導体エピタキシャル層を堆積させる工程と、前記ｎ型伝導性をもつ炭化珪素半導体エピタキシャル層中にｐ型伝導性をもつ領域を部分的に形成する工程と、ｐ型伝導性をもつ領域が部分的に形成された前記ｎ型伝導性をもつ炭化珪素半導体エピタキシャル層上にｎ型伝導性をもつ他の炭化珪素半導体エピキシャル層を堆積させる工程と、ｎ型伝導性をもつ他の炭化珪素半導体エピタキシャル層に対し部分的にエッチングを施す工程と、エッチングが施された面を用いて金属／絶縁膜／半導体の積層構造のｎ型炭化珪素半導体エピタキシャル層からなるイオン注入による損傷を受けていないチャネルを形成する工程とからなることを特徴とするものである。
【００１５】
【発明の実施の形態】
この発明に係る炭化珪素半導体からなる半導体装置は、堆積させたｎ型エピタキシャル層を部分的に反応性ドライエッチング法などのエッチング法を用いて加工し、該加工部に蓄積型チャネルを形成した構造をもつものである。
【００１６】
電子蓄積型のチャネルを形成するために行う窒素のイオン注入の際、イオンの加速電圧は、通常、５０ｋＶ以上が用いられ、炭化珪素半導体中に高密度の欠陥を発生させる。炭化珪素半導体では、高温熱処理などの一般的手法により、イオン注入により生成した欠陥の密度を大幅に低減することは困難であることが知られている。このため、イオン注入を行った部分にチャネルを形成した場合は、欠陥によるキャリアの散乱中心が高密度で存在することになり、移動度を大幅に低下させてしまう。
【００１７】
この発明では、ｐ型領域を有する炭化硅素半導体にｎ型炭化硅素エピタキシャル結晶層を堆積させ、そのエピタキシャル結晶層にエッチングを施し、エッチングを施した面にチャネルを形成して電界効果トランジスタあるいは絶縁ゲート両極性トランジスタなどを作製する。エピタキシャル結晶層は高純度であり欠陥の密度も低いため、高いチャネル移動度が得られる。エッチングを行った面には欠陥が存在するため、エッチングを施した面にチャネルを形成した場合は、この欠陥によりチャネル移動度が低下することが懸念される。
【００１８】
しかしながら、例えば反応性イオンエッチングにおいて、イオン種のエネルギーは、通常、５００−６００ｅＶ以下であり、また、バイアス電圧を制御することにより更にイオン種のエネルギーを下げることも可能であるため、イオン注入時と比較し反応性イオンエッチングでは、結晶中の欠陥の密度は非常に小さく、しかも、その欠陥は表面近傍にのみ存在している。反応性イオンエッチングによる欠陥はゲート絶縁膜を形成するための酸化あるいは犠牲酸化膜の形成およびその酸化膜のウエットエッチングにより容易に除去できると考えられるため、エッチングを施した面に形成したチャネルにおいても高い移動度が得られる。
【００１９】
以下、具体的な実施の形態について説明する。
実施の形態１．
まず、この発明の実施の形態１に係る半導体装置及びその製造方法を、図１ないし図３を用いて説明する。
図１は、ｎ型炭化珪素基板１の上に堆積させた低濃度ｎ型炭化珪素エピタキシャル層２に対し、イオン注入により部分的にｐ型領域３を形成し、その上にｎ型炭化珪素エピタキシャル層４および高濃度ｎ型炭化珪素エピタキシャル層５を堆積させた状態を示した断面図である。
【００２０】
図１に示した状態のエピタキシャル層を堆積させた炭化珪素基板に対し、エッチングマスクを用いて反応性イオンエッチングを部分的に施した後の状態の断面図を図２に示しいる。
図２に示した状態のエッチング済み炭化珪素基板に対し、図３に示すように、熱酸化によりゲート絶縁膜８を、そして、ソース電極６、ゲート電極７、ドレイン電極９を形成すれば、イオン注入による損傷を受けていない蓄積型チャネル１０を有する縦型の金属／絶縁膜／半導体の積層構造の電界効果トランジスタを得ることができる。
【００２１】
この縦型の電界効果トランジスタは、図２において、エッチング後に残すｎ型炭化珪素エピタキシャル層４の層厚Ｄを変えることにより、ノーマリオフあるいはノーマリオン動作させることが可能であり、また、しきい値電圧を変えることも可能である。
【００２２】
この実施の形態１では、イオン注入を一度しか行わず、また、炭化珪素のエピタキシャル成長は１６００℃程度の高温で行うため、エピタキシャル成長中に注入元素の電気的活性化がなされることになり、イオン注入後の活性化アニールを省くことができ、エピタシャル成長およびエッチングにより、高品質のチャネルを形成することができる。このため、素子作製の工程を大幅に簡略化できる。
【００２３】
また、実施の形態１では、ゲート絶縁膜８に酸化膜を用いたが、かわりに窒化硅素膜あるいは窒化アルミニウムを用いても電界効果トランジスタとすることができる。
【００２４】
実施の形態２．
図４は、この発明の実施の形態２に係る炭化珪素半導体からなる半導体装置を示す断面図である。
図４に示す断面構造において、図３と同一部分は同一符号を付しその説明は省略する。図４に示す半導体装置は、図３に示す実施の形態１に係る構造において、ｎ型炭化珪素半導体基板１を用いるかわりに、ｐ型炭化珪素基板１１を用いて作製したもので、この構造によって、イオン注入による損傷を受けていない蓄積型チャネルを有した絶縁ゲート両極性トランジスタを構成することができる。
【００２５】
実施の形態１、２に示す金属／絶縁膜／半導体の積層構造の電界効果トラジスタあるいは絶縁ゲート両極性トランジスタに限らず、金属／絶縁膜／半導体の積層構造のチャネル構造をもつ半導体装置に対して、実施の形態１に示した方法によりチャネルを形成すれば、イオン注入による損傷を受けていない高品質のチャネルとすることができる。
【００２６】
実施の形態３．
次に、この発明の実施の形態３に係る炭化珪素半導体からなる半導体装置及びその製造方法を図５ないし図７を用いて説明する。
図５は、ｐ型炭化珪素基板１２の上に堆積させたｐ型炭化硅素エピタキシャル層１３に対し、ｎ型炭化硅素エピキシャル層１４および高濃度ｎ型炭化硅素エピタキシャル層１５を堆積させた状態を示した断面図である。
【００２７】
そして、図５に示した状態のエピタキシャル層を堆積させた炭化珪素半導体基板に対し、エッチングマスクを用いて反応性イオンエッチングを部分的に施した後の状態の断面図を図６に示している。
エッチング後に残すｎ型エピタキシャル層１４の層厚ＤＤを変えることにより、ノーマリオフあるいはノーマリオン動作させることが可能であり、また、しきい値電圧変えることも可能である。
【００２８】
図６に示したエッチング済み炭化珪素基板に対し、図７に示すように、イオン注入にり高濃度ｎ型領域２０を形成し、熱酸化によりゲート絶縁膜１７を、そして、ソース電極１９、ゲート電極１８、ドレイン電極１６を形成すれば、イオン注入による損傷を受けでない蓄積型チャネル２１を有する縦型の金属／絶縁膜／半導体の積層構造の電界効果トンジスタとなる。
【００２９】
上記の如く構成される本実施の形態３による電界効果トランジスタでは、イオン注入による損傷を受けていない蓄積型チャネルを有した電界効果トンジスタを構成することができ、また、ソース電極１９およびドレイン電極１６がともに炭化珪素基板の一方の面側に存在するため、炭化珪素基板上の集積回路とともに用いる場合などに有利な構造とすることができる。
【００３０】
実施の形態４．
図８は、この発明の実施の形態４に係る炭化珪素半導体からなる半導体装置を示す断面図である。
図８に示す断面構造において、図７と同一部分は同一符号を付しその説明は省略する。図８に示す半導体装置は、図７に示す実施の形態３に係る構造において、高濃度ｎ型炭化硅素エピタキシャル層１５を堆積させるかわりに、高濃度ｐ型炭化硅素エピタキシャル層２２を堆積させて作製したもので、この構造によって、イオン注入による損傷を受けていない蓄積型チャネルを有した絶縁ゲート両極性トランジスタを構成することができ、高いチャネル移動度を得ることができる。
【００３１】
【発明の効果】
以上のように、この発明によれば、炭化珪素半導体からなる半導体装置において、高品質の金属／絶縁膜／半導体の積層構造のチャネルを用いることができるため、高いチャネル移動度を実現でき、電気的特性の優れた半導体装置を得ることが可能である。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に係る炭化珪素半導体からなる半導体装置を示すもので、ｎ型炭化珪素基板１の上に堆積させた低濃度ｎ型炭化珪素エピタキシャル層２に対し、イオン注入により部分的にｐ型領域３を形成し、その上にｎ型炭化珪素エピタキシャル層４および高濃度ｎ型炭化珪素エピタキシャル層５を堆積させた状態を示した断面図である。
【図２】 図１に示した状態のエピタキシャル層を堆積させた炭化珪素基板に対し、エッチングマスクを用いて反応性イオンエッチングを部分的に施した後の状態の断面図である。
【図３】 図２に示した状態のエッチング済み炭化珪素基板に対し、熱酸化によりゲート絶縁膜８を、そして、ソース電極６、ゲート電極７、ドレイン電極９を形成し作製した縦型の金属／絶縁膜／半導体の積層構造の電界効果トランジスタを示す断面図である。
【図４】 この発明の実施の形態２に係る炭化珪素半導体からなる半導体装置を示すもので、イオン注入による損傷を受けていない蓄積型チャネルを有した絶縁ゲート両極性トランジスタの断面図である。
【図５】 この発明の実施の形態３に係る炭化珪素半導体からなる半導体装置を示すもので、ｐ型炭化硅素基板１２の上に堆積させたｐ型炭化硅素エピタキシャル層１３に対し、ｎ型炭化硅素エピタキシャル層１４および高濃度ｎ型炭化硅素エピタキシャル層１５を堆積させた状態を示した断面図である。
【図６】 図５に示した状態のエピタキシャル層を堆積させた炭化珪素基板に対し、エッチングマスクを用いて反応性イオンエッチングを部分的に施した後の状態の断面図である。
【図７】 図６に示したエッチング済み炭化珪素基板に対し、イオン注入により高濃度ｎ型領域２０を形成し、熱酸化によりゲート絶縁膜１７を、そして、ソース電極１９、ゲート極１８、ドレイン電極１６を形成し作製した、縦型の金属／絶縁膜／半導体の積層構造の電界効果トランジスタを示す断面図である。
【図８】 この発明の実施の形態４に係る炭化珪素半導体からなる半導体装置を示すもので、イオン注入による損傷を受けていない蓄積型チャネルを有し、ソースおよびトイン電極を炭化硅素基板の一方の面に有する絶縁ゲート両極性トランジスタの断面図である。
【符号の説明】
１ ｎ型炭化珪素基板、２ 低濃度ｎ型炭化珪素エピタキシャル層、３ ｐ型領域、４ ｎ型炭化珪素エピタキシャル層、５ 高濃度ｎ型炭化珪素エピタキシャル層、６ ソース電極、７ ゲート電極、８ ゲート絶縁膜、９ ドレイン電極、１０ 蓄積型チャネル、１１ ｐ型炭化硅素基板、１２ ｐ型炭化硅素基板、１３ ｐ型炭化硅素エピタキシャル層、１４ ｎ型炭化硅素エピタキシャル層、１５ 高濃度ｎ型炭化硅素エピタキシャル層、１６ ドレイン電極、１７ ゲート絶縁膜、１８ ゲート極、１９ ソース電極、２０ 高濃度ｎ型領域、２１
蓄積型チャネル、２２ 高濃度ｐ型炭化硅素エピタキシャル層。
【発明の属する技術分野】
この発明は、炭化珪素半導体材料からなる半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来の炭化珪素半導体からなる電界効果トランジスタあるいは絶縁ゲート両極性トラジスタなどの半導体装置は、チャネルの実効移動度が小さいという問題があり、その問題を解決する手段として、例えば、ELECTRON DEVICE LETTERSの２０巻６２４ページに記載されているように、イオン注入法を用いて窒素を添加することによりチャネルを形成する領域をｎ型化し、伝導帯の曲がりを制御し電子蓄積型のチャネルを形成することによって、実効移動度を増加させるという方法が用いられていた。
【０００３】
【発明が解決しようとする課題】
これまでの炭化珪素半導体からなる半導体装置には以上の様な手法が用いられていた。しかしながら、イオン注入法を用いて窒素を添加することによりチャネルを形成する領域をｎ型化した場合は、注入により高密度の欠陥が生成された部分にチャネルを形成することになるため、小さなチャネル移動度しか得られないという問題があった。
【０００４】
この発明は、上記の問題点を解消するためになされたもので、炭化珪素半導体からなる半導体装置の電子蓄積型のチャネルを形成する際に、イオン注入法を用いずに、エピタシャル成長およびエッチングにより、高品質のチャネルを形成することができる炭化珪素半導体からなる半導体装置を得ることを目的とするものである。
【０００５】
【課題を解決するための手段】
この発明に係る半導体装置は、炭化珪素半導体からなる半導体基板と、前記半導体基板上に堆積させたｎ型伝導性をもつ炭化珪素半導体エピタキシャル層と、前記炭化珪素半導体エピタキシャル層に部分的に形成したｐ型伝導性領域と、前記ｐ型伝導性領域が部分的に形成された炭化珪素半導体エピタキシャル層上に堆積させたｎ型伝導性をもつ他の炭化珪素半導体エピキシャル層と、前記他の炭化珪素半導体エピタキシャル層に対し部分的にエッチングが施された面を用いて形成された金属／絶縁膜／半導体の積層構造のｎ型炭化珪素半導体エピタキシャル層からなるイオン注入による損傷を受けていないチャネルとを備えたことを特徴とするものである。
【００１０】
また、この発明に係る半導体装置の製造方法は、炭化珪素半導体からなる半導体基板上にｎ型伝導性をもつ炭化珪素半導体エピタキシャル層を堆積させる工程と、前記ｎ型伝導性をもつ炭化珪素半導体エピタキシャル層中にｐ型伝導性をもつ領域を部分的に形成する工程と、ｐ型伝導性をもつ領域が部分的に形成された前記ｎ型伝導性をもつ炭化珪素半導体エピタキシャル層上にｎ型伝導性をもつ他の炭化珪素半導体エピキシャル層を堆積させる工程と、ｎ型伝導性をもつ他の炭化珪素半導体エピタキシャル層に対し部分的にエッチングを施す工程と、エッチングが施された面を用いて金属／絶縁膜／半導体の積層構造のｎ型炭化珪素半導体エピタキシャル層からなるイオン注入による損傷を受けていないチャネルを形成する工程とからなることを特徴とするものである。
【００１５】
【発明の実施の形態】
この発明に係る炭化珪素半導体からなる半導体装置は、堆積させたｎ型エピタキシャル層を部分的に反応性ドライエッチング法などのエッチング法を用いて加工し、該加工部に蓄積型チャネルを形成した構造をもつものである。
【００１６】
電子蓄積型のチャネルを形成するために行う窒素のイオン注入の際、イオンの加速電圧は、通常、５０ｋＶ以上が用いられ、炭化珪素半導体中に高密度の欠陥を発生させる。炭化珪素半導体では、高温熱処理などの一般的手法により、イオン注入により生成した欠陥の密度を大幅に低減することは困難であることが知られている。このため、イオン注入を行った部分にチャネルを形成した場合は、欠陥によるキャリアの散乱中心が高密度で存在することになり、移動度を大幅に低下させてしまう。
【００１７】
この発明では、ｐ型領域を有する炭化硅素半導体にｎ型炭化硅素エピタキシャル結晶層を堆積させ、そのエピタキシャル結晶層にエッチングを施し、エッチングを施した面にチャネルを形成して電界効果トランジスタあるいは絶縁ゲート両極性トランジスタなどを作製する。エピタキシャル結晶層は高純度であり欠陥の密度も低いため、高いチャネル移動度が得られる。エッチングを行った面には欠陥が存在するため、エッチングを施した面にチャネルを形成した場合は、この欠陥によりチャネル移動度が低下することが懸念される。
【００１８】
しかしながら、例えば反応性イオンエッチングにおいて、イオン種のエネルギーは、通常、５００−６００ｅＶ以下であり、また、バイアス電圧を制御することにより更にイオン種のエネルギーを下げることも可能であるため、イオン注入時と比較し反応性イオンエッチングでは、結晶中の欠陥の密度は非常に小さく、しかも、その欠陥は表面近傍にのみ存在している。反応性イオンエッチングによる欠陥はゲート絶縁膜を形成するための酸化あるいは犠牲酸化膜の形成およびその酸化膜のウエットエッチングにより容易に除去できると考えられるため、エッチングを施した面に形成したチャネルにおいても高い移動度が得られる。
【００１９】
以下、具体的な実施の形態について説明する。
実施の形態１．
まず、この発明の実施の形態１に係る半導体装置及びその製造方法を、図１ないし図３を用いて説明する。
図１は、ｎ型炭化珪素基板１の上に堆積させた低濃度ｎ型炭化珪素エピタキシャル層２に対し、イオン注入により部分的にｐ型領域３を形成し、その上にｎ型炭化珪素エピタキシャル層４および高濃度ｎ型炭化珪素エピタキシャル層５を堆積させた状態を示した断面図である。
【００２０】
図１に示した状態のエピタキシャル層を堆積させた炭化珪素基板に対し、エッチングマスクを用いて反応性イオンエッチングを部分的に施した後の状態の断面図を図２に示しいる。
図２に示した状態のエッチング済み炭化珪素基板に対し、図３に示すように、熱酸化によりゲート絶縁膜８を、そして、ソース電極６、ゲート電極７、ドレイン電極９を形成すれば、イオン注入による損傷を受けていない蓄積型チャネル１０を有する縦型の金属／絶縁膜／半導体の積層構造の電界効果トランジスタを得ることができる。
【００２１】
この縦型の電界効果トランジスタは、図２において、エッチング後に残すｎ型炭化珪素エピタキシャル層４の層厚Ｄを変えることにより、ノーマリオフあるいはノーマリオン動作させることが可能であり、また、しきい値電圧を変えることも可能である。
【００２２】
この実施の形態１では、イオン注入を一度しか行わず、また、炭化珪素のエピタキシャル成長は１６００℃程度の高温で行うため、エピタキシャル成長中に注入元素の電気的活性化がなされることになり、イオン注入後の活性化アニールを省くことができ、エピタシャル成長およびエッチングにより、高品質のチャネルを形成することができる。このため、素子作製の工程を大幅に簡略化できる。
【００２３】
また、実施の形態１では、ゲート絶縁膜８に酸化膜を用いたが、かわりに窒化硅素膜あるいは窒化アルミニウムを用いても電界効果トランジスタとすることができる。
【００２４】
実施の形態２．
図４は、この発明の実施の形態２に係る炭化珪素半導体からなる半導体装置を示す断面図である。
図４に示す断面構造において、図３と同一部分は同一符号を付しその説明は省略する。図４に示す半導体装置は、図３に示す実施の形態１に係る構造において、ｎ型炭化珪素半導体基板１を用いるかわりに、ｐ型炭化珪素基板１１を用いて作製したもので、この構造によって、イオン注入による損傷を受けていない蓄積型チャネルを有した絶縁ゲート両極性トランジスタを構成することができる。
【００２５】
実施の形態１、２に示す金属／絶縁膜／半導体の積層構造の電界効果トラジスタあるいは絶縁ゲート両極性トランジスタに限らず、金属／絶縁膜／半導体の積層構造のチャネル構造をもつ半導体装置に対して、実施の形態１に示した方法によりチャネルを形成すれば、イオン注入による損傷を受けていない高品質のチャネルとすることができる。
【００２６】
実施の形態３．
次に、この発明の実施の形態３に係る炭化珪素半導体からなる半導体装置及びその製造方法を図５ないし図７を用いて説明する。
図５は、ｐ型炭化珪素基板１２の上に堆積させたｐ型炭化硅素エピタキシャル層１３に対し、ｎ型炭化硅素エピキシャル層１４および高濃度ｎ型炭化硅素エピタキシャル層１５を堆積させた状態を示した断面図である。
【００２７】
そして、図５に示した状態のエピタキシャル層を堆積させた炭化珪素半導体基板に対し、エッチングマスクを用いて反応性イオンエッチングを部分的に施した後の状態の断面図を図６に示している。
エッチング後に残すｎ型エピタキシャル層１４の層厚ＤＤを変えることにより、ノーマリオフあるいはノーマリオン動作させることが可能であり、また、しきい値電圧変えることも可能である。
【００２８】
図６に示したエッチング済み炭化珪素基板に対し、図７に示すように、イオン注入にり高濃度ｎ型領域２０を形成し、熱酸化によりゲート絶縁膜１７を、そして、ソース電極１９、ゲート電極１８、ドレイン電極１６を形成すれば、イオン注入による損傷を受けでない蓄積型チャネル２１を有する縦型の金属／絶縁膜／半導体の積層構造の電界効果トンジスタとなる。
【００２９】
上記の如く構成される本実施の形態３による電界効果トランジスタでは、イオン注入による損傷を受けていない蓄積型チャネルを有した電界効果トンジスタを構成することができ、また、ソース電極１９およびドレイン電極１６がともに炭化珪素基板の一方の面側に存在するため、炭化珪素基板上の集積回路とともに用いる場合などに有利な構造とすることができる。
【００３０】
実施の形態４．
図８は、この発明の実施の形態４に係る炭化珪素半導体からなる半導体装置を示す断面図である。
図８に示す断面構造において、図７と同一部分は同一符号を付しその説明は省略する。図８に示す半導体装置は、図７に示す実施の形態３に係る構造において、高濃度ｎ型炭化硅素エピタキシャル層１５を堆積させるかわりに、高濃度ｐ型炭化硅素エピタキシャル層２２を堆積させて作製したもので、この構造によって、イオン注入による損傷を受けていない蓄積型チャネルを有した絶縁ゲート両極性トランジスタを構成することができ、高いチャネル移動度を得ることができる。
【００３１】
【発明の効果】
以上のように、この発明によれば、炭化珪素半導体からなる半導体装置において、高品質の金属／絶縁膜／半導体の積層構造のチャネルを用いることができるため、高いチャネル移動度を実現でき、電気的特性の優れた半導体装置を得ることが可能である。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に係る炭化珪素半導体からなる半導体装置を示すもので、ｎ型炭化珪素基板１の上に堆積させた低濃度ｎ型炭化珪素エピタキシャル層２に対し、イオン注入により部分的にｐ型領域３を形成し、その上にｎ型炭化珪素エピタキシャル層４および高濃度ｎ型炭化珪素エピタキシャル層５を堆積させた状態を示した断面図である。
【図２】 図１に示した状態のエピタキシャル層を堆積させた炭化珪素基板に対し、エッチングマスクを用いて反応性イオンエッチングを部分的に施した後の状態の断面図である。
【図３】 図２に示した状態のエッチング済み炭化珪素基板に対し、熱酸化によりゲート絶縁膜８を、そして、ソース電極６、ゲート電極７、ドレイン電極９を形成し作製した縦型の金属／絶縁膜／半導体の積層構造の電界効果トランジスタを示す断面図である。
【図４】 この発明の実施の形態２に係る炭化珪素半導体からなる半導体装置を示すもので、イオン注入による損傷を受けていない蓄積型チャネルを有した絶縁ゲート両極性トランジスタの断面図である。
【図５】 この発明の実施の形態３に係る炭化珪素半導体からなる半導体装置を示すもので、ｐ型炭化硅素基板１２の上に堆積させたｐ型炭化硅素エピタキシャル層１３に対し、ｎ型炭化硅素エピタキシャル層１４および高濃度ｎ型炭化硅素エピタキシャル層１５を堆積させた状態を示した断面図である。
【図６】 図５に示した状態のエピタキシャル層を堆積させた炭化珪素基板に対し、エッチングマスクを用いて反応性イオンエッチングを部分的に施した後の状態の断面図である。
【図７】 図６に示したエッチング済み炭化珪素基板に対し、イオン注入により高濃度ｎ型領域２０を形成し、熱酸化によりゲート絶縁膜１７を、そして、ソース電極１９、ゲート極１８、ドレイン電極１６を形成し作製した、縦型の金属／絶縁膜／半導体の積層構造の電界効果トランジスタを示す断面図である。
【図８】 この発明の実施の形態４に係る炭化珪素半導体からなる半導体装置を示すもので、イオン注入による損傷を受けていない蓄積型チャネルを有し、ソースおよびトイン電極を炭化硅素基板の一方の面に有する絶縁ゲート両極性トランジスタの断面図である。
【符号の説明】
１ ｎ型炭化珪素基板、２ 低濃度ｎ型炭化珪素エピタキシャル層、３ ｐ型領域、４ ｎ型炭化珪素エピタキシャル層、５ 高濃度ｎ型炭化珪素エピタキシャル層、６ ソース電極、７ ゲート電極、８ ゲート絶縁膜、９ ドレイン電極、１０ 蓄積型チャネル、１１ ｐ型炭化硅素基板、１２ ｐ型炭化硅素基板、１３ ｐ型炭化硅素エピタキシャル層、１４ ｎ型炭化硅素エピタキシャル層、１５ 高濃度ｎ型炭化硅素エピタキシャル層、１６ ドレイン電極、１７ ゲート絶縁膜、１８ ゲート極、１９ ソース電極、２０ 高濃度ｎ型領域、２１
蓄積型チャネル、２２ 高濃度ｐ型炭化硅素エピタキシャル層。
Claims (2)
- 炭化珪素半導体からなる半導体基板と、
前記半導体基板上に堆積させたｎ型伝導性をもつ炭化珪素半導体エピタキシャル層と、
前記炭化珪素半導体エピタキシャル層に部分的に形成したｐ型伝導性領域と、
前記ｐ型伝導性領域が部分的に形成された炭化珪素半導体エピタキシャル層上に堆積させたｎ型伝導性をもつ他の炭化珪素半導体エピキシャル層と、
前記他の炭化珪素半導体エピタキシャル層に対し部分的にエッチングが施された面を用いて形成された金属／絶縁膜／半導体の積層構造のｎ型炭化珪素半導体エピタキシャル層からなるイオン注入による損傷を受けていないチャネルと
を備えたことを特徴とする半導体装置。 - 炭化珪素半導体からなる半導体基板上にｎ型伝導性をもつ炭化珪素半導体エピタキシャル層を堆積させる工程と、
前記ｎ型伝導性をもつ炭化珪素半導体エピタキシャル層中にｐ型伝導性をもつ領域を部分的に形成する工程と、
ｐ型伝導性をもつ領域が部分的に形成された前記ｎ型伝導性をもつ炭化珪素半導体エピタキシャル層上にｎ型伝導性をもつ他の炭化珪素半導体エピキシャル層を堆積させる工程と、
ｎ型伝導性をもつ他の炭化珪素半導体エピタキシャル層に対し部分的にエッチングを施す工程と、
エッチングが施された面を用いて金属／絶縁膜／半導体の積層構造のｎ型炭化珪素半導体エピタキシャル層からなるイオン注入による損傷を受けていないチャネルを形成する工程と
からなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104476A JP4541489B2 (ja) | 2000-04-06 | 2000-04-06 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104476A JP4541489B2 (ja) | 2000-04-06 | 2000-04-06 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001291869A JP2001291869A (ja) | 2001-10-19 |
| JP4541489B2 true JP4541489B2 (ja) | 2010-09-08 |
Family
ID=18618010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000104476A Expired - Lifetime JP4541489B2 (ja) | 2000-04-06 | 2000-04-06 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4541489B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004090969A1 (ja) * | 2003-03-24 | 2004-10-21 | National Institute Of Advanced Industrial Science And Technology | 炭化珪素半導体装置およびその製造方法 |
| JP4237086B2 (ja) * | 2004-03-22 | 2009-03-11 | 関西電力株式会社 | 電圧制御型半導体装置 |
| US7821032B2 (en) * | 2007-01-26 | 2010-10-26 | International Rectifier Corporation | III-nitride power semiconductor device |
| JP5303839B2 (ja) * | 2007-01-29 | 2013-10-02 | 富士電機株式会社 | 絶縁ゲート炭化珪素半導体装置とその製造方法 |
| JP2009044035A (ja) * | 2007-08-10 | 2009-02-26 | Sanken Electric Co Ltd | 電界効果半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031483A (ja) * | 1998-07-14 | 2000-01-28 | Kansai Electric Power Co Inc:The | 静電誘導半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05160408A (ja) * | 1991-12-04 | 1993-06-25 | Toshiba Corp | 電界効果トランジスタおよびこれを用いたダイナミック型半導体記憶装置 |
| US5917204A (en) * | 1997-03-31 | 1999-06-29 | Motorola, Inc. | Insulated gate bipolar transistor with reduced electric fields |
-
2000
- 2000-04-06 JP JP2000104476A patent/JP4541489B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031483A (ja) * | 1998-07-14 | 2000-01-28 | Kansai Electric Power Co Inc:The | 静電誘導半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001291869A (ja) | 2001-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4647211B2 (ja) | 半導体装置及びその製造方法 | |
| US6188104B1 (en) | Trench DMOS device having an amorphous silicon and polysilicon gate | |
| US20090134402A1 (en) | Silicon carbide mos field-effect transistor and process for producing the same | |
| JP5584823B2 (ja) | 炭化珪素半導体装置 | |
| TWI642108B (zh) | 半導體裝置之製造方法 | |
| US20080108190A1 (en) | SiC MOSFETs and self-aligned fabrication methods thereof | |
| JP2007251066A (ja) | 半導体装置の製造方法 | |
| JPH11297712A (ja) | 化合物膜の形成方法及び半導体素子の製造方法 | |
| KR100473735B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2005136386A (ja) | 炭化珪素−酸化物積層体，その製造方法及び半導体装置 | |
| JP2005136386A5 (ja) | ||
| JP4802378B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP4541489B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0444328A (ja) | 半導体装置及びその製造方法 | |
| JP2629995B2 (ja) | 薄膜トランジスタ | |
| JP2005347680A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5036399B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5158197B2 (ja) | 半導体装置及びその製造方法 | |
| CN101320688B (zh) | 制造半导体器件的方法及所制造出的半导体器件 | |
| KR20080033351A (ko) | 반도체 장치의 제조 방법 | |
| JP3439415B2 (ja) | 半導体装置の製造方法 | |
| JPS6292327A (ja) | 半導体装置及びその製造方法 | |
| JP4972822B2 (ja) | 電界効果半導体装置の製造方法 | |
| JP2005085872A (ja) | 半導体素子及びその製造方法 | |
| JPH04313272A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100624 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4541489 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |