JPH01214172A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電界効果型トランジスタのチャネル部に不純物
を導入し九半導体装置およびその製造方法に関するもの
である。

〔従来の技術〕

μｓ工は高性能化、高集積化に向けてさらに微細化の研
究が進められているが、その要となる微細なＭＯＳＦＥ
Ｔ　（ＭＯ８型電界効果トランジスタ）を実現するため
には、チャネル部に浅く不純物を導入する技術の確立が
必要である。このチャネル部に浅く不純物を導入する技
術は、他の特性を劣化させることな（、ＭＯＳＦＥＴの
閾値電圧を制御するために必要である。ＭＯＳＦＥＴの
ゲート電極材料としては、信頼性に優れていることから
、高濃度Ｎ型ポリシリコン（Ｎ＋ポリシリコン）が多く
使われる。

Ｎ　ポリシリコンゲートＰチャネルＭＯ８ＦＥＴにおい
ては、閾値電圧を必要な値に制御するためにチャネル部
表面近傍にほう素（Ｂ）等のＰ型不純物を導入する必要
がある。このとき、不純物の導入深さが深いと、他の特
性の劣化、例えばパンチスルー耐圧の低下、サブスレッ
シミルド係数の増大等、微細化にとって好ましくない影
響をもたらす。

〔発明が解決しようとする課題〕

従来、チャネル部に不純物を導入する（以後、チャネル
ドープと呼ぶ）には、専らイオン注入技術が使われてい
る。−数的には、ゲート酸化膜を通して例えばＢをイオ
ン注入し、その後、電気炉中でアニールを行い、イオン
注入したＢを電気的に活性化させるという方法が使われ
ている。このとき、Ｂの導入深さを浅くするためには、
Ｂの注入エネルギを下げればよい。しかし、特に、イオ
ン半径の小さいＢの低エネルギイオン注入においては、
チャネリングが生じ、導入深さを浅くすることができな
い。この低エネルギでのチャネリングは、従来使われて
いるチャネリング防止方法、すなわち、ウェーハをイオ
ンビーム入射方向から約８程度傾けてイオン注入する、
あるいは非晶質でめるＳｉｎ、膜を通してイオン注入す
る等の方法では防止できず、Ｂが深くまで侵入してしま
う。

また、イオン注入後のアニールにより、導入されたＢは
拡散し、さらに深くまで侵入する。この念め、チャネル
長０．５μｍｌ）るいはそれ以下のＭＯＳＦＥＴ、特に
？ポリシリコンゲートＰチャネルＭＯ８ＦＥＴで必要と
される浅いチャネルドープを行うことはむずかしく、極
めて微細なＭＯＳＦＥＴを実現することは困難であった
。

したがって本発明は前述した従来の問題に鑑みてなされ
たものであシ、その目的は、チャネル部に極めて浅い不
純物層を形成することによシ、微細なＭＯＳＦＥＴを実
現可能とし九半導体装置およびその製造方法を提供する
ことにある。

〔課題を屏決するための手段〕

本発明による半導体装置は、電界効果型トランジスタの
チャネル領域に非晶質層再結晶化に伴い発生する結晶欠
陥層を、ソース、ドレインの空乏層の深さよりも深い位
置に設けたものである。

本発明による半導体装置の製造方法は、電界効果型トラ
ンジスタのチャネルとなる領域に半導体の電気的特性に
影響を与えない不活性な第１のイオンを注入して半導体
基板表面に非晶質層を形成する工程と、電気的に活性な
第２のイオンを注入する工程と、上記非晶質層の再結晶
化および該第２のイオン注入で導入した不純物を活性化
させる熱処理工程とを有している。

〔作　用〕

本発明は、第２のイオン注入前に半導体基板の表面を非
晶質化すると、チャネリングの発生が防止されるととも
にその後の熱処理に伴う拡散が抑制され、さらにソース
、ドレインの空乏層中に非晶質再結晶化に伴い発生する
結晶欠陥層が存在すると、接合のリーク電流が増大する
という実験事実に基づいてなされたものである。

本発明においては、第２のイオン注入前にチャネル領域
となる半導体基板表面を第１のイオン注入により非晶質
化することにより、チャネリングの発生が抑制されると
ともにその後の熱処理に伴う拡散が抑制され、さらにそ
の非晶質の深さが制御されて非晶質層再結晶化に伴い発
生する結晶欠陥層がソース、ドレインの空乏層よりも深
い位置にある構造となる。

第５図は膜厚的１５ＯＡのＳ　ｉＯＢ膜を通してＢＦ。

をイオン注入したときの注入直後のＢの濃度分布測定結
果である。注入エネルギは約２５ＫｅＶ　、注入量は１
．３５Ｘ１０　　ｃｒｎ　　である。ここで、ＢＦ２を
用い次理由は、低エネルギのＢイオンを得るためであシ
、約２５ＫｅＶのＢＦ、イオン注入は約５．６　Ｋ　ｅ
　ＶのＢイオン注入に相当する。図中、実線はＢＦ、イ
オン注入に先立ってＳｔを約１５０ＫｅＶ　、　　２Ｘ
１０　　ｃｒＩＫでイオン注入し、表面を非晶質化した
場合でちゃ、破線は非晶質化を行わない場合を示す。図
に示すように非晶質化を行わないと、Ｓｉｎ、膜を通し
て注入してもチャネリングが生じ、分布形状が深くなる
。これに対して非晶質化を行うとチャネリングが防止さ
ｎ、浅い分布形状を実現できる。

浅い急峻な分布形状を実現する上での問題点として以上
述べたチャネリングの他に不純物の活性化のためのアニ
ール時の拡散による分布形状の拡がフがある。以下、ア
ニール時の拡散に与える非晶質化の効果を調べた結果を
述べる。アニール時の拡散を最小限にとどめるためにラ
ンプ加熱による短時間アニール（ランプアニール）が、
最近用いられるようになってきた。第６図は、約７０Ｋ
ｅＶ１ｘ１０　　ｃｒｎ　　の条件でイオン注入したＢ
のランプアニール後の拡散の様子を示すもので、ピーク
濃度Ｎｐのアニール時間による変化を示したものである
。アニール温度は約９００℃である。実線は非晶質化な
しの場合を示し、破線はＳｌ　イオン注入による非晶質
化を行った場合を示す。非晶質化なしの場合は、アニー
ル初期の３０秒程度の間に大きな拡散が起き分布形状が
拡がるためにピーク濃度Ｎｐが小さくなることがわかる
。また、３０秒程度以上のアニールを行っても、それ以
上の拡散による分布の拡がりはないことがわかる。約９
００℃でのＢの通常の拡散係数は、ＩＱ　　ｃｍ　／ｓ
ｅｅ程度と非常に小さいので、約９００℃、３０秒程度
の熱処理では、拡散による分布の拡が９、すなわちピー
ク濃度Ｎｐの低下はないはずである。ところが、実際に
は図に示すように、分布形状が拡が）ピー、　　り濃度
Ｎｐが低下する。この理由は、イオン注入ダメージに基
づく増速拡散現象が起きるためである。第６図の結果か
らアニール初期のＢの拡散係数を見積ると１０ｃｒｎ／
ＳｅＣ程度と通常の拡散係数の値に比べて１０００倍も
の大きな値になっている。そして、アニールの進行とと
もにダメージに基づく増速拡散は減少していき、３０秒
程度以上のアニールでは分布形状に影響を与えないほど
に減少する。イオン注入したＢを電気的に活性にするた
めには、１０〜３０秒程度の程度−ルが必要である。従
って、活性化のためのアニールによシ、イオン注入した
Ｂは増速拡散のために大きくその分布が拡がる。これに
対して非晶質化を行った場合には、はとんどピーク濃度
Ｎｐは変化しないことがわかる。すなわち、Ｂイオン注
入前にＳｔ　表面を非晶質化することによフイオン注入
ダメージに基づく増速拡散が抑制されることがわかシ、
急峻な浅い分布形状を実現する上で、非晶質化が非常に
有効な手段であることが明らかとなった。

良好な特性を持つＭＯＳＦＥＴを実現する上でもう−り
の重要な要素は、ソース、ドレインのリーク電流である
。イオン注入により形成した非晶質層を再結晶化すると
、非晶質層と単結晶層との界面付近に結晶欠陥が発生す
る。発明者は、この結晶欠陥と接合のリーク電流との関
係を調べた結果、結晶欠陥が空乏層中にあるときにリー
ク電流が著しく増大することを見いだした。この実験結
果をもとに本発明では、結晶欠陥がソース、ドレインの
空乏層よりも深くなるように非晶質層の深さを制御する
ことにより、残留欠陥の影響のない良好な特性を持つＭ
ＯＳＦＥＴを実現する。

〔実施例〕

第１図（ａ）〜（ｄ）は本発明をＭＯ８ＬＳＩの製造に
適用した場合の一実施例であってＰチャンネルＭＯ８Ｆ
ＥＴの製造工程を示す要部断面図である。同図において
、１はＮ型Ｓｉ基板、２はフィールド酸化膜、３は非晶
質層、４はチャネルドープ層、５はチャネル部の非晶質
層形成のためのイオン注入に伴う結晶欠陥、６はゲート
酸化膜、Ｔは低抵抗多結晶シリコンゲート電極、ａはソ
ース、ドレイン部の非晶質層形成のためのイオン注入に
伴う結晶欠陥、９は高濃度Ｐ型（Ｐ　）層（ソース、ド
レイン）、１０は眉間絶縁膜、１１はＡｔ電極である。

まず、同図（ａ）に示すようにＮ型Ｓ１基板１に通常の
ＭＯ３ＬＳＩ製造工程に従って厚さ約５００ＯＡのフィ
ールド酸化膜２を形成しチャネル部を分離する。本実施
例ではＮ型Ｓｉ基板１の不純物濃度は約３ｘｌＱ　　ｃ
ｍ　　とした。次に半導体の電気的特性に影響を与えな
い不活性な第１のイオンとして例えばＳｌを、注入エネ
ルギ約１５０に＠Ｖ　、注入量約２Ｘ１０　　ｃｒｔｔ
　　の条件でチャネル部にイオン注入し、チャネル部の
表面近傍に非晶質層３を形成する。

この場合、非晶質層３の深さは、上記の条件で約３００
ＯＡであった。すなわち、Ｓｔ基板１の表面から約３０
０ＯＡの深さまで非晶質化されたことになる。第２図は
非晶質層の深さとＳｔの注入エネルギとの関係を示した
ものであシ、同図に示すように非晶質層の深さはＳｔの
注入エネルギにより制御できる。引続いて電気的に活性
な第２のイオンとして例えばＢＦ、を、注入エネルギ約
２５ＫｅＶ。

注入量約１．３５　Ｘ　１０　　α　の条件でイオン注
入し、Ｂがドープされたチャネルドープ層４を形成する
。

この場合、注入条件は所要のＭＯＳＦＥＴの闇値電圧に
したがって決定することは勿論である。次に第１図伽）
に示すように非晶質層３およびチャネルドープ層４を、
熱処理として例えばアニールを行なつてチャネルドープ
層４にドープされたＢを活性化および非晶質層３を再結
晶化させる。本実施例では、ランプアニールを用い、ア
ニール条件は約９５０℃、１５秒とした。このアニール
により、チャネルドープ層４にイオン注入されたＢは電
気的に活性化されるとともに非晶質層３は結晶化する。

このとき、元の非晶質層３と単結晶との界面近傍に結晶
欠陥５が形成される。この現象は、非晶質層３が再結晶
する際に非晶質の部分の結晶性は良好となるか、イオン
注入によって非晶質層３と結晶層との間に導入された欠
陥の回復が完全ではなく、その部分に欠陥が残留するも
のと考えられている。次にチャネルドープ層４上に厚さ
約１０ＯＡのゲート酸化膜６を乾燥酸素雰囲気中で形成
する。

その後、第１図（ｅ）に示すようにこのゲート績化膜６
上に低抵抗多結晶シリコンを約３００ＯＡの厚さに堆積
し、通常のフォトリングラフィもしくは電子ビームリソ
グラフィを用いてゲート電極７を形成する。次にソース
、ドレインとなるべき部分にＳｉを、注入エネルギ約３
０ＫｅＶ　　、注入量的２×１０ｃｒｎ　　の条件でイ
オン注入して非晶質層を形成した後、引続いてＢＦ、を
、注入エネルギ約１５ＫｅＶ　、注入量的２Ｘ１０　　
ｔ：ｖ　　の条件でイオン注入し、ドープ層を形成する
。この場合、ソース、ドレインとして用いるＰＮ接合形
成のためのイオン注入に先立ってＳｌ　イオンを注入す
ることによフ、Ｂイオンのチャネリングの発生を防止し
、浅いソース、ドレインが形成される。しかる後に約９
５０℃、１５秒のランプアニールを行ない、イオン注入
により導入されたＢの活性化を行なうとともに非晶質層
を再結晶化する。このアニールにより、元の非晶質層と
単結晶との界面近傍に結晶欠陥８が形成されるとともに
ソース、ドレインとしてのＰ＋層９が形成される。本実
施例の条件では、結晶欠陥８の深さは約８０ＯＡ、Ｐ層
９の深さは約９０ＯＡであった。以後は通常のＭＯ８Ｌ
ＳＩの製造工程にしたがって第３図（ｄ）に示すように
層間絶縁膜１０およ゛びＡｔ電極１１を形成し、Ｐチャ
ンネルＭＯ３ＦＩｌｉＴが製造される。

第３図は、上記実施例で説明したチャネルドープ層のＢ
の深さ方向の濃度分布をＳＩＭＳで測定した結果を示し
たものである。図中、実線が上記実施例で示した方法の
場合、破線が比較のために行なったもので、非晶質化を
しなかった場合である。

同図に示すように上記実施例で説明した方法を用いるこ
とによシ、極めて浅いチャネルドープ層が得られる。一
方、従来の方法、すなわち、非晶質化をしない方法では
、チャネリングおよび増速拡散のために分布が拡がシ、
ランプアニールを用いても浅いチャネルドープ層が得ら
れないことがわかる。このように本実施例によれば、極
めて浅く急峻なチャネルドープ層が得られることが明ら
かとなった。

また、第１図（ｂ）、　（ｅ）　、　（ｄ）に示したよ
うにイオン注入で非晶質層を形成した場合には、アニー
ル後、非晶質層と単結晶との界面近傍に二次欠陥が発生
する。そして、この結晶欠陥が半導体の空乏層中にある
ときは生成再結合中心として作用するので、ＰＮ接合の
逆方向のリーク電流の増大をもたらす。

本実施例においては、この非晶質化に伴う結晶欠陥がソ
ース、ドレインの空乏層内に存在しない構成としたこと
により、リーク電流の増大等の特性劣化を抑制すること
ができた。

また、第４図は、上記実施例で説明し念力法によ〕形成
されたＭＯＳＦＥＴの断面構造の拡大図であシ、同図に
おいて、９ｓはソース、９Ｄはドレイン、１２は空乏層
端である。同図に示すように動作状態では、ドレイン９
Ｄに印加する電圧でドレイン９Ｄの空乏層が伸びるが、
との空乏層の深さが結晶欠陥５よりも浅くなるように非
晶質化のためのＳｔ　イオン注入エネルギを選んだ。す
なわち、同図に示すように結晶欠陥５の深さＷｌがドレ
イン９Ｄ領域における空乏層端１２の深さＷ、ｌ　よシ
も大きくなるようＫした。一方、ソース、ドレイン形成
時のＳｔ　イオン注入は、その結晶欠陥の深さが接合深
さが浅くなるようにした。すなわち、同図に示すように
結晶欠陥８の深さＷ、がＰＮ接合深さＷ８　よフも小さ
くなるようにした。このようにすることにより、結晶欠
陥８はＰ　層９内に存在し、空乏層内には存在しないよ
うにすることができる。ソース、ドレイン形成時のＳｌ
　イオン注入に伴う結晶欠陥８は、結晶欠陥５の場合と
は異なり、その深さを深くすることによｐ１影響を除く
ことはできない。なぜならば、ドレイン９Ｄの空乏層が
届かないほど結晶欠陥８を深くしてもゲート電′！Ｍ７
下のチャネルとなる部分に結晶欠陥５が位置するため、
移動度の低下などＭＯＳＦＥＴの性能劣化の原因となる
。つまり、ソース、ドレイン形成時のＳｌ　イオン注入
は、これに伴う結晶欠陥８の深さが接合深さより浅くな
るようにする必要がある。

以上説明したように本実施例によれば、リーク電流等の
他の諸特性を劣化させることなく、極めて浅いチャネル
ドープ層４を有するＭＯＳＦＥＴを実現することができ
る。

なお、前述した実施例では、非晶質化のためのイオン注
入のイオン種としてＳｔを用いた場合について説明した
が、この他にＧｏ　、　Ａｒ等、最終的に電気的特性に
影響を与えないものであれば特に限定されない。また、
チャネルドープのためのイオン種としてＢＦ、を用いた
場合について説明したが、勿論、Ｐ型の不純物としてＢ
をイオン注入しても良く、さらにＧａ等でも良い。また
、Ａｓ、Ｐ等のＮ型不純物のチャネルドープに対しても
有効である。また、熱処理としてランプアニールを用い
た場合について説明したが、他のアニール方法、例えば
電気炉アニール、電子ビームアニールもしくはレーザア
ニール等を用いても前述と同様の効果が得られることは
いうまでもない。

〔発明の効果〕

以上説明したように本発明によれば、電界効果型トラン
ジスタのチャネル領域のソース、ドレイ／の空乏層の深
さよりも深い位置に非晶質層再結晶化に伴い発生する結
晶欠陥を存在させたことにより、トランジスタの他の諸
特性を劣化させることなく、極めて浅いチャネルドープ
層を形成できるので、微細な電界効果型トランジスタが
実現でき、大規模な半導体集積回路の製造が可能となる
。

また、電界効果型トランジスタのチャネルとなる領域に
半導体の電気的特性に影響を与えない不活性な第１のイ
オンを注入して半導体表面に非晶質層を形成した後に電
気的に活性な第２のイオンを注入することによ）、チャ
ネリングの発生を防止でき、しかもその後の熱処理時の
増速拡散を抑制できるので、極めて浅いチャネルドープ
層が形成できる等の極めて優れた効果が得られる。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明による半導体装置および
その製造方法の一実施例を説明するための工程の要部断
面図、第２図は非晶質層の深さと８１の注入エネルギと
の関係を示す図、第３図は本発明の実施例におけるチャ
ネルドープ層のＢの濃度分布測定結果を示す図、第４図
は本発明の実施例におけるＭＯＳＦＥＴの断面構造の拡
大図、第５図は膜厚約１５ＯＡのＳｔＯ，膜を通して低
エネルギイオンを注入したＢの注入直後の濃度分布測定
結果を示す図、第６図はイオン注入したＢのアニールに
よる拡散の様子を示した図である。 １・・・・Ｎ型Ｓ１基板、２・・・・フィールド酸化膜
、３・・・・非晶質層、４・・・・チャネルドープ層、
５・・・・チャネル部の非晶質層形成のためのイオン注
入に伴う結晶欠陥、６・・・・ゲート酸化膜、７・・・
・低抵抗多結晶シリコンゲー）電極、８・・・・ソース
、ドレイン部の非晶質層形成の九めのイオン注入に伴う
結晶欠陥、９・・・・Ｐ層、９ｓ・・・・ソース、９Ｄ
・・・・ドレイン、１０・・・・層間絶縁膜、１１・　
・・・Ａｔ電極、１２・・・・空乏層端。 特許出願人　日本電信電話株式会社

Claims (2)

【特許請求の範囲】
1. （１）電界効果型トランジスタのチャネル領域でソース
   、ドレインの空乏層の深さよりも深い位置に非晶質層再
   結晶化に伴い発生する結晶欠陥層を存在させたことを特
   徴とする半導体装置。
2. （２）電界効果型トランジスタのチャネルとなる領域に
   半導体の電気的特性に影響を与えない不活性な第１のイ
   オンを注入し半導体表面に非晶質層を形成する工程と、
   電気的に活性な第２のイオンを注入する工程と、前記非
   晶質層および前記第２のイオン注入層を熱処理する工程
   とを含むことを特徴とした半導体装置の製造方法。