JP2005159136A - Ｃｏｂ実装用の枠体、パッケージ実装用の枠体、及び半導体装置 - Google Patents

Abstract

【課題】 ＣＯＢ実装において、さらなる小型化を実現する。
【解決手段】 本発明の枠体は、枠部材と、導体部と、導電性のバンプ部とを有している。枠部材の一方の面には、半導体チップを保護するためのリッドが貼り付けられる。導体部は、枠部材における、前記一方の面とは反対側の面上に形成されている。バンプ部は、半導体チップのパッドと導体部とを電気的に接続するために、導体部上に形成されている。このため、本発明の枠体を用いれば、ボンディングワイヤを用いずに半導体チップをＣＯＢ実装できる。従って、従来のＣＯＢ実装方法よりも、実装サイズを小型化できる。
【選択図】 図１

Description

本発明は、半導体チップの実装、及び半導体装置に関する。特に本発明は、ＣＯＢ実装用の枠体、及びパッケージ実装用の枠体に関する。

半導体チップの実装方法として、ＣＯＢ（Chip On Board）実装と、パッケージ実装とが知られている（例えば、特許文献１、特許文献２参照）。図１５は、従来方法によりＣＯＢ実装された半導体装置の上面模式図を上側に示し、その断面模式図を下側に示したものである。図に示すように、ＣＯＢ実装では、外部信号線に接続されるスルーホール１０及びポスト１２を有するＣＯＢ基板１４上に、半導体チップ１６が固定される。そして、半導体チップ１６のパッド１８は、ボンディングワイヤ２０によりポスト１２に接続される（この接続方法をワイヤボンドという）。通常のＣＯＢ実装では、ボンディングワイヤ２０及び半導体チップ１６を保護するため、枠体２４を設けてその上にガラスリッド２６を接着したり、半導体チップ１６の周囲に樹脂を流し込んで硬化させたりする。

図１６は、従来方法によりパッケージ実装された半導体装置の上面模式図を上側に示し、その断面模式図を下側に示したものである。図に示すように、パッケージ実装では、パッケージ基板３０のダイパッド部３２に半導体チップ１６を接着後、パッド１８とインナーリード３４とをワイヤボンドする。そして、ボンディングワイヤ２０及び半導体チップ１６を保護するため、パッケージ基板３０の上部にガラスリッド３６を接着する。

ＣＯＢ実装では、ＣＯＢ基板１４のポスト１２と半導体チップ１６との間に、ボンディングワイヤ２０を配置するための間隔が必要となる。この間隔は、ワイヤボンド時に使用されるキャピラリが十分に入る長さである必要があり、通常１．５〜３ｍｍ程度である。パッケージ実装の場合も、ＣＯＢ実装の場合と同様の理由により、インナーリード３４と半導体チップ１６との間に一定の間隔が必要となる。この間隔は、ＣＯＢ実装の場合と同等である。ＣＯＢ実装やパッケージ実装は、こうしたスペースを必要とするため、小型化に限界があった。

そこで、さらなる高密度化、小型軽量化を図るため、半導体チップとほぼ同じ寸法のパッケージを使うＣＳＰ（チップサイズパッケージ）が近年導入されている。この技術では、例えば、ＢＧＡ（Ball Grid Array）などを用いて、半田ボールや半田バンプにより、半導体チップとパッケージ側のリードとを接続している。
特開平１０−１９９９０９号公報 （第２−４項、図１−図７） 特開平１０−１２５８３３号公報 （第２−６項、図１−図４）

しかしながら、ＣＳＰ実装は、主にフェイスダウン方式であるため、受光素子や、ＣＣＤ等の光学素子には適用できないという問題があった。なぜなら、これらの素子は、チップにおける素子形成面を受光面として活用するからである。
本発明の目的は、ＣＯＢ実装においてさらなる小型化を実現することと、これにより、ＣＯＢ実装される受光素子や光学素子を小型化することである。

本発明の別の目的は、パッケージ実装においてさらなる小型化を実現することと、これにより、パッケージ実装される受光素子や光学素子を小型化することである。

請求項１の発明は、半導体チップをＣＯＢ実装するために用いる枠体であり、枠部材と、導体部と、導電性のバンプ部とを備えていることを特徴とする。枠部材の一方の面には、半導体チップを保護するためのリッドが貼り付けられる。導体部は、枠部材における、前記一方の面とは反対側の面上に形成されている。バンプ部は、半導体チップのパッドと導体部とを電気的に接続するために、導体部上に形成されている。

請求項２のＣＯＢ実装用の枠体は、請求項１の発明において、枠部材における外縁側の面には、サイドスルーホールが形成されていることを特徴とする。
請求項３の発明は、半導体チップをＣＯＢ実装するために用いる枠体であって、枠部材と、外部端子部と、導体部と、導電性のバンプ部とを備えていることを特徴とする。枠部材は、その内縁及び外縁が半導体チップの外周に沿った枠状に形成されている。枠部材の一方の面には、半導体チップを保護するためのリッドが貼り付けられる。この一方の面とは反対側には、内縁側に凹んだ少なくとも１つの段差により分けられた第１面と、第１面よりも内縁側の第２面とが形成されている。外部端子部は、第１面に形成されたスルーホール、または、第１面から枠部材を挿通するように設けられたピンである。導体部は、第２面上から、外部端子部まで形成されている。バンプ部は、半導体チップのパッドと導体部とを電気的に接続するために、第２面上の導体部上に形成されている。

請求項４の半導体装置は、請求項１〜請求項３のいずれかのＣＯＢ実装用の枠体を用いて、光電変換素子である半導体チップをＣＯＢ実装したことを特徴とする。
請求項５の発明は、半導体チップをパッケージ実装するために用いる枠体であって、枠部材と、導体部と、導電性のバンプ部とを備えていることを特徴とする。枠部材の一方の面には、半導体チップを保護するためのリッドが貼り付けられる。導体部は、枠部材における、前記一方の面とは反対側の面上に形成されている。バンプ部は、半導体チップのパッドと導体部とを電気的に接続するために、導体部上に形成されている。

請求項６の発明は、半導体チップをパッケージ実装するために用いる枠体であって、枠部材と、リードと、導電性のバンプ部とを備えていることを特徴とする。枠部材は、その内縁及び外縁が半導体チップの外周に沿った枠状に形成されている。枠部材の一方の面には、半導体チップを保護するためのリッドが貼り付けられる。この一方の面とは反対側には、内縁側に凹んだ少なくとも１つの段差によって分けられた外側面と、外側面よりも内縁側の内側面とが形成されている。リードは、内側面上から、枠部材の外縁に挿通している。バンプ部は、半導体チップのパッドとリードとを電気的に接続するために、内側面上のリード上に形成されている。

請求項７の半導体装置は、請求項５または請求項６のパッケージ実装用の枠体を用いて、光電変換素子である半導体チップをパッケージ実装したことを特徴とする。

本発明のＣＯＢ実装用の枠体を用いれば、ボンディングワイヤを用いずに半導体チップをＣＯＢ実装できる。このため、従来のＣＯＢ実装方法よりも、実装サイズを小型化できる。同様に、本発明のパッケージ実装用の枠体を用いれば、従来よりも実装サイズを小型化できる。従って、ＣＳＰ実装を適用できないために従来は実装サイズの小型化に限界があった半導体チップに対しては、本発明の枠体を用いてＣＯＢ実装またはパッケージ実装することで、小型化できる。

以下、図面を用いて本発明の実施の形態を説明する。なお、各図において、同一要素には同一符号を付し、重複する説明を省略する。
＜第１の実施形態＞
図１（ａ）は、本発明の第１の実施形態における半導体装置の上面模式図であり、図１（ｂ）は、図１（ａ）のＸ−Ｘ’間の断面模式図を示している。本実施形態は、請求項１及び請求項４に対応する。半導体装置４０は、本発明の枠体４４と、ＣＯＢ基板４６と、透明リッド４８とを用いて、半導体チップ５０をＣＯＢ実装することで構成されている。

半導体チップ５０は、固体撮像素子として形成されている。また、透明リッド４８は、半導体チップ５０を保護すると共に光学窓として機能し、例えばガラス製である。ＣＯＢ基板４６は、半導体チップ５０を収納及び固定するためのキャビティ部５４と、複数のスルーホール５６（この例では３２個）と、各スルーホール５６に対応して形成された複数の基板配線５８とを有している。スルーホール５６の内面には金属メッキが施されており、各基板配線５８の一端は、各スルーホール５６まで延在している。

枠体４４は、その外縁の寸法がキャビティ部５４の外縁の寸法より大きくなるように、且つ、その内縁の寸法がキャビティ部５４の外縁の寸法より小さくなるように形成されている。枠体４４は、例えば、テフロン（登録商標）やセラミックを切削することで形成されている。なお、枠体４４の材料は、これらに限定されるものではない。所望の形状に加工可能で、且つ、十分な強度を有する絶縁性の固体であれば何でもよい。これは、後述する第２〜第５の実施形態に関しても同様である。

図２（ａ）は、図１（ｂ）の枠体４４近辺を拡大した図であり、図２（ｂ）は、これを分解断面図として示したものである。図に示すように、枠体４４は、透明リッド４８を貼り付けるための段差部６２を有している。また、枠体４４における段差部６２とは反対側の面上には、金属薄膜による枠体配線６４が形成されている。この枠体配線６４は、例えば、金やアルミニウム等の導電性素材を蒸着等の方法で付着して形成すればよい。

そして、枠体配線６４上には、半田バンプ６６が形成されている。半田バンプ６６は、枠体４４が半導体チップ５０及びＣＯＢ基板４６上に配置されたときに、半導体チップ５０のパッド６８に対向する位置に形成されている。なお、枠体配線６４及び半田バンプ６６は、各基板配線５８に対応して複数形成されている。即ち、ＣＯＢ基板４６上に配置されたときに、基板配線５８に対向しない領域（例えば図１（ａ）のＹ−Ｙ’間断面）には、枠体配線６４及び半田バンプ６６は形成されていない。また、以下の説明では、枠体におけるリッド貼り付け用の段差部とは反対側の面において、配線が形成されていない領域を、非配線領域という。

ここで、請求項と本実施形態との対応関係を説明する。なお、以下に示す対応関係は、参考のために示した一解釈であり、本発明を限定するものではない。請求項記載の導体部は、枠体配線６４に対応する。請求項記載のバンプ部は、半田バンプ６６に対応する。請求項記載の枠部材は、枠体４４から、枠体配線６４及び半田バンプ６６を除いた部分に対応する。

次に、上述した枠体４４を用いた実装方法を説明する。まず、例えば接着剤を用いて、ＣＯＢ基板４６のキャビティ部５４に半導体チップ５０を貼り付ける。このとき、半導体チップ５０の受光面がＣＯＢ基板４６とは反対側になるようにする。次に、半田バンプ６６、及び枠体配線６４における半田バンプ６６とは反対側に、例えばクリーム半田を塗布し、前記非配線領域に例えば絶縁性接着剤を塗布する。次に、枠体４４の半田バンプ６６がパッド６８に合わさるように、且つ、枠体配線６４における半田バンプ６６とは反対側が基板配線５８上になるように位置合わせをする。

この状態で、半田バンプ６６が溶けない程度に枠体４４及びＣＯＢ基板４６が熱くなるように、例えば、これらをホットプレート上に載置する。その後、これらをホットプレート上から移して冷ます。これにより、先に塗布したクリーム半田及び絶縁性接着剤によって、半田バンプ６６はパッド６８に半田付けされ、枠体配線６４は基板配線５８に半田付けされ、前記非配線領域はＣＯＢ基板４６に接着される。この後、透明リッド４８を枠体４４の段差部６２に貼り付けて、半導体チップ５０を封止すればよい。なお、半田バンプ６６が溶けない程度に枠体４４を熱くするのではなく、半田バンプ６６をパッド６８に熱圧着するようにしてもよい（後述する他の実施形態についても同様）。以上が実装方法の説明である。

このように第１の実施形態では、枠体４４上に形成された半田バンプ６６及び枠体配線６４を介して、半導体チップ５０のパッド６８と、ＣＯＢ基板４６の基板配線５８とを接続する。従って、実装の際にワイヤボンディングを用いる必要がないので、従来よりも簡単な工程でＣＯＢ実装できる。また、ワイヤボンドするのに必要であったパッドとポストとの間隔は不要となる。従って、最小のサイズで半導体チップをＣＯＢ実装できる。また、ＣＳＰ実装を適用できないために従来は実装サイズの小型化に限界があった半導体チップに対しては、本実施形態の枠体を用いてＣＯＢ実装することで、チップサイズに限りなく近いサイズで実装できる。

なお、第１の実施形態では、ＣＯＢ基板４６上において、基板配線５８がキャビティ部５４の外縁まで延在していない例を述べた。本発明は、かかる実施形態に限定されるものではない。図３に示すように、基板配線５８をキャビティ部５４の外縁まで延在させて、枠体配線６４と、基板配線５８との接触面積を大きくしてもよい。
パッド６８と枠体４４との接続手段として、半田バンプ６６を用いる例を述べた。本発明は、かかる実施形態に限定されるものではない。半田バンプ６６の代わりに、例えば、金ボール、半田ボールを枠体配線６４上に形成したり、プローブピンを設けてもよい。これは、後述する第２〜第５の実施形態に関しても同様である。また、外部信号線（図示せず）との接続手段として、ＣＯＢ基板４６にスルーホール５６が形成されている例を述べた。本発明は、かかる実施形態に限定されるものではない。スルーホールの代わりに、ＣＯＢ基板を挿通すると共に基板配線に接続されたピンを設けてもよい。

＜第２の実施形態＞
図４（ａ）は、本発明の第２の実施形態における半導体装置の上面模式図であり、図４（ｂ）は、図４（ａ）のＸ−Ｘ’間の断面模式図を示している。本実施形態は、請求項１、請求項２、及び請求項４に対応する。半導体装置８０は、本実施形態の枠体８４と、ＣＯＢ基板８６と、透明リッド４８とを用いて、半導体チップ５０をＣＯＢ実装することで構成されている。ＣＯＢ基板８６は、半導体チップ５０を固定するためのキャビティ部９４と、複数のスルーホール９６とを有している。枠体８４の外縁側の面には、複数のスルーホール９６にそれぞれ対向するように、複数の端面スルーホール９０（サイドスルーホール）が形成されている。これらサイドスルーホールが形成されていることが、本実施形態と第１の実施形態との主な違いである。

図５（ａ）は、図４（ｂ）の枠体８４近辺を拡大した図であり、図５（ｂ）は、これを分解断面図で示したものである。図に示すように、枠体８４は、透明リッド４８を貼り付けるための段差部９８を有している。また、枠体８４における段差部９８とは反対側の面上には、各端面スルーホール９０に対応する枠体配線１００が形成されている。枠体配線１００上には、半導体チップ５０のパッド６８に対向する位置に、半田バンプ１０４が形成されている。

次に、上述した枠体８４を用いた実装方法を説明する。まず、第１の実施形態と同様に、キャビティ部９４に半導体チップ５０を貼り付ける。次に、端面スルーホール９０の下端及び半田バンプ１０４にクリーム半田を塗布し、非配線領域に絶縁性接着剤を塗布する。次に、位置合わせをしてから、第１の実施形態と同様にして、半田バンプ１０４をパッド６８に半田付けし、端面スルーホール９０をスルーホール９６に半田付けし、非配線領域をＣＯＢ基板８６に接着する。この後、透明リッド４８を段差部９８に貼り付ける。なお、端面スルーホール９０にクリーム半田を塗布せずに、枠体８４とＣＯＢ基板８６とを接着後に、端面スルーホール９０をスルーホール９６に半田付けしてもよい。以上、第２の実施形態においても、第１の実施形態と同様の効果を得ることができる。

＜第３の実施形態＞
図６（ａ）は、本発明の第３の実施形態における半導体装置の上面模式図であり、図６（ｂ）は、図６（ａ）のＸ−Ｘ’間の断面模式図を示している。本実施形態は、請求項３及び請求項４に対応する。半導体装置１１０は、枠体１１４と、ＣＯＢ基板１１６と、透明リッド４８とを用いて、半導体チップ５０をＣＯＢ実装することで構成されている。第１の実施形態との主な違いは、以下の２点である。

第１に、ＣＯＢ基板１１６は、キャビティ部やスルーホールを有さず、板状に形成されている。なお、ＣＯＢ基板１１６の寸法は、半導体チップ５０のサイズより大きい。第２に、枠体１１４は、第１及び第２の実施形態のＣＯＢ基板の外周部をさらに含む構造を有している。以下、図７を用いて枠体の構造を詳細に説明する。なお、図７（ａ）は、図６（ｂ）における枠体１１４近辺を拡大した図であり、図７（ｂ）は、これを分解断面図で示したものである。

枠体１１４は、透明リッド４８を貼り付けるための段差部１１８を有している。枠体１１４における段差部１１８とは反対側は、内縁側に凹んだ２つの段差によって階段状に形成されている。これら２つの段差の内、内縁側の段差は、半導体チップ５０を収納するためのものであり、半導体チップ５０の外周より若干外側になる位置に形成されている。また、外縁側の段差は、ＣＯＢ基板１１６を嵌合するために、ＣＯＢ基板１１６の外周とほぼ等しくなる位置に形成されている。なお、外縁側の段差は、ＣＯＢ基板１１６の寸法より外周よりも若干外側になる位置に形成してもよい。

ここで、図７（ｂ）に示すように、段差により分けられた３つの面の内、内縁側の面をバンプ面（請求項記載の第２面に対応）、外縁側の面をホール面（請求項記載の第１面に対応）、これらの間の面を基板貼付面とする。ホール面には、複数のスルーホール１２０が形成されている（この例では、図６（ａ）に示したように３２個）。そして、これらスルーホール１２０にそれぞれ対応して、枠体配線１２４が形成されている。枠体配線１２４の一端側は、バンプ面上に形成されており、他端側はスルーホール１２０まで延在している。また、バンプ面上の枠体配線１２４上には、パッド６８に対向する位置に、半田バンプ１２６が形成されている。

図８は、枠体１１４の製造方法の要部を示す模式的工程断面図である。以下、図８を用いて、枠体１１４の製造方法を説明する。まず、テフロン（登録商標）等で形成された正方形状の基板を用意し、その中心部を四角く刳り抜くことで、枠状の第１基板１３０を形成する。次に、スルーホール１２０を形成する。次に、導電性素材をメッキ等の方法で付着して、枠体配線１２４を形成する。図８（ａ）は、この状態を示している。

次に、第１基板１３０における枠体配線１２４側の面上に、第１基板１３０と同等の寸法及び形状を有する第２基板１３２を、例えば接着剤により貼り付ける。図８（ｂ）は、この状態を示している。次に、第１基板１３０を切削して、階段状にバンプ面、基板貼付面、ホール面を形成する。このとき、先に形成した枠体配線１２４が露出するように、且つ、枠体配線１２４が切削されないようにする。そして、各枠体配線１２４上に半田バンプ１２６を形成する。図８（ｃ）は、この状態を示している。この後、第２基板１３２を切削して、図７に示した形状に加工すればよい。以上が枠体１１４の製造方法の説明である。

次に、前述した図７（ｂ）を参照して、本実施形態の枠体１１４を用いた実装方法を説明する。まず、枠体１１４のホール面を上に向け、半田バンプ１２６にクリーム半田を塗布してから、半導体チップ５０の受光面を下に向けて位置合わせをする。この状態で、第１の実施形態と同様にして、各半田バンプ１２６を各パッド６８に半田付けする。次に、半導体チップ５０の裏面とＣＯＢ基板１１６、枠体１１４の基板貼付面とＣＯＢ基板１１６をそれぞれ接着する。この後、透明リッド４８を枠体１１４の段差部６２に貼り付ければよい。なお、以下のように工程順を変えてもよい。まず、ＣＯＢ基板１１６上に半導体チップ５０の裏面を貼り付ける。次に、各半田バンプ１２６を各パッド６８に半田付けすると共に、基板貼付面をＣＯＢ基板１１６に接着する。この後、透明リッド４８を枠体４４の段差部１１８に貼り付ける。以上が実装方法の説明である。

以上、第３の実施形態においても、第１及び第２の実施形態と同様の効果を得ることができる。さらに、第３の実施形態では、枠体１１４は、第１及び第２の実施形態のＣＯＢ基板の外周部をさらに含む構造を有している。このため、枠体の配線部（第１の実施形態では枠体配線６４）と、ＣＯＢ基板の配線部（第１の実施形態では基板配線５８）とを半田付け等により接続する必要がない。従って、チップ実装時の工程数を少なくできる。

なお、第３の実施形態では、外部信号線との接続手段として、枠体１１４にスルーホール１２０が形成されている例を述べた。本発明は、かかる実施形態に限定されるものではない。スルーホールの代わりに、枠体を挿通すると共に枠体配線に接続されたピンを設けてもよい。ここでのスルーホール及びピンは、請求項記載の外部端子部に対応する。
また、枠体１１４における段差部１１８とは反対側に、２つの段差が形成されている例を述べた。本発明は、かかる実施形態に限定されるものではない。例えば、図９に示すように、段差を１つのみにしてもよい。この場合、ＣＯＢ基板を、半導体チップ５０の寸法より若干大きく形成する。また、ＣＯＢ基板が枠体に嵌合されるように、枠体における段差の位置を、ＣＯＢ基板の寸法にほぼ等しくする。実装の際には、ＣＯＢ基板の側面に接着剤を塗布することで、ＣＯＢ基板と枠体とを接着すればよい。

＜第４の実施形態＞
図１０（ａ）は、本発明の第４の実施形態における半導体装置の上面模式図であり、図１０（ｂ）は、図１０（ａ）のＸ−Ｘ’間の断面模式図を示している。本実施形態は、請求項５及び請求項７に対応する。半導体装置１４０は、本実施形態の枠体１４４と、パッケージ１４６と、透明リッド４８とを用いて、半導体チップ５０をパッケージ実装することで構成されている。

パッケージ１４６は、半導体チップ５０を収納及び固定するためのダイパッド部１５０と、複数のリード１５２（この例では３２本）とを有している。枠体１４４の構造は、第１の実施形態の枠体２４と同様である。即ち、枠体１４４は、透明リッド４８を貼り付けるための段差部１６０と、複数のリード１５２にそれぞれ対応する複数の枠体配線１６４と、複数の半田バンプ１６６とを有している。

次に、本実施形態の枠体１４４を用いたパッケージ実装の工程を説明する。まず、例えば接着剤を用いて、パッケージ１４６のダイパッド部１５０に半導体チップ５０を貼り付ける。このとき、半導体チップ５０の受光面がパッケージ１４６とは反対側になるようにする。次に、半田バンプ１６６及び枠体配線１６４にクリーム半田を塗布し、枠体１４４の非配線領域に絶縁性接着剤を塗布する。次に、半田バンプ１６６がパッド６８に合わさるように、且つ、枠体配線１６４がリード１５２上になるように位置合わせをする。この状態で、第１の実施形態と同様にして、半田バンプ１６６をパッド６８に半田付けし、枠体配線１６４をリード１５２に半田付けし、非配線領域をパッケージ１４６に接着する。この後、透明リッド４８を枠体１４４の段差部１６０に貼り付ける。以上が実装方法の説明である。このように第４の実施形態では、ワイヤボンドをせずに半導体チップ５０をパッケージ実装できる。従って、第４の実施形態においても、第１の実施形態と同様の効果を得ることができる。

＜第５の実施形態＞
図１１（ａ）は、本発明の第５の実施形態における半導体装置の上面模式図であり、図１１（ｂ）は、図１１（ａ）のＸ−Ｘ’間の断面模式図を示している。本実施形態は、請求項６及び請求項７に対応する。半導体装置１８０は、本実施形態のパッケージ１８４と、透明リッド４８とを用いて、半導体チップ５０をパッケージ実装することで構成されている。パッケージ１８４は、枠体１８６と、裏蓋部１８８とで構成されている。

裏蓋部１８８は、ダイパッド部を有さず、半導体チップ５０より若干大きい寸法の板状に形成されている。枠体１８６は、第４の実施形態のパッケージ１４６の外周部をさらに含む構造を有している。以下、図１２を用いて枠体１８６の構造を詳細に説明する。なお、図１２（ａ）は、図１１（ｂ）における枠体１８６近辺を拡大した図であり、図１２（ｂ）は、これを分解断面図で示したものである。

枠体１８６は、透明リッド４８を貼り付けるための段差部１９２を有している。枠体１８６における段差部１９２とは反対側は、内縁側に凹んだ２つの段差によって階段状に形成されている。これら２つの段差の内、内縁側の段差は、半導体チップ５０を収納するためのものであり、半導体チップ５０の外周より若干外側になる位置に形成されている。また、外縁側の段差は、裏蓋部１８８を嵌合するためのものであり、裏蓋部１８８の外周とほぼ等しくなる位置に形成されている。なお、外縁側の段差は、裏蓋部１８８の外周より若干外側になる位置に形成してもよい。

ここで、図１２（ｂ）に示すように、段差により分けられた３つの面の内、内縁側の面を内側面、外縁側の面を外側面、これらの間の面を裏蓋貼付面とする。そして、枠体１８６は、内側面上からその外縁に挿通していると共に外縁において折曲された複数のリード１９６を有している（この例では、図１１（ａ）に示したように３２本）。内側面上のリード１９６（インナーリードに相当）上には、パッド６８に対向する位置に、半田バンプ２００が形成されている。

図１３は、枠体１８６の製造方法の要部を示す模式的工程断面図である。以下、図１３を用いて、枠体１８６の製造方法を説明する。まず、リードフレームを刳り抜き、これを折曲し、リード１９６を形成する。また、テフロン（登録商標）等で形成された正方形状の基板を２つ用意し、それらの中心部を四角く刳り抜くことで、枠状の上側基板２０４及び下側基板２０８を形成する。上側基板２０４は、枠体１８６におけるリードフレームよりも段差部１９２側に相当し、下側基板２０８は、その反対側に相当する。次に、上側基板２０４及び下側基板２０８を切削により加工する。図１３（ａ）は、この状態を示している。次に、下側基板２０８上にリード１９６を貼り付け、その上にさらに上側基板２０４を貼り付ける。図１３（ｂ）は、この状態を示している。この後、リード１９６上に、半田バンプ２００を形成すればよい。図１３（ｃ）は、この状態を示している。

なお、別の工程でも枠体１８６を製造できる。この場合、図１３（ａ）までの工程は前述と同様でよい。その後、下側基板２０８上にリード１９６を貼り付ける。図１３（ｄ）は、この状態を示している。次に、リード１９６上に、半田バンプ２００を形成する。図１３（ｅ）は、この状態を示している。この後、上側基板２０４をリード１９６及び下側基板２０８上に貼り付ければよい。

次に、前述した図１２（ｂ）を参照して、本実施形態の枠体１８６及び裏蓋部１８８を用いた実装方法を説明する。まず、枠体１８６の外側面を上に向け、半田バンプ２００にクリーム半田を塗布してから、半導体チップ５０の受光面を下に向けて位置合わせをする。この状態で、第１の実施形態と同様にして、各半田バンプ２００を各パッド６８に半田付けする。次に、半導体チップ５０の裏面と裏蓋部１８８、枠体１８６の裏蓋貼付面と裏蓋部１８８をそれぞれ接着する。この後、透明リッド４８を段差部１９２に貼り付ければよい。なお、工程順を変えて以下のように実装してもよい。まず、裏蓋部１８８に半導体チップの裏面を貼り付ける。次に、各半田バンプ２００を各パッド６８に半田付けすると共に、枠体１８６の裏蓋貼付面を裏蓋部１８８に接着する。この後、透明リッド４８を段差部１９２に貼り付ける。以上が実装方法の説明である。

以上、第５の実施形態においても、第４の実施形態と同様の効果を得ることができる。さらに、第５の実施形態では、枠体１８６は、第４の実施形態のパッケージ１４６の外周部をさらに含む構造を有している。このため、枠体配線と、リードとを半田付け等により接続する必要がない。従って、チップ実装時の工程数を少なくできる。
なお、第５の実施形態では、枠体１８６における段差部１９２とは反対側に、２つの段差が形成されている例を述べた。本発明は、かかる実施形態に限定されるものではない。例えば、図１４に示すように、段差を１つのみにしてもよい。この場合、裏蓋部を、半導体チップ５０の寸法より若干大きく形成する。また、裏蓋部が枠体に嵌合されるように、枠体における段差の位置を、裏蓋部の寸法にほぼ等しくする。実装の際には、裏蓋部の側面に接着剤を塗布することで、裏蓋部と枠体とを接着すればよい。

また、第１〜第５の実施形態では、半導体チップ５０が固体撮像素子として形成されている例を述べた。本発明は、かかる実施形態に限定されるものではない。本発明のＣＯＢ実装用の枠体及びパッケージ実装用の枠体は、固体撮像素子以外の光電変換素子や、その他の半導体チップの実装にも適用可能である。なお、本明細書での光電変換素子は、光電変換を行う半導体チップを意味し、例えば、フォトダイオードなどの受光素子や、ＣＣＤなどの撮像素子、ラインセンサ等を指す。

以上詳述したように本発明は、半導体チップの実装において大いに利用可能である。

（ａ）は第１の実施形態における半導体装置の上面模式図であり、（ｂ）はその断面模式図である。 （ａ）は図１（ｂ）における枠体部分の詳細を示す断面模式図であり、（ｂ）はその模式的分解断面図である。 第１の実施形態において、基板配線をキャビティ部の外縁まで延在させる例を示す説明図である。 （ａ）は第２の実施形態における半導体装置の上面模式図であり、（ｂ）はその断面模式図である。 （ａ）は図４（ｂ）における枠体部分の詳細を示す断面模式図であり、（ｂ）はその模式的分解断面図である。 （ａ）は第３の実施形態における半導体装置の上面模式図であり、（ｂ）はその断面模式図である。 （ａ）は図６（ｂ）における枠体部分の詳細を示す断面模式図であり、（ｂ）はその模式的分解断面図である。 第３の実施形態における枠体の製造工程の要部を示す模式的工程断面図である。 第３の実施形態において、枠体の段差を１つにする例を示す断面模式図である。 （ａ）は第４の実施形態における半導体装置の上面模式図であり、（ｂ）はその断面模式図である。 （ａ）は第５の実施形態における半導体装置の上面模式図であり、（ｂ）はその断面模式図である。 （ａ）は図１１（ｂ）における枠体部分の詳細を示す断面模式図であり、（ｂ）はその模式的分解断面図である。 第５の実施形態における枠体の製造方法の要部を示す模式的工程断面図である。 第５の実施形態において、枠体の段差を１つにする例を示す断面模式図である。 従来のＣＯＢ実装の概略を示す上面模式図及び断面模式図である。 従来のパッケージ実装の概略を示す上面模式図及び断面模式図である。

符号の説明

１０ スルーホール
１２ ポスト
１４ ＣＯＢ基板
１６ 半導体チップ
１８ パッド
２０ ボンディングワイヤ
２４ 枠体
２６ ガラスリッド
３０ パッケージ基板
３２ ダイパッド部
３４ インナーリード
３６ ガラスリッド
４０ 半導体装置
４４ 枠体
４６ ＣＯＢ基板
４８ 透明リッド
５０ 半導体チップ
５４ キャビティ部
５６ スルーホール
５８ 基板配線
６２ 段差部
６４ 枠体配線
６６ 半田バンプ
６８ パッド
８０ 半導体装置
８４ 枠体
８６ ＣＯＢ基板
９０ 端面スルーホール
９４ キャビティ部
９６ スルーホール
１００ 枠体配線
１０４ 半田バンプ
１１０ 半導体装置
１１４ 枠体
１１６ ＣＯＢ基板
１１８ 段差部
１２０ スルーホール
１２４ 枠体配線
１２６ 半田バンプ
１３０ 第１基板
１３２ 第２基板
１４０ 半導体装置
１４４ 枠体
１４６ パッケージ
１５０ ダイパッド部
１５２ リード
１６０ 段差部
１６４ 枠体配線
１６６ 半田バンプ
１８０ 半導体装置
１８４ パッケージ
１８６ 枠体
１８８ 裏蓋部
１９２ 段差部
１９６ リード
２００ 半田バンプ
２０４ 上側基板
２０８ 下側基板

Claims (7)

1. 半導体チップをＣＯＢ（Chip On Board）実装するために用いる枠体であって、
   前記半導体チップを保護するためのリッドが一方の面に貼り付けられる枠部材と、
   前記枠部材における、前記一方の面とは反対側の面上に形成された導体部と、
   前記半導体チップのパッドと前記導体部とを電気的に接続するために、前記導体部上に形成された導電性のバンプ部と
   を備えていることを特徴とするＣＯＢ実装用の枠体。
2. 請求項１記載のＣＯＢ実装用の枠体において、
   前記枠部材における外縁側の面には、サイドスルーホールが形成されている
   ことを特徴とするＣＯＢ実装用の枠体。
3. 半導体チップをＣＯＢ実装するために用いる枠体であって、
   内縁及び外縁が前記半導体チップの外周に沿った枠状に形成されており、一方の面には前記半導体チップを保護するためのリッドが貼り付けられ、前記一方の面とは反対側には、内縁側に凹んだ少なくとも１つの段差により分けられた第１面と、前記第１面よりも内縁側の第２面とが形成されている枠部材と、
   前記第１面に形成されたスルーホール、または、前記第１面から前記枠部材を挿通するように設けられたピンである外部端子部と、
   前記第２面上から、前記外部端子部まで形成された導体部と、
   前記半導体チップのパッドと前記導体部とを電気的に接続するために、前記第２面上の前記導体部上に形成された導電性のバンプ部と
   を備えていることを特徴とするＣＯＢ実装用の枠体。
4. 請求項１〜請求項３記載のいずれか１項記載のＣＯＢ実装用の枠体を用いて、光電変換素子である半導体チップをＣＯＢ実装したことを特徴とする半導体装置。
5. 半導体チップをパッケージ実装するために用いる枠体であって、
   前記半導体チップを保護するためのリッドが一方の面に貼り付けられる枠部材と、
   前記枠部材における、前記一方の面とは反対側の面上に形成された導体部と、
   前記半導体チップのパッドと前記導体部とを電気的に接続するために、前記導体部上に形成された導電性のバンプ部と
   を備えていることを特徴とするパッケージ実装用の枠体。
6. 半導体チップをパッケージ実装するために用いる枠体であって、
   内縁及び外縁が前記半導体チップの外周に沿った枠状に形成されており、一方の面には前記半導体チップを保護するためのリッドが貼り付けられ、前記一方の面とは反対側には、内縁側に凹んだ少なくとも１つの段差によって分けられた外側面と、前記外側面よりも内縁側の内側面とが形成されている枠部材と、
   前記内側面上から、前記枠部材の外縁に挿通したリードと、
   前記半導体チップのパッドと前記リードとを電気的に接続するために、前記内側面上の前記リード上に形成された導電性のバンプ部と
   を備えていることを特徴とするパッケージ実装用の枠体。
7. 請求項５または請求項６記載のパッケージ実装用の枠体を用いて、光電変換素子である半導体チップをパッケージ実装したことを特徴とする半導体装置。

Images