JP2006042524A - 定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路 - Google Patents
定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路 Download PDFInfo
- Publication number
- JP2006042524A JP2006042524A JP2004220261A JP2004220261A JP2006042524A JP 2006042524 A JP2006042524 A JP 2006042524A JP 2004220261 A JP2004220261 A JP 2004220261A JP 2004220261 A JP2004220261 A JP 2004220261A JP 2006042524 A JP2006042524 A JP 2006042524A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- constant voltage
- control signal
- voltage
- circuit unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 292
- 230000004044 response Effects 0.000 claims description 26
- 230000002265 prevention Effects 0.000 claims description 21
- 238000007599 discharging Methods 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 101150110971 CIN7 gene Proteins 0.000 description 7
- 101150110298 INV1 gene Proteins 0.000 description 7
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 7
- 238000001514 detection method Methods 0.000 description 7
- 230000001276 controlling effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
- Dram (AREA)
Abstract
【解決手段】 制御信号Scがローレベルのとき、スイッチSW1がオンしてスイッチSW2がオフすることから、コンデンサC1の電荷が放電されると共にコンデンサC2が入力電圧Vddまで急速に充電され、制御信号Scがハイレベルになると、スイッチSW1がオフすると共にスイッチSW2がオンし、コンデンサC1が、コンデンサC2によって急速に充電されるようにした。
【選択図】 図1
Description
図7は、外部からの制御信号Scに応じて作動し所定の定電圧V1を生成して出力する定電圧回路の例を示した概略図であり、定電圧回路100の出力端にノイズ対策用のコンデンサ102が設けられている。
前記制御信号Scに応じて、入力電圧Vddを所定の定電圧V1に変換して出力する定電圧発生回路部と、
前記定電圧V1を出力する該定電圧発生回路部の出力端に接続された第1コンデンサと、
該第1コンデンサの充電を行う第2コンデンサと、
前記制御信号Scに応じて該第2コンデンサの充放電制御を行うスイッチ回路部と、
を備え、
前記スイッチ回路部は、前記制御信号Scによって定電圧発生回路部が所定の定電圧V1の出力を停止する場合、第2コンデンサに前記入力電圧Vddを印加して第2コンデンサの充電を行うと共に第2コンデンサの第1コンデンサへの放電を遮断し、前記制御信号Scによって定電圧発生回路部が所定の定電圧V1の出力を開始する場合、第2コンデンサへの前記入力電圧Vddの印加を遮断すると共に第2コンデンサに充電された電荷を第1コンデンサに放電して第1コンデンサの充電を行うものである。
前記制御信号Scに応じて第2コンデンサを入力電圧Vddで充電する第1スイッチ回路と、
前記制御信号Scに応じて第1コンデンサを第2コンデンサの電圧で充電する第2スイッチ回路と、
を備えるようにした。
Vdd/V1=(C1+C2)/C2
の関係を有するようにした。
前記定電圧回路は、
前記制御信号Scに応じて、入力電圧Vddを所定の定電圧V1に変換して出力する定電圧発生回路部と、
前記定電圧V1を出力する該定電圧発生回路部の出力端に接続された第1コンデンサと、
該第1コンデンサの充電を行う第2コンデンサと、
前記制御信号Scに応じて該第2コンデンサの充放電制御を行うスイッチ回路部と、
を備え、
前記スイッチ回路部は、前記制御信号Scによって定電圧発生回路部が所定の定電圧V1の出力を停止する場合、第2コンデンサに前記入力電圧Vddを印加して第2コンデンサの充電を行うと共に第2コンデンサの第1コンデンサへの放電を遮断し、前記制御信号Scによって定電圧発生回路部が所定の定電圧V1の出力を開始する場合、第2コンデンサへの前記入力電圧Vddの印加を遮断すると共に第2コンデンサに充電された電荷を第1コンデンサに放電して第1コンデンサの充電を行うものである。
前記制御信号Scに応じて第2コンデンサを入力電圧Vddで充電する第1スイッチ回路と、
前記制御信号Scに応じて第1コンデンサを第2コンデンサの電圧で充電する第2スイッチ回路と、
を備えるようにした。
Vdd/V1=(C1+C2)/C2
の関係を有するようにした。
前記定電圧回路は、
前記制御信号Scに応じて、入力電圧Vddを所定の定電圧V1に変換して出力する定電圧発生回路部と、
前記定電圧V1を出力する該定電圧発生回路部の出力端に接続された第1コンデンサと、
該第1コンデンサの充電を行う第2コンデンサと、
前記制御信号Scに応じて該第2コンデンサの充放電制御を行うスイッチ回路部と、
を備え、
前記スイッチ回路部は、前記制御信号Scによって定電圧発生回路部が所定の定電圧V1の出力を停止する場合、第2コンデンサに前記入力電圧Vddを印加して第2コンデンサの充電を行うと共に第2コンデンサの第1コンデンサへの放電を遮断し、前記制御信号Scによって定電圧発生回路部が所定の定電圧V1の出力を開始する場合、第2コンデンサへの前記入力電圧Vddの印加を遮断すると共に第2コンデンサに充電された電荷を第1コンデンサに放電して第1コンデンサの充電を行うものである。
前記制御信号Scに応じて第2コンデンサを入力電圧Vddで充電する第1スイッチ回路と、
前記制御信号Scに応じて第1コンデンサを第2コンデンサの電圧で充電する第2スイッチ回路と、
を備えるようにした。
Vdd/V1=(C1+C2)/C2
の関係を有するようにした。
前記定電圧回路は、
前記制御信号Scに応じて、入力電圧Vddを所定の定電圧V1に変換して出力する定電圧発生回路部と、
前記定電圧V1を出力する該定電圧発生回路部の出力端に接続された第1コンデンサと、
該第1コンデンサの充電を行う第2コンデンサと、
前記制御信号Scに応じて該第2コンデンサの充放電制御を行うスイッチ回路部と、
を備え、
前記スイッチ回路部は、前記制御信号Scによって定電圧発生回路部が所定の定電圧V1の出力を停止する場合、第2コンデンサに前記入力電圧Vddを印加して第2コンデンサの充電を行うと共に第2コンデンサの第1コンデンサへの放電を遮断し、前記制御信号Scによって定電圧発生回路部が所定の定電圧V1の出力を開始する場合、第2コンデンサへの前記入力電圧Vddの印加を遮断すると共に第2コンデンサに充電された電荷を第1コンデンサに放電して第1コンデンサの充電を行うものである。
前記制御信号Scに応じて第2コンデンサを入力電圧Vddで充電する第1スイッチ回路と、
前記制御信号Scに応じて第1コンデンサを第2コンデンサの電圧で充電する第2スイッチ回路と、
を備えるようにした。
Vdd/V1=(C1+C2)/C2
の関係を有するようにした。
第1の実施の形態.
図1は、本発明の第1の実施の形態における定電圧回路の構成例を示した概略図である。
図1において、定電圧回路1は、電源電圧である入力電圧Vddから所定の定電圧V1を生成して出力電圧Vo1として出力端子OUTから出力する。
定電圧回路1は、所定の定電圧V1を生成して出力電圧Vo1として出力する定電圧発生回路部2と、ノイズ防止用コンデンサC1,C2と、スイッチSW1,SW2とで構成されている。定電圧発生回路部2の出力端は出力端子OUTに接続され、出力端子OUTと接地電圧との間にコンデンサC1が接続されている。なお、コンデンサC1は第1コンデンサを、コンデンサC2は第2コンデンサを、スイッチSW1及びSW2はスイッチ回路部をそれぞれなす。また、スイッチSW1は第1スイッチ回路部を、スイッチSW2は第2スイッチ回路部をそれぞれなす。
V2/V1=(C1+C2)/C2………………(1)
図2において、定電圧回路1は、電流源i1、PMOSトランジスタM1,M5,M7、NMOSトランジスタM2〜M4,M8、インバータINV1及びコンデンサC1,C2で構成されている。PMOSトランジスタM5,M7は、電流源i1から供給された電流の方向を反転させる第1のカレントミラー回路を形成している。PMOSトランジスタM5及びM7の各ソースは入力電圧Vddにそれぞれ接続され、PMOSトランジスタM7及びM5の各ゲートは接続され、該接続部はPMOSトランジスタM7のドレインに接続されている。PMOSトランジスタM7のドレインとNMOSトランジスタM8のドレインとの間には電流源i1が接続され、NMOSトランジスタM8のソースは接地電圧に接続され、NMOSトランジスタM8のゲートには制御信号Scが入力されている。
制御信号Scがローレベルになると、NMOSトランジスタM2及びM8がそれぞれオフし、PMOSトランジスタM1及びNMOSトランジスタM3がそれぞれオンする。このため、NMOSトランジスタM3がオンすることによって接続部Bはほぼ接地電圧になり、コンデンサC1の電荷がNMOSトランジスタM3を介して放電される。また、NMOSトランジスタM8がオフすることから第1のカレントミラー回路の入力端をなすPMOSトランジスタM7のドレインに電流が供給されなくなり、第1のカレントミラー回路の出力端をなすPMOSトランジスタM5のドレインから電流が出力されなくなる。更に、NMOSトランジスタM2がオフすることから、接続部Aと接続部Bとの接続が遮断される。
制御信号Scがハイレベルになると、NMOSトランジスタM2及びM8がそれぞれオンし、PMOSトランジスタM1及びNMOSトランジスタM3がそれぞれオフする。このため、NMOSトランジスタM3がオフすることによってコンデンサC1の放電が停止し、NMOSトランジスタM8がオンすることから第1のカレントミラー回路の入力端をなすPMOSトランジスタM7のドレインに電流が供給され、第1のカレントミラー回路の出力端をなすPMOSトランジスタM5のドレインから電流が出力される。
図3において、定電圧回路1は、所定の基準電圧Vr2を生成して出力する基準電圧源11、PMOSトランジスタM1、NMOSトランジスタM2,M3、コンデンサC1,C2、インバータINV1及び抵抗R1,R2で構成されている。基準電圧Vr2とNMOSトランジスタM2のドレインとの間には抵抗R2が接続され、抵抗R2とNMOSトランジスタM2のドレインとの接続部をAとする。
制御信号Scがローレベルになると、NMOSトランジスタM2がオフし、PMOSトランジスタM1及びNMOSトランジスタM3がそれぞれオンする。このため、NMOSトランジスタM3がオンすることによって接続部Bはほぼ接地電圧になり、コンデンサC1の電荷がNMOSトランジスタM3を介して放電される。また、NMOSトランジスタM2がオフすることから、接続部Aと接続部Bとの接続、すなわち抵抗R2と抵抗R1との接続が遮断され、基準電圧源11から抵抗R2を介して抵抗R1に流れる電流を遮断している。このような状態でPMOSトランジスタM1がオンすることから、コンデンサC2は、基準電圧Vr2まで急速に充電される。
制御信号Scがハイレベルになると、NMOSトランジスタM2がオンし、PMOSトランジスタM1及びNMOSトランジスタM3がそれぞれオフする。このため、NMOSトランジスタM3がオフすることによってコンデンサC1の放電が停止し、NMOSトランジスタM2がオンすることから、接続部Aと接続部Bが接続される。このような状態でPMOSトランジスタM1がオフすることから基準電圧Vr2まで充電されたコンデンサC2が放電し、コンデンサC1は、コンデンサC2の放電によって急速に充電される。
図4において、リニアレギュレータ20は、入力端子IN1に入力された電圧Vddを所定の電圧に変換して出力電圧Voutを生成し出力端子OUT1から出力する。
なお、図4では、図2の定電圧回路1を使用した場合を示したが、図3の定電圧回路1を使用した場合、図4は図5のようになる。
図6において、降圧型のスイッチングレギュレータ30は、入力端子IN1に入力された入力電圧Vddを所定の電圧に変換して出力端子OUT1から出力する。
スイッチングレギュレータ30は、入力端子IN1に入力された入力電圧Vddの出力制御を行うPMOSトランジスタからなるスイッチングトランジスタM31と、NMOSトランジスタからなる同期整流用トランジスタM32と、平滑用のインダクタL及びコンデンサCと、出力端子OUT1から出力される電圧Voutを分圧して分圧電圧Vd1を生成し出力する出力電圧検出用の抵抗22,23とを備えている。
2 定電圧発生回路部
11 基準電圧源
20 リニアレギュレータ
30 スイッチングレギュレータ
21,31 基準電圧発生回路
22,23 出力電圧検出用の抵抗
24 誤差増幅器
32 三角波発生回路
33 PWM制御回路
34 PWM回路
35 ドライブ回路
C1,C2 ノイズ防止用コンデンサ
SW1,SW2 スイッチ
i1 電流源
M1,M5,M7,M25,M26 PMOSトランジスタ
M2〜M4,M8,M22〜M24 NMOSトランジスタ
INV1 インバータ
R1,R2 抵抗
M21 電圧制御トランジスタ
M31 スイッチングトランジスタ
M32 同期整流用トランジスタ
L インダクタ
C コンデンサ
Claims (25)
- 外部から入力された制御信号Scに応じて、入力電圧Vddを所定の定電圧V1に変換して出力する定電圧回路において、
前記制御信号Scに応じて、入力電圧Vddを所定の定電圧V1に変換して出力する定電圧発生回路部と、
前記定電圧V1を出力する該定電圧発生回路部の出力端に接続された第1コンデンサと、
該第1コンデンサの充電を行う第2コンデンサと、
前記制御信号Scに応じて該第2コンデンサの充放電制御を行うスイッチ回路部と、
を備え、
前記スイッチ回路部は、前記制御信号Scによって定電圧発生回路部が所定の定電圧V1の出力を停止する場合、第2コンデンサに前記入力電圧Vddを印加して第2コンデンサの充電を行うと共に第2コンデンサの第1コンデンサへの放電を遮断し、前記制御信号Scによって定電圧発生回路部が所定の定電圧V1の出力を開始する場合、第2コンデンサへの前記入力電圧Vddの印加を遮断すると共に第2コンデンサに充電された電荷を第1コンデンサに放電して第1コンデンサの充電を行うことを特徴とする定電圧回路。 - 前記定電圧発生回路部は、前記制御信号Scによって所定の定電圧V1の出力を停止する場合、第1コンデンサに充電された電荷を放電させることを特徴とする請求項1記載の定電圧回路。
- 前記スイッチ回路部は、
前記制御信号Scに応じて第2コンデンサを入力電圧Vddで充電する第1スイッチ回路と、
前記制御信号Scに応じて第1コンデンサを第2コンデンサの電圧で充電する第2スイッチ回路と、
を備えることを特徴とする請求項1又は2記載の定電圧回路。 - 前記第1コンデンサ及び第2コンデンサは、定電圧発生回路部から出力された定電圧に重畳するノイズを除去するためのノイズ防止用コンデンサであることを特徴とする請求項1、2又は3記載の定電圧回路。
- 前記第1コンデンサ及び第2コンデンサは、前記第1コンデンサの静電容量C1と第2コンデンサの静電容量C2が、
Vdd/V1=(C1+C2)/C2
の関係を有することを特徴とする請求項1、2、3又は4記載の定電圧回路。 - 前記定電圧発生回路部、第1コンデンサ、第2コンデンサ及びスイッチ回路部は、1つのICに集積されることを特徴とする請求項1、2、3、4又は5記載の定電圧回路。
- 外部から入力された制御信号Scに応じて、入力電圧Vddを所定の定電圧V1に変換して出力する定電圧回路からの該定電圧V1を電流に変換して定電流を生成し出力する定電流源において、
前記定電圧回路は、
前記制御信号Scに応じて、入力電圧Vddを所定の定電圧V1に変換して出力する定電圧発生回路部と、
前記定電圧V1を出力する該定電圧発生回路部の出力端に接続された第1コンデンサと、
該第1コンデンサの充電を行う第2コンデンサと、
前記制御信号Scに応じて該第2コンデンサの充放電制御を行うスイッチ回路部と、
を備え、
前記スイッチ回路部は、前記制御信号Scによって定電圧発生回路部が所定の定電圧V1の出力を停止する場合、第2コンデンサに前記入力電圧Vddを印加して第2コンデンサの充電を行うと共に第2コンデンサの第1コンデンサへの放電を遮断し、前記制御信号Scによって定電圧発生回路部が所定の定電圧V1の出力を開始する場合、第2コンデンサへの前記入力電圧Vddの印加を遮断すると共に第2コンデンサに充電された電荷を第1コンデンサに放電して第1コンデンサの充電を行うことを特徴とする定電流源。 - 前記定電圧発生回路部は、前記制御信号Scによって所定の定電圧V1の出力を停止する場合、第1コンデンサに充電された電荷を放電させることを特徴とする請求項7記載の定電流源。
- 前記スイッチ回路部は、
前記制御信号Scに応じて第2コンデンサを入力電圧Vddで充電する第1スイッチ回路と、
前記制御信号Scに応じて第1コンデンサを第2コンデンサの電圧で充電する第2スイッチ回路と、
を備えることを特徴とする請求項7又は8記載の定電流源。 - 前記第1コンデンサ及び第2コンデンサは、定電圧発生回路部から出力された定電圧に重畳するノイズを除去するためのノイズ防止用コンデンサであることを特徴とする請求項7、8又は9記載の定電流源。
- 前記第1コンデンサ及び第2コンデンサは、前記第1コンデンサの静電容量C1と第2コンデンサの静電容量C2が、
Vdd/V1=(C1+C2)/C2
の関係を有することを特徴とする請求項7、8、9又は10記載の定電流源。 - 前記定電流源は、1つのICに集積されることを特徴とする請求項7、8、9、10又は11記載の定電流源。
- 外部から入力された制御信号Scに応じて、入力電圧Vddを所定の定電圧V1に変換して出力する定電圧回路からの該定電圧V1を電流に変換して定電流を生成して増幅回路のバイアス電流の供給を行う定電流源を備えた増幅器において、
前記定電圧回路は、
前記制御信号Scに応じて、入力電圧Vddを所定の定電圧V1に変換して出力する定電圧発生回路部と、
前記定電圧V1を出力する該定電圧発生回路部の出力端に接続された第1コンデンサと、
該第1コンデンサの充電を行う第2コンデンサと、
前記制御信号Scに応じて該第2コンデンサの充放電制御を行うスイッチ回路部と、
を備え、
前記スイッチ回路部は、前記制御信号Scによって定電圧発生回路部が所定の定電圧V1の出力を停止する場合、第2コンデンサに前記入力電圧Vddを印加して第2コンデンサの充電を行うと共に第2コンデンサの第1コンデンサへの放電を遮断し、前記制御信号Scによって定電圧発生回路部が所定の定電圧V1の出力を開始する場合、第2コンデンサへの前記入力電圧Vddの印加を遮断すると共に第2コンデンサに充電された電荷を第1コンデンサに放電して第1コンデンサの充電を行うことを特徴とする増幅器。 - 前記定電圧発生回路部は、前記制御信号Scによって所定の定電圧V1の出力を停止する場合、第1コンデンサに充電された電荷を放電させることを特徴とする請求項13記載の増幅器。
- 前記スイッチ回路部は、
前記制御信号Scに応じて第2コンデンサを入力電圧Vddで充電する第1スイッチ回路と、
前記制御信号Scに応じて第1コンデンサを第2コンデンサの電圧で充電する第2スイッチ回路と、
を備えることを特徴とする請求項13又は14記載の増幅器。 - 前記第1コンデンサ及び第2コンデンサは、定電圧発生回路部から出力された定電圧に重畳するノイズを除去するためのノイズ防止用コンデンサであることを特徴とする請求項13、14又は15記載の増幅器。
- 前記第1コンデンサ及び第2コンデンサは、前記第1コンデンサの静電容量C1と第2コンデンサの静電容量C2が、
Vdd/V1=(C1+C2)/C2
の関係を有することを特徴とする請求項13、14、15又は16記載の増幅器。 - 前記増幅回路は、差動対を有する差動増幅回路であり、前記定電流源は、該差動対にバイス電流を供給することを特徴とする請求項13、14、15、16又は17記載の増幅器。
- 前記増幅器は、1つのICに集積されることを特徴とする請求項13、14、15、16、17又は18記載の増幅器。
- 外部から入力された制御信号Scに応じて、入力電圧Vddを所定の定電圧V1に変換して出力する定電圧回路からの該定電圧V1を電流に変換して定電流を生成して増幅回路のバイアス電流の供給を行う定電流源を有し、出力端子の電圧が所定の電圧になるように、入力端子と該出力端子に接続されたトランジスタの動作制御を行う増幅器を備えた、前記入力端子に入力された電圧を所定の電圧に変換して前記出力端子から出力する電源回路において、
前記定電圧回路は、
前記制御信号Scに応じて、入力電圧Vddを所定の定電圧V1に変換して出力する定電圧発生回路部と、
前記定電圧V1を出力する該定電圧発生回路部の出力端に接続された第1コンデンサと、
該第1コンデンサの充電を行う第2コンデンサと、
前記制御信号Scに応じて該第2コンデンサの充放電制御を行うスイッチ回路部と、
を備え、
前記スイッチ回路部は、前記制御信号Scによって定電圧発生回路部が所定の定電圧V1の出力を停止する場合、第2コンデンサに前記入力電圧Vddを印加して第2コンデンサの充電を行うと共に第2コンデンサの第1コンデンサへの放電を遮断し、前記制御信号Scによって定電圧発生回路部が所定の定電圧V1の出力を開始する場合、第2コンデンサへの前記入力電圧Vddの印加を遮断すると共に第2コンデンサに充電された電荷を第1コンデンサに放電して第1コンデンサの充電を行うことを特徴とする電源回路。 - 前記定電圧発生回路部は、前記制御信号Scによって所定の定電圧V1の出力を停止する場合、第1コンデンサに充電された電荷を放電させることを特徴とする請求項20記載の電源回路。
- 前記スイッチ回路部は、
前記制御信号Scに応じて第2コンデンサを入力電圧Vddで充電する第1スイッチ回路と、
前記制御信号Scに応じて第1コンデンサを第2コンデンサの電圧で充電する第2スイッチ回路と、
を備えることを特徴とする請求項20又は21記載の電源回路。 - 前記第1コンデンサ及び第2コンデンサは、定電圧発生回路部から出力された定電圧に重畳するノイズを除去するためのノイズ防止用コンデンサであることを特徴とする請求項20、21又は22記載の電源回路。
- 前記第1コンデンサ及び第2コンデンサは、前記第1コンデンサの静電容量C1と第2コンデンサの静電容量C2が、
Vdd/V1=(C1+C2)/C2
の関係を有することを特徴とする請求項20、21、22又は23記載の電源回路。 - 前記増幅回路は、差動対を有する差動増幅回路であり、前記定電流源は、該差動対にバイス電流を供給することを特徴とする請求項20、21、22、23又は24記載の電源回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004220261A JP4473669B2 (ja) | 2004-07-28 | 2004-07-28 | 定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路 |
US11/189,607 US7202655B2 (en) | 2004-07-28 | 2005-07-25 | Constant voltage circuit and constant current source, amplifier, and power supply circuit using the same |
US11/710,192 US7368900B2 (en) | 2004-07-28 | 2007-02-22 | Constant voltage circuit and constant current source, amplifier, and power supply circuit using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004220261A JP4473669B2 (ja) | 2004-07-28 | 2004-07-28 | 定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006042524A true JP2006042524A (ja) | 2006-02-09 |
JP4473669B2 JP4473669B2 (ja) | 2010-06-02 |
Family
ID=35731393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004220261A Expired - Fee Related JP4473669B2 (ja) | 2004-07-28 | 2004-07-28 | 定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7202655B2 (ja) |
JP (1) | JP4473669B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011118602A (ja) * | 2009-12-02 | 2011-06-16 | Renesas Electronics Corp | 半導体装置 |
JP2017111848A (ja) * | 2015-12-18 | 2017-06-22 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体集積回路 |
JP2018055747A (ja) * | 2016-09-29 | 2018-04-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007133766A (ja) * | 2005-11-11 | 2007-05-31 | Ricoh Co Ltd | 定電圧回路及び定電圧回路の制御方法 |
US8144125B2 (en) | 2006-03-30 | 2012-03-27 | Cypress Semiconductor Corporation | Apparatus and method for reducing average scan rate to detect a conductive object on a sensing device |
US8040142B1 (en) | 2006-03-31 | 2011-10-18 | Cypress Semiconductor Corporation | Touch detection techniques for capacitive touch sense systems |
US20070241738A1 (en) * | 2006-04-12 | 2007-10-18 | Dalius Baranauskas | Start up circuit apparatus and method |
US8547114B2 (en) | 2006-11-14 | 2013-10-01 | Cypress Semiconductor Corporation | Capacitance to code converter with sigma-delta modulator |
US8089288B1 (en) * | 2006-11-16 | 2012-01-03 | Cypress Semiconductor Corporation | Charge accumulation capacitance sensor with linear transfer characteristic |
JP2008211115A (ja) * | 2007-02-28 | 2008-09-11 | Ricoh Co Ltd | 半導体装置 |
US8144126B2 (en) | 2007-05-07 | 2012-03-27 | Cypress Semiconductor Corporation | Reducing sleep current in a capacitance sensing system |
US9500686B1 (en) | 2007-06-29 | 2016-11-22 | Cypress Semiconductor Corporation | Capacitance measurement system and methods |
US8169238B1 (en) * | 2007-07-03 | 2012-05-01 | Cypress Semiconductor Corporation | Capacitance to frequency converter |
US8089289B1 (en) | 2007-07-03 | 2012-01-03 | Cypress Semiconductor Corporation | Capacitive field sensor with sigma-delta modulator |
US8570053B1 (en) | 2007-07-03 | 2013-10-29 | Cypress Semiconductor Corporation | Capacitive field sensor with sigma-delta modulator |
US8525798B2 (en) | 2008-01-28 | 2013-09-03 | Cypress Semiconductor Corporation | Touch sensing |
US8358142B2 (en) | 2008-02-27 | 2013-01-22 | Cypress Semiconductor Corporation | Methods and circuits for measuring mutual and self capacitance |
US8319505B1 (en) | 2008-10-24 | 2012-11-27 | Cypress Semiconductor Corporation | Methods and circuits for measuring mutual and self capacitance |
US9104273B1 (en) | 2008-02-29 | 2015-08-11 | Cypress Semiconductor Corporation | Multi-touch sensing method |
US8278893B2 (en) * | 2008-07-16 | 2012-10-02 | Infineon Technologies Ag | System including an offset voltage adjusted to compensate for variations in a transistor |
US8321174B1 (en) | 2008-09-26 | 2012-11-27 | Cypress Semiconductor Corporation | System and method to measure capacitance of capacitive sensor array |
US8723827B2 (en) | 2009-07-28 | 2014-05-13 | Cypress Semiconductor Corporation | Predictive touch surface scanning |
JP2011045220A (ja) * | 2009-08-24 | 2011-03-03 | Panasonic Corp | 端末装置及び供給電流制御方法 |
EP2354882B1 (en) * | 2010-02-10 | 2017-04-26 | Nxp B.V. | Switchable current source circuit and method |
TWI439837B (zh) * | 2011-08-26 | 2014-06-01 | Richtek Technology Corp | 穩壓電路控制器 |
JP2013051858A (ja) * | 2011-08-31 | 2013-03-14 | Toshiba Corp | 定電圧電源回路及び半導体集積回路 |
US20130271102A1 (en) * | 2012-04-12 | 2013-10-17 | Roger Lin | Power supply control structure |
WO2014028441A2 (en) * | 2012-08-13 | 2014-02-20 | Massachusetts Institute Of Technology | Multi-step, switched-capacitor rectifier and dc-dc converter circuits and related techniques |
US9166536B2 (en) | 2012-10-30 | 2015-10-20 | Eta Devices, Inc. | Transmitter architecture and related methods |
US8829993B2 (en) | 2012-10-30 | 2014-09-09 | Eta Devices, Inc. | Linearization circuits and methods for multilevel power amplifier systems |
US9537456B2 (en) * | 2012-10-30 | 2017-01-03 | Eta Devices, Inc. | Asymmetric multilevel backoff amplifier with radio-frequency splitter |
WO2015069516A1 (en) | 2013-10-29 | 2015-05-14 | Massachusetts Institute Of Technology | Switched-capacitor split drive transformer power conversion circuit |
US9768731B2 (en) | 2014-07-23 | 2017-09-19 | Eta Devices, Inc. | Linearity and noise improvement for multilevel power amplifier systems using multi-pulse drain transitions |
CN108572686B (zh) * | 2018-07-18 | 2024-02-06 | 富满微电子集团股份有限公司 | 一种应用于ac-dc***的恒流装置 |
CN114518778A (zh) * | 2020-11-20 | 2022-05-20 | 圣邦微电子(北京)股份有限公司 | 电源响应电路及模拟芯片 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0426899A (ja) | 1990-05-22 | 1992-01-30 | Brother Ind Ltd | カラオケ装置 |
CH685189A5 (de) * | 1993-11-19 | 1995-04-28 | Marigen Sa | Ultramikroemulsionen aus spontan dispergierbaren Konzentraten mit antitumoral wirksamen Xanthophyll-Estern. |
US5774013A (en) * | 1995-11-30 | 1998-06-30 | Rockwell Semiconductor Systems, Inc. | Dual source for constant and PTAT current |
JP3516556B2 (ja) * | 1996-08-02 | 2004-04-05 | 沖電気工業株式会社 | 内部電源回路 |
US5986481A (en) * | 1997-03-24 | 1999-11-16 | Kabushiki Kaisha Toshiba | Peak hold circuit including a constant voltage generator |
-
2004
- 2004-07-28 JP JP2004220261A patent/JP4473669B2/ja not_active Expired - Fee Related
-
2005
- 2005-07-25 US US11/189,607 patent/US7202655B2/en not_active Expired - Fee Related
-
2007
- 2007-02-22 US US11/710,192 patent/US7368900B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011118602A (ja) * | 2009-12-02 | 2011-06-16 | Renesas Electronics Corp | 半導体装置 |
JP2017111848A (ja) * | 2015-12-18 | 2017-06-22 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体集積回路 |
CN107017024A (zh) * | 2015-12-18 | 2017-08-04 | 瑞萨电子株式会社 | 半导体装置和半导体集成电路 |
US10157679B2 (en) | 2015-12-18 | 2018-12-18 | Renesas Electronics Corporation | Semiconductor device and semiconductor integrated circuit |
CN107017024B (zh) * | 2015-12-18 | 2021-04-16 | 瑞萨电子株式会社 | 半导体装置和半导体集成电路 |
JP2018055747A (ja) * | 2016-09-29 | 2018-04-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4473669B2 (ja) | 2010-06-02 |
US20060022660A1 (en) | 2006-02-02 |
US7202655B2 (en) | 2007-04-10 |
US7368900B2 (en) | 2008-05-06 |
US20070159155A1 (en) | 2007-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4473669B2 (ja) | 定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路 | |
US8076914B2 (en) | Switching regulator including low-pass filter configured to have time constant for step-up operation and time constant for step-down operation | |
TWI496394B (zh) | Switch regulator | |
JP5287191B2 (ja) | ヒステリシススイッチングレギュレータ及びその動作制御方法 | |
US7522432B2 (en) | Switching regulator and control circuit and method used therein | |
JP5287030B2 (ja) | Dc−dcコンバータおよび制御方法 | |
KR100756615B1 (ko) | 정전압 회로, 정전압 회로를 구비한 반도체 장치 및 정전압회로의 제어 방법 | |
JP5315988B2 (ja) | Dc−dcコンバータ及びそのdc−dcコンバータを備えた電源回路 | |
JP2009303317A (ja) | 基準電圧発生回路及びその基準電圧発生回路を備えたdc−dcコンバータ | |
JP2009219179A (ja) | 電流モード制御型スイッチングレギュレータ | |
JP4389858B2 (ja) | 電源回路 | |
JP5470772B2 (ja) | 電流モード制御型スイッチングレギュレータ | |
JP5176433B2 (ja) | スイッチングレギュレータ及びそのスイッチングレギュレータを使用したdc−dc変換装置 | |
JP4592408B2 (ja) | 電源回路 | |
JP2009278797A (ja) | 昇圧コンバータ | |
JP2005354860A (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
JP5951358B2 (ja) | 充電制御回路および充電回路 | |
JP2009153278A (ja) | スイッチング電源回路 | |
JP2008178257A (ja) | スイッチングレギュレータの制御回路およびそれを利用したスイッチングレギュレータならびに電子機器 | |
JP2010029009A (ja) | 電源回路及びその電源回路を使用したシステム電源装置 | |
JP4316362B2 (ja) | 電源回路 | |
JP5398422B2 (ja) | スイッチング電源装置 | |
JP2014166092A (ja) | 電源装置、電源の制御回路及び電源の制御方法 | |
JP6198461B2 (ja) | 電源装置、制御回路及び制御方法 | |
JP2010154608A (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070115 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100302 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100305 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |