JP2008304220A - レーダ装置 - Google Patents

Abstract

【課題】目標移動に起因したドップラー周波数を推定し、ドップラー周波数推定値から目標信号の位相回転を補正することにより、推定精度を劣化させることなく遅延時間を推定して、高精度に目標を検出することのできるレーダ装置を得る。
【解決手段】電波を生成する送信機１と、電波を送信する送信アンテナ２と、送信アンテナ２から送信されて目標３で反射された電波を受信波として受信する受信アンテナ４と、受信波の帯域制限および位相検波を行い目標３に対応した目標信号を生成する受信機５と、目標３の移動に起因したドップラー効果による目標信号のドップラー周波数を推定して、ドップラー周波数推定値を求めるドップラー推定処理部と、ドップラー効果による目標信号の位相回転を補正して目標信号の時間遅延を推定する時間遅延推定処理部とを備えている。
【選択図】図１

Description

この発明は、電波を送受信して目標を検出するレーダ装置に関するものである。

従来から、送信アンテナから送信されて目標で反射された電波を送信アンテナで受信し、受信信号をＦＦＴ処理手段および超分解能処理手段を含む信号処理部で処理して遅延時間を推定する遅延時間推定方式のレーダ装置は良く知られている（たとえば、非特許文献１参照）。

図３８は上記非特許文献１に示されたレーダ装置を示すブロック構成図である。
図３８において、従来のレーダ装置は、パルス変調の施された電波を生成する送信機１と、目標３に向けて電波（送信波）を送信する送信アンテナ２と、目標３で反射された電波（受信波）を受信する受信アンテナ４と、受信波に帯域制限や位相検波を施す受信機５と、アナログ信号からなる受信信号をディジタル信号に変換するＡ／Ｄ変換器６と、ディジタル信号に変換された受信信号ｓ（１）、・・・、ｓ（Ｎｒ）を処理する超分解能時間遅延推定処理部１０とを備えている。

超分解能時間遅延推定処理部１０は、受信信号ｓ（１）、・・・、ｓ（Ｎｒ）の周波数スペクトルｙ（１）、・・・、ｙ（Ｎｒ）を求めるＦＦＴ（Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ：高速フーリエ変換）処理手段１７と、受信信号の周波数スペクトルｙ（１）、・・・、ｙ（Ｎｒ）を送信波の周波数スペクトルΓ（１）、・・・、Γ（Ｎｒ）で除算した除算信号ｘ（１）、・・・、ｘ（Ｎｒ）を生成する除算信号生成手段１８と、除算信号ｘ（１）、・・・、ｘ（Ｎｒ）に基づいて超分解能の遅延時間を推定する超分解能処理手段２０と、により構成されている。

次に、図３９および図４０を参照しながら、図３８に示した従来のレーダ装置の動作について説明する。図３９は図３８内の超分解能処理手段２０の内部構成を具体的に示すブロック図であり、図４０は送信パルス列と受信パルス列との関係および両者間の遅延時間を示す説明図である。
図３９において、超分解能処理手段２０は、相関行列Ｒを生成する相関行列生成手段４９と、固有ベクトルｅ（Ｋ＋１）、・・・、ｅ（Ｍｄ）を算出する固有ベクトル算出手段５０と、固有ベクトルｅ（Ｋ＋１）、・・・、ｅ（Ｍｄ）を処理するＭＵＳＩＣ（ＭＵｌｔｉｐｌｅ ＳＩｇｎａｌ Ｃｌａｓｓｉｆｉｃａｔｉｏｎ）処理手段５１と、により構成されている。

図３８において、送信機１および送信アンテナ２からパルス変調の施された電波が送信されると、目標３で反射された電波が受信アンテナ４および受信機５を介して受信される。このとき、図４０に示すように、送信パルス列に対して、サンプル数Ｎｒおよびサンプル間隔Ｔに応じた所要最大遅延時間Ｎｒ×Ｔの範囲で受信パルス列が得られる。

受信アンテナ４からの受信波は、受信機５により帯域制限され、かつ位相検波されて、Ａ／Ｄ変換器６に入力される。Ａ／Ｄ変換器６は、入力信号をサンプリングして受信信号ｓ（１）、・・・、ｓ（Ｎｒ）を出力する。このとき、受信信号ｓ（１）、・・・、ｓ（Ｎｒ）は、目標３で反射されて受信された目標信号成分と、受信機５の雑音成分とを含む。

受信信号ｓ（１）、・・・、ｓ（Ｎｒ）は、まず、超分解能時間遅延推定処理部１０内のＦＦＴ処理手段１７に入力される。ＦＦＴ処理手段１７は、受信信号ｓ（１）、・・・、ｓ（Ｎｒ）に対してＦＦＴ処理を施し、周波数スペクトルｙ（１）、・・・、ｙ（Ｎｒ）を算出する。周波数スペクトルｙ（１）、・・・、ｙ（Ｎｒ）は、除算信号生成手段１８に入力される。除算信号生成手段１８は、周波数スペクトルｙ（１）、・・・、ｙ（Ｎｒ）を、送信波スペクトルΓ（１）、・・・、Γ（Ｎｒ）で除算して、以下の式（１）により、除算信号ｘ（１）、・・・、ｘ（Ｎｒ）を生成する。

除算信号生成手段１８により式（１）から求められた除算信号ｘ（１）、・・・、ｘ（Ｎｒ）は、超分解能処理手段２０に入力される。超分解能処理手段２０に入力された除算信号ｘ（１）、・・・、ｘ（Ｎｒ）は、まず、超分解能処理手段２０内の相関行列生成手段４９（図３９参照）に入力される。相関行列生成手段４９は、以下の式（２）により、相関行列Ｒを生成する。

ただし、式（２）において、Ｍｄは相関行列Ｒの次元数、Ｘｍ^ＨはベクトルＸｍの共役転置を表している。
相関行列生成手段４９により式（２）から得られた相関行列Ｒは、固有ベクトル算出手段５０に入力される。固有ベクトル算出手段５０は、相関行列Ｒの固有値νｅ（１）、・・・、νｅ（Ｍｄ）（νｅ（１）＞νｅ（２）＞・・・＞νｅ（Ｍｄ））と、各固有値νｅ（ｉ）（１≦ｉ≦Ｍｄ）に対応した固有ベクトルｅ（ｉ）とを求め、雑音空間を構成する固有ベクトルｅ（Ｋ＋１）、・・・、ｅ（Ｍｄ）を出力する。

固有ベクトルｅ（Ｋ＋１）、・・・、ｅ（Ｍｄ）は、ＭＵＳＩＣ処理手段５１に入力される。ＭＵＳＩＣ処理手段５１は、固有ベクトルｅ（Ｋ＋１）、・・・、ｅ（Ｍｄ）を雑音空間としてＭＵＳＩＣ処理を行う。具体的には、Ａ／Ｄ変換器６のサンプリング間隔Ｔと、ｋ番目の目標の遅延時間τｋとを用いて、以下の式（３）により、ステアリングベクトルａ（τ）を求める。

また、ＭＵＳＩＣ処理手段５１は、固有ベクトルｅ（Ｋ＋１）、・・・、ｅ（Ｍｄ）のすべてに直交するＫ種類のステアリングベクトルａ（τｋ＾）（τｋ＾はｋ番目の目標信号の遅延時間推定値）から、遅延時間推定値τｋ＾を求める。

菊間「アレーアンテナによる適応信号処理」

従来のレーダ装置は、以上のように構成されているので、目標３の移動に起因したドップラー効果によって目標信号の位相回転が生じた場合に、超分解能時間遅延推定処理部１０による時間遅延の推定精度が劣化し、最終的に検出される目標３の検出精度が劣化するという課題があった。

この発明は、目標移動に起因したドップラー周波数を推定し、ドップラー周波数推定値から目標信号の位相回転を補正することにより、推定精度を劣化させることなく遅延時間を推定して、高精度に目標を検出することのできるレーダ装置を得ることを目的とする。

この発明によるレーダ装置は、電波を生成する送信機と、電波を送信する送信アンテナと、送信アンテナから送信されて目標で反射された電波を受信波として受信する受信アンテナと、受信波の帯域制限および位相検波を行い目標に対応した目標信号を生成する受信機と、目標の移動に起因したドップラー効果による目標信号のドップラー周波数を推定して、ドップラー周波数推定値を求めるドップラー推定処理部と、ドップラー効果による目標信号の位相回転を補正して目標信号の時間遅延を推定する時間遅延推定処理部とを備えたものである。

この発明によれば、目標移動に起因したドップラー周波数を推定し、ドップラー周波数推定値から目標信号の位相回転を補正することにより、推定精度を劣化させることなく遅延時間を推定して、高精度に目標を検出することができる。

実施の形態１．
図１はこの発明の実施の形態１に係るレーダ装置を示すブロック構成図である。図１において、送信機１、送信アンテナ２、目標３、受信アンテナ４、受信機５、Ａ／Ｄ変換器６および超分解能時間遅延推定処理部１０については、前述（図３８参照）と同一符号を付して詳述を省略する。

図１においては、従来装置（図３８）との相違点として、Ａ／Ｄ変換器６と超分解能時間遅延推定処理部１０との間に、複数のパルス方向ＦＦＴ７（＃１）〜ＦＦＴ７（＃Ｎｒ）と、信号検出処理手段８と、ドップラー補正手段９とが挿入されている。

パルス方向ＦＦＴ７（＃１）、・・・、ＦＦＴ７（＃Ｎｒ）は、時間遅延ごとに分類されてＡ／Ｄ変換器６の出力側に並列配置され、時間遅延零受信信号、・・・、時間遅延Ｎｒチップ受信信号、のそれぞれについて、パルス方向にＦＦＴ処理を行う。

信号検出処理手段８は、パルス方向ＦＦＴ７（＃１）〜ＦＦＴ７（＃Ｎｒ）の各出力信号に基づき、目標３に対応した目標信号のドップラー周波数を観測して、目標信号の存在する目標信号ドップラービン（ドップラー周波数観測値ｆｄに対応）と目標信号ドップラービンの受信信号とを出力する。
ドップラー補正手段９は、信号検出処理手段８の出力信号に含まれる目標信号に対し、目標３の移動に起因したドップラー効果による位相回転の補正を施した補正信号を、超分解能時間遅延推定処理部１０に入力する。

次に、図１とともに、図２〜図４を参照しながら、図１に示したこの発明の実施の形態１による動作について説明する。
図２は複数回（Ｎｆ回）の送受信における各信号の時間関係を示す説明図であり、横軸は時間に対応している。図２においては、チップ幅Ｔ（ここでは、サンプリング間隔Ｔと同一値に設定されている）でチップ数Ｎｓのパルスからなる送信信号と、受信信号ｓ_１（１）、・・・、ｓ_１（Ｎｒ）、・・・、ｓ_Ｎｆ（１）、・・・、ｓ_Ｎｆ（Ｎｒ）との間の遅れ時間（時間遅延）を示している。

図３は図１内の信号検出処理手段８の具体的構成を示すブロック図である。図３において、信号検出処理手段８は、時間方向出力手段１１と、目標ドップラービン検出処理手段１２とにより構成されている。図４は目標信号（灰色ブロック参照）と時間遅延ビンおよびドップラービンとの関係を示す説明図であり、信号検出処理手段８内の目標ドップラービン検出処理手段１２（図３参照）の処理に対応している。

図１において、前述と同様に、パルス変調の施された電波が、送信機１および送信アンテナ２からパルスのチップ幅Ｔで送信されると、目標３で反射された電波は、受信アンテナ４および受信機５を介して受信され、受信機５から受信信号が出力される。このとき、送受信号は、第１のパルス繰り返し周期ＰＲＦ１のみで送信されるものとする。また、受信信号は、目標信号成分と受信機５の雑音成分とを含んでいる。

以上の電波の送受信は、図２の時間関係で示すように、Ｎｆ回にわたって繰り返し行われる。図２において、１回目の送受信における目標信号の時間遅延はτｄとする。
以下、受信信号は、受信機５により帯域制限され、かつ位相検波されてＡ／Ｄ変換器６に入力される。Ａ／Ｄ変換器６は、サンプリング間隔Ｔ（送信パルスのチップ幅Ｔと同一値）でサンプリングを行う。このとき、Ａ／Ｄ変換器６は、Ｎｒチップ（レーダ装置の観測領域長に相当する）だけ、受信信号（１回目であれば、ｓ_１（１）、・・・、ｓ_１（Ｎｒ））をサンプリングして出力する。

ここで、ｎｆ（１≦ｎｆ≦Ｎｆ）回目の送受信における受信信号をｓ_ｎｆ（１）、・・・、ｓ_ｎｆ（Ｎｒ）とすると、受信信号ｓ_ｎｆ（１）、・・・、ｓ_ｎｆ（Ｎｒ）は、時間遅延ごとに分類されて、パルス方向ＦＦＴ７（＃１）、・・・、７（＃Ｎｒ）に入力される。すなわち、ｎｒ番目（１≦ｎｒ≦Ｎｒ）のパルス方向ＦＦＴ７（＃ｎｒ）には、ｎｒ番目の受信信号ｓ_１（ｎｒ）、・・・、ｓ_Ｎｆ（ｎｒ）が入力される。

ｎｒ番目のパルス方向ＦＦＴ７（＃ｎｒ）は、受信信号ｓ_１（ｎｒ）、・・・、ｓ_Ｎｆ（ｎｒ）に対してＦＦＴ処理を施し、受信信号のドップラー周波数成分を求める。すなわち、パルス方向ＦＦＴ７（＃ｎｒ）は、受信信号ｓ_１（ｎｒ）、・・・、ｓ_Ｎｆ（ｎｒ）のドップラー周波数成分ｚ０_１（ｎｒ）、・・・、ｚ０_Ｎｆ（ｎｒ）を信号検出処理手段８に入力する。

パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）からの各出力信号は、時間およびドップラー周波数の２次元信号となっている。信号検出処理手段８は、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）からの各出力信号（２次元信号）から、図４のように、目標信号の存在するドップラービンを検出し、検出したドップラービンの目標信号を出力する。

図３において、信号検出処理手段８への入力信号ｚ０_１（１）、・・・、ｚ０_Ｎｆ（１）、・・・、ｚ０_１（Ｎｒ）、・・・、ｚ０_Ｎｆ（Ｎｒ）は、信号検出処理手段８内の時間方向出力手段１１に入力される。時間方向出力手段１１は、ドップラー方向の並びで入力された信号ｚ０_１（１）、・・・、ｚ０_Ｎｆ（１）、・・・、ｚ０_１（Ｎｒ）、・・・、ｚ０_Ｎｆ（Ｎｒ）を、時間方向の並びの信号ｚ０_１（１）、・・・、ｚ０_１（Ｎｒ）、・・・、ｚ０_Ｎｆ（１）、・・・、ｚ０_Ｎｆ（Ｎｒ）に変換して出力する。時間方向出力手段１１の出力信号は、目標ドップラービン検出処理手段１２に入力される。

ここで、たとえば図４に示すように、目標信号が「ｎｆドップラービン」に存在し、また、目標信号の時間遅延がτｋ（１≦ｋ≦Ｋ）であって、時間遅延τｋがすべてｎｆドップラービンに含まれ、かつ同一の時間遅延ビンｎ_τｄに含まれる状況を想定して説明する。
目標ドップラービン検出処理手段１２は、まず、スレッショルド比較などにより目標信号を検出する。このとき、図４のように、時間遅延ビンに関して、ｎ_τｄビンからｎ_τｄ＋Ｎｓビンにわたって目標信号が検出され、時間遅延ビンｎ_τｄは、以下の式（４）で表される。

ただし、式（４）において、ｆｌｏｏｒ［τｋ／Ｔ］は、「τｋ／Ｔ」の値を四捨五入する関数である。
続いて、目標ドップラービン検出処理手段１２は、目標信号のドップラー周波数観測値ｆｄを、以下の式（５）により算出する。

この結果、信号検出処理手段８からは、ｎｆドップラービンに対応したドップラー周波数観測値ｆｄと、ドップラー周波数観測値ｆｄの受信信号ｚ０_Ｎｆ（１）、・・・、ｚ０_Ｎｆ（Ｎｒ）とが出力される。ドップラー周波数観測値ｆｄおよび受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）は、ドップラー補正手段９に入力される。ドップラー補正手段９は、ドップラー効果に起因して受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）に含まれる目標信号の位相回転を、以下の式（６）により補正して補正信号とする。

ドップラー補正手段９により式（６）から求まるドップラー補正信号ｚ０’_ｎｆ（１）、・・・、ｚ０’_ｎｆ（Ｎｒ）は、超分解能時間遅延推定処理部１０に入力される。以下、超分解能時間遅延推定処理部１０は、前述と同様に動作して、目標信号の時間遅延を推定する。

以上のように、この発明の実施の形態１に係るレーダ装置は、電波を生成する送信機１と、電波を送信する送信アンテナ２と、送信アンテナ２から送信されて目標３で反射された電波を受信波として受信する受信アンテナ４と、受信波の帯域制限および位相検波を行い目標に対応した目標信号を生成する受信機５と、目標３の移動に起因したドップラー効果による目標信号のドップラー周波数を推定して、ドップラー周波数推定値ｆｄを求めるドップラー推定処理部と、ドップラー効果による目標信号の位相回転を補正して目標信号の時間遅延を推定する時間遅延推定処理部と、を備えている。

また、ドップラー推定処理部は、受信機５を介して得られる受信信号をディジタル信号に変換するＡ／Ｄ変換器６と、Ａ／Ｄ変換器６を介してディジタル信号に変換された受信信号をパルスヒット方向にＦＦＴ処理するパルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）と、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）の出力信号に基づいて目標信号の存在するドップラービンを検出する信号検出処理手段８と、ドップラー効果による目標信号の位相回転を補正するドップラー補正手段９とを含み、時間遅延推定処理部は、目標信号の時間遅延を超分解能推定する超分解能時間遅延推定処理部１０により構成されている。

これにより、信号検出処理手段８においてドップラー周波数を推定するとともに、ドップラー補正手段９においてドップラー周波数推定値ｆｄから目標信号の位相回転を補正するので、推定精度が劣化することなく遅延時間を推定することができ、高精度に目標３を検出することができる。

実施の形態２．
なお、上記実施の形態１（図１参照）では、従来装置（図３８参照）と同様の超分解能時間遅延推定処理部１０を用いたが、図５のように、時間ゲート型超分解能時間遅延推定処理部１４を用いてもよい。
図５はこの発明の実施の形態２に係るレーダ装置を示すブロック構成図である。図５において、前述（図１参照）と同様の送信機１、送信アンテナ２、目標３、受信アンテナ４、受信機５、Ａ／Ｄ変換器６、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）、ドップラー補正手段９については、前述と同一符号を付して詳述を省略する。

この場合、信号検出処理手段１３は、目標信号のドップラー周波数を観測し、前述と同様に目標信号の存在するドップラービンの信号をドップラー補正手段９に入力するとともに、さらに、時間ゲート型超分解能時間遅延推定処理部１４に対して目標信号の時間遅延ビンを入力する。
時間ゲート型超分解能時間遅延推定処理部１４は、短く区切った時間ゲートに限定して、目標信号の時間遅延を超分解能に推定する。

次に、図５とともに、図６〜図９を参照しながら、この発明の実施の形態２による動作について説明する。図６は信号検出処理手段１３の内部構成を示すブロック図、図７は時間ゲート型超分解能時間遅延推定処理部１４の内部構成を示すブロック図である。図８は時間ゲートの時間関係を示す説明図であり、図７内の時間ゲート処理手段１６の処理に対応している。また、図９は図７内のデシメーション処理手段１９の内部構成を示すブロック図である。

図６において、信号検出処理手段１３は、前述（図３参照）の時間方向出力手段１１と、目標ドップラービン検出処理手段１５とにより構成されている。
図７において、時間ゲート型超分解能時間遅延推定処理部１４は、時間ゲート処理手段１６と、前述（図３８参照）のＦＦＴ処理手段１７および除算信号生成手段１８と、デシメーション処理手段１９と、前述（図３８参照）の超分解能処理手段２０とにより構成されている。

図８においては、Ｎｒチップ（観測領域）内での、それぞれ同一時間幅Ｎｄの時間ゲート（１）、（２）、・・・、ｉｇ、・・・、Ｎｄ／Ｎｓにおける受信状態を示しており、ｉｇ番目の時間ゲートｉｇで受信パルスが検出された場合を示している。図８において、横軸は時間に対応している。
図９において、デシメーション処理手段１９は、除算信号ｘ’_ｎｆ，_ｉｇ（１）、・・・、ｘ’_ｎｆ，_ｉｇ（Ｎｄ＋Ｎｓ）に各重み係数ｗ（ｍ）（１≦ｍ≦Ｎｄｅｃｉ）を乗算する乗算器と、乗算結果をブロックごとに加算する加算器とにより構成されている。

図５において、まず、前述と同様に、送信機１および送信アンテナ２からパルス変調の施された電波が送信されると、目標３で反射された電波が受信機４および受信アンテナ５により受信される。以下、Ａ／Ｄ変換器６を介した受信信号は、パルス方向ＦＦＴ７（＃ｎｒ）（１≦ｎｒ≦Ｎｒ）に入力され、パルス方向ＦＦＴ７（＃ｎｒ）（１≦ｎｒ≦Ｎｒ）からの出力信号ｚ０_１（ｎｒ）、・・・、ｚ０_Ｎｆ（ｎｒ）は、信号検出処理手段１３に入力される。

次に、図６において、信号検出処理手段１３への入力信号ｚ０_１（ｎｒ）、・・・、ｚ０_Ｎｆ（ｎｒ）は、前述と同様に時間方向出力手段１１に入力され、時間方向出力手段１１からは、時間遅延方向の並びに変換された信号ｚ０_ｉ（１）、・・・、ｚ０_ｉ（Ｎｒ）（１≦ｉ≦Ｎｆ）が出力されて、目標ドップラービン検出処理手段１５に入力される。

続いて、目標ドップラービン検出処理手段１５からは、前述（図３参照）の目標ドップラービン検出処理手段１２と同様に、目標信号のドップラー周波数観測値ｆｄと、目標信号ドップラービン（ｎｆドップラービン）の受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）とが出力されて、ドップラー補正手段９に入力される。以下、ドップラー補正手段９からは、ドップラー効果による位相回転を補正したドップラー補正信号ｚ０’_ｎｆ（１）、・・・、ｚ０’_ｎｆ（Ｎｒ）が出力されて、時間ゲート型超分解能時間遅延推定処理部１４に入力される。
一方、目標ドップラービン検出処理手段１５からは、さらに、目標信号の時間遅延ビンｎ_τｄが出力されて、時間ゲート型超分解能時間遅延推定処理部１４に入力される。

図７において、まず、時間ゲート型超分解能時間遅延推定処理部１４内の時間ゲート処理手段１６は、Ｎｒチップの観測領域をＮｄチップの時間ゲート（図８参照）に分割し、時間遅延ビンｎ_τｄを含む時間ゲートの番号を調べる。

図８において、送信パルス列（斜線部分）に対して、或る時間遅延後に受信パルス列（灰色網掛け部分）が検出されたとする。このとき、受信パルス列が検出されるタイミングは、時間遅延ビンｎ_τｄであって、時間遅延ビンｎ_τｄがｉｇ番目の時間ゲートｉｇに含まれている。

時間ゲートｉｇには、Ｋ個の目標からの反射波が、わずかな時間遅延差を有して重畳している。したがって、時間ゲート処理手段１６は、時間ゲートｉｇに送信パルスのチップ長（Ｎｓチップ）を加えた時間ゲート信号ｚ_ｎｆ（（ｉｇ−１）Ｎｄ＋１）、・・・、ｚ_ｎｆ（ｉｇ・Ｎｄ＋Ｎｓ）を出力する。ここで、時間ゲート信号ｚ_ｎｆ（（ｉｇ−１）Ｎｄ＋ｉ）（１≦ｉ≦Ｎｄ＋Ｎｓ）をｚ_ｎｆ，_ｉｇ（ｉ）と表記する。時間ゲート信号ｚ_ｎｆ，_ｉｇ（１）、・・・、ｚ_ｎｆ，_ｉｇ（Ｎｄ＋Ｎｓ）はＦＦＴ処理手段１７に入力される。

ＦＦＴ処理手段１７は、時間ゲート信号ｚ_ｎｆ，_ｉｇ（１）、・・・、ｚ_ｎｆ，_ｉｇ（Ｎｄ＋Ｎｓ）にＦＦＴ処理を施し、ＦＦＴ処理信号ｙ_ｎｆ，_ｉｇ（１）、・・・、ｙ_ｎｆ，_ｉｇ（Ｎｄ＋Ｎｓ）を生成して、除算信号生成手段１８に入力する。
除算信号生成手段１８は、前述と同様に、送信波スペクトルΓ（１）、・・・、Γ（Ｎｄ＋Ｎｓ）を用いて、以下の式（７）により、除算信号ｘ’_ｎｆ，_ｉｇ（１）、・・・、ｘ’_ｎｆ，_ｉｇ（Ｎｄ＋Ｎｓ）を生成する。

続いて、除算信号ｘ’_ｎｆ，_ｉｇ（１）、・・・、ｘ’_ｎｆ，_ｉｇ（Ｎｄ＋Ｎｓ）は、デシメーション処理手段１９に入力される。
図９において、デシメーション処理手段１９は、デシメーションフィルタの特性を定める重み係数ｗ（ｍ）（１≦ｍ≦Ｎｄｅｃｉ）を用いて、デシメーション処理を施した除算信号ｘ_ｎｆ，_ｉｇ（１）、・・・、ｘ_ｎｆ，_ｉｇ（Ｎｄ）を、以下の式（８）により生成する。

ただし、式（８）において、ｆｌｏｏｒ［ ］は、実数値を四捨五入して整数値を出力する関数を表す。
デシメーション処理信号ｘ_ｎｆ，_ｉｇ（１）、・・・、ｘ_ｎｆ，_ｉｇ（Ｎｄ）は、超分解能処理手段２０に入力される。以下、時間ゲート型超分解能時間遅延推定処理部１４内の超分解能処理手段２０により、前述と同様に、目標３に対応した目標信号の遅延時間推定値τｋ＾（１≦ｋ≦Ｋ）が求められる。

以上のように、この発明の実施の形態２に係るレーダ装置は、電波を生成する送信機１と、電波を送信する送信アンテナ２と、送信アンテナ２から送信されて目標３で反射された電波を受信波として受信する受信アンテナ４と、受信波の帯域制限および位相検波を行い目標３に対応した目標信号を生成する受信機５と、目標３の移動に起因したドップラー効果による目標信号のドップラー周波数を推定して、ドップラー周波数推定値ｆｄを求めるドップラー推定処理部と、ドップラー効果による目標信号の位相回転を補正して目標信号の時間遅延を推定する時間遅延推定処理部と、を備えている。

また、ドップラー推定処理部は、受信機５を介して得られる受信信号をディジタル信号に変換するＡ／Ｄ変換器６と、Ａ／Ｄ変換器６を介してディジタル信号に変換された受信信号をパルスヒット方向にＦＦＴ処理するパルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）と、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）の出力信号に基づいて目標信号の存在するドップラービンを検出する信号検出処理手段１３と、ドップラー効果による目標信号の位相回転を補正するドップラー補正手段９とを含み、時間遅延推定処理部は、時間遅延推定範囲を限定して目標信号の時間遅延を超分解能推定する時間ゲート型超分解能時間遅延推定処理部１４により構成されている。

この結果、時間ゲート型超分解能時間遅延推定処理部１４において、時間遅延推定範囲を時間ゲート範囲に限定することにより、ドップラー補正する超分解能の時間遅延の推定処理負荷を低減させることができる。

実施の形態３．
なお、上記実施の形態１（図１参照）では、パルス圧縮を考慮しない信号検出処理手段８を用いたが、図１０〜図１２に示すように、パルス圧縮型信号検出処理手段２２を用いてもよい。
図１０はこの発明の実施の形態３に係るレーダ装置を示すブロック構成図であり、図１１は図１０内のパルス圧縮型信号検出処理手段２２を具体的に示すブロック図である。また、図１２は図１３内のパルス圧縮手段２３（２３（＃１）〜２３（＃Ｎｒ））を具体的に示すブロック図である。

図１０において、前述（図１参照）と同様の送信機１、送信アンテナ２、目標３、受信アンテナ４、受信機５、Ａ／Ｄ変換器６、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）、ドップラー補正手段９、超分解能時間遅延推定処理部１０については、前述と同一符号を付して詳述を省略する。

図１０のレーダ装置は、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）およびパルス圧縮型信号検出処理手段２２に関連したメモリ回路２１を備えている。メモリ回路２１は、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）およびパルス圧縮型信号検出処理手段２２の出力信号を蓄えておき、ドップラー補正手段９に入力する。

この場合、パルス圧縮型信号検出処理手段２２は、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）の出力信号に基づき、パルス圧縮処理の施された目標信号を用いて、目標信号の存在するドップラービンを検出する。すなわち、パルス圧縮型信号検出処理手段２２は、パルス方向ＦＦＴ出力に基づくパルス圧縮処理により、Ｓ／Ｎ（信号電力対雑音電力比）を改善した後、目標信号を検出し、目標信号ドップラービンの受信信号を出力する。

図１１において、パルス圧縮型信号検出処理手段２２は、前述と同様の時間方向出力手段１１と、複数のパルス圧縮手段２３（＃１）〜２３（＃Ｎｒ）と、パルス圧縮手段２３（＃１）〜２３（＃Ｎｒ）の出力信号に基づいてドップラー周波数観測値ｆｄを出力する目標ドップラービン検出処理手段２６とを備えている。

図１２において、パルス圧縮手段２３は、入力側に設けられた前述（図７参照）と同様のＦＦＴ処理手段１７と、複数の乗算器からなる相関処理手段２４と、出力側に設けられたＩＦＦＴ（逆高速フーリエ変換）処理手段２５とにより構成されている。なお、パルス圧縮手段２３は、図１１内のパルス圧縮手段２３（＃１）〜２３（＃Ｎｒ）を統合的に示しており、パルス圧縮手段２３（＃ｉｆ）（１≦ｉｆ≦Ｎｆ）と表すこともできる。

次に、図１０〜図１２に示したこの発明の実施の形態３による動作について説明する。
まず、図１０において、前述と同様に電波の送受信が行われると、パルス方向ＦＦＴ７（＃ｎｒ）（１≦ｎｒ≦Ｎｒ）から信号ｚ０_１（ｎｒ）、・・・、ｚ０_Ｎｆ（ｎｒ）が出力されて、パルス圧縮型信号検出処理手段２２およびメモリ回路２１に入力される。

続いて、図１１において、パルス圧縮型信号処理手段２２への入力信号ｚ０_１（ｎｒ）、・・・、ｚ０_Ｎｆ（ｎｒ）は、時間方向出力手段１１に入力され、前述（図３、図６）と同様に、時間遅延方向の並びに変換された信号ｚ０_ｉｆ（１）、・・・、ｚ０_ｉｆ（Ｎｒ）（１≦ｉｆ≦Ｎｆ）が出力される。時間方向出力手段出力信号ｚ０_ｉｆ（１）、・・・、ｚ０_ｉｆ（Ｎｒ）は、パルス圧縮手段２３（＃ｉｆ）に入力される。

次に、図１２において、パルス圧縮手段２３（＃ｉｆ）への入力信号ｚ０_ｉｆ（１）、・・・、ｚ０_ｉｆ（Ｎｒ）は、ＦＦＴ処理手段１７に入力される。ＦＦＴ処理手段１７は、入力信号ｚ０_ｉｆ（１）、・・・、ｚ０_ｉｆ（Ｎｒ）に対してＦＦＴ処理を施し、入力信号の周波数スペクトルｚ０ｆ_ｉｆ（１）、・・・、ｚ０ｆ_ｉｆ（Ｎｒ）を出力する。周波数スペクトルｚ０ｆ_ｉｆ（１）、・・・、ｚ０ｆ_ｉｆ（Ｎｒ）は、相関処理手段２４に入力される。

相関処理手段２４は、周波数スペクトルｚ０ｆ_ｉｆ（１）、・・・、ｚ０ｆ_ｉｆ（Ｎｒ）に対して、送信波スペクトルΓ’（１）、・・・、Γ’（Ｎｒ）を乗算し、乗算信号Γ’^＊（１）×ｚ０ｆ_ｉｆ（１）、・・・、Γ’^＊（Ｎｒ）×ｚ０ｆ_ｉｆ（Ｎｒ）を出力する。ここで、Γ’^＊（ｎｒ）は、送信波スペクトルΓ’（ｎｒ）の複素共役を表す。乗算信号Γ’^＊（１）×ｚ０ｆ_ｉｆ（１）、・・・、Γ’^＊（Ｎｒ）×ｚ０ｆ_ｉｆ（Ｎｒ）は、ＩＦＦＴ処理手段２５に入力される。

ＩＦＦＴ処理手段２５は、入力信号Γ’^＊（１）×ｚ０ｆ_ｉｆ（１）、・・・、Γ’^＊（Ｎｒ）×ｚ０ｆ_ｉｆ（Ｎｒ）に対して、ＩＦＦＴ処理を施し、パルス圧縮信号ｚ１_ｉｆ（１）、・・・、ｚ１_ｉｆ（Ｎｒ）を出力する。パルス圧縮信号ｚ１_ｉｆ（１）、・・・、ｚ１_ｉｆ（Ｎｒ）は、パルス圧縮型信号検出処理手段２２内の目標ドップラービン検出処理手段２６（図１１参照）に入力される。

このとき、目標信号ドップラービン（ｎｆドップラービン）の受信信号、時間遅延ビンｎ_τｄの成分ｚ１_ｎｆ（ｎ_τｄ）は、パルス圧縮によって目標信号成分が積分されており、特に電力が大きくなっている。
目標ドップラービン検出処理手段２６は、スレッショルド比較などにより、目標信号成分ｚ１_ｎｆ（ｎ_τｄ）を検出し、目標信号のドップラー周波数観測値ｆｄを出力する。ドップラー周波数観測値ｆｄは、ドップラー補正手段９およびメモリ回路２１（図１０参照）に入力される。

メモリ回路２１は、ドップラー周波数観測値ｆｄに対応するｎｆドップラービンの受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）を出力する。ｎｆドップラービンの受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）は、ドップラー補正手段９に入力される。
以下、ドップラー補正手段９からの補正信号に基づいて、超分解能時間遅延推定処理部１０により、前述と同様に、目標信号の時間遅延推定値τｋ＾（１≦ｋ≦Ｋ）が求められる。

以上のように、この発明の実施の形態３に係るレーダ装置は、電波を生成する送信機１と、電波を送信する送信アンテナ２と、送信アンテナ２から送信されて目標３で反射された電波を受信波として受信する受信アンテナ４と、受信波の帯域制限および位相検波を行い目標に対応した目標信号を生成する受信機５と、目標３の移動に起因したドップラー効果による目標信号のドップラー周波数を推定して、ドップラー周波数推定値ｆｄを求めるドップラー推定処理部と、ドップラー効果による目標信号の位相回転を補正して目標信号の時間遅延を推定する時間遅延推定処理部とを備えている。

また、ドップラー推定処理部は、受信機５を介して得られる受信信号をディジタル信号に変換するＡ／Ｄ変換器６と、Ａ／Ｄ変換器６を介してディジタル信号に変換された受信信号をパルスヒット方向にＦＦＴ処理するパルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）と、パルス方向ＦＦＴの出力信号に基づくパルス圧縮処理の施された目標信号を用いて、目標信号の存在するドップラービンを検出するパルス圧縮型信号検出処理手段２２と、ドップラー効果による目標信号の位相回転を補正するドップラー補正手段９とを含み、時間遅延推定処理部は、目標信号の時間遅延を超分解能推定する超分解能時間遅延推定処理部１０により構成されている。

このように、パルス圧縮型信号検出処理手段２２におけるパルス圧縮により、Ｓ／Ｎが改善されるので、超分解能時間遅延推定処理部１０で行われる目標検出処理の検出性能を改善することができる。

実施の形態４．
なお、上記実施の形態３（図１０、図１１参照）では、ドップラー周波数観測値ｆｄを出力するパルス圧縮型信号検出処理手段２２と、超分解能時間遅延推定処理部１０とを用いたが、図１３および図１４に示すように、ドップラー周波数観測値に対応した目標信号ドップラービン（ｎｆドップラービン）および時間遅延ビンｎ_τｄを出力するパルス圧縮型信号検出処理手段２７と、時間ゲート型超分解能時間遅延推定処理部１４とを用いてもよい。

図１３はこの発明の実施の形態４に係るレーダ装置を示すブロック構成図であり、図１４は図１３内のパルス圧縮型信号検出処理手段２７を具体的に示すブロック図である。
図１３において、前述（図５、図１０参照）と同様の送信機１、送信アンテナ２、目標３、受信アンテナ４、受信機５、Ａ／Ｄ変換器６、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）、ドップラー補正手段９、時間ゲート型超分解能時間遅延推定処理部１４、メモリ回路２１については、前述と同一符号を付して詳述を省略する。

図１４において、パルス圧縮型信号検出処理手段２７は、前述（図１１参照）と同様の時間方向出力手段１１およびパルス圧縮手段２３（＃ｉｆ）（１≦ｉｆ≦Ｎｆ）と、出力側に設けられた目標ドップラービン検出処理手段２８とにより構成されている。
この場合、パルス圧縮型信号検出処理手段２７は、パルス圧縮処理によりＳ／Ｎを改善した後、目標信号を検出し、目標信号ドップラービン（ドップラー周波数観測値）および時間遅延ビンｎ_τｄを出力する。

次に、図１３および図１４に示したこの発明の実施の形態４による動作について説明する。
まず、図１３において、前述と同様に電波が送受信されると、パルス方向ＦＦＴ７（＃ｎｒ）（１≦ｎｒ≦Ｎｒ）から信号ｚ０_１（ｎｒ）、・・・、ｚ０_Ｎｆ（ｎｒ）が出力され、パルス圧縮型信号検出処理手段２７およびメモリ回路２１に入力される。

続いて、図１４において、パルス圧縮型信号検出処理手段２７への入力信号ｚ０_１（ｎｒ）、・・・、ｚ０_Ｎｆ（ｎｒ）（１≦ｎｒ≦Ｎｒ）は、時間方向出力手段１１を介してパルス圧縮手段２３（＃ｉｆ）に入力され、前述と同様に、パルス圧縮信号ｚ１_ｉｆ（１）、・・・、ｚ１_ｉｆ（Ｎｒ）（１≦ｉｆ≦Ｎｆ）に変換されて、目標ドップラービン検出手段２８に入力される。

目標ドップラービン検出手段２８は、前述と同様に目標信号成分ｚ１_ｎｆ（ｎ_τｄ）を検出して、目標信号のドップラー周波数観測値ｆｄに対応したｎｆドップラービンと、時間遅延ビンｎ_τｄとを出力する。ドップラー周波数観測値ｆｄ（ｎｆドップラービン）は、ドップラー補正手段９およびメモリ回路２１に入力され、時間遅延ビンｎ_τｄは、時間ゲート型超分解能時間遅延推定処理部１４に入力される。

メモリ回路２１は、ドップラー周波数観測値ｆｄに対応するｎｆドップラービンの受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）をドップラー補正手段９に入力する。以下、ドップラー補正手段９からの補正信号に基づいて、時間ゲート型超分解能時間遅延推定処理部１４により、前述と同様に、目標信号の時間遅延推定値τｋ＾（１≦ｋ≦Ｋ）が求められる。

以上のように、この発明の実施の形態４に係るレーダ装置によれば、時間遅延推定範囲を時間ゲート範囲に限定することにより、ドップラー補正手段９および時間ゲート型超分解能時間遅延推定処理部１４の処理負荷を低減させることができる。
また、パルス圧縮型信号検出処理手段２７におけるパルス圧縮により、Ｓ／Ｎが改善されるので、超分解能時間遅延推定処理に際して行われる目標検出処理の検出性能を改善することができる。

実施の形態５．
なお、上記実施の形態１（図１、図３参照）では、時間方向出力手段１１および目標ドップラービン検出処理手段１２を有する信号検出処理手段８を用いたが、図１５に示すように、時間方向出力手段２９のみを用いてもよい。
図１５はこの発明の実施の形態５に係るレーダ装置を示すブロック構成図であり、図１５において、前述（図１参照）と同様の送信機１、送信アンテナ２、目標３、受信アンテナ４、受信機５、Ａ／Ｄ変換器６、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）については、前述と同一符号を付して詳述を省略する。

図１５において、時間方向出力手段２９の出力側には、複数のドップラー補正手段９（＃１）〜９（＃Ｎｒ）と、複数の超分解能時間遅延推定処理部１０（＃１）〜１０（＃Ｎｒ）が設けられる。
ドップラー方向出力手段２９は、パルス方向に並ぶ信号を時間遅延方向の並びに変換し、目標信号のドップラー周波数観測値ｆｄと、目標信号ドップラービン（ｎｆドップラービン）の受信信号とを出力する。

次に、図１５に示したこの発明の実施の形態５による動作について説明する。
まず、前述と同様に、電波が送受信されると、時間方向出力手段２９に信号ｚ０_１（ｎｒ）、・・・、ｚ０_Ｎｆ（ｎｒ）（１≦ｎｒ≦Ｎｒ）が入力される。
時間方向出力手段２９は、ドップラー方向の並びで入力された信号ｚ０_１（ｎｒ）、・・・、ｚ０_Ｎｆ（ｎｒ）を、時間方向の並びに変換して、信号ｚ０_ｉｆ（１）、・・・、ｚ０_ｉｆ（Ｎｒ）（１≦ｉｆ≦Ｎｆ）を出力するとともに、ドップラービンｉｆに対応するドップラー周波数ｆｄ（ｉｆ）を、以下の式（９）により算出して出力する。

時間方向出力手段２９の出力信号ｚ０_ｉｆ（１）、・・・、ｚ０_ｉｆ（Ｎｒ）およびドップラー周波数ｆｄ（ｉｆ）は、ドップラー補正手段９（＃ｉｆ）に入力される。
以下、ドップラー補正手段９（＃ｉｆ）からの補正信号に基づいて、超分解能時間遅延推定処理部１０（＃ｉｆ）により、前述と同様に、目標信号の存在するｎｆドップラービンに関する超分解能時間遅延推定処理部１０（＃ｎｆ）から、時間遅延推定値τｋ＾（１≦ｋ≦Ｋ）が求められる。

以上のように、この発明の実施の形態５によれば、すべてのドップラービンに関して、ドップラー補正する超分解能時間遅延推定処理部１０（＃１）による処理が行われるので、目標信号の失検出を防止して確実に目標３を検出することができる。

実施の形態６．
なお、上記実施の形態１（図１参照）では、送信パルスの切り換えについて考慮しなかったが、図１６に示すように、Ｈ／Ｌ−ＰＲＦ発生装置３０を設けて、送信パルスを切り換えてもよい。
図１６はこの発明の実施の形態６に係るレーダ装置を示すブロック構成図であり、図１７は図１６内の信号検出処理手段３２を具体的に示すブロック図である。

図１６において、前述（図１参照）と同様の送信機１、送信アンテナ２、目標３、受信アンテナ４、受信機５、Ａ／Ｄ変換器６、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）、ドップラー補正手段９、超分解能時間遅延推定処理部１０については、前述と同一符号を付して詳述を省略する。

図１６においては、Ｈ／Ｌ−ＰＲＦ発生装置３０、切換スイッチ３０ａおよびドップラー周波数推定手段３１が追加されており、ドップラー周波数推定手段３１は、ドップラー周波数推定値ｆｄ＾を出力し、信号検出処理手段３２は、目標信号ドップラービンの受信信号のみを出力する。

Ｈ／Ｌ−ＰＲＦ発生装置３０は、送信機１に送信切換指示を入力して、送信機１および送信アンテナ２から、ＨＰＲＦ（Ｈｉｇｈ Ｐｕｌｓｅ Ｒｅｐｅｔｉｔｉｏｎ Ｆｒｅｑｕｅｎｃｙ）の送信パルスと、ＬＰＲＦ（Ｌｏｗ Ｐｕｌｓｅ Ｒｅｐｅｔｉｔｉｏｎ Ｆｒｅｑｕｅｎｃｙ）の送信パルスとを、切り換えて送信させる。
また、Ｈ／Ｌ−ＰＲＦ発生装置３０は、ＨＰＲＦの送信パルスを選択した場合に、切換スイッチ３０ａを、図示した通常状態から、ドップラー周波数推定手段３１側に切り換える。

ドップラー周波数推定手段３１は、信号検出処理手段３２およびドップラー補正手段９とともにドップラー推定処理部を構成しており、ＨＰＲＦの送信パルスに基づく送受信により、目標信号を検出してドップラー周波数を推定し、ドップラー周波数推定値ｆｄ＾（目標信号の存在するドップラービンの受信信号）をドップラー補正手段９に入力する。

図１７において、信号検出処理手段３２は、前述（図３参照）と同様の時間方向出力手段１１と、目標信号ドップラービンの受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）のみを出力する目標ドップラービン検出処理手段３３とにより構成されている。

次に、図１６および図１７に示したこの発明の実施の形態６による動作について説明する。
まず、図１６において、送信機１および送信アンテナ２は、Ｈ／Ｌ−ＰＲＦ発生装置３０からの指示に応答してＨＰＲＦのパルスを送信し、受信アンテナ４および受信機５は、目標３からの反射波を受信する。このとき、切換スイッチ３０ａは、図示された状態から切り換えられて、ドップラー周波数推定手段３１側に導通されている。
これにより、ＨＰＲＦのパルス送受信時にＡ／Ｄ変換器６から出力された受信信号ｓ’_１、・・・、ｓ’_Ｎｆは、ドップラー周波数推定手段３１に入力される。

ドップラー周波数推定手段３１は、受信信号ｓ’_１、・・・、ｓ’_ＮｆにＦＦＴ処理を施して、ドップラー信号ｓｆ’_１、・・・、ｓｆ’_Ｎｆを生成し、スレッショルド比較などにより、目標信号のドップラー信号ｓｆ’_ｎｆを検出する。また、ｎｆドップラービンから、以下の式（１０）により、ドップラー周波数推定値ｆｄ＾を求める。

ただし、式（１０）において、Ｔ_ＨＰＲＦは、ＨＰＲＦのパルス繰り返し周波数を表している。

次に、送信機１および送信アンテナ２は、Ｈ／Ｌ−ＰＲＦ発生装置３０からの指示に応答して、パルス変調の施された電波をＬＰＲＦのパルスとして送信する。また、Ｈ／Ｌ−ＰＲＦ発生装置３０は、切換スイッチ３０ａを図示した状態に復帰させる。
以下、前述と同様に、信号検出処理手段３２に信号ｚ０_１（ｎｒ）、・・・、ｚ０_Ｎｆ（ｎｒ）（１≦ｎｒ≦Ｎｒ）が入力される。

すなわち、図１７において、時間方向出力手段１１に信号ｚ０_１（ｎｒ）、・・・、ｚ０_Ｎｆ（ｎｒ）が入力され、時間遅延方向の並びに変換された信号ｚ０_ｉｆ（１）、・・・、ｚ０_ｉｆ（Ｎｒ）（１≦ｉｆ≦Ｎｆ）が目標ドップラービン検出処理手段３３に入力される。

目標ドップラービン検出処理手段３３は、前述と同様に目標信号を検出し、ｎｆドップラービンの受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）を出力し、ドップラー補正手段９に入力する。
また、ドップラー補正手段９には、目標信号ドップラービンの受信信号のみならず、ドップラー周波数推定手段３１からのドップラー周波数推定値ｆｄ＾も入力される。以下、ドップラー補正手段９からの補正信号に基づいて、超分解能時間遅延推定処理部１０により、前述と同様に、時間遅延推定値τｋ＾（１≦ｋ≦Ｋ）が求められる。

以上のように、この発明の実施の形態６に係るレーダ装置は、電波を生成する送信機１と、電波を送信する送信アンテナ２と、送信アンテナ２から送信されて目標３で反射された電波を受信波として受信する受信アンテナ４と、受信波の帯域制限および位相検波を行い目標に対応した目標信号を生成する受信機５と、目標の移動に起因したドップラー効果による目標信号のドップラー周波数を推定して、ドップラー周波数推定値ｆｄ＾を求めるドップラー推定処理部と、ドップラー効果による目標信号の位相回転を補正して目標信号の時間遅延を推定する時間遅延推定処理部と、送信機１に送信切換指示を入力して、送信機１からＨＰＲＦまたはＬＰＲＦの送信パルスを切り換えて送信させるためのＨ／Ｌ−ＰＲＦ発生装置３０とを備えている。

また、ドップラー推定処理部は、ＨＰＲＦの送信パルスに基づく送受信により目標信号のドップラー周波数を推定するドップラー周波数推定手段３１を含む。
このように、ドップラー周波数推定手段３１において、ＨＰＲＦを用いて、ドップラー周波数帯域を広くしてドップラー周波数を推定することにより、アンビギュイティのないドップラー周波数を推定することができるので、目標信号のドップラー補正の精度を改善することができる。

実施の形態７．
なお、上記実施の形態６（図１６、図１７参照）では、目標信号ドップラービンの受信信号のみを出力する信号検出処理手段３２と、超分解能時間遅延推定処理部１０とを用いたが、図１８および図１９に示すように、目標信号ドップラービンの受信信号および時間遅延を出力する信号検出処理手段３４と、時間ゲート型超分解能時間遅延推定処理部１４とを用いてもよい。

図１８はこの発明の実施の形態７に係るレーダ装置を示すブロック構成図であり、図１９は図１８内の信号検出処理手段３２を具体的に示すブロック図である。
図１８において、前述（図１６参照）と同様の送信機１、送信アンテナ２、目標３、受信アンテナ４、受信機５、Ａ／Ｄ変換器６、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）、ドップラー補正手段９、Ｈ／Ｌ−ＰＲＦ発生装置３０、ドップラー周波数推定手段３１については、前述と同一符号を付して詳述を省略する。また、時間ゲート型超分解能時間遅延推定処理部１４は、前述の実施の形態４（図１３参照）と同様のものである。

図１９において、信号検出処理手段３４は、前述と同様の時間方向出力手段１１と、目標ドップラービン検出処理手段３５とにより構成されており、目標信号を検出して、目標信号ドップラービンの受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）と時間遅延ビンｎ_τｄとを出力する。

次に、図１８および図１９に示したこの発明の実施の形態７による動作について説明する。
まず、前述と同様に、図１８において、送信機１および送信アンテナ２は、Ｈ／Ｌ−ＰＲＦ発生装置３０からの指示に応答してＨＰＲＦのパルスを送信し、受信アンテナ４および受信機５は、目標３からの反射波を受信する。Ａ／Ｄ変換器６から出力された受信信号ｓ’_１、・・・、ｓ’_Ｎｆは、ドップラー周波数推定手段３１に入力され、ドップラー周波数推定手段３１において、目標信号のドップラー信号ｓｆ’_ｎｆが検出され、目標信号ドップラービン（ｎｆドップラービン）からドップラー周波数推定値ｆｄ＾が求められて、ドップラー補正手段９に入力される。

次に、Ｈ／Ｌ−ＰＲＦ発生装置３０からの指示に応答して、パルス変調の施されたＬＰＲＦのパルス送受信が行われ、信号ｚ０_１（ｎｒ）、・・・、ｚ０_Ｎｆ（ｎｒ）（１≦ｎｒ≦Ｎｒ）が、Ａ／Ｄ変換器６からパルス方向ＦＦＴを介して、信号検出処理手段３４に入力される。

続いて、図１９において、信号検出処理手段内の時間方向出力手段１１により時間遅延方向の並びに変換された信号ｚ０_ｉｆ（１）、・・・、ｚ０_ｉｆ（Ｎｒ）（１≦ｉｆ≦Ｎｆ）は、目標ドップラービン検出処理手段３５に入力される。
目標ドップラービン検出処理手段３５は、目標信号を検出し、目標信号ドップラービンの受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）を出力するとともに、時間遅延ビンｎ_τｄを出力する。以下、ドップラー補正手段９からの補正信号に基づいて、時間ゲート型超分解能時間遅延推定処理部１４により、前述と同様に、時間遅延推定値τｋ＾（１≦ｋ≦Ｋ）が求められる。

以上のように、この発明の実施の形態７によれば、時間遅延の推定範囲を、時間ゲート範囲に限定することにより、アンビギュイティを考慮してドップラー補正を行う超分解能時間遅延推定の処理負荷を低減させることができる。

実施の形態８．
なお、上記実施の形態６（図１６、図１７参照）では、パルス圧縮を考慮せずに目標信号ドップラービンの受信信号を出力する信号検出処理手段３２を用いたが、図２０に示すように、前述の実施の形態３（図１０、図１１参照）と同様のパルス圧縮型信号検出処理手段２２を用いてもよい。

図２０はこの発明の実施の形態８に係るレーダ装置を示すブロック構成図であり、前述（図１６参照）と同様の送信機１、送信アンテナ２、目標３、受信アンテナ４、受信機５、Ａ／Ｄ変換器６、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）、ドップラー補正手段９、超分解能時間遅延推定処理部１０、Ｈ／Ｌ−ＰＲＦ発生装置３０、ドップラー周波数推定手段３１については、前述と同一符号を付して詳述を省略する。また、メモリ回路２１は、前述の実施の形態３（図１０参照）と同様のものである。

次に、前述の図１１を参照しながら、図２０に示したこの発明の実施の形態８による動作について説明する。
まず、前述と同様に、Ｈ／Ｌ−ＰＲＦ発生装置３０の指示により、ＨＰＲＦのパルスを送受信してドップラー周波数推定値ｆｄ＾を求め、続いて、ＬＰＲＦのパルスを送受信する。これにより、パルス方向ＦＦＴの出力信号がパルス圧縮型信号検出処理手段２２およびメモリ回路２１に入力される。

続いて、パルス圧縮型信号検出処理手段２２により観測されたドップラー周波数観測値ｆｄ（図１１参照）がメモリ回路２１に入力され、ドップラー周波数観測値ｆｄに対応するｎｆドップラービンの受信信号がメモリ回路２１からドップラー補正手段９に入力される。
以下、前述の実施の形態６と同様に、ドップラー補正手段９からの補正信号に基づいて、超分解能時間遅延推定処理部１０により、目標信号の時間遅延推定値τｋ＾（１≦ｋ≦Ｋ）が求められる。

以上のように、この発明の実施の形態８によれば、パルス圧縮によりＳ／Ｎが改善されるので、超分解能時間遅延推定処理部１０で行われる目標検出処理の検出性能を改善することができる。

実施の形態９．
なお、上記実施の形態８（図２０参照）では、ドップラー周波数観測値ｆｄを出力するパルス圧縮型信号検出処理手段２２と、超分解能時間遅延推定処理部１０とを用いたが、図２１に示すように、前述の実施の形態４（図１３、図１４参照）と同様の目標信号ドップラービン（ドップラー周波数観測値）および時間遅延ビンｎ_τｄを出力するパルス圧縮型信号検出処理手段２７と、時間ゲート型超分解能時間遅延推定処理部１４とを用いてもよい。

図２１はこの発明の実施の形態９に係るレーダ装置を示すブロック構成図であり、前述（図２０参照）と同様の送信機１、送信アンテナ２、目標３、受信アンテナ４、受信機５、Ａ／Ｄ変換器６、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）、ドップラー補正手段９、時間ゲート型超分解能時間遅延推定処理部１４、Ｈ／Ｌ−ＰＲＦ発生装置３０、ドップラー周波数推定手段３１については、前述と同一符号を付して詳述を省略する。

次に、前述の図１４を参照しながら、図２１に示したこの発明の実施の形態９による動作について説明する。
まず、前述と同様に、Ｈ／Ｌ−ＰＲＦ発生装置３０の指示により、ＨＰＲＦおよびＬＰＲＦのパルス送受信が行われ、ドップラー周波数推定値ｆｄ＾がドップラー補正手段９に入力されるとともに、パルス方向ＦＦＴの出力信号がパルス圧縮型信号検出処理手段２７およびメモリ回路２１に入力される。

続いて、パルス圧縮型信号検出処理手段２７から、ドップラー周波数観測値ｆｄに対応した目標信号ドップラービン（ｎｆドップラービン）および時間遅延ビンｎ_τｄ（図１４参照）が出力されて、目標信号ドップラービンがメモリ回路２１に入力され、時間遅延ビンｎ_τｄ（図１４参照）が時間ゲート型超分解能時間遅延推定処理部１４に入力される。
また、ドップラー周波数観測値ｆｄに対応する目標信号ドップラービン（ｎｆドップラービン）の受信信号がメモリ回路２１からドップラー補正手段９に入力される。

以下、前述と同様に、ドップラー補正手段９からの補正信号に基づいて時間ゲート型超分解能時間遅延推定処理部１４により、目標信号の時間遅延推定値τｋ＾（１≦ｋ≦Ｋ）が求められる。
以上のように、この発明の実施の形態９によれば、時間遅延推定範囲を時間ゲート範囲に限定することにより、ドップラー補正する超分解能時間遅延推定の処理負荷を低減させることができる。
また、パルス圧縮によりＳ／Ｎが改善されるので、超分解能時間遅延推定処理に際して行われる目標検出処理の検出性能を改善することができる。

実施の形態１０．
なお、上記実施の形態６（図１６参照）では、前述の実施の形態１（図１参照）の構成に、Ｈ／Ｌ−ＰＲＦ発生装置３０、切換スイッチ３０ａおよびドップラー周波数推定手段３１を設けるとともに、ドップラービンの受信信号のみを出力する信号検出処理手段３２を用いたが、図２２に示すように、前述（図１）の構成に、マルチＰＲＦ切換手段３６およびドップラーアンビギュイティ補正手段３７を設けてもよい。

図２２はこの発明の実施の形態１０に係るレーダ装置を示すブロック構成図であり、前述（図１）と同様の送信機１、送信アンテナ２、目標３、受信アンテナ４、受信機５、Ａ／Ｄ変換器６、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）、信号検出処理手段８、ドップラー補正手段９、超分解能時間遅延推定処理部１０については、前述と同一符号を付して詳述を省略する。

図２２において、マルチＰＲＦ切換手段３６は、送信機１に送信切換指示を入力して、送信機１および送信アンテナ２から、第１のパルス繰り返し周期ＰＲＦ１の送信パルスと、第１のパルス繰り返し周期ＰＲＦ１に対して互いに素の関係にある第２のパルス繰り返し周期ＰＲＦ２の送信パルスとを、切り換えて送信させる。これにより、互いに素の関係にある２つのパルス繰り返し周期ＰＲＦ１、ＰＲＦ２に切り換えて送受信を行う。

ドップラーアンビギュイティ補正手段３７は、マルチＰＲＦ切換手段３６に接続され、信号検出処理手段８とドップラー補正手段９との間に挿入されており、信号検出処理手段８およびドップラー補正手段９とともにドップラー推定処理部を構成している。
ドップラーアンビギュイティ補正手段３７は、ドップラー周波数のアンビギュイティを解いてドップラー周波数を推定し、目標信号を含むｎｆドップラービンの受信信号と、ドップラー周波数推定値ｆｄ＾とを出力して、ドップラー補正手段９に入力する。

具体的には、ドップラー周波数推定値ｆｄ＾を求める場合に、ドップラーアンビギュイティ補正手段３７は、第１のパルス繰り返し周期ＰＲＦ１の送信パルスで送受信したときに信号検出処理手段８から得られる目標信号の第１のドップラー周波数観測値ｆｄ１と、第２のパルス繰り返し周期ＰＲＦ２の送信パルスで送受信したときに信号検出処理手段８から得られる目標信号の第２のドップラー周波数観測値ｆｄ２とから、ドップラー周波数のアンビギュイティを解くことになる。

次に、図２２に示したこの発明の実施の形態１０による動作について説明する。
まず、送信機１および送受アンテナ２は、マルチＰＲＦ切換手段３６からの指示に応答して、パルス変調の施された電波を第１のパルス繰り返し周波数ｆ_ＰＲＦ１で送信する。このとき、第１のパルス繰り返し周波数ｆ_ＰＲＦ１は、或る整数Ｎ_ＰＲＦ１に関して、以下の式（１１）のように表されるものとする。

以下、信号検出処理手段８から出力される目標信号の第１のドップラー周波数観測値ｆｄ１と、目標信号ドップラービンの第１の受信信号ｚ０_ｎｆ１（１）、・・・、ｚ０_ｎｆ１（Ｎｒ）とが、ドップラーアンビギュイティ補正手段３７に入力される。また、ドップラーアンビギュイティ補正手段３７には、第１のパルス繰り返し周波数ｆ_ＰＲＦ１も入力される。

次に、送信機１および送受アンテナ２は、マルチＰＲＦ切換手段３６からの指示に応答して、パルス変調の施された電波を第２のパルス繰り返し周波数ｆ_ＰＲＦ２で送信する。このとき、第２のパルス繰り返し周波数ｆ_ＰＲＦ２は、整数Ｎ_ＰＲＦ１とは互いに素の関係にある整数Ｎ_ＰＲＦ２に関して、以下の式（１２）のように表されるものとする。

以下、信号検出処理手段８から出力される目標信号の第２のドップラー周波数観測値ｆｄ２と、目標信号ドップラービンの第２の受信信号ｚ０_ｎｆ２（１）、・・・、ｚ０_ｎｆ２（Ｎｒ）とが、ドップラーアンビギュイティ補正手段３７に入力される。また、ドップラーアンビギュイティ補正手段３７には、マルチＰＲＦ切換手段３６から第２のパルス繰り返し周波数ｆ_ＰＲＦ２も入力される。
ドップラーアンビギュイティ補正手段３７は、まず、以下の式（１３）により、ドップラービン推定値ｎ_τｄ＾を算出する。

ただし、式（１３）のｍｏｄ（ｎ_τｄ１・Ｎ_ＰＲＦ２・Ｎ’_ＰＲＦ２＋ｎ_τｄ２・Ｎ_ＰＲＦ１・Ｎ’_{ＰＲＦ１，}Ｎ_ＰＲＦ１・Ｎ_ＰＲＦ２）は、整数「ｎ_τｄ１・Ｎ_ＰＲＦ２・Ｎ’_ＰＲＦ２＋ｎ_τｄ２・Ｎ_ＰＲＦ１・Ｎ’_ＰＲＦ１」を、整数「Ｎ_ＰＲＦ１・Ｎ_ＰＲＦ２」で除算したときの「余り」を出力する関数を表している。
また、ｎ_τｄ１は、第１のドップラー周波数観測値ｆｄ１に対応するドップラービンを表し、ｎ_τｄ２は、第２のドップラー周波数観測値ｆｄ２に対応するドップラービンを表している。また、Ｎ’_ＰＲＦ１は、以下の式（１４）を満足する整数とする。

同様に、Ｎ’_ＰＲＦ２は、以下の式（１５）を満足する整数とする。

次に、ドップラーアンビギュイティ補正手段３７は、以下の式（１６）により、ドップラー周波数推定値ｆｄ＾を算出する。

続いて、ドップラーアンビギュイティ補正手段３７は、目標信号ドップラービンに対応する第１の受信信号ｚ０_ｎｆ１（１）、・・・、ｚ０_ｎｆ１（Ｎｒ）、または、第２の受信信号ｚ０_ｎｆ２（１）、・・・、ｚ０_ｎｆ２（Ｎｒ）のいずれか一方を、出力信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）として出力する。また、ドップラーアンビギュイティ補正手段３７は、ドップラー周波数推定値ｆｄ＾をも出力する。

受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）およびドップラー周波数推定値ｆｄ＾は、ドップラー補正手段９に入力され、補正信号となって超分解能時間遅延推定処理部１０に入力される。以下、超分解能時間遅延推定処理部１０により、前述と同様に、目標信号の時間遅延推定値τｋ＾（１≦ｋ≦Ｋ）が求められる。

以上のように、この発明の実施の形態１０に係るレーダ装置は、電波を生成する送信機１と、電波を送信する送信アンテナ２と、送信アンテナ２から送信されて目標３で反射された電波を受信波として受信する受信アンテナ４と、受信波の帯域制限および位相検波を行い目標に対応した目標信号を生成する受信機５と、目標３の移動に起因したドップラー効果による目標信号のドップラー周波数を推定して、ドップラー周波数推定値ｆｄ＾を求めるドップラー推定処理部と、ドップラー効果による目標信号の位相回転を補正して目標信号の時間遅延を推定する時間遅延推定処理部と、送信機１に送信切換指示を入力して、送信機１から、第１のパルス繰り返し周期ＰＲＦ１の送信パルスと、第１のパルス繰り返し周期ＰＲＦ１に対して互いに素の関係にある第２のパルス繰り返し周期ＰＲＦ２の送信パルスとを、切り換えて送信させるためのマルチＰＲＦ切換手段３６とを備えている。

また、ドップラー推定処理部は、ドップラーアンビギュイティ補正手段３７を含み、ドップラーアンビギュイティ補正手段３７は、第１のパルス繰り返し周期ＰＲＦ１の送信パルスで送受信したときに得られる目標信号の第１のドップラー周波数観測値ｆｄ１と、第２のパルス繰り返し周期ＰＲＦ２の送信パルスで送受信したときに得られる目標信号の第２のドップラー周波数観測値ｆｄ２とから、ドップラー周波数のアンビギュイティを解くことにより、ドップラー周波数推定値ｆｄ＾を求める。

この結果、この発明の実施の形態１０によれば、互いに素の関係にある第１および第２のパルス繰り返し周期ＰＲＦ１、ＰＲＦ２を用いて、ドップラー周波数を推定することにより、アンビギュイティのないドップラー周波数を推定することができ、目標信号のドップラー補正の精度を改善することができる。

実施の形態１１．
なお、上記実施の形態１０（図２２参照）では、前述の実施の形態１（図１、図３参照）と同様の信号検出処理手段８および超分解能時間遅延推定処理部１０を用いたが、図２３に示すように、前述の実施の形態２（図５、図６参照）と同様の信号検出処理手段１３および時間ゲート型超分解能時間遅延推定処理部１４を用いてもよい。

図２３はこの発明の実施の形態１１に係るレーダ装置を示すブロック構成図であり、前述（図２２）と同様の送信機１、送信アンテナ２、目標３、受信アンテナ４、受信機５、Ａ／Ｄ変換器６、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）、ドップラー補正手段９、マルチＰＲＦ切換手段３６については、前述と同一符号を付して詳述を省略する。

図２３において、ドップラーアンビギュイティ補正手段３８は、信号検出処理手段１３からの３種類の信号を取り込み、ドップラー周波数のアンビギュイティを解いてドップラー周波数を推定し、目標信号を含むドップラービンの受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）と、ドップラー周波数推定値ｆｄ＾と、目標信号の時間遅延ビンｎ_τｄとを出力する。

次に、図２３に示したこの発明の実施の形態１１による動作について説明する。
まず、前述（図２２）と同様に、パルス変調の施された電波が第１のパルス繰り返し周波数ｆ_ＰＲＦ１で送信されると、信号検出処理手段１３から、目標信号の第１のドップラー周波数観測値ｆｄ１と、目標信号ドップラービンの第１の受信信号ｚ０_ｎｆ１（１）、・・・、ｚ０_ｎｆ１（Ｎｒ）と、目標信号の時間遅延ビンｎ_τｄ１とが、ドップラーアンビギュイティ補正手段３８に入力される。また、ドップラーアンビギュイティ補正手段３８には、マルチＰＲＦ切換手段３６から第１のパルス繰り返し周波数ｆ_ＰＲＦ１も入力される。

続いて、パルス変調の施された電波が第２のパルス繰り返し周波数ｆＰＲＦ２で送信されると、信号検出処理手段１３から、目標信号の第２のドップラー周波数観測値ｆｄ２と、目標信号ドップラービンの第２の受信信号ｚ０_ｎｆ２（１）、・・・、ｚ０_ｎｆ２（Ｎｒ）と、目標信号の時間遅延ビンｎ_τｄ２とが、ドップラーアンビギュイティ補正手段３８に入力される。また、ドップラーアンビギュイティ補正手段３８には、マルチＰＲＦ切換手段３６から第２のパルス繰り返し周波数ｆ_ＰＲＦ２も入力される。

続いて、ドップラーアンビギュイティ補正手段３８から出力される受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）と、時間遅延ビンｎ_τｄと、ドップラー周波数推定値ｆｄ＾とのうち、ドップラー周波数推定値ｆｄ＾および受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）は、ドップラー補正手段９に入力され、時間遅延ビンｎ_τｄは、時間ゲート型超分解能時間遅延推定処理部１４に入力される。以下、ドップラー補正手段９からの補正信号に基づいて、時間ゲート型超分解能時間遅延推定処理部１４により、前述と同様に、目標信号の遅延時間推定値τｋ＾（１≦ｋ≦Ｋ）が求められる。

以上のように、この発明の実施の形態１１によれば、時間遅延推定範囲を時間ゲート範囲に限定することにより、アンビギュイティを考慮してドップラー補正する超分解能時間遅延推定の処理負荷を低減させることができる。

実施の形態１２．
なお、上記実施の形態１０（図２２参照）では、前述の実施の形態１（図１、図３参照）と同様の信号検出処理手段８を用いたが、図２４に示すように、前述の実施の形態３（図１０、図１１参照）と同様のパルス圧縮型信号検出処理手段２２を用いるとともに、メモリ回路２１を設けてもよい。

図２４はこの発明の実施の形態１２に係るレーダ装置を示すブロック構成図であり、前述（図２２）と同様の送信機１、送信アンテナ２、目標３、受信アンテナ４、受信機５、Ａ／Ｄ変換器６、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）、ドップラー補正手段９、超分解能時間遅延推定処理部１０、マルチＰＲＦ切換手段３６、ドップラーアンビギュイティ補正手段３７については、前述と同一符号を付して詳述を省略する。

次に、図２４に示したこの発明の実施の形態１２による動作について説明する。
まず、パルス変調の施された電波が第１のパルス繰り返し周波数ｆ_ＰＲＦ１で送信されると、パルス圧縮型信号検出処理手段２２から、目標信号の第１のドップラー周波数観測値ｆｄ１が、ドップラーアンビギュイティ補正手段３７に入力される。また、ドップラーアンビギュイティ補正手段３７には、マルチＰＲＦ切換手段３６から第１のパルス繰り返し周波数ｆ_ＰＲＦ１が入力されるとともに、メモリ回路２１から目標信号ドップラービンの第１の受信信号ｚ０_ｎｆ１（１）、・・・、ｚ０_ｎｆ１（Ｎｒ）が入力される。

続いて、パルス変調の施された電波が第２のパルス繰り返し周波数ｆ_ＰＲＦ２で送信されると、パルス圧縮型信号検出処理手段２２から、目標信号の第２のドップラー周波数観測値ｆｄ２が、ドップラーアンビギュイティ補正手段３７に入力される。また、ドップラーアンビギュイティ補正手段３７には、マルチＰＲＦ切換手段３６から第２のパルス繰り返し周波数ｆ_ＰＲＦ２が入力されるとともに、メモリ回路２１から目標信号の存在するドップラービンの第２の受信信号ｚ０_ｎｆ２（１）、・・・、ｚ０_ｎｆ２（Ｎｒ）が入力される。

これにより、ドップラーアンビギュイティ補正手段３７において、目標信号のドップラー周波数推定値ｆｄ＾が求められ、ドップラー周波数推定値ｆｄ＾および受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）がドップラー補正手段９に入力される。以下、ドップラー補正手段９からの補正信号に基づいて、超分解能時間遅延推定処理部１０により、前述と同様に、目標信号の時間遅延推定値τｋ＾（１≦ｋ≦Ｋ）が求められる。

以上のように、この発明の実施の形態１２によれば、パルス圧縮によりＳ／Ｎが改善されるので、超分解能時間遅延推定処理に際して行われる目標検出処理の検出性能を改善することができる。

実施の形態１３．
なお、上記実施の形態１２（図２４参照）では、前述の実施の形態３（図１０、図１１参照）と同様のパルス圧縮型信号検出処理手段２２と、前述の実施の形態１０（図２２参照）と同様のドップラーアンビギュイティ補正手段３７および超分解能時間遅延推定処理部１０とを用いたが、図２５に示すように、前述の実施の形態４（図１３、図１４参照）と同様のパルス圧縮型信号検出処理手段２７と、前述の実施の形態１１（図２３参照）と同様のドップラーアンビギュイティ補正手段３８および時間ゲート型超分解能時間遅延推定処理部１４とを用いてもよい。

図２５はこの発明の実施の形態１３に係るレーダ装置を示すブロック構成図であり、前述（図２４）と同様の送信機１、送信アンテナ２、目標３、受信アンテナ４、受信機５、Ａ／Ｄ変換器６、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）、ドップラー補正手段９、メモリ回路２１、マルチＰＲＦ切換手段３６については、前述と同一符号を付して詳述を省略する。

次に、図２５に示したこの発明の実施の形態１３による動作について説明する。
まず、パルス変調の施された電波が第１のパルス繰り返し周波数ｆ_ＰＲＦ１で送信されると、パルス圧縮型信号検出処理手段２７から、目標信号の第１のドップラー周波数観測値ｆｄ１と第１の時間遅延ビンｎ_τｄ１とが、ドップラーアンビギュイティ補正手段３８に入力される。また、ドップラーアンビギュイティ補正手段３８には、マルチＰＲＦ切換手段３６から第１のパルス繰り返し周波数ｆ_ＰＲＦ１が入力されるとともに、メモリ回路２１から目標信号ドップラービンの第１の受信信号（１）、・・・、ｚ０_ｎｆ１（Ｎｒ）が入力される。

続いて、パルス変調の施された電波が第２のパルス繰り返し周波数ｆ_ＰＲＦ２で送信されると、パルス圧縮型信号検出処理手段２７から、目標信号の第２のドップラー周波数観測値ｆｄ２と第２の時間遅延ビンｎ_τｄ２とが、ドップラーアンビギュイティ補正手段３８に入力される。また、ドップラーアンビギュイティ補正手段３８には、マルチＰＲＦ切換手段３６から第２のパルス繰り返し周波数ｆ_ＰＲＦ２が入力されるとともに、メモリ回路２１から目標信号ドップラービンの第２の受信信号ｚ０_ｎｆ２（１）、・・・、ｚ０_ｎｆ２（Ｎｒ）が入力される。

これにより、ドップラーアンビギュイティ補正手段３８において、目標信号のドップラー周波数推定値ｆｄ＾が求められ、ドップラー周波数推定値ｆｄ＾および受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）がドップラー補正手段９に入力される。以下、ドップラー補正手段９からの補正信号に基づいて、時間ゲート型超分解能時間遅延推定処理部１４により、前述と同様に、目標信号の時間遅延推定値τｋ＾（１≦ｋ≦Ｋ）が求められる。

以上のように、この発明の実施の形態１３によれば、時間遅延推定範囲を時間ゲート範囲に限定することにより、アンビギュイティを考慮してドップラー補正する超分解能時間遅延推定の処理負荷を低減させることができる。
また、パルス圧縮によりＳ／Ｎが改善されるので、超分解能時間遅延推定処理に際して行われる目標検出処理の検出性能を改善することができる。

実施の形態１４．
なお、上記実施の形態１０（図２２参照）では、前述の実施の形態１（図１参照）の構成に、マルチＰＲＦ切換手段３６およびドップラーアンビギュイティ補正手段３７を設けたが、図２６に示すように、前述（図１）の構成に、送信周波数切換手段３９およびドップラーアンビギュイティ補正手段４０を設けてもよい。

図２６はこの発明の実施の形態１４に係るレーダ装置を示すブロック構成図であり、前述（図１）と同様の送信機１、送信アンテナ２、目標３、受信アンテナ４、受信機５、Ａ／Ｄ変換器６、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）、信号検出処理手段８、ドップラー補正手段９、超分解能時間遅延推定処理部１０については、前述と同一符号を付して詳述を省略する。

図２６において、送信周波数切換手段３９は、送信機１に送信切換指示を入力して、送信機１および送信アンテナ２から、波長が互いに素の関係にある２つの送信周波数（第１および第２の波長λ１、λ２）を切り換えて送信させる。ここで、２つの送信周波数は、第１および第２の波長λ１、λ２と光速ｃとを用いて、ｃ／λ１、ｃ／λ２で表される。

ドップラーアンビギュイティ補正手段４０は、送信周波数切換手段３９に接続され、信号検出処理手段８とドップラー補正手段９との間に挿入されており、信号検出処理手段８およびドップラー補正手段９とともにドップラー推定処理部を構成している。
ドップラーアンビギュイティ補正手段４０は、ドップラー周波数のアンビギュイティを解いてドップラー周波数を推定し、目標信号ドップラービンの受信信号およびドップラー周波数推定値ｆｄ＾を出力する。

具体的には、ドップラーアンビギュイティ補正手段４０は、第１の波長λ１の送信パルスで送受信したときに得られる目標信号の第１のドップラー周波数観測値ｆｄ１と、第２の波長λ２の送信パルスで送受信したときに得られる目標信号の第２のドップラー周波数観測値ｆｄ２とから、ドップラー周波数のアンビギュイティを解くことにより、ドップラー周波数推定値ｆｄ＾を求める。なお、ここでは、便宜的に、第１および第２のドップラー周波数観測値ｆｄ１、ｆｄ２として、前述の実施の形態１０〜１３と同一符号を用いているが、前述とは異なる観測値を示すものとする。

次に、図２６に示したこの発明の実施の形態１４による動作について説明する。
まず、送信周波数切換手段３９からの指示に応答して、送信機１および送信アンテナ２から、パルス変調の施された電波が、第１の送信周波数ｃ／λ１（第１の波長λ１）で送信される。ここで、第１の波長λ１は、或る単位δλおよび整数Ｎλ１を用いて、以下の式（１７）のように表されるものとする。

続いて、信号検出処理手段８から、目標信号の第１のドップラー周波数観測値ｆｄ１と、第１の波長λ１に基づく目標信号ドップラービンの第１の受信信号ｚ０_ｎλ１（１）、・・・、ｚ０_ｎλ１（Ｎｒ）とが、ドップラーアンビギュイティ補正手段４０に入力される。ここで、第１のドップラー周波数観測値ｆｄ１は、以下の式（１８）により、単位δλに応じた第１の目標速度観測値ｎ_λ１として求められる。

ただし、式（１８）のｆｌｏｏｒ［ ］は、［ ］内の値を四捨五入する関数を表している。

次に、送信周波数切換手段３９からの指示に応答して、送信機１および送信アンテナ２から、パルス変調の施された電波が、第２の送信周波数ｃ／λ２（第２の波長λ２）で送信される。ここで、第２の波長λ２は、単位δλおよび整数Ｎλ２を用いて、以下の式（１９）のように表されるものとする。

ただし、式（１９）において、整数Ｎλ２と整数Ｎλ１とは互いに素の関係にある。
続いて、信号検出処理手段８から、目標信号の第２のドップラー周波数観測値ｆｄ２と、第２の波長λ２に基づく目標信号ドップラービンの第２の受信信号ｚ０_ｎλ２（１）、・・・、ｚ０_ｎλ２（Ｎｒ）とが、ドップラーアンビギュイティ補正手段４０に入力される。ここで、第２のドップラー周波数観測値ｆｄ２は、以下の式（２０）により、単位δλに応じた第２の目標速度観測値ｎ_λ２として求められる。

次に、ドップラーアンビギュイティ補正手段４０は、上記入力信号に基づいて、まず、以下の式（２１）により、単位δλとして目標速度推定値ｎ_λ＾を算出する。

ただし、式（２１）内のＮ’λ１は、以下の式（２２）を満足する整数とする。

また、式（２１）内のＮ’λ２は、以下の式（２３）を満足する整数とする。

次に、ドップラーアンビギュイティ補正手段４０は、以下の式（２４）により、ドップラー周波数推定値ｆｄ＾を算出する。

そして、目標信号ドップラービンに対応する第１の受信信号ｚ０_ｎｆ１（１）、・・・、ｚ０_ｎｆ１（Ｎｒ）を出力して、ドップラー補正手段９に入力する。ここでは、ドップラーアンビギュイティ補正手段４０の出力信号をｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）と表記する。
また、ドップラーアンビギュイティ補正手段４０は、ドップラー周波数推定値ｆｄ＾を出力して、ドップラー補正手段９に入力する。

以下、ドップラー補正手段９は、入力信号（受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）およびドップラー周波数推定値ｆｄ＾）に基づき、補正信号を出力して超分解能時間遅延推定処理部１０に入力し、超分解能時間遅延推定処理部１０は、前述の実施の形態１と同様に、目標信号の時間遅延推定値を求める。

なお、ドップラーアンビギュイティ補正手段４０は、上記式（２４）により第１の波長λ１に基づいてドップラー周波数推定値ｆｄ＾を求めたが、以下の式（２５）により、第２の波長λ２に基づいてドップラー周波数推定値ｆｄ＾を求め、第１の受信信号ｚ０_ｎｆ１（１）、・・・、ｚ０_ｎｆ１（Ｎｒ）とともに出力してもよい。

以上のように、この発明の実施の形態１４に係るレーダ装置は、前述（図１参照）の構成に加えて、送信周波数切換手段３９を備えており、送信周波数切換手段３９は、送信機１に送信切換指示を入力して、送信機１から第１の波長λ１の送信パルスと、第１の波長λ１に対して互いに素の関係にある第２の波長λ２の送信パルスとを、切り換えて送信させるようになっている。

また、ドップラー推定処理部は、ドップラーアンビギュイティ補正手段４０を含み、ドップラーアンビギュイティ補正手段４０は、第１の波長λ１の送信パルスで送受信したときに得られる目標信号の第１のドップラー周波数観測値ｆｄ１と、第２の波長λ２の送信パルスで送受信したときに得られる目標信号の第２のドップラー周波数観測値ｆｄ２とから、ドップラー周波数のアンビギュイティを解くことにより、ドップラー周波数推定値ｆｄ＾を求める。

したがって、この発明の実施の形態１４によれば、互いに素の関係にある２種類の波長λ１、λ２を用いてドップラー周波数を推定することにより、アンビギュイティのないドップラー周波数を推定することができ、目標信号のドップラー補正精度を改善することができる。

実施の形態１５．
なお、上記実施の形態１４（図２６参照）では、図１の構成に送信周波数切換手段３９およびドップラーアンビギュイティ補正手段４０を設けたが、図２７に示すように、前述の実施の形態２（図５参照）の構成に、送信周波数切換手段３９およびドップラーアンビギュイティ補正手段４１を設けてもよい。

図２７はこの発明の実施の形態１５に係るレーダ装置を示すブロック構成図であり、前述（図５）と同様の送信機１、送信アンテナ２、目標３、受信アンテナ４、受信機５、Ａ／Ｄ変換器６、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）、信号検出処理手段１３、ドップラー補正手段９、時間ゲート型超分解能時間遅延推定処理部１４については、前述と同一符号を付して詳述を省略する。また、送信周波数切換手段３９は、前述（図２６）と同様のものである。

図２７において、ドップラーアンビギュイティ補正手段４１は、ドップラー周波数のアンビギュイティを解いてドップラー周波数を推定し、目標信号ドップラービンの受信信号と、ドップラー周波数推定値ｆｄ＾と、目標信号の時間遅延ビンとを出力する。目標信号ドップラービンの受信信号およびドップラー周波数推定値ｆｄ＾は、ドップラー補正手段９に入力され、目標信号の時間遅延ビンは、時間ゲート型超分解能時間遅延推定処理部１４に入力される。

次に、図２７に示したこの発明の実施の形態１５による動作について説明する。
まず、前述と同様に、送信周波数切換手段３９の指示に応答して、送信機１および送信アンテナ２から第１の送信周波数ｃ／λ１のパルス変調の施された電波が送信される。

これにより、信号検出処理手段１３から、ドップラーアンビギュイティ補正手段４１に対して、目標信号の第１のドップラー周波数観測値ｆｄ１と、目標信号ドップラービンの受信信号ｚ０_ｎλ１（１）、・・・、ｚ０_ｎλ１（Ｎｒ）と、目標信号の時間遅延ビンｎ_λ１とが入力される。また、ドップラーアンビギュイティ補正手段４１には、送信周波数切換手段３９から、送信波長設定値（第１の波長λ１）が入力される。

続いて、送信周波数切換手段３９の指示に応答して、送信機１および送信アンテナ２から第２の送信周波数ｃ／λ２のパルス変調の施された電波が送信される。
これにより、信号検出処理手段１３から、ドップラーアンビギュイティ補正手段４１に対して、目標信号の第２のドップラー周波数観測値ｆｄ２と、目標信号ドップラービンの受信信号ｚ０_ｎλ２（１）、・・・、ｚ０_ｎλ２（Ｎｒ）と、目標信号の時間遅延ビンｎ_λ２とが入力される。また、ドップラーアンビギュイティ補正手段４１には、送信周波数切換手段３９から、送信波長設定値（第１の波長λ２）が入力される。

ドップラーアンビギュイティ補正手段４１は、目標信号ドップラービンに対応する第１の受信信号ｚ０_ｎλ１（１）、・・・、ｚ０_ｎλ１（Ｎｒ）と目標信号の第１の時間遅延ビンｎ_λ１との組み合わせ、または、目標信号ドップラービンに対応する第２の受信信号ｚ０_ｎλ２（１）、・・・、ｚ０_ｎλ２（Ｎｒ）と目標信号の第２の時間遅延ビンｎ_λ２との組み合わせ、のいずれか一方の組み合わせを出力する。

このとき、ドップラーアンビギュイティ補正手段４１からは、目標信号ドップラービンの受信信号ｚ０_ｎλ（１）、・・・、ｚ０_ｎλ（Ｎｒ）と、時間遅延ビンｎ_τｄと、ドップラー周波数推定値ｆｄ＾とが出力され、ドップラー周波数推定値ｆｄ＾および受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）はドップラー補正手段９に入力され、時間遅延ビンｎ_τｄは時間ゲート型超分解能時間遅延推定処理部１４に入力される。

以下、前述（図５参照）の実施の形態２と同様に、目標信号の遅延時間推定値τｋ＾が求められる。
以上のように、このように１５によれば、時間遅延推定範囲を時間ゲート範囲に限定することにより、アンビギュイティを考慮してドップラー補正する超分解能時間遅延推定の処理負荷を低減させることができる。

実施の形態１６．
なお、上記実施の形態１４（図２６参照）では、図１の構成に送信周波数切換手段３９およびドップラーアンビギュイティ補正手段４０を設けたが、図２８に示すように、前述の実施の形態３（図１０参照）の構成に、送信周波数切換手段３９およびドップラーアンビギュイティ補正手段４０を設けてもよい。

図２８はこの発明の実施の形態１６に係るレーダ装置を示すブロック構成図であり、前述（図１０）と同様の送信機１、送信アンテナ２、目標３、受信アンテナ４、受信機５、Ａ／Ｄ変換器６、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）、ドップラー補正手段９、超分解能時間遅延推定処理部１０、メモリ回路２１、パルス圧縮型信号検出処理手段２２については、前述と同一符号を付して詳述を省略する。また、送信周波数切換手段３９およびドップラーアンビギュイティ補正手段４０は、前述（図２６）と同様のものである。

次に、図２８に示したこの発明の実施の形態１６による動作について説明する。
まず、送信機１および送信アンテナ２から、第１の送信周波数ｃ／λ１のパルス変調の施された電波を送信し、パルス圧縮型信号検出処理手段２２から、ドップラーアンビギュイティ補正手段４０に対して、目標信号の第１のドップラー周波数観測値ｆｄ１と、目標信号ドップラービンの受信信号ｚ０_ｎλ１（１）、・・・、ｚ０_ｎλ１（Ｎｒ）とを入力する。このとき、ドップラーアンビギュイティ補正手段４０には、送信周波数切換手段３９からの送信波長設定値（第１の波長λ１）も入力される。

続いて、送信機１および送信アンテナ２から、第２の送信周波数ｃ／λ２のパルス変調の施された電波を送信し、パルス圧縮型信号検出処理手段２２から、ドップラーアンビギュイティ補正手段４０に対して、目標信号の第２のドップラー周波数観測値ｆｄ２と、目標信号ドップラービンの受信信号ｚ０_ｎλ２（１）、・・・、ｚ０_ｎλ２（Ｎｒ）とを入力する。このとき、ドップラーアンビギュイティ補正手段４０には、送信周波数切換手段３９からの送信波長設定値（第２の波長λ２）も入力される。

以下、前述と同様に、目標信号の時間遅延推定値τｋ＾が求められ、ドップラー周波数推定値ｆｄ＾および受信信号ｚ０_ｎλ（１）、・・・、ｚ０_ｎλ（Ｎｒ）がドップラー補正手段９に入力され、超分解能時間遅延推定処理部１０により目標信号の遅延時間推定値τｋ＾が求められる。
以上のように、この発明の実施の形態１６によれば、パルス圧縮型信号検出処理手段２２でのパルス圧縮処理によりＳ／Ｎを改善しているので、超分解能時間遅延推定処理部１０で実行される目標検出処理の検出性能を改善することができる。

実施の形態１７．
なお、上記実施の形態１５（図２７参照）では、前述の実施の形態２（図５）の構成に送信周波数切換手段３９およびドップラーアンビギュイティ補正手段４１を設けたが、図２９に示すように、前述の実施の形態４（図１３参照）の構成に、送信周波数切換手段３９およびドップラーアンビギュイティ補正手段４１を設けてもよい。

図２９はこの発明の実施の形態１７に係るレーダ装置を示すブロック構成図であり、前述（図１３）と同様の送信機１、送信アンテナ２、目標３、受信アンテナ４、受信機５、Ａ／Ｄ変換器６、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）、ドップラー補正手段９、時間ゲート型超分解能時間遅延推定処理部１４、メモリ回路２１、パルス圧縮型信号検出処理手段２７については、前述と同一符号を付して詳述を省略する。また、送信周波数切換手段３９およびドップラーアンビギュイティ補正手段４１は、前述（図２７）と同様のものである。

次に、図２９に示したこの発明の実施の形態１７による動作について説明する。
まず、前述と同様に、第１の送信周波数ｃ／λ１のパルス変調電波の送受信に基づき、パルス圧縮型信号検出処理手段２７から、ドップラーアンビギュイティ補正手段４１に対して、目標信号の第１のドップラー周波数観測値ｆｄ１および時間遅延ビンｎ_τｄ１が入力される。また、ドップラーアンビギュイティ補正手段４１には、送信周波数切換手段３９からの送信波長設定値（第１の波長λ１）が入力される。

続いて、第２の送信周波数ｃ／λ２のパルス変調電波の送受信に基づき、パルス圧縮型信号検出処理手段２７から、ドップラーアンビギュイティ補正手段４１に対して、目標信号の第２のドップラー周波数観測値ｆｄ２および時間遅延ビンｎ_τｄ２が入力される。また、ドップラーアンビギュイティ補正手段４１には、送信周波数切換手段３９からの送信波長設定値（第２の波長λ２）が入力される。

以下、前述の実施の形態１５（図２７）と同様に、ドップラーアンビギュイティ補正手段４１は、目標信号ドップラービンに対応する受信信号ｚ０_ｎλ（１）、・・・、ｚ０_ｎλ（Ｎｒ）と、時間遅延ビンｎ_τｄと、ドップラー周波数推定値ｆｄ＾とを出力する。
このうち、ドップラー周波数推定値ｆｄ＾および受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）はドップラー補正手段９に入力され、時間遅延ビンｎ_τｄは、時間ゲート型超分解能時間遅延推定処理部１４に入力される。
以下、前述の実施の形態４（図１３）と同様に、目標信号の遅延時間推定値τｋ＾が求められる。

以上のように、この発明の実施の形態１７によれば、時間遅延推定範囲を時間ゲート範囲に限定することにより、アンビギュイティを考慮してドップラー補正する超分解能時間遅延推定の処理負荷を低減させることができる。
また、パルス圧縮によりＳ／Ｎを改善しているので、超分解能時間遅延推定処理に際して行われる目標検出処理の検出性能を改善することができる。

実施の形態１８．
なお、上記実施の形態１（図１参照）では、時間遅延推定値τｋ＾の評価および評価結果に基づくアンビギュイティ補正について考慮しなかったが、図３０に示すように、時間遅延推定値評価手段４３を設け、評価結果に応じてドップラー補正手段４２にアンビギュイティ補正指示信号を入力してもよい。

図３０はこの発明の実施の形態１８に係るレーダ装置を示すブロック構成図であり、前述（図１）と同様の送信機１、送信アンテナ２、目標３、受信アンテナ４、受信機５、Ａ／Ｄ変換器６、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）、信号検出処理手段８、超分解能時間遅延推定処理部１０については、前述と同一符号を付して詳述を省略する。

図３０においては、前述のドップラー補正手段９に代えて、アンビギュイティを考慮したドップラー補正手段４２が設けられるとともに、超分解能時間遅延推定処理部１０の出力側に、アンビギュイティ推定部を含む時間遅延推定値評価手段４３が設けられている。

時間遅延推定値評価手段４３は、超分解能時間遅延推定処理部１０から入力された時間遅延推定値τｋ＾，ｎ_ａｍｂの精度を評価し、ドップラー補正手段４２に対して、アンビギュイティ補正指示信号を入力する。

また、時間遅延推定値評価手段４３内のアンビギュイティ推定部は、ドップラー周波数のアンビギュイティを未知パラメータとし、超分解能時間遅延推定処理部１０の処理過程で算出されるＭＵＳＩＣスペクトルのピーク値を、未知パラメータに対する評価関数値として、アンビギュイティを推定する。
ドップラー補正手段４２は、アンビギュイティ補正指示信号に基づくアンビギュイティを考慮して、ドップラー効果による目標信号の位相回転を補正する。

次に、図３０に示したこの発明の実施の形態１８による動作について説明する。
まず、前述と同様に、送信機１および送信アンテナ２からパルス変調の施された電波が送信されると、信号検出処理手段８から目標信号のドップラー周波数観測値ｆｄと目標信号ドップラービンの受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）が出力されて、ドップラー補正手段４２に入力される。

続いて、ドップラー補正手段４２は、最初はアンビギュイティ数ｎ_ａｍｂを初期値（＝０）に設定し、以下の式（２６）により、受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）に含まれる目標信号成分の位相回転を補正する。

なお、アンビギュイティ数ｎ_ａｍｂの値は、その後の時間遅延推定値評価手段４３からのアンビギュイティ補正指示信号に応じて変化する。
アンビギュイティ数ｎ_ａｍｂにおけるドップラー補正信号ｚ０’_ｎｆ，_ｎａｍｂ（１）、・・・、ｚ０’_ｎｆ，_ｎａｍｂ（Ｎｒ）は、超分解能時間遅延推定処理部１０および時間遅延推定評価手段４３に入力される。

以下、超分解能時間遅延推定処理部１０においては、前述の実施の形態１と同様に、アンビギュイティ数ｎ_ａｍｂにおける時間遅延推定値τｋ＾，ｎ_ａｍｂ（１≦ｋ≦Ｋ）が算出される。

時間遅延推定値評価手段４３は、ドップラー補正手段４２から入力されたアンビギュイティ数ｎ_ａｍｂにおけるドップラー補正信号ｚ０’_ｎｆ，_ｎａｍｂ（１）、・・・、ｚ０’_ｎｆ，_ｎａｍｂ（Ｎｒ）と、超分解能時間遅延推定処理部１０から入力されたアンビギュイティ数ｎ_ａｍｂにおける時間遅延推定値τｋ＾，ｎ_ａｍｂ（１≦ｋ≦Ｋ）とに基づき、まず、前述の式（２）により相関行列Ｒを算出する。

また、時間遅延推定値評価手段４３は、前述の式（３）で表されるステアリングベクトルａ（τ）に対して、アンビギュイティ数ｎ_ａｍｂにおける時間遅延推定値τｋ＾，ｎ_ａｍｂ（１≦ｋ≦Ｋ）を代入し、ａ（τ１＾，ｎ_ａｍｂ）、・・・、ａ（τＫ＾，ｎ_ａｍｂ）を求める。また、時間遅延推定値評価手段４３は、雑音の固有値に対応する固有ベクトルｅ（Ｋ＋１）、・・・、ｅ（Ｍｄ）から、以下の式（２７）により、行列Ｒｎｏｉｓｅを生成する。

さらに、時間遅延推定値評価手段４３は、ステアリングベクトルａ（τ１＾，ｎ_ａｍｂ）、・・・、ａ（τＫ＾，ｎ_ａｍｂ）と行列Ｒｎｏｉｓｅとの直交度を表す評価関数値Ｉ（ｎ_ａｍｂ）を、以下の式（２８）により算出する。

次に、時間遅延推定値評価手段４３は、アンビギュイティ数ｎ_ａｍｂと想定する全アンビギュイティ数Ｎａｍｂとを比較して、ｎ_ａｍｂ＜Ｎａｍｂの場合には、アンビギュイティ数ｎ_ａｍｂを「ｎ_ａｍｂ←ｎ_ａｍｂ＋１」にインクリメントしてドップラー補正手段４２に入力する。これに応答して、ドップラー補正手段４２は、入力されたアンビギュイティ数ｎ_ａｍｂにより、受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）に含まれる目標信号成分の位相回転を補正し、信号ｚ０’_ｎｆ（１）、・・・、ｚ０’_ｎｆ（Ｎｒ）を生成する。

以下、同様にして、受信信号ｚ０’_ｎｆ（１）、・・・、ｚ０’_ｎｆ（Ｎｒ）および時間遅延推定値τｋ＾（１≦ｋ≦Ｋ）が時間遅延推定値評価手段４３に入力され、時間遅延推定値評価手段４３は、式（２８）により再び評価関数値Ｉ（ｎ_ａｍｂ）を算出する。
以上の処理を繰り返し実行することにより、評価関数値Ｉ（１）、Ｉ（２）、・・・、Ｉ（Ｎａｍｂ）が算出され、評価関数値Ｉ（１）、Ｉ（２）、・・・、Ｉ（Ｎａｍｂ）を最大にするアンビギュイティ数ｎ_ａｍｂが調べられる。

上記処理結果として得られるアンビギュイティ数を「ｎ_ａｍｂ０」と表記したとき、超分解能時間遅延推定処理部１０は、アンビギュイティ数ｎ_ａｍｂ０における時間遅延推定値τｋ＾，ｎ_ａｍｂ０（１≦ｋ≦Ｋ）を、以下の式（２９）のように、最終的な時間遅延推定値τｋ＾（１≦ｋ≦Ｋ）として出力する。

以上のように、この発明の実施の形態１８に係るレーダ装置は、超分解能時間遅延推定処理部１０（時間遅延推定処理部）から入力された時間遅延推定値τｋ＾，ｎ_ａｍｂの精度を評価するためのアンビギュイティ推定部を含む時間遅延推定値評価手段４３を備え、時間遅延推定値評価手段４３内のアンビギュイティ推定部は、ドップラー周波数のアンビギュイティを未知パラメータとし、時間遅延推定処理部の処理過程で算出されるＭＵＳＩＣスペクトルのピーク値を、未知パラメータに対する評価関数値として、アンビギュイティを推定する。
これにより、ドップラー周波数のアンビギュイティを総当りで探索することができ、アンビギュイティの影響を受けることなくドップラー周波数を推定することができる。

実施の形態１９．
なお、上記実施の形態１８（図３０参照）では、前述の実施の形態１（図１）の構成にドップラー補正手段４２および時間遅延推定値評価手段４３を適用したが、図３１に示すように、前述の実施の形態２（図５参照）の構成に、ドップラー補正手段４２および時間遅延推定値評価手段４３を適用してもよい。

図３１はこの発明の実施の形態１９に係るレーダ装置を示すブロック構成図であり、前述（図５）と同様の送信機１、送信アンテナ２、目標３、受信アンテナ４、受信機５、Ａ／Ｄ変換器６、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）、信号検出処理手段１３、時間ゲート型超分解能時間遅延推定処理部１４については、前述と同一符号を付して詳述を省略する。また、ドップラー補正手段４２および時間遅延推定値評価手段４３は、前述（図３０）と同様のものである。

次に、図３１に示したこの発明の実施の形態１９による動作について説明する。
まず、前述（図５）と同様に、送信機１および送信アンテナ２からパルス変調の施された電波が送信されると、目標３で反射された電波が受信アンテナ４および受信機５を介して受信され、信号検出処理手段１３から、目標信号ドップラービンの受信信号と、ドップラー周波数観測値と、目標信号の時間遅延ビンとが出力される。

以下、前述（図３０）と同様に、ドップラー補正手段４２および時間遅延推定値評価手段４３による評価および補正処理が繰り返されて、時間ゲート型超分解能時間遅延差推定処理部１４は、ドップラー補正信号および時間遅延ビンに基づき、最終的な目標信号の時間遅延推定値ｆｄ＾を出力する。
以上のように、この発明の実施の形態１９によれば、前述の実施の形態１８の作用効果に加えて、時間遅延推定範囲を時間ゲート範囲に限定することにより、アンビギュイティを考慮してドップラー補正する超分解能時間遅延推定の処理負荷を低減させることができる。

実施の形態２０．
なお、上記実施の形態１９（図３１参照）では、前述の実施の形態２（図５）の構成にドップラー補正手段４２および時間遅延推定値評価手段４３を適用したが、図３２に示すように、前述の実施の形態３（図１０参照）の構成に、ドップラー補正手段４２および時間遅延推定値評価手段４３を適用してもよい。

図３２はこの発明の実施の形態２０に係るレーダ装置を示すブロック構成図であり、前述（図１０）と同様の送信機１、送信アンテナ２、目標３、受信アンテナ４、受信機５、Ａ／Ｄ変換器６、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）、超分解能時間遅延推定処理部１０、メモリ回路２１、パルス圧縮型信号検出処理手段２２については、前述と同一符号を付して詳述を省略する。また、ドップラー補正手段４２および時間遅延推定値評価手段４３は、前述（図３０、図３１）と同様のものである。

次に、図３２に示したこの発明の実施の形態２０による動作について説明する。
まず、前述（図１０）と同様に、送信機１および送信アンテナ２からパルスが送信されると、目標３で反射された電波が受信アンテナ４および受信機５で受信されて、パルス圧縮型信号検出処理手段２２からドップラー周波数観測値が出力されるとともに、メモリ回路２１から目標信号ドップラービンの受信信号が出力される。

以下、前述（図３０）と同様に、ドップラー補正手段４２および時間遅延推定値評価手段４３による評価および補正処理が繰り返されて、超分解能時間遅延推定処理部１０により最終的な目標信号の時間遅延推定値ｆｄ＾が求められる。
以上のように、この発明の実施の形態２０によれば、前述の実施の形態１８の作用効果に加えて、パルス圧縮によりＳ／Ｎが改善されるので、超分解能時間遅延推定処理に際して行われる目標検出処理の検出性能を改善することができる。

実施の形態２１．
なお、上記実施の形態２０（図３２参照）では、前述の実施の形態３（図１０）の構成にドップラー補正手段４２および時間遅延推定値評価手段４３を適用したが、図３３に示すように、前述の実施の形態４（図１３参照）の構成に、ドップラー補正手段４２および時間遅延推定値評価手段４３を適用してもよい。

図３３はこの発明の実施の形態２１に係るレーダ装置を示すブロック構成図であり、前述（図１３）と同様の送信機１、送信アンテナ２、目標３、受信アンテナ４、受信機５、Ａ／Ｄ変換器６、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）、時間ゲート型超分解能時間遅延推定処理部１４、メモリ回路２１、パルス圧縮型信号検出処理手段２７については、前述と同一符号を付して詳述を省略する。また、ドップラー補正手段４２および時間遅延推定値評価手段４３は、前述（図３０〜図３２）と同様のものである。

次に、図３３に示したこの発明の実施の形態２１による動作について説明する。
まず、前述と同様に、送信機１および送信アンテナ２からパルスが送信されると、目標３で反射された電波が受信アンテナ４および受信機５で受信されて、パルス圧縮型信号検出処理手段２７からドップラー周波数観測値および目標信号の時間遅延ビンが出力されるとともに、メモリ回路２１から目標信号ドップラービンの受信信号が出力される。

以下、前述（図３０）と同様に、ドップラー補正手段４２および時間遅延推定値評価手段４３による評価および補正処理が繰り返されて、時間ゲート型超分解能時間遅延推定処理部１４により最終的な目標信号の時間遅延推定値ｆｄ＾が求められる。
以上のように、この発明の実施の形態２１によれば、前述の実施の形態１８の作用効果に加えて、時間遅延推定範囲を時間ゲート範囲に限定することにより、アンビギュイティを考慮してドップラー補正する超分解能時間遅延推定の処理負荷を低減させることができる。
また、パルス圧縮によりＳ／Ｎが改善されるので、超分解能時間遅延推定処理に際して行われる目標検出処理の検出性能を改善することができる。

実施の形態２２．
なお、上記実施の形態２（図５参照）では、単にドップラー補正信号のみを出力するドップラー補正手段９を用いたが、図３４および図３５に示すように、パルス相関信号およびパルス圧縮に基づくドップラー補正信号および時間遅延ビンを出力するドップラー補正手段４４を用いてもよい。

図３４はこの発明の実施の形態２２に係るレーダ装置を示すブロック構成図であり、前述（図５）と同様の送信機１、送信アンテナ２、目標３、受信アンテナ４、受信機５、Ａ／Ｄ変換器６、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）、信号検出処理手段１３、時間ゲート型超分解能時間遅延推定処理部１４については、前述と同一符号を付して詳述を省略する。

図３５は図３４内のドップラー補正手段４４を具体的に示すブロック図である。
図３５において、ドップラー補正手段４４は、パルス相関処理手段４５と、ドップラーアンビギュイティ制限手段４６と、アンビギュイティ制限型ドップラー補正手段４７と、パルス圧縮手段２３と、ドップラー補正精度評価手段４８とにより構成されている。

ドップラー補正手段４４内のパルス相関処理手段４５は、信号検出処理手段１３からの時間遅延ビンおよび受信信号を入力情報として、目標信号の存在するドップラービンに関して受信パルスを検出し、受信パルスと送信したパルスとを複素乗算してパルス相関信号を生成する。

ドップラーアンビギュイティ制限手段４６は、信号検出処理手段１３からのドップラー周波数観測値と、パルス相関処理手段４５からのパルス相関信号とを入力情報として、パルス相関信号に対してＦＦＴ処理を施してドップラー周波数を推定し、ドップラーアンビギュイティ範囲を制限する。

アンビギュイティ制限型ドップラー補正手段４７は、信号検出処理手段１３からの受信信号と、ドップラーアンビギュイティ制限手段４６により制限されたドップラーアンビギュイティ範囲とを入力情報として、受信信号に対してドップラーアンビギュイティ補正を施し、ドップラーアンビギュイティ補正後の受信信号を、補正信号としてパルス圧縮手段２３に出力する。
パルス圧縮手段２３は、前述（図１２参照）のように、ＦＦＴ処理手段１７およびＩＦＦＴ処理手段２５を含み、パルス圧縮処理が施された補正信号をドップラー補正精度評価手段４８に出力する。

ドップラー補正精度評価手段４８は、アンビギュイティ推定部を含み、パルス圧縮手段２３から入力されるパルス圧縮処理が施された補正信号に基づいて、アンビギュイティ補正指示信号をアンビギュイティ制限型ドップラー補正手段４７に入力し、パルス圧縮手段２３からの補正信号の中で、ピーク値が最も高かったときのアンビギュイティによるドップラー補正信号を、時間遅延ビンとともに出力する。

ドップラー補正精度評価手段４８内のアンビギュイティ推定部は、アンビギュイティを未知パラメータとし、パルス圧縮手段２３によるパルス圧縮処理後のピーク値を、未知パラメータに対する評価関数値として、アンビギュイティを推定する。

また、ドップラー補正精度評価手段４８内のアンビギュイティ推定部は、アンビギュイティ探索手段を含み、アンビギュイティ探索手段は、送信機１および送信アンテナ２から送信される送信パルスと、受信アンテナ４および受信機５により受信される受信パルスとの相関信号の位相変化から、ドップラー周波数の範囲を特定し、ドップラー周波数の範囲に限定してアンビギュイティを探索する。

次に、図３６を参照しながら、図３４および図３５に示したこの発明の実施の形態２２による動作について説明する。
図３６はパルス相関処理手段４５を含むドップラー補正手段４４の処理を示す説明図であり、パルス相関信号のドップラー周波数の分解能範囲内での信号検出処理手段１３からの受信信号に基づく複数の目標信号成分候補を、ドップラー周波数視野Ｂｄ１ごとに示している。

図３６において、横軸はドップラー周波数、縦軸は入力信号強度であり、各領域＃１〜＃（Ｎｒ／Ｎｓ）のドップラー周波数視野Ｂｄ１は、ドップラー周波数の分解能範囲内の各パルス方向ＦＦＴに対応している。ドップラー周波数視野Ｂｄ１ごとの目標信号成分候補（積分値）のうち、ピーク値となる（ドップラー周波数の位相が実際の目標３の移動と一致する）１つの候補のみが真の目標信号に対応する。

つまり、パルス相関信号のドップラー周波数の分解能範囲内において、Ｎｒ／Ｎｓ個の目標信号成分候補ｆｄ１−［Ｎｒ／２Ｎｓ］Ｂｄ１、ｆｄ１−｛［Ｎｒ／２Ｎｓ］−１｝Ｂｄ１、・・・、ｆｄ１＋［Ｎｒ／２Ｎｓ］Ｂｄ１のうち、ピーク値を示す１つの成分候補が目標信号のドップラー周波数に対応する。

図３４において、まず、送信機１および送信アンテナ２からパルス変調の施された電波が送信され、目標３で反射された電波が受信アンテナ４および受信機５で受信されると、信号検出処理手段１３から、目標信号のドップラー周波数観測値ｆｄ２と、目標信号ドップラービンの受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）と、目標信号の時間遅延ビンｎ_τｄとが、ドップラー補正手段４４に入力される。

なお、ここでは、信号検出処理手段１３から出力されるドップラー周波数観測値ｆｄ２と、ドップラー補正手段４４内においてパルス相関信号のピーク値からチップ幅（サンプリング間隔）Ｔで観測されるドップラー周波数ｆｄ１とを区別するために、ｆｄ１、ｆｄ２を用いているが、前述の実施の形態で用いたｆｄ１、ｆｄ２とは異なることは言うまでもない。

図３５において、時間遅延ビンｎ_τｄおよび受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）は、ドップラー補正手段４４内のパルス相関処理手段４５に入力される。
パルス相関処理手段４５は、受信信号ｚ０_ｎｆ（１）、・・・、ｚ０_ｎｆ（Ｎｒ）および時間遅延ビンｎ_τｄに基づき、目標３に反射されて受信されたパルスｚ０_ｎｆ（ｎ_τｄ）、・・・、ｚ０_ｎｆ（ｎ_τｄ＋Ｎｓ−１）を生成するとともに、送信パルス波形ｚ０（１）、・・・、ｚ０（Ｎｓ）を用いて、以下の式（３０）により、パルス相関信号ｚ１（１）、・・・、ｚ１（Ｎｓ）を生成する。

ただし、式（３０）において、ｚ０^＊ _ｎｆ（ｉ）は、ｚ０_ｎｆ（ｉ）の複素共役を表す。
パルス相関信号ｚ１（１）、・・・、ｚ１（Ｎｓ）にＦＦＴを施し、ＦＦＴ処理結果のピーク値から、チップ長で観測したときのドップラー周波数ｆｄ１を求める。ここで、ピークがｉ_ｚ１（１≦ｉ_ｚ１≦Ｎｓ）ビンに存在した場合、チップ長で観測したときのドップラー周波数ｆｄ１は、以下の式（３１）により表される。

また、パルス相関信号のドップラー周波数の分解能は、以下の式（３２）により表される。

また、実際の目標３の移動に対応した最終的なドップラー周波数ｆｄ（１）は、以下の式（３３）で表されるように、式（３２）で求めた分解能に基づく下限値と上限値との間の範囲内に存在する。

ここで、整数ｎとドップラー周波数視野Ｂｄ１との乗算値ｎ・Ｂｄ１が、初めて下限値よりも大きくなるときの整数（最小値）ｎ_ｍｉｎと、乗算値ｎ・Ｂｄ１が初めて上限値よりも大きくなるときの整数（最大値）ｎ_ｍａｘとを用いて、以下の式（３４）により、ドップラー周波数の候補ｆｄ（ｎ_ａｍｂ）を設定する。

ドップラー周波数の候補ｆｄ（ｎ_ａｍｂ）は、アンビギュイティ制限型ドップラー補正手段４７に入力される。アンビギュイティ制限型ドップラー補正手段４７は、まず、アンビギュイティ数ｎ_ａｍｂ＝０として、以下の式（３５）により、入力信号のドップラー補正を行う。

アンビギュイティ制限型ドップラー補正手段４７の出力信号は、パルス圧縮手段２３に入力され、パルス圧縮手段２３は、パルス圧縮処理を施した信号をドップラー補正精度評価手段４８に入力する。ドップラー補正精度評価手段４８は、パルス圧縮信号の目標信号成分であるピークの値を調べる。

ドップラー補正精度評価手段４８は、アンビギュイティ数ｎ_ａｍｂの評価結果が、ｎ_ａｍｂ＜Ｎｓ／Ｎｄの場合には、アンビギュイティ数ｎ_ａｍｂをインクリメント「ｎ_ａｍｂ←ｎ_ａｍｂ＋１」して、アンビギュイティ制限型ドップラー補正手段４７でドップラー補正を行う指示信号を入力する。

また、ドップラー補正精度評価手段４８は、アンビギュイティ数ｎ_ａｍｂの評価結果が、ｎ_ａｍｂ＝Ｎｓ／Ｎｄの場合には、ピーク値が最も大きかったときのアンビギュイティ数ｎ_ａｍｂ０を調べ、そのときの補正信号を出力する。
以下、前述と同様に、時間ゲート型超分解能時間遅延推定処理部１４において、目標信号の時間遅延推定値が求められる。

以上のように、この発明の実施の形態２２（図３４、図３５参照）によれば、ドップラー推定処理部は、ドップラー補正手段４４を含み、ドップラー補正手段４４は、ＦＦＴ処理手段１７およびＩＦＦＴ処理手段２５（図１２参照）を含むパルス圧縮手段２３と、アンビギュイティ推定部を含むドップラー補正精度評価手段４８とを有する。

また、ドップラー補正精度評価手段４８内のアンビギュイティ推定部は、アンビギュイティを未知パラメータとし、パルス圧縮手段２３によるパルス圧縮処理後のピーク値を、未知パラメータに対する評価関数値として、アンビギュイティを推定する。

また、ドップラー補正精度評価手段４８内のアンビギュイティ推定部は、アンビギュイティ探索手段を含み、アンビギュイティ探索手段は、送信機１および送信アンテナ２から送信される送信パルスと、受信アンテナ４および受信機５により受信される受信パルスとの相関信号の位相変化から、ドップラー周波数の範囲を特定し、ドップラー周波数の範囲に限定してアンビギュイティを探索する。

これにより、ドップラー周波数のアンビギュイティの探索範囲を、パルス相関信号におけるドップラー周波数の分解能範囲に限定することができ、アンビギュイティ探索の負荷を低減することができる。

実施の形態２３．
なお、上記実施の形態２２（図３４参照）では、前述の実施の形態２（図５参照）の構成にドップラー補正手段４４を適用したが、図３７に示すように、前述の実施の形態４（図１３参照）の構成にドップラー補正手段４４を適用してもよい。

図３７はこの発明の実施の形態２３に係るレーダ装置を示すブロック構成図であり、前述（図１３）と同様の送信機１、送信アンテナ２、目標３、受信アンテナ４、受信機５、Ａ／Ｄ変換器６、パルス方向ＦＦＴ７（＃１）〜７（＃Ｎｒ）、時間ゲート型超分解能時間遅延推定処理部１４、メモリ回路２１、パルス圧縮型信号検出処理手段２７については、前述と同一符号を付して詳述を省略する。また、ドップラー補正手段４４は、図３４、図３５と同様のものである。

次に、図３７に示したこの発明の実施の形態２３による動作について説明する。
前述と同様に、送信機１および送信アンテナ２からパルスが送信され、目標３で反射された電波が受信アンテナ４および受信機５で受信されると、パルス圧縮型信号検出処理手段２７から、ドップラー周波数観測値および目標信号の時間遅延ビンが出力されて、ドップラー補正手段４４に入力される。
また、ドップラー補正手段４４には、メモリ回路２１から、目標信号ドップラービンの受信信号が入力される。以下、前述と同様に、時間ゲート型超分解能時間遅延推定処理部１４において、目標信号の時間遅延推定値が求まる。

以上のように、この発明の実施の形態２３によれば、前述の実施の形態２２の効果に加えて、パルス圧縮型信号検出処理手段２７におけるパルス圧縮により、Ｓ／Ｎが改善されるので、超分解能時間遅延推定処理に際して行われる目標検出処理の検出性能をさらに改善することができる。

なお、図３７内の時間ゲート型超分解能時間遅延推定処理部１４に代えて超分解能時間遅延推定処理部１０を用いたレーダ装置の場合には、超分解能時間遅延推定処理部１０に換えて通常の時間遅延推定処理部としてパルス圧縮処理を適用することもできる。
また、時間遅延推定範囲を制限する時間ゲートを設けて、時間ゲートに限定したパルス圧縮処理や超分解能時間遅延推定処理を、時間ゲートをスライディングさせながら行い、遅延時間の全範囲の目標信号を検出する方式を採用することもできる。

この発明の実施の形態１に係るレーダ装置を示すブロック構成図である。 この発明の実施の形態１による複数回の送受信における各信号の時間関係を示す説明図である。 この発明の実施の形態１に係る信号検出処理手段の具体的構成を示すブロック図である。 この発明の実施の形態１による目標信号と時間遅延ビンおよびドップラービンとの関係を示す説明図である。 この発明の実施の形態２に係るレーダ装置を示すブロック構成図である。 この発明の実施の形態２に係る信号検出処理手段の内部構成を示すブロック図である。 この発明の実施の形態２に係る時間ゲート型超分解能時間遅延推定処理部の内部構成を示すブロック図である。 この発明の実施の形態２における時間ゲートの時間関係を示す説明図である。 この発明の実施の形態２に係るデシメーション処理手段の内部構成を示すブロック図である。 この発明の実施の形態３に係るレーダ装置を示すブロック構成図である。 この発明の実施の形態３に係るパルス圧縮型信号検出処理手段を具体的に示すブロック図である。 この発明の実施の形態３に係るパルス圧縮手段を具体的に示すブロック図である。 この発明の実施の形態４に係るレーダ装置を示すブロック構成図である。 この発明の実施の形態４に係るパルス圧縮型信号検出処理手段を具体的に示すブロック図である。 この発明の実施の形態５に係るレーダ装置を示すブロック構成図である。 この発明の実施の形態６に係るレーダ装置を示すブロック構成図である。 この発明の実施の形態６に係る信号検出処理手段を具体的に示すブロック図である。 この発明の実施の形態７に係るレーダ装置を示すブロック構成図である。 この発明の実施の形態７に係る信号検出処理手段を具体的に示すブロック図である。 この発明の実施の形態８に係るレーダ装置を示すブロック構成図である。 この発明の実施の形態９に係るレーダ装置を示すブロック構成図である。 この発明の実施の形態１０に係るレーダ装置を示すブロック構成図である。 この発明の実施の形態１１に係るレーダ装置を示すブロック構成図である。 この発明の実施の形態１２に係るレーダ装置を示すブロック構成図である。 この発明の実施の形態１３に係るレーダ装置を示すブロック構成図である。 この発明の実施の形態１４に係るレーダ装置を示すブロック構成図である。 この発明の実施の形態１５に係るレーダ装置を示すブロック構成図である。 この発明の実施の形態１６に係るレーダ装置を示すブロック構成図である。 この発明の実施の形態１７に係るレーダ装置を示すブロック構成図である。 この発明の実施の形態１８に係るレーダ装置を示すブロック構成図である。 この発明の実施の形態１９に係るレーダ装置を示すブロック構成図である。 この発明の実施の形態２０に係るレーダ装置を示すブロック構成図である。 この発明の実施の形態２１に係るレーダ装置を示すブロック構成図である。 この発明の実施の形態２２に係るレーダ装置を示すブロック構成図である。 この発明の実施の形態２２に係るドップラー補正手段を具体的に示すブロック図である。 この発明の実施の形態２２に係るドップラー補正手段の処理を示す説明図である。 この発明の実施の形態２３に係るレーダ装置を示すブロック構成図である。 従来のレーダ装置を示すブロック構成図である。 図３８内の超分解能処理手段の内部構成を具体的に示すブロック図である。 従来のレーダ装置における送信パルス列と受信パルス列との関係および両者間の遅延時間を示す説明図である。

符号の説明

１ 送信機、２ 送信アンテナ、３ 目標、４ 受信アンテナ、５ 受信機、６ Ａ／Ｄ変換器、７（＃１）〜７（＃Ｎｒ） パルス方向ＦＦＴ、８、１３、３２、３４ 信号検出処理手段、９、９（＃１）〜９（＃Ｎｆ）、４２、４４ ドップラー補正手段、１０ 超分解能時間遅延推定処理部、１１ 時間方向出力手段、１２、１５、２６、２８、３３、３５ 目標ドップラービン検出処理手段、１４ 時間ゲート型超分解能時間遅延推定処理部、１６ 時間ゲート処理手段、１７ ＦＦＴ処理手段、１８ 除算信号生成手段、１９ デシメーション処理手段、２０ 超分解能処理手段、２１ メモリ回路、２２、２７ パルス圧縮型信号検出処理手段、２３ パルス圧縮手段、２４ 相関処理手段、２５ ＩＦＦＴ処理手段、２９ 時間方向出力手段、３０ Ｈ／Ｌ−ＰＲＦ発生装置、３１ ドップラー周波数推定手段、３６ マルチＰＲＦ切換手段、３７、３８、４０、４１ ドップラーアンビギュイティ補正手段、３９ 送信周波数切換手段、４３ 時間遅延推定値評価手段、４５ パルス相関処理手段、４６ ドップラーアンビギュイティ制限手段、４７ アンビギュイティ制限型ドップラー補正手段、４８ ドップラー補正精度評価手段。

Claims (10)

1. 電波を生成する送信機と、
   電波を送信する送信アンテナと、
   前記送信アンテナから送信されて目標で反射された電波を受信波として受信する受信アンテナと、
   前記受信波の帯域制限および位相検波を行い前記目標に対応した目標信号を生成する受信機と、
   前記目標の移動に起因したドップラー効果による前記目標信号のドップラー周波数を推定して、ドップラー周波数推定値を求めるドップラー推定処理部と、
   前記ドップラー効果による前記目標信号の位相回転を補正して前記目標信号の時間遅延を推定する時間遅延推定処理部と
   を備えたことを特徴とするレーダ装置。
2. 前記ドップラー推定処理部は、
   前記受信機を介して得られる受信信号をディジタル信号に変換するＡ／Ｄ変換器と、
   前記Ａ／Ｄ変換器を介してディジタル信号に変換された受信信号をパルスヒット方向にＦＦＴ処理するパルス方向ＦＦＴと、
   前記パルス方向ＦＦＴの出力信号に基づいて前記目標信号の存在するドップラービンを検出する信号検出処理手段と、
   前記ドップラー効果による前記目標信号の位相回転を補正するドップラー補正手段とを含み、
   前記時間遅延推定処理部は、前記目標信号の時間遅延を超分解能推定する超分解能時間遅延推定処理部からなることを特徴とする請求項１に記載のレーダ装置。
3. 前記ドップラー推定処理部は、
   前記受信機を介して得られる受信信号をディジタル信号に変換するＡ／Ｄ変換器と、
   前記Ａ／Ｄ変換器を介してディジタル信号に変換された受信信号をパルスヒット方向にＦＦＴ処理するパルス方向ＦＦＴと、
   前記パルス方向ＦＦＴの出力信号に基づいて前記目標信号の存在するドップラービンを検出する信号検出処理手段と、
   前記ドップラー効果による前記目標信号の位相回転を補正するドップラー補正手段とを含み、
   前記時間遅延推定処理部は、時間遅延推定範囲を限定して前記目標信号の時間遅延を超分解能推定する時間ゲート型超分解能時間遅延推定処理部からなることを特徴とする請求項１に記載のレーダ装置。
4. 前記ドップラー推定処理部は、
   前記受信機を介して得られる受信信号をディジタル信号に変換するＡ／Ｄ変換器と、
   前記Ａ／Ｄ変換器を介してディジタル信号に変換された受信信号をパルスヒット方向にＦＦＴ処理するパルス方向ＦＦＴと、
   前記パルス方向ＦＦＴの出力信号に基づくパルス圧縮処理の施された目標信号を用いて、前記目標信号の存在するドップラービンを検出するパルス圧縮型信号検出処理手段と、
   前記ドップラー効果による前記目標信号の位相回転を補正するドップラー補正手段とを含み、
   前記時間遅延推定処理部は、前記目標信号の時間遅延を超分解能推定する超分解能時間遅延推定処理部からなることを特徴とする請求項１に記載のレーダ装置。
5. 前記送信機に送信切換指示を入力して、前記送信機からＨＰＲＦまたはＬＰＲＦの送信パルスを切り換えて送信させるためのＨ／Ｌ−ＰＲＦ発生装置を備え、
   前記ドップラー推定処理部は、前記ＨＰＲＦの送信パルスに基づく送受信により前記目標信号のドップラー周波数を推定するドップラー周波数推定手段を含むことを特徴とする請求項１に記載のレーダ装置。
6. 前記送信機に送信切換指示を入力して、前記送信機から、第１のパルス繰り返し周期ＰＲＦ１の送信パルスと、前記第１のパルス繰り返し周期ＰＲＦ１に対して互いに素の関係にある第２のパルス繰り返し周期ＰＲＦ２の送信パルスとを、切り換えて送信させるためのマルチＰＲＦ切換手段を備え、
   前記ドップラー推定処理部は、ドップラーアンビギュイティ補正手段を含み、
   前記ドップラーアンビギュイティ補正手段は、
   前記第１のパルス繰り返し周期ＰＲＦ１の送信パルスで送受信したときに得られる目標信号の第１のドップラー周波数観測値と、
   前記第２のパルス繰り返し周期ＰＲＦ２の送信パルスで送受信したときに得られる目標信号の第２のドップラー周波数観測値とから、
   前記ドップラー周波数のアンビギュイティを解くことにより、前記ドップラー周波数推定値を求めることを特徴とする請求項１に記載のレーダ装置。
7. 前記送信機に送信切換指示を入力して、前記送信機から第１の波長λ１の送信パルスと、前記第１の波長λ１に対して互いに素の関係にある第２の波長λ２の送信パルスとを、切り換えて送信させるための送信周波数切換手段を備え、
   前記ドップラー推定処理部は、ドップラーアンビギュイティ補正手段を含み、
   前記ドップラーアンビギュイティ補正手段は、
   前記第１の波長λ１の送信パルスで送受信したときに得られる目標信号の第１のドップラー周波数観測値と、
   前記第２の波長λ２の送信パルスで送受信したときに得られる目標信号の第２のドップラー周波数観測値とから、
   前記ドップラー周波数のアンビギュイティを解くことにより、前記ドップラー周波数推定値を求めることを特徴とする請求項１に記載のレーダ装置。
8. 前記時間遅延推定処理部から入力された時間遅延推定値の精度を評価するためのアンビギュイティ推定部を含む時間遅延推定値評価手段を備え、
   前記アンビギュイティ推定部は、
   前記ドップラー周波数のアンビギュイティを未知パラメータとし、
   前記時間遅延推定処理部の処理過程で算出されるＭＵＳＩＣスペクトルのピーク値を、前記未知パラメータに対する評価関数値として、
   前記アンビギュイティを推定することを特徴とする請求項１に記載のレーダ装置。
9. 前記ドップラー推定処理部は、ドップラー補正手段を含み、
   前記ドップラー補正手段は、ＦＦＴ処理手段およびＩＦＦＴ処理手段を含むパルス圧縮手段と、アンビギュイティ推定部を含むドップラー補正精度評価手段とを有し、
   前記アンビギュイティ推定部は、
   アンビギュイティを未知パラメータとし、
   前記パルス圧縮手段によるパルス圧縮処理後のピーク値を、前記未知パラメータに対する評価関数値として、
   前記アンビギュイティを推定することを特徴とする請求項１に記載のレーダ装置。
10. 前記アンビギュイティ推定部は、アンビギュイティ探索手段を含み、
    前記アンビギュイティ探索手段は、
    前記送信機および前記送信アンテナから送信される送信パルスと、前記受信アンテナおよび前記受信機により受信される受信パルスとの相関信号の位相変化から、
    前記ドップラー周波数の範囲を特定し、前記ドップラー周波数の範囲に限定してアンビギュイティを探索することを特徴とする請求項８または請求項９に記載のレーダ装置。

Images