JP2008293490A - 電子回路電源装置および電子回路 - Google Patents

Abstract

【課題】電子回路電源装置および電子回路を提供する。
【解決手段】電子回路の電源端子（Ｌ）に少なくとも１つの第１の電圧（Ｖ_ｈｉｇｈ）または１つの第２の電圧（Ｖ_ｌｏｗ）を選択的に印加する電子回路電源装置が設計される（Ｋ_１、Ｋ_２；Ｔ_ｈｉｇｈ、Ｔ_ｌｏｗ）。
電子回路電源装置は、第１の電圧（Ｖ_ｈｉｇｈ）に等しい値から第２の電圧（Ｖ_ｌｏｗ）に等しい値まで可変の電圧を電源端子に印加する要素（ＣＭＤ、Ｖ；ｈｏｐｐｉｎｇｃｔｒｌ、ｓｏｆｔｓｗｉｔｃｈ、ｐｗｒｄｒｉｖｅｒ、Ｔ_ｈｉｇｈ）と、可変電圧が第２の電圧（Ｖ_ｌｏｗ）に達したとき第２の電圧（Ｖ_ｌｏｗ）を電源端子（Ｌ）に印加することを選択するように設計された要素とを備える。
【選択図】図１

Description

本発明は、電子回路電源装置および関連電子回路に関する。

電子論理回路、特にＣＭＯＳ技術で生産される電子論理回路では、消費される平均電力が電子回路の電源電圧のほぼ二乗に正比例して変化することは知られているが、情報伝達時間（すなわち、所与動作の実行に必要な時間）は電子回路の電源電圧にほぼ逆比例する。

従って、当然のことながら必要な機能と可能な動作の実行速度との妥協を図れば、電源電圧を下げることによって所与動作で消費されるエネルギー（消費される電力と動作に必要な時間との積に等しい）を減らすことが可能である。

このことに関連して、たとえば、ＩＥＥＥ Ｉｎｔｌ．Ｓｙｍｐ．ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ（ＩＳＣＡＳ），２００１の予稿集の中の文献Ａｎ ＬＳＩ ｆｏｒ Ｖｄｄ−Ｈｏｐｐｉｎｇ ａｎｄ ＭＰＥＧ４ Ｓｙｓｔｅｍ Ｂａｓｅｄ ｏｎ ｔｈｅ Ｃｈｉｐと、ＩＥＩＣＥ Ｓｏｃｉｅｔｙ Ｃｏｎｆｅｒｅｎｃｅ，２００３の予稿集の中の文献Ｆａｓｔ Ｂｌｏｃｋ−Ｗｉｓｅ Ｖｄｄ−Ｈｏｐｐｉｎｇ Ｓｃｈｅｍｅにおいて、電源電圧を公称状況下で電子回路の動作に対する高電圧（短い演算実行時間）、または低消費電力に対する低電圧として選択することが提案されている。
米国特許出願公開第２００３／２１２９１６号明細書 米国特許第６２８９４６５号明細書 Ａｎ ＬＳＩ ｆｏｒ Ｖｄｄ−Ｈｏｐｐｉｎｇ ａｎｄ ＭＰＥＧ４ Ｓｙｓｔｅｍ Ｂａｓｅｄ ｏｎ ｔｈｅ Ｃｈｉｐ、ＩＥＥＥ Ｉｎｔｌ．Ｓｙｍｐ．ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ（ＩＳＣＡＳ），２００１ Ｆａｓｔ Ｂｌｏｃｋ−Ｗｉｓｅ Ｖｄｄ−Ｈｏｐｐｉｎｇ Ｓｃｈｅｍｅ、ＩＥＩＣＥ Ｓｏｃｉｅｔｙ Ｃｏｎｆｅｒｅｎｃｅ，２００３

このようなシステムにおいては、たとえば、電源の中断を防止するために高電圧と低電圧が同時に印加されると、高電圧電源から低電圧電源に電流が流れ込むので高電圧と低電圧の間の遷移期間中に問題が生じる。

特にこのような問題を解決するために、本発明は、少なくとも第１の電圧または第２の電圧を電子回路の電源端子に選択的に印加する手段を含み、第１の電圧に等しい値から第２の電圧に等しい値まで可変の電圧を電源端子に印加する手段と、可変電圧が第２の電圧に達したとき第２の電圧を電源端子に印加することを選択する手段とによって特徴付けられる電子回路電源装置を提案する。

本発明の電子回路電源装置では、第２の電圧は予め印加された可変電圧に等しいときにのみ選択されるので、１つの電源から他の電源への電流の流れ込みなどの有害な現象を発生することなく電圧が電子回路の電源端子に円滑に印加されようになる。

また、可変電圧を印加する手段は、第１および第２の電圧それぞれの値によって設定される範囲以外の電圧値を発生するように適合され得る。特に、第１の電圧が第２の電圧よりも高いとき、電流流れ込み現象を確実に防止するために可変電圧を印加する手段は第２の電圧よりも低い電圧値を印加するように適合され得る。実際に、これらの手段は第１の電圧とゼロ電圧の間の電圧を発生するように適合された回路によって実現され得る。

電源端子における電圧を測定する手段がさらに備えられてもよく、その場合、可変電圧を印加する手段は、たとえば、可変電圧を測定電圧に応じて決定するように適合される。そのような制御ループは、実際に印加される電圧の制御を改善し、それによって装置の正常な動作を確保する。

実際に、可変電圧を印加する手段は、電圧ランプ（ｒａｍｐ）発生器、測定電圧と電圧ランプ発生器によって発生される電圧のコンパレータ、および、たとえば、コンパレータによって行われる比較に応じて可変電圧を生成する手段を備える。

同様に、第２の電圧から第１の電圧に移行するために、第２の電圧が電源端子に印加されたときに電源端子に可変電圧を印加する手段、可変電圧が印加されたときに第２の電圧の印加を取り消す手段、および第２の電圧に等しい値から第１の電圧に等しい値に可変電圧を変更する手段が備えられ得る。

１つの可能な実施形態において、可変電圧を発生する手段は固定電圧に接続された少なくとも１個のトランジスタを備えてもよい。

この場合、可変電圧を発生する手段は、たとえば、コモンドレインおよびコモンソースを有する複数のトランジスタを備えてもよく、コモンドレインおよびコモンソースの一方は固定電圧に接続され、ゲートは独立に制御されるように適合される。

第１の電圧は、この場合、上記の少なくとも１個のトランジスタを介して電源端子に接続され得る。固定電圧は、たとえば、第１の電圧に等しい。

このことに関連して、第２の電圧は上記の少なくとも１個のトランジスタとは別のトランジスタを介して電源端子に接続され、第２の電圧を電源端子に印加することを選択する上記の手段によって制御され得る。

実際に、装置はＣＭＯＳ技術で生産され得る。

前述の特徴は、特に簡素で効果的な実施に役立つ。

たとえば、後述される実施形態において見られるように、第１の電圧は第２の電圧よりも高い。

第１の電圧は電子回路の公称電源電圧に対応し得るもので、その場合、第２の電圧は低消費電力状況における電源電圧であり得る。

想定され得る一部の実施形態において、印加される第２の電圧を発生する手段は可変電圧を発生するように適合されることは注目されるべきである。装置において電圧を滑らかに印加するだけでなく印加された電圧値が滑らかになるようにする場合、装置には複数の可変電圧を使用することができる。

同様に、第１の電圧と第２の電圧を選択的に印加する手段は、第１の電圧と第２の電圧の間にはない少なくとも１つの第３の電圧を電源端子に印加するように適合され得る。本発明は、装置が２つの電源電圧を供給する状況に限定されものではなく、３つ以上の電源電圧が想定される状況にも同様に適用される。

また、本発明は、前述されたような電源装置を備え、電源装置は電源装置を制御するように適合された電源管理回路を備えることを特徴とする電子回路を提案する。

本発明の他の特徴と利点は、添付図面を参照し、以下の説明に照らして明らかになる。

図１は、本発明の一実施形態の主要な要素を示すブロック図である。

図１の電源装置は、制御信号Ｃ_ｖ（この信号の源は以下で示される）に応じて変えられる電圧Ｖを供給するように適合された第１の電圧源と、ここでは固定電圧である電圧Ｖ_ｌｏｗを供給するように適合された第２の電圧源とを備える。

第１の電圧源（電圧Ｖ）は、第１の制御スイッチＫ_１を介して装置によって給電される電気負荷の電源端子Ｌに接続される。第２の電圧源（電圧Ｖ_ｌｏｗ）は、第２の制御スイッチＫ_２を介して電源端子Ｌに接続される。

スイッチＫ_１、Ｋ_２は、制御モジュールＣＭＤからのそれぞれの信号Ｃ_１、Ｃ_２によって制御される。

定常状態の状況下で、制御モジュールＣＭＤは、制御モジュールＣＭＤが第１の電圧源からの電圧Ｖまたは第２の電圧源からの電圧Ｖ_ｌｏｗのいずれを電源端子Ｌに印加するかをスイッチＫ_１、Ｋ_２に命じるかに基づいて電源管理モジュール（図示せず）から信号モードを受け取る。

このように、定常状態の状況下では、制御モジュールＣＭＤは、信号モードによって指定されるモード（公称電圧または省電力）に従って２つの電圧源の１つのみから電圧ＶまたはＶ_ｌｏｗを印加する。制御モジュールＣＭＤは、他方において、本明細書で以下にさらに詳しく説明するように、１つの電圧源から他の電圧源への遷移期間の一定期間にスイッチＫ_１、Ｋ_２を同時に閉じる。

本明細書では以下において、Ｖ_ｃｏｒｅは電源端子Ｌにおける電圧を表わす。

図１から分かるように、本明細書に記載される装置は、さらに、前述の電圧Ｖ_ｃｏｒｅを負入力で受け入れ、制御モジュールＣＭＤが発生する制御信号Ｃ_ｒａｍｐに基づいてディジタル／アナログコンバータＤＡＣが発生する電圧Ｖ_ｒａｍｐを正入力で受け入れるコンパレータを含む。

コンパレータの出力における信号ｃｏｍｐは、制御モジュールＣＭＤにフィードバックされる。

公称動作電圧Ｖ_ｈｉｇｈと低減された消費電力で動作する場合の電圧Ｖ_ｌｏｗとの間で遷移する図１の装置の動作が、以下に概説される。

高電圧Ｖ_ｈｉｇｈから低電圧Ｖ_ｌｏｗへの遷移の例が、まず図２を参照して説明される。

このことに関連して、時間ｔ_０における信号モードの変化によって遷移が開始される前に（すなわち、公称電圧における動作の定常状態において）、電圧Ｖ_ｈｉｇｈを電源端子Ｌに印加するために、可変電圧Ｖの源が制御モジュールＣＭＤ（信号Ｃ_ｖ）によってＶ_ｈｉｇｈに等しい電圧を発生するよう命ぜられ、スイッチＫ_１が閉じられ（適切な制御信号Ｃ_１によって）、このようにしてＶ_ｃｏｒｅ＝Ｖ_ｈｉｇｈとなる（スイッチＫ_１の電圧降下はここでは考慮されずに無視するが、以下に提案される実施形態では考慮される）。

当然であるが、遷移に先立つ公称状況下での動作期間中（すなわち、時間ｔ_０の前）は、スイッチＫ_２が開いているように制御モジュールＣＭＤは信号Ｃ_２を印加する。さらに、ディジタル／アナログコンバータＤＡＣとコンパレータは非アクティブである（従って、後述される実施形態を参照して説明されるように、これらの回路は遷移期間以外には必ずしも電源が供給されず、特に図１の装置の消費電力が減少する）。

時間ｔ_０において、制御モジュールＣＭＤが受け入れる信号モードは、公称状況下での動作を示す値から低減された消費電力（図２で「ｅｃｏ」と表示）での動作を示す値に変わる。

制御モジュールＣＭＤは、信号モードのこの状態変化を検出すると、ディジタル／アナログコンバータＤＡＣにコマンド信号Ｃ_ｒａｍｐを送り、この信号によって、ディジタル／アナログコンバータＤＡＣは所定の期間τに電圧Ｖ_ｈｉｇｈから電圧Ｖ_ｌｏｗまで変わるランプ電圧を発生する。

また、信号モードの変化によってコンパレータが駆動され、コンパレータは電源端子Ｌにおける電圧Ｖ_ｃｏｒｅとディジタル／アナログコンバータＤＡＣが発生する電圧Ｖ_ｒａｍｐとの差を表わす信号ｃｏｍｐを供給する。

電圧Ｖ_ｒａｍｐは下降ランプを生成するので、コンパレータは、時間ｔ_０後に電源端子Ｌの電圧Ｖ_ｃｏｒｅと下降電圧ランプとの差を素早く示し、従ってこの差を示す信号ｃｏｍｐを送る。この後、制御モジュールＣＭＤは、コンパレータが測定する差を減らすために可変電圧Ｖを減少させる信号Ｃ_ｖを生成する反応を示す。

従って、電源端子Ｌにおける電圧Ｖ_ｃｏｒｅは、ディジタル／アナログコンバータＤＡＣが発生する電圧に追随し、従って、ディジタル／アナログコンバータＤＡＣが発生するランプと同じ期間の下降ランプ（回路要素の設計によってはわずかな遅延を伴う可能性がある）も生成する。

また、ディジタル／アナログコンバータＤＡＣが発生する電圧が値Ｖ_ｌｏｗに達したとき（すなわち、信号モードの変化から時間τの経過後に）、従って、可変電圧ＶもＶ_ｌｏｗに達したとき（前述の制御システムによって）、制御モジュールＣＭＤはスイッチＫ_２に（信号Ｃ_２によって）閉じることを命じるように設計される。この条件は、コンバータＤＡＣに送られる値Ｃ_ｒａｍｐに基づいてだけでなく、電圧Ｖ_ｃｏｒｅが一時的に値Ｖ_ｒａｍｐ未満に低下したことを信号ｃｏｍｐが示す補足条件に基づいても制御モジュールＣＭＤによって検出され得る。従って、制御システムが働く時間があったことが明らかであり、このことはたとえば高い容量性成分を有する負荷を使用するために電圧Ｖ_ｃｏｒｅが電圧Ｖ_ｒａｍｐに対して遅延される場合に特に有益である。

従って、スイッチＫ_２を閉じる時間ｔ_１から、両方の電圧源（第１の可変電圧Ｖの源と、ここでは固定である第２の電圧Ｖ_ｌｏｗの源）の電圧が電源端子Ｌに印加され、この時点ではこれらの源が発生する電圧の値が等しいために両方の源の間で電流流れ込みの問題が発生することはない。

この場合、スイッチＫ_１は時間ｔ_１後の時間ｔ_２で開き、電源端子Ｌは第２の電圧Ｖ_ｌｏｗの源（低消費電力化のための降下電圧）のみに接続されるので遷移期間が終了する。

高電圧電源（ここでは公称電圧）から低電圧電源への遷移は、所定の電圧ランプを使用しているために（そして前述の例ではまた、電源端子Ｌにおいてこの電圧ランプに対する実効電圧Ｖ_ｃｏｒｅに追随しているために）所定の時間で実行されることは注目される。

低電源電圧Ｖ_ｌｏｗから高電源電圧Ｖ_ｈｉｇｈへの遷移期間が、図３を参照して次に考察される。

遷移が開始する前に、すなわち、制御モジュールＣＭＤが受け入れる信号モードの状態が変化する前に、装置は端子Ｌに低電圧Ｖ_ｌｏｗの電源を供給する。このために、信号モードの状態が変化する前に（後述される時間ｔ_１０において）、スイッチＫ_２が閉じられるように制御モジュールＣＭＤは信号Ｃ_２をスイッチＫ_２に供給する。

低電圧Ｖ_ｌｏｗに電源が供給されている定常状態の状況下において、スイッチＫ_１は開かれ（対応する信号Ｃ_１は制御モジュールＣＭＤによって送られる）、可変電圧Ｖの源は問題とならないレベルにある（すなわち、一部の実施形態においてオフ状態にある可能性すらある）。

図２を参照して既に示されたように、コンパレータとディジタル／アナログコンバータＤＡＣは非アクティブであり、電源装置の消費電力を低減するために電力を受け取れないようになっている。

制御モジュールは、信号Ｃ_ｖによって省電力状況下における動作を示すレベルからさらに公称状況下における動作を示すレベルへの信号モードの変化を検出すると（時間ｔ_１０）、可変電圧Ｖの源に低電圧Ｖ_ｌｏｗに等しい電圧を供給するよう命じる。

所定の時間（電圧Ｖの源がＶ_ｌｏｗに等しい電圧を確実に供給するために、可変電圧Ｖの源の応答時間に特に関連付けられた）後に、制御モジュールＣＭＤは適切なコマンド信号Ｃ_１を送ってスイッチＫ１を閉じる（時間ｔ_１１）。

従って、この時点で、負荷はスイッチＫ_１を介して電圧Ｖの第１の源と、スイッチＫ_２を介して電圧Ｖ_ｌｏｗの第２の源との２つの電圧源から同時に電源を供給される（電源端子Ｌにおいて）。しかし、可変電圧Ｖの源は事前に低電圧Ｖ_ｌｏｗに調整されているので、２つの電流源によるこの同時電源供給は、特に一方の源から他方の源に電流が流れ込まれずに問題なく実現される。

この後、スイッチＫ_２は開かれ（制御モジュールＣＭＤからもコマンド信号、ここでは信号Ｃ_２を送ることによって）、従って、第１の電圧源（やはり電圧Ｖ_ｌｏｗを供給する）からの電圧Ｖのみが電源端子Ｌに印加される（時間ｔ_１２）。

従って、電源の供給は中断することなく一方の源から他方の源に変更される。

スイッチＫ_２を開くコマンドに続く所定の時間（これはスイッチが開く際の応答時間に依存し、従って比較的短くすることができる）後、制御モジュールＣＭＤは信号Ｃ_ｒａｍｐを送り（時間ｔ_１３）、この信号によって、ディジタル／アナログコンバータＤＡＣは電圧Ｖ_ｌｏｗと電圧Ｖ_ｈｉｇｈの間で所定時間τにわたって上昇電圧ランプを発生する。

必要な期間（およびランプの傾斜）が、たとえば、電源管理モジュールから受け取られる指示によってプログラムされ得ることは注目される。

図２を参照して説明された動作モードに類似した動作モードにおいて、電源端子Ｌの電圧Ｖ_ｃｏｒｅをディジタル／アナログコンバータＤＡＣが発生する電圧Ｖ_ｒａｍｐに追随させるために（信号ｃｏｍｐにより、そしてＶ_ｒａｍｐとＶ_ｃｏｒｅの差を減らすためにこの信号ｃｏｍｐに応じてコマンドＣ_ｖとを発生することによって）、制御モジュールＣＭＤは、上昇ランプの電圧を追跡する第１の源から、時間ｔ_１３からτにほぼ等しい時間後の時間ｔ_１４における電圧Ｖ_ｈｉｇｈまで電圧Ｖを変化させる。

従って、時間ｔ_１４において電圧Ｖの源は通常動作状況下の高電圧Ｖ_ｈｉｇｈに等しい電圧を電源端子Ｌに供給する。この公称状況に達すると、制御モジュールＣＭＤはコンパレータとディジタル／アナログコンバータＤＡＣを非アクティブにすることができる。この後、公称電圧Ｖ_ｈｉｇｈにおいて電源を供給する定常状態状況下での動作が続く。

この場合にも、遷移に関わる様々な時間間隔が予め決定されるので、遷移の持続期間は事前に画定されることは注目される。

次に本発明のさらに詳しい実施形態が図４を参照して説明されるが、この実施形態では図１から図３を参照して前述された一般的な動作原理を使用している。特に遷移期間中における装置の動作を説明する前に、ここではＣＭＯＳ技術で生産された図４に示される回路の様々な要素がまず説明される。

図４に表わされる電源装置は電源セレクタであって、電源セレクタの一般的な目的は電圧Ｖ_ｈｉｇｈ（高電圧）とＶ_ｌｏｗ（低電圧）の一方を選択的に電源端子Ｌに印加することであり、電源端子Ｌにおける電圧は以後Ｖ_ｃｏｒｅと表わされる。

電源端子Ｌは、各々がインバータによって制御されるＰＭＯＳパワートランジスタからなる電源スイッチ（図４のｐｏｗｅｒｓｗｉｔｃｈ）を介して電圧Ｖ_ｈｉｇｈとＶ_ｌｏｗの源に接続される。

各インバータ（従って、各ＰＭＯＳトランジスタ）は、電源制御回路（図４のｐｗｒｄｒｉｖｅｒ）が発生する信号によって制御される。

具体的には、電圧Ｖ_ｌｏｗの源は１個のＰＭＯＳトランジスタＴ_ｌｏｗによってこの場合技術的な最小値（ここで記載される実施形態では６５ｎｍ）に等しいゲート長を有する電源端子Ｌに接続される。このトランジスタＴ_ｌｏｗは、電源制御回路が発生する信号ｄｒｖｌによって制御される。

前述されたＰＭＯＳトランジスタの幅は、幅、すなわちトランジスタが占有する面積を過度に増やすことなく抵抗損失を減らすように（たとえば、負荷の電力消費が最大のときに電圧降下を電圧Ｖ_ｌｏｗの最大３％に制限するように）選定される。

電源制御回路は、さらに前述のＰＭＯＳトランジスタのオンまたはオフが比較的遅くなるように（数クロックサイクル、すなわち、ここに記載される例では約５〜１０ｎｓに）設計される。

電圧Ｖ_ｈｉｇｈの源は、技術的な最小値（前述のように６５ｎｍ）に等しいゲート長を有する複数（図４に示される例では２４個）のＰＭＯＳトランジスタＴ_ｈｉｇｈを介して電源端子Ｌに接続される。これらすべてのトランジスタＴ_ｈｉｇｈ（Ｖ_ｈｉｇｈをＬに接続）のドレイン、ソース、および基板は共通である一方、これらのゲートは別々であり、各々は電源制御回路からの個別の信号ｄｒｖｈによって制御される。電圧Ｖ_ｈｉｇｈの源を電源端子Ｌに接続するトランジスタＴ_ｈｉｇｈは、一組のすべてのトランジスタが導通しているときは抵抗損失（従って、電圧降下）が低くなるような幅であるが、一組のトランジスタの１個のみが導通しているときは有意な電圧降下があるような幅を有する。従って、信号ｄｒｖｈによってトランジスタの開閉を適切に制御することにより、電源端子Ｌに印加される電圧は、ほぼ電圧Ｖ_ｈｉｇｈ（すべてのトランジスタが導通し、従って電圧降下が最小）と低電圧（１個のみのトランジスタが導通し、従って電圧降下が最大）の間で変化され得る。

以下の説明から明らかなように、トランジスタの各オン、オフに対応する電圧ステップを小さくするために（連続可変電圧の源をできる限り厳密に近似するために）、電圧Ｖ_ｈｉｇｈの源と電源端子Ｌとを接続するＰＭＯＳトランジスタの数は十分多くされねばならず、後述されるように、一組のトランジスタの各々に連続的に命じる（クロック周期当たり最大１つのコマンドで）場合に必要な時間が実際の遷移に比べて長すぎてはならない。

電源制御回路ｐｗｒｄｒｉｖｅｒは、さらに、電圧Ｖ_ｈｉｇｈの源を電源端子Ｌに接続するトランジスタＴ_ｈｉｇｈをオン、オフする時間が比較的短くなるように（１クロックサイクル未満、すなわち、ここに記載される例では約２００ｐｓ）設計される。

図４の電源セレクタは、図４に示されるように、回路の様々な論理要素のクロック信号ｃｌｋを発生するクロック（図示せず）を備える。クロックの周波数は、たとえば、４００ＭＨｚ〜１．２ＧＨｚである。

また、図４の電源セレクタは、たとえば、出力（信号ｃｍｄｈ）においてここでは２４ビット、すなわち信号ｃｍｄｈ（ここでは、１ワード２４ビット）の「温度計コード」を生成する同期式順序論理で実行される論理スイッチ（ｓｏｆｔｓｗｉｔｃｈ）を備え、１におけるビット数は、たとえば、各クロック周期で連続的に増加（または減少）する。

ｓｏｆｔｓｗｉｔｃｈは制御ユニット（後述される）によって制御され、具体的には温度計コード（すなわち、出力ｃｍｄｈ）の発生を制御する信号ｅｎｌｏｏｐと出力信号ｃｍｄｈの１におけるビット数の増加または減少を制御する信号ｕｐｎｏｔｄｏｗｎとによって制御され、活性化信号ｅｎｌｏｏｐが０のときは出力ワードｃｍｄｈが不変であり、他方、活性化信号ｅｎｌｏｏｐが１のときは、
信号ｕｐｎｏｔｄｏｗｎが１であれば、要素は、その出力ｃｍｄｈを、最下位出力が０で始まりすべて１になるまで各クロックパルスで連続的に１に変えるか、
信号ｕｐｎｏｔｄｏｗｎが０であれば、要素は、その出力ｃｍｄｈを、最上位出力が１で始まりすべて０になるまで各クロックパルスで連続的に０に変える。

ｓｏｆｔｓｗｉｔｃｈは、ワードｃｍｄｈのすべてのビットが１であることを示す信号ｆｕｌｌｏｎと、ワードｃｍｄｈのすべてのビットが０であることを示す信号ｆｕｌｌｏｆｆとを制御ユニットに返送する。

ｓｏｆｔｓｗｉｔｃｈによって生成されるワードｃｍｄｈは、ワードｃｍｄｈの各ビットが対応するトランジスタＴ_ｈｉｇｈの制御信号を制御するために、電源制御回路ｐｗｒｄｒｉｖｅｒに送られる。

従って、ｓｏｆｔｓｗｉｔｃｈと電圧Ｖ_ｈｉｇｈの源に関連する電源スイッチとの組合せは、信号ｅｎｌｏｏｐとｕｐｎｏｔｄｏｗｎによって制御ユニットから受け取られる制御信号に応じて有効幅が変調される「複合」トランジスタとして見られ、信号ｅｎｌｏｏｐとｕｐｎｏｔｄｏｗｎは、ワードｃｍｄｈを制御することによってこの複合トランジスタの有効幅を順次増減少し、従って、既に前述されたように、電源スイッチのレベルで電圧降下を変える。

従って、固定電圧Ｖ_ｈｉｇｈの源に関連する複数のトランジスタによって形成される複合トランジスタは、図１を参照して説明されたスイッチＫ_１と可変電圧Ｖの源との機能を実行する。

また、図４の電源セレクタは、高電圧Ｖ_ｈｉｇｈと低電圧Ｖ_ｌｏｗに近い値（正確には電圧値Ｖ_ｌｏｗ−Δ_ｒａｍｐ）との間の線形電圧ランプを発生するために、同期式順序論理で実行され、ディジタル／アナログコンバータ（図４のｄａｃ）に関連付けられたランプ発生器（図４のｒａｍｐｃｔｒｌ）を備える。

以下において、ｒｅｆはディジタル／アナログコンバータの出力ノードを示し、Ｖ_ｒｅｆはその電圧を示す。

また、ランプ発生器ｒａｍｐｃｔｒｌは制御ユニットから信号ｅｎｌｏｏｐを受け取り、信号ｅｎｌｏｏｐが値０を有する場合はディジタル／アナログコンバータの出力をハイインピーダンス状態に設定する一方で、信号ｅｎｌｏｏｐが値１を有する場合は後述されるようにランプを発生する。

そのために、ランプ発生器は、さらに、制御ユニットが上昇ランプの発生を要求しているとき（すなわち、電圧Ｖ_ｈｉｇｈに向かう電圧Ｖ_ｒｅｆに対して）値０を有する信号ｓｅｌｅｃを制御ユニットから受け取り、制御ユニットが下降ランプの発生を要求しているとき（すなわち、Ｖ_ｒｅｆがＶ_ｌｏｗ−Δ_ｒａｍｐに向かわなければならないとき）値１を有する信号ｓｅｌｅｃを制御ユニットから受け取る。

引き換えに、ランプ発生器は、出力電圧がランプの上限または下限に達していることを示す信号ｒｅｆｈとｒｅｆｌをそれぞれ送る。

使用されるディジタル／アナログコンバータは要求される電圧ステップに適合され、電圧ステップは電源スイッチで発生される電圧ステップと同程度とすることができる。

ランプパラメータは予め決定され得るもので、持続期間は、たとえば、３０〜５００クロックサイクルであり、使用される値Δ_ｒａｍｐは、たとえば、−２０ｍＶ〜６０ｍＶである。

あるいは、これらのパラメータは、たとえば、制御ユニットが送る制御信号、または回路の他の論理要素や負荷によって当然変えられる可能性がある。

また、図４の電源セレクタは、その負入力で電源端子Ｌからの電圧Ｖ_ｃｏｒｅを受け入れ、その正入力でディジタル／アナログコンバータの出力ｒｅｆにおける電圧Ｖ_ｒｅｆを受け入れるコンパレータを備える。コンパレータは、電圧Ｖ_ｃｏｒｅと電圧Ｖ_ｒｅｆの差を表わす信号ｃｍｐを出力する。

コンパレータは、高速で動作するもの（ここで説明される実施形態では１クロック周期未満、または約２００ｐｓ）が選定され、さらにコンパレータに印加される電圧の範囲を十分にカバーする動作範囲（たとえば、約Ｖ_ｈｉｇｈ〜３／４Ｖ_ｌｏｗ）を有さなければならない。

制御ユニットは、コンパレータが発生する信号ｃｍｐを複製し、ｓｏｆｔｓｗｉｔｃｈに送られる信号ｕｐｎｏｔｄｏｗｎを生成する。具体的には、信号ｕｐｎｏｔｄｏｗｎは、コンパレータの出力が正のとき、すなわち電圧Ｖ_ｒｅｆ（設定点として働く）が電圧Ｖ_ｃｏｒｅよりも高いとき値１を有し、コンパレータの出力が負のとき、すなわち電圧Ｖ_ｃｏｒｅが電圧Ｖ_ｒｅｆよりも高いとき値０を有する。

このようにして、コンパレータ、ｓｏｆｔｓｗｉｔｃｈ、および電源スイッチは、電圧Ｖ_ｃｏｒｅを電圧Ｖ_ｒｅｆに追随させるループを形成する。

電圧Ｖ_ｃｏｒｅが電圧Ｖ_ｒｅｆよりも高いとき、ｓｏｆｔｓｗｉｔｃｈはＶ_ｈｉｇｈ側トランジスタの実効サイズを小さくして電圧Ｖ_ｃｏｒｅを下げる。逆に、電圧Ｖ_ｃｏｒｅが電圧Ｖ_ｒｅｆよりも低いとき、ｓｏｆｔｓｗｉｔｃｈはＶ_ｈｉｇｈ側トランジスタの実効サイズを大きくして電圧Ｖ_ｃｏｒｅを上げる。

実際には、システムの応答時間がゼロでないため、電圧Ｖ_ｃｏｒｅは電圧Ｖ_ｒｅｆの近くで発振する。この発振の振幅は、クロック周波数、コンパレータの反応時間、電源スイッチの反応時間、およびトランジスタＴ_ｈｉｇｈが形成する複合トランジスタの部分に対して選定された電圧ステップの関数である。

定常状態の状況下（安定期間）において、負荷は電圧Ｖ_ｈｉｇｈとＶ_ｌｏｗの源の一方または他方によって端子Ｌに電源が供給される（すなわち、電圧Ｖ_ｈｉｇｈを接続するトランジスタＴ_ｈｉｇｈの一組が導通し、かつ電圧Ｖ_ｌｏｗを接続するトランジスタＴ_ｈｉｇｈがオフであるか、または逆に、電圧Ｖ_ｈｉｇｈを接続するトランジスタＴ_ｈｉｇｈの一組がオフで、かつ電圧Ｖ_ｌｏｗを接続するトランジスタＴ_ｈｉｇｈがオンであるかのいずれかである）。

この期間にクロック（図示せず）はオフにされ、コンパレータ（たとえば、源Ｖ_ｈｉｇｈから電源が供給される）とディジタル／アナログコンバータは低消費電力状態に切り替えられる準備がなされる。

既に何度か言及された制御ユニット（すなわち、図４のホッピングコントローラｈｏｐｐｉｎｇｃｔｒｌ）は、以下に詳しく説明されるように遷移を処理する同期式順序論理要素である。制御ユニットは、負荷への電源の供給を管理し、必要な動作モード（公称動作では高電圧、低消費電力では低電圧）を指示するモジュール（図示せず）が送る信号モードを受け取る。

負荷への電源の供給を管理するモジュールから受け取る信号モードにおいて遷移を検出する制御ユニットは、様々な要素をアクティブにし、遷移期間（「ホッピングシーケンス」と呼ばれることもある）を開始する。考えられる２種類の遷移期間が以下に説明される。

図５は、以下に説明される降下遷移期間中に発生される主要な信号を示す。

この遷移期間の初めに、電源端子Ｌにおける電圧は抵抗損失（電圧降下Δ_ｒ）を無視した高電圧Ｖ_ｈｉｇｈの源の電圧に等しい。従って、この電圧源を電源端子Ｌに接続するすべてのトランジスタＴ_ｈｉｇｈはアクティブである（図５のａｌｌｏｎ）。

低消費電力モードへの遷移が制御ユニットによって検出されると、制御ユニットは信号ｅｎｌｏｏｐを１に切り替えて回路の様々な要素をアクティブにする。ディジタル／アナログコンバータの出力電圧は、値Ｖ_ｈｉｇｈに設定され、ｓｏｆｔｓｗｉｔｃｈは信号ｆｕｌｌｏｎを送り、コンパレータの出力は値１を有する（抵抗損失があるため電圧Ｖ_ｃｏｒｅはＶ_ｒｅｆよりもわずかに低いため）。

数クロックサイクル（アナログ要素を安定化するための）の後、制御ユニットは信号ｓｅｌｅｃの値を１に切り替えることにより、降下ランプを発生させ、電圧Ｖ_ｒｅｆが低下する。先に説明されたように、電圧Ｖ_ｃｏｒｅはこの電圧Ｖ_ｒｅｆに追随されるので、電圧Ｖ_ｃｏｒｅも低下する（正確には、ｓｏｆｔｓｗｉｔｃｈによって命じられるチャネルの幅の減少によって、Ｖ_ｈｉｇｈに接続されたトランジスタ両端の電圧降下の増加があるため）。

ランプ発生器がランプの下限に達すると、信号ｒｅｆｌは１になる。一方で制御ユニットが信号ｒｅｆｌの値１を検出すると、他方でコンパレータの出力ｃｍｐが１に変化し（これは、電圧Ｖ_ｃｏｒｅが電圧Ｖ_ｒｅｆ未満に一時的に降下していることを示す）、その後、（電源制御回路ｐｗｒｄｒｉｖｅｒに送られる信号ｃｍｄｌによって）電圧Ｖ_ｌｏｗを電源端子Ｌに接続しているトランジスタＴ_ｌｏｗが閉状態になる。

前述されたように、トランジスタがこの閉状態になるのは比較的遅ためにトランジスタＴ_ｌｏｗにはより多くの電流が流れ、これに対応してトランジスタＴ_ｈｉｇｈの電流は減少し、システムが追随する電圧を維持するこれらのトランジスタが相次いで閉状態に至る（トランジスタＴ_ｈｉｇｈのレベルにおける抵抗の増加は、一定の電圧降下を維持するために電源スイッチのこの部分における電流の減少を補うトランジスタが相次いで閉じることによって可能になる）。

トランジスタＴ_ｌｏｗが完全にオンになると、電圧Ｖ_ｈｉｇｈに接続されたすべてのトランジスタＴ_ｈｉｇｈがオフになるまで制御ユニットは信号ｕｐｎｏｔｄｏｗｎを強制的に０（ワードｃｍｄｈ全体を０）にすることができ、電源端子Ｌは低電圧Ｖ_ｌｏｗの源からしか電源を供給されないので遷移期間が終了する。

この後、制御ユニットは、コンパレータ、ディジタル／アナログコンバータ、およびクロックをオフにすることができる（または、これらを適切な低消費電力モードに設定する）。

図６は、以下に説明される上昇遷移期間中の図４の回路における主要な信号を示す。

既に言及されたように、低電圧電源状況から公称電圧電源状況への変化を示す信号モードを検出すると、制御ユニットはクロック、コンパレータ、およびディジタル／アナログコンバータをオンにする（たとえば、レベル１になる信号ｅｎｌｏｏｐによって）。

既に言及されたように、制御ユニットはコンパレータの出力信号ｃｍｐをｓｏｆｔｓｗｉｔｃｈのｕｐｎｏｔｄｏｗｎ入力に複製する。電圧Ｖ_ｈｉｇｈの源を電源端子Ｌに接続するトランジスタＴ_ｈｉｇｈは、平衡点に達するまで相次いでオンされ始め（従って、トランジスタのレベルでの電圧降下が減少し始め）、平衡点に達した時点で、電圧Ｖ_ｃｏｒｅは上昇電圧ランプの発生前にＶ_ｌｏｗにほぼ等しい（具体的には、Ｖ_ｌｏｗ−Δ_ｒに等しい）電圧Ｖ_ｒｅｆの近くで発振する。

所定時間Ｔの後にシステムの平衡に達することができ、制御ユニットは電圧Ｖ_ｌｏｗの源を電源端子Ｌに接続しているトランジスタＴ_ｌｏｗを信号ｃｍｄｌによってオフにする。

制御機能とトランジスタＴ_ｌｏｗの電流の減少とによってトランジスタＴ_ｌｏｗはオフになるので、前述された事象の逆である事象によって安定した電圧を維持するためにＴ_ｈｉｇｈ側で（制御ループによって）より多くのトランジスタＴ_ｈｉｇｈが開かれて電流が増加する。

一度トランジスタＴ_ｌｏｗが完全にオフになると、再び平衡に達して電圧Ｖ_ｃｏｒｅが電圧Ｖ_ｒｅｆの近くで発振し続ける。

所定時間後、制御ユニットは、信号ｓｅｌｅｃによって上昇ランプを発生させ、電圧Ｖ_ｒｅｆが増加した後に制御機能によって電圧Ｖ_ｃｏｒｅの上昇が続き、最後にこれらの電圧は上限、すなわちＶ_ｈｉｇｈに達し、この電圧でトランジスタＴ_ｈｉｇｈのすべてがオンになる（この場合、Ｖ_ｃｏｒｅはＶ_ｈｉｇｈよりもごくわずかに低く、具体的には値Ｖ_ｈｉｇｈ−Δ_ｒを有する）。上限に達したことは、信号ｒｅｆｈとｆｕｌｌｏｎの各々が、たとえば、値１を有するとき制御ユニットによって検出される（信号ｒｅｆｈは設定点が上限に達していることを示し、信号ｆｕｌｌｏｎは電圧Ｖ_ｃｏｒｅに関する遅延を考慮に入れて電圧Ｖ_ｃｏｒｅが上限に達していることを示す）。

これは、負荷が電圧Ｖ_ｈｉｇｈの源だけから電源を供給される新たな安定した状態の装置を実現するもので、クロックはこの後オフにすることができ、コンパレータとディジタル／アナログコンバータは低消費電力状況に切り替えることができる。

本発明は先に説明された実施形態に限定されるものではない。たとえば、２個の固定電圧源、１個の可変電圧源、および切替え手段が備えられることが考えられ、この場合、可変電圧の連続変更を目的として遷移期間の初めに固定電圧源から可変電圧源に途切れることなく他の電圧源のレベル範囲まで切り替えられ、可変電圧源から他の電圧源に途切れることなく切り替って遷移期間を終了する。

もう１つの代案は、低電圧と中間電圧の間で変化する１個の電源および中間電圧と高電圧の間で変化するもう１個の電源の２個の可変電源と、２個の電圧源が中間電圧を発生しているとき一方の電源から他方の電源に連続的に変化する手段を使用することを想定するものである。

本発明の教示に従う電源装置の一例の主要な要素を表す。 図１の装置との関連において下方遷移期間中の一定の信号を示す。 図１の装置との関連において上方遷移期間中の一定の信号を示す。 本発明の教示に従う電源装置の一実施形態を示す。 図４の装置との関連において下方遷移期間中の一定の信号を示す。 図４の装置との関連において上方遷移期間中の一定の信号を示す。

Claims (15)

1. 少なくとも第１の電圧（Ｖ_ｈｉｇｈ）または第２の電圧（Ｖ_ｌｏｗ）を電子回路の電源端子（Ｌ）に選択的に印加する手段（Ｋ_１、Ｋ_２；Ｔ_ｈｉｇｈ、Ｔ_ｌｏｗ）を含む電子回路電源装置であって、
   前記第１の電圧（Ｖ_ｈｉｇｈ）に等しい値から前記第２の電圧（Ｖ_ｌｏｗ）に等しい値まで可変の電圧を前記電源端子に印加する手段（ＣＭＤ、Ｖ；ｈｏｐｐｉｎｇｃｔｒｌ、ｓｏｆｔｓｗｉｔｃｈ、ｐｗｒｄｒｉｖｅｒ、Ｔ_ｈｉｇｈ）と、
   前記可変電圧が前記第２の電圧（Ｖ_ｌｏｗ）に達したとき前記第２の電圧（Ｖ_ｌｏｗ）を前記電源端子（Ｌ）に印加することを選択する手段（ＣＭＤ、Ｋ_２；ｈｏｐｐｉｎｇｃｔｒｌ、ｐｗｒｄｒｉｖｅｒ、Ｔ_ｌｏｗ）と
   によって特徴付けられる、電子回路電源装置。
2. 前記電源端子（Ｌ）における測定電圧を測定する手段および、前記可変電圧を印加する前記手段は前記測定電圧に応じて前記可変電圧を決定するように適合されることを特徴とする、請求項１に記載の電源装置。
3. 前記可変電圧を印加する前記手段が電圧ランプ発生器（ｒａｍｐｃｔｒｌ、ｄａｃ）、前記測定電圧と前記発生器が発生する電圧とのコンパレータ、および前記コンパレータが行う比較に応じて前記可変電圧を生成する手段（ｈｏｐｐｉｎｇｃｔｒｌ、ｓｏｆｔｓｗｉｔｃｈ、ｐｗｒｄｒｉｖｅｒ、Ｔ_ｈｉｇｈ）を備えることを特徴とする、請求項２に記載の電源装置。
4. 前記第２の電圧が前記電源端子に印加されるとき前記可変電圧を前記電源端子に印加する手段（ＣＭＤ、Ｋ_１；ｈｏｐｐｉｎｇｃｔｒｌ、ｓｏｆｔｓｗｉｔｃｈ、ｐｗｒｄｒｉｖｅｒ、Ｔ_ｈｉｇｈ）と
   前記可変電圧が印加されるとき前記第２の電圧の印加を取り消す手段（ＣＭＤ、Ｋ_２；ｈｏｐｐｉｎｇｃｔｒｌ、ｐｗｒｄｒｉｖｅｒ、Ｔ_ｌｏｗ）と、
   前記可変電圧を前記第２の電圧に等しい値から前記第１の電圧に等しい値に変更する手段（ＣＭＤ、Ｖ；ｈｏｐｐｉｎｇｃｔｒｌ、ｓｏｆｔｓｗｉｔｃｈ、ｐｗｒｄｒｉｖｅｒ、Ｔ_ｈｉｇｈ）と、
   によって特徴付けられる、請求項１から３のいずれか一項に記載の電源装置。
5. 前記可変電圧を発生する手段が固定電圧（Ｖ_ｈｉｇｈ）に接続された少なくとも１個のトランジスタ（Ｔ_ｈｉｇｈ）を備えることを特徴とする、請求項１から４のいずれか一項に記載の電源装置。
6. 前記可変電圧を発生する前記手段がコモンドレインおよびコモンソースを有する複数のトランジスタ（Ｔ_ｈｉｇｈ）を備え、前記コモンドレインおよび前記コモンソースの一方は固定電圧に接続され、ゲートは独立に制御されるように適合されることを特徴とする、請求項１から５のいずれか一項に記載の電源装置。
7. 前記第１の電圧（Ｖ_ｈｉｇｈ）が前記少なくとも１個のトランジスタ（Ｔ_ｈｉｇｈ）を介して前記電源端子（Ｌ）に接続されることを特徴とする、請求項５または６に記載の電源装置。
8. 前記固定電圧が前記第１の電圧に等しいことを特徴とする、請求項５から７のいずれか一項に記載の電源装置。
9. 前記第２の電圧が前記少なくとも１個のトランジスタとは別のトランジスタ（Ｔ_ｌｏｗ）を介して前記電源端子（Ｌ）に接続され、前記第２の電圧を前記電源端子に選択的に印加する手段によって制御されることを特徴とする、請求項５から８のいずれか一項に記載の電源装置。
10. 前記電源装置がＣＭＯＳ技術で実施されることを特徴とする、請求項１から９のいずれか一項に記載の電源装置。
11. 前記第１の電圧（Ｖ_ｈｉｇｈ）が前記第２の電圧（Ｖ_ｌｏｗ）よりも大きいことを特徴とする、請求項１から１０のいずれか一項に記載の電源装置。
12. 前記第１の電圧が前記電子回路の公称電源電圧に対応することを特徴とする、請求項１から１１のいずれか一項に記載の電源装置。
13. 前記印加される第２の電圧を発生する手段が可変電圧を発生するように適合されることを特徴とする、請求項１から１２のいずれか一項に記載の電源装置。
14. 前記第１の電圧と前記第２の電圧とを選択的に印加する前記手段が前記第１の電圧と前記第２の電圧の間にない少なくとも１つの第３の電圧を前記電源端子に印加するように適合されることを特徴とする、請求項１から１３のいずれか一項に記載の電源装置。
15. 電源装置が前記電源装置を制御するように適合された電源管理回路を備えることを特徴とする、請求項１から１４のいずれか一項に記載の電源装置を備える、電子回路。

Images