JP2008276691A - ハードディスクインターフェースを模擬したインターフェースカード - Google Patents
ハードディスクインターフェースを模擬したインターフェースカード Download PDFInfo
- Publication number
- JP2008276691A JP2008276691A JP2007122507A JP2007122507A JP2008276691A JP 2008276691 A JP2008276691 A JP 2008276691A JP 2007122507 A JP2007122507 A JP 2007122507A JP 2007122507 A JP2007122507 A JP 2007122507A JP 2008276691 A JP2008276691 A JP 2008276691A
- Authority
- JP
- Japan
- Prior art keywords
- interface
- hard disk
- motherboard
- interface card
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】ハードディスクインターフェースを模擬したインターフェースカードの提供。
【解決手段】本発明はハードディスクインターフェースを模擬したインターフェースカードであり、主にIDE(PATA)インターフェースがないマザーボードに対し、他のドライバをインストールせずに、模擬の方法によりIDEインターフェースを提供する。このインターフェースカード内のコントローラは、バスインタフェースによりBIOSのクエリに応じ、電気的な接続をしているハードディスク・デバイスの製造業者、機器番号、デバイスのタイプをレスポンスし、マザーボード上にあるハードディスクコントロールユニットを模擬することで、マザーボードが本来支援しないタイプのハードディスクインターフェースを拡充する。
【選択図】図1
【解決手段】本発明はハードディスクインターフェースを模擬したインターフェースカードであり、主にIDE(PATA)インターフェースがないマザーボードに対し、他のドライバをインストールせずに、模擬の方法によりIDEインターフェースを提供する。このインターフェースカード内のコントローラは、バスインタフェースによりBIOSのクエリに応じ、電気的な接続をしているハードディスク・デバイスの製造業者、機器番号、デバイスのタイプをレスポンスし、マザーボード上にあるハードディスクコントロールユニットを模擬することで、マザーボードが本来支援しないタイプのハードディスクインターフェースを拡充する。
【選択図】図1
Description
本発明は一種のハードディスクカードに関するものであり、特にハードディスクインターフェースを模擬するインターフェースカードを指す。
特許文献1「ハードディスクデータを保護する回路」に記載された技術は、ハードウェアでストレージデバイス(即ちハードディスク)に保存されているデータを保護する一種の技術である。この技術の主な特徴は、特許に記載されたデバイスを周知のハードディスクインターフェースとバスの間に追加設置した後、ハードウェアでストレージデバイス内に保存されているデータに直接にアクセスできることである。そのため、いかなるオペレーションシステム(OS)においても、この技術を追加設置したハードディスクは一般のハードディスクとはあまり差異がない。まとめてみると、この技術は本来のデータへのアクセス効率に悪影響を及ぼせずに、ドライバを追加インストールする必要もないので、OSに負担をかけることなく、ソフトウェアより効率が一層高まったデータの保護手段を提供できる。
ただし、この技術はもとよりハードウェアアーキテクチャに限られたため、サポートできる二つの物理または論理のIDE(Integrated Drive Electronics)インターフェースを同時に用いなければならない。そうでなければ、メインデータスペース、バーチャルデータスペース以外のフリースペースへのアクセルはできなくなってしまう。IDEインターフェースでは、周知のデバイスはこのインターフェースが提供した2つのチャネルを用いることで、フリースペースを仮想ディスクとしてパーティションし、使用できるディスクスペースにさせる。
しかし、SATAインターフェースは単一のハードディスクのみしか支援できない。故に、上述の周知のハードディスクデータの保護技術を用いても、仮想ディスクへのパーティションによりフリースペースを利用することはできないため、当該保護技術は新しい仕様に対するサポート性が明らかに不足になっている。また、技術の発展に伴い、帯域幅への要求もますます高くなり、既存のIDE(PATA)インターフェースは徐々にSATA等の新仕様に取り替えられるようになった。そのため、周知のハードディスクデータの保護技術を将来のコンピュータデバイスにでも引き続き活用できるようにするには、IDEインターフェースを提供するPCIインターフェースカードにも対応させるようにする必要が確実にある。ただし、このような標準仕様ではないPCIインターフェースカードは、ブートプロセスでは基本入出力システム(BIOS)に認識されないため、OSを直接にハードディスクデータの保護用アーキテクチャにあるハードディスクドライブにインストールできない。
BIOS−厳密に言えばROM-BIOSは、読み取り専用メモリ基本入出力システムの略称である。実際、それはコンピュータに固定化された一つのプログラムであり、コンピュータに対し最も低いレベルで直接なハードウェア制御を行う。正確に言えば、BIOSはハードウェアとソフトウェアプログラムの間の「コンバータ」、またはインターフェース(それ自身がプログラムであるけれども)とも言える。ハードウェアの即時的な要求を解決し、ソフトウェアがハードウェアに対する操作要求を具体的に実行することを担当するシステムである。
機能上、BIOSは3つの部分に分かれている、
1.セルフテストと初期プログラム。
2.ハードウェア割り込み処理。
3.プログラムのサービスリクエスト。
1.セルフテストと初期プログラム。
2.ハードウェア割り込み処理。
3.プログラムのサービスリクエスト。
セルフテストと初期プログラムは主にコンピュータの起動作業を担当し、3つの部分に大きく分かれている。第1の部分はコンピュータの電源が接続されたばかりの時点でハードウェアに対する測定に用いるものであり、パワーオンセルフテスト(POST)とも呼ばれる。この機能はコンピュータの状況が正常か否か、例えばメモリに故障がないか等を検査することである。第2の部分は初期化作業で、割り込みベクタの確立、レジスタの設置、周辺機器に対する初期化と測定等を含む。その中にかなり重要な部分はBIOS設定である。それは主にハードウェア設定に対するいくつかのパラメータで、コンピュータの起動時に、これらのパラメータは読み取られ、実際のハードウェア設定と比較される。不適合のものがある場合はシステムの起動に影響を及ぼしてしまう。
最後の部分はプログラムを導くこと。それはDOSまたは他のOSを導く機能である。。BIOSはまずフロッピー(登録商標)ディスクまたはハードディスクのブートセクタからブートレコードを読み取る。ブートレコードが検出されなかった場合は、モニタにブートデバイスが存在しないというメッセージを表示する。検出された場合、コンピュータの制御権はブートレコードに移行され、ブートレコードによりOSをコンピュータに導入する。その後、コンピュータが成功に起動できれば、BIOSがこの部分での役割も完了されたものとする。
起動時のセルフテスト(Power On Self Test,POST)において、コンピュータが電源に接続された後、システムはまずプログラムにより内部各機器に対して検査を行う。一般の場合、POSTの実行はCPU、640Kの基本メモリ、1M以上の拡張メモリ、ROM、メインボード、CMOSメモリ、パラレル-シリアルポート、ビデオカード、フロッピー(登録商標)ディスク/ハードディスクサブシステム並びにキーボードに対して測定を行う。このテストにおいて問題が検出された場合、システムはメッセージを表示するか、警告音でユーザーに提示する。また、コンピュータシステムには複数のBIOSファームウェアチップを含むこともできる。ブート用BIOS(主は基本ハードウェアユニットにアクセスするプログラムコードを含む。例:キーボードまたはフロッピー(登録商標)ディスクドライブ)のほかに、追加されたインターフェースカード(例:SCSIまたはUSBハードディスクインターフェースカード、もしくはネットワークカードやビデオカード)自らもBIOSを備え、既存ユニットのシステムBIOSプログラムコードの補足や取り替えるのために用いられる。
起動時にこれらのメモリにマッピングされた拡張読み取り専用メモリを検出するため、BIOSは物理メモリをスキャンし、0xC8000から0xF0000の2KBの境界において0x55 0xaaのシグネチャを検出する。その後にはビットが付けられ、拡張読み取り専用メモリの512ビットブロックが占めている実際のメモリスペースを表示する。続いてBIOSは直ちに拡張読み取り専用メモリに管理されるアドレスへジャンプし、BIOSのサービスを用いてユーザー設定インターフェースを提供し、割り込みベクタサービスを登録してこれを起動後のアプリケーションプログラムの使用に提供し、または診断データを表示する。
拡張された読み取り専用メモリでシステム起動の方式を変更したい(例えば、ネットワークまたはSCSIインターフェースカード等BIOSにドライバが存在しないものからの起動)場合は、BIOSブート規格(BBS)のプログラミングインターフェースを用いてその機能を登録することでこの変更を行えるようになる。この拡張読み取り専用メモリを一旦BBS APIsで登録を行った後、ユーザーはBIOSのユーザーインターフェースからこれら使用可能なブートメニューを選択できるようになる。BBSと互換性がある大部分のPC BIOSが、ユーザーのBIOSユーザーインターフェースへのアクセスを許可しない理由はここにある。アクセスするには、これらの拡張された読み取り専用メモリが完全に実行され、かつBBS APIを使用して自らを登録させた後始めて実行可能になる。
上述の追加したインターフェースカードをオペレーションシステム(OS)に制御されるようにするには、まずデバイスドライバ(device driver)、即ちドライバ(driver)と略称されるものをインストールしなければならない。デバイスドライバはコンピュータソフトウェア(computer software)とハードウェア(hardware)のインタラクティブなプログラムを許可する。これらのプログラムはハードウェア同士、またはハードウェアとソフトウェアが情報交換できるインターフェースを確立した。このインタフェースは、マザーボードのバス(bus)または他の情報交換サブシステム(sub system)によりハードウェアに連結し、ハードウェアデバイス(device)上のデータ交換を可能にした。
IDEインターフェースにとっては、コントローラはBIOSがPOSTプロセスを実行する時、ハードディスクデバイスの製造業者、機器番号、デバイスのタイプ等の情報をレスポンスし、OSによりハードディスクデバイスのI/Oポートアドレスまたはメモリ位置を適切な位置にリセットしなければならない。具体的に言えば、IDEインターフェースのチャネル0が使用されている時、ハードディスクデバイスは1F0H〜1F7H及び3F6HのI/Oポートアドレスを占有する。また、チャネル1が使用されている時は、170H〜177H及び376Hを占有することで、OSは始めてハードディスクデバイスを制御できるようになる。
しかし、周知のIDEインターフェースにあるPCIインターフェースカードはすべて標準のIDEインターフェースに属していない。そのため、BIOSまたはドライバから追加に提供されたコマンドで、上述のリセットプロセスを行わなければならない。このプロセスを行って始めて、OSがIDEインターフェースカードにあるPCIインターフェースカードに接続されたハードディスクデバイスを制御できる。更に、OSをハードディスクデータ保護用アーキテクチャ内のハードディスクデバイスにインストールできるようになり、この技術がもたらした利点を実感できるのである。
ただしこの方法では、OSに入る前にデバイスドライバで属するハードディスクデバイスを駆動しておかなければならないため、操作が簡単なWindows(登録商標) OSでこのデバイスドライバをインストールすることはできない。これは一般のユーザーにとって非常に困難かつ不便なことである。デバイスドライバのインストール手順を省略できるようにしなければ、周知のハードディスクデータ保護用技術は単に玄人レベルの技術に成り下がり、広範囲に渡る一般ユーザーの間での普及がうまくいかないことになる。
本発明の主な目的はハードディスクインターフェースを模擬した一種のインターフェースカードを提供することである。当該インターフェースカードにより、本来マザーボードに設置されたIDEインターフェースに関するユニット、インターフェースは改めてPCIインターフェースカードに設置される。これでマザーボードが本来支援しないタイプのハードディスクインターフェースを拡張するのである。
上述の目的により、本発明のハードディスクインターフェースを模擬したインターフェースカードは、IDE(PATA)インターフェースがないマザーボードに対し、デバイスドライバを追加インストールせずに模擬の方法によりIDEインターフェースを提供できる。このインターフェースカード内のコントローラは、バスインターフェースによりBIOSのクエリに応答し、電気的に接続しているハードディスクデバイスの製造業者、機器番号、デバイスのタイプをレスポンスする。これでマザーボード上のハードディスクコントロール部品を模擬し、マザーボードが本来支援しないタイプのハードディスクインターフェースを拡張するのである。
請求項1の発明は、マザーボード上の対応するインターフェーススロットに挿入するハードディスクインターフェースを模擬したインターフェースカードにおいて、該マザーボードは少なくとも基本入出力システム及び中央処理装置を含み、該インターフェースカードはハードディスクインターフェース、バスインターフェース及びコントローラを含み、 前記ハードディスクインターフェースはハードディスクデバイスに電気的に接続でき、 前記バスインターフェースは当該マザーボード上の対応する当該インターフェーススロットに挿入し、当該マザーボードのバスに電気的に接続でき、
前記コントローラは当該バスインターフェースを通してBIOSのクエリに応答し、電気的に接続する当該ハードディスクデバイスの製造業者、機器番号、デバイスのタイプ等をレスポンスし、当該マザーボード上にあるハードディスクコントロールユニットのように模擬し、これで当該マザーボードが本来支援しない当該タイプのハードディスクインターフェースを拡張することを特徴とするハードディスクインターフェースを模擬したインターフェースカードとしている。
請求項2の発明は、当該コントローラが当該ハードディスクデバイスのために、I/Oポート位置またはメモリ位置のリセットプログラムを実施することを特徴とする請求項1記載のハードディスクインターフェースを模擬したインターフェースカードとしている。
請求項3の発明は、当該ハードディスクインターフェースが平行ATAインターフェースである時、当該コントローラは当該ハードディスクインターフェースを通して当該ハードディスクデバイスに対する直接制御を実行することを特徴とする請求項1記載のハードディスクインターフェースを模擬したインターフェースカードとしている。
請求項4の発明は、当該ハードディスクインターフェースが平行SATAインターフェースである時、当該コントローラはIDE/SATAブリッジを経由し、当該ハードディスクインターフェースを通して当該ハードディスクデバイスに対する間接制御を実行することを特徴とする請求項1記載のハードディスクインターフェースを模擬したインターフェースカードとしている。
前記コントローラは当該バスインターフェースを通してBIOSのクエリに応答し、電気的に接続する当該ハードディスクデバイスの製造業者、機器番号、デバイスのタイプ等をレスポンスし、当該マザーボード上にあるハードディスクコントロールユニットのように模擬し、これで当該マザーボードが本来支援しない当該タイプのハードディスクインターフェースを拡張することを特徴とするハードディスクインターフェースを模擬したインターフェースカードとしている。
請求項2の発明は、当該コントローラが当該ハードディスクデバイスのために、I/Oポート位置またはメモリ位置のリセットプログラムを実施することを特徴とする請求項1記載のハードディスクインターフェースを模擬したインターフェースカードとしている。
請求項3の発明は、当該ハードディスクインターフェースが平行ATAインターフェースである時、当該コントローラは当該ハードディスクインターフェースを通して当該ハードディスクデバイスに対する直接制御を実行することを特徴とする請求項1記載のハードディスクインターフェースを模擬したインターフェースカードとしている。
請求項4の発明は、当該ハードディスクインターフェースが平行SATAインターフェースである時、当該コントローラはIDE/SATAブリッジを経由し、当該ハードディスクインターフェースを通して当該ハードディスクデバイスに対する間接制御を実行することを特徴とする請求項1記載のハードディスクインターフェースを模擬したインターフェースカードとしている。
本発明はハードディスクインターフェースを模擬した一種のインターフェースカードを提供することである。当該インターフェースカードにより、本来マザーボードに設置されたIDEインターフェースに関するユニット、インターフェースは改めてPCIインターフェースカードに設置される。これでマザーボードが本来支援しないタイプのハードディスクインターフェースを拡張するのである。
図1は本発明のマザーボードのハードウェアアーキテクチャの概略図である。図1のように、本発明のマザーボードのハードウェアアーキテクチャの中に、中央処理装置(CPU)10はホスト(host)バスによりホスト/PCIブリッジ12と電気的に接続され、また、ホスト/PCIブリッジ12の反対側にあるPCIバス2は標準PCIデバイス11、13、PCI/PCIブリッジ14、PCI/ISAブリッジ16と電気的に接続されている。PCI/PCIブリッジ14はPCIバス4、マザーボードにあるPCIインターフェーススロットに通してPCI標準デバイス17、並びに本発明のハードディスクインターフェースを模擬したインターフェースカード20及びそれに接続されているハードディスクデバイス19にと電気的に接続する。また、PCI/ISAブリッジ16はISAバス3に通してROM BIOS18と電気的に接続する。
図2は本発明のハードディスクインターフェースを模擬したインターフェースカードを表した第1実施例の概略図である。図2のように、本発明のハードディスクインターフェースを模擬したインターフェースカードは主に回路基板20aに設置されたIDEハードディスクインターフェース24a、24b、PCIバスインターフェース22、並びにコントローラ26を含む。IDEハードディスクインターフェース24a、24bは4台のハードディスクデバイスと電気的に接続できる。PCIバスインターフェース22は基板上の対応するインターフェーススロットに挿入することで、マザーボードのPCIバス4と電気的に接続できる。
マザーボードが本来支援しないタイプのハードディスクインターフェースを拡張し、同時にデバイスドライバのインストールの煩わしさ避けるため、本発明のハードディスクインターフェースを模擬したインターフェースカード20内のコントローラ26は、PCIバスインターフェース22を通じてBIOS18のクエリに応答し、電気的な接続を行う当該ハードディスクデバイスの製造業者、機器番号、デバイスのタイプなどの情報をレスポンスする。こうしてマザーボード上のハードディスクコントロールユニットのように模擬し、マザーボードが本来支援しないタイプのIDEハードディスクインターフェースを拡張するのである。
言い換えれば、本発明のハードディスクインターフェースを模擬したインターフェースカード20は主に、本来マザーボードに設置されたIDEインターフェースに関するコントローラ、ユニットを全て一枚のPCIインターフェースカードに統合し、それらをマザーボードに設置されているコントローラ、ユニットのように模擬している。これでBIOS18のクエリに応答し、ハードディスクデバイス19のI/Oポート位置またはメモリ位置のリセットプログラムを実行する。また、CPU10の制御の下で、OSに本発明のハードディスクインターフェースを模擬するインターフェースカード20が接続するハードディスクデバイス19を制御できるようにさせる。これによりOSをハードディスクデータ保護用アーキテクチャ(それを本発明のハードディスクインターフェースを模擬したインターフェースカード20に統合してもよい)のハードディスクデバイスにインストールし、この技術がもたらした利点を活用できるのである。それ以外にも、単一インターフェースで2台のハードディスクのサポートを支援するというIDEインターフェースの特性を生かし、ハードディスクデータの保護技術でフリースペースを制御できるようにさせる。特に注意する必要があるのは、ハードディスクデバイス19に書き込み、またはハードディスクデバイス19から読み出す必要がある情報またはデータがある場合は、コントローラ26は周知のネイティブPCIからIDEへの変換(native PCI to IDE)の技術を用いて処理しなければならない。
上述のコントローラ26はFPGA(Field Programmable Gate Array)の使用が選択できる。FPGAとは編集可能なユニットを含む半導体機器で、ユーザーにエンコードさせることができるロジックゲートである。今のハードウェア記述言語(VerilogまたはVHDL)で完成された回路設計は、簡単な合成と配置により即座にFPGAに焼き込んで測定を行うことができるため、現代におけるIC設計検証技術の主流になっている。これらの編集可能なユニットは、基本的なロジックゲート回路(例:AND、OR、XOR、NOT)または更に複雑な複合機能(例:デコーダまたは数学方程式)の実現に用いられる。大多数のFPGAの中では、これらの編集可能なユニットにも記録素子(例:Flip−flop、フリップフロップ回路)または他の更に完全なメモリチャンクを含む。
また、上述のハードディスクインターフェース24a、24bは、平行ATA(Parallel ATA,PATA)インターフェースのほかにも、平行SATA(Serial ATA,SATA)インターフェースであっても良い。
図3は本発明のハードディスクインターフェースを模擬したインターフェースカードの第2実施例を表した概略図である。図3のように、本発明のハードディスクインターフェースを模擬したインターフェースカードは主に、回路基板20aに設置されたIDEハードディスクインターフェース24a 、24b、PCIバスインターフェース22、並びにコントローラ26を含む。ただし、コントローラ26とSATAハードディスクインターフェース30a、30bの間にはIDE/SATAブリッジ28が追加設置される。これでコントローラ26はIDE/SATAブリッジ28を経由し、ハードディスクインターフェース30a、30bを通してハードディスクデバイスに対する制御操作を行うのである。
1 ホストバス
2、4 PCIバス
3 ISAバス
10 中央処理装置(CPU)
12 ホスト/PCIブリッジ
11、13、17 標準PCIデバイス
14 PCI/PCIブリッジ
16 PCI/ISAブリッジ
18 BIOS
19 ハードディスクデバイス
20 ハードディスクインターフェースを模擬したインターフェースカード
20a 回路基板
22 PCIバスインターフェース
24a、24b IDEハードディスクインターフェース
26 コントローラ
28 IDE/SATAブリッジ
2、4 PCIバス
3 ISAバス
10 中央処理装置(CPU)
12 ホスト/PCIブリッジ
11、13、17 標準PCIデバイス
14 PCI/PCIブリッジ
16 PCI/ISAブリッジ
18 BIOS
19 ハードディスクデバイス
20 ハードディスクインターフェースを模擬したインターフェースカード
20a 回路基板
22 PCIバスインターフェース
24a、24b IDEハードディスクインターフェース
26 コントローラ
28 IDE/SATAブリッジ
Claims (4)
- マザーボード上の対応するインターフェーススロットに挿入するハードディスクインターフェースを模擬したインターフェースカードにおいて、該マザーボードは少なくとも基本入出力システム及び中央処理装置を含み、該インターフェースカードはハードディスクインターフェース、バスインターフェース及びコントローラを含み、
前記ハードディスクインターフェースはハードディスクデバイスに電気的に接続でき、 前記バスインターフェースは当該マザーボード上の対応する当該インターフェーススロットに挿入し、当該マザーボードのバスに電気的に接続でき、
前記コントローラは当該バスインターフェースを通してBIOSのクエリに応答し、電気的に接続する当該ハードディスクデバイスの製造業者、機器番号、デバイスのタイプ等をレスポンスし、当該マザーボード上にあるハードディスクコントロールユニットのように模擬し、これで当該マザーボードが本来支援しない当該タイプのハードディスクインターフェースを拡張することを特徴とするハードディスクインターフェースを模擬したインターフェースカード。 - 当該コントローラが当該ハードディスクデバイスのために、I/Oポート位置またはメモリ位置のリセットプログラムを実施することを特徴とする請求項1記載のハードディスクインターフェースを模擬したインターフェースカード。
- 当該ハードディスクインターフェースが平行ATAインターフェースである時、当該コントローラは当該ハードディスクインターフェースを通して当該ハードディスクデバイスに対する直接制御を実行することを特徴とする請求項1記載のハードディスクインターフェースを模擬したインターフェースカード。
- 当該ハードディスクインターフェースが平行SATAインターフェースである時、当該コントローラはIDE/SATAブリッジを経由し、当該ハードディスクインターフェースを通して当該ハードディスクデバイスに対する間接制御を実行することを特徴とする請求項1記載のハードディスクインターフェースを模擬したインターフェースカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007122507A JP2008276691A (ja) | 2007-05-07 | 2007-05-07 | ハードディスクインターフェースを模擬したインターフェースカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007122507A JP2008276691A (ja) | 2007-05-07 | 2007-05-07 | ハードディスクインターフェースを模擬したインターフェースカード |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008276691A true JP2008276691A (ja) | 2008-11-13 |
Family
ID=40054540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007122507A Pending JP2008276691A (ja) | 2007-05-07 | 2007-05-07 | ハードディスクインターフェースを模擬したインターフェースカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008276691A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010191912A (ja) * | 2009-02-20 | 2010-09-02 | Nec Computertechno Ltd | ディスク装置実装方式、方法及びディスク装置実装用アダプタ |
US20100332707A1 (en) * | 2009-06-30 | 2010-12-30 | Sarathy Jayakumar | Bi-directional handshake for advanced reliabilty availability and serviceability |
CN113646804A (zh) * | 2019-03-28 | 2021-11-12 | 株式会社电装 | 物体检测装置 |
CN117076217A (zh) * | 2023-08-17 | 2023-11-17 | 合芯科技(苏州)有限公司 | 一种模拟硬盘测试的治具及使用方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10116246A (ja) * | 1996-07-19 | 1998-05-06 | Compaq Computer Corp | バス上のアドレスの絶対的及び減算的デコード装置及び方法 |
JP2003510683A (ja) * | 1999-09-22 | 2003-03-18 | ネットセル コーポレイション | Ataエミュレーション・ホストインターフェイスを備える、raid記憶装置コントローラーおよび方法。 |
JP2005078514A (ja) * | 2003-09-02 | 2005-03-24 | Toshiba Corp | シリアルataインタフェースを持つ電子機器及びシリアルataバスのパワーセーブ方法 |
JP2005518603A (ja) * | 2002-02-25 | 2005-06-23 | ゾラン・コーポレーション | リモートos実行可能なコンピュータシステム |
-
2007
- 2007-05-07 JP JP2007122507A patent/JP2008276691A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10116246A (ja) * | 1996-07-19 | 1998-05-06 | Compaq Computer Corp | バス上のアドレスの絶対的及び減算的デコード装置及び方法 |
JP2003510683A (ja) * | 1999-09-22 | 2003-03-18 | ネットセル コーポレイション | Ataエミュレーション・ホストインターフェイスを備える、raid記憶装置コントローラーおよび方法。 |
JP2005518603A (ja) * | 2002-02-25 | 2005-06-23 | ゾラン・コーポレーション | リモートos実行可能なコンピュータシステム |
JP2005078514A (ja) * | 2003-09-02 | 2005-03-24 | Toshiba Corp | シリアルataインタフェースを持つ電子機器及びシリアルataバスのパワーセーブ方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010191912A (ja) * | 2009-02-20 | 2010-09-02 | Nec Computertechno Ltd | ディスク装置実装方式、方法及びディスク装置実装用アダプタ |
US20100332707A1 (en) * | 2009-06-30 | 2010-12-30 | Sarathy Jayakumar | Bi-directional handshake for advanced reliabilty availability and serviceability |
US8402186B2 (en) * | 2009-06-30 | 2013-03-19 | Intel Corporation | Bi-directional handshake for advanced reliabilty availability and serviceability |
CN113646804A (zh) * | 2019-03-28 | 2021-11-12 | 株式会社电装 | 物体检测装置 |
CN117076217A (zh) * | 2023-08-17 | 2023-11-17 | 合芯科技(苏州)有限公司 | 一种模拟硬盘测试的治具及使用方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU2011279939B2 (en) | Providing platform independent memory logic | |
US7987438B2 (en) | Structure for initializing expansion adapters installed in a computer system having similar expansion adapters | |
TWI503673B (zh) | 電腦系統、初始化電腦系統之方法及電腦程式產品 | |
US10481916B2 (en) | Computer device and memory startup method of computer device | |
JP4510359B2 (ja) | 多機能半導体記憶装置、及びホスト・コンピュータを起動させる方法 | |
US20180267920A1 (en) | Expansion component | |
US9395919B1 (en) | Memory configuration operations for a computing device | |
US9423958B2 (en) | System and method for managing expansion read-only memory and management host thereof | |
US20080288766A1 (en) | Information processing apparatus and method for abortting legacy emulation process | |
JP6622512B2 (ja) | 仮想ディバイスを有するディバイスとその動作方法 | |
KR100928757B1 (ko) | 사설 운용들을 통해 액세스되는 제어 레지스터들을 위한시스템 및 방법 | |
US20080294421A1 (en) | Hard Disk Drive Adapter For Emulating Hard Disk Drive Interface | |
JP2008276691A (ja) | ハードディスクインターフェースを模擬したインターフェースカード | |
KR20180023784A (ko) | 사전 부팅 환경에서 raid 볼륨에 접근하는 데이터 저장 시스템 및 방법 | |
US9361123B2 (en) | Boot from logical volume spanning plurality of PCI devices | |
US11295000B1 (en) | Static configuration of accelerator card security modes | |
CN101295226A (zh) | 模拟硬盘接口的适配卡 | |
US6970986B1 (en) | Software based system and method for I/O chip hiding of processor based controllers from operating system | |
JP6838410B2 (ja) | 情報処理装置、情報処理方法および情報処理プログラム | |
JP5343489B2 (ja) | コンピュータシステム、およびレガシーアプリケーション実行方法、およびプログラム | |
CN117827304A (zh) | 设备可执行固件的加载方法、装置、存储介质及电子设备 | |
CN104142842B (zh) | CedarTrail平台支持UCDOS的方法 | |
CN115602240A (zh) | 计算机可读取存储介质和固态硬盘装置的调试方法及装置 | |
US20110050715A1 (en) | Method of remapping memory | |
TW200841181A (en) | Interface card of virtual hard drive interface |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110727 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120207 |