JP2008276179A - マスク設計方法 - Google Patents

マスク設計方法 Download PDF

Info

Publication number
JP2008276179A
JP2008276179A JP2007319788A JP2007319788A JP2008276179A JP 2008276179 A JP2008276179 A JP 2008276179A JP 2007319788 A JP2007319788 A JP 2007319788A JP 2007319788 A JP2007319788 A JP 2007319788A JP 2008276179 A JP2008276179 A JP 2008276179A
Authority
JP
Japan
Prior art keywords
pattern
dummy
forming
mother
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007319788A
Other languages
English (en)
Inventor
Sang Hee Lee
ヒー リー、サン
Gab Hwan Cho
ワン チョ、ガプ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020070042467A external-priority patent/KR100849359B1/ko
Priority claimed from KR1020070056673A external-priority patent/KR100894393B1/ko
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of JP2008276179A publication Critical patent/JP2008276179A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】パターンの均一性を確保することができるマスクの設計方法を提供する。
【解決手段】実施例によるマスク設計方法は、第１メインパターンが形成されたセルを形成する段階と、メインチップ内に第２メインパターンを形成する段階と、前記メインチップ内に前記セルを挿入する段階と、前記第１メインパターンと前記第２メインパターンを基準にダミーパターン禁止領域を形成する段階と、前記セルが挿入されたメインチップの全体領域にダミーパターンを形成する段階と、及び前記ダミーパターン禁止領域と重なるダミーパターンをとり除く段階と、を含むことを特徴とする。
【選択図】図２Ａ

Description

本発明は、マスクの設計方法に関する。
半導体素子は、一般に多層構造をなし、このような多層構造の各層はスパッタリング、化学気相蒸着などの方法によって形成されて、リソグラフィ工程を経ってパターニングされる。
ところが、半導体素子の基板上でのパターンの大きさ、パターン密度などの差によって多くの問題が発生する場合があって、ダミーパターン(Dummy Pattern)をメインパターン(Main Pattern)と共に形成する技術が発展して来た。
図１Ａないし図１Ｃは、従来技術によるマスク設計方法の概念図である。
従来技術によると、図１Ａのようにまず、メインチップ５０内に挿入されるセル１０がまず形成される。すなわち、セル１０を基準にセルのメインパターン２とセルのダミーパターン４が形成される。
以後、図１Ｂのように前記セルのメインパターン２とセルのダミーパターン４が形成されたセル１０をメインチップ５０に挿入する。メインチップ５０にはチップのメインパターン３０、４０が存在する。
一方、場合によって図１Ｂのようにメインチップ５０内で回転(rotation)されたセル２０を挿入することができる。
ところが、回転(rotation)されたセル２０が挿入される場合にメインチップのメインパターン４０と回転(rotation)されたセル２０のダミーパターン４aとの間の距離Ｓが半導体製造工程のパターンの間の最小間隔(Minimum Spacing)未満の場合が発生することがある。
この時には、図１Ｃのように、最小間隔(Minimum Spacing)未満の距離に存在する回転(rotation)されたセル２０のダミーパターン４aは除去される問題が発生して最初セル１０で設計されたダミーパターンとは違う形態でダミーパターンが形成される問題が発生する。
また、従来技術による場合回転されたセル２０などでダミーパターンが予測とは違い除去されることで、最初ダミーパターンの設計とは違うパターンが形成されることでパターン間の均一性を得ることができない問題がある。
本発明は、パターンの均一性を確保することができるマスクの設計方法を提供する。また、本発明は、パターンの密度を高めることができるマスクの設計方法を提供する。また、本発明は、新しい形態の模様を有したダミーパターン(Dummy Pattern)のマスクの設計方法を提供する。また、本発明は、設計工程及び製造工程を単純化することができるマスクの設計方法を提供する。
実施例によるマスク設計方法は、第１メインパターンが形成されたセルを形成する段階と、メインチップ内に第２メインパターンを形成する段階と、前記メインチップ内に前記セルを挿入する段階と、前記第１メインパターンと前記第２メインパターンを基準にダミーパターン禁止領域を形成する段階と、前記セルが挿入されたメインチップの全体領域にダミーパターンを形成する段階と、及び前記ダミーパターン禁止領域と重なるダミーパターンをとり除く段階と、を含むことを特徴とする。
また、実施例によるマスクの設計方法は、基板上にメインパターンを形成する段階と、及び前記メインパターンが形成された領域以外の領域に同じ大きさを有する複数のダミーパターンを形成する段階と、を含むことを特徴とする。
以下、実施例によるイメージセンサー及びその製造方法を添付された図面を参照して説明する。
実施例の説明において、各層の“上/下(on/under)”に形成されるものとして記載する場合において、上/下(on/under)は直接(directly)に、または他の層を介して(indirectly)形成されることをすべて含む。
(第１実施例)
以下、実施例を添付された図面を参照して詳しく説明する。
以下の実施例の説明において製造工程の順序は、一例に過ぎず、多様な方法の組み合せによって進行される工程は本願請求項の権利範囲に属する。
図２Ａないし図２Ｄ、図３及び図４は、実施例によるマスクの設計方法の概念図である。
まず、図２Ａのように第１メインパターン２１２が形成されたセル２１０を形成する。
前記セル２１０には第１メインパターン２１２が形成されることができ、従来技術と違いダミーパターンが形成されない。
前記セル２１０に形成される第１メインパターン２１２は、アクティブレイヤーパターン、ポリレイヤーパターン、メタルレイヤーパターン、コンタクトパターンなどであることができる。実施例では第１メインパターン２１２がアクティブレイヤーパターンの場合で説明するが、これに限定されるものではない。
次に、図２Ｂのようにメインチップ２００内に第２メインパターン１１０を形成する。前記第２メインパターン１１０はアクティブレイヤーパターン、ポリレイヤーパターン、メタルレイヤーパターン、コンタクトパターンなどであることができる。
この時、前記第１メインパターン２１２が形成されたセル２１０を形成する工程と前記メインチップ２００内に第２メインパターン１１０を形成する工程の順序は固定されたものではない。例えば、前記メインチップ２００内に第２メインパターン１１０を形成する工程後に第１メインパターン２１２が形成されたセル２１０を形成する工程を進行することもできる。
次に、図２Ｃのように前記メインチップ２００内に前記第１メインパターン２１２が形成されたセル２１０を挿入する。この時、場合によって図２Ｃのようにメインチップ２００内で回転(rotation)されたセル２２０が挿入されることができる。前記回転されたセル２２０の第１メインパターン２２２は、前記メインチップ２００の第２メインパターン１１０と半導体製造工程のパターンの間の最小間隔(Minimum Spacing)以上で挿入される。
次に、図２Ｄのように前記第１メインパターン２１２、２２２と前記第２メインパターン１１０を基準にダミーパターン禁止領域２５０を形成する。
例えば、前記第１メインパターン２１２、２２２と前記第２メインパターン１１０をすこし拡張してダミーパターン禁止領域を形成することができる。例えば、前記第１メインパターン２１２、２２２と前記第２メインパターン１１０を約１．０１ないし３．０倍の大きさで拡大することができる。実施例では第１メインパターン２１２、２２２と前記第２メインパターン１１０の約１．５倍の大きさで拡大したが、これに限定されるものではない。
この時、ダミーパターン禁止領域２５０を形成する理由は、ダミーパターン１００と第１メインパターン２１２、２２２、第２メインパターン１１０が非常に隣接された部分ではダミーパターン１００をとり除くためである。
次に、図３のように前記第１メインパターン２１２が形成されたセル２１０が挿入されたメインチップ２００の全体領域にダミーパターン１００を形成する。
この時、前記メインチップ２００の全体外郭から前記ダミーパターン１００の幅の約６０倍以内の距離Ｓを置いて縮小された領域に前記第１メインパターン２１２、前記第２メインパターン１１０とは構わずにダミーパターン１００を全体的に形成することで、ダミーパターン１００がメインチップ２００の外郭境界線から離脱されて形成されることを防止することができる。
この時、図３のように前記ダミーパターン禁止領域２５０と重なるダミーパターン１００aが現われるようになる。
次に、図４のように前記ダミーパターン禁止領域２５０と重なるダミーパターン１００aをとり除くことで実施例によるマスク設計方法を完成する。
以後、図５のように前記実施例によるマスク設計方法によって設計されたマスクを利用して基板５００上にパターンを形成することができる。
図５は、前記実施例に完成された図４のマスクを利用して製造された半導体素子のＩ−Ｉ線による断面図である。
すなわち、基板５００上に実施例に完成されたマスクを利用してダミーパターン１００と第１メインパターン２１２、２２２、第２メインパターン１１０を形成することができる。この時、実施例に完成されたマスクを利用してダミーパターン１００と第１メインパターン２１２、２２２、第２メインパターン１１０を同時に形成することで、設計の簡略化、設計工程のデータ負担の減縮、半導体製造工程の迅速、正確性を高めることができる。
以後、前記ダミーパターン１００と第１メインパターン２１２、２２２、第２メインパターン１１０が形成された基板５００上に層間絶縁層４００をさらに形成することができる。
以上で説明した実施例によると同じ模様と同じ大きさを有したダミーパターンを形成することでパターンの均一性をなすことができる。
また、実施例によると模様と大きさが同じダミーパターンを採用することでダミーパターンを設計のためのデータ負担を最小限にすることができる効果がある。
また、実施例によるとパターンの均一性確保によって各パターンのＣＤ(Critical Diameter)の一定化を得ることができる。
また、実施例によると同じ模様の同じ大きさを有する新しい形態の模様を有したダミーパターンが形成された半導体素子を提供することができる。
また、実施例は、同じ模様と同じ大きさを有する新しい形態の模様を有したダミーパターンによって設計工程及び製造工程を単純化することができるダミーパターンを含む半導体素子を提供することができる。
以下、実施例の特徴中の一つであるダミーパターン１００に対して詳しく説明する。
図６は、実施例でのダミーパターン１００の拡大平面図である。
実施例でダミーパターン１００は、第１距離(spacing)Ａを置いて形成された複数の第１ダミーパターン１２２を含む第１群のダミーパターン１２０及び前記第１距離Ａを置いて形成された複数の第２ダミーパターン１３２を含んで、前記第１距離Ａより長い第２距離Ｂを置いて前記第１群のダミーパターン１２０の一側に形成された第２群のダミーパターン１３０を含むことができる。
前記第１ダミーパターン１２２の間の第１距離Ａは半導体製造工程上パターンの間の最小間隔(Minimum Spacing)以上の距離であってもよい。
実施例で前記第１群のダミーパターン１２０と前記第２群のダミーパターン１３０は、アクティブレイヤー(Active layer)パターン、メタルパターン(Metal pattern)、ポリレイヤー(Poly Layer)パターンなどのように同じ機能をするレイヤー(layer)パターンであってもよい。
例えば、前記第１ダミーパターン１２２及び前記第２ダミーパターン１３２はアクティブレイヤー(Active layer)パターンであることができるが、これに限定されるものではない。
実施例で前記第１ダミーパターン１２２は、２n個(但し、nは１以上の整数)で形成されることができる。
例えば、前記第１ダミーパターン１２２は、２個で形成されることができるが、これに限定されるものではない。
実施例で前記第１ダミーパターン１２２と前記第２ダミーパターン１３２は、同じ模様、例えば正四角形で形成されることができるが、これに限定されるものではない。
また、実施例で前記第１ダミーパターン１２２と前記第２ダミーパターン１３２は、同じ模様を有することができる。前記ダミーパターンが同じ模様を有することで、ダミーパターンのデザインと半導体製造工程の迅速正確性をはかることができるし、ひいてはパターンの均一性とパターン密度の極大化をはかることができる。
また、実施例で前記第１ダミーパターン１２２と前記第２ダミーパターン１３２とは、同じ大きさを有することができる。前記ダミーパターンが同じ模様に同じ大きさを有する場合ダミーパターンのデザインと半導体製造工程の迅速正確性をはかることができるし、ひいてはパターンの均一性とパターン密度の極大化をはかることができる。
また、実施例で前記第１ダミーパターン１２２は多角形であることができる。
例えば、前記第１ダミーパターン１２２は正四角形であることができるが、これに限定されるものではない。
前記第１ダミーパターン１２２は、正四角形である場合には前記第１距離Ａが前記第１ダミーパターン１２２の幅(With)Ｘの１/１６ないし３/４になることでパターンの密度を高めることができる。
例えば、前記第１ダミーパターン１２２の間の第１距離Ａが前記第１ダミーパターン１２２の幅(With)Ｘの１/２であることができるが、これに限定されるものではない。
前記第１ダミーパターン１２２の幅(With)Ｘは、半導体製造工程上パターンの最小線幅(Minimum Width)または最小大きさ(Minimum Width)以上であってもよい。
また、実施例で前記第２距離Ｂは、前記第１距離Ａと違うことができる。勿論、前記第２距離Ｂが前記第１距離Ａと同じであってもよい。
実施例で前記第２距離Ｂは、前記第１距離Ａと違う場合前記第２距離Ｂは前記第１距離Ａより遠いか、または近くてもよい。
例えば、前記第２距離Ｂが前記第１距離Ａより遠い場合、前記第２距離Ｂは前記第１距離Ａの１倍ないし１０倍になることができる。例えば、前記第２距離Ｂは前記第１距離Ａの３倍であることができるが、これに限定されるものではない。
このような実施例で、新しい形態のダミーパターン１００によってパターンの均一性をなすことができる。
また、実施例でダミーパターン１００には、前記第１群のダミーパターン１２０及び第２群のダミーパターン１３０と共に第３のダミーパターン(図示せず)が共に形成されていてもよい。
図７は実施例で、ダミーパターン１００の設計方法で使用される母ダミーパターンの平面図である。
図８Ａないし図８Ｉは、実施例におけるダミーパターン１００の設計方法の概念図である。
まず、図７のように実施例のダミーパターン１００設計方法は、第２距離(spacing)Ｂを維持しながら複数の母ダミーパターン１２１を形成する。前記母ダミーパターン１２１はアクティブレイヤーパターン、ポリレイヤーパターン、メタルパターン、コンタクトレイヤーパターンなどであってもよい。
前記第２距離Ｂは、半導体製造工程上パターンの間の最小間隔(Minimum Spacing)以上の距離であってもよい。
実施例で前記母ダミーパターン１２１をアクティブレイヤーパターンで例にして説明するが、これに限定されるものではない。
次に、図８Ａないし図８Ｉのように前記母ダミーパターン１２１を分割して前記第２距離Ｂより短い第１距離Ａを有した複数の子ダミーパターン１２２を形成する。
前記第１ダミーパターン１２２の間の第１距離Ａは半導体製造工程上パターンの間の最小間隔(Minimum Spacing)以上の距離であってもよい。
まず、図８Ａ及び図８Ｂのように第３距離Ｃの幅と高さを有した母ダミーパターン１２１を前記第１距離Ａと同じ幅と高さの第３パターン１２４で縮小する。
次に、図８Ｃのように前記第３パターン１２４を水平方向の幅は固定して、前記母ダミーパターン１２１の幅Ｃである第３距離Ｃの高さに垂直拡張して第４パターン１２５を形成する。
例えば、前記第３パターン１２４に対して水平には固定するが、垂直で前記母ダミーパターン１２１の幅Ｃになるまで垂直に拡張して第４パターン１２５を形成することができる。
次に、図８Ｄのように前記第３パターン１２４を垂直方向の高さは固定して、前記母ダミーパターン１２１の幅Ｃである第３距離Ｃに水平拡張して第５パターン１２６を形成する。
例えば、前記第３パターン１２４に対して垂直には固定するが、水平に前記母ダミーパターン１２１の幅Ｃになるまで水平に拡張して第５パターン１２６を形成することができる。
この時、前記第４パターン１２５及び第５パターン１２６を形成する順序は固定されたものではなくて、第５パターン１２６を先ず形成した後に第４パターン１２５を形成することもできる。
次に、図８Ｅのように前記第４パターン１２５と前記第５パターン１２６を合成して第６パターン１２７を形成する。
この時、前記第６パターン１２７を形成する場合に前記第４パターン１２５と前記第５パターン１２６を論理和して第６パターン１２７を形成することができる。すなわち、前記第４パターン１２５と前記第５パターン１２６がいずれか一つでも存在する領域にはパターンが存在するようにする。
次に、前記第６パターン１２７が前記母ダミーパターン１２１と重なる部分(interact)をとり除いて前記複数の子ダミーパターン１２２を形成する。
例えば、図８Ｆのように前記第６パターン１２７を前記母ダミーパターン１２１と重なる。次に、図８Ｇのように前記第６パターン１２７が前記母ダミーパターン１２１と重なる部分(オーバーラップされる部分)をとり除いて複数の子ダミーパターン１２２を形成することができる。
また、実施例の他の方法としては、図８Ｈ及び図８Ｉのように前記第４パターン１２５と前記第５パターン１２６が前記母ダミーパターン１２１と重なる部分(interact)をとり除いて前記複数の子ダミーパターン１２２を形成することもできる。
例えば、図８Ｈのように、図８Ｃの前記第４パターン１２５と前記母ダミーパターン１２１が重なる部分(interact)をとり除いてＰパターン１２９を形成する。
以後、図８Ｉのように、図８Ｄの前記第５パターン１２６と前記母ダミーパターン１２１が重なる部分(interact)をとり除いてＱパターン１２８を形成する。
以後、前記Ｐパターン１２９と前記Ｑパターン１２８を合成して複数の子ダミーパターン１２２を形成することもできる。
この時、前記Ｐパターン１２９と前記Ｑパターン１２８を合成する時に論理積によって合成することでＰパターン１２９と前記Ｑパターン１２８で共通に存在する領域のみにパターンが形成されるようにして複数の子ダミーパターン１２２を形成することができる。
その次に、図９Ａないし図９Ｇは実施例でダミーパターン１００の設計方法のまた他の概念図である。
まず、図９Ａ及び図９Ｂのように第３距離Ｃの幅と高さを有した母ダミーパターン１３１に対して前記母ダミーパターン１３１の水平方向の幅Ｃは固定して、前記第１距離Ａと同じ幅Ａの第７パターン１３５で垂直縮小する。
次に、図９Ｃのように前記第７パターン１３５と前記母ダミーパターン１３１と重なる部分(interact)をとり除いて第９パターン１３６を形成する。
次に、図９Ｄのように前記母ダミーパターン１３１の垂直方向の高さは固定して、前記第１距離Ａと同じ幅の第８パターン１３７で縮小する。
次に、図９Ｅのように前記第８パターン１３７と前記母ダミーパターン１３１と重なる部分(interact)をとり除いて第１０パターン１３８を形成する。
この時、前記第９パターン１３６及び前記第１０パターン１３８を形成する順序は固定されたものではなくて、前記第１０パターン１３８を形成した後、第９パターン１３６を形成することもできる。
次に、図９Ｆのように前記第９パターン１３６と前記第１０パターン１３８を合成して複数の子ダミーパターン１３２を形成する。
この時、前記第９パターン１３６と前記第１０パターン１３８を合成する時に論理積によって合成することで、第９パターン１３６と前記第１０パターン１３８で共通に存在する領域のみにパターンが形成されるようにして複数の子ダミーパターン１３２を形成することができる。
また、実施例は図９Ｇのように前記第７パターン１３５と前記第８パターン１３７が前記母ダミーパターン１３１と重なる部分(interact)をとり除いて前記複数の子ダミーパターン１３２を形成することもできる。
例えば、図９Ｇのように前記第７パターン１３５と前記第８パターン１３７を論理和で合成してＲパターン１３９を形成して、前記Ｒパターン１３９と前記母ダミーパターン１３１と重なる部分(interact)をとり除いて、前記複数の子ダミーパターン１３２を形成することもできる。
図１０は、他の実施例に係る半導体素子４０１である。
実施例による半導体素子４０１は第１距離(spacing)Ａを置いて形成された複数の第１ダミーパターン４２２を含む第１群のダミーパターン４２０と、前記第１距離Ａを置いて形成された複数の第２ダミーパターン４３２を含んで、前記第１距離Ａより長い第２距離Ｂを置いて前記第１群のダミーパターン４２０の一側に形成された第２群のダミーパターン４３０を含むことができる。
実施例は、図１０のように前記第１群のダミーパターン４２０と前記第２群のダミーパターン４３０との間に形成された第３ダミーパターン４５０をさらに含むことができる。
前記第１群のダミーパターン４２０、前記第２群のダミーパターン４３０と前記第３ダミーパターン４５０との間の距離Ｄは最小線幅以上であることがある。
実施例は、前記実施例の半導体素子及びマスクの技術的な特徴を採用することができる。
実施例による半導体素子４０１は、前記第１群のダミーパターン４２０及び第２群のダミーパターン４３０と共に第３ダミーパターン４５０及びメインパターン(図示せず)が共に形成されていることができる。
このように同じ模様と大きさを有したダミーパターンとメインパターンを同時に形成することで、データ量の減縮と半導体製造工程の迅速及び正確性を向上させることができる。
前記第１ダミーパターン４２２の間の第１距離Ａは半導体製造工程上パターンの間の最小間隔(Minimum Spacing)以上の距離であることができる。
実施例で前記第１群のダミーパターン４２０と前記第２群のダミーパターン４３０はアクティブレイヤー(Active layer)パターン、メタルパターン(Metal pattern)、ポリレイヤー(Poly Layer)パターンなどのように同じ機能をするレイヤー(layer)パターンであることができる。
例えば、前記第１ダミーパターン４２２及び前記第２ダミーパターン４３２はアクティブレイヤー(Active layer)パターンであることができるが、これに限定されるものではない。
また、前記第３ダミーパターン４５０はポリレイヤー(Poly layer)パターンであることがある。
実施例で、前記第１ダミーパターン４２２は２n個(但し、nは１以上の整数)で形成されることができる。例えば、前記第１ダミーパターン４２２は４個で形成されることができるが、これに限定されるものではない。
実施例で、前記第１ダミーパターン４２２と前記第２ダミーパターン４３２は同じ模様、例えば正四角形で形成されることができるが、これに限定されるものではない。
また、実施例で前記第１ダミーパターン４２２と前記第２ダミーパターン４３２は同じ模様を有することができる。前記ダミーパターンが同じ模様を有することでダミーパターンのデザインと半導体製造工程の迅速正確性をはかることができるし、ひいてはパターンの均一性とパターン密度の極大化をはかることができる。
また、実施例で前記第１ダミーパターン４２２と前記第２ダミーパターン４３２は同じ大きさを有することができる。前記ダミーパターンが同じ模様に同じ大きさを有する場合ダミーパターンのデザインと半導体製造工程の迅速正確性をはかることができるし、ひいてはパターンの均一性とパターン密度の極大化をはかることができる。
また、実施例で前記第１ダミーパターン４２２は多角形であることができる。例えば、前記第１ダミーパターン４２２は正四角形であることができるが、これに限定されるものではない。
前記第１ダミーパターン４２２は正四角形である場合には、前記第１距離Ａが前記第１ダミーパターン４２２の幅(With)の１/１６ないし３/４になることでパターンの密度を高めることができる。例えば、前記第１ダミーパターン４２２の間の第１距離Ａが前記第１ダミーパターン４２２の幅の１/２であることができるが、これに限定されるものではない。
前記第１ダミーパターン１２２の幅(With)は、半導体製造工程上パターンの最小線幅(Minimum Width)または最小大きさ(Minimum Width)以上であってもよい。
また、実施例で前記第２距離Ｂは、前記第１距離Ａと違うことができる。勿論、前記第２距離Ｂが前記第１距離Ａと同じであってもよい。
実施例で前記第２距離Ｂは、前記第１距離Ａと違う場合前記第２距離Ｂは前記第１距離Ａより遠いか、または近くてもよい。
例えば、前記第２距離Ｂが前記第１距離Ａより遠い場合、前記第２距離Ｂは前記第１距離Ａの１倍ないし１０倍になることができる。例えば、前記第２距離Ｂは前記第１距離Ａの３倍であってもよいが、これに限定されるものではない。
次に、図１１は半導体素子の他の実施例６００の平面図であり、図１２Ａないし図１２Ｃは図１１の実施例６００による半導体素子の製造工程図である。
図１１に示す実施例６００は第１距離(spacing)Ａを置いて形成された複数の第１ダミーパターン６２２と前記第１ダミーパターン６２２から第５距離Ｅに形成された第５ダミーパターン６２５を含む第１群のダミーパターン６２０及び第１距離Ａを置いて形成された複数の第２ダミーパターン６３２と前記第２ダミーパターン６３２から第５距離Ｅに形成された第６ダミーパターン６３５を含みながら、前記第１群のダミーパターン６２０から第２距離Ｂに形成された第２群のダミーパターン６３０を含むことを特徴とする。
図１１は、第１群のダミーパターン６２０と前記第２群のダミーパターン６３０がそれぞれ４個ずつ形成された例であり、実施例がこれに限定されるものではない。
実施例は、第１群のダミーパターン６２０を構成するダミーパターンがお互いに違う距離に位置した点に特徴がある。これは第２群のダミーパターン６３０も同じである。
すなわち、実施例で第１群のダミーパターン６２０は、第１距離(spacing)Ａを置いて形成された複数の第１ダミーパターン６２２と前記第１ダミーパターン６２２から第５距離Ｅに形成された第５ダミーパターン６２５を含むことができる。
前記第１ダミーパターン１２２の間の第１距離Ａと第１ダミーパターン６２２から第５距離Ｅは半導体製造工程上パターンの間の最小間隔(Minimum Spacing)以上の距離であることができる。
この時、実施例で前記第１距離Ａが前記第５距離Ｅに比べて長いことができるが、これに限定されるものではない。すなわち、前記第１距離Ａが前記第５距離Ｅに比べて短いこともある。
実施例は、前記図１ないし図１０に示す実施例の技術的な特徴を採用することができる。
すなわち、実施例で前記第１群のダミーパターン６２０と前記第２群のダミーパターン６３０は、アクティブレイヤー(Active layer)パターン、メタルパターン(Metal pattern)、ポリレイヤー(Poly Layer)パターンなどのように同じ機能をするレイヤー(layer)パターンであってもよい。
実施例で前記第１ダミーパターン１２２は、２n個(但し、nは１以上の整数)で形成されることができる。
実施例で、前記第１ダミーパターン６２２、第５ダミーパターン６２５、第２ダミーパターン６３２、第６ダミーパターン６３５は同じ模様、例えば直四角形で形成されることができるが、これに限定されるものではない。
また、実施例で前記第１ダミーパターン６２２、第５ダミーパターン６２５、第２ダミーパターン６３２、第６ダミーパターン６３５は同じ大きさを有することができる。前記ダミーパターンが同じ模様に同じ大きさを有する場合ダミーパターンのデザインと半導体製造工程の迅速正確性をはかることができるし、ひいてはパターンの均一性とパターン密度の極大化をはかることができる。
前記第１ダミーパターン６２２は、直四角形である場合前記第１ダミーパターン６２２の横の幅Ｘと縦の幅Ｙはお互いに違って、横の幅Ｘが縦の幅Ｙより長いか、または短いことがある。
前記第１ダミーパターン６２２の幅(With)は、半導体製造工程上パターンの最小線幅(Minimum Width)または最小大きさ(Minimum Width)以上であることがある。
以下、図１２Ａないし図１２Ｃを参照して図１１の実施例６００による半導体素子の製造工程を説明する。
まず、図１２Ａのように第３距離Ｃの幅と高さを有した母ダミーパターン６２１を形成する。
以後、図１２Ｂのように前記母ダミーパターン６２１を縮小して合成して第１１パターン６２９を形成する。
前記第１１パターン６２９を形成する一つの例の過程は次のようである。
すなわち、前記母ダミーパターン６２１を図９Ａないし図９Ｇのように工程を採用して第１１パターン６２９を形成することができる。
例えば、前記第３距離Ｃの幅と高さを有した母ダミーパターン６２１に対して前記母ダミーパターン６２１の水平方向の幅Ｃは固定して、第５距離Ｅの第１２パターン(図示せず)で垂直縮小する。
次に、前記母ダミーパターン６２１の垂直方向の高さは固定して、第１距離Ａと同じ幅の第１３パターン(図示せず)で縮小する。
次に、図１２Ｂのように前記第１２パターンと前記第１３パターンを論理和で合成して前記第１１パターン６２９を形成する。
次に、図１２Ｃのように前記第１１パターン６２９と前記母ダミーパターン６２１と重なる部分(interact)をとり除いて第１群のダミーパターン６２０を形成することができる。
前記第１群のダミーパターン６２０を形成する方法は一つの例だけであり、前記図８Ａないし図８Ｉと前記図９Ａないし図９Ｇの内容を採用して第１群のダミーパターン６２０を形成することができる。
その次に、他の実施例によるマスクの設計方法を説明する。
他の実施例によるマスクの設計方法は基板上にメインパターンを形成する段階及び前記メインパターンが形成された領域以外の領域に同じ大きさを有する複数のダミーパターンを形成する段階を含むことができる。
この時、前記複数のダミーパターンを形成する方法は前記実施例の複数の子ダミーパターンを形成する方法を採用することができる。
例えば、図７のように実施例のダミーパターン１００設計方法は、第２距離(spacing)Ｂを維持しながら複数の母ダミーパターン１２１を形成する。
以後、図８Ａないし図８Ｉのように前記母ダミーパターン１２１を分割して前記第２距離Ｂより短い第１距離Ａを有した複数の子ダミーパターン１２２を形成する。具体的に、図８Ａ及び図８Ｂのように第３距離Ｃの幅と高さを有した母ダミーパターン１２１を前記第１距離Ａと同じ幅と高さの第３パターン１２４で縮小する。次に、図８Ｃのように前記第３パターン１２４を水平方向の幅は固定して、前記母ダミーパターン１２１の幅Ｃである第３距離Ｃの高さに垂直拡張して第４パターン１２５を形成する。
以後、図８Ｄのように前記第３パターン１２４を垂直方向の高さは固定して、前記母ダミーパターン１２１の幅Ｃである第３距離Ｃに水平拡張して第５パターン１２６を形成する。
以後、図８Ｅのように前記第４パターン１２５と前記第５パターン１２６を合成して第６パターン１２７を形成する。この時、前記第６パターン１２７を形成する場合前記第４パターン１２５と前記第５パターン１２６を論理和して第６パターン１２７を形成することができる。すなわち、前記第４パターン１２５と前記第５パターン１２６がいずれか一つでも存在する領域にはパターンが存在するようにする。
以後、前記第６パターン１２７が前記母ダミーパターン１２１と重なる部分(interact)をとり除いて前記複数の子ダミーパターン１２２を形成する。
例えば、図８Ｆのように前記第６パターン１２７を前記母ダミーパターン１２１と重なる。次に、図８Ｇのように前記第６パターン１２７が前記母ダミーパターン１２１と重なる部分(オーバーラップされる部分)をとり除いて複数の子ダミーパターン１２２を形成することができる。
また、実施例の他の方法としては図８Ｈ及び図８Ｉのように前記第４パターン１２５と前記第５パターン１２６が前記母ダミーパターン１２１と重なる部分(interact)をとり除いて前記複数の子ダミーパターン１２２を形成することもできる。
例えば、図８Ｈのように、図８Ｃの前記第４パターン１２５と前記母ダミーパターン１２１が重なる部分(interact)をとり除いてＰパターン１２９を形成する。
以後、図８Ｉのように、図８Ｄの前記第５パターン１２６と前記母ダミーパターン１２１が重なる部分(interact)をとり除いてＱパターン１２８を形成する。
以後、前記Ｐパターン１２９と前記Ｑパターン１２８を合成して複数の子ダミーパターン１２２を形成することもできる。
この時、前記Ｐパターン１２９と前記Ｑパターン１２８を合成する時に論理積によって合成することでＰパターン１２９と前記Ｑパターン１２８で共通に存在する領域のみにパターンが形成されるようにして複数の子ダミーパターン１２２を形成することができる。
その次の例として、図９Ａないし図９Ｇのようにダミーパターン１００を他の方法で設計することができる。
まず、図９Ａ及び図９Ｂのように第３距離Ｃの幅と高さを有した母ダミーパターン１３１に対して前記母ダミーパターン１３１の水平方向の幅Ｃは固定して、前記第１距離Ａと同じ幅Ａの第７パターン１３５に垂直縮小する。
以後、図９Ｃのように前記第７パターン１３５と前記母ダミーパターン１３１と重なる部分(interact)をとり除いて第９パターン１３６を形成する。以後、図９Ｄのように前記母ダミーパターン１３１の垂直方向の高さは固定して、前記第１距離Ａと同じ幅の第８パターン１３７で縮小する。
以後、図９Ｅのように前記第８パターン１３７と前記母ダミーパターン１３１と重なる部分(interact)をとり除いて第１０パターン１３８を形成する。
以後、図９Ｆのように前記第９パターン１３６と前記第１０パターン１３８を合成して複数の子ダミーパターン１３２を形成する。
この時、前記第９パターン１３６と前記第１０パターン１３８を合成する時に論理積によって合成することで、第９パターン１３６と前記第１０パターン１３８で共通に存在する領域のみにパターンが形成されるようにして複数の子ダミーパターン１３２を形成することができる。
また、実施例は、図９Ｇのように前記第７パターン１３５と前記第８パターン１３７が前記母ダミーパターン１３１と重なる部分(interact)をとり除いて、前記複数の子ダミーパターン１３２を形成することもできる。
例えば、図９Ｇのように前記第７パターン１３５と前記第８パターン１３７を論理和で合成してＲパターン１３９を形成して、前記Ｒパターン１３９と前記母ダミーパターン１３１と重なる部分(interact)をとり除いて前記複数の子ダミーパターン１３２を形成することもできる。
一方、前記複数の子ダミーパターンは、相互間に同じ大きさと模様を有することができる。また、前記複数の子ダミーパターンは２n個(但し、nは１以上の整数)であることができる。
以上で説明したように実施例によると、同じ模様と同じ大きさを有したダミーパターンを形成することでパターンの均一性をなすことができる。
また、実施例によると、模様と大きさが同じダミーパターンを採用することで、ダミーパターンを設計のためのデータ負担を最小限にすることができる効果がある。
また、実施例によると、パターンの均一性確保によって各パターンのＣＤ(Critical Diameter)の一定化を得ることができる。
また、実施例によると、同じ模様と同じ大きさを有する新しい形態の模様を有したダミーパターンが形成された半導体素子を提供することができる。
また、実施例は同じ模様と同じ大きさを有する新しい形態の模様を有したダミーパターンによって設計工程及び製造工程を単純化することができるダミーパターンを含む半導体素子を提供することができる。
以下、図１３Ａないし図１３Ｇを参照して実施例によるマスク設計方法を説明する。
まず、図１３Ａのように第３距離Ｃの幅と高さを有した母ダミーパターン６２１を形成する。
次に、図１３Ｂのように第３距離Ｃの幅と高さを有した母ダミーパターン６２１を第１距離Ａと同じ幅と高さの第１３パターン６２４で縮小する。
次に、図１３Ｃのように前記第１３パターン６２４を水平方向の幅Ａは固定して、前記母ダミーパターン６２１の幅Ｃである第３距離Ｃの高さに垂直拡張して第１４パターン６２７を形成する。
例えば、前記第１３パターン６２４に対して水平には固定するが、垂直で前記母ダミーパターン６２１の幅Ｃになるまで垂直で拡張して第１４パターン６２７を形成することができる。
次に、図１３Ｄのように第３距離Ｃの幅と高さを有した母ダミーパターン６２１を第５距離Ｅと同じ幅と高さの第１５パターン６２３で縮小する。
また、他の実施例で、前記第１５パターン６２３を形成するために前記第１３パターン６２４を第５距離Ｅの幅と高さの第１５パターン６２３に拡張または縮小して形成することもできる。
次に、図１３Ｅのように前記第１５パターン６２３を水平方向の幅Ｅは固定して、前記母ダミーパターン６２１の幅Ｃである第３距離Ｃの高さで垂直拡張して第１６パターン６２６を形成する。
例えば、前記第１５パターン６２３に対して水平には固定するが、垂直に前記母ダミーパターン６２１の幅Ｃになるまで垂直で拡張して、第１６パターン６２６を形成することができる。
次に、図１３Ｆのように前記第１４パターン６２７と前記第１６パターン６２６を合成して第１１パターン６２９を形成する。
この時、前記第１１パターン６２９を形成する場合に前記第１４パターン６２７と前記第１６パターン６２６を論理和して第１１パターン６２９を形成することができる。すなわち、前記第１４パターン６２７と前記第１６パターン６２６がいずれか一つでも存在する領域にはパターンが存在するようにする。
次に、図１３Ｇのように前記第１１パターン６２９と前記母ダミーパターン６２１と重なる部分(interact)をとり除いて第１群のダミーパターン６２０を形成することができる。
前記第１群のダミーパターン６２０を形成する方法は一つの例だけであり、前記実施例の他の方法としては、前記第１４パターン６２７と前記第１６パターン６２６が前記母ダミーパターン６２１と重なる部分(interact)をとり除いて、残存する部分を論理積して第１群のダミーパターン６２０を形成することもできる。
(第２実施例)
図１４Ａないし図１４Ｄを参照して実施例によるマスクの設計方法を説明する。
実施例によるマスクの設計方法は、前記実施例と違いダミーパターンを形成するにおいて、スライシング概念よりは配列(array)概念を取り入れたものである。
まず、図１４Ａのように第１ダミーパターン６２２を第１方向にＰ距離程度距離を置いて第２ダミーパターン６３２を配列する。
この時、前記第１方向と垂直方向にもＰ距離程度距離を置いて配列することができる。
次に、図１４Ｂのように前記図１４Ａでアレイされたすべての第１ダミーパターン６２２及び前記第２ダミーパターン６３２を選択して複写して、前記第１方向にＱ距離程度に移動してアレイすることで複写された第１ダミーパターン６２２a及び複写された第２ダミーパターン６３２aを形成することができる。
次に、図１４Ｃのように前記図１４Ａでアレイされたすべての第１ダミーパターン６２２及び前記第２ダミーパターン６３２を選択して複写して、前記第１方向の垂直方向にＲ距離程度に移動してアレイすることで第５ダミーパターン６２５及び第６ダミーパターン６３５を形成することができる。
次に、図１４Ｄのように前記図１４Ｃでアレイされた第５ダミーパターン６２５及び第６ダミーパターン６３５を選択して複写して、前記第１方向にＱ距離程度に移動してアレイすることで複写された第５ダミーパターン６２５a及び複写された第６ダミーパターン６３５aを形成することで第２実施例によるマスク設計を進行することができる。
一方、他の実施例で前記図１４Ｂでアレイされたすべての第１ダミーパターン６２２、６２２a及び前記第２ダミーパターン６３２、６３２aを選択して複写して、前記第１方向の垂直方向にＲ距離程度に移動してアレイすることで第５ダミーパターン６２５、６２５a及び第６ダミーパターン６３５、６３５aを一回に形成することもできる。
実施例によるマスクの設計方法によると、アレイによる新しい概念のマスク設計方法を提供することができる。
また、第２実施例によるとアレイによるマスク設計方法を採用することで、ダミーパターン設計のためのデータ負担を最小限にすることができる効果がある。
以上では本発明を実施例によって詳細に説明したが、本発明は実施例によって限定されず、本発明が属する技術分野において通常の知識を有するものであると、本発明の思想と精神を離れることなく、本発明を修正または変更できる。
従来技術によるマスク設計方法の概念図である。 従来技術によるマスク設計方法の概念図である。 従来技術によるマスク設計方法の概念図である。 実施例によるマスクの設計方法の概念図である。 実施例によるマスクの設計方法の概念図である。 実施例によるマスクの設計方法の概念図である。 実施例によるマスクの設計方法の概念図である。 実施例によるマスクの設計方法の概念図である。 実施例によるマスクの設計方法の概念図である。 実施例によるマスクを利用して形成された半導体素子の断面図である。 実施例によるマスクでのダミーパターンの拡大平面図である。 実施例によるマスクの設計方法の母ダミーパターンの平面図である。 実施例によるマスクの設計方法の概念図である。 実施例によるマスクの設計方法の概念図である。 実施例によるマスクの設計方法の概念図である。 実施例によるマスクの設計方法の概念図である。 実施例によるマスクの設計方法の概念図である。 実施例によるマスクの設計方法の概念図である。 実施例によるマスクの設計方法の概念図である。 実施例によるマスクの設計方法の概念図である。 実施例によるマスクの設計方法の概念図である。 実施例によるマスクの設計方法の他の概念図である。 実施例によるマスクの設計方法の他の概念図である。 実施例によるマスクの設計方法の他の概念図である。 実施例によるマスクの設計方法の他の概念図である。 実施例によるマスクの設計方法の他の概念図である。 実施例によるマスクの設計方法の他の概念図である。 実施例によるマスクの設計方法の他の概念図である。 実施例による半導体素子の他の例の平面図である。 実施例による半導体素子の他の例の平面図である。 図１１の実施例による半導体素子の製造工程図である。 図１１の実施例による半導体素子の製造工程図である。 図１１の実施例による半導体素子の製造工程図である。 実施例によるマスク設計方法の概念図である。 実施例によるマスク設計方法の概念図である。 実施例によるマスク設計方法の概念図である。 実施例によるマスク設計方法の概念図である。 実施例によるマスク設計方法の概念図である。 実施例によるマスク設計方法の概念図である。 実施例によるマスク設計方法の概念図である。 実施例によるマスク設計方法の概念図である。 実施例によるマスク設計方法の概念図である。 実施例によるマスク設計方法の概念図である。 実施例によるマスク設計方法の概念図である。
符号の説明
１１０ 第２メインパターン
２００ メインチップ
２１０ セル
２１２ 第１メインパターン
２５０ ダミーパターン禁止領域

Claims (31)

  1. 第１メインパターンが形成されたセルを形成する段階と、
    メインチップ内に第２メインパターンを形成する段階と、
    前記メインチップ内に前記セルを挿入する段階と、
    前記第１メインパターンと前記第２メインパターンとを基準にダミーパターン禁止領域を形成する段階と、
    前記セルが挿入されたメインチップの全体領域にダミーパターンを形成する段階と、及び前記ダミーパターン禁止領域と重なるダミーパターンをとり除く段階と、
    を含むことを特徴とするマスク設計方法。
  2. 前記ダミーパターンを形成する段階は、
    第２距離(spacing)を維持しながら複数の母ダミーパターンを形成する段階と、
    前記母ダミーパターンを分割して相互間に第１距離で離隔された複数の子ダミーパターンを形成する段階と、を含むことを特徴とする請求項１に記載のマスク設計方法。
  3. 前記複数の子ダミーパターンは、相互間に同じ模様を有することを特徴とする請求項２に記載のマスク設計方法。
  4. 前記複数の子ダミーパターンは、相互間に同じ大きさを有することを特徴とする請求項２に記載のマスク設計方法。
  5. 前記複数の子ダミーパターンは、２n個(但し、nは１以上の整数)であることを特徴とする請求項２に記載のマスク設計方法。
  6. 前記複数の子ダミーパターンは、多角形であることを特徴とする請求項２に記載のマスク設計方法。
  7. 前記複数の子ダミーパターンを形成する段階は、
    前記母ダミーパターンを縮小して前記第１距離と同じ大きさの幅と高さを有する第３パターンを形成する段階と、
    前記第３パターンを垂直方向に拡張して前記母ダミーパターンと等しい大きさの幅を有する第４パターンを形成する段階と、
    前記第３パターンを水平方向に拡張して前記母ダミーパターンと等しい大きさの高さを有する第５パターンを形成する段階と、
    前記第４パターン及び前記第５パターンのうちで少なくとも一つのパターンと前記母ダミーパターンが重なる(interact)部分をとり除く段階と、を含むことを特徴とする請求項２に記載のマスク設計方法。
  8. 前記複数の子ダミーパターンを形成する段階は、
    前記第４パターンと前記第５パターンとを論理和で合成して第６パターンを形成する段階と、
    前記第６パターンと前記母ダミーパターンとが重なる(interact)部分をとり除く段階と、を含むことを特徴とする請求項７に記載のマスク設計方法。
  9. 前記複数の子ダミーパターンを形成する段階は、
    前記第４パターンと前記母ダミーパターンとが重なる部分をとり除いてＰパターンを形成する段階と、
    前記第５パターンと前記母ダミーパターンとが重なる部分をとり除いてＱパターンを形成する段階と、
    前記Ｐパターンと前記Ｑパターンとを論理積によって合成する段階と、を含むことを特徴とする請求項７に記載のマスク設計方法。
  10. 前記複数の子ダミーパターンを形成する段階は、
    前記母ダミーパターンを垂直方向に縮小して、前記母ダミーパターンと等しい大きさの幅と前記第１距離と等しい大きさの高さを有する第７パターンを形成する段階と、
    前記母ダミーパターンを水平方向に縮小して、前記母ダミーパターンと等しい大きさの高さと前記第１距離と等しい大きさの幅を有する第８パターンを形成する段階と、
    前記第７パターンと前記第８パターンとのうちで少なくとも一つのパターンと前記母ダミーパターンが重なる(interact)部分をとり除く段階と、を含むことを特徴とする請求項２に記載のマスク設計方法。
  11. 前記複数の子ダミーパターンを形成する段階は、
    前記第７パターンと前記母ダミーパターンとが重なる部分をとり除いて第９パターンを形成する段階と、
    前記第８パターンと前記母ダミーパターンとが重なる部分をとり除いて第１０パターンを形成する段階と、
    前記第９パターンと前記第１０パターンとを論理積で合成する段階と、を含むことを特徴とする請求項１０に記載のマスクの設計方法。
  12. 前記複数の子ダミーパターンを形成する段階は、
    前記第７パターンと前記第８パターンとを論理和で合成してＲパターンを形成する段階と、
    前記Ｒパターンと前記母ダミーパターンとが重なる部分をとり除く段階と、を含むことを特徴とする請求項１０に記載のマスクの設計方法。
  13. 前記複数の母ダミーパターンを形成する段階後に、
    前記複数の母ダミーパターンとの間に第３ダミーパターンを形成する段階をさらに含むことを特徴とする請求項２に記載のマスクの設計方法。
  14. 前記ダミーパターンを形成する段階は、
    第３距離の幅と高さを有する母ダミーパターンを形成する段階と、
    前記母ダミーパターンを垂直方向に縮小して、前記第３距離の幅と第５距離の高さを有する第１２パターンを形成する段階と、
    前記母ダミーパターンを水平方向に縮小して、前記第３距離の高さと第１距離の幅を有する第１３パターンを形成する段階と、
    前記第１２パターンと前記第１３パターンとを論理和で合成して第１１パターンを形成する段階と、
    前記第１１パターンと前記母ダミーパターンとが重なる部分(interact)をとり除く段階と、を含むことを特徴とする請求項１に記載のマスクの設計方法。
  15. 基板上にメインパターンを形成する段階と、
    前記メインパターンが形成された領域以外の領域に同じ大きさを有する複数のダミーパターンを形成する段階と、を含むことを特徴とするマスク設計方法。
  16. 前記複数のダミーパターンを形成する段階は、
    前記基板上に相互間に第２距離(spacing)で離隔された複数の母ダミーパターンを形成する段階と、
    前記複数の母ダミーパターンを分割して相互間に第１距離で離隔された複数の子ダミーパターンを形成する段階と、
    前記メインパターンと接する前記子ダミーパターンをとり除く段階と、を含むことを特徴とする請求項１５に記載のマスク設計方法。
  17. 前記複数の子ダミーパターンを形成する段階は、
    前記母ダミーパターンを縮小して前記第１距離と同じ大きさの幅と高さを有する第３パターンを形成する段階と、
    前記第３パターンを垂直方向に拡張して前記母ダミーパターンと等しい大きさの幅を有する第４パターンを形成する段階と、
    前記第３パターンを水平方向に拡張して前記母ダミーパターンと等しい大きさの高さを有する第５パターンを形成する段階と、
    前記第４パターン及び前記第５パターンのうちで少なくとも一つのパターンと前記母ダミーパターンが重なる(interact)部分をとり除く段階と、を含むことを特徴とする請求項１６に記載のマスク設計方法。
  18. 前記複数の子ダミーパターンを形成する段階は、
    前記第４パターンと前記第５パターンとを論理和で合成して第６パターンを形成する段階と、
    前記第６パターンと前記母ダミーパターンとが重なる(interact)部分をとり除く段階と、を含むことを特徴とする請求項１７に記載のマスク設計方法。
  19. 前記複数の子ダミーパターンを形成する段階は、
    前記第４パターンと前記母ダミーパターンとが重なる部分をとり除いてＰパターンを形成する段階と、
    前記第５パターンと前記母ダミーパターンとが重なる部分をとり除いてＱパターンを形成する段階と、
    前記Ｐパターンと前記Ｑパターンとを論理積によって合成する段階と、を含むことを特徴とする請求項１７に記載のマスク設計方法。
  20. 前記複数の子ダミーパターンを形成する段階は、
    前記母ダミーパターンを垂直方向に縮小して、前記母ダミーパターンと等しい大きさの幅と前記第１距離と等しい大きさの高さを有する第７パターンを形成する段階と、
    前記母ダミーパターンを水平方向に縮小して、前記母ダミーパターンと等しい大きさの高さと前記第１距離と等しい大きさの幅を有する第８パターンを形成する段階と、
    前記第７パターンと前記第８パターンとのうちで少なくとも一つのパターンと前記母ダミーパターンが重なる(interact)部分をとり除く段階と、を含むことを特徴とする請求項１６に記載のマスク設計方法。
  21. 前記複数の子ダミーパターンを形成する段階は、
    前記第７パターンと前記母ダミーパターンとが重なる部分をとり除いて第９パターンを形成する段階と、
    前記第８パターンと前記母ダミーパターンが重なる部分をとり除いて第１０パターンを形成する段階と、及び
    前記第９パターンと前記第１０パターンを論理積で合成する段階と、を含むことを特徴とする請求項２０に記載のマスクの設計方法。
  22. 前記複数の子ダミーパターンを形成する段階は、
    前記第７パターンと前記第８パターンとを論理和で合成してＲパターンを形成する段階と、
    前記Ｒパターンと前記母ダミーパターンが重なる部分をとり除く段階と、を含むことを特徴とする請求項２０に記載のマスクの設計方法。
  23. 前記複数の子ダミーパターンは、相互間に同じ大きさと模様を有して２n個(但し、nは１以上の整数)であることを特徴とする請求項１６に記載のマスク設計方法。
  24. 第３距離の幅と高さを有した第１母ダミーパターンを形成する段階と、
    前記第１母ダミーパターンを第１距離の幅と高さの第１３パターンで縮小する段階と、
    前記第１３パターンを水平方向の幅は固定して、前記第１母ダミーパターンの幅である第３距離の高さに垂直拡張して第１４パターンを形成する段階と、
    第５距離の幅と高さの第１５パターンを形成する段階と、
    前記第１５パターンを水平方向の幅は固定して、前記第１母ダミーパターンの幅である第３距離の高さに垂直拡張して第１６パターンを形成する段階と、
    前記第１４パターンと前記第１６パターンを合成して第１１パターンを形成する段階と、 前記第１１パターンと前記第１母ダミーパターンと重なる部分(interact)をとり除いて第１群のダミーパターンを形成する段階と、を含むことを特徴とするマスク設計方法。
  25. 前記第１１パターンを形成する段階は、
    前記第１４パターンと前記第１６パターンを論理和で合成することを特徴とする請求項２４に記載のマスク設計方法。
  26. 前記第１５パターンを形成する段階は、
    前記第１母ダミーパターンを第５距離の幅と高さの第１５パターンで縮小して形成することを特徴とする請求項２４に記載のマスク設計方法。
  27. 前記第１５パターンを形成する段階は、
    前記第１３パターンを第５距離の幅と高さの第１５パターンに拡張して形成することを特徴とする請求項２４に記載のマスク設計方法。
  28. 前記第１５パターンを形成する段階は、
    前記第１３パターンを第５距離の幅と高さの第１５パターンで縮小して形成することを特徴とする請求項２４に記載のマスク設計方法。
  29. 第１ダミーパターンを第１方向にＰ距離程度に距離を置いて第２ダミーパターンをアレイする段階と、
    前記アレイされた第１ダミーパターン及び前記第２ダミーパターンを選択して複写して、前記第１方向にＱ距離程度に移動してアレイすることで複写された第１ダミーパターン及び複写された第２ダミーパターンを形成する段階と、及び
    前記第１ダミーパターン、複写された第１ダミーパターン、第２ダミーパターン、複写された第２ダミーパターンをアレイしてダミーパターンを挿入する段階と、を含むことを特徴とするマスク設計方法。
  30. 前記ダミーパターンを挿入する段階は、
    前記アレイされた第１ダミーパターン及び前記第２ダミーパターンを選択して複写して、前記第１方向の垂直方向にＲ距離程度に移動してアレイすることで第５ダミーパターン及び第６ダミーパターンを形成する段階と、
    前記第５ダミーパターン及び第６ダミーパターンを選択して複写して、前記第１方向にＱ距離程度に移動してアレイすることで複写された第５ダミーパターン及び複写された第６ダミーパターンを形成する段階と、を含むことを特徴とする請求項２９に記載のマスク設計方法。
  31. 前記ダミーパターンを挿入する段階は、
    前記アレイされた第１ダミーパターン、複写された第１ダミーパターン、第２ダミーパターン及び複写された第２ダミーパターンを選択して複写して、前記第１方向の垂直方向にＲ距離程度に移動してアレイすることで第５ダミーパターン及び第６ダミーパターンを形成することを特徴とする請求項２９に記載のマスク設計方法。
JP2007319788A 2007-05-02 2007-12-11 マスク設計方法 Pending JP2008276179A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070042467A KR100849359B1 (ko) 2007-05-02 2007-05-02 마스크의 설계방법
KR1020070056673A KR100894393B1 (ko) 2007-06-11 2007-06-11 마스크의 설계방법 및 반도체소자

Publications (1)

Publication Number Publication Date
JP2008276179A true JP2008276179A (ja) 2008-11-13

Family

ID=39809761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007319788A Pending JP2008276179A (ja) 2007-05-02 2007-12-11 マスク設計方法

Country Status (3)

Country Link
US (2) US7763398B2 (ja)
JP (1) JP2008276179A (ja)
DE (1) DE102007043097B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016024372A (ja) * 2014-07-22 2016-02-08 キヤノン株式会社 パターンの作成方法、プログラムおよび情報処理装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7763398B2 (en) 2007-05-02 2010-07-27 Dongbu Hitek Co., Ltd. Layout method for mask
KR100872721B1 (ko) * 2007-05-10 2008-12-05 동부일렉트로닉스 주식회사 마스크의 설계방법과 반도체 소자 및 그 제조방법
KR20100078103A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
US8211807B2 (en) * 2010-10-19 2012-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning technology using single-patterning-spacer-technique
US20120216155A1 (en) * 2011-02-23 2012-08-23 Ping-Chia Shih Checking method for mask design of integrated circuit
US9147694B2 (en) * 2012-11-30 2015-09-29 Taiwan Semiconductor Manufacturing Company Limited Density gradient cell array
US9330224B2 (en) * 2014-04-30 2016-05-03 Oracle International Corporation Method and apparatus for dummy cell placement management
US11079671B2 (en) 2019-08-23 2021-08-03 Taiwan Semiconductor Manufacturing Company Ltd. Fabricating method of photomask, photomask structure thereof, and semiconductor manufacturing method using the same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07146545A (ja) * 1993-06-12 1995-06-06 Hyundai Electron Ind Co Ltd エネルギー節約型フォトマスク
JPH08160590A (ja) * 1994-12-12 1996-06-21 Fujitsu Ltd パターン作成方法，レチクル及び半導体装置の製造方法
JPH1032253A (ja) * 1996-07-15 1998-02-03 Toshiba Corp 半導体装置及びその製造方法、基本セルライブラリ及びその形成方法、マスク
JP2002203905A (ja) * 2000-12-28 2002-07-19 Mitsubishi Electric Corp レイアウト設計装置、レイアウト設計方法および半導体装置
JP2003084419A (ja) * 2001-09-07 2003-03-19 Seiko Epson Corp マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法
JP2003324149A (ja) * 2002-04-26 2003-11-14 Nec Electronics Corp ダミーパターンの自動発生方法
JP2006165040A (ja) * 2004-12-02 2006-06-22 Renesas Technology Corp 半導体装置及び半導体装置のパターン設計方法
JP2008277731A (ja) * 2007-04-27 2008-11-13 Dongbu Hitek Co Ltd 半導体素子及びその製造方法
JP2009027084A (ja) * 2007-07-23 2009-02-05 Toshiba Corp メタルパターン生成方法および生成装置
JP2009076766A (ja) * 2007-09-21 2009-04-09 Seiko Epson Corp 集積回路装置の設計方法、集積回路装置の設計支援システム、集積回路装置の設計支援プログラム、マクロセル、集積回路装置及び電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06102659A (ja) * 1992-09-22 1994-04-15 Toshiba Corp マスク・レイアウト生成方法
TW341721B (en) * 1996-03-14 1998-10-01 Matsushita Electric Ind Co Ltd Formation of flat pattern, flat pattern forming apparatus, and semiconductor integrated circuit device
US6022644A (en) * 1998-03-18 2000-02-08 Taiwan Semiconductor Manufacturing Co., Ltd. Mask containing subresolution line to minimize proximity effect of contact hole
JP4756746B2 (ja) 2000-04-19 2011-08-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US6563148B2 (en) * 2000-04-19 2003-05-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with dummy patterns
KR100500934B1 (ko) 2000-05-31 2005-07-14 주식회사 하이닉스반도체 웨이퍼 가장자리의 과도 연마를 방지할 수 있는 반도체소자 제조 방법
KR20020055145A (ko) 2000-12-28 2002-07-08 박종섭 반도체 소자의 더미패턴 형성 방법
JP2003114515A (ja) * 2001-10-09 2003-04-18 Matsushita Electric Ind Co Ltd マスク及びその設計方法
KR20040006323A (ko) * 2002-07-11 2004-01-24 주식회사 하이닉스반도체 레티클 제작 방법
EP1505653A1 (en) * 2003-08-04 2005-02-09 STMicroelectronics S.r.l. Layout method for dummy structures and corresponding integrated circuit
JP4794135B2 (ja) 2004-04-16 2011-10-19 富士通株式会社 半導体装置の製造方法
US7763398B2 (en) 2007-05-02 2010-07-27 Dongbu Hitek Co., Ltd. Layout method for mask

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07146545A (ja) * 1993-06-12 1995-06-06 Hyundai Electron Ind Co Ltd エネルギー節約型フォトマスク
JPH08160590A (ja) * 1994-12-12 1996-06-21 Fujitsu Ltd パターン作成方法，レチクル及び半導体装置の製造方法
JPH1032253A (ja) * 1996-07-15 1998-02-03 Toshiba Corp 半導体装置及びその製造方法、基本セルライブラリ及びその形成方法、マスク
JP2002203905A (ja) * 2000-12-28 2002-07-19 Mitsubishi Electric Corp レイアウト設計装置、レイアウト設計方法および半導体装置
JP2003084419A (ja) * 2001-09-07 2003-03-19 Seiko Epson Corp マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法
JP2003324149A (ja) * 2002-04-26 2003-11-14 Nec Electronics Corp ダミーパターンの自動発生方法
JP2006165040A (ja) * 2004-12-02 2006-06-22 Renesas Technology Corp 半導体装置及び半導体装置のパターン設計方法
JP2008277731A (ja) * 2007-04-27 2008-11-13 Dongbu Hitek Co Ltd 半導体素子及びその製造方法
JP2009027084A (ja) * 2007-07-23 2009-02-05 Toshiba Corp メタルパターン生成方法および生成装置
JP2009076766A (ja) * 2007-09-21 2009-04-09 Seiko Epson Corp 集積回路装置の設計方法、集積回路装置の設計支援システム、集積回路装置の設計支援プログラム、マクロセル、集積回路装置及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016024372A (ja) * 2014-07-22 2016-02-08 キヤノン株式会社 パターンの作成方法、プログラムおよび情報処理装置

Also Published As

Publication number Publication date
DE102007043097B4 (de) 2012-09-13
DE102007043097A1 (de) 2008-11-06
US7763398B2 (en) 2010-07-27
US20080274415A1 (en) 2008-11-06
US20080274416A1 (en) 2008-11-06
US7771901B2 (en) 2010-08-10

Similar Documents

Publication Publication Date Title
JP2008276179A (ja) マスク設計方法
CN104022021B (zh) 图案化的方法及存储器元件的形成方法
US8327301B2 (en) Routing method for double patterning design
US6681379B2 (en) Phase shifting design and layout for static random access memory
TWI488238B (zh) 一種半導體線路製程
US8211807B2 (en) Double patterning technology using single-patterning-spacer-technique
US9223924B2 (en) Method and system for multi-patterning layout decomposition
KR20180061058A (ko) 셀 구조물들 및 이를 갖는 반도체 디바이스들
CN102129166B (zh) 亚分辨率辅助图形的设置以及光刻掩膜版的制作方法
KR20050063725A (ko) 레이아웃 설계 방법 및 포토마스크
KR20110120909A (ko) 집적회로 필드들의 임계 치수 또는 오버레이 변화 결정
JP4345804B2 (ja) マスクパターン補正プログラムおよびマスクパターン補正システム
WO2014193983A1 (en) Multi-layered target design
US20090013295A1 (en) Method for arranging virtual patterns
TWI569160B (zh) 多重圖形化用之佈局定義、元件庫產生、及積體電路設計之方法和光罩組
JP2008282017A (ja) マスクの設計方法
KR100849359B1 (ko) 마스크의 설계방법
JP2014056864A (ja) 半導体装置の製造方法
Liu et al. Layout decomposition and synthesis for a modular technology to solve the edge-placement challenges by combining selective etching, direct stitching, and alternating-material self-aligned multiple patterning processes
CN112782803A (zh) 改善硅基光波导工艺鲁棒性的方法
US6635388B1 (en) Contact hole fabrication with the aid of mutually crossing sudden phase shift edges of a single phase shift mask
JP2008277731A (ja) 半導体素子及びその製造方法
JP2006135334A (ja) 非対称パターンを形成するためのフォト工程の実行方法及びそれを用いた半導体装置の形成方法
CN110707005B (zh) 半导体装置及其形成方法
Nakajima et al. Self-aligned quadruple patterning-aware routing

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110719