JP2009027084A - メタルパターン生成方法および生成装置 - Google Patents
メタルパターン生成方法および生成装置 Download PDFInfo
- Publication number
- JP2009027084A JP2009027084A JP2007190801A JP2007190801A JP2009027084A JP 2009027084 A JP2009027084 A JP 2009027084A JP 2007190801 A JP2007190801 A JP 2007190801A JP 2007190801 A JP2007190801 A JP 2007190801A JP 2009027084 A JP2009027084 A JP 2009027084A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pattern
- metal
- rectangular
- metal pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】ダミーメタルを含むメタルパターンの生成に要する時間を短縮することのできるメタルパターン生成方法および生成装置を提供する。
【解決手段】メタルパターン生成方法は、セル配置データを読み込み、配線可能領域を設定するステップと、その配線可能領域全面に、所定寸法の矩形パターンをレイアウト設計用の配線グリッドの格子点にマトリックス状に配置するステップと、上述の配線可能領域の配線グリッド上に信号配線用および電源配線用の配線パターンを配置するステップと、生成された矩形パターンと配線パターンとを合成してメタルパターンを生成するステップと、を有する。
【選択図】図2
【解決手段】メタルパターン生成方法は、セル配置データを読み込み、配線可能領域を設定するステップと、その配線可能領域全面に、所定寸法の矩形パターンをレイアウト設計用の配線グリッドの格子点にマトリックス状に配置するステップと、上述の配線可能領域の配線グリッド上に信号配線用および電源配線用の配線パターンを配置するステップと、生成された矩形パターンと配線パターンとを合成してメタルパターンを生成するステップと、を有する。
【選択図】図2
Description
本発明は、メタルパターン生成方法および生成装置に関する。
近年、半導体集積回路の微細化、高密度化の進展に伴い、半導体集積回路の製造工程では、多層配線の各層を平坦にするために、CMP(Chemical Mechanical Polishing:化学的機械的研磨)処理が行われる。
このCMP工程では、配線のメタル材料の分布がチップ全体に亘ってほぼ均一である方が望ましい。これは、メタル材料の分布が不均一であると、メタル層と絶縁層の材質の違いにより、配線層の断面方向の高低差が著しくなるためである。
そこで、配線のメタル材料の分布を均一にするため、信号伝達に無関係なメタル(ダミーメタル)をメタル配線層に挿入することが行われる。そのために、半導体集積回路のレイアウト設計工程で、ダミーメタルのパターン生成が行われる。
従来、このようなダレイアウト設計工程におけるダミーメタルパターンの生成は、本来の信号伝達用の配線パターンのレイアウト終了後、その配線のない領域にダミーメタルパターンを追加することで行われている(例えば、特許文献1参照。)。
しかし、上述の方法では、ダミーメタルパターンの追加が必要な領域を、レイアウト終了後の配線パターンから抽出しなければならない。また、その抽出した領域の大きさに応じて、ダミーメタルの配置数を決定しなければならない。そのために、メタルパターンを生成する設計工程に多大な時間を要する、という問題があった。
特開2000−338646号公報 (第4−5ページ、図5)
そこで、本発明の目的は、ダミーメタルを含むメタルパターンの生成に要する時間を短縮することのできるメタルパターン生成方法および生成装置を提供することにある。
本発明の一態様によれば、セル配置結果にもとづいて配線可能領域を設定するステップと、前記配線可能領域全面に、所定寸法の矩形パターンをレイアウト設計用の配線グリッドの格子点にマトリックス状に配置するステップと、前記配線可能領域の前記配線グリッド上に信号配線用および電源配線用の配線パターンを配置するステップと、前記矩形パターンと前記配線パターンとを合成してメタルパターンを生成するステップと、を有することを特徴とするメタルパターン生成方法が提供される。
また、本発明の一態様によれば、セル配置結果にもとづいて配線可能領域を設定する手段と、所定寸法の矩形パターンを生成する矩形パターン生成手段と、前記配線可能領域の全面に、前記矩形パターンをレイアウト設計用の配線グリッドの格子点にマトリックス状に配置する手段と、前記配線可能領域の前記配線グリッド上に信号配線用および電源配線用の配線パターンを配置する手段と、前記矩形パターンと前記配線パターンとを合成してメタルパターンを生成する手段と、を有することを特徴とするメタルパターン生成装置が提供される。
本発明によれば、ダミーメタルを含むメタルパターンの生成に要する時間を短縮することができる。
以下、本発明の実施例を図面を参照して説明する。
図1は、本発明の実施例に係るメタルパターン生成装置の構成の例を示すブロック図である。ここで、このメタルパターン生成装置が処理の対象とする半導体集積回路は、ライブラリに登録されたセルを用いて設計され、そのレイアウト設計は、セルを配置した後に、その入出力端子間を接続する配線が行われるものとする。このとき、セルの入出力端子は、予め設定された配線グリッド上にあり、セルの入出力端子間を接続する配線パターンは、この配線グリッド上に配置されるものとする。また、セルには、論理ゲートなどのプリミティブセルと、メモリや多ビット乗算器などのメガセルおよび外部インターフェイス用のIOセルがある。一般にメガセル内では高密度の配線が行われているので、ここでは後述の配線可能領域から除外して処理する。また、IOセルも配線可能領域から除外する。
図1に示すメタルパターン生成装置1は、レイアウト設計のセル配置工程の結果を格納したセル配置データ1000にもとづいて配線可能領域を設定する配線可能領域設定部11と、入力されたダミーメタル最小配線間隔情報3000に応じて、所定寸法の矩形パターンを生成する矩形パターン生成部12と、上述の記配線可能領域の全面に、上述の矩形パターンをレイアウト設計用の配線グリッドの格子点にマトリックス状に配置する矩形パターン配置部13と、上述の配線可能領域の配線グリッド上に、信号接続データ4000にもとづいて生成する信号配線用配線パターン、および電源配線情報5000にもとづいて生成する電源配線用配線パターンを配置する配線パターン配置部14と、矩形パターン配置部13により生成された矩形パターン配置データ20と配線パターン配置部14により生成された配線パターン配置データ30とを合成してメタルパターンを生成し、メタルパターンデータ40として出力するメタルパターン生成部15と、を有する。
次に、本実施例のメタルパターン生成装置1を使用してダミーメタルを含むメタルパターンを生成する方法について、図2〜図6を用いて説明する。
図2は、本実施例のメタルパターン生成装置1を使用してダミーメタルを含むメタルパターンを生成する手順を示すフロー図である。
メタルパターンの生成を開始するときは、まず、配線可能領域設定部11がセル配置データ1000を読み込み(ステップS01)、レイアウト用セルライブラリ2000を参照して、メガセルおよびIOセルが配置されている領域を除く領域を配線可能領域と設定する(ステップS02)。
図3に、この配線可能領域設定部11で設定された配線可能領域のイメージを示す。
図3に示す例では、半導体集積回路100のチップレイアウト領域内で、メガセル配置領域101、102およびIOセル配置領域103を除く領域が、配線可能領域110と設定される。
この配線可能領域110が、矩形パターンおよび配線パターンを配置する領域となる。そこで、次に、矩形パターンおよび配線パターンの配置について説明する。
図2のフローに戻って、矩形パターン生成部12が、ダミーメタル最小配線間隔情報3000にもとづいて矩形パターンの寸法を決定し、その寸法の矩形パターンを生成する(ステップS03)。
ここで、ダミーメタル最小配線間隔は、CMP処理を行ったときに配線層の高低差を許容範囲内に抑えるために最低限必要な配線間隔を示す。
矩形パターン生成部12は、配線グリッドの水平、垂直方向の間隔がそれぞれg1、g2であり、ダミーメタル最小配線間隔情報3000に記載のダミーメタル最小配線間隔がdであるとき、この矩形パターンの矩形パターンの水平方向の辺の長さa、垂直方向の辺の長さbを、
a=g1−d
b=g2−d
として求める。
a=g1−d
b=g2−d
として求める。
続いて、矩形パターン配置部13が、配線可能領域110の全面に、矩形パターン生成部12により生成された矩形パターンをレイアウト設計用の配線グリッドの格子点にマトリックス状に配置する(ステップS04)。
図4に、この矩形パターン配置部13で配置された矩形パターン配置のイメージを示す。
図4に示すように、配線可能領域110の配線グリッド120の格子点に、矩形パターン130が、マトリックス状に配置される。
この配置結果は、矩形パターン配置データ20として保存される。
図2のフローに戻って、次に、配線パターン配置部14が、配線パターンの配置を行う(ステップS05)。
図5に、この配線パターン配置部14で配置された配線パターン配置のイメージを示す。
このとき、配線パターン配置部14は、信号接続データ4000にもとづいて、配置されたセルの入出力端子間の接続に関し、配線可能領域110の配線グリッド120上での配線経路を決定し、信号配線用配線パターン141を生成する。また、配線パターン配置部14は、電源配線情報5000にもとづいて、配線可能領域110の配線グリッド120上に、必要とされる電流容量に見合った配線幅の電源配線用配線パターン142を生成する。
この配置結果は、配線パターン配置データ30として保存される。
このとき、配線パターン配置データ30のレイヤーは、矩形パターン配置データ20のレイヤーとは異なるレイヤーとしておく。これにより、レイアウト設計データによる設計検証のときの信号接続チェックのときなどは、配線パターン配置データ30だけを用いればよく、検証対象データの量を少なくすることができる。
図2のフローに戻って、最後に、メタルパターン生成部15が、矩形パターン配置データ20と配線パターン配置データ30とを合成してメタルパターンを生成し、メタルパターンデータ40として出力する(ステップS06)。
図6に、このメタルパターン生成部15で生成されたメタルパターン配置のイメージを示す。
メタルパターン150は、信号配線用配線パターン141あるいは電源配線用配線パターン142と、矩形パターン130とをマージすることにより得られる。
したがって、信号配線用配線パターン141あるいは電源配線用配線パターン142が配置されているところでは、そのパターンに矩形パターン130が吸収され、信号配線用配線パターン141あるいは電源配線用配線パターン142がそのまま残る。
一方、信号配線用配線パターン141あるいは電源配線用配線パターン142が配置されていない領域には、矩形パターン130がそのまま残る。このとき、矩形パターン130の相互の間隔は、ダミーメタル最小配線間隔を満たしている。したがって、この矩形パターン130は、CMP処理におけるダミーメタルとして機能する。
ここで、メガセル配置領域101、102にはダミーメタルが配置されないが、メガセルは本質的に配線密度が高いので、メガセル配置領域101、102にダミーメタルを配置する必要はない。
このような本実施例によれば、予め配線可能領域全面に矩形パターンを配置しておくので、信号配線および電源配線の配線後にダミーメタル配置領域の抽出を行わなくとも、信号配線あるいは電源配線の未配線領域に自動的にダミーメタルが配置される。すなわち、ダミーメタル配置領域の抽出処理が不要であり、ダミーメタルを含むメタルパターンの生成に要する時間を短縮することができる。
また、設計変更などにより、信号配線あるいは電源配線の配線経路が変更になっても、新たな配線パターン配置データを作成するだけで、新しい配線パターンに適合するダミーメタルの配置を行ったメタルパターンを直ちに得ることができる。そのため、設計変更に伴う処理時間も短縮することができる。
1 メタルパターン生成装置
11 配線可能領域設定部
12 矩形パターン生成部
13 矩形パターン配置部
14 配線パターン配置部
15 パターン合成部
20 矩形パターン配置データ
30 配線パターン配置データ
40 メタルパターンデータ
100 半導体集積回路
101、102 メガセル配置領域
103 IOセル配置領域
110 配線可能領域
120 配線グリッド
130 矩形パターン
141 信号配線用配線パターン
142 電源用配線パターン
150 メタルパターン
11 配線可能領域設定部
12 矩形パターン生成部
13 矩形パターン配置部
14 配線パターン配置部
15 パターン合成部
20 矩形パターン配置データ
30 配線パターン配置データ
40 メタルパターンデータ
100 半導体集積回路
101、102 メガセル配置領域
103 IOセル配置領域
110 配線可能領域
120 配線グリッド
130 矩形パターン
141 信号配線用配線パターン
142 電源用配線パターン
150 メタルパターン
Claims (5)
- セル配置結果にもとづいて配線可能領域を設定するステップと、
前記配線可能領域全面に、所定寸法の矩形パターンをレイアウト設計用の配線グリッドの格子点にマトリックス状に配置するステップと、
前記配線可能領域の前記配線グリッド上に信号配線用および電源配線用の配線パターンを配置するステップと、
前記矩形パターンと前記配線パターンとを合成してメタルパターンを生成するステップと、
を有することを特徴とするメタルパターン生成方法。 - 前記矩形パターンの前記所定寸法が最小ダミーメタル配線間隔に応じて決定される
ことを特徴とする請求項1に記載のメタルパターン生成方法。 - セル配置結果にもとづいて配線可能領域を設定する手段と、
所定寸法の矩形パターンを生成する矩形パターン生成手段と、
前記配線可能領域の全面に、前記矩形パターンをレイアウト設計用の配線グリッドの格子点にマトリックス状に配置する手段と、
前記配線可能領域の前記配線グリッド上に信号配線用および電源配線用の配線パターンを配置する手段と、
前記矩形パターンと前記配線パターンとを合成してメタルパターンを生成する手段と、
を有することを特徴とするメタルパターン生成装置。 - 前記矩形パターン生成手段は、
入力されたダミーメタル最小配線間隔情報に応じて、前記矩形パターンの寸法を決定する
ことを特徴とする請求項4に記載のメタルパターン生成装置。 - 前記矩形パターンを配置するパターン設計レイヤーと、前記メタルパターンを配置するパターン設計レイヤーとを異なるレイヤーとする
ことを特徴とする請求項3または4に記載のメタルパターン生成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007190801A JP2009027084A (ja) | 2007-07-23 | 2007-07-23 | メタルパターン生成方法および生成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007190801A JP2009027084A (ja) | 2007-07-23 | 2007-07-23 | メタルパターン生成方法および生成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009027084A true JP2009027084A (ja) | 2009-02-05 |
Family
ID=40398582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007190801A Pending JP2009027084A (ja) | 2007-07-23 | 2007-07-23 | メタルパターン生成方法および生成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009027084A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008276179A (ja) * | 2007-05-02 | 2008-11-13 | Dongbu Hitek Co Ltd | マスク設計方法 |
-
2007
- 2007-07-23 JP JP2007190801A patent/JP2009027084A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008276179A (ja) * | 2007-05-02 | 2008-11-13 | Dongbu Hitek Co Ltd | マスク設計方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105556657B (zh) | 用于半导体器件的后段制成制造的反向自对准双图案化工艺 | |
TWI538095B (zh) | 在標準元件中之電源繞線 | |
US7844934B2 (en) | Method for designing a semiconductor integrated circuit layout capable of reducing the processing time for optical proximity effect correction | |
TW201207851A (en) | Perpendicular magnetic tunnel junction structure | |
TWI538139B (zh) | 混成核心貫穿孔洞和通孔 | |
CN106575638A (zh) | 具有至少部分地由保护结构来限定的气隙的半导体器件 | |
TW201108482A (en) | Magnetic tunnel junction device and fabrication | |
CN107257999B (zh) | 用于电阻式存储器器件的电极结构 | |
CN110226227A (zh) | 集成电路的电网布局设计 | |
CN107924994A (zh) | 用于存储器器件的金属化工艺 | |
JP2005084101A (ja) | マスクパターンの作製方法、半導体装置の製造方法、マスクパターンの作製システム、セルライブラリ、フォトマスクの製造方法 | |
CN104752415A (zh) | 用于三维集成电路的方法和装置 | |
US20160042110A1 (en) | High quality physical design for monolithic three-dimensional integrated circuits (3d ic) using two-dimensional integrated circuit (2d ic) design tools | |
JP2007335845A (ja) | 電子素子パッケージ用印刷回路基板及びその製造方法 | |
JP5058003B2 (ja) | フォトマスクデータ検証用半導体セル、半導体チップ、及びフォトマスクデータ検証方法 | |
WO2016133837A1 (en) | Electron-beam (e-beam) based semiconductor device features | |
JP2009027084A (ja) | メタルパターン生成方法および生成装置 | |
US20180189952A1 (en) | Method for processing the lef diagram of a layout | |
JP2010062475A (ja) | レイアウトパターン生成方法、半導体装置の製造方法、プログラム、レイアウトパターン生成装置 | |
JP2012043229A (ja) | ダミーメタル配置評価装置、ダミーメタル配置評価方法及びダミーメタル配置評価プログラム | |
JP4983068B2 (ja) | 半導体装置の設計支援装置、半導体装置の設計支援方法及び半導体装置の設計支援プログラム | |
JP2009182056A (ja) | 半導体装置の設計方法、設計装置及びプログラム | |
US11092885B2 (en) | Manufacturing methods of semiconductor devices | |
CN111353268A (zh) | 由计算机实施的方法及非暂时性计算机可读取介质 | |
JP2012146845A (ja) | ダミーパターンの設計方法 |