KR100894393B1 - 마스크의 설계방법 및 반도체소자 - Google Patents

마스크의 설계방법 및 반도체소자 Download PDF

Info

Publication number
KR100894393B1
KR100894393B1 KR1020070056673A KR20070056673A KR100894393B1 KR 100894393 B1 KR100894393 B1 KR 100894393B1 KR 1020070056673 A KR1020070056673 A KR 1020070056673A KR 20070056673 A KR20070056673 A KR 20070056673A KR 100894393 B1 KR100894393 B1 KR 100894393B1
Authority
KR
South Korea
Prior art keywords
pattern
dummy
distance
dummy pattern
width
Prior art date
Application number
KR1020070056673A
Other languages
English (en)
Other versions
KR20080108730A (ko
Inventor
이상희
조갑환
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070056673A priority Critical patent/KR100894393B1/ko
Priority to US11/842,872 priority patent/US7763398B2/en
Priority to US11/842,876 priority patent/US7771901B2/en
Priority to DE102007043097A priority patent/DE102007043097B4/de
Priority to JP2007319788A priority patent/JP2008276179A/ja
Publication of KR20080108730A publication Critical patent/KR20080108730A/ko
Application granted granted Critical
Publication of KR100894393B1 publication Critical patent/KR100894393B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/66—Containers specially adapted for masks, mask blanks or pellicles; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

실시예에 따른 반도체 소자는 제1 거리(spacing)를 두고 형성된 복수의 제1 더미 패턴들을 포함하는 제1 군의 더미 패턴; 상기 제1 거리를 두고 형성된 복수의 제2 더미 패턴들을 포함하면서, 상기 제1 군의 더미 패턴으로부터 제2 거리에 형성된 제2 군의 더미 패턴; 및 상기 제1 군의 더미 패턴으로부터 제3 거리에 형성된 메인 패턴;을 포함하는 것을 특징으로 한다.
더미 패턴, 마스크, 반도체소자

Description

마스크의 설계방법 및 반도체소자{A Layout Method for Mask and A Semiconductor Device}
도 1은 실시예에 따른 반도체소자의 평면도.
도 2a 내지 도 2g는 제1 실시예에 따른 마스크의 설계방법의 개념도.
도 3a 내지 도 3d는 제2 실시예에 따른 마스크의 설계방법의 개념도.
실시예는 마스크의 설계방법 및 반도체소자에 관한 것이다.
반도체소자는 일반적으로 다층구조를 이루고 있으며, 이러한 다층구조의 각층은 스퍼터링, 화학기상증착 등의 방법에 의해 형성되고, 리소그라피 공정을 거쳐 패터닝된다.
그런데, 반도체 소자의 기판상에서의 패턴의 크기, 패턴 밀도 등의 차이에 의해 여러 문제가 발생하는 경우가 있어 더미 패턴(Dummy Pattern)을 메인 패턴(Main Pattern)과 함께 형성하는 기술이 발전하여 왔다.
실시예는 패턴의 균일성을 확보할 수 있는 마스크의 설계방법 및 반도체소자 를 제공하고자 한다.
또한, 실시예는 패턴의 밀도를 높일 수 있는 마스크의 설계방법 및 반도체소자를 제공하고자 한다.
또한, 실시예는 새로운 형태의 모양을 지닌 더미 패턴(Dummy Pattern)의 마스크의 설계방법을 제공하고자 한다.
또한, 실시예는 설계공정 및 제조공정을 단순화할 수 있는 마스크의 설계방법을 제공하고자 한다.
실시예에 따른 반도체 소자는 제1 거리(spacing)를 두고 형성된 복수의 제1 더미 패턴들을 포함하는 제1 군의 더미 패턴; 상기 제1 거리를 두고 형성된 복수의 제2 더미 패턴들을 포함하면서, 상기 제1 군의 더미 패턴으로부터 제2 거리에 형성된 제2 군의 더미 패턴; 및 상기 제1 군의 더미 패턴으로부터 제3 거리에 형성된 메인 패턴;을 포함하는 것을 특징으로 한다.
또한, 실시예에 따른 마스크 설계방법은 제3 거리의 폭과 높이를 가진 제1 모(母) 더미 패턴을 형성하는 단계; 상기 제1 모(母) 더미 패턴을 제1 거리의 폭과 높이의 제13 패턴으로 축소하는 단계; 상기 제13 패턴을 수평방향의 폭은 고정하고, 상기 제1 모 더미 패턴의 폭인 제3 거리의 높이로 수직확장하여 제14 패턴을 형성하는 단계; 제5 거리의 폭과 높이의 제15 패턴을 형성하는 단계; 상기 제15 패턴을 수평방향의 폭은 고정하고, 상기 제1 모 더미 패턴의 폭인 제3 거리의 높이로 수직확장하여 제16 패턴을 형성하는 단계; 상기 제14 패턴과 상기 제16 패턴을 합 성하여 제11 패턴을 형성하는 단계; 및 상기 제11 패턴과 상기 제1 모 더미 패턴과 겹치는 부분(interact)을 제거하여 제1 군의 더미 패턴을 형성하는 단계;를 포함하는 것을 특징으로 한다.
또한, 실시예에 따른 마스크 설계방법은 제1 더미 패턴을 제1 방향으로 P거리만큼 거리를 두고 제2 더미 패턴을 어레이 하는 단계; 상기 어레이 된 모든 제1 더미 패턴 및 상기 제2 더미 패턴을 선택하여 복사하고, 상기 제1 방향으로 Q거리 만큼 이동하여 어레이 함으로써 복사된 제1 더미 패턴 및 복사된 제2 더미 패턴을 형성하는 단계; 및 상기 제1 더미 패턴, 복사된 제1 더미 패턴, 제2 더미 패턴, 복사된 제2 더미패턴을 어레이 하여 더미 패턴을 삽입하는 단계;를 포함하는 것을 특징으로 한다.
상기와 같은 실시예에 의하면 패턴의 균일성을 확보할 수 있는 마스크의 설계방법 및 반도체소자를 제공할 수 있고, 새로운 형태의 모양을 지닌 더미 패턴(Dummy Pattern)의 마스크의 설계방법 및 반도체소자를 제공할 수 있고, 각 패턴의 CD(Critical Diameter)의 일정화를 얻을 수 있으며, 설계공정 및 제조공정을 단순화할 수 있는 마스크의 설계방법을 제공할 수 있는 장점이 있다.
이하, 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
아래 실시예를 설명함에 있어서 설계공정의 순서는 일 예에 불과하며 다양한 방법의 조합에 의해 진행되는 공정은 하기 된 청구항의 권리범위에 속한다.
도 1은 실시예에 따른 반도체소자의 평면도이다.
실시예에 따른 반도체소자는 제1 거리(spacing)(A)를 두고 형성된 복수의 제 1 더미 패턴(622)들을 포함하는 제1 군의 더미 패턴(620); 상기 제1 거리(A)를 두고 형성된 복수의 제2 더미 패턴(632)들을 포함하면서, 상기 제1 군의 더미 패턴(620)으로부터 제2 거리(B)에 형성된 제2 군의 더미 패턴(630); 및 상기 제1 군의 더미 패턴(620)으로부터 제3 거리(D)에 형성된 메인 패턴(650);을 포함하는 것을 특징으로 한다.
도 1에 도시된 실시예(600)는 제1 거리(spacing)(A)를 두고 형성된 복수의 제1 더미 패턴(622)과 상기 제1 더미 패턴(622)으로부터 제5 거리(E)에 형성된 제5 더미 패턴(625)을 포함하는 제1 군의 더미 패턴(620) 및 제1 거리(A)를 두고 형성된 복수의 제2 더미 패턴(632)들과 상기 제2 더미 패턴(622)으로부터 제5 거리(E)에 형성된 제6 더미 패턴(635)을 포함하면서, 상기 제1 군의 더미 패턴(620)으로부터 제2 거리(B)에 형성된 제2 군의 더미 패턴(630)을 포함하는 것을 특징으로 한다.
도 1은 제1 군의 더미 패턴(620)과 상기 제2 군의 더미 패턴(630)이 각각 4개씩 형성된 예이며, 본 발명이 이에 한정되는 것은 아니다.
실시예는 제1 군의 더미 패턴(620)을 구성하는 더미 패턴들이 서로 다른 거리에 위치한 점에 특징이 있다. 이는 제2 군의 더미 패턴(630)도 마찬가지이다.
즉, 실시예에서 제1 군의 더미 패턴(620)은 제1 거리(spacing)(A)를 두고 형성된 복수의 제1 더미 패턴(622)과 상기 제1 더미 패턴(622)으로부터 제5 거리(E)에 형성된 제5 더미 패턴(625)을 포함할 수 있다.
상기 제1 더미 패턴(622) 사이의 제1 거리(A)와 제1 더미 패턴(622)으로부터 제5 거리(E)는 반도체제조 공정상 패턴 간 최소 간격(Minimum Spacing) 이상의 거리일 수 있다.
이때, 실시예에서 상기 제1 거리(A)가 상기 제5 거리(E)에 비해 길 수 있으나 이에 한정되는 것은 아니다. 즉, 상기 제1 거리(A)가 상기 제5 거리(E)에 비해 짧을 수도 있다.
또한, 실시예에서는 상기 제1 거리(A)가 상기 제5 거리(E)와 다른 경우를 예로 들고 있으나, 이에 한정되지 않으며 상기 제1 거리(A)가 상기 제5 거리(E)와 같을 수도 있다.
실시예에서 상기 제1 군의 더미 패턴(620)과 상기 제2 군의 더미 패턴(630)은 액티브 레이어(Active layer) 패턴, 메탈 패턴(Metal pattern), 폴리 레이어(Poly Layer) 패턴 등과 같이 같은 기능을 하는 레이어(layer) 패턴일 수 있다.
실시예에서 상기 제1 더미 패턴(622)들은 2n개(단, n=정수)로 형성될 수 있다.
실시예에서, 상기 제1 더미 패턴(622), 제5 더미패턴(625), 제2 더미 패턴(632), 제6 더미패턴(635)들은 같은 모양, 예를 들어 직사각형으로 형성될 수 있으나 이에 한정되는 것은 아니다.
또한, 실시예에서 상기 제1 더미 패턴(622), 제5 더미패턴(625), 제2 더미 패턴(632), 제6 더미패턴(635)들은 같은 크기를 가질 수 있다. 상기 더미 패턴들이 같은 모양에 같은 크기를 가지는 경우 더미 패턴의 디자인과 반도체제조공정의 신속 정확성을 도모할 수 있고, 나아가 패턴의 균일성과 패턴밀도의 극대화를 도모할 수 있다.
상기 제1 더미 패턴(622)은 직사각형인 경우 상기 제1 더미 패턴(622)의 가로의 폭(X)와 세로의 폭(Y)은 서로 다르며, 가로의 폭(X)이 세로의 폭(Y)보다 길거나 짧을 수 있다.
상기 제1 더미 패턴(622)의 폭(With)은 반도체제조 공정상 패턴의 최소 선폭(Minimum Width) 또는 최소 크기(Minimum Width) 이상일 수 있다.
(제1 실시예)
이하, 도 2a 내지 도 2g를 참조하여 제1 실시예에 따른 마스크 설계방법을 설명한다.
우선, 도 2a와 같이 제3 거리(C)의 폭과 높이를 가진 제1 모(母) 더미 패턴(621)을 형성한다.
다음으로, 도 2b와 같이 제3 거리(C)의 폭과 높이를 가진 제1 모(母) 더미 패턴(621)을 제1 거리(A)와 같은 폭과 높이의 제13 패턴(624)으로 축소한다.
다음으로, 도 2c와 같이 상기 제13 패턴(624)을 수평방향의 폭(A)은 고정하고, 상기 제1 모 더미 패턴(621)의 폭(C)인 제3 거리(C)의 높이로 수직확장하여 제14 패턴(625)을 형성한다.
예를 들어, 상기 제13 패턴(624)에 대해 수평으로는 고정하되 수직으로 상기 제1 모 더미 패턴(621)의 폭(C)이 될 때까지 수직으로 확장하여 제14 패턴(625)을 형성할 수 있다.
다음으로, 도 2d와 같이 제3 거리(C)의 폭과 높이를 가진 제1 모(母) 더미 패턴(621)을 제5 거리(E)와 같은 폭과 높이의 제15 패턴(623)으로 축소한다.
또한, 다른 실시예로 상기 제15 패턴(623)을 형성하기 위해 상기 제13 패턴(624)을 제5 거리(E)의 폭과 높이의 제15 패턴(623)으로 확장 또는 축소하여 형성할 수도 있다.
다음으로, 도 2e와 같이 상기 제15 패턴(623)을 수평방향의 폭(E)은 고정하고, 상기 제1 모 더미 패턴(621)의 폭(C)인 제3 거리(C)의 높이로 수직확장하여 제16 패턴(626)을 형성한다.
예를 들어, 상기 제15 패턴(623)에 대해 수평으로는 고정하되 수직으로 상기 제1 모 더미 패턴(621)의 폭(C)이 될 때까지 수직으로 확장하여 제16 패턴(626)을 형성할 수 있다.
다음으로, 도 2f와 같이 상기 제14 패턴(625)과 상기 제16 패턴(626)을 합성하여 제11 패턴(629)을 형성한다.
이때, 상기 제11 패턴(629)을 형성하는 경우 상기 제14 패턴(625)과 상기 제16 패턴(626)을 논리합 하여 제11 패턴(629)을 형성할 수 있다. 즉, 상기 제14 패턴(625)과 상기 제16 패턴(626)이 어느 하나라도 존재하는 영역에는 패턴이 존재하도록 한다.
다음으로, 2g와 같이 상기 제11 패턴(629)과 상기 제1 모 더미 패턴(621)과 겹치는 부분(interact)을 제거하여 제1 군의 더미 패턴(620)을 형성할 수 있다.
상기 제1 군의 더미 패턴(620)을 형성하는 방법은 하나의 예일 뿐이며, 상기 실시예의 다른 방법으로는 상기 제14 패턴(625)과 상기 제16 패턴(626)이 상기 제1 모 더미 패턴(621)과 겹치는 부분(interact)을 제거하고, 잔존하는 부분을 논리 곱하여 제1 군의 더미 패턴(620)을 형성할 수도 있다.
(제2 실시예)
도 3a 내지 도 3d를 참조하여 제2 실시예에 따른 마스크의 설계방법을 설명한다.
제2 실시예에 따른 마스크의 설계방법은 상기 제1 실시예와 달리 더미 패턴을 형성함에 있어서 슬라이싱 개념보다는 배열(array) 개념을 도입한 것이다.
우선, 도 3a와 같이 제1 더미 패턴(622)을 제1 방향으로 P거리만큼 거리를 두고 제2 더미 패턴(632)을 어레이 한다.
이때, 상기 제1 방향과 수직방향으로 역시 P거리만큼 거리를 두고 어레이될 수 있다.
다음으로, 도 3b와 같이 상기 도 3a에서 어레이된 모든 제1 더미 패턴(622) 및 상기 제2 더미 패턴(632)을 선택하여 복사하고, 상기 제1 방향으로 Q거리 만큼 이동하여 어레이 함으로써 복사된 제1 더미 패턴(622a) 및 복사된 제2 더미 패턴(632a)을 형성할 수 있다.
다음으로, 도 3c와 같이 상기 도 3a에서 어레이된 모든 제1 더미 패턴(622) 및 상기 제2 더미 패턴(632)을 선택하여 복사하고, 상기 제1 방향의 수직방향으로 R거리 만큼 이동하여 어레이 함으로써 제5 더미 패턴(625) 및 제6 더미 패턴(635)을 형성할 수 있다.
다음으로, 도 3d와 같이 상기 도 3c에서 어레이된 제5 더미 패턴(625) 및 제 6 더미 패턴(635)을 선택하여 복사하고, 상기 제1 방향으로 Q거리 만큼 이동하여 어레이 함으로써 복사된 제5 더미 패턴(625a) 및 복사된 제6 더미 패턴(635a)을 형성함으로써 제2 실시예에 따른 마스크 설계를 진행할 수 있다.
한편, 또 다른 실시예로 상기 도 3b에서 어레이된 모든 제1 더미 패턴(622, 622a) 및 상기 제2 더미 패턴(632,632a)을 선택하여 복사하고, 상기 제1 방향의 수직방향으로 R거리 만큼 이동하여 어레이 함으로써 제5 더미 패턴(625,625a) 및 제6 더미 패턴(635, 635a)을 한번에 형성할 수도 있다.
제2 실시예에 따른 마스크의 설계방법에 의하면, 어레이에 의한 새로운 개념의 마스크 설계방법을 제공할 수 있다.
또한, 제2 실시예에 의하면 어레이에 의한 마스크 설계방법을 채용함으로써 더미 패턴을 설계를 위한 데이터 부담을 최소한으로 할 수 있는 효과가 있다.
본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 하기 된 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.
이상에서 설명한 바와 같이 실시예에 따른 반도체소자 및 마스크의 설계방법에 의하면 같은 모양과 같은 크기를 가진 더미 패턴들을 형성함으로써 패턴의 균일성을 이룰 수 있다.
또한, 실시예에 의하면 모양과 크기가 같은 더미 패턴을 채용함으로써 더미 패턴을 설계를 위한 데이터 부담을 최소한으로 할 수 있는 효과가 있다.
또한, 실시예에 의하면 패턴의 균일성 확보에 따라 각 패턴의 CD(Critical Diameter)의 일정화를 얻을 수 있다.
또한, 실시예에 의하면 같은 모양과 같은 크기를 지니는 새로운 형태의 모양을 지닌 더미 패턴이 형성된 반도체소자를 제공할 수 있다.
또한, 실시예는 같은 모양과 같은 크기를 지니는 새로운 형태의 모양을 지닌 더미 패턴으로 인해 설계공정 및 제조공정을 단순화할 수 있는 더미 패턴을 포함하는 반도체소자를 제공할 수 있다.

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제3 거리의 폭과 높이를 가진 제1 모(母) 더미 패턴을 형성하는 단계;
    상기 제1 모(母) 더미 패턴을 제1 거리의 폭과 높이의 제13 패턴으로 축소하는 단계;
    상기 제13 패턴을 수평방향의 폭은 고정하고, 상기 제1 모 더미 패턴의 폭인 제3 거리의 높이로 수직확장하여 제14 패턴을 형성하는 단계;
    제5 거리의 폭과 높이의 제15 패턴을 형성하는 단계;
    상기 제15 패턴을 수평방향의 폭은 고정하고, 상기 제1 모 더미 패턴의 폭인 제3 거리의 높이로 수직확장하여 제16 패턴을 형성하는 단계;
    상기 제14 패턴과 상기 제16 패턴을 합성하여 제11 패턴을 형성하는 단계; 및
    상기 제11 패턴과 상기 제1 모 더미 패턴과 겹치는 부분(interact)을 제거하여 제1 군의 더미 패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 마스크 설계방법.
  7. 제6 항에 있어서,
    상기 제11 패턴을 형성하는 단계는,
    상기 제14 패턴과 상기 제16 패턴을 논리합으로 합성하는 것을 특징으로 하는 마스크 설계방법.
  8. 제6 항에 있어서,
    상기 제15 패턴을 형성하는 단계는,
    상기 제1 모(母) 더미 패턴을 제5 거리의 폭과 높이의 제15 패턴으로 축소하여 형성하는 것을 특징으로 하는 마스크 설계방법.
  9. 제6 항에 있어서,
    상기 제15 패턴을 형성하는 단계는,
    상기 제13 패턴을 제5 거리의 폭과 높이의 제15 패턴으로 확장하여 형성하는 것을 특징으로 하는 마스크 설계방법.
  10. 제6 항에 있어서,
    상기 제15 패턴을 형성하는 단계는,
    상기 제13 패턴을 제5 거리의 폭과 높이의 제15 패턴으로 축소하여 형성하는 것을 특징으로 하는 마스크 설계방법.
  11. 제6 항에 있어서,
    상기 마스크는,
    제1 거리(spacing)를 두고 형성된 복수의 제1 더미 패턴들을 포함하는 제1 군의 더미 패턴; 및
    상기 제1 거리를 두고 형성된 복수의 제2 더미 패턴들을 포함하면서, 상기 제1 군의 더미 패턴으로부터 제2 거리에 형성된 제2 군의 더미 패턴;을 포함하는 것을 특징으로 하는 마스크 설계방법.
  12. 제1 더미 패턴을 제1 방향으로 P거리만큼 거리를 두고 제2 더미 패턴을 어레이 하는 단계;
    상기 어레이 된 제1 더미 패턴 및 상기 제2 더미 패턴을 선택하여 복사하고, 상기 제1 방향으로 Q거리 만큼 이동하여 어레이 함으로써 복사된 제1 더미 패턴 및 복사된 제2 더미 패턴을 형성하는 단계; 및
    상기 제1 더미 패턴, 복사된 제1 더미 패턴, 제2 더미 패턴, 복사된 제2 더미패턴을 어레이 하여 더미 패턴을 삽입하는 단계;를 포함하는 것을 특징으로 하는 마스크 설계방법.
  13. 제12 항에 있어서,
    상기 더미 패턴을 삽입하는 단계는,
    상기 어레이 된 제1 더미 패턴 및 상기 제2 더미 패턴을 선택하여 복사하고, 상기 제1 방향의 수직방향으로 R거리 만큼 이동하여 어레이 함으로써 제5 더미 패턴 및 제6 더미 패턴을 형성하는 단계; 및
    상기 제5 더미 패턴 및 제6 더미 패턴을 선택하여 복사하고, 상기 제1 방향으로 Q거리 만큼 이동하여 어레이 함으로써 복사된 제5 더미 패턴 및 복사된 제6 더미 패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 마스크 설계방법.
  14. 제12 항에 있어서,
    상기 더미 패턴을 삽입하는 단계는,
    상기 어레이된 제1 더미 패턴, 복사된 제1 더미 패턴, 제2 더미 패턴 및 복사된 제2 더미 패턴을 선택하여 복사하고, 상기 제1 방향의 수직방향으로 R거리 만큼 이동하여 어레이 함으로써 제5 더미 패턴 및 제6 더미 패턴을 형성하는 것을 특징으로 하는 마스크 설계방법.
  15. 제12 항에 있어서,
    상기 마스크는,
    제1 거리(spacing)를 두고 형성된 복수의 제1 더미 패턴들을 포함하는 제1 군의 더미 패턴; 및
    상기 제1 거리를 두고 형성된 복수의 제2 더미 패턴들을 포함하면서, 상기 제1 군의 더미 패턴으로부터 제2 거리에 형성된 제2 군의 더미 패턴;을 포함하는 것을 특징으로 하는 마스크 설계방법.
KR1020070056673A 2007-05-02 2007-06-11 마스크의 설계방법 및 반도체소자 KR100894393B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070056673A KR100894393B1 (ko) 2007-06-11 2007-06-11 마스크의 설계방법 및 반도체소자
US11/842,872 US7763398B2 (en) 2007-05-02 2007-08-21 Layout method for mask
US11/842,876 US7771901B2 (en) 2007-05-02 2007-08-21 Layout method for mask
DE102007043097A DE102007043097B4 (de) 2007-05-02 2007-09-10 Layout-Verfahren für eine Maske
JP2007319788A JP2008276179A (ja) 2007-05-02 2007-12-11 マスク設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070056673A KR100894393B1 (ko) 2007-06-11 2007-06-11 마스크의 설계방법 및 반도체소자

Publications (2)

Publication Number Publication Date
KR20080108730A KR20080108730A (ko) 2008-12-16
KR100894393B1 true KR100894393B1 (ko) 2009-04-20

Family

ID=40368297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070056673A KR100894393B1 (ko) 2007-05-02 2007-06-11 마스크의 설계방법 및 반도체소자

Country Status (1)

Country Link
KR (1) KR100894393B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158278A (ja) * 2000-11-20 2002-05-31 Hitachi Ltd 半導体装置およびその製造方法ならびに設計方法
KR20040075760A (ko) * 2003-02-21 2004-08-30 소니 가부시키가이샤 노광용 패턴 또는 마스크의 검사 방법, 그 제조 방법, 및노광용 패턴 또는 마스크
JP2005140997A (ja) 2003-11-06 2005-06-02 Semiconductor Leading Edge Technologies Inc フォトマスク、及び、パターン形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158278A (ja) * 2000-11-20 2002-05-31 Hitachi Ltd 半導体装置およびその製造方法ならびに設計方法
KR20040075760A (ko) * 2003-02-21 2004-08-30 소니 가부시키가이샤 노광용 패턴 또는 마스크의 검사 방법, 그 제조 방법, 및노광용 패턴 또는 마스크
JP2004253666A (ja) * 2003-02-21 2004-09-09 Sony Corp 露光用パターン又はマスクの検査方法、その製造方法、及び露光用パターン又はマスク
JP2005140997A (ja) 2003-11-06 2005-06-02 Semiconductor Leading Edge Technologies Inc フォトマスク、及び、パターン形成方法

Also Published As

Publication number Publication date
KR20080108730A (ko) 2008-12-16

Similar Documents

Publication Publication Date Title
KR100593219B1 (ko) 레이아웃 설계 방법 및 포토마스크
CN103376670B (zh) 网格加密方法
JP4814044B2 (ja) パターン設計方法
KR101555084B1 (ko) 집적회로 필드들의 임계 치수 또는 오버레이 변화 결정
JP2008276179A (ja) マスク設計方法
JP2016035967A (ja) パターン形成方法
KR20120023172A (ko) 개선된 매칭을 위한 가드 링
JP4783811B2 (ja) マスクの設計方法
TWI569160B (zh) 多重圖形化用之佈局定義、元件庫產生、及積體電路設計之方法和光罩組
KR100894393B1 (ko) 마스크의 설계방법 및 반도체소자
KR101682336B1 (ko) 생성 방법, 기억 매체 및 정보 처리 장치
KR100849359B1 (ko) 마스크의 설계방법
KR100872721B1 (ko) 마스크의 설계방법과 반도체 소자 및 그 제조방법
CN105990364A (zh) 半导体结构及其制造方法
US6635388B1 (en) Contact hole fabrication with the aid of mutually crossing sudden phase shift edges of a single phase shift mask
KR20080096215A (ko) 반도체 소자 및 그 제조방법
US10818504B2 (en) Method for producing a pattern of features by lithography and etching
KR101100934B1 (ko) 반도체소자 및 그 제조방법
JP5665915B2 (ja) マスクデータ作成方法
KR20140042794A (ko) 2-행 홀들을 패터닝하는 해상을 향상시키기 위한 방법 및 마스크
KR100896857B1 (ko) 밀집된 패턴의 균일도 향상을 위한 광학 근접 보상 방법
KR20060027315A (ko) 다이아몬드 형상의 칩을 제조하는 방법 및 장치
KR100920226B1 (ko) 반도체 소자 제조를 위한 마스크 제작방법
KR100687868B1 (ko) 홀 패턴 어레이의 가장 자리 보상 방법
JP2009117857A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee