JP4794135B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4794135B2 JP4794135B2 JP2004121428A JP2004121428A JP4794135B2 JP 4794135 B2 JP4794135 B2 JP 4794135B2 JP 2004121428 A JP2004121428 A JP 2004121428A JP 2004121428 A JP2004121428 A JP 2004121428A JP 4794135 B2 JP4794135 B2 JP 4794135B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- semiconductor device
- copper
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000010949 copper Substances 0.000 claims description 87
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 65
- 229910052802 copper Inorganic materials 0.000 claims description 57
- 238000009713 electroplating Methods 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 29
- 239000010408 film Substances 0.000 description 124
- 238000007747 plating Methods 0.000 description 38
- 239000011229 interlayer Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000005498 polishing Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 239000000654 additive Substances 0.000 description 6
- 239000003112 inhibitor Substances 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000000996 additive effect Effects 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000001747 exhibiting effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
Description
M. Georgiadou, et al., "Simulation of Shaped Evolution during Electrodeposition of Copper in the Presence of Additive", J. Electrochem. Soc., Vol. 148, pp. C54-C58, 2001 S. Soukane, et al., "Feature Superfilling in Copper Electrochemical Deposition", J. Electrochem. Soc., Vol. 149, pp. C74-C81, 2002
本発明は上記実施形態に限らず種々の変形が可能である。
前記配線溝及び前記複数の溝が形成された前記絶縁膜上に、電解めっきにより銅膜を形成する工程と、
CMPにより前記絶縁膜上の前記銅膜を除去し、前記配線溝に埋め込まれた銅配線と、前記複数の溝に埋め込まれたダミーパターンとを形成する工程とを有する半導体装置の製造方法であって、
前記配線溝及び前記複数の溝を形成する工程では、前記複数の溝を、単位面積あたり10〜25%の密度で形成する
ことを特徴とする半導体装置の製造方法。
前記配線溝及び前記複数の溝を形成する工程では、前記銅膜の形成に使用する電解めっき液においてオーバープレート量が最大となる幅に対して、80%以下又は170%以上の幅を有する前記複数の溝を形成する
ことを特徴とする半導体装置の製造方法。
前記配線溝及び前記複数の溝を形成する工程では、前記銅配線と同時に形成する最小配線幅の他の銅配線に対して、80%以下又は170%以上の幅を有する前記複数の溝を形成する
ことを特徴とする半導体装置の製造方法。
前記銅膜を形成する工程では、前記配線溝の深さの2.5倍以下の膜厚の前記銅膜を形成する
ことを特徴とする半導体装置の製造方法。
前記銅膜を形成した直後における前記銅膜表面の段差は、前記配線溝の深さよりも低い
ことを特徴とする半導体装置の製造方法。
前記複数の溝は、前記銅配線から20μmの範囲内に敷設する
ことを特徴とする半導体装置の製造方法。
前記銅配線は、1μm以上の幅を有する
ことを特徴とする半導体装置の製造方法。
前記銅膜の形成に使用する電解めっき液は、光沢剤と、抑止剤とを含む
ことを特徴とする半導体装置の製造方法。
前記ダミーパターンを構成する単位パターンは、単位面積あたり10〜25%の密度で形成されている
ことを特徴とする半導体装置。
前記銅配線及び前記ダミーパターンは、電解めっきにより形成されたものであり、
前記単位パターンは、前記銅配線及び前記ダミーパターンの形成に使用する電解めっき液においてオーバープレート量が最大となる幅に対して、80%以下又は170%以上の幅を有する
ことを特徴とする半導体装置。
前記ダミーパターンを構成する前記単位パターンは、前記絶縁膜に埋め込まれた最小配線幅の他の銅配線に対して、80%以下又は170%以上の幅を有する
ことを特徴とする半導体装置。
前記ダミーパターンは、前記配線から20μmの範囲内に敷設されている
ことを特徴とする半導体装置。
前記銅配線は、1μm以上の幅を有する
ことを特徴とする半導体装置。
12,16…層間絶縁膜
14a,26a…細幅配線
14b,26b…太幅配線
18a,18b…配線溝
18c…溝
20…バリアメタル
22…シード層
24…Cu膜
26c…ダミーパターン
30…層間絶縁膜
32,34,36…配線溝
38…Cu膜
40…銅原子
100…絶縁膜
102…溝
104…バリアメタル
106…シード層
108…銅膜
Claims (4)
- 絶縁膜に、1μm以上の幅を有する配線を埋め込むための配線溝と、前記配線溝の近傍に配置されたCMP用のダミーパターンを埋め込むための複数の溝とを形成する工程と、
前記配線溝及び前記複数の溝が形成された前記絶縁膜上に、電解めっきにより銅膜を形成する工程と、
CMPにより前記絶縁膜上の前記銅膜を除去し、前記配線溝に埋め込まれた銅配線と、前記複数の溝に埋め込まれたダミーパターンとを形成する工程とを有する半導体装置の製造方法であって、
前記配線溝及び前記複数の溝を形成する工程では、前記複数の溝を、単位面積あたり10〜25%の密度で形成し、
前記配線溝及び前記複数の溝を形成する工程では、前記銅膜の形成に使用する電解めっき液においてオーバープレート量が最大となる幅に対して、80%以下又は170%以上の幅を有する前記複数の溝を形成する
ことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記銅膜を形成する工程では、前記配線溝の深さの2.5倍以下の膜厚の前記銅膜を形
成する
ことを特徴とする半導体装置の製造方法。 - 請求項1又は2に記載の半導体装置の製造方法において、
前記銅膜を形成した直後における前記銅膜表面の段差は、前記配線溝の深さよりも低い
ことを特徴とする半導体装置の製造方法。 - 請求項1乃至3のいずれか1項に記載の半導体装置の製造方法において、
前記複数の溝は、前記銅配線から20μmの範囲内に敷設する
ことを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004121428A JP4794135B2 (ja) | 2004-04-16 | 2004-04-16 | 半導体装置の製造方法 |
US10/921,191 US7329952B2 (en) | 2004-04-16 | 2004-08-19 | Method of fabricating a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004121428A JP4794135B2 (ja) | 2004-04-16 | 2004-04-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005310807A JP2005310807A (ja) | 2005-11-04 |
JP4794135B2 true JP4794135B2 (ja) | 2011-10-19 |
Family
ID=35096816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004121428A Expired - Lifetime JP4794135B2 (ja) | 2004-04-16 | 2004-04-16 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7329952B2 (ja) |
JP (1) | JP4794135B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007294783A (ja) * | 2006-04-27 | 2007-11-08 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置の設計支援システム |
US7928539B2 (en) * | 2007-01-29 | 2011-04-19 | Renesas Electronics Corporation | Semiconductor device |
KR20080096215A (ko) * | 2007-04-27 | 2008-10-30 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
US7771901B2 (en) | 2007-05-02 | 2010-08-10 | Dongbu Hitek Co., Ltd. | Layout method for mask |
JP5193582B2 (ja) | 2007-12-12 | 2013-05-08 | 株式会社東芝 | 半導体装置の製造方法 |
KR101043870B1 (ko) * | 2008-12-19 | 2011-06-22 | 주식회사 하이닉스반도체 | Cmp 더미 패턴을 갖는 반도체 소자 및 그 cmp 더미 패턴 형성 방법 |
US8883638B2 (en) * | 2012-01-18 | 2014-11-11 | United Microelectronics Corp. | Method for manufacturing damascene structure involving dummy via holes |
US9558930B2 (en) * | 2014-08-13 | 2017-01-31 | International Business Machines Corporation | Mixed lithography approach for e-beam and optical exposure using HSQ |
KR102381824B1 (ko) * | 2015-04-13 | 2022-03-31 | 도쿄엘렉트론가부시키가이샤 | 기판을 평탄화하기 위한 시스템 및 방법 |
US11646268B2 (en) * | 2020-11-13 | 2023-05-09 | Nanya Technology Corporation | Semiconductor device structure with conductive plugs of different aspect ratios and manganese-containing liner having different thicknesses |
JPWO2022158357A1 (ja) * | 2021-01-21 | 2022-07-28 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6232231B1 (en) * | 1998-08-31 | 2001-05-15 | Cypress Semiconductor Corporation | Planarized semiconductor interconnect topography and method for polishing a metal layer to form interconnect |
JP2000340568A (ja) * | 1999-03-19 | 2000-12-08 | Toshiba Corp | 半導体装置 |
JP4237908B2 (ja) * | 2000-02-01 | 2009-03-11 | 富士通株式会社 | 半導体装置の製造方法 |
JP2001217248A (ja) * | 2000-02-04 | 2001-08-10 | Nec Corp | 半導体装置の配線形成方法 |
JP3539337B2 (ja) * | 2000-03-17 | 2004-07-07 | セイコーエプソン株式会社 | 半導体装置およびその製造方法ならびにマスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体 |
JP2002368103A (ja) * | 2001-06-05 | 2002-12-20 | Hitachi Ltd | 半導体装置とその製造方法 |
JP2003277985A (ja) * | 2002-03-20 | 2003-10-02 | Fujitsu Ltd | メッキ成膜方法及びメッキ成膜装置 |
JP3536104B2 (ja) * | 2002-04-26 | 2004-06-07 | 沖電気工業株式会社 | 半導体装置の製造方法 |
JP2005064226A (ja) * | 2003-08-12 | 2005-03-10 | Renesas Technology Corp | 配線構造 |
JP2005167120A (ja) * | 2003-12-05 | 2005-06-23 | Semiconductor Leading Edge Technologies Inc | 半導体装置及び半導体装置の製造方法 |
-
2004
- 2004-04-16 JP JP2004121428A patent/JP4794135B2/ja not_active Expired - Lifetime
- 2004-08-19 US US10/921,191 patent/US7329952B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2005310807A (ja) | 2005-11-04 |
US20050233564A1 (en) | 2005-10-20 |
US7329952B2 (en) | 2008-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8080147B2 (en) | Electrolytic plating method and semiconductor device manufacturing method | |
KR20130127013A (ko) | 여분-테이퍼형 전이 비아들을 포함하는 반도체 디바이스의 금속화 시스템 | |
JP4794135B2 (ja) | 半導体装置の製造方法 | |
JP2009510771A (ja) | 導電性キャッピング層を含む銅ベースのメタライゼーション層を形成する技術 | |
JP2008198933A (ja) | 半導体装置およびその製造方法 | |
KR20100038576A (ko) | 구리 도금용 조성물 및 이를 이용한 구리 배선의 형성 방법 | |
US20140239501A1 (en) | Integrated circuit interconnects and methods of making same | |
US7148140B2 (en) | Partial plate anneal plate process for deposition of conductive fill material | |
JP4309873B2 (ja) | 電子デバイスの製造方法 | |
US9087881B2 (en) | Electroless fill of trench in semiconductor structure | |
RU2011130345A (ru) | Способ изготовления усовершенствованной многоуровневой медной металлизации с применением диэлектриков с очень низкой диэлектрической постоянной (ultra low-k) | |
JP2010080525A (ja) | 半導体装置の製造方法 | |
KR100752174B1 (ko) | 2개의 시드층을 이용한 반도체 소자의 구리 배선 형성 방법 | |
CA2456301A1 (en) | Dummy structures to reduce metal recess in electropolishing process | |
US20040259348A1 (en) | Method of reducing post-CMP defectivity | |
KR100788352B1 (ko) | 반도체 소자의 구리 배선 형성방법 | |
US6903011B2 (en) | Displacement method to grow cu overburden | |
JP2009289828A (ja) | 半導体装置の製造方法および半導体装置 | |
JP4351595B2 (ja) | 銅の配線層を形成する方法 | |
KR100826784B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
KR100587657B1 (ko) | 이씨피공정에서의 터미날 효과 최소화 방법 | |
KR20070052452A (ko) | 반도체 소자의 금속배선 제조방법 | |
JP2006515467A (ja) | 後続の化学機械研磨(CMP:ChemicalMechanicalPolishing)プロセスのプロセス均一性が向上するようにパターン誘電層上に銅を電気メッキするための方法 | |
JP2005264271A (ja) | データ出力装置および半導体装置の製造方法 | |
KR100772252B1 (ko) | 구리 배선의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110726 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4794135 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |