JP2008227003A - 静電気放電保護回路 - Google Patents
静電気放電保護回路 Download PDFInfo
- Publication number
- JP2008227003A JP2008227003A JP2007060613A JP2007060613A JP2008227003A JP 2008227003 A JP2008227003 A JP 2008227003A JP 2007060613 A JP2007060613 A JP 2007060613A JP 2007060613 A JP2007060613 A JP 2007060613A JP 2008227003 A JP2008227003 A JP 2008227003A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electrostatic discharge
- circuit
- ground line
- discharge protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 電源ラインVDDとグランドラインGNDとの間に備えられた時定数回路11を構成する抵抗11aとキャパシタ11bとの接続ノードに、サージ検出回路12を構成するPMOSトランジスタ12aを接続し、動作電圧以下の電圧が印加されたときにはPMOSトランジスタ12aを非導通状態にとどませるとともに、ESDイベントが発生した場合はPMOSトランジスタ12aを導通状態に移行するレベルの降下電圧分だけダイオード接続されたPMOSトランジスタ12b,12c,12dで電圧を降下させて、サージ吸収回路13を構成するNMOSトランジスタ13eをオンさせる。
【選択図】 図1
Description
“Vdd<n×Vtp”(nはPMOSダイオードの段数)
となっている。このため、通常動作時には、上記トリガ回路には電流は流れず、図8に示すノードAは‘H’レベルとなっており、従ってPMOSトランジスタ217,NMOSトランジスタ208はオフ状態にあり、半導体チップの内部回路を保護するためのPNPバイポーラトランジスタ205のベースは‘H’レベルにある。このように、通常動作時には、電源ラインVDDとグランドラインGNDとの間に電流が流れない構成となっている。
電源ラインとグランドラインとの間に直列に接続された、電源ライン側の抵抗およびグランドライン側のキャパシタからなる時定数回路と、
電源ラインとグランドラインとの間に直列に接続された、上記時定数回路の抵抗とキャパシタとの接続ノードに接続されたMOSトランジスタおよび電圧降下素子からなり、グランドラインと等電圧にあった電源ラインに所定の動作電圧以下の電圧が印加されたときにはそのMOSトランジスタおよび上記電圧降下素子が非導通状態にとどまるとともに、グランドラインと等電圧にあった電源ラインに上記動作電圧を越える所定のサージ電圧以上の電圧が印加されたときには導通状態に移行するサージ検出回路と、
電源ラインとグランドラインとの間に接続された、上記MOSトランジスタおよび上記電圧降下素子が導通状態に移行したことを受けて電源ラインとグランドラインとの間を短絡するサージ吸収回路とを備えたことを特徴とする。
“Vesd>4×Vtp”(VtpはPMOSトランジスタの閾値)
となると、PMOSトランジスタ12aおよびPMOSトランジスタ12b,12c,12dで構成された電圧降下素子が導通して電流が流れ始めPMOSトランジスタ12aと抵抗12eとの接続ノードVm1の電位が上昇する(即ち、サージ電圧を検出する)。すると、NMOSトランジスタ13bがオンし始めるため、抵抗13aとNMOSトランジスタ13bとの接続ノードVm2の電位が下がり、PMOSトランジスタ13cがオンし始める。このため、PMOSトランジスタ13cとNMOSトランジスタ13dとの接続ノードVgateの電位が‘H’レベルになり、NMOSトランジスタ13eがオンする。このようにして、サージ電流を逃がすことが可能となる。
“VDD<4×Vtp”(VDDは通常動作時の電源ラインVDDの電源電圧)の条件を満たしていれば、PMOSトランジスタ12b,12c,12dおよびPMOSトランジスタ12aは導通せず、従ってNMOSトランジスタ13eがオンすることはなく、電源立ち上げの傾きが急峻であってもNMOSトランジスタ13eに大電流が流れてしまうという問題を防止することができる。
“Vesd>4×Vtn”(VtnはNMOSトランジスタの閾値)
の条件を満たしていれば、接続ノードVm1の電位が下降する。すると、PMOSトランジスタ13fがオンし始めるため、接続ノードVm3の電位が上がり、NMOSトランジスタ13iがオンし始めて、接続ノードVm2の電位が下がり、PMOSトランジスタ13cもオンし始める。すると、PMOSトランジスタ13cとNMOSトランジスタ13dとの接続ノードVgateの電位が‘H’レベルになるため、NMOSトランジスタ13eがオンする。このようにして、サージ電流を逃がすことが可能となる。
“Vesd>3×Vtp”(Vtpは、PMOSトランジスタの閾値)
の条件を満たしていれば、接続ノードVm1の電位が上昇する。すると、NMOSトランジスタ13bがオンし始めるため、接続ノードVm2の電位が下がり、PMOSトランジスタ13cもオンし始める。すると、接続ノードVgateの電位が‘H’レベルになるため、NMOSトランジスタ13eがオンする。これにより、サージ電流を逃がすことが可能となる。また、通常動作時には、接続ノードVtrigの電位は‘L’レベルになるので、NMOSトランジスタ42aは完全にオフ状態となり、PMOSトランジスタ52b,52c,52dのサブスレッショルド電流はNMOSトランジスタ42aで完全に断ち切られる。従って、リーク電流を抑えることができる。
11,41 時定数回路
11a,12e,13a,13g,41b,42e 抵抗
11b,41a キャパシタ
12,22,42,52 サージ検出回路
12a,12b,12c,12d,13c,13f,13h,52b,52c,52d PMOSトランジスタ
13,33 サージ吸収回路
13b,13d,13e,13i,33a,42a,42b,42c,42d NMOSトランジスタ
22b,22c,22d ダイオード
Claims (4)
- 電源ラインとグランドラインとの間に直列に接続された、電源ライン側の抵抗およびグランドライン側のキャパシタからなる時定数回路と、
電源ラインとグランドラインとの間に直列に接続された、前記時定数回路の抵抗とキャパシタとの接続ノードに接続されたMOSトランジスタおよび電圧降下素子からなり、グランドラインと等電圧にあった電源ラインに所定の動作電圧以下の電圧が印加されたときには該MOSトランジスタおよび前記電圧降下素子が非導通状態にとどまるとともに、グランドラインと等電圧にあった電源ラインに前記動作電圧を越える所定のサージ電圧以上の電圧が印加されたときには導通状態に移行するサージ検出回路と、
電源ラインとグランドラインとの間に接続された、前記MOSトランジスタおよび前記電圧降下素子が導通状態に移行したことを受けて電源ラインとグランドラインとの間を短絡するサージ吸収回路とを備えたことを特徴とする静電気放電保護回路。 - 前記電圧降下素子が、前記MOSトランジスタの電源ライン側またはグランドライン側に配置され直列に接続された複数の、ダイオード接続されたMOSトランジスタからなることを特徴とする請求項1記載の静電気放電保護回路。
- 前記電圧降下素子が、前記MOSトランジスタの電源ライン側またはグランドライン側に配置され直列に接続された複数のダイオードからなることを特徴とする請求項1記載の静電気放電保護回路。
- 前記サージ吸収回路が、前記MOSトランジスタおよび前記電圧降下素子が導通状態に一旦移行したことを受けて、前記MOSトランジスタおよび前記電圧降下素子が再び非導通状態に移行しても電源ラインとグランドラインとの間の短絡を継続させるラッチ回路を含むことを特徴とする請求項1記載の静電気放電保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007060613A JP2008227003A (ja) | 2007-03-09 | 2007-03-09 | 静電気放電保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007060613A JP2008227003A (ja) | 2007-03-09 | 2007-03-09 | 静電気放電保護回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008227003A true JP2008227003A (ja) | 2008-09-25 |
JP2008227003A5 JP2008227003A5 (ja) | 2010-03-18 |
Family
ID=39845300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007060613A Pending JP2008227003A (ja) | 2007-03-09 | 2007-03-09 | 静電気放電保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008227003A (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102543963A (zh) * | 2012-02-09 | 2012-07-04 | 浙江大学 | 一种基于多级电流镜的esd侦测箝位电路 |
JP2013197128A (ja) * | 2012-03-16 | 2013-09-30 | Toshiba Corp | 半導体装置 |
CN104242282A (zh) * | 2013-06-12 | 2014-12-24 | 株式会社东芝 | 静电保护电路 |
JP2015060892A (ja) * | 2013-09-17 | 2015-03-30 | 株式会社メガチップス | Esd保護回路 |
JP2015115338A (ja) * | 2013-12-09 | 2015-06-22 | セイコーエプソン株式会社 | 静電気保護回路及び半導体集積回路装置 |
JP2016096180A (ja) * | 2014-11-12 | 2016-05-26 | 株式会社メガチップス | Esd保護回路 |
JP2016100525A (ja) * | 2014-11-25 | 2016-05-30 | セイコーエプソン株式会社 | 静電気保護回路及び半導体集積回路装置 |
JP2016195259A (ja) * | 2010-01-29 | 2016-11-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2017050663A (ja) * | 2015-09-01 | 2017-03-09 | セイコーエプソン株式会社 | 静電気保護回路、半導体集積回路装置、及び、電子機器 |
CN109301803A (zh) * | 2018-10-10 | 2019-02-01 | 合肥宽芯电子技术有限公司 | 一种高低电压通用的静电保护的静电阻抗器结构 |
CN109872991A (zh) * | 2017-12-05 | 2019-06-11 | 三星电子株式会社 | 静电放电保护电路和包括其的集成电路 |
CN110912098A (zh) * | 2019-11-25 | 2020-03-24 | 南京尔芯电子有限公司 | 防止静电释放esd保护在电源关断下引起漏电流的电路 |
JP2020161982A (ja) * | 2019-03-26 | 2020-10-01 | ラピスセミコンダクタ株式会社 | 論理回路 |
CN114200371A (zh) * | 2021-08-09 | 2022-03-18 | 威凯检测技术有限公司 | 一种用于静电放电抗扰度试验的能力验证装置 |
CN114281150A (zh) * | 2021-12-31 | 2022-04-05 | 芯动微电子科技(珠海)有限公司 | 一种钳位电路及ddr phy电路 |
WO2022190475A1 (ja) * | 2021-03-12 | 2022-09-15 | ソニーセミコンダクタソリューションズ株式会社 | 静電気放電保護回路、および、電子装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060039093A1 (en) * | 2004-08-20 | 2006-02-23 | International Business Machines Corporation | An esd protection power clamp for suppressing esd events occurring on power supply terminals |
JP2006302971A (ja) * | 2005-04-15 | 2006-11-02 | Fujitsu Ltd | 電源クランプ回路及び半導体装置 |
-
2007
- 2007-03-09 JP JP2007060613A patent/JP2008227003A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060039093A1 (en) * | 2004-08-20 | 2006-02-23 | International Business Machines Corporation | An esd protection power clamp for suppressing esd events occurring on power supply terminals |
JP2006302971A (ja) * | 2005-04-15 | 2006-11-02 | Fujitsu Ltd | 電源クランプ回路及び半導体装置 |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016195259A (ja) * | 2010-01-29 | 2016-11-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN102543963A (zh) * | 2012-02-09 | 2012-07-04 | 浙江大学 | 一种基于多级电流镜的esd侦测箝位电路 |
JP2013197128A (ja) * | 2012-03-16 | 2013-09-30 | Toshiba Corp | 半導体装置 |
US9036312B2 (en) | 2012-03-16 | 2015-05-19 | Kabushiki Kaisha Toshiba | Semiconductor device |
CN104242282A (zh) * | 2013-06-12 | 2014-12-24 | 株式会社东芝 | 静电保护电路 |
JP2014241537A (ja) * | 2013-06-12 | 2014-12-25 | 株式会社東芝 | 静電気保護回路 |
JP2015060892A (ja) * | 2013-09-17 | 2015-03-30 | 株式会社メガチップス | Esd保護回路 |
JP2015115338A (ja) * | 2013-12-09 | 2015-06-22 | セイコーエプソン株式会社 | 静電気保護回路及び半導体集積回路装置 |
JP2016096180A (ja) * | 2014-11-12 | 2016-05-26 | 株式会社メガチップス | Esd保護回路 |
JP2016100525A (ja) * | 2014-11-25 | 2016-05-30 | セイコーエプソン株式会社 | 静電気保護回路及び半導体集積回路装置 |
JP2017050663A (ja) * | 2015-09-01 | 2017-03-09 | セイコーエプソン株式会社 | 静電気保護回路、半導体集積回路装置、及び、電子機器 |
CN109872991A (zh) * | 2017-12-05 | 2019-06-11 | 三星电子株式会社 | 静电放电保护电路和包括其的集成电路 |
CN109872991B (zh) * | 2017-12-05 | 2024-04-02 | 三星电子株式会社 | 静电放电保护电路和包括其的集成电路 |
CN109301803A (zh) * | 2018-10-10 | 2019-02-01 | 合肥宽芯电子技术有限公司 | 一种高低电压通用的静电保护的静电阻抗器结构 |
JP2020161982A (ja) * | 2019-03-26 | 2020-10-01 | ラピスセミコンダクタ株式会社 | 論理回路 |
JP7396774B2 (ja) | 2019-03-26 | 2023-12-12 | ラピスセミコンダクタ株式会社 | 論理回路 |
CN110912098A (zh) * | 2019-11-25 | 2020-03-24 | 南京尔芯电子有限公司 | 防止静电释放esd保护在电源关断下引起漏电流的电路 |
WO2022190475A1 (ja) * | 2021-03-12 | 2022-09-15 | ソニーセミコンダクタソリューションズ株式会社 | 静電気放電保護回路、および、電子装置 |
CN114200371A (zh) * | 2021-08-09 | 2022-03-18 | 威凯检测技术有限公司 | 一种用于静电放电抗扰度试验的能力验证装置 |
CN114200371B (zh) * | 2021-08-09 | 2023-07-11 | 威凯检测技术有限公司 | 一种用于静电放电抗扰度试验的能力验证装置 |
CN114281150A (zh) * | 2021-12-31 | 2022-04-05 | 芯动微电子科技(珠海)有限公司 | 一种钳位电路及ddr phy电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008227003A (ja) | 静電気放電保護回路 | |
JP6503395B2 (ja) | 静電放電回路 | |
KR100697750B1 (ko) | 정전 보호 회로 및 이것을 이용한 반도체 집적 회로 장치 | |
US9337651B2 (en) | Electrostatic discharge protection circuit | |
KR101870995B1 (ko) | 반도체 집적회로의 esd 보호 회로 | |
US7889469B2 (en) | Electrostatic discharge protection circuit for protecting semiconductor device | |
JP2009123751A (ja) | 半導体集積回路 | |
JP6623139B2 (ja) | Esd保護回路 | |
KR101039856B1 (ko) | 정전기 방전 회로 | |
JP2007067095A (ja) | 静電保護回路 | |
US20100033884A1 (en) | Esd protection trigger circuit | |
CN107004638B (zh) | 半导体集成电路 | |
JP5165356B2 (ja) | 半導体集積回路装置 | |
JP2017037949A (ja) | 半導体装置 | |
JP2005093497A (ja) | 保護回路を有する半導体装置 | |
CN115051336A (zh) | 电源钳位 | |
US20080198520A1 (en) | Electrostatic discharge protection circuit with lowered driving voltage | |
JP6784820B2 (ja) | Esd保護回路 | |
US7965482B2 (en) | ESD protection circuit and semiconductor device | |
US7362555B2 (en) | ESD protection circuit for a mixed-voltage semiconductor device | |
JP5548284B2 (ja) | 半導体集積回路 | |
JP2009021332A (ja) | 静電気放電保護回路 | |
JP2005093496A (ja) | 半導体集積回路装置 | |
JP2008098587A (ja) | Esd保護回路 | |
JP2009076664A (ja) | 静電気放電保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Effective date: 20100201 Free format text: JAPANESE INTERMEDIATE CODE: A523 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100201 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120918 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A977 | Report on retrieval |
Effective date: 20120920 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A02 | Decision of refusal |
Effective date: 20130402 Free format text: JAPANESE INTERMEDIATE CODE: A02 |